JPH0981087A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0981087A JPH0981087A JP23878295A JP23878295A JPH0981087A JP H0981087 A JPH0981087 A JP H0981087A JP 23878295 A JP23878295 A JP 23878295A JP 23878295 A JP23878295 A JP 23878295A JP H0981087 A JPH0981087 A JP H0981087A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- liquid crystal
- circuit
- electrode substrate
- signal supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 複数のビデオ信号供給回路を有する液晶表示
装置において、特に中間調表示に際して、縦方向の表示
ムラが発生することを防止することができ、高品位の表
示を行うことのできる液晶表示装置を提供する。 【解決手段】 第１の電極基板上に、多数のデータ線１
および走査線２がマトリクス状に配線され、データ線１
と走査線２の各交点には、スイッチ素子３を介して画素
電極４が形成されている。第１の電極基板に対向する第
２の電極基板上には、対向電極６が形成され、画素電極
４と対向電極６の間に液晶５が挿入されている。データ
線駆動回路７は、複数のビデオ信号供給回路８−１〜８
−４と、第１のスイッチング回路１０と、第２のスイッ
チング回路１１とを具備している。
装置において、特に中間調表示に際して、縦方向の表示
ムラが発生することを防止することができ、高品位の表
示を行うことのできる液晶表示装置を提供する。 【解決手段】 第１の電極基板上に、多数のデータ線１
および走査線２がマトリクス状に配線され、データ線１
と走査線２の各交点には、スイッチ素子３を介して画素
電極４が形成されている。第１の電極基板に対向する第
２の電極基板上には、対向電極６が形成され、画素電極
４と対向電極６の間に液晶５が挿入されている。データ
線駆動回路７は、複数のビデオ信号供給回路８−１〜８
−４と、第１のスイッチング回路１０と、第２のスイッ
チング回路１１とを具備している。
Description
【０００１】
【発明の属する技術分野】本発明は、フラットパネルや
プロジェクタに用いられる液晶表示装置に関し、特に高
品位の中間調表示を必要とする液晶表示装置に関する。
プロジェクタに用いられる液晶表示装置に関し、特に高
品位の中間調表示を必要とする液晶表示装置に関する。
【０００２】
【従来の技術】液晶表示装置は、薄型、低消費電力であ
るという長所があるため、ＣＲΤとの置き換えが始まっ
ており、パネルサイズや画素容量についても大型、大容
量のものが望まれている。大型、大容量の液晶表示装置
に用いることができる従来技術として、例えば特開昭５
７−２０１２９５号公報に開示されているものが挙げら
れる。
るという長所があるため、ＣＲΤとの置き換えが始まっ
ており、パネルサイズや画素容量についても大型、大容
量のものが望まれている。大型、大容量の液晶表示装置
に用いることができる従来技術として、例えば特開昭５
７−２０１２９５号公報に開示されているものが挙げら
れる。
【０００３】この技術では、ビデオ信号をサンプルホー
ルド回路を用いて複数の低周波数のビデオ信号に分割
し、これを各データ線によるサンプルホールド回路でサ
ンプリングする方式を取っている。前記データ線による
サンプルホールド回路の速度は、データ線とビデオ信号
線との間に挿入されるスイッチ素子の抵抗と、データ線
の容量との時定数によって決まるが、パネルが大型化
し、画素数が増加すると前記データ線の容量が増加する
ためビデオ信号を直接サンプリングすることができなく
なる。そのため、前記構成のように複数の低周波数のビ
デオ信号を用意し、これをサンプリングする方式にする
ことによって、大型、大容量液晶表示装置を実現するこ
とが可能となる。
ルド回路を用いて複数の低周波数のビデオ信号に分割
し、これを各データ線によるサンプルホールド回路でサ
ンプリングする方式を取っている。前記データ線による
サンプルホールド回路の速度は、データ線とビデオ信号
線との間に挿入されるスイッチ素子の抵抗と、データ線
の容量との時定数によって決まるが、パネルが大型化
し、画素数が増加すると前記データ線の容量が増加する
ためビデオ信号を直接サンプリングすることができなく
なる。そのため、前記構成のように複数の低周波数のビ
デオ信号を用意し、これをサンプリングする方式にする
ことによって、大型、大容量液晶表示装置を実現するこ
とが可能となる。
【０００４】
【発明が解決しようとする課題】しかしながら、本発明
者等の実験結果によれば、上述した従来の液晶表示装置
では、その表示画像に、特に中間調表示の際に縦方向に
ブロック毎の表示ムラが発生することがわかった。
者等の実験結果によれば、上述した従来の液晶表示装置
では、その表示画像に、特に中間調表示の際に縦方向に
ブロック毎の表示ムラが発生することがわかった。
【０００５】本発明は、かかる従来の事情に対処してな
されたもので、複数のビデオ信号供給回路を有する液晶
表示装置において、特に中間調表示に際して、縦方向の
表示ムラが発生することを防止することができ、高品位
の表示を行うことのできる液晶表示装置を提供すること
を目的とする。
されたもので、複数のビデオ信号供給回路を有する液晶
表示装置において、特に中間調表示に際して、縦方向の
表示ムラが発生することを防止することができ、高品位
の表示を行うことのできる液晶表示装置を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】請求項１記載の発明は、
マトリクス状に配線された多数のデータ線および走査線
と、これらのデータ線および走査線の各交点に配置され
た画素電極とを有する第１の電極基板と、前記画素電極
と対向して形成された対向電極を有する第２の電極基板
と、前記第１の電極基板および第２の電極基板との間に
挟持された液晶層とを有する液晶表示装置において、ビ
デオ信号入力部から入力されたビデオ信号に基づいて、
前記データ線を順次駆動するデータ線駆動回路が、複数
のビデオ信号供給回路と、前記ビデオ信号入力部と複数
の前記ビデオ信号供給回路との接続を制御するための第
１のスイッチング回路と、複数の前記ビデオ信号供給回
路と複数の前記データ線との接続を制御するための第２
のスイッチング回路とを具備し、一つの前記データ線に
対して、異なった前記ビデオ信号供給回路を経由する複
数種の信号経路を通ったビデオ信号を順次切換えて供給
するよう構成されたことを特徴とする。
マトリクス状に配線された多数のデータ線および走査線
と、これらのデータ線および走査線の各交点に配置され
た画素電極とを有する第１の電極基板と、前記画素電極
と対向して形成された対向電極を有する第２の電極基板
と、前記第１の電極基板および第２の電極基板との間に
挟持された液晶層とを有する液晶表示装置において、ビ
デオ信号入力部から入力されたビデオ信号に基づいて、
前記データ線を順次駆動するデータ線駆動回路が、複数
のビデオ信号供給回路と、前記ビデオ信号入力部と複数
の前記ビデオ信号供給回路との接続を制御するための第
１のスイッチング回路と、複数の前記ビデオ信号供給回
路と複数の前記データ線との接続を制御するための第２
のスイッチング回路とを具備し、一つの前記データ線に
対して、異なった前記ビデオ信号供給回路を経由する複
数種の信号経路を通ったビデオ信号を順次切換えて供給
するよう構成されたことを特徴とする。
【０００７】また、請求項２記載の発明は、マトリクス
状に配線された多数のデータ線および走査線と、これら
のデータ線および走査線の各交点に配置された画素電極
とを有する第１の電極基板と、前記画素電極と対向して
形成された対向電極を有する第２の電極基板と、前記第
１の電極基板および第２の電極基板との間に挟持された
液晶層とを有する液晶表示装置において、ビデオ信号入
力部から入力されたビデオ信号に基づいて、前記データ
線を順次駆動するデータ線駆動回路が、複数のビデオ信
号供給回路と、これらの各ビデオ信号供給回路に設けら
れ、当該ビデオ信号供給回路の出力信号を補正する補正
回路とを具備したことを特徴とする。
状に配線された多数のデータ線および走査線と、これら
のデータ線および走査線の各交点に配置された画素電極
とを有する第１の電極基板と、前記画素電極と対向して
形成された対向電極を有する第２の電極基板と、前記第
１の電極基板および第２の電極基板との間に挟持された
液晶層とを有する液晶表示装置において、ビデオ信号入
力部から入力されたビデオ信号に基づいて、前記データ
線を順次駆動するデータ線駆動回路が、複数のビデオ信
号供給回路と、これらの各ビデオ信号供給回路に設けら
れ、当該ビデオ信号供給回路の出力信号を補正する補正
回路とを具備したことを特徴とする。
【０００８】本発明者等が詳査したところ、前述したよ
うな従来の液晶表示装置における表示ムラは、複数の低
周波数のビデオ信号を出力する複数のサンプルホールド
回路の出力特性にわずかな差があり、このわずかな出力
電圧の違いが表示特性のムラになっていることが分かっ
た。
うな従来の液晶表示装置における表示ムラは、複数の低
周波数のビデオ信号を出力する複数のサンプルホールド
回路の出力特性にわずかな差があり、このわずかな出力
電圧の違いが表示特性のムラになっていることが分かっ
た。
【０００９】そこで、請求項１の発明では、縦方向の表
示ムラを空間的にまたは時間的に分散させ平均化するこ
とによって認知できないようにする。表示ムラは透過率
の差としては非常に小さいが、１直線上に並んでいるた
め人間の視覚特性により認知されてしまう。これを空間
的あるいは時間的に分散、平均化することにより、通常
の視聴条件ではムラを感じなくすることができる。
示ムラを空間的にまたは時間的に分散させ平均化するこ
とによって認知できないようにする。表示ムラは透過率
の差としては非常に小さいが、１直線上に並んでいるた
め人間の視覚特性により認知されてしまう。これを空間
的あるいは時間的に分散、平均化することにより、通常
の視聴条件ではムラを感じなくすることができる。
【００１０】ムラを時間的あるいは空間的に分散させる
ために、１本のデータ線に書き込みを行うビデオ信号供
給回路を特定のビデオ信号供給回路に固定せず、複数の
ビデオ信号供給回路を時分割で用いるようにする。これ
は、入力ビデオ信号と複数のビデオ信号供給回路の間に
第１のスイッチング回路を設け、複数のビデオ信号供給
回路と複数のデータ線との間に第２のスイッチング回路
を設け、複数のデータ線へのビデオ信号の供給経路を複
数用意し、複数の経路を時分割で切り替えることで実現
される。
ために、１本のデータ線に書き込みを行うビデオ信号供
給回路を特定のビデオ信号供給回路に固定せず、複数の
ビデオ信号供給回路を時分割で用いるようにする。これ
は、入力ビデオ信号と複数のビデオ信号供給回路の間に
第１のスイッチング回路を設け、複数のビデオ信号供給
回路と複数のデータ線との間に第２のスイッチング回路
を設け、複数のデータ線へのビデオ信号の供給経路を複
数用意し、複数の経路を時分割で切り替えることで実現
される。
【００１１】また、請求項２の発明では、表示ムラの原
因となる複数のビデオ信号供給回路の出力特性の差を、
各々のビデオ信号供給回路に対して補正手段を設けるこ
とで補正する。これによって、複数のビデオ信号供給回
路の出力特性が揃うので、表示ムラが発生しなくなる。
因となる複数のビデオ信号供給回路の出力特性の差を、
各々のビデオ信号供給回路に対して補正手段を設けるこ
とで補正する。これによって、複数のビデオ信号供給回
路の出力特性が揃うので、表示ムラが発生しなくなる。
【００１２】
【発明の実施の形態】以下、図面を参照して、本発明の
詳細を、実施の形態について説明する。
詳細を、実施の形態について説明する。
【００１３】本発明の液晶表示装置の実施の形態におけ
る等価回路の構成を図１に示す。同図に示すように、第
１の電極基板上には、多数のデータ線１および走査線２
がマトリクス状に配線され、これらのデータ線１と走査
線２の各交点には、スイッチ素子３を介して画素電極４
が形成されている。
る等価回路の構成を図１に示す。同図に示すように、第
１の電極基板上には、多数のデータ線１および走査線２
がマトリクス状に配線され、これらのデータ線１と走査
線２の各交点には、スイッチ素子３を介して画素電極４
が形成されている。
【００１４】また、第１の電極基板に対向するように配
置された第２の電極基板上には、一定電位に設定される
対向電極６が形成されており、画素電極４と対向電極６
の間に液晶５が挿入されて、液晶セルを形成している。
置された第２の電極基板上には、一定電位に設定される
対向電極６が形成されており、画素電極４と対向電極６
の間に液晶５が挿入されて、液晶セルを形成している。
【００１５】また、データ線駆動回路７は、複数（図１
に示す例では４つ）のビデオ信号供給回路８−１〜８−
４と、ビデオ信号が入力されるビデオ信号入力部９とビ
デオ信号供給回路８−１〜８−４との接続を任意に制御
するための第１のスイッチング回路１０と、ビデオ信号
供給回路８−１〜８−４と複数のデータ線１との接続を
任意に制御するための第２のスイッチング回路１１と、
第２のスイッチング回路１１と複数のデータ線１の間に
挿入され、複数のデータ線１を複数のブロックに分割し
て駆動するためのブロック駆動回路１２とから構成され
ている。
に示す例では４つ）のビデオ信号供給回路８−１〜８−
４と、ビデオ信号が入力されるビデオ信号入力部９とビ
デオ信号供給回路８−１〜８−４との接続を任意に制御
するための第１のスイッチング回路１０と、ビデオ信号
供給回路８−１〜８−４と複数のデータ線１との接続を
任意に制御するための第２のスイッチング回路１１と、
第２のスイッチング回路１１と複数のデータ線１の間に
挿入され、複数のデータ線１を複数のブロックに分割し
て駆動するためのブロック駆動回路１２とから構成され
ている。
【００１６】また上記ブロック駆動回路１２は、各デー
タ線１とビデオ信号線１３との間に挿入されたスイッチ
素子１４と、これらのスイッチ素子１４をブロック毎に
開閉するための駆動回路１５とから構成されている。
タ線１とビデオ信号線１３との間に挿入されたスイッチ
素子１４と、これらのスイッチ素子１４をブロック毎に
開閉するための駆動回路１５とから構成されている。
【００１７】一方、走査線２は走査線駆動回路１６によ
って走査される。本実施の形態においても、従来例と同
様に、上述したデータ線駆動回路７と走査線駆動回路１
６を用いて、左上から右下に順次走査を行うことによっ
て画素にビデオ信号を書き込む。
って走査される。本実施の形態においても、従来例と同
様に、上述したデータ線駆動回路７と走査線駆動回路１
６を用いて、左上から右下に順次走査を行うことによっ
て画素にビデオ信号を書き込む。
【００１８】なお、スイッチ素子３、１４としては、ポ
リシリコン薄膜トランジスタ（以下ポリＳｉＴＦＴと略
す）を用いることができる。また、データ線駆動回路７
は、ポリＳｉＴＦＴを用いて第１の電極基板上に一体形
成することができるが、駆動周波数が高く一体形成が困
難な場合には、第１のスイッチング回路１０、第２のス
イッチング回路１１およびビデオ信号供給回路８−１〜
８−４を別途結晶シリコンを用いたＬＳＩプロセスで形
成することもできる。この場合、第１の電極基板上に実
装しても良いし、ＴＡＢ上に実装する方法を取ることも
できる。
リシリコン薄膜トランジスタ（以下ポリＳｉＴＦＴと略
す）を用いることができる。また、データ線駆動回路７
は、ポリＳｉＴＦＴを用いて第１の電極基板上に一体形
成することができるが、駆動周波数が高く一体形成が困
難な場合には、第１のスイッチング回路１０、第２のス
イッチング回路１１およびビデオ信号供給回路８−１〜
８−４を別途結晶シリコンを用いたＬＳＩプロセスで形
成することもできる。この場合、第１の電極基板上に実
装しても良いし、ＴＡＢ上に実装する方法を取ることも
できる。
【００１９】図２、図３に、上述したビデオ信号供給回
路８−１〜８−４および第１のスイッチング回路１０、
第２のスイッチング回路１１の構成例を示す。
路８−１〜８−４および第１のスイッチング回路１０、
第２のスイッチング回路１１の構成例を示す。
【００２０】図２はアナログビデオ信号に対応した回路
例で、アナログスイッチ２０、容量素子２１およびバッ
ファアンプ２２によるアナログサンプルホールド回路に
より、図１の第１のスイッチング回路１０とビデオ信号
供給回路８−１〜８−４が構成されている。また、スイ
ッチ素子２３を用いたスイッチマトリクス回路２４によ
って図１の第２のスイッチング回路１１が構成され、上
記アナログサンプルホールド回路の出力をこのスイッチ
マトリクス回路２４に接続するよう構成されている。
例で、アナログスイッチ２０、容量素子２１およびバッ
ファアンプ２２によるアナログサンプルホールド回路に
より、図１の第１のスイッチング回路１０とビデオ信号
供給回路８−１〜８−４が構成されている。また、スイ
ッチ素子２３を用いたスイッチマトリクス回路２４によ
って図１の第２のスイッチング回路１１が構成され、上
記アナログサンプルホールド回路の出力をこのスイッチ
マトリクス回路２４に接続するよう構成されている。
【００２１】一方、図３はデジタルビデオ信号に対応し
た回路例で、図１の第１のスイッチング回路１０として
デジタルラッチ回路３０、図１のビデオ信号供給回路８
−１〜８−４としてＡ／Ｄコンバータ３１、図１の第２
のスイッチング回路１１としてスイッチ素子３２による
スイッチマトリクス回路３３を用い、Ａ／Ｄコンバータ
３１の出力をスイッチマトリクス回路３３に接続するよ
う構成されている。
た回路例で、図１の第１のスイッチング回路１０として
デジタルラッチ回路３０、図１のビデオ信号供給回路８
−１〜８−４としてＡ／Ｄコンバータ３１、図１の第２
のスイッチング回路１１としてスイッチ素子３２による
スイッチマトリクス回路３３を用い、Ａ／Ｄコンバータ
３１の出力をスイッチマトリクス回路３３に接続するよ
う構成されている。
【００２２】次に、上記構成の本実施の形態の動作につ
いて図４を用いて従来例と比較して説明する。なお、図
４は液晶表示装置の表示部の一部を拡大して模式的に示
すもので、図中斜線を付した部分は、表示ムラを示すも
のである。
いて図４を用いて従来例と比較して説明する。なお、図
４は液晶表示装置の表示部の一部を拡大して模式的に示
すもので、図中斜線を付した部分は、表示ムラを示すも
のである。
【００２３】図４（ａ）は従来例による液晶表示装置、
図４（ｂ）は本実施の形態による液晶表示装置の場合
で、両者とも４つのビデオ信号供給回路のうち１つ（例
えば図１の８−２）の出力特性が他の３つとわずかに異
なっており、表示ムラが発生している状態を示してい
る。
図４（ｂ）は本実施の形態による液晶表示装置の場合
で、両者とも４つのビデオ信号供給回路のうち１つ（例
えば図１の８−２）の出力特性が他の３つとわずかに異
なっており、表示ムラが発生している状態を示してい
る。
【００２４】従来例においては、１本のデータ線は常に
特定のビデオ信号供給回路に接続されているため、図４
（ａ）に示すように縦方向に直線状に表示ムラが発生
し、透過率がわずかに違うだけでも人間の目には認識さ
れてしまう。
特定のビデオ信号供給回路に接続されているため、図４
（ａ）に示すように縦方向に直線状に表示ムラが発生
し、透過率がわずかに違うだけでも人間の目には認識さ
れてしまう。
【００２５】これに対して本実施の形態においては、特
定のデータ線に複数のビデオ信号供給回路から時分割で
信号を供給している。これは、例えば、図４（ｂ）につ
いては、各データ線１について４つのビデオ信号供給回
路８−１〜８−４の出力を１水平走査期間毎に８−１、
８−３、８−２、８−４の順に切り替えることで実現し
ている。この時、元のビデオ信号の時系列の順番と各デ
ータ線１に入力されるビデオ信号の順番は第１のスイッ
チング回路１０を用いて同じにしている。これは、例え
ば、図４（ｂ）の場合は、図中１で示すデータ線１に送
るビデオ信号をｉ〜ｉ＋３行目について、７−１、７−
３、７−２、７−４の順に送ることで実現している。こ
れらの操作は、コントロール回路（図示せず）から第１
のスイッチング回路１０および第２のスイッチング回路
１１に送られるコントロール信号１７、１８によって制
御される。
定のデータ線に複数のビデオ信号供給回路から時分割で
信号を供給している。これは、例えば、図４（ｂ）につ
いては、各データ線１について４つのビデオ信号供給回
路８−１〜８−４の出力を１水平走査期間毎に８−１、
８−３、８−２、８−４の順に切り替えることで実現し
ている。この時、元のビデオ信号の時系列の順番と各デ
ータ線１に入力されるビデオ信号の順番は第１のスイッ
チング回路１０を用いて同じにしている。これは、例え
ば、図４（ｂ）の場合は、図中１で示すデータ線１に送
るビデオ信号をｉ〜ｉ＋３行目について、７−１、７−
３、７−２、７−４の順に送ることで実現している。こ
れらの操作は、コントロール回路（図示せず）から第１
のスイッチング回路１０および第２のスイッチング回路
１１に送られるコントロール信号１７、１８によって制
御される。
【００２６】以上の動作により図４（ｂ）に示すように
表示ムラが空間的に分散、平均化され、縦方向のムラが
認識されなくなる。
表示ムラが空間的に分散、平均化され、縦方向のムラが
認識されなくなる。
【００２７】なお、以上説明した実施の形態において
は、４個のビデオ信号供給回路８−１〜８−４を設けた
例を説明したが、このビデオ信号供給回路数に制約はな
く、任意の数の場合に同様の構成で同様の効果を得るこ
とができる。また、１本のデータ線と接続するビデオ信
号供給回路の順番についても上述の実施の形態に示した
順番に限らず、任意の順番とすることができ、同様の効
果を得ることができる。さらに、ビデオ信号供給回路の
順番について、乱数を用いた順番の決定を行うと、あら
ゆる種類の固定パターンの発生を防ぐことができるの
で、さらに均一性の良い画像表示を行うことができる。
は、４個のビデオ信号供給回路８−１〜８−４を設けた
例を説明したが、このビデオ信号供給回路数に制約はな
く、任意の数の場合に同様の構成で同様の効果を得るこ
とができる。また、１本のデータ線と接続するビデオ信
号供給回路の順番についても上述の実施の形態に示した
順番に限らず、任意の順番とすることができ、同様の効
果を得ることができる。さらに、ビデオ信号供給回路の
順番について、乱数を用いた順番の決定を行うと、あら
ゆる種類の固定パターンの発生を防ぐことができるの
で、さらに均一性の良い画像表示を行うことができる。
【００２８】また、以上説明した実施の形態において
は、表示ムラを空間的に平均化することによって消して
いるが、これを時間的に平均化させても同様の効果を得
ることができる。これは、例えば図４（ｂ）において、
各データ線と接続するビデオ信号供給回路の順番をフィ
ールド毎にｉ、ｉ＋１、ｉ＋２・・・と変えていくこと
よって実現できる。この時、各画素についてはフリッカ
が発生するが、隣接画素でのフリッカが異なった位相で
起き、平均するとフリッカレスになるので、通常の視聴
条件ではフリッカが見えなくなる。
は、表示ムラを空間的に平均化することによって消して
いるが、これを時間的に平均化させても同様の効果を得
ることができる。これは、例えば図４（ｂ）において、
各データ線と接続するビデオ信号供給回路の順番をフィ
ールド毎にｉ、ｉ＋１、ｉ＋２・・・と変えていくこと
よって実現できる。この時、各画素についてはフリッカ
が発生するが、隣接画素でのフリッカが異なった位相で
起き、平均するとフリッカレスになるので、通常の視聴
条件ではフリッカが見えなくなる。
【００２９】さらに、前記空間的および時間的な平均化
を組み合わせると一層表示画像の均一性が良くなる。
を組み合わせると一層表示画像の均一性が良くなる。
【００３０】次に、本発明の他の実施の形態の等価回路
の構成を図５に示す。図中、前述の実施の形態と同一の
構成を示す部分については同一の符号を付して、重複し
た説明は省略する。
の構成を図５に示す。図中、前述の実施の形態と同一の
構成を示す部分については同一の符号を付して、重複し
た説明は省略する。
【００３１】図５は、データ線１の数と同数のビデオ信
号供給回路４１を設けた場合の構成を示すもので、図１
に示した構成からブロック駆動を行うために挿入してい
たブロック駆動回路１２が除かれ、第２のスイッチング
回路４２とデータ線１とが直接接続された構成となって
いる。ビデオ信号はビデオ信号入力部４３より入力さ
れ、第１のスイッチング回路４４により所定のビデオ信
号供給回路４１に送られ、ビデオ信号供給回路４１の出
力は第２のスイッチング回路４２を通って特定のデータ
線１に送られる。スイッチング回路４２の動作は、コン
トロール回路（図示せず）から送られるコントロール信
号４５によって制御される。
号供給回路４１を設けた場合の構成を示すもので、図１
に示した構成からブロック駆動を行うために挿入してい
たブロック駆動回路１２が除かれ、第２のスイッチング
回路４２とデータ線１とが直接接続された構成となって
いる。ビデオ信号はビデオ信号入力部４３より入力さ
れ、第１のスイッチング回路４４により所定のビデオ信
号供給回路４１に送られ、ビデオ信号供給回路４１の出
力は第２のスイッチング回路４２を通って特定のデータ
線１に送られる。スイッチング回路４２の動作は、コン
トロール回路（図示せず）から送られるコントロール信
号４５によって制御される。
【００３２】上記構成の装置において、１本のデータ線
１は、理論的には全てのビデオ信号供給回路４１と時分
割で接続することが可能であるが、このような構成とす
ると第２のスイッチング回路４２の回路規模が大きくな
ってしまう。実際には、１本のデータ線１と接続するビ
デオ信号供給回路４１をデータ線１の前後３本程度に抑
えても、表示ムラを抑え良好な中間調表示を行うことが
できた。
１は、理論的には全てのビデオ信号供給回路４１と時分
割で接続することが可能であるが、このような構成とす
ると第２のスイッチング回路４２の回路規模が大きくな
ってしまう。実際には、１本のデータ線１と接続するビ
デオ信号供給回路４１をデータ線１の前後３本程度に抑
えても、表示ムラを抑え良好な中間調表示を行うことが
できた。
【００３３】本実施の形態においては、前記実施の形態
と同様に回路全体をポリＳｉＴＦＴで構成しても良い
し、駆動回路を結晶シリコンによるＬＳＩを用いて構成
しても同様の効果が得られる。また、表示部のスイッチ
素子についてはポリＳｉＴＦΤのほかにアモルファスシ
リコンＴＦＴ等を用いることもできる。
と同様に回路全体をポリＳｉＴＦＴで構成しても良い
し、駆動回路を結晶シリコンによるＬＳＩを用いて構成
しても同様の効果が得られる。また、表示部のスイッチ
素子についてはポリＳｉＴＦΤのほかにアモルファスシ
リコンＴＦＴ等を用いることもできる。
【００３４】図６は、本発明によるさらに他の実施の形
態の等価回路の構成をに示すもので、本実施の形態で
は、複数個のビデオ信号供給回路８−１〜８−４の出力
信号を、各ビデオ信号供給回路８−１〜８−４に設けた
線形性補正回路５０−１〜５０−４により補正して、出
力信号間の誤差電圧をなくすことによって表示ムラの発
生を抑えるよう構成されている。なお、線形性補正回路
５０−１〜５０−４としては、補正データを記録したＲ
ＯＭとかけ算回路を用いた方式等が使用できる。
態の等価回路の構成をに示すもので、本実施の形態で
は、複数個のビデオ信号供給回路８−１〜８−４の出力
信号を、各ビデオ信号供給回路８−１〜８−４に設けた
線形性補正回路５０−１〜５０−４により補正して、出
力信号間の誤差電圧をなくすことによって表示ムラの発
生を抑えるよう構成されている。なお、線形性補正回路
５０−１〜５０−４としては、補正データを記録したＲ
ＯＭとかけ算回路を用いた方式等が使用できる。
【００３５】
【発明の効果】以上説明したように、本発明の液晶表示
装置によれば、複数個のビデオ信号供給回路間の線形性
等のわずかな出力電圧の誤差により発生する表示ムラを
抑えることができるようになり、多階調で表示品質の良
好な液晶表示装置を提供することが可能になる。
装置によれば、複数個のビデオ信号供給回路間の線形性
等のわずかな出力電圧の誤差により発生する表示ムラを
抑えることができるようになり、多階調で表示品質の良
好な液晶表示装置を提供することが可能になる。
【図１】本発明の実施の形態の回路構成を示す図。
【図２】図１の要部の回路構成例を示す図。
【図３】図１の要部の回路構成例を示す図。
【図４】本発明の実施の形態における駆動方法を説明す
るための図。
るための図。
【図５】本発明の他の実施の形態の回路構成を示す図。
【図６】本発明のさらに他の実施の形態の回路構成を示
す図。
す図。
１………データ線 ２………走査線 ３………スイッチ素子 ４………画素電極 ５………液晶 ６………対向電極 ７………データ線駆動回路 ８−１〜８−４………ビデオ信号供給回路 ９………ビデオ信号入力部 １０……第１のスイッチング回路 １１……第２のスイッチング回路
Claims (2)
- 【請求項１】 マトリクス状に配線された多数のデータ
線および走査線と、これらのデータ線および走査線の各
交点に配置された画素電極とを有する第１の電極基板
と、 前記画素電極と対向して形成された対向電極を有する第
２の電極基板と、 前記第１の電極基板および第２の電極基板との間に挟持
された液晶層とを有する液晶表示装置において、 ビデオ信号入力部から入力されたビデオ信号に基づい
て、前記データ線を順次駆動するデータ線駆動回路が、 複数のビデオ信号供給回路と、 前記ビデオ信号入力部と複数の前記ビデオ信号供給回路
との接続を制御するための第１のスイッチング回路と、 複数の前記ビデオ信号供給回路と複数の前記データ線と
の接続を制御するための第２のスイッチング回路とを具
備し、 一つの前記データ線に対して、異なった前記ビデオ信号
供給回路を経由する複数種の信号経路を通ったビデオ信
号を順次切換えて供給するよう構成されたことを特徴と
する液晶表示装置。 - 【請求項２】 マトリクス状に配線された多数のデータ
線および走査線と、これらのデータ線および走査線の各
交点に配置された画素電極とを有する第１の電極基板
と、 前記画素電極と対向して形成された対向電極を有する第
２の電極基板と、 前記第１の電極基板および第２の電極基板との間に挟持
された液晶層とを有する液晶表示装置において、 ビデオ信号入力部から入力されたビデオ信号に基づい
て、前記データ線を順次駆動するデータ線駆動回路が、 複数のビデオ信号供給回路と、 これらの各ビデオ信号供給回路に設けられ、当該ビデオ
信号供給回路の出力信号を補正する補正回路とを具備し
たことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23878295A JPH0981087A (ja) | 1995-09-18 | 1995-09-18 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23878295A JPH0981087A (ja) | 1995-09-18 | 1995-09-18 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0981087A true JPH0981087A (ja) | 1997-03-28 |
Family
ID=17035206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23878295A Withdrawn JPH0981087A (ja) | 1995-09-18 | 1995-09-18 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0981087A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001134238A (ja) * | 1999-11-05 | 2001-05-18 | Toshiba Corp | 表示装置 |
| JP2003506730A (ja) * | 1999-07-29 | 2003-02-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリクスアレー装置 |
| WO2004066248A1 (ja) * | 2003-01-17 | 2004-08-05 | Semiconductor Energy Laboratory Co., Ltd. | 電流源回路、信号線駆動回路及びその駆動方法並びに発光装置 |
| JP2005301007A (ja) * | 2004-04-14 | 2005-10-27 | Toppoly Optoelectronics Corp | データドライバーと駆動方法 |
| JP2007017947A (ja) * | 2005-06-06 | 2007-01-25 | Seiko Epson Corp | 電気光学装置、駆動方法および電子機器 |
| JP2007133351A (ja) * | 2005-10-12 | 2007-05-31 | Canon Inc | 表示装置、アクティブマトリクス装置およびそれらの駆動方法 |
| US7372437B2 (en) | 2001-10-12 | 2008-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Drive circuit, display device using the drive circuit and electronic apparatus using the display device |
| JP2009168849A (ja) * | 2008-01-10 | 2009-07-30 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法、電子機器 |
| US7728653B2 (en) | 2002-03-06 | 2010-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Display and method of driving the same |
| JP2011130019A (ja) * | 2009-12-15 | 2011-06-30 | Sharp Corp | 表示装置、輝度ムラ補正方法、および補正データ作成装置 |
| JP2017146535A (ja) * | 2016-02-19 | 2017-08-24 | セイコーエプソン株式会社 | 表示装置及び電子機器 |
-
1995
- 1995-09-18 JP JP23878295A patent/JPH0981087A/ja not_active Withdrawn
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003506730A (ja) * | 1999-07-29 | 2003-02-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリクスアレー装置 |
| JP2001134238A (ja) * | 1999-11-05 | 2001-05-18 | Toshiba Corp | 表示装置 |
| US7372437B2 (en) | 2001-10-12 | 2008-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Drive circuit, display device using the drive circuit and electronic apparatus using the display device |
| US8004513B2 (en) | 2002-03-06 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and method of driving the same |
| US7728653B2 (en) | 2002-03-06 | 2010-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Display and method of driving the same |
| US8373694B2 (en) | 2002-03-06 | 2013-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and method of driving the same |
| WO2004066248A1 (ja) * | 2003-01-17 | 2004-08-05 | Semiconductor Energy Laboratory Co., Ltd. | 電流源回路、信号線駆動回路及びその駆動方法並びに発光装置 |
| US9626913B2 (en) | 2003-01-17 | 2017-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device |
| JP2008242489A (ja) * | 2003-01-17 | 2008-10-09 | Semiconductor Energy Lab Co Ltd | 電流源回路 |
| US8659529B2 (en) | 2003-01-17 | 2014-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device |
| JP4628447B2 (ja) * | 2003-01-17 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2005301007A (ja) * | 2004-04-14 | 2005-10-27 | Toppoly Optoelectronics Corp | データドライバーと駆動方法 |
| JP2007017947A (ja) * | 2005-06-06 | 2007-01-25 | Seiko Epson Corp | 電気光学装置、駆動方法および電子機器 |
| JP2007133351A (ja) * | 2005-10-12 | 2007-05-31 | Canon Inc | 表示装置、アクティブマトリクス装置およびそれらの駆動方法 |
| US8547304B2 (en) | 2008-01-10 | 2013-10-01 | Seiko Epson Corporation | Electro-optical device, driving method of electro-optical device, and electronic apparatus |
| JP2009168849A (ja) * | 2008-01-10 | 2009-07-30 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法、電子機器 |
| JP2011130019A (ja) * | 2009-12-15 | 2011-06-30 | Sharp Corp | 表示装置、輝度ムラ補正方法、および補正データ作成装置 |
| JP2017146535A (ja) * | 2016-02-19 | 2017-08-24 | セイコーエプソン株式会社 | 表示装置及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4564222B2 (ja) | 液晶マトリックス表示装置用制御回路 | |
| US8462093B2 (en) | Display device and driving method of display device | |
| JP4271441B2 (ja) | 表示ドライバおよび液晶表示装置 | |
| US20060125765A1 (en) | Image display method and image display apparatus | |
| JP2005338830A (ja) | 薄膜トランジスタ液晶ディスプレイ及びその駆動方法 | |
| JP3520131B2 (ja) | 液晶表示装置 | |
| JPH06148680A (ja) | マトリクス型液晶表示装置 | |
| JP5308540B2 (ja) | 表示装置、及び表示装置の駆動方法 | |
| JPH0981087A (ja) | 液晶表示装置 | |
| JP2000267066A (ja) | 液晶素子 | |
| KR100752070B1 (ko) | 액정 디스플레이 장치, 투사형 이미지 디스플레이 유닛 및능동 매트릭스 디스플레이 장치 | |
| JPH10104576A (ja) | 液晶表示装置およびその駆動方法 | |
| KR100832049B1 (ko) | 디스플레이 유닛 및 디스플레이 유닛용 디스플레이 드라이버 | |
| JP3617896B2 (ja) | 液晶表示装置及び駆動方法 | |
| JP2001324963A (ja) | 表示装置 | |
| JP4181804B2 (ja) | 液晶表示装置 | |
| JP3623304B2 (ja) | 液晶表示装置 | |
| JP3411496B2 (ja) | 画像表示装置 | |
| JPH08313869A (ja) | アクティブマトリクス表示装置及びその駆動方法 | |
| JP3400082B2 (ja) | 液晶表示装置 | |
| JP2003114655A (ja) | 液晶表示装置 | |
| JPH08136897A (ja) | 液晶表示装置および液晶表示用の電圧制御装置 | |
| JPH09270976A (ja) | 液晶表示装置 | |
| JPH08274338A (ja) | 表示装置 | |
| JPH10187103A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021203 |