JPH11194750A - 映像制御装置およびこの映像制御装置を備える平面ディスプレイ装置 - Google Patents
映像制御装置およびこの映像制御装置を備える平面ディスプレイ装置Info
- Publication number
- JPH11194750A JPH11194750A JP10000347A JP34798A JPH11194750A JP H11194750 A JPH11194750 A JP H11194750A JP 10000347 A JP10000347 A JP 10000347A JP 34798 A JP34798 A JP 34798A JP H11194750 A JPH11194750 A JP H11194750A
- Authority
- JP
- Japan
- Prior art keywords
- driving units
- pixel data
- display pixels
- units
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】低消費電力化の要求を満足できるようにする。
【解決手段】映像制御装置は一列に並ぶ複数の表示画素
で各々構成される複数の水平画素ラインを持つ液晶パネ
ル100 の駆動するもので、これら画素を２グループに区
分する配列のドライバグループ711,721 と、これら画素
に割り当てられる画素テ゛ータに対応して表示画素をドライ
バグループ711,721 に駆動させる回路基板400 とを備え
る。回路基板400 はドライバグループ711,721 の内部ま
で伸びる配線LDL(R),LDR(R) のいずれかを介して各グル
ープの表示画素用の画素テ゛ータを対応ドライバグループに
分配する制御部G/A を含み、制御部G/A はドライバグル
ープ711,721 から等距離にある中央位置から所定距離だ
けドライバグループ711,721の配列に平行な方向に離れ
て配置され、所定距離は画素テ゛ータが２０ＭＨｚ以上の高
い周波数である場合にドライバグループ711,721 の合計
配線長の０％より長く１５％より短い値に設定される。
で各々構成される複数の水平画素ラインを持つ液晶パネ
ル100 の駆動するもので、これら画素を２グループに区
分する配列のドライバグループ711,721 と、これら画素
に割り当てられる画素テ゛ータに対応して表示画素をドライ
バグループ711,721 に駆動させる回路基板400 とを備え
る。回路基板400 はドライバグループ711,721 の内部ま
で伸びる配線LDL(R),LDR(R) のいずれかを介して各グル
ープの表示画素用の画素テ゛ータを対応ドライバグループに
分配する制御部G/A を含み、制御部G/A はドライバグル
ープ711,721 から等距離にある中央位置から所定距離だ
けドライバグループ711,721の配列に平行な方向に離れ
て配置され、所定距離は画素テ゛ータが２０ＭＨｚ以上の高
い周波数である場合にドライバグループ711,721 の合計
配線長の０％より長く１５％より短い値に設定される。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶ディスプレイ
に代表される平面ディスプレイの映像制御装置およびこ
の映像制御装置を備える平面ディスプレイ装置に関す
る。
に代表される平面ディスプレイの映像制御装置およびこ
の映像制御装置を備える平面ディスプレイ装置に関す
る。
【０００２】
【従来の技術】平面ディスプレイのうち液晶ディスプレ
イは、軽量、薄型、低消費電力の特徴を生かして、パー
ソナル・コンピュータ、ワードプロセッサあるいはテレ
ビ表示用等の各種表示装置として利用されるようになっ
てきた。
イは、軽量、薄型、低消費電力の特徴を生かして、パー
ソナル・コンピュータ、ワードプロセッサあるいはテレ
ビ表示用等の各種表示装置として利用されるようになっ
てきた。
【０００３】従来の液晶ディスプレイは、例えば図１９
に示すように液晶パネル１００の一端辺１０１に沿って
配置される８個のＸ−ＴＣＰ（Tape Carrier Package）
７００，７０１，…，７０９を備える。各Ｘ−ＴＣＰは
フレキシブル配線フィルムとこのフレキシブル配線フィ
ルム上に半導体チップとしてマウントされるドライバＩ
Ｃとの一体物であり、液晶パネル１００の信号線に映像
信号電圧を出力する。尚、図示しないが、複数のＹ−Ｔ
ＣＰが走査線に順次走査パルスを出力するために液晶パ
ネルの他の一端辺に沿って配置される。各Ｙ−ＴＣＰ
は、フレキシブル配線フィルムとこのフレキシブル配線
フィルムに半導体チップとしてマウントされシフトレジ
スタを主体として構成されるドライバＩＣとの一体物で
ある。
に示すように液晶パネル１００の一端辺１０１に沿って
配置される８個のＸ−ＴＣＰ（Tape Carrier Package）
７００，７０１，…，７０９を備える。各Ｘ−ＴＣＰは
フレキシブル配線フィルムとこのフレキシブル配線フィ
ルム上に半導体チップとしてマウントされるドライバＩ
Ｃとの一体物であり、液晶パネル１００の信号線に映像
信号電圧を出力する。尚、図示しないが、複数のＹ−Ｔ
ＣＰが走査線に順次走査パルスを出力するために液晶パ
ネルの他の一端辺に沿って配置される。各Ｙ−ＴＣＰ
は、フレキシブル配線フィルムとこのフレキシブル配線
フィルムに半導体チップとしてマウントされシフトレジ
スタを主体として構成されるドライバＩＣとの一体物で
ある。
【０００４】Ｘ−ＴＣＰ７００，７０１，…，７０９は
互いにカスケード接続されると共に、駆動回路基板の制
御部Ｇ／Ａに接続される。この制御部Ｇ／Ａは例えば外
部から入力されるシステムクロック信号ＳＣＫに基づい
て水平クロック信号ＣＫおよび水平スタート信号ＳＴを
発生し、ビデオデータＤＡＴＡに基づいて赤（Ｒ）、緑
（Ｇ）、青（Ｂ）の画素データＤ（Ｒ），Ｄ（Ｇ），Ｄ
（Ｂ）を発生し、これらを制御信号としてＸ−ＴＣＰ７
００，７０１，…，７０９に供給する。水平クロック信
号ＣＫおよび画素データＤ（Ｒ），Ｄ（Ｇ），Ｄ（Ｂ）
はＸ−ＴＣＰ７００，７０１，…，７０９に並列的に供
給される。水平スタート信号ＳＴは初段のＸ−ＴＣＰ７
０１に供給され、さらにＸ−ＴＣＰ７００，７０１，
…，７０９において順次転送される。各Ｘ−ＴＣＰ７０
０，７０１，…，７０９は水平クロック信号ＣＫに応答
して水平スタート信号ＳＴを出力する一方でこれを次段
にシフトするシフトレジスタと、各水平スタート信号Ｓ
Ｔの出力タイミングで画素データをサンプリングして映
像信号電圧に変換すると共にこの信号電圧を水平スター
ト信号ＳＴの出力位置に対応する信号線に供給するＤ／
Ａ変換器で構成される。
互いにカスケード接続されると共に、駆動回路基板の制
御部Ｇ／Ａに接続される。この制御部Ｇ／Ａは例えば外
部から入力されるシステムクロック信号ＳＣＫに基づい
て水平クロック信号ＣＫおよび水平スタート信号ＳＴを
発生し、ビデオデータＤＡＴＡに基づいて赤（Ｒ）、緑
（Ｇ）、青（Ｂ）の画素データＤ（Ｒ），Ｄ（Ｇ），Ｄ
（Ｂ）を発生し、これらを制御信号としてＸ−ＴＣＰ７
００，７０１，…，７０９に供給する。水平クロック信
号ＣＫおよび画素データＤ（Ｒ），Ｄ（Ｇ），Ｄ（Ｂ）
はＸ−ＴＣＰ７００，７０１，…，７０９に並列的に供
給される。水平スタート信号ＳＴは初段のＸ−ＴＣＰ７
０１に供給され、さらにＸ−ＴＣＰ７００，７０１，
…，７０９において順次転送される。各Ｘ−ＴＣＰ７０
０，７０１，…，７０９は水平クロック信号ＣＫに応答
して水平スタート信号ＳＴを出力する一方でこれを次段
にシフトするシフトレジスタと、各水平スタート信号Ｓ
Ｔの出力タイミングで画素データをサンプリングして映
像信号電圧に変換すると共にこの信号電圧を水平スター
ト信号ＳＴの出力位置に対応する信号線に供給するＤ／
Ａ変換器で構成される。
【０００５】
【発明が解決しようとする課題】ところで、最近では、
液晶ディスプレイを低消費電力化することが要求されて
いる。公知の技術では、液晶ディスプレイの消費電力が
例えば各Ｘ−ＴＣＰのＤ／Ａ変換器を対応信号線の駆動
期間を除いて停止させることにより低減される。
液晶ディスプレイを低消費電力化することが要求されて
いる。公知の技術では、液晶ディスプレイの消費電力が
例えば各Ｘ−ＴＣＰのＤ／Ａ変換器を対応信号線の駆動
期間を除いて停止させることにより低減される。
【０００６】しかしながら、この技術はこの低消費電力
化の要求を十分に満足することができない。本発明は上
述した技術課題を解決するために成されたものであっ
て、低消費電力化の要求を満足できる映像制御装置を提
供することを目的とする。また、本発明は水平画素数が
増大される場合でも高速動作を可能にする映像制御装置
を提供することを目的とする。
化の要求を十分に満足することができない。本発明は上
述した技術課題を解決するために成されたものであっ
て、低消費電力化の要求を満足できる映像制御装置を提
供することを目的とする。また、本発明は水平画素数が
増大される場合でも高速動作を可能にする映像制御装置
を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の目的は、一列に
並ぶ複数の表示画素で各々構成される複数の水平画素ラ
インを備える平面ディスプレイの映像制御装置であっ
て、複数の表示画素を第１および第２グループに区分す
るよう配列されこれら第１および第２グループの表示画
素をそれぞれ駆動する第１および第２駆動部と、各水平
画素ラインの走査期間において複数の表示画素にそれぞ
れ割り当てられる画素データを出力し、これら画素デー
タに対応して複数の表示画素を駆動するよう第１および
第２駆動部を制御する制御部とを備え、制御部は互いに
電気的に分離された状態に設定される第１および第２デ
ータ配線部と、これら第１および第２データ配線部によ
り第１および第２駆動部にそれぞれ接続され、各グルー
プの表示画素に割り当てられる画素データをこれら第１
および第２データ配線部の対応する１つだけを介して対
応駆動部に分配する配給部とを含み、第１および第２デ
ータ配線部は配給部からぞれぞれ第１および第２駆動部
の内部まで伸びるように構成され、配給部は第１および
第２駆動部から等距離にある中央位置から所定距離だけ
第１および第２駆動部の配列に平行な方向に離れて配置
され、所定距離は画素データが２０ＭＨｚ以上の高い周
波数である場合に第１および第２駆動部の合計線路長の
０％より長く１５％より短い値に設定される映像制御装
置により達成される。
並ぶ複数の表示画素で各々構成される複数の水平画素ラ
インを備える平面ディスプレイの映像制御装置であっ
て、複数の表示画素を第１および第２グループに区分す
るよう配列されこれら第１および第２グループの表示画
素をそれぞれ駆動する第１および第２駆動部と、各水平
画素ラインの走査期間において複数の表示画素にそれぞ
れ割り当てられる画素データを出力し、これら画素デー
タに対応して複数の表示画素を駆動するよう第１および
第２駆動部を制御する制御部とを備え、制御部は互いに
電気的に分離された状態に設定される第１および第２デ
ータ配線部と、これら第１および第２データ配線部によ
り第１および第２駆動部にそれぞれ接続され、各グルー
プの表示画素に割り当てられる画素データをこれら第１
および第２データ配線部の対応する１つだけを介して対
応駆動部に分配する配給部とを含み、第１および第２デ
ータ配線部は配給部からぞれぞれ第１および第２駆動部
の内部まで伸びるように構成され、配給部は第１および
第２駆動部から等距離にある中央位置から所定距離だけ
第１および第２駆動部の配列に平行な方向に離れて配置
され、所定距離は画素データが２０ＭＨｚ以上の高い周
波数である場合に第１および第２駆動部の合計線路長の
０％より長く１５％より短い値に設定される映像制御装
置により達成される。
【０００８】一般にデータ信号が送信側出力端から受信
側入力端にデータ配線を介してプリント基板上で伝送さ
れる場合、インピーダンスの違いのためにデータ配線に
おいてデータ信号の反射が起り、信号波形が反射波の重
なりによって歪み、これがオーバシュートあるいはアン
ダーシュートの発生原因となる。この歪みが大きい場
合、しきい値電圧の割り込みで誤動作するおそれがあ
る。この映像制御装置において、配給部は第１および第
２駆動部から等距離にある中央位置から所定距離だけ第
１および第２駆動部の配列に平行な方向に離れて配置さ
れる。所定距離は画素データが２０ＭＨｚ以上の高い周
波数に設定される場合に第１および第２駆動部の合計線
路長の０％より長く１５％より短い値に設定される。こ
れにより、反射の影響による信号波形の歪みやオーバー
シュートあるいはアンダーシュート、ＤＣレベルへの影
響の生じない条件でデータ信号が伝達され、理想的な波
形を得ることが可能となる。これは信号波形のシュミレ
ーションにより実証されている。
側入力端にデータ配線を介してプリント基板上で伝送さ
れる場合、インピーダンスの違いのためにデータ配線に
おいてデータ信号の反射が起り、信号波形が反射波の重
なりによって歪み、これがオーバシュートあるいはアン
ダーシュートの発生原因となる。この歪みが大きい場
合、しきい値電圧の割り込みで誤動作するおそれがあ
る。この映像制御装置において、配給部は第１および第
２駆動部から等距離にある中央位置から所定距離だけ第
１および第２駆動部の配列に平行な方向に離れて配置さ
れる。所定距離は画素データが２０ＭＨｚ以上の高い周
波数に設定される場合に第１および第２駆動部の合計線
路長の０％より長く１５％より短い値に設定される。こ
れにより、反射の影響による信号波形の歪みやオーバー
シュートあるいはアンダーシュート、ＤＣレベルへの影
響の生じない条件でデータ信号が伝達され、理想的な波
形を得ることが可能となる。これは信号波形のシュミレ
ーションにより実証されている。
【０００９】図６は信号波形のシュミレーションで用い
られた複数の駆動部と配給部との配置関係を波形観測ポ
イントと共に示す。このシュミレーションでは、１０個
のＴＣＰ１−ＴＣＰ１０が配給部Ｇ／Ａからのデータ信
号を受取る複数の駆動部として設けられ、配給部Ｇ／Ａ
の出力信号波形ならびにＴＣＰ１およびＴＣＰ１０の入
力信号波形が観測された。この波形観測は、データ信号
の周波数ｆを１０ＭＨｚ，２０ＭＨｚ，３４ＭＨｚ，４
０ＭＨｚにそれぞれ設定し、配給部Ｇ／ＡをＴＣＰ１−
ＴＣＰ１０の合計線路長Ｌの中央Ｌ−Ｃｅｎｔｅｒに対
応する０％位置、合計線路長Ｌの１０％に相当する距離
だけ０％位置から離れた１０％位置、合計線路長Ｌの１
５％に相当する距離だけ０％位置から離れた１５％位置
にそれぞれ配置して行われた。このシュミレーションで
得られた信号波形を示す図７から図１８を参照すると、
ＴＣＰ１およびＴＣＰ１０の入力信号波形には著しい差
が無いことがわかる。このため、例えばＴＣＰ１の入力
信号波形に注目する。配給部Ｇ／Ａが０％位置に配置さ
れる場合、ＤＣレベルが反射の影響によって３．３Ｖか
ら３．８Ｖになる。従って、この配置は好ましくない。
また、配給部Ｇ／Ａが１５％位置に配置される場合、反
射に起因するショルダーが波形の立上がり付近に発生し
てしまう。ただし、これはデータ周波数が１０ＭＨｚで
ある場合には発生しない。このようなことから、データ
周波数が２０ＭＨｚ以上であれば、配給部Ｇ／Ａが１０
％位置付近に配置されることが好ましいことがわかる。
られた複数の駆動部と配給部との配置関係を波形観測ポ
イントと共に示す。このシュミレーションでは、１０個
のＴＣＰ１−ＴＣＰ１０が配給部Ｇ／Ａからのデータ信
号を受取る複数の駆動部として設けられ、配給部Ｇ／Ａ
の出力信号波形ならびにＴＣＰ１およびＴＣＰ１０の入
力信号波形が観測された。この波形観測は、データ信号
の周波数ｆを１０ＭＨｚ，２０ＭＨｚ，３４ＭＨｚ，４
０ＭＨｚにそれぞれ設定し、配給部Ｇ／ＡをＴＣＰ１−
ＴＣＰ１０の合計線路長Ｌの中央Ｌ−Ｃｅｎｔｅｒに対
応する０％位置、合計線路長Ｌの１０％に相当する距離
だけ０％位置から離れた１０％位置、合計線路長Ｌの１
５％に相当する距離だけ０％位置から離れた１５％位置
にそれぞれ配置して行われた。このシュミレーションで
得られた信号波形を示す図７から図１８を参照すると、
ＴＣＰ１およびＴＣＰ１０の入力信号波形には著しい差
が無いことがわかる。このため、例えばＴＣＰ１の入力
信号波形に注目する。配給部Ｇ／Ａが０％位置に配置さ
れる場合、ＤＣレベルが反射の影響によって３．３Ｖか
ら３．８Ｖになる。従って、この配置は好ましくない。
また、配給部Ｇ／Ａが１５％位置に配置される場合、反
射に起因するショルダーが波形の立上がり付近に発生し
てしまう。ただし、これはデータ周波数が１０ＭＨｚで
ある場合には発生しない。このようなことから、データ
周波数が２０ＭＨｚ以上であれば、配給部Ｇ／Ａが１０
％位置付近に配置されることが好ましいことがわかる。
【００１０】
【発明の実施の形態】以下に、本発明の第１実施形態に
係る液晶ディスプレイを図面を参照して説明する。この
液晶ディスプレイ１は、図１に示すようなＸＧＡ用液晶
パネル１００を含む。液晶パネル１００はアレイ基板２
００、対向基板３００、およびこれらの間に保持される
液晶層で構成される。アレイ基板２００はガラス基板上
に１０２４×３本の信号線２２０および７８４本の走査
線２１０、信号線２２０と走査線２１０とに接続される
薄膜トランジスタ２３０（以下、ＴＦＴと略称す
る。）、これらＴＦＴ２３０にそれぞれ接続される画素
電極２４０のマトリクスアレイとを含む。各行の画素電
極２４０は１水平走査期間において供給される映像信号
電圧により駆動される１水平画素ラインを構成する。各
ＴＦＴ２３０はアモルファスシリコンの活性層をベース
にして形成される。対向基板３００はガラス基板上に形
成される対向電極およびカラーフィルタ層を含む。液晶
層はアレイ基板２００および対向基板３００上にそれぞ
れ形成される配向膜間に保持される液晶材料で構成され
る。
係る液晶ディスプレイを図面を参照して説明する。この
液晶ディスプレイ１は、図１に示すようなＸＧＡ用液晶
パネル１００を含む。液晶パネル１００はアレイ基板２
００、対向基板３００、およびこれらの間に保持される
液晶層で構成される。アレイ基板２００はガラス基板上
に１０２４×３本の信号線２２０および７８４本の走査
線２１０、信号線２２０と走査線２１０とに接続される
薄膜トランジスタ２３０（以下、ＴＦＴと略称す
る。）、これらＴＦＴ２３０にそれぞれ接続される画素
電極２４０のマトリクスアレイとを含む。各行の画素電
極２４０は１水平走査期間において供給される映像信号
電圧により駆動される１水平画素ラインを構成する。各
ＴＦＴ２３０はアモルファスシリコンの活性層をベース
にして形成される。対向基板３００はガラス基板上に形
成される対向電極およびカラーフィルタ層を含む。液晶
層はアレイ基板２００および対向基板３００上にそれぞ
れ形成される配向膜間に保持される液晶材料で構成され
る。
【００１１】この液晶ディスプレイ１は、図１および図
２に示すように液晶パネル１００の一端辺１０１に沿っ
て配置される例えば１０個のＸ−ＴＣＰ７００，７０
１，…，７０９を備える。これらＸ−ＴＣＰ７００，７
０１，…，７０９はフレキシブル配線フィルムと、この
フレキシブル配線フィルム上に半導体チップとしてマウ
ントされるドライバＩＣとの一体物である。これらＸ−
ＴＣＰ７００，７０１，…，７０９は映像信号電圧を出
力するためにアレイ基板２００の信号線２２０の一端に
電気的に接続される３３０個の出力端子７００ａ，７０
１ａ，…，７０９ａと、駆動回路基板４００に接続され
る入力端子７００ｂ，７０１ｂ，…，７０９ｂとを含
む。Ｘ−ＴＣＰ７００，７０１，７０２，７０３，７０
４は第１ドライバグループ７１１を構成し、Ｘ−ＴＣＰ
７０５，７０６，７０７，７０８，７０９は第２ドライ
バグループ７２１を構成する。各水平画素ラインのカラ
ー表示画素はドライバグループ７１１および７２１によ
って第１および第２グループに駆動単位として区分され
る。また、図示しないが、走査線２１０に走査パルスを
それぞれ出力する２個のＹ−ＴＣＰが液晶パネル１００
の他の一端辺に沿って配列される。
２に示すように液晶パネル１００の一端辺１０１に沿っ
て配置される例えば１０個のＸ−ＴＣＰ７００，７０
１，…，７０９を備える。これらＸ−ＴＣＰ７００，７
０１，…，７０９はフレキシブル配線フィルムと、この
フレキシブル配線フィルム上に半導体チップとしてマウ
ントされるドライバＩＣとの一体物である。これらＸ−
ＴＣＰ７００，７０１，…，７０９は映像信号電圧を出
力するためにアレイ基板２００の信号線２２０の一端に
電気的に接続される３３０個の出力端子７００ａ，７０
１ａ，…，７０９ａと、駆動回路基板４００に接続され
る入力端子７００ｂ，７０１ｂ，…，７０９ｂとを含
む。Ｘ−ＴＣＰ７００，７０１，７０２，７０３，７０
４は第１ドライバグループ７１１を構成し、Ｘ−ＴＣＰ
７０５，７０６，７０７，７０８，７０９は第２ドライ
バグループ７２１を構成する。各水平画素ラインのカラ
ー表示画素はドライバグループ７１１および７２１によ
って第１および第２グループに駆動単位として区分され
る。また、図示しないが、走査線２１０に走査パルスを
それぞれ出力する２個のＹ−ＴＣＰが液晶パネル１００
の他の一端辺に沿って配列される。
【００１２】この液晶パネル１００は、表示領域に対応
した開口５０１を含む箱状の金属から成る第１フレーム
５００と、樹脂製の枠状体の第２フレーム６００とによ
って図１に示すように挟持され、互いに対角４点でネジ
止めされている。
した開口５０１を含む箱状の金属から成る第１フレーム
５００と、樹脂製の枠状体の第２フレーム６００とによ
って図１に示すように挟持され、互いに対角４点でネジ
止めされている。
【００１３】第２フレーム６００は、アクリル樹脂で成
形される楔型の導光板８０１と、図示しないが導光板８
０１の一端面に近接して配置される管状光源とを保持す
る。導光板８０１は、図示しないが、液晶パネル１００
と相反する側に、管状光源からの光源光を選択的に液晶
パネル１００に導く乳白色の印刷パターンを含む。この
印刷パターンに換えて、光散乱溝等を一体的に成形して
も良い。また、この樹脂製の第２フレーム６００は、一
体型、もしくは分割型により構成される。導光板８０１
および管状光源はその厚さ方向に重ねて収納され、さら
に導光板８０１は収納溝６０５により支持され固定され
る。また、この第２フレーム６００は、導光板８０１の
肉薄側に対応する領域裏面に上述した駆動回路基板４０
０を保持する。
形される楔型の導光板８０１と、図示しないが導光板８
０１の一端面に近接して配置される管状光源とを保持す
る。導光板８０１は、図示しないが、液晶パネル１００
と相反する側に、管状光源からの光源光を選択的に液晶
パネル１００に導く乳白色の印刷パターンを含む。この
印刷パターンに換えて、光散乱溝等を一体的に成形して
も良い。また、この樹脂製の第２フレーム６００は、一
体型、もしくは分割型により構成される。導光板８０１
および管状光源はその厚さ方向に重ねて収納され、さら
に導光板８０１は収納溝６０５により支持され固定され
る。また、この第２フレーム６００は、導光板８０１の
肉薄側に対応する領域裏面に上述した駆動回路基板４０
０を保持する。
【００１４】ここで、液晶ディスプレイ１の回路構成を
図２を参照してさらに詳細に説明する。液晶ディスプレ
イ１は、ドライバグループ７１１および７２１を独立に
動作するよう制御するために駆動回路基板４００に配置
されるゲートアレイ制御部Ｇ／Ａを有する。このゲート
アレイ制御部Ｇ／Ａは水平クロック信号ＣＫ−Ｌおよび
水平スタート信号ＳＴ−Ｌを外部から入力されるシステ
ムクロック信号ＳＣＫに基づいて発生し、第１グループ
の赤（Ｒ）、緑（Ｇ）、青（Ｂ）表示画素に割り当てら
れる画素データ列ＤＬ（Ｒ），ＤＬ（Ｇ），およびＤＬ
（Ｂ）をビデオデータＤＡＴＡに基づいて発生し、これ
らを制御信号として第１ドライバグループ７１１に供給
すると共に、水平クロック信号ＣＫ−Ｒおよび水平スタ
ート信号ＳＴ−Ｒをシステムクロック信号ＳＣＫに基づ
いて発生し、第２グループの赤（Ｒ）、緑（Ｇ）、青
（Ｂ）表示画素に割り当てられる画素データ列ＤＲ
（Ｒ），ＤＲ（Ｇ），およびＤＲ（Ｂ）をビデオデータ
ＤＡＴＡに基づいて発生し、これらを制御信号として第
２ドライバグループ７２１に供給する。 水平クロック信号ＣＫ−Ｌおよび画素データ列ＤＬ
（Ｒ），ＤＬ（Ｇ），ＤＬ（Ｂ）は接続配線ＬＣＫ−Ｌ
および接続配線ＬＤＬ（Ｒ），ＬＤＬ（Ｇ），ＬＤＬ
（Ｂ）を介してＸ−ＴＣＰ７００，７０１，７０２，７
０３，７０４に並列的に供給される。水平スタート信号
ＳＴ−Ｌは接続配線ＬＳＴ−Ｌを介して初段のＸ−ＴＣ
Ｐ７００に供給され、さらにこのＸ−ＴＣＰ７００，７
０１，７０２，７０３，７０４において順次転送され
る。このためＸ−ＴＣＰ７００，７０１，７０２，７０
３，７０４はカスケード接続される。各Ｘ−ＴＣＰ７０
０，７０１，７０２，７０３，７０４は水平クロック信
号ＣＫ−Ｌに応答して水平スタート信号ＳＴ−Ｌを出力
する一方でこれを次段にシフトするシフトレジスタと、
各水平スタート信号ＳＴ−Ｌの出力タイミングで画素デ
ータをサンプリングして映像信号電圧に変換すると共に
この映像信号電圧を水平スタート信号ＳＴ−Ｌの出力位
置に対応する信号線２２０に供給するＤ／Ａ変換器で構
成される。
図２を参照してさらに詳細に説明する。液晶ディスプレ
イ１は、ドライバグループ７１１および７２１を独立に
動作するよう制御するために駆動回路基板４００に配置
されるゲートアレイ制御部Ｇ／Ａを有する。このゲート
アレイ制御部Ｇ／Ａは水平クロック信号ＣＫ−Ｌおよび
水平スタート信号ＳＴ−Ｌを外部から入力されるシステ
ムクロック信号ＳＣＫに基づいて発生し、第１グループ
の赤（Ｒ）、緑（Ｇ）、青（Ｂ）表示画素に割り当てら
れる画素データ列ＤＬ（Ｒ），ＤＬ（Ｇ），およびＤＬ
（Ｂ）をビデオデータＤＡＴＡに基づいて発生し、これ
らを制御信号として第１ドライバグループ７１１に供給
すると共に、水平クロック信号ＣＫ−Ｒおよび水平スタ
ート信号ＳＴ−Ｒをシステムクロック信号ＳＣＫに基づ
いて発生し、第２グループの赤（Ｒ）、緑（Ｇ）、青
（Ｂ）表示画素に割り当てられる画素データ列ＤＲ
（Ｒ），ＤＲ（Ｇ），およびＤＲ（Ｂ）をビデオデータ
ＤＡＴＡに基づいて発生し、これらを制御信号として第
２ドライバグループ７２１に供給する。 水平クロック信号ＣＫ−Ｌおよび画素データ列ＤＬ
（Ｒ），ＤＬ（Ｇ），ＤＬ（Ｂ）は接続配線ＬＣＫ−Ｌ
および接続配線ＬＤＬ（Ｒ），ＬＤＬ（Ｇ），ＬＤＬ
（Ｂ）を介してＸ−ＴＣＰ７００，７０１，７０２，７
０３，７０４に並列的に供給される。水平スタート信号
ＳＴ−Ｌは接続配線ＬＳＴ−Ｌを介して初段のＸ−ＴＣ
Ｐ７００に供給され、さらにこのＸ−ＴＣＰ７００，７
０１，７０２，７０３，７０４において順次転送され
る。このためＸ−ＴＣＰ７００，７０１，７０２，７０
３，７０４はカスケード接続される。各Ｘ−ＴＣＰ７０
０，７０１，７０２，７０３，７０４は水平クロック信
号ＣＫ−Ｌに応答して水平スタート信号ＳＴ−Ｌを出力
する一方でこれを次段にシフトするシフトレジスタと、
各水平スタート信号ＳＴ−Ｌの出力タイミングで画素デ
ータをサンプリングして映像信号電圧に変換すると共に
この映像信号電圧を水平スタート信号ＳＴ−Ｌの出力位
置に対応する信号線２２０に供給するＤ／Ａ変換器で構
成される。
【００１５】水平クロック信号ＣＫ−Ｒおよび画素デー
タ列ＤＲ（Ｒ），ＤＲ（Ｇ），ＤＲ（Ｂ）は接続配線Ｌ
ＣＫ−Ｒおよび接続配線ＬＤＲ（Ｒ），ＬＤＲ（Ｇ），
ＬＤＲ（Ｂ）を介してＸ−ＴＣＰ７０５，７０６，７０
７，７０８，７０９に並列的に供給される。水平スター
ト信号ＳＴ−Ｒは接続配線ＬＳＴ−Ｒを介してＸ−ＴＣ
Ｐ７０５に供給され、さらにＸ−ＴＣＰ７０５，７０
６，７０７，７０８，７０９において順次転送される。
このため、Ｘ−ＴＣＰ７０５，７０６，７０７，７０
８，７０９はカスケード接続される。各Ｘ−ＴＣＰ７０
５，７０６，７０７，７０８，７０９は水平クロック信
号ＣＫ−Ｒに応答して水平スタート信号ＳＴ−Ｒを出力
しシフトするシフトレジスタと、各水平スタート信号Ｓ
Ｔ−Ｒの出力タイミングで画素データをサンプリングし
て映像信号電圧に変換すると共にこの映像信号電圧を水
平スタート信号ＳＴ−Ｒの出力位置に対応する信号線２
２０に供給するＤ／Ａ変換器で構成される。
タ列ＤＲ（Ｒ），ＤＲ（Ｇ），ＤＲ（Ｂ）は接続配線Ｌ
ＣＫ−Ｒおよび接続配線ＬＤＲ（Ｒ），ＬＤＲ（Ｇ），
ＬＤＲ（Ｂ）を介してＸ−ＴＣＰ７０５，７０６，７０
７，７０８，７０９に並列的に供給される。水平スター
ト信号ＳＴ−Ｒは接続配線ＬＳＴ−Ｒを介してＸ−ＴＣ
Ｐ７０５に供給され、さらにＸ−ＴＣＰ７０５，７０
６，７０７，７０８，７０９において順次転送される。
このため、Ｘ−ＴＣＰ７０５，７０６，７０７，７０
８，７０９はカスケード接続される。各Ｘ−ＴＣＰ７０
５，７０６，７０７，７０８，７０９は水平クロック信
号ＣＫ−Ｒに応答して水平スタート信号ＳＴ−Ｒを出力
しシフトするシフトレジスタと、各水平スタート信号Ｓ
Ｔ−Ｒの出力タイミングで画素データをサンプリングし
て映像信号電圧に変換すると共にこの映像信号電圧を水
平スタート信号ＳＴ−Ｒの出力位置に対応する信号線２
２０に供給するＤ／Ａ変換器で構成される。
【００１６】ゲートアレイ制御部Ｇ／Ａは駆動回路基板
４００上でドライバグループ７１１および７２１から等
距離にある中央位置から所定距離だけドライバグループ
７１１および７２１の配列に平行な方向に離れて配置さ
れる。この所定距離は、画素データが２０ＭＨｚ以上の
高い周波数である場合にドライバグループ７１１および
７２１の合計線路長の０％よりも長く１５％よりも短い
値、例えば約１０％の値に設定される。これにより、Ｘ
−ＴＣＰ７００，７０１，…，７０９への線路長を十分
に短くし、ドライバグループ７１１および７２１の配線
容量、配線抵抗、さらにインダクタンスを互いに理想的
な値に設定できる。
４００上でドライバグループ７１１および７２１から等
距離にある中央位置から所定距離だけドライバグループ
７１１および７２１の配列に平行な方向に離れて配置さ
れる。この所定距離は、画素データが２０ＭＨｚ以上の
高い周波数である場合にドライバグループ７１１および
７２１の合計線路長の０％よりも長く１５％よりも短い
値、例えば約１０％の値に設定される。これにより、Ｘ
−ＴＣＰ７００，７０１，…，７０９への線路長を十分
に短くし、ドライバグループ７１１および７２１の配線
容量、配線抵抗、さらにインダクタンスを互いに理想的
な値に設定できる。
【００１７】接続配線ＬＣＫ−Ｌおよび接続配線ＬＣＫ
−Ｒは、ゲートアレイ制御部Ｇ／Ａを基準として配置さ
れる。これらがドライバグループ７１１および７２１か
ら等距離にある中央位置からドライバグループ７１１お
よび７２１の合計線路長の約１０％の所定距離だけドラ
イバグループ７１１および７２１の配列に平行な方向に
離れて配置される場合、対称ではないがこれらの線路長
が十分短くなるため、ドライバグループ７１１および７
２１の配線容量、配線抵抗、さらにインダクタンスを互
いに理想的な値に設定できる。
−Ｒは、ゲートアレイ制御部Ｇ／Ａを基準として配置さ
れる。これらがドライバグループ７１１および７２１か
ら等距離にある中央位置からドライバグループ７１１お
よび７２１の合計線路長の約１０％の所定距離だけドラ
イバグループ７１１および７２１の配列に平行な方向に
離れて配置される場合、対称ではないがこれらの線路長
が十分短くなるため、ドライバグループ７１１および７
２１の配線容量、配線抵抗、さらにインダクタンスを互
いに理想的な値に設定できる。
【００１８】このゲートアレイ制御部Ｇ／Ａは、図３に
示すように画素データ列ＤＬ（Ｒ），ＤＬ（Ｇ），ＤＬ
（Ｂ）、水平スタート信号ＳＴ−Ｌ、水平クロック信号
ＣＫ−Ｌの出力動作を１水平走査期間（１Ｈ）の前半で
行ない、この出力動作を１水平走査期間（１Ｈ）の後半
で停止するよう構成される。また、このゲートアレイ制
御部Ｇ／Ａは、図３に示すように、画素データ列ＤＲ
（Ｒ），ＤＲ（Ｇ），ＤＲ（Ｂ）、水平スタート信号Ｓ
Ｔ−Ｒ、水平クロック信号ＣＫ−Ｒの出力動作を１水平
走査期間（１Ｈ）の前半で停止し、１水平走査期間（１
Ｈ）の後半で行なうよう構成される。ちなみに、Ｘ−Ｔ
ＣＰ７００，７０１，…，７０９の各々は１水平走査期
間において対応信号線の数だけ繰り返されるシフト動作
期間を除いて休止するよう構成されても良い。
示すように画素データ列ＤＬ（Ｒ），ＤＬ（Ｇ），ＤＬ
（Ｂ）、水平スタート信号ＳＴ−Ｌ、水平クロック信号
ＣＫ−Ｌの出力動作を１水平走査期間（１Ｈ）の前半で
行ない、この出力動作を１水平走査期間（１Ｈ）の後半
で停止するよう構成される。また、このゲートアレイ制
御部Ｇ／Ａは、図３に示すように、画素データ列ＤＲ
（Ｒ），ＤＲ（Ｇ），ＤＲ（Ｂ）、水平スタート信号Ｓ
Ｔ−Ｒ、水平クロック信号ＣＫ−Ｒの出力動作を１水平
走査期間（１Ｈ）の前半で停止し、１水平走査期間（１
Ｈ）の後半で行なうよう構成される。ちなみに、Ｘ−Ｔ
ＣＰ７００，７０１，…，７０９の各々は１水平走査期
間において対応信号線の数だけ繰り返されるシフト動作
期間を除いて休止するよう構成されても良い。
【００１９】尚、この実施形態では、水平クロック信号
ＣＫ−ＬおよびＣＫ−Ｒは、特に周波数が高い信号であ
って、動作初期の波形と定常状態での波形とが異なる。
このため、水平クロック信号ＣＫ−Ｌは各水平走査期間
において画素データ列ＤＬ（Ｒ），ＤＬ（Ｇ），ＤＬ
（Ｂ）よりも先に送出され始める。画素データ列ＤＬ
（Ｒ），ＤＬ（Ｇ），ＤＬ（Ｂ）は水平クロック信号Ｃ
Ｋ−Ｌが定常状態になってから送出される。同様に、水
平クロック信号ＣＫ−Ｒは各水平走査期間において画素
データ列ＤＲ（Ｒ），ＤＲ（Ｇ），ＤＲ（Ｂ）よりも先
に送出され始める。画素データ列ＤＲ（Ｒ），ＤＲ
（Ｇ），ＤＲ（Ｂ）は水平クロック信号ＣＫ−Ｒが定常
状態になってから送出される。
ＣＫ−ＬおよびＣＫ−Ｒは、特に周波数が高い信号であ
って、動作初期の波形と定常状態での波形とが異なる。
このため、水平クロック信号ＣＫ−Ｌは各水平走査期間
において画素データ列ＤＬ（Ｒ），ＤＬ（Ｇ），ＤＬ
（Ｂ）よりも先に送出され始める。画素データ列ＤＬ
（Ｒ），ＤＬ（Ｇ），ＤＬ（Ｂ）は水平クロック信号Ｃ
Ｋ−Ｌが定常状態になってから送出される。同様に、水
平クロック信号ＣＫ−Ｒは各水平走査期間において画素
データ列ＤＲ（Ｒ），ＤＲ（Ｇ），ＤＲ（Ｂ）よりも先
に送出され始める。画素データ列ＤＲ（Ｒ），ＤＲ
（Ｇ），ＤＲ（Ｂ）は水平クロック信号ＣＫ−Ｒが定常
状態になってから送出される。
【００２０】以上の構成により、ゲートアレイ制御部Ｇ
／Ａから第１ドライバグループ７１１のＸ−ＴＣＰ７０
０，７０１，７０２，７０３，７０４に画素データ列Ｄ
Ｌ（Ｒ），ＤＬ（Ｇ），ＤＬ（Ｂ）、水平スタート信号
ＳＴ−Ｌ、水平クロック信号ＣＫ−Ｌを含む制御信号を
供給するそれぞれの接続線路長、ゲートアレイ制御部Ｇ
／Ａから第２ドライバグループ７２１のＸ−ＴＣＰ７０
５，７０６，７０７，７０８，７０９に画素データ列Ｄ
Ｒ（Ｒ），ＤＲ（Ｇ），ＤＲ（Ｂ）、水平スタート信号
ＳＴ−Ｒ、水平クロック信号ＣＫ−Ｒを含む制御信号を
供給するそれぞれの接続線路長のそれぞれが図１９に示
す構成の略１／２に短縮される。
／Ａから第１ドライバグループ７１１のＸ−ＴＣＰ７０
０，７０１，７０２，７０３，７０４に画素データ列Ｄ
Ｌ（Ｒ），ＤＬ（Ｇ），ＤＬ（Ｂ）、水平スタート信号
ＳＴ−Ｌ、水平クロック信号ＣＫ−Ｌを含む制御信号を
供給するそれぞれの接続線路長、ゲートアレイ制御部Ｇ
／Ａから第２ドライバグループ７２１のＸ−ＴＣＰ７０
５，７０６，７０７，７０８，７０９に画素データ列Ｄ
Ｒ（Ｒ），ＤＲ（Ｇ），ＤＲ（Ｂ）、水平スタート信号
ＳＴ−Ｒ、水平クロック信号ＣＫ−Ｒを含む制御信号を
供給するそれぞれの接続線路長のそれぞれが図１９に示
す構成の略１／２に短縮される。
【００２１】しかも、第１ドライバグループ７１１と第
２ドライバグループ７２１とは、１水平走査期間の異な
るタイムスロットにおいて駆動され、少なくとも一方が
動作されている期間中、他方のドライバグループへの画
素データ列の供給は停止されている。
２ドライバグループ７２１とは、１水平走査期間の異な
るタイムスロットにおいて駆動され、少なくとも一方が
動作されている期間中、他方のドライバグループへの画
素データ列の供給は停止されている。
【００２２】これにより、ゲートアレイ制御部Ｇ／Ａに
加わる容量負荷は、図１９に示す構成の略１／２に低減
でき、よってゲートアレイ制御部Ｇ／Ａの出力バッファ
で消費される電力を略１／２に低減でき、装置全体の低
消費電力化が達成される。この実施形態によれば、２１
インチのＸＧＡ仕様の液晶ディスプレイで良好な表示画
像が得られた。
加わる容量負荷は、図１９に示す構成の略１／２に低減
でき、よってゲートアレイ制御部Ｇ／Ａの出力バッファ
で消費される電力を略１／２に低減でき、装置全体の低
消費電力化が達成される。この実施形態によれば、２１
インチのＸＧＡ仕様の液晶ディスプレイで良好な表示画
像が得られた。
【００２３】次に、本発明の第２実施形態に係る液晶デ
ィスプレイについて図４を参照して説明する。この液晶
ディスプレイは上述の実施形態と基本構造において同様
であるため、同様な部分の説明を簡略化し異なる部分に
ついて詳しく説明する。
ィスプレイについて図４を参照して説明する。この液晶
ディスプレイは上述の実施形態と基本構造において同様
であるため、同様な部分の説明を簡略化し異なる部分に
ついて詳しく説明する。
【００２４】液晶ディスプレイ１は、ドライバグループ
７１１および７２１を独立に動作するよう制御するため
に駆動回路基板４００に配置されるゲートアレイ制御部
Ｇ／Ａを有する。このゲートアレイ制御部Ｇ／Ａは水平
クロック信号ＣＫおよび水平スタート信号ＳＴを外部か
ら入力されるシステムクロック信号ＳＣＫに基づいて発
生し、第１グループの赤（Ｒ）、緑（Ｇ）、青（Ｂ）表
示画素に割り当てられる画素データ列ＤＬ（Ｒ），ＤＬ
（Ｇ），およびＤＬ（Ｂ）をビデオデータＤＡＴＡに基
づいて発生し、これらを制御信号として第１ドライバグ
ループ７１１に供給すると共に、第２グループの赤
（Ｒ）、緑（Ｇ）、青（Ｂ）表示画素に割り当てられる
画素データ列ＤＲ（Ｒ），ＤＲ（Ｇ），およびＤＲ
（Ｂ）をビデオデータＤＡＴＡに基づいて発生し、上述
の水平クロック信号ＣＫおよび画素データ列ＤＲ
（Ｒ），ＤＲ（Ｇ），およびＤＲ（Ｂ）を制御信号とし
て第２ドライバグループ７２１に供給する。
７１１および７２１を独立に動作するよう制御するため
に駆動回路基板４００に配置されるゲートアレイ制御部
Ｇ／Ａを有する。このゲートアレイ制御部Ｇ／Ａは水平
クロック信号ＣＫおよび水平スタート信号ＳＴを外部か
ら入力されるシステムクロック信号ＳＣＫに基づいて発
生し、第１グループの赤（Ｒ）、緑（Ｇ）、青（Ｂ）表
示画素に割り当てられる画素データ列ＤＬ（Ｒ），ＤＬ
（Ｇ），およびＤＬ（Ｂ）をビデオデータＤＡＴＡに基
づいて発生し、これらを制御信号として第１ドライバグ
ループ７１１に供給すると共に、第２グループの赤
（Ｒ）、緑（Ｇ）、青（Ｂ）表示画素に割り当てられる
画素データ列ＤＲ（Ｒ），ＤＲ（Ｇ），およびＤＲ
（Ｂ）をビデオデータＤＡＴＡに基づいて発生し、上述
の水平クロック信号ＣＫおよび画素データ列ＤＲ
（Ｒ），ＤＲ（Ｇ），およびＤＲ（Ｂ）を制御信号とし
て第２ドライバグループ７２１に供給する。
【００２５】画素データ列ＤＬ（Ｒ），ＤＬ（Ｇ），Ｄ
Ｌ（Ｂ）は接続配線ＬＤＬ（Ｒ），ＬＤＬ（Ｇ），ＬＤ
Ｌ（Ｂ）を介してＸ−ＴＣＰ７００，７０１，７０２，
７０３，７０４に並列的に供給される。水平スタート信
号ＳＴは接続配線ＬＳＴを介して初段のＸ−ＴＣＰ７０
０に供給され、さらにＸ−ＴＣＰ７００，７０１，…，
７０９において順次転送される。このためＸ−ＴＣＰ７
００，７０１，…，７０９はカスケード接続される。画
素データ列ＤＲ（Ｒ），ＤＲ（Ｇ），ＤＲ（Ｂ）は接続
配線ＬＤＲ（Ｒ），ＬＤＲ（Ｇ），ＬＤＲ（Ｂ）を介し
てＸ−ＴＣＰ７０５，７０６，７０７，７０８，７０９
に並列的に供給される。水平クロック信号ＣＫは共通の
接続配線ＬＣＫを介してＸ−ＴＣＰ７００，７０１，
…，７０９に並列的に供給される。
Ｌ（Ｂ）は接続配線ＬＤＬ（Ｒ），ＬＤＬ（Ｇ），ＬＤ
Ｌ（Ｂ）を介してＸ−ＴＣＰ７００，７０１，７０２，
７０３，７０４に並列的に供給される。水平スタート信
号ＳＴは接続配線ＬＳＴを介して初段のＸ−ＴＣＰ７０
０に供給され、さらにＸ−ＴＣＰ７００，７０１，…，
７０９において順次転送される。このためＸ−ＴＣＰ７
００，７０１，…，７０９はカスケード接続される。画
素データ列ＤＲ（Ｒ），ＤＲ（Ｇ），ＤＲ（Ｂ）は接続
配線ＬＤＲ（Ｒ），ＬＤＲ（Ｇ），ＬＤＲ（Ｂ）を介し
てＸ−ＴＣＰ７０５，７０６，７０７，７０８，７０９
に並列的に供給される。水平クロック信号ＣＫは共通の
接続配線ＬＣＫを介してＸ−ＴＣＰ７００，７０１，
…，７０９に並列的に供給される。
【００２６】以上の構成により、ゲートアレイ制御部Ｇ
／Ａから第１ドライバグループ７１１のＸ−ＴＣＰ７０
０，７０１，７０２，７０３，７０４に画素データ列Ｄ
Ｌ（Ｒ），ＤＬ（Ｇ），ＤＬ（Ｂ）、水平スタート信号
ＳＴ−Ｌ、水平クロック信号ＣＫ−Ｌを含む制御信号を
供給するそれぞれの接続線路長、ゲートアレイ制御部Ｇ
／Ａから第２ドライバグループ７２１のＸ−ＴＣＰ７０
５，７０６，７０７，７０８，７０９に画素データ列Ｄ
Ｒ（Ｒ），ＤＲ（Ｇ），ＤＲ（Ｂ）、水平スタート信号
ＳＴ−Ｒ、水平クロック信号ＣＫ−Ｒを含む制御信号を
供給するそれぞれの接続線路長のそれぞれを図１９の構
成の略１／２に短縮される。
／Ａから第１ドライバグループ７１１のＸ−ＴＣＰ７０
０，７０１，７０２，７０３，７０４に画素データ列Ｄ
Ｌ（Ｒ），ＤＬ（Ｇ），ＤＬ（Ｂ）、水平スタート信号
ＳＴ−Ｌ、水平クロック信号ＣＫ−Ｌを含む制御信号を
供給するそれぞれの接続線路長、ゲートアレイ制御部Ｇ
／Ａから第２ドライバグループ７２１のＸ−ＴＣＰ７０
５，７０６，７０７，７０８，７０９に画素データ列Ｄ
Ｒ（Ｒ），ＤＲ（Ｇ），ＤＲ（Ｂ）、水平スタート信号
ＳＴ−Ｒ、水平クロック信号ＣＫ−Ｒを含む制御信号を
供給するそれぞれの接続線路長のそれぞれを図１９の構
成の略１／２に短縮される。
【００２７】しかも、第１ドライバグループ７１１と第
２ドライバグループ７２１とは、１水平走査期間の異な
るタイムスロットにおいて駆動され、制御ゲートアレイ
制御部Ｇ／Ａから少なくとも一方のドライバグループに
画素データ列が供給されている期間は、他方のドライバ
グループには画素データ列が供給されない。
２ドライバグループ７２１とは、１水平走査期間の異な
るタイムスロットにおいて駆動され、制御ゲートアレイ
制御部Ｇ／Ａから少なくとも一方のドライバグループに
画素データ列が供給されている期間は、他方のドライバ
グループには画素データ列が供給されない。
【００２８】これにより、ゲートアレイ制御部Ｇ／Ａに
加わる容量負荷は、図１９の構成の略１／２に低減で
き、よってゲートアレイ制御部Ｇ／Ａの出力バッファで
消費される電力を略１／２に低減でき、装置全体の低消
費電力化が達成される。
加わる容量負荷は、図１９の構成の略１／２に低減で
き、よってゲートアレイ制御部Ｇ／Ａの出力バッファで
消費される電力を略１／２に低減でき、装置全体の低消
費電力化が達成される。
【００２９】この実施形態では、水平クロック信号ＣＫ
がゲートアレイ制御部Ｇ／Ａから第１ドライバグループ
７１１および第２ドライバグループ７２１の各Ｘ−ＴＣ
Ｐ７００，７０１，…，７０９に共通な接続配線ＬＣＫ
を介して１水平走査期間にわたり供給される。この場
合、ゲートアレイ制御部Ｇ／Ａの容量負荷は第１実施形
態に比べて増大するが、クロック信号の定常化タイミン
グを第１ドライバグループ７１１および第２ドライバグ
ループ７２１間で調整する必要がなくなり、回路構成が
簡略化できるという利点がある。また、ゲートアレイ制
御部Ｇ／Ａの出力ピン数が低減できる。この実施形態に
よれば、２１インチのＸＧＡ仕様の液晶ディスプレイで
良好な表示画像が得られた。
がゲートアレイ制御部Ｇ／Ａから第１ドライバグループ
７１１および第２ドライバグループ７２１の各Ｘ−ＴＣ
Ｐ７００，７０１，…，７０９に共通な接続配線ＬＣＫ
を介して１水平走査期間にわたり供給される。この場
合、ゲートアレイ制御部Ｇ／Ａの容量負荷は第１実施形
態に比べて増大するが、クロック信号の定常化タイミン
グを第１ドライバグループ７１１および第２ドライバグ
ループ７２１間で調整する必要がなくなり、回路構成が
簡略化できるという利点がある。また、ゲートアレイ制
御部Ｇ／Ａの出力ピン数が低減できる。この実施形態に
よれば、２１インチのＸＧＡ仕様の液晶ディスプレイで
良好な表示画像が得られた。
【００３０】第１および第２実施形態は、ドライバＩＣ
がフレキシブル配線フィルムに半導体チップとしてマウ
ントされるＸ−ＴＣＰを用いた。しかし、ドライバＩＣ
の接続配線等は例えばアレイ基板に形成されても良い。
またドライバＩＣはＣＯＧ（Chip On Glass ）方式でア
レイ基板にマウントされる半導体チップでも良い。さら
には、ドライバＩＣは走査線、信号線、画素電極、およ
びＴＦＴ等と一緒にアレイ基板内に形成されても良い。
がフレキシブル配線フィルムに半導体チップとしてマウ
ントされるＸ−ＴＣＰを用いた。しかし、ドライバＩＣ
の接続配線等は例えばアレイ基板に形成されても良い。
またドライバＩＣはＣＯＧ（Chip On Glass ）方式でア
レイ基板にマウントされる半導体チップでも良い。さら
には、ドライバＩＣは走査線、信号線、画素電極、およ
びＴＦＴ等と一緒にアレイ基板内に形成されても良い。
【００３１】図５は本発明の第３実施形態に係る液晶デ
ィスプレイを概略的に示す。この液晶ディスプレイは以
下に述べる点を除いて第１または第２実施形態の液晶デ
ィスプレイと同様に構成される。第３実施形態に係る液
晶ディスプレイでは、ドライバグループ７１１および７
２１の回路がポリシリコンの活性層をベースにしたＴＦ
Ｔ２３０を用いてアレイ基板２００上に形成される。第
１および第２実施形態と同様に、画素データ列ＤＬ
（Ｒ），ＤＬ（Ｇ），ＤＬ（Ｂ）は接続配線ＬＤＬ
（Ｒ），ＬＤＬ（Ｇ），ＬＤＬ（Ｂ）を介して第１ドラ
イバグループ７１１に供給され、画素データ列ＤＲ
（Ｒ），ＤＲ（Ｇ），ＤＲ（Ｂ）は接続配線ＬＤＲ
（Ｒ），ＬＤＲ（Ｇ），ＬＤＲ（Ｂ）を介して第２ドラ
イバグループ７２１に供給される。クロック信号ＣＫ−
ＬおよびＣＫ−Ｒは第１実施形態と同様に接続配線ＬＣ
Ｋ−ＬおよびＬＣＫ−Ｒをそれぞれ介してドライバグル
ープ７１１および７２１に供給される。水平スタート信
号ＳＴは第２実施形態と同様に接続配線ＬＳＴを介して
ドライバグループ７１１に供給される。この水平スター
ト信号ＳＴはこのドライバグループ７１１からドライバ
グループ７２１に１／２水平走査期間の経過後に供給さ
れる。
ィスプレイを概略的に示す。この液晶ディスプレイは以
下に述べる点を除いて第１または第２実施形態の液晶デ
ィスプレイと同様に構成される。第３実施形態に係る液
晶ディスプレイでは、ドライバグループ７１１および７
２１の回路がポリシリコンの活性層をベースにしたＴＦ
Ｔ２３０を用いてアレイ基板２００上に形成される。第
１および第２実施形態と同様に、画素データ列ＤＬ
（Ｒ），ＤＬ（Ｇ），ＤＬ（Ｂ）は接続配線ＬＤＬ
（Ｒ），ＬＤＬ（Ｇ），ＬＤＬ（Ｂ）を介して第１ドラ
イバグループ７１１に供給され、画素データ列ＤＲ
（Ｒ），ＤＲ（Ｇ），ＤＲ（Ｂ）は接続配線ＬＤＲ
（Ｒ），ＬＤＲ（Ｇ），ＬＤＲ（Ｂ）を介して第２ドラ
イバグループ７２１に供給される。クロック信号ＣＫ−
ＬおよびＣＫ−Ｒは第１実施形態と同様に接続配線ＬＣ
Ｋ−ＬおよびＬＣＫ−Ｒをそれぞれ介してドライバグル
ープ７１１および７２１に供給される。水平スタート信
号ＳＴは第２実施形態と同様に接続配線ＬＳＴを介して
ドライバグループ７１１に供給される。この水平スター
ト信号ＳＴはこのドライバグループ７１１からドライバ
グループ７２１に１／２水平走査期間の経過後に供給さ
れる。
【００３２】接続配線ＬＤＬ（Ｒ），ＬＤＬ（Ｇ），Ｌ
ＤＬ（Ｂ）、接続配線ＬＤＲ（Ｒ），ＬＤＲ（Ｇ），Ｌ
ＤＲ（Ｂ）、接続配線ＬＣＫ−ＬおよびＬＣＫ−Ｒ並び
に接続配線ＬＳＴはアレイ基板２００および駆動回路基
板４００間に設けられるフレキシブル配線フィルムおよ
びアレイ基板２００上に形成される配線パターンとで構
成される。
ＤＬ（Ｂ）、接続配線ＬＤＲ（Ｒ），ＬＤＲ（Ｇ），Ｌ
ＤＲ（Ｂ）、接続配線ＬＣＫ−ＬおよびＬＣＫ−Ｒ並び
に接続配線ＬＳＴはアレイ基板２００および駆動回路基
板４００間に設けられるフレキシブル配線フィルムおよ
びアレイ基板２００上に形成される配線パターンとで構
成される。
【００３３】この実施形態では、ゲートアレイ制御部Ｇ
／Ａが例えば上述の中央位置に設定される場合、接続配
線ＬＤＬ（Ｒ），ＬＤＬ（Ｇ），ＬＤＬ（Ｂ）および接
続配線ＬＤＲ（Ｒ），ＬＤＲ（Ｇ），ＬＤＲ（Ｂ）がこ
のゲートアレイ制御部Ｇ／Ａに対して対称的に配置され
る。但し、画素データが２０ＭＨｚよりも高い周波数に
設定される場合には、ゲートアレイ制御部Ｇ／Ａが第１
および第２ドライバグループ７１１および７２１から等
距離にある中央位置からドライバグループ７１１および
７２１の合計線路長の約１０％に相当する距離だけドラ
イバグループ７１１および７２１の配列に平行な方向に
離れて配置される。このため、第１および第２実施形態
で述べたような効果が得られる。さらに、第１および第
２ドライバグループ７１１および７２１およびこれらの
配線パターンはアレイ基板２００の回路コンポーネント
として形成されるため、ドライバＩＣチップの取付工程
等を省くことできる。また、第１および第２ドライバグ
ループ７１１および７２１がこれらの配線パターンと共
にアレイ基板２００に形成される構造は次のような場合
に適している。すなわち、例えばゲートアレイ制御部Ｇ
／Ａを第１および第２ドライバグループ７１１および７
２１間の中央位置付近以外に配置することが要求される
場合、第１および第２ドライバグループ７１１および７
２１の内部配線容量および内部配線抵抗を考慮して配線
パターンを決定できる。この実施形態においても、液晶
ディスプレイの高速動作が確認された。
／Ａが例えば上述の中央位置に設定される場合、接続配
線ＬＤＬ（Ｒ），ＬＤＬ（Ｇ），ＬＤＬ（Ｂ）および接
続配線ＬＤＲ（Ｒ），ＬＤＲ（Ｇ），ＬＤＲ（Ｂ）がこ
のゲートアレイ制御部Ｇ／Ａに対して対称的に配置され
る。但し、画素データが２０ＭＨｚよりも高い周波数に
設定される場合には、ゲートアレイ制御部Ｇ／Ａが第１
および第２ドライバグループ７１１および７２１から等
距離にある中央位置からドライバグループ７１１および
７２１の合計線路長の約１０％に相当する距離だけドラ
イバグループ７１１および７２１の配列に平行な方向に
離れて配置される。このため、第１および第２実施形態
で述べたような効果が得られる。さらに、第１および第
２ドライバグループ７１１および７２１およびこれらの
配線パターンはアレイ基板２００の回路コンポーネント
として形成されるため、ドライバＩＣチップの取付工程
等を省くことできる。また、第１および第２ドライバグ
ループ７１１および７２１がこれらの配線パターンと共
にアレイ基板２００に形成される構造は次のような場合
に適している。すなわち、例えばゲートアレイ制御部Ｇ
／Ａを第１および第２ドライバグループ７１１および７
２１間の中央位置付近以外に配置することが要求される
場合、第１および第２ドライバグループ７１１および７
２１の内部配線容量および内部配線抵抗を考慮して配線
パターンを決定できる。この実施形態においても、液晶
ディスプレイの高速動作が確認された。
【００３４】また、本発明は上述の第１から第３実施形
態に限定されず、例えば画素データＤ（Ｒ），Ｄ
（Ｇ），Ｄ（Ｂ）またはスタート信号ＳＴを共通の接続
配線を介して第１および第２ドライバグループ７１１お
よび７２１に供給する一方で、クロック信号ＣＫだけを
互いに電気的に分離された２本の接続配線を介して第１
および第２ドライバグループ７１１および７２１に供給
しても良い。
態に限定されず、例えば画素データＤ（Ｒ），Ｄ
（Ｇ），Ｄ（Ｂ）またはスタート信号ＳＴを共通の接続
配線を介して第１および第２ドライバグループ７１１お
よび７２１に供給する一方で、クロック信号ＣＫだけを
互いに電気的に分離された２本の接続配線を介して第１
および第２ドライバグループ７１１および７２１に供給
しても良い。
【００３５】また、上述した実施形態では、いずれも液
晶パネルの信号線に映像信号電圧を出力するドライバグ
ループを、装置の小型化を達成するべく液晶パネルの一
端辺に沿って配置した。しかしながら、互いに対向する
第１および第２端辺に沿って複数のドライバグループを
配置し、これら第１および第２端辺のそれぞれに沿って
配置された全てのドライバグループを共通のゲートアレ
イ制御部Ｇ／Ａにより制御するものであっても構わない
し、第１および第２端辺に沿って配置されたドライバー
グループをそれぞれ独立な第１および第２ゲートアレイ
制御部Ｇ／Ａにより制御するものであってもかまわな
い。
晶パネルの信号線に映像信号電圧を出力するドライバグ
ループを、装置の小型化を達成するべく液晶パネルの一
端辺に沿って配置した。しかしながら、互いに対向する
第１および第２端辺に沿って複数のドライバグループを
配置し、これら第１および第２端辺のそれぞれに沿って
配置された全てのドライバグループを共通のゲートアレ
イ制御部Ｇ／Ａにより制御するものであっても構わない
し、第１および第２端辺に沿って配置されたドライバー
グループをそれぞれ独立な第１および第２ゲートアレイ
制御部Ｇ／Ａにより制御するものであってもかまわな
い。
【００３６】また、上述の第１から第３実施形態では、
液晶パネル１００がＸＧＡ用であるとして説明された
が、特にＸＧＡに限定する必用は無い。この液晶パネル
１００は８個のＸ−ＴＣＰ７００，７０１，７０２，
…，７０９を備えるが、特に１０個に限定する必用は無
い。
液晶パネル１００がＸＧＡ用であるとして説明された
が、特にＸＧＡに限定する必用は無い。この液晶パネル
１００は８個のＸ−ＴＣＰ７００，７０１，７０２，
…，７０９を備えるが、特に１０個に限定する必用は無
い。
【００３７】
【発明の効果】以上のように、本発明によれば低消費電
力化の要求を満足できる映像制御装置を提供できる。ま
た、水平画素数が増大される場合でも高速動作を可能に
する映像制御装置を提供できる。
力化の要求を満足できる映像制御装置を提供できる。ま
た、水平画素数が増大される場合でも高速動作を可能に
する映像制御装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る液晶ディスプレイ
の構造を概略的に示す断面図である。
の構造を概略的に示す断面図である。
【図２】図１に示す液晶ディスプレイの一部を示す回路
図である。
図である。
【図３】図１に示す液晶ディスプレイの動作を説明する
ためのタイムチャートである。
ためのタイムチャートである。
【図４】本発明の第２実施形態に係る液晶ディスプレイ
の一部を示す回路図である。
の一部を示す回路図である。
【図５】本発明の第３実施形態に係る液晶ディスプレイ
の構造を概略的に示す斜視図である。
の構造を概略的に示す斜視図である。
【図６】信号波形のシュミレーションで用いられた複数
の駆動部と配給部との配置関係を波形観測ポイントと共
に示す図である。
の駆動部と配給部との配置関係を波形観測ポイントと共
に示す図である。
【図７】図６に示す構成においてデータ周波数ｆ＝１０
ＭＨｚで０％，１０％，１５％位置に配置される配給部
の出力信号波形を示す図である。
ＭＨｚで０％，１０％，１５％位置に配置される配給部
の出力信号波形を示す図である。
【図８】図７に示す配給部の出力信号波形に対応するＴ
ＣＰ１の入力信号波形を示す図である。
ＣＰ１の入力信号波形を示す図である。
【図９】図７に示す配給部の出力信号波形に対応するＴ
ＣＰ１０の入力信号波形を示す図である。
ＣＰ１０の入力信号波形を示す図である。
【図１０】図６に示す構成においてデータ周波数ｆ＝２
０ＭＨｚで０％，１０％，１５％位置に配置される配給
部の出力信号波形を示す図である。
０ＭＨｚで０％，１０％，１５％位置に配置される配給
部の出力信号波形を示す図である。
【図１１】図１０に示す配給部の出力信号波形に対応す
るＴＣＰ１の入力信号波形を示す図である。
るＴＣＰ１の入力信号波形を示す図である。
【図１２】図１０に示す配給部の出力信号波形に対応す
るＴＣＰ１０の入力信号波形を示す図である。
るＴＣＰ１０の入力信号波形を示す図である。
【図１３】図６に示す構成においてデータ周波数ｆ＝３
４ＭＨｚで０％，１０％，１５％位置に配置される配給
部の出力信号波形を示す図である。
４ＭＨｚで０％，１０％，１５％位置に配置される配給
部の出力信号波形を示す図である。
【図１４】図１３に示す配給部の出力信号波形に対応す
るＴＣＰ１の入力信号波形を示す図である。
るＴＣＰ１の入力信号波形を示す図である。
【図１５】図１３に示す配給部の出力信号波形に対応す
るＴＣＰ１０の入力信号波形を示す図である。
るＴＣＰ１０の入力信号波形を示す図である。
【図１６】図６に示す構成においてデータ周波数ｆ＝４
０ＭＨｚで０％，１０％，１５％位置に配置される配給
部の出力信号波形を示す図である。
０ＭＨｚで０％，１０％，１５％位置に配置される配給
部の出力信号波形を示す図である。
【図１７】図１６に示す配給部の出力信号波形に対応す
るＴＣＰ１の入力信号波形を示す図である。
るＴＣＰ１の入力信号波形を示す図である。
【図１８】図１６に示す配給部の出力信号波形に対応す
るＴＣＰ１０の入力信号波形を示す図である。
るＴＣＰ１０の入力信号波形を示す図である。
【図１９】従来の液晶ディスプレイの一部を示す回路図
である。
である。
100 …液晶パネル 200 …アレイ基板 210 …走査線 220 …信号線 230 …薄膜トランジスタ 240 …画素電極 300 …対向基板 400 …駆動回路基板 700,701, 702, 703, 704, 705, 706, 707, 708…Ｘ−Ｔ
ＣＰ 711, 721…ドライバグループ LCK-L, LCK-R, LCK …クロック信号用接続配線 LST-L, LST-R, LST …スタート信号用接続配線 LDL(R), LDL(G), LDL(B), LDR(R), LDR(G), LDR(B)…画
素データ用接続配線 G/A …ゲートアレイ制御部
ＣＰ 711, 721…ドライバグループ LCK-L, LCK-R, LCK …クロック信号用接続配線 LST-L, LST-R, LST …スタート信号用接続配線 LDL(R), LDL(G), LDL(B), LDR(R), LDR(G), LDR(B)…画
素データ用接続配線 G/A …ゲートアレイ制御部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ０９Ｇ 3/20 ６２３ Ｇ０９Ｇ 3/20 ６２３Ｖ ６８０ ６８０Ｇ Ｈ０４Ｎ 5/66 １０２ Ｈ０４Ｎ 5/66 １０２Ｚ
Claims (4)
- 【請求項１】 一列に並ぶ複数の表示画素で各々構成さ
れる複数の水平画素ラインを備える平面ディスプレイの
映像制御装置であって、 前記複数の表示画素を第１および第２グループに区分す
るよう配列されこれら第１および第２グループの表示画
素をそれぞれ駆動する第１および第２駆動部と、 各水平画素ラインの走査期間において前記複数の表示画
素にそれぞれ割り当てられる画素データを出力し、これ
ら画素データに対応して前記複数の表示画素を駆動する
よう前記第１および第２駆動部を制御する制御部とを備
え、 前記制御部は互いに電気的に分離された状態に設定され
る第１および第２データ配線部と、これら第１および第
２データ配線部により前記第１および第２駆動部にそれ
ぞれ接続され、各グループの表示画素に割り当てられる
画素データをこれら第１および第２データ配線部の対応
する１つだけを介して対応駆動部に分配する配給手段と
を含み、 前記第１および第２データ配線部は前記配給手段からぞ
れぞれ前記第１および第２駆動部の内部まで伸びるよう
に構成され、 前記配給手段は前記第１および第２駆動部から等距離に
ある中央位置から所定距離だけ前記第１および第２駆動
部の配列に平行な方向に離れて配置され、 前記所定距離は画素データが２０ＭＨｚ以上の高い周波
数である場合に前記第１および第２駆動部の合計線路長
の０％より長く１５％より短い値に設定されることを特
徴とする映像制御装置。 - 【請求項２】 前記所定距離は画素データが２０ＭＨｚ
以上の高い周波数である場合に前記第１および第２駆動
部の合計線路長の約１０％の値に設定されることを特徴
とする請求項１に記載の映像制御装置。 - 【請求項３】 一列に並ぶ複数の表示画素で各々構成さ
れる複数の水平画素ラインを有する平面ディスプレイ並
びにこの平面ディスプレイの映像制御装置を備える平面
ディスプレイ装置であって、 前記映像制御装置は前記複数の表示画素を第１および第
２グループに区分するよう配列されこれら第１および第
２グループの表示画素をそれぞれ駆動する第１および第
２駆動部と、 各水平画素ラインの走査期間において前記複数の表示画
素にそれぞれ割り当てられる画素データを出力し、これ
ら画素データに対応して前記複数の表示画素を駆動する
よう前記第１および第２駆動部を制御する制御部とを備
え、 前記制御部は互いに電気的に分離された状態に設定され
る第１および第２データ配線部と、これら第１および第
２データ配線部により前記第１および第２駆動部にそれ
ぞれ接続され、各グループの表示画素に割り当てられる
画素データをこれら第１および第２データ配線部の対応
する１つだけを介して対応駆動部に分配する配給手段と
を含み、 前記第１および第２データ配線部は前記配給手段からぞ
れぞれ前記第１および第２駆動部の内部まで伸びるよう
に構成され、 前記配給手段は前記第１および第２駆動部から等距離に
ある中央位置から所定距離だけ前記第１および第２駆動
部の配列に平行な方向に離れて配置され、 前記所定距離は画素データが２０ＭＨｚ以上の高い周波
数である場合に前記第１および第２駆動部の合計線路長
の０％より長く１５％より短い値に設定されることを特
徴とする平面ディスプレイ装置。 - 【請求項４】 前記所定距離は画素データが２０ＭＨｚ
以上の高い周波数である場合に前記第１および第２駆動
部の合計線路長の約１０％の値に設定されることを特徴
とする請求項３に記載の平面ディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10000347A JPH11194750A (ja) | 1998-01-05 | 1998-01-05 | 映像制御装置およびこの映像制御装置を備える平面ディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10000347A JPH11194750A (ja) | 1998-01-05 | 1998-01-05 | 映像制御装置およびこの映像制御装置を備える平面ディスプレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11194750A true JPH11194750A (ja) | 1999-07-21 |
Family
ID=11471330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10000347A Pending JPH11194750A (ja) | 1998-01-05 | 1998-01-05 | 映像制御装置およびこの映像制御装置を備える平面ディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11194750A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001134238A (ja) * | 1999-11-05 | 2001-05-18 | Toshiba Corp | 表示装置 |
| JP2002196732A (ja) * | 2000-04-27 | 2002-07-12 | Toshiba Corp | 表示装置、画像制御半導体装置、および表示装置の駆動方法 |
| JP2004145340A (ja) * | 2002-10-21 | 2004-05-20 | Samsung Electronics Co Ltd | 液晶表示装置及びその駆動方法 |
| KR100767365B1 (ko) * | 2001-08-29 | 2007-10-17 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| JP2008014996A (ja) * | 2006-07-03 | 2008-01-24 | Seiko Epson Corp | 電気光学装置および電子機器 |
| US7916110B2 (en) | 2001-10-13 | 2011-03-29 | Lg Display Co., Ltd. | Data driving apparatus and method for liquid crystal display |
| WO2011135879A1 (ja) * | 2010-04-28 | 2011-11-03 | シャープ株式会社 | シフトレジスタ回路および表示装置ならびにシフトレジスタ回路の駆動方法 |
| JP2014191174A (ja) * | 2013-03-27 | 2014-10-06 | Citizen Holdings Co Ltd | マトリックス光学装置 |
-
1998
- 1998-01-05 JP JP10000347A patent/JPH11194750A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001134238A (ja) * | 1999-11-05 | 2001-05-18 | Toshiba Corp | 表示装置 |
| JP2002196732A (ja) * | 2000-04-27 | 2002-07-12 | Toshiba Corp | 表示装置、画像制御半導体装置、および表示装置の駆動方法 |
| KR100426913B1 (ko) * | 2000-04-27 | 2004-04-13 | 가부시끼가이샤 도시바 | 표시 장치, 화상 제어 반도체 장치, 및 표시 장치의 구동방법 |
| KR100767365B1 (ko) * | 2001-08-29 | 2007-10-17 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| US7916110B2 (en) | 2001-10-13 | 2011-03-29 | Lg Display Co., Ltd. | Data driving apparatus and method for liquid crystal display |
| JP2004145340A (ja) * | 2002-10-21 | 2004-05-20 | Samsung Electronics Co Ltd | 液晶表示装置及びその駆動方法 |
| JP2008014996A (ja) * | 2006-07-03 | 2008-01-24 | Seiko Epson Corp | 電気光学装置および電子機器 |
| WO2011135879A1 (ja) * | 2010-04-28 | 2011-11-03 | シャープ株式会社 | シフトレジスタ回路および表示装置ならびにシフトレジスタ回路の駆動方法 |
| JP5399555B2 (ja) * | 2010-04-28 | 2014-01-29 | シャープ株式会社 | シフトレジスタ回路および表示装置ならびにシフトレジスタ回路の駆動方法 |
| KR101470113B1 (ko) * | 2010-04-28 | 2014-12-05 | 샤프 가부시키가이샤 | 시프트 레지스터 회로 및 표시 장치 및 시프트 레지스터 회로의 구동 방법 |
| JP2014191174A (ja) * | 2013-03-27 | 2014-10-06 | Citizen Holdings Co Ltd | マトリックス光学装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100234346B1 (ko) | 영상제어장치 및 이를 구비한 평면 디스플레이장치 | |
| JP4263445B2 (ja) | オンガラスシングルチップ液晶表示装置 | |
| KR100304261B1 (ko) | 테이프 캐리어 패키지, 그를 포함한 액정표시패널 어셈블리,그를 채용한 액정표시장치 및 이들의 조립 방법 | |
| EP1231594B1 (en) | Shift register and liquid crystal display using the same | |
| TWI386899B (zh) | 液晶顯示裝置 | |
| KR20060104088A (ko) | 표시 장치의 회로 기판 및 이를 포함하는 표시 장치 | |
| KR100917008B1 (ko) | 액정표시장치 | |
| KR101573429B1 (ko) | 패널 어셈블리 및 이를 포함하는 표시 장치 | |
| JPH11194750A (ja) | 映像制御装置およびこの映像制御装置を備える平面ディスプレイ装置 | |
| JP3884111B2 (ja) | 映像制御装置およびこの映像制御装置を備える平面ディスプレイ装置 | |
| KR20030039972A (ko) | 온 글라스 싱글칩 액정표시장치 | |
| KR100245126B1 (ko) | 영상제어장치 및 이를 구비한 평면 디스플레이 장치 | |
| KR20060079567A (ko) | 액정표시장치 | |
| KR20040107672A (ko) | 액정 표시 장치 및 그 구동 방법 | |
| JP4103703B2 (ja) | Ｔｆｔ表示装置 | |
| KR20030055845A (ko) | 쉬프트 레지스터 및 이를 갖는 액정표시장치 | |
| KR100934973B1 (ko) | 액정표시장치 | |
| KR100864489B1 (ko) | 액정 표시 장치 | |
| KR100949494B1 (ko) | 라인 온 글래스형 액정 표시 장치 | |
| KR100984358B1 (ko) | 액정 표시 장치 및 그 구동 장치 | |
| KR101074415B1 (ko) | 액정표시장치 | |
| JP2010186136A (ja) | 液晶表示装置 | |
| JP2001134238A (ja) | 表示装置 | |
| KR101192747B1 (ko) | 듀얼 라인 온 글래스 방식의 액정 표시 장치 | |
| KR100899628B1 (ko) | 게이트 고전압 배선 및 게이트 저전압 배선을 구비한액정표시패널 |