JP4263445B2 - オンガラスシングルチップ液晶表示装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に関するものであり、より詳細には、不良率を減少させ、さらに全体サイズまで減少させることができるオンガラスシングルチップを有する液晶表示装置液晶に関するものである。
【０００２】
【従来の技術】
最近、情報処理機器は多様な形態、多様な機能、より高速の情報処理速度を有するように急速に発展している。このような情報処理装置で処理される情報は電気信号の形態を有する。使用者が情報処理装置で処理された情報を目で確認するためにはインターフェース機能を有するディスプレー装置を必要とする。
【０００３】
最近、ＣＲＴ方式のディスプレー装置に比べて、軽量、小形でありながら、フル−カラー、高解像度化などの機能を有する液晶表示装置の開発が進んでいる。
【０００４】
この液晶表示装置のうち、二枚の基板に各々電極が形成され、各電極に印加される電圧をスイッチングするための薄膜トランジスターを備える装置が主に使用される。このように、薄膜トランジスターを使用する液晶表示装置は非結晶形と多結晶形に区分される。
【０００５】
多結晶形液晶表示装置は、素子動作を高速化することができ、素子の低電力駆動が可能であるという長所があり、一方、薄膜トランジスターの製造工程が複雑であるという短所がある。従って、多結晶形液晶表示装置は小形ディスプレー装置に主に適用され、非結晶形液晶表示装置は主にノートブック、ＰＣ、ＬＣＤモニター、ＨＤＴＶなどの大画面ディスプレー装置に適用される。
【０００６】
図１は従来の非結晶形液晶表示装置を示す平面図である。
【０００７】
図１に示すように、非結晶形液晶表示装置５０は画素アレイが形成された液晶表示パネル１０、液晶表示パネル１０に駆動信号を提供するための駆動印刷回路基板３６、４２及び液晶表示パネル１０と駆動印刷回路基板３６、４２を電気的に連結するためのテープキャリアパッケージ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ；以下、ＴＣＰと称する）３２、３８を備える。
【０００８】
駆動印刷回路基板３６、４２は液晶表示パネル１０に形成された複数のデータラインを駆動するためのデータ印刷回路基板３６と液晶表示パネル１０に形成された複数のゲートラインを駆動するためのゲート印刷回路基板４２を含む。一方、データ印刷回路基板３６はデータ側ＴＣＰ３２により複数のデータライン端子部と連結され、ゲート印刷回路基板４２はゲート側ＴＣＰ３８により前記複数のゲートライン端子部と連結される。
【０００９】
この時、データ側ＴＣＰ３２上にチップオンフィルム（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ；以下、ＣＯＦと称する）方式にデータ駆動チップ３４が形成され、ゲート側可撓性回路基板３８上にＣＯＦ方式にゲート駆動チップ４０が形成される。
【００１０】
最近、非結晶形液晶表示装置でも多結晶形液晶表示装置のように液晶表示パネルのガラス基板上にデータ駆動回路及びゲート駆動回路を形成することにより、組立工程数を減少しようとする技術開発が進んでいる。
【００１１】
図２はゲート及びデータ駆動回路がパネル内に内蔵された非結晶形液晶表示装置を示す平面図である。
【００１２】
図２に示すように、非結晶形液晶表示装置９０は画素アレイが形成された表示領域６０ａ及び表示領域の周辺領域６０ｂを有するガラス基板６０を備える。周辺領域６０ｂには複数のデータ駆動チップ６１及びゲート駆動チップ６２が形成される。この時、複数のデータ駆動チップ６１の出力端子は複数のデータラインに連結され、複数のゲート駆動チップ６２の出力端子は複数のゲートラインに連結される。データ駆動チップ６１及びゲート駆動チップ６２の入力端子は可撓性印刷回路基板７０を通じて統合印刷回路基板（図示せず）と連結される。
【００１３】
一方、可撓性回路基板７０にはデータ駆動チップ６１及びゲート駆動チップ６２にタイミング信号及び映像データ信号を提供するためのコントロール駆動チップ７１及び共通電圧を発生する共通電圧発生チップ７２が装着される。
【００１４】
このように、ガラス基板６０内にデータ駆動チップ６１及びゲート駆動チップ６２を装着する構造は製造費用を低下させ、駆動回路の一体化により電力損失を最少化することができる。
【００１５】
しかし、いろいろな駆動チップをガラス基板６０上に装着すると、次のような問題点が発生される。
【００１６】
第一に、ガラス基板に多数個のチップを装着すると、不良率もチップの個数ほど増加される。即ち、チップ一つにのみ不良が発生されても液晶表示モジュール全体が不良処理されるために、収率が低下され、また、不良率が上昇するとともに工程時間も長くなるために、生産性が低下される。
【００１７】
第二に、機構的な側面でガラス基板に多数個のチップを装着すると、液晶表示パネルの大きさが全体的に増加される。即ち、チップの個数が増加すると、ガラス基板に形成されるパターンの数が増加され、パターンの形成空間を確保するためには、液晶表示パネルの大きさが大きくなるしかない。これにより、サイズが限定された液晶表示パネルで高解像度を具現することが不可能である。
【００１８】
第三に、チップは液晶表示パネルの一部領域にのみ装着されるために、液晶表示パネルの構造が左右対称型がされなくて一側に偏る。従って、液晶表示装置の大きさがさらに大きくなる。
【００１９】
第四に、画面特性の面で、ガラス基板に装着されるチップの接触抵抗により画質の均一性が低下される。
【００２０】
【発明が解決しようとする課題】
本発明の第１目的は、チップを装着するに所要される工程時間及び不良率を減少させることができ、さらに全体的なサイズを減少させることができるオンガラスシングルチップ液晶表示装置を提供することにある。
【００２１】
また、本発明の第２目的は、統合駆動チップのチャンネルの端子とデータラインと互換性を確保することができるオンガラスシングルチップ液晶表示装置を提供することにある。
【００２２】
また、本発明の第３目的は、表示領域の左右対称的な配置が可能であり、基板上でゲート駆動回路の十分な形成空間を確保することができるので、高い垂直解像度を有する装置にも適用可能であるオンガラスシングルチップ液晶表示装置を提供することにある。
【００２３】
また、本発明の第４目的は液晶表示装置が左右対称型をなすことができ、有効ディスプレー面積を増加させることができるオンガラスシングルチップ液晶表示装置を提供することにある。
【００２４】
発明１は、表示領域及び前記表示領域の周辺領域を含む第１基板と、前記第１基板と対面する第２基板及び前記第１及び第２基板間に封入される液晶を含む液晶表示装置において、前記第１基板は、前記表示領域にマトリックス状に提供される複数のスイッチング素子と、前記表示領域にマトリックス状に提供され、前記複数のスイッチング素子のうち、対応するスイッチング素子の第１電流電極に連結される複数の画素電極と、前記複数のスイッチング素子のうちの各ロー方向のスイッチング素子の制御電極に共通に連結される複数のゲートラインと、前記複数のスイッチング素子のうちの各コラム方向のスイッチング素子の第２電流電極に共通に連結される複数のデータラインと、前記複数のゲートラインの一端が延びた前記周辺領域の第１領域に集積され、前記複数のゲートラインを順にスキャンニングするためのゲート駆動回路と、前記複数のデータラインが延びた前記周辺領域の第２領域に集積され、ブロック単位のアナログ駆動信号を入力し、前記複数のデータラインの各ラインブロックを選択し、選択されたラインブロックのデータラインに前記ブロック単位のアナログ駆動信号をスイッチングするためのラインブロック選択回路部と、前記第２領域に取付けられ、外部映像データ及び外部制御信号を入力して前記ゲート駆動回路部に駆動制御信号を出力し、前記ラインブロック選択回路にラインブロック選択信号及びブロック単位のアナログ駆動信号を出力する統合駆動チップを備える、オンガラスシングルチップ液晶表示装置を提供する。
前記駆動制御信号は、開始信号、第１クロック信号及び第２クロック信号を含み、前記ゲート駆動回路部は、複数のステージが従属連結され、各々ステージの出力信号により前記複数のゲートラインを順に選択するシフトレジスタにより構成され、第一ステージの入力端子には前記開始信号が印加される。
前記各ステージは、対応するゲートラインが連結された出力端子と、前記出力端子に前記第１クロック信号及び第２クロック信号のうちの対応されるクロック信号を提供するプルアップ手段と、前記出力端子に第１電源電圧を提供するプルダウン手段と、を備えることを特徴とする。
【００２５】
発明２は、発明１において、前記統合駆動チップは、前記外部映像データ及び外部制御信号の入力をインターフェイシングするためのインターフェース部と、前記外部映像データを貯蔵するためのメモリ部と、前記メモリ部から読出されたブロック単位の映像データを入力してブロック単位のアナログ駆動信号を出力するためのソース駆動部と、前記駆動制御信号及びラインブロック選択信号をレベルシフティングトして出力するためのレベルシフト部と、前記インターフェース部を通じて入力された前記外部制御信号に応答し、前記外部映像データを前記メモリ部に貯蔵し、前記駆動制御信号及びラインブロック選択信号を生成して前記レベルシフト部に提供し、前記メモリ部に貯蔵された映像データをブロック単位に読出して前記ソース駆動部に提供するコントローラ部とを備える。
【００２６】
発明３は、発明２において、前記メモリ部はフレーム単位の貯蔵容量を有する。
発明４は、発明２において、前記メモリ部は２ライン単位の貯蔵容量を有する。
【００２７】
発明５は、発明２において、前記インターフェース部はＣＰＵインターフェース、ビデオグラフィックボードインターフェース及びメディア−Ｑインターフェースに対して互換性を有する。
【００２８】
発明６は、発明２において、前記統合駆動チップは、共通電圧を発生して前記液晶表示パネル上に形成された共通電極ラインに提供するための共通電圧発生部と、外部から電源の供給を受けて前記電圧のレベルアップ又はレベルダウンさせ、前記コントローラ部、レベルシフト部、ソース駆動部及び共通電圧発生部に提供するためのＤＣ／ＤＣコンバータをさらに含む。
【００２９】
発明７は、発明１において、前記外部映像データはＲＧＢ各々６ビットずつ、和１８ビットの並列データであり、前記外部制御信号はメインクロック信号、水平同期信号、垂直同期信号、データイネーブル信号を含む。
【００３０】
発明８は、発明７において、前記外部制御信号はモード選択信号をさらに含み、前記コントローラ部は前記モード選択信号に応答して前記ラインブロック選択信号を生成する。
【００３１】
発明９は、発明１において、前記ブロック単位は水平解像度の１／１、１／２、１／３又は１／４のうちのいずれか一つである。
【００３２】
発明１０は、発明９において、前記ブロック単位が水平解像度の１／２である場合に、第１ラインブロックは奇数番目データラインを含み、第２ラインブロックは偶数番目データラインを含む。
【００３３】
発明１１は、発明１０において、前記ラインブロック選択回路は、前記第１電流電極が前記統合駆動チップのアナログ駆動信号の第１出力端うち、対応する第１出力端子に連結され、第２電流電極が前記奇数番目データラインのうち、対応するデータラインに連結され、制御電極が前記ラインブロック選択信号のうちの対応する第１選択信号に連結された複数の第１選択トランジスターと、第１電流電極が前記統合駆動チップのアナログ映像信号の第１出力端子のうち、対応する第１出力端子に連結され、第２電流電極が前記偶数番目データラインのうち、対応するデータラインに連結され、制御電極が前記ラインブロック選択信号のうちの対応する第２選択信号に連結された複数の第２選択トランジスターとを含む。
【００３４】
発明１２は、発明１０において、前記ブロック単位が水平解像度の１／３である場合に第１ラインブロックは３ｎ−２（ｎは自然数）番目データラインを含み、第２ラインブロックは３ｎ−１番目データラインを含み、第３ラインブロックは３ｎ番目データラインを含む。
【００３５】
発明１３は、発明１２において、前記ラインブロック選択回路は、第１電流電極が前記統合駆動チップのアナログ駆動信号の第１出力端子うち、対応する第１出力端子に連結され、第２電流電極が前記３ｎ−２番目データラインのうちの対応するデータラインに連結され、制御電極が前記ラインブロック選択信号のうちの第１選択信号に連結された複数の第１選択トランジスターと、第１電流電極が前記統合駆動チップのアナログ駆動信号の第１出力端子のうちの対応する第１出力端子に連結され、第２電流電極が前記３ｎ−１番目データラインのうちの対応するデータラインに連結され、制御電極が前記ラインブロック選択信号のうちの第２選択信号に連結された複数の第２選択トランジスターと、第１電流電極が前記統合駆動チップのアナログ駆動信号の第１出力端子うちの対応する第１出力端子に連結され、第２電流電極が前記３ｎ番目データラインのうちの対応するデータラインに連結され、制御電極が前記ラインブロック選択信号のうちの第３選択信号に連結された複数の第３選択トランジスターとを含む。
【００３６】
発明１４は、発明１において、前記各ステージは、前のステージの出力端子に結合されたゲートラインが連結された入力端子と、次のゲートラインが連結された制御端子と、対 応するクロック信号が入力されるクロック端子と、前記プルアップ手段の入力ノードに連結され、前記入力端子に印加される入力信号のエッジに応答してキャパシタを充填して前記プルアップ手段をターンオンさせ、前記制御端子に印加される次のゲートラインの駆動信号のエッジに応答して前記キャパシタを放電させ、前記プルアップ手段をターンオフさせるプルアップ駆動手段と、前記プルダウン手段の入力ノードに連結され、前記プルアップ手段の入力ノードと連結され、前記プルアップ手段をターンオフさせ、次のゲートラインの駆動信号のエッジに応答して前記プルダウン手段をターンオンさせるプルダウン駆動手段と、をさらにを備える。
【００３７】
発明１５は、発明１において、前記プルアップ駆動手段は、前記プルアップ手段の入力ノードと前記出力端子に連結されたキャパシタと、ドレーンが第２電源電圧に連結され、入力端子にゲートが連結され、前記プルアップ手段の入力ノードにソースが連結された第１トランジスターと、前記プルアップ手段の入力ノードにドレーンが連結され、前記制御端子にゲートが連結され、ソースが前記第１電源電圧に連結された第２トランジスターと、前記プルアップ手段の入力ノードにドレーンが連結され、前記プルダウン手段の入力ノードにゲートが連結され、ソースが前記第１電源電圧に連結された第３トランジスターとを備える。
【００３８】
発明１６は、発明１４において、前記プルダウン駆動手段は、第２電源電圧にドレーンとゲートが共通に連結され、ソースが前記プルダウン手段の入力ノードに連結された第４トランジスターと、前記プルダウン手段の入力ノードにドレーンが連結され、前記プルアップ手段の入力ノードにゲートが連結され、ソースが前記第１電源電圧と連結された第５トランジスターとを備える。
【００３９】
発明１７は、発明１４において、前記シフトレジスタの最後ステージの制御端子は、前記第一ステージの入力端子に連結される。
発明１８は、発明１４において、前記シフトレジスタの最後ステージの制御端子は、前のステージのプルダウン手段の入力ノードに連結される。
発明１９は、発明１において、前記第１基板と接続され前記統合駆動チップに前記外部映像データ及び外部制御信号を提供するためのパターンが単一層に形成された可撓性印刷回路基板をさらに含む。
【００４０】
上述したオンガラスシングルチップ液晶表示装置によると、液晶表示パネル上に装着され、前記液晶表示パネルの全般的な駆動を制御することにより、映像をディスプレーさせるための統合駆動チップが装着される。従って、液晶表示装置の不良を最少化することができ、全体的なサイズを減少させることができる。
【００４１】
【発明の実施の形態】
以下、図面を参照して本発明の望ましい実施形態を詳細に説明する。
【００４２】
図３は、本発明の望ましい一実施形態による液晶表示装置の分解斜視図である。
【００４３】
図３に示すように、液晶表示装置５００は大きく液晶表示パネルアセンブリ１００、バックライトアセンブリ２００、シャーシ３００及びカバー４００を含む。
【００４４】
液晶表示パネルアセンブリ１００は液晶表示パネル１１０、可撓性印刷回路基板（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ；以下、ＦＰＣと称する）１９０及び統合駆動チップ１８０を含む。
【００４５】
前記液晶表示パネル１１０は下部基板である薄膜トランジスター基板１２０、上部基板であるカラーフィルタ基板１３０及びその間に提供する液晶層（図示せず）を含む。薄膜トランジスター基板１２０にはａ−Ｓｉ薄膜工程により表示セルアレイ回路及びゲート駆動回路が形成される。また、薄膜トランジスター基板１２０上には統合駆動チップ１８０が取り付けられる。統合駆動チップ１８０はＦＰＣ１９０により外部回路基板（図示せず）と電気的に連結される。
【００４６】
一方、カラーフィルタ基板１３０にはＲＧＢ画素及び透明共通電極が形成される。
【００４７】
前記バックライトアセンブリ２００はランプアセンブリ２２０、導光板２４０、光学シート２６０、反射板２８０及びモールドフレーム２９０を含む。
【００４８】
図４は図３に図示された薄膜トランジスター基板の一実施形態を示した平面図である。
【００４９】
図４に示すように、薄膜トランジスター基板１２０はカラーフィルタ基板１３０と対応する第１領域及び対応しない第２領域に区分される。また、第１領域は表示領域と周辺領域を含み、表示領域にはマトリックス状に提供される複数のスイッチング素子と、ロー方向に延びた複数のデータラインＤＬと、コラム方向に延びた複数のゲートラインＧＬが形成される。画素電極はスイッチング素子の第１電流電極に連結され、ゲートラインＧＬはロー方向のスイッチング素子の制御電極に共通に連結され、データラインＤＬはカラム方向のスイッチング素子の第２電流電極に共通に連結される。一方、表示領域の左側の周辺領域には複数のゲートラインＧＬと連結されたゲート駆動回路１４０が集積され、ゲート駆動回路１４０は、複数のゲートラインを順にスキャンニングする。
【００５０】
前記薄膜トランジスター基板１２０の第２領域には、液晶表示パネル１１０の全般的な駆動を制御するための統合駆動チップ１８０が装着される。統合駆動チップ１８０には液晶表示パネル１１０の外部に配置された回路基板から外部映像データ信号１８１ａ及び外部制御信号１８１ｂが入力される。また、統合駆動チップ１８０はゲート駆動回路１４０に駆動制御信号ＧＣを出力し、複数のデータラインＤＬにアナログ画素データを提供する。
【００５１】
この時、統合駆動チップ１８０の外部連結端子は回路基板と統合駆動チップ１８０を電気的に連結するためのＦＰＣ１９０と連結される。
【００５２】
前記統合駆動チップ１８０の複数の出力端子のうちの駆動制御信号出力端子は、ゲート駆動回路１４０の入力端子と連結され、複数のチャンネル端子ＣＨは複数のデータラインＤＬに各々連結される。具体的に、駆動制御信号出力端子は開始信号出力端子、第１クロック信号出力端子、第２クロック信号出力端子、第１電源電圧端子及び第２電源電圧端子の５個の端子を含む。
【００５３】
図５は、図３に示した薄膜トランジスター基板の他の実施形態を示した平面図である。
【００５４】
図５に示すように、薄膜トランジスター基板１２０はカラーフィルタ基板１３０と対応する第１領域及び対応しない第２領域に区分される。また、第１領域は表示領域と周辺領域を含み、表示領域にはロー方向へ延びて複数のデータラインＤＬが形成され、コラム方向に延びて複数のゲートラインＧＬが形成される。一方、表示領域の左側周辺領域には複数のゲートラインＧＬと連結されたゲート駆動回路１４０が集積され、表示領域の上側周辺領域には複数のデータラインＤＬと連結されたラインブロック選択回路１５０が集積される。
【００５５】
この時、薄膜トランジスター基板１２０の第２領域には、液晶表示パネル１１０の全般的な駆動を制御するための統合駆動チップ１８０が装着される。統合駆動チップ１８０には液晶表示パネル１１０の外部に配置された回路基板から外部映像データ信号１８１ａ及び外部制御信号１８１ｂが入力される。また、統合駆動チップ１８０はゲート駆動回路１４０に駆動制御信号ＧＣを出力し、複数のデータラインＤＬにアナログ画素データを提供する。
【００５６】
この時、統合駆動チップ１８０の外部連結端子は回路基板と統合駆動チップ１８０を電気的に連結するためのＦＰＣ１９０と連結される。
【００５７】
統合駆動チップ１８０の複数の出力端子のうちの駆動制御信号出力端子は、ゲート駆動回路１４０の入力端子と連結され、ラインブロック選択信号出力端子はラインブロック選択回路１５０の制御端子と連結される。一方、複数のチャンネル端子ＣＨは、ラインブロック選択回路１５０の入力端子と連結される。ラインブロック選択回路１５０の出力端子は各々複数のデータラインＤＬに連結される。この時、複数のデータラインＤＬの個数は統合駆動チップ１８０のチャンネル端子ＣＨ個数の正の定数倍である。
ここで、ラインブロック選択回路１５０は複数のデータラインＤＬの各ラインブロックを選択し、選択されたラインブロックのデータラインＤＬにブロック単位のアナログ駆動信号をスイッチングする。また、ゲート駆動回路１４０に駆動制御信号を出力し、ラインブロック選択回路１５０にラインブロック選択信号及びブロック単位のアナログ駆動信号を出力する。
【００５８】
図６は図４及び図５に図示された統合駆動チップの内部構成を示したブロック図である。
【００５９】
図６に示すように、統合駆動チップ１８０はインターフェース部１８１、メモリ部１８３、ソース駆動部１８５、レベルシフト部１８４、共通電圧（Ｖｃｏｍ）発生部１８６及びコントローラ部１８２とを含む。
【００６０】
前記インターフェース部１８１は外部から外部映像データ信号１８１ａ及び外部制御信号１８１ｂの入力を受けてコントローラ部１８２と外部装置のインターフェイシングを実施する。前記インターフェース部１８１はＣＰＵインターフェース、ビデオグラフィックボード（ＶＧＤ）インターフェース及びメディア−Ｑ（Ｍｅｄｉａ−Ｑ）インターフェースに対して互換性を有する。
【００６１】
前記コントローラ部１８２はインターフェース部１８１から外部映像データ信号１８１ａ及び外部制御信号１８１ｂの入力を受けて、外部映像データ信号１８１ａを前記メモリ部１８３に貯蔵する。外部制御信号１８１ｂは水平及び垂直同期信号、メインクロック信号、データイネーブル信号及びモード選択信号を含む。この時、コントローラ部１８２はモード選択信号に応答してラインブロック選択信号ＴＧを生成する。ここで、外部映像データ信号１８１ａは、例えばＲＧＢ各々６ビットで合計１８ビットの並列データである。また、モード選択信号とは、データラインをブロック単位に駆動するためにブロック単に連結されたＴＧ信号に選択的にハイ信号を印加する信号である。つまり、データラインが二つのブロックに区分された場合、ＴＧ１とＴＧ２はモード選択信号により互いに逆位相の信号として出力される。
【００６２】
また、コントローラ部１８２は前記レベルシフト１８４に駆動制御信号ＧＣ及びラインブロック選択信号ＴＧを提供する。この時、駆動制御信号ＧＣは開始信号ＳＴ、第１クロック信号ＣＫ、第２クロック信号ＣＫＢ、第１電源電圧ＶＳＳ及び第２電源電圧ＶＤＤとを含む。
【００６３】
また、コントローラ部１８２はソース駆動部１８５にデジタル映像データ信号を提供する。即ち、コントローラ部１８２はメモリ部１８３に貯蔵された外部映像データ信号１８１ａをブロック単位に出力してソース駆動部１８５に提供する。
【００６４】
前記メモリ部１８３はコントローラ部１８２から提供された外部映像データ信号１８１ａを一時的に貯蔵する。この時、メモリ部１８３は外部映像データ信号１８１ａをフレーム（ｆｒａｍｅ）又はライン単位に貯蔵する。万一、ラインメモリを使用する場合、出力が３６０チャンネルとすれば、２ラインに該当する３６０ｘ３ｘ６ｘ２＝１２，９６０ｂｉｔメモリが内蔵される。前述のように、メモリ部１８３は、外部映像データ信号１８１ａをフレーム単位またはライン単位に長蔵するが、フレーム単位で貯蔵する場合には、メモリ部１８３の容量が十分に確保されなければならない。そこで、メモリ部１８３の容量を減少するには、外部映像データ信号１８１ａをライン単位に貯蔵する。ここで、２ライン単位に貯蔵すると、１ライン単位に貯蔵する場合と比較して待機時間の発生を抑制することができる。
【００６５】
ソース駆動部１８５はメモリ部１８３から読出されたブロック単位のデジタル映像データの入力を受けてブロック単位アナログ画素データを出力する。この時、ソース駆動部１８５の出力端子、即ちチャンネル端子ＣＨは、複数のデータラインＤＬと連結される。
【００６６】
前記レベルシフト部１８４はコントローラ部１８２から駆動制御信号ＧＣ及びラインブロック選択信号ＴＧをレベルシフティングして出力する。この時、レベルシフティングされた駆動制御信号ＧＣはレベルがシフティングされた開始信号ＳＴ、第１クロック信号ＣＫ、第２クロック信号ＣＫＢ、第１電源電圧ＶＳＳ及び第２電源電圧ＶＤＤなどを含む。
【００６７】
また、共通電圧発生部１８６は液晶層の電圧維持率を高めるために液晶層と並列に形成された共通電極ラインに共通電圧（Ｖｃｏｍ）を印加する。
【００６８】
図７は本発明他の実施形態による統合駆動チップの内部構成を示すブロック図である。また、図７に示すようにおいて、図６と同一の構成要素については同じ参照番号を使用し、その構成要素における説明は省略する。
【００６９】
図７に示すように、統合駆動チップ１８０はインターフェース部１８１、メモリ部１８３、レベルシフト部１８４、ソース駆動部１８５、共通電圧発生部１８６、ＤＣ／ＤＣコンバータ１８７及びコントローラ部１８２とを含む。
【００７０】
ＤＣ／ＤＣコンバータ１８７は外部から提供される第１ＤＣ電源電圧１８７ａの供給を受けて、第１ＤＣ電源電圧１８７ａからレベルがアップ又はダウンされた第２ＤＣ電源電圧ＡＶＤＤ、ＶＳＳ、ＶＤＤ、ＶＣＣを統合駆動チップ１８０の各部に提供する。一般に、前記ＤＣ／ＤＣコンバータ１８７は７乃至１２Ｖの第１ＤＣ電源電圧１８７ａの提供を受けて５Ｖの第２ＤＣ電源電圧ＡＶＤＤ、ＶＳＳ、ＶＤＤ、ＶＣＣにレベルをアップ又はダウンさせる。
【００７１】
前記ＤＣ／ＤＣコンバータ１８７によりダウンされた第２ＤＣ電源電圧ＡＶＤＤ、ＶＳＳ、ＶＤＤ、ＶＣＣは前記レベルシフト部１８４、ソース駆動部１８５、共通電圧発生部１８６及びコントローラ部１８２に提供される。具体的に、ＤＣ／ＤＣコンバータ１８７は第２ＤＣ電源電圧ＡＶＤＤ、ＶＳＳ、ＶＤＤ、ＶＣＣのうちのアナログ駆動電源ＡＶＤＤを前記ソース駆動部１８５及び共通電圧発生部１８６に提供し、画像駆動用電源ＶＳＳ、ＶＤＤをレベルシフト部１８４に提供する。また、デジタル駆動電源ＶＣＣを前記コントローラ部１８２に提供する。上記のように、ＤＣ／ＤＣコンバータ１８７は、統合駆動チップ１８０に備えられた各部位に適切な電圧を印加する。このＤＣ／ＤＣコンバータ１８７が統合駆動チップ１８０内に設けられることで、統合駆動チップ１８０外に設けられる場合と比較して、統合駆動チップ１８０とＤＣ／ＤＣコンバータ１８７とを電気的に接続する各種配線が不要となる。よって、液晶表示装置のサイズを小さくすることができ、また配線形成時に発生される不良による液晶表示装置の収率低下を低減することができる。
【００７２】
以下、図面を参照して統合駆動チップ１８０からのチャンネル端子と前記データラインＤＬとの間に連結され統合駆動チップ１８０からの画素データを前記複数のデータラインＤＬに選択的に印加するためのラインブロック選択回路１５０を具体的に説明する。
【００７３】
図８は複数のデータラインを二つのブロックに区分して選択的に駆動するための第１ラインブロック選択回路を具体的に示した平面図であり、図９は第１ラインブロック選択回路の波形図である。
【００７４】
図８に示すように、前記第１ラインブロック選択回路１５１は前記薄膜トランジスター基板１２０の上側周辺領域に形成され、統合駆動チップ１８０から提供されるブロック単位のアナログ画素データを前記複数のデータライン（ＤＬ１〜ＤＬ２ｍ）に時間差を有して印加する。
【００７５】
具体的に、第１ラインブロック選択回路１５１は前記２ｍ個のデータライン（ＤＬ１〜ＤＬ２ｍ）を２分割して各々ｍ個のデータラインを含む第１ブロック（ＢＬ１）及び第２ブロック（ＢＬ２）からなる。具体的に、第１ブロック（ＢＬ１）はｍ個の奇数番目データライン（ＤＬ１〜ＤＬ２ｍ−１）を含み、前記第２ブロック（ＢＬ２）はｍ個の偶数番目データライン（ＤＬ２〜ＤＬ２ｍ）を含む。
【００７６】
この時、前記統合駆動チップ１８０のチャンネル端子（ＣＨ１〜ＣＨｍ）は各々二つのデータラインに共通的に連結される。即ち、統合駆動チップ１８０の第１チャンネル端子ＣＨは第１及び第２データラインＤＬ１、ＤＬ２に共通的に連結される。
【００７７】
前記第１ラインブロック選択回路１５１の第１ブロック（ＢＬ１）は前記統合駆動チップ１８０のチャンネル端子ＣＨと前記奇数番目データライン（ＤＬ１〜ＤＬ２ｍ−１）に連結され、前記統合駆動チップ１８０からの第１ラインブロック選択回路（以下、ＴＧ１と称する）により駆動される第１選択トランジスターＳＷ１を含む。また、第２ブロック（ＢＬ２）は前記統合駆動チップ１８０のチャンネル端子ＣＨと前記偶数番目データライン（ＤＬ２〜ＤＬ２ｍ）に連結され、統合駆動チップ１８０からの第２ラインブロック選択回路（以下、ＴＧ２と称する）により駆動される第２選択トランジスターＳＷ２を含む。この時、前記ＴＧ１信号及びＴＧ２信号は相互に交互的にハイ区間を有する。
【００７８】
具体的に、前記ＴＧ１信号にハイ信号が印加されると、前記ＴＧ１信号により前記第１選択トランジスターＳＷ１が駆動され、前記チャンネル端子ＣＨからのアナログ画素データが前記奇数番目データライン（ＤＬ１〜ＤＬ２ｍ−１）に印加される。一方、前記ＴＧ２信号にハイ信号が印加されると、前記ＴＧ２信号により前記第２選択トランジスターＳＷ２が駆動され、前記チャンネル端子ＣＨからのアナログ画素データが前記偶数番目データライン（ＤＬ２〜ＤＬ２ｍ）に印加される。
【００７９】
図９に示すように、前記ゲート駆動回路１４０により前記複数のゲートライン（ＧＬ１〜ＧＬｎ）が順に駆動されると、前記複数のゲートライン（ＧＬ１〜ＧＬｎ）のアクティブ区間で、前記ＴＧ１及びＴＧ２信号が交互的にハイレベル区間を有する。
【００８０】
即ち、前記ＴＧ１信号は前記複数のゲートライン（ＧＬ１〜ＧＬｎ）のアクティブ区間の１／２区間ほどハイレベルを維持し、前記ＴＧ２信号は前記複数のゲートライン（ＧＬ１〜ＧＬｎ）アクティブ区間であるその他の１／２区間ほどハイレベルを維持する。
【００８１】
従って、第１ゲートラインＧＬ１アクティブ区間で、前記ＴＧ１信号がハイレベルになると、前記第１選択トランジスターＳＷ１が駆動され前記第１ブロック（ＢＬ１）のデータライン（ＤＬ２ｍ−１）に前記アナログ画素データが印加される。また、前記ＴＧ２信号がハイレベルになると、前記第２選択トランジスターＳＷ２が駆動され前記第２ブロック（ＢＬ２）のデータライン（ＤＬ２ｍ）に前記アナログ駆動信号が印加される。
【００８２】
また、第２ゲートラインＧＬ２アクティブ区間で、前記ＴＧ１信号がハイレベルになると、前記第１選択トランジスターＳＷ１が駆動され前記第１ブロック（ＢＬ１）のデータライン（ＤＬ２ｍ−１）に前記アナログ画素データが印加される。また、前記ＴＧ２信号がハイレベルになると、前記第２選択トランジスターＳＷ２が駆動され前記第２ブロック（ＢＬ２）のデータライン（ＤＬ２ｍ）に前記アナログ画素データが印加される。
【００８３】
図１０は複数のデータラインを三つのブロックに区分して選択的に駆動するための第２ラインブロック選択回路を具体的に示した平面図であり、図１１は図１０に図示された第２ラインブロック選択回路の波形図である。
【００８４】
図１０に示すように、前記第２ラインブロック選択回路１５２は前記薄膜トランジスター基板１２０の上側周辺領域に形成され、前記統合駆動チップ１８０から提供されるブロック単位のアナログ画素データを前記複数のデータライン（ＤＬ１〜ＤＬ３ｍ）からなったブロックに時間差を有して印加する。
【００８５】
具体的に、前記第２ラインブロック選択回路１５２は前記３ｍ個のデータライン（ＤＬ１〜ＤＬ３ｍ）を３分割してｍ個のデータラインを含む３個のブロック、即ち、第１、第２及び第３ブロック（ＢＬ１、ＢＬ２、ＢＬ３）からなる。この時、前記第１ブロック（ＢＬ１）はｍ個の１、４、７．．．番目データライン（ＤＬ３ｍ−２）を含み、前記第２ブロック（ＢＬ２）はｍ個の２、５、８．．．番目データライン（ＤＬ３ｍ−１）を含み、前記第３ブロック（ＢＬ３）はｍ個の３、６、９．．．番目データライン（ＤＬ３ｍ）を含む。
【００８６】
前記統合駆動チップ１８０のチャンネル端子ＣＨは、各々三つのデータラインに共通的に連結される。即ち、統合駆動チップ１８０の第１チャンネル端子ＣＨ１は、第１、第２及び第３データラインＤＬ１、ＤＬ２、ＤＬ３に共通的に連結される。
【００８７】
この時、第２ラインブロック選択回路部１５２の前記第１ブロック（ＢＬ１）は、前記統合駆動チップ１８０のチャンネル端子ＣＨと１、４、７．．．番目データライン（ＤＬ３ｍ−２）に連結され、前記統合駆動チップ１８０からの第１ラインブロック選択信号（以下、ＴＧ１）により駆動される第１選択トランジスターＳＷ１を含む。また、第２ブロック（ＢＬ２）は前記統合駆動チップ１８０のチャンネル端子ＣＨと、前記２、５、８．．．番目データライン（ＤＬ３ｍ−１）に連結され、前記統合駆動チップ１８０から第２ラインブロック選択信号（以下、ＴＧ２）により駆動される第２選択トランジスターＳＷ２を含む。また、前記第３ブロック（ＢＬ３）は前記統合駆動チップ１８０のチャンネル端子ＣＨと前記３、６、９．．．番目データライン（ＤＬ３ｍ）に連結され、前記統合駆動チップ１８０からの第３ラインブロック選択信号（以下、ＴＧ３）により駆動される第３選択トランジスターＳＷ３を含む。この時、前記ＴＧ１、ＴＧ２、ＴＧ３信号は相互に、交互的にハイ区間を有する。
【００８８】
具体的に、前記ＴＧ１信号がハイ信号が印加されると、前記ＴＧ１信号により前記第１選択トランジスターＳＷ１が駆動され、前記チャンネル端子ＣＨからのアナログ画素データが１、４、７．．．番目データライン（ＤＬ３ｍ−２）に印加される。一方、前記ＴＧ２信号にハイ信号が印加されると、前記ＴＧ２信号により前記第２選択トランジスターＳＷ２が駆動されて前記チャンネル端子ＣＨからのアナログ画素データが前記２、５、８．．．番目データライン（ＤＬ３ｍ−１）に印加される。また、前記ＴＧ３信号にハイ信号が印加されると、前記ＴＧ３信号により前記第３選択トランジスターＳＷ３が駆動され、前記チャンネル端子ＣＨからのアナログ画素データが前記３、６、９．．．番目データライン（ＤＬ３ｍ）に印加される。
【００８９】
図１１に示すように、前記ゲートライン駆動回路１４０により前記複数のゲートライン（ＧＬ１〜ＧＬｎ）が順に駆動されると、前記複数のゲートライン（ＧＬ１〜ＧＬｎ）のアクティブ区間で前記ＴＧ１、ＴＧ２及びＴＧ３信号が交互的にハイレベル区間を有する。即ち、前記ＴＧ１、ＴＧ２及びＴＧ３信号は前記複数のゲートライン（ＧＬ１〜ＧＬｎ）のアクティブ区間を１／３に分割し、分割された区間ほどハイレベルを維持する。
【００９０】
従って、第１ゲートラインＧＬ１のアクティブ区間で前記ＴＧ１信号がハイレベルになると、前記第１選択トランジスターＳＷ１が駆動され、前記第１ブロック（ＢＬ１）のデータライン（ＤＬ３ｍ−２）に前記アナログ画素データが印加される。また、前記ＴＧ２信号がハイレベルになると、前記第２選択トランジスターSW２が駆動され、前記第２ブロック（ＢＬ２）のデータライン（ＤＬ３ｍ−
１）に前記アナログ画素データが印加される。また、前記ＴＧ３信号がハイレベルになると、前記第３選択トランジスターＳＷ３が駆動され、前記第３ブロック（ＢＬ３）のデータライン（ＤＬ３ｍ）に前記アナログ画素データが印加される。
【００９１】
第２ゲートラインＧＬｎのアクティブ区間で、前記ＴＧ１信号がハイレベルになると、前記第１選択トランジスターＳＷ１が駆動され、前記第１ブロック（ＢＬ１）のデータライン（ＤＬ３ｍ−２）に前記アナログ画素データが印加される。また、前記ＴＧ２信号がハイレベルになると、前記第２選択トランジスターＳＷ２が駆動され、前記第２ブロック（ＢＬ２）のデータライン（ＤＬ３ｍ−１）に前記アナログ画素データが印加される。また、ＴＧ３信号がハイレベルになると、前記第３選択トランジスターＳＷ３が駆動され、前記第３ブロック（ＢＬ３）のデータライン（ＤＬ３ｍ）に前記アナログ画素データが印加される。
【００９２】
図１２は複数のデータラインを四つのブロックに区分して選択的に駆動するための第３ラインブロック選択回路を具体的に示した平面図であり、図１３は図１２に図示された第３ラインブロック選択回路の波形図である。
【００９３】
図１２に示すように、前記第３ラインブロック選択回路１５３は前記薄膜トランジスター基板１２０の上側周辺領域に形成され、前記統合駆動チップ１８０から提供されるブロック単位のアナログ画素データを前記複数のデータライン（ＤＬ１〜ＤＬ４ｍ）からなったブロックに時間差を有して印加する。
【００９４】
具体的に、前記第３ラインブロック選択回路１５３は前記４ｍ個のデータライン（ＤＬ１〜ＤＬ４ｍ）を４分割して、ｍ個のデータラインを含む四つのブロック、即ち、第１、第２、第３及び第４ブロックＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４を有する。この時、第１ブロック（ＢＬ１）はｍ個の１、５、９．．．番目データライン（ＤＬ４ｍ−３）を含み、前記第２ブロック（ＢＬ２）はｍ個の２、６、１０．．．番目データライン（ＤＬ４ｍ−２）を含み、前記第３ブロック（ＢＬ３）はｍ個の３、７、１１．．．番目データライン（ＤＬ４ｍ−１）を含み、前記第４ブロック（ＢＬ４）は前記ｍ個の４、８、１２．．．番目データライン（ＤＬ４ｍ）を含む。
【００９５】
前記統合駆動チップ１８０のチャンネル端子ＣＨは各々四つのデータラインに共通的に連結される。即ち、統合駆動チップ１８０の第１チャンネル端子ＣＨ１は、第１、第２、第３及び第４データラインＤＬ１、ＤＬ２、ＤＬ３、ＤＬ４に共通的に連結される。
【００９６】
この時、前記第３データライン選択回路１５３の前記第１ブロック（ＢＬ１）は、前記統合駆動チップ１８０のチャンネル端子ＣＨと前記１、５、９．．．番目データライン（ＤＬ４ｍ−３）に連結され、前記統合駆動チップ１８０からの第１ラインブロック選択信号（以下、ＴＧ１）により駆動される第１選択トランジスターＳＷ１を含む。また、前記第２ブロック（ＢＬ２）は前記統合駆動チップ１８０のチャンネル端子ＣＨと２、６、１０．．．番目データライン（ＤＬ４ｍ−２）に連結され前記統合駆動チップ１８０からの第２ラインブロック選択信号（以下、ＴＧ２）により駆動される第２選択トランジスターＳＷ２を含む。また、前記第３ブロック（ＢＬ３）は前記統合駆動チップ１８０のチャンネル端子ＣＨと前記３、７、１１．．．番目データライン（ＤＬ４ｍ−１）に連結され、前記統合駆動チップ１８０からの第３ラインブロック選択信号（以下、ＴＧ３）により駆動される第３選択トランジスターＳＷ３を含む。また、前記第４ブロック（ＢＬ４）は前記統合駆動チップ１８０のチャンネル端子ＣＨと４、８、１２．．．番目データライン（ＤＬ４ｍ）に連結され、前記統合駆動チップ１８０からの第４ラインブロック選択信号（以下、ＴＧ４）により駆動される第４選択トランジスターＳＷ４を含む。この時、前記ＴＧ１、ＴＧ２、ＴＧ３及びＴＧ４信号は交互的にハイ区間を有する。
【００９７】
具体的に、前記ＴＧ１信号にハイ信号が印加されると、前記ＴＧ１信号により前記第１選択トランジスターＳＷ１が駆動され、前記チャンネル端子ＣＨからのアナログ画素データが前記１、５、９．．．番目データライン（ＤＬ４ｍ−３）に印加される。一方、前記ＴＧ２信号にハイ信号が印加されると、前記ＴＧ２信号により前記第２選択トランジスターＳＷ２が駆動され、前記チャンネル端子ＣＨからのアナログ画素データが前記２、６、１０．．．番目データライン（ＤＬ４ｍ−２）に印加される。また、前記ＴＧ３信号にハイ信号が印加されると、前記ＴＧ３信号により前記第３選択トランジスターＳＷ３が駆動され前記チャンネル端子ＣＨからアナログ画素データが前記３、７、１１．．．番目データライン（ＤＬ４ｍ−１）に印加される。また、前記ＴＧ４信号にハイ信号が印加されると、前記ＴＧ４信号により前記第４選択トランジスターＳＷ４が駆動され、前記チャンネル端子ＣＨからのアナログ画素データが前記４、８、１２．．．番目データライン（ＤＬ４ｍ）に印加される。
【００９８】
図１３に示すように、前記ゲートライン駆動回路１４０により前記複数のゲートライン（ＧＬ１〜ＧＬｎ）が順に駆動されると、前記複数のゲートライン（ＧＬ１〜ＧＬｎ）のアクティブ区間で前記ＴＧ１、ＴＧ２、ＴＧ３及びＴＧ４信号交互的にハイレベル区間を有する。即ち、前記ＴＧ１、ＴＧ２、ＴＧ３及びＴＧ４信号は前記複数のゲートライン（ＧＬ１〜ＧＬｎ）のアクティブ区間を１／４に分割して分割された区間ほどハイレベルを維持する。
【００９９】
従って、第１ゲートラインＧＬ１のアクティブ区間で前記ＴＧ１信号がハイレベルになると、前記第１選択トランジスターＳＷ１が駆動され前記第１ブロック（ＢＬ１）のデータライン（ＤＬ４ｍ−３）に前記アナログ画素データが印加される。また、前記ＴＧ２信号がハイレベルになると、前記第２選択トランジスターＳＷ２が駆動され前記第２ブロック（ＢＬ２）のデータライン（ＤＬ４ｍ−２）に前記アナログ画素データが印加される。また、前記ＴＧ３信号がハイレベルになると、前記第３選択トランジスターＳＷ３が駆動され、前記第３ブロック（ＢＬ３）のデータライン（ＤＬ４ｍ−１）に前記アナログ画素データが印加される。また、前記ＴＧ４信号がハイレベルになると、前記第４選択トランジスターＳＷ４が駆動され前記第４ブロック（ＢＬ４）のデータライン（ＤＬ４ｍ）に前記アナログ画素データが印加される。
【０１００】
前記第２ゲートラインＧＬ２のアクティブ区間で前記ＴＧ１信号がハイレベルになると、前記第１選択トランジスターＳＷ１が駆動され前記第１ブロック（ＢＬ１）のデータライン（ＤＬ４ｍ−３）に前記アナログ画素データが印加される。また、前記ＴＧ２信号がハイレベルになると、前記第２選択トランジスターＳＷ２が駆動され、前記第２ブロック（ＢＬ２）のデータライン（ＤＬ４ｍ−２）に前記アナログ画素データが印加される。また、前記ＴＧ３信号がハイレベルになると、前記第３選択トランジスターＳＷ３が駆動され前記第３ブロック（ＢＬ３）のデータライン（ＤＬ４ｍ−１）に前記アナログ画素データが印加される。また、前記ＴＧ４信号がハイレベルになると、前記第４選択トランジスターＳＷ４が駆動され、前記第４ブロック（ＢＬ４）のデータライン（ＤＬ４ｍ）に前記アナログ画素データが印加される。
【０１０１】
図８乃至図１３に示したように、前記統合駆動チップ１８０のチャンネル端子ＣＨの個数がｍ個に固定されたとしても、前記各々のチャンネル端子ＣＨに共通的に連結されるデータラインの数を２、３、４．．．に増加させ、前記複数のデータラインに選択的に画素データを印加することにより、前記液晶表示装置５００の解像度を多様に具現することができる。つまり、ブロック単位をデータラインの本数、所謂水平解像度の１／１、１／２、１／３、１／４．．．にすることで、解像度を多様に変えることができる。
【０１０２】
ただ、前記液晶表示装置５００の解像度を高めるために、前記メインクロックを２、３、４．．．に分割すると、前記液晶表示装置５００の画素データがチャージング（ｃｈａｒｇｉｎｇ）される時間がそのほど減少される。従って、前記画素データのチャージング時間を考慮して前記液晶表示装置５００の解像度を増加させることが望ましい。
【０１０３】
以下、前記液晶表示パネルの左側周辺領域に形成されたゲート駆動回路を図面を参照して具体的に説明する。
【０１０４】
図１４は図５に示したゲート駆動回路を構成する本発明の第１実施形態による第１シフトレジスタの構成図である。また、図１５は図１４に図示された第１シフトレジスタの各ステージの具体的な回路図であり、図１６は図１５の出力波形図である。
【０１０５】
ここで、図１４乃至図１６は、前記液晶表示パネルの左側周辺領域に集積されたゲート駆動回路を示す。
【０１０６】
図１４に示すように、ゲート駆動回路１４０は複数のステージ（ＳＲＣ１〜ＳＲＣｎ）が従属連結された一つの第１シフトレジスタ１４１により構成される。即ち、各ステージの出力端子ＯＵＴが次のステージの入力端子ＩＮに連結されることにより、前記各ステージが従属的に連結される。前記第１シフトレジスタ１４１はゲートライン（ＧＬ１〜ＧＬｎ）に対応するｎ個のステージ（ＳＲＣ１〜ＳＲＣｎ）と一つのダミーステージ（ＳＲＣｎ＋１）により構成される。各ステージは入力端子ＩＮ、出力端子ＯＵＴ、制御端子ＣＴ、クロック信号入力端子、第１電源電圧端子ＶＳＳ及び第２電源電圧端子ＶＤＤを有する。
【０１０７】
第一ステージの入力端子ＩＮには、開始信号ＳＴが入力される。ここで、前記開始信号ＳＴは図５に図示された前記コントローラ部１８２からの前記垂直同期信号ＶＳＹＮに同期されたパルス信号である。
【０１０８】
各ステージの出力信号（ＯＵＴ１〜ＯＵＴｎ）は対応される各ゲートライン（ＧＬ１〜ＧＬｎ）に連結される。奇数番目ステージ（ＳＲＣ１、ＳＲＣ３）には第１クロック信号ＣＫが提供され、偶数番目ステージ（ＳＲＣ２、ＳＲＣ４）には第２クロック信号ＣＫＢが提供される。この時、第１クロック信号ＣＫと第２クロック信号ＣＫＢは相互に反対の位相を有する。
【０１０９】
各ステージＳＲＣ１、ＳＲＣ２、ＳＲＣ３の各制御端子ＣＴには、次のステージＳＲＣ２、ＳＲＣ３、ＳＲＣ４の出力信号（ＯＵＴ２、ＯＵＴ３、ＯＵＴ４）が制御信号に入力される。即ち、制御端子ＣＴに入力される制御信号は、前のステージの出力信号をローレベルにダウンさせるために使用される。
【０１１０】
従って、各ステージの出力信号が順にアクティブ区間（ハイ状態）を有することにより、各出力信号のアクティブ区間で対応されるゲートラインが順に選択される。
【０１１１】
図１５に示すように、前記第１シフトレジスタ１４１の各ステージはプルアップ部１４２、プルダウン部１４４、プルアップ駆動部１４６及びプルダウン駆動部１４８を含む。
【０１１２】
前記プルアップ部１４２はクロック信号入力端子にドレーンが連結され、第３ノードＮ３にゲートが連結され、出力端子ＯＵＴにソースが連結された第１ＮＭＯＳトランジスターＮＴ１により構成される。
【０１１３】
前記プルダウン部１４４は出力端子ＯＵＴにドレーンが連結され、第４ノードＮ４にゲートが連結され、ソースが第１電源電圧端子ＶＳＳに連結された第２ＮＭＯＳトランジスターＮＴ２により構成される。
【０１１４】
前記プルアップ駆動部１４６はキャパシタＣ、第３乃至第５ＮＭＯＳトランジスター（ＮＴ３〜ＮＴ５）により構成される。前記キャパシタＣは第３ノードＮ３と出力端子ＯＵＴとの間に連結される。前記第３ＮＭＯＳトランジスターＮＴ３は第２電源電圧端子ＶＤＤにドレーンが連結され、入力端子ＩＮにゲートが連結され、第３ノードＮ３にソースが連結される。前記第４ＮＭＯＳトランジスターＮＴ４は第３ノードＮ３にドレーンが連結され、制御端子ＣＴにゲートが連結され、ソースが第１電源電圧端子ＶＳＳに連結される。前記第５ＮＭＯＳトランジスターＮＴ５は第３ノードＮ３にドレーンが連結され、第４ノードＮ４にゲートが連結され、ソースが第１電源電圧端子ＶＳＳに連結される。
【０１１５】
この時、前記第３ＮＭＯＳトランジスターＮＴ３のサイズは第５ＮＭＯＳトランジスターＮＴ５のサイズより約２倍程度大きく形成される。
【０１１６】
前記プルダウン駆動部１４８は第６及び第７ＮＭＯＳトランジスターＮＴ６、ＮＴ７により構成される。前記第６ＮＭＯＳトランジスターＮＴ６は第２電源電圧端子ＶＤＤにドレーンとゲートが共通に連結され、第４ノードＮ４にソースが連結される。前記第７ＮＭＯＳトランジスターＮＴ７は第４ノードＮ４にドレーン連結され、第３ノードＮ３にゲートが連結され、ソースが第１電源電圧端子ＶＳＳに連結される。
【０１１７】
この時、第６ＮＭＯＳトランジスターＮＴ６のサイズは第７ＮＭＯＳトランジスターＮＴ７のサイズより約１０倍程度大きく形成される。
以上のように、シフトレジスタの各ステージは、一つのキャパシタＣとＮＴ３〜ＮＴ７の５つのトランジスタで構成されているので、液晶表示装置のサイズを減少させ、収率を増大させることができる。
【０１１８】
図１６に示したように、第１及び第２クロック信号（ＣＫ、ＣＫＢ）と開始信号ＳＴが前記第１シフトレジスタ１４１に供給されると、第一のステージＳＲＣ１では、前記開始信号ＳＴのエッジに応答してキャパシタＣを充電してプルアップ手段１４２をターンオンし、前記第１クロック信号ＣＫのハイレベル区間が出力端子ＯＵＴに第１出力信号ＯＵＴ１に発生される。次のゲートラインの駆動信号のエッジに応答してキャパシタＣを放電し、プルアップ手段１４２をターンオフさせる。一方、第３ノードＮ３の電位が放出されることにより第７ＮＭＯＳトランジスターＮＴ７がターンオフされ、第４ノードＮ４の電位が上昇する。第４ノードＮ４の上昇により第５ＮＭＯＳトランジスターＮＴ５がターンオンされ、プルアップ手段１４２はターンオフされる。また、次のゲートラインの駆動信号のエッジに応答して前記プルダウン手段１４４をターンオンさせる。
以後、第二ステージＳＲＣ２では、前記第一のステージＳＲＣ１の第１出力信号ＯＵＴ１に応答して、第２クロック信号ＣＫＢのハイレベル区間が出力端子ＯＵＴに第２出力信号ＯＵＴ２に発生される。このように、各ステージの出力端子ＯＵＴには第１乃至第ｎ出力信号（ＯＵＴ１〜ＯＵＴｎ）が順に発生される。
【０１１９】
図１７は図５に示したゲート駆動回路を構成する本発明の第２実施形態による第２シフトレジスタの構成図である。
【０１２０】
図１７に示すように、前記ゲート駆動回路１４０は複数のステージ（ＳＲＣ１〜ＳＲＣｎ）が従属連結された一つの第２シフトレジスタ１４２により構成される。即ち、各ステージの出力端子ＯＵＴが次のステージの入力端子ＩＮに連結され、また、前のステージの制御端子ＣＴに連結されることにより、前記各ステージが従属的に連結される。
【０１２１】
前記第２シフトレジスタ１４２は前記ゲートライン（ＧＬ１〜ＧＬｎ）に対応するｎ個のステージ（ＳＲＣ１〜ＳＲＣｎ）と一つのダミーステージ（ＳＲＣｎ＋１）により構成される。即ち、一つフレームの間に前記各ステージが順に駆動されることにより、前記ｎ個のゲートラインＧＬを順にスキャンニングする。
【０１２２】
ここで、前記ダミーステージ（ＳＲＣｎ＋１）は、前記Ｎ番目ステージＳＲＣｎの制御端子ＣＴに制御信号を提供するために用意されたステージである。しかし、前記ダミーステージ（ＳＲＣｎ＋１）はシフトレジスタの最後のステージとして、次のステージが存在しないために、前記ダミーステージ（ＳＲＣｎ＋１）の制御端子ＣＴはフローティング状態になって、前記ダミーステージ（ＳＲＣｎ＋１）が不安定に動作する可能性がある。
【０１２３】
このような、ダミーステージ（ＳＲＣｎ＋１）の不安定動作を解消するために、図１７に示したように、前記ダミーステージ（ＳＲＣｎ＋１）の制御端子ＣＴには第一のステージＳＲＣ１に開始信号を提供するための開始信号入力端子が連結される。即ち、前記ダミーステージ（ＳＲＣｎ＋１）の制御端子ＣＴは前記開始信号を制御信号として供給される。
【０１２４】
動作時に、一つのフレームが終わって、次のフレームのために前記第一のステージＳＲＣ１の開始信号入力端子にハイレベル区間を有する開始信号が入力されると、前のフレームで駆動された前記ダミーステージ（ＳＲＣｎ＋１）の制御端子ＣＴには前記開始信号のハイレベル区間が制御信号に提供される。
【０１２５】
このように、前記ダミーステージ（ＳＲＣｎ+１）の制御端子ＣＴに開始信号が入力される前記第一のステージＳＲＣ１の入力端子ＩＮと連結させることにより、前記ダミーステージ（ＳＲＣｎ＋１）の不安定動作を防止することができる。
【０１２６】
勿論、前記ダミーステージ（ＳＲＣｎ＋１）の不安定動作を解消するために、図１８のように、すぐに前のステージから制御信号を受けることもできる。
【０１２７】
図１８は図５に図示されたゲート駆動回路を構成する本発明の第３実施形態による第３シフトレジスタの構成図であり、図１９は図１８に図示された第３シフトレジスタを具体的に示した回路図である。
【０１２８】
図１８に示すように、前記ゲート駆動回路１４０は複数のステージ（ＳＲＣ１〜ＳＲＣｎ）が従属連結された一つの第３シフトレジスタ１４３により構成される。即ち、各ステージの出力端子ＯＵＴが次のステージの入力端子ＩＮに連結され、また、前のステージの制御端子ＣＴに連結されることにより、前記各ステージが従属的に連結される。
【０１２９】
前記第３シフトレジスタ１４３は前記ゲートライン（ＧＬ１〜ＧＬｎ）に対応するｎ個のステージ（ＳＲＣ１〜ＳＲＣｎ）と一つのダミーステージ（ＳＲＣｎ＋１）により構成される。ここで、前記ダミーステージ（ＳＲＣｎ＋１）は前記Ｎ番目ステージＳＲＣｎの制御端子ＣＴに制御信号を提供するために用意されたステージである。しかし、前記ダミーステージ（ＳＲＣｎ＋１）は最後のステージとして、次のステージが存在しないために、前記ダミーステージ（ＳＲＣｎ＋１）の制御端子ＣＴには次のステージの出力端子が連結されない。
【０１３０】
従って、前記ダミーステージ（ＳＲＣｎ＋１）の制御端子ＣＴは、前記Ｎ番目ステージＳＲＣｎの第４ノードＮ４と連結される。
【０１３１】
そうすると、添付する図１９を参照して前記第４ノードＮ４の電位について簡略に説明する。
【０１３２】
まず、前記Ｎ番目ステージＳＲＣｎで、前のステージの出力信号が入力端子ＩＮに提供され、第７ＮＭＯＳトランジスターＮＴ７をターンオンさせる。従って、前記第４ノードＮ４の電位が第１電源電圧端子ＶＳＳにダウンされる。
【０１３３】
以後、前記第７ＮＭＯＳトランジスターＮＴ７がターンオンされても、第６ＮＭＯＳトランジスターＮＴ６のサイズが前記第７ＮＭＯＳトランジスターＮＴ７のサイズより約１６倍程度大きいために、第４ノードＮ４は第１電源電圧端子ＶＳＳ状態に続けて維持される。この時、Ｎ番目ステージＳＲＣｎの制御端子ＣＴに提供される前記ダミーステージ（ＳＲＣｎ＋１）の出力信号がターンオン電圧に上昇すると、前記第７ＮＭＯＳトランジスターＮＴ７がターンオフされるので、前記第６ＮＭＯＳトランジスターＮＴ６を通じて前記第４ノードＮ４に第２電源電圧端子ＶＤＤのみ供給される状態になる。従って、前記第４ノードＮ４の電位は第１電源電圧端子ＶＳＳから第２電源電圧端子ＶＤＤに上昇され始める。
【０１３４】
続いて、前記制御端子ＣＴに印加されるダミーステージ（ＳＲＣｎ＋１）の出力信号がローレベルに下降され、第４ＮＭＯＳトランジスターＮＴ４がターンオフされても、前記第４ノードＮ４は前記第６ＮＭＯＳトランジスターＮＴ６を通じて第２電源電圧端子ＶＤＤにバイアスされた状態を維持する。
【０１３５】
ここで、前記第４ノードＮ４は前記ダミーステージ（ＳＲＣｎ＋１）の制御端子ＣＴに連結されるために、前記第４ノードＮ４の電位により前記ダミーステージ（ＳＲＣｎ＋１）の第４ＮＭＯＳトランジスターＮＴ４がターンオンされることにより、前記ダミーステージ（ＳＲＣｎ＋１）の出力端子ＯＵＴの出力信号をターンオフ電圧状態に遷移させる。これにより、前記ダミーステージ（ＳＲＣｎ＋１）は安定動作を実施することができる。
【０１３６】
このように、前記ダミーステージ（ＳＲＣｎ＋１）の制御端子ＣＴをＮ番目ステージＳＲＣｎの第４ノードＮ４に連結させることにより、図１７に図示された本発明の第２実施例による前記第２シフトレジスタ１４２でのように、前記第一のステージＳＲＣ１の入力端子ＩＮと前記ダミーステージ（ＳＲＣｎ＋１）の制御端子ＣＴを連結するための別途の配線を必要としない。
【０１３７】
図２０は図３に図示された単一パターン層からなった可撓性印刷回路基板ＦＰＣを図示した斜視図である。
【０１３８】
図２０に示すように、前記ＦＰＣ１９０は前記液晶表示パネル１１０の外部に配置される回路基板及び前記液晶表示パネル１１０を電気的に連結させるための複数のパターン１９１ａを備える。即ち、前記ＦＰＣ１９０は前記回路基板から発生された信号を前記統合駆動チップ１８０に提供する役割を有する。
【０１３９】
この時、前記統合駆動チップ１８０には外部映像データ信号１８１ａ及び外部制御信号１８１ｂが入力される。具体的に、前記外部制御信号１８１ｂは垂直及び水平同期信号（ＶＳＹＮＣ、ＨＳＹＮＣ）、メインクロック信号（ＭＣＬＫ）を含む。
【０１４０】
即ち、前記統合駆動チップ１８０を前記液晶表示パネル１００内に装着することにより、前記ＦＰＣ１９０を通じて前記液晶表示パネル１００に提供される信号の数が減少することにより、前記ＦＰＣ１９０に備えられるパターン１９１ａの数もそれに応じて減少される。
【０１４１】
一方、前記複数のパターン１９１ａは前記ＦＰＣ１９０の第１フィルム１９１上に形成され、前記第１フィルム１９１と対向して備えられる第２フィルム１９２によりカバーされる。上述したように、前記パターン１９１ａの数減少により、前記ＦＰＣ１９０は単一パターン層を備えることになる。
【０１４２】
図２１は、本発明のまた他の実施形態による液晶表示パネルを図示した平面図である。また、図２２は図２１に図示された液晶表示パネルを具体的に示したブロック図であり、図２３は図２２に図示されたシフトレジスタの出力波形図である。
【０１４３】
図２１に示すように、前記薄膜トランジスター基板１２０はカラーフィルタ基板１３０と対応する第１領域及び対応しない第２領域に区分される。また、前記第１領域は表示領域と周辺領域を含み、前記表示領域にはロー方向に延びて複数のデータラインＤＬが形成され、コラム方向に延びて複数のゲートラインＧＬが形成される。
【０１４４】
この時、前記表示領域の左右周辺領域には、各々第１及び第２ゲート駆動回路１６０、１７０が左右対称的に配置される。すなわち、前記表示領域の左側周辺領域には、前記複数のゲートラインＧＬのうちの奇数番目ラインと連結された第１ゲート駆動回路１６０が配置され、前記表示領域の右側周辺領域には前記複数のゲートラインのうちの偶数番目ラインと連結された第２ゲート駆動回路１７０が配置される。また、前記左側周辺領域及び右側周辺領域に隣接する上側周辺領域には、前記複数のデータラインと連結されたラインブロック選択回路１５０が配置される。
ラインブロック選択回路１５０は、ブロック単位のアナログ駆動信号を入力し、複数のデータラインＤＬの各ラインブロックを選択し、選択されたラインブロックのデータラインＤＬブロック単位のアナログ駆動信号をスイッチングする。
【０１４５】
この時、前記薄膜トランジスター基板１２０の第２領域には前記液晶表示パネル１１０の全般的な駆動を制御する統合駆動チップ１８０が装着される。前記統合駆動チップ１８０には前記液晶表示パネル１１０の外部に配置された回路基板から外部映像データ信号１８１ａ及び外部制御信号１８１ｂが入力される。また、前記統合駆動チップ１８０は前記第１及び第２ゲート駆動回路１６０、１７０の駆動を制御する第１及び第２駆動制御信号（ＧＣ１、ＧＣ２）を出力し、ラインブロック選択回路１５０にラインブロック選択信号ＴＧを出力し、前記複数のデータラインＤＬの各々にアナログ画素データを出力する。
【０１４６】
前記統合駆動チップ１８０の複数の出力端子のうちの第１及び第２駆動制御信号出力端子は、前記第１及び第２ゲート駆動回路１６０、１７０の入力端子と連結され、前記ラインブロック選択信号出力端子は、前記ラインブロック選択回路１５０の制御端子と連結される。一方、複数のチャンネル端子ＣＨは前記ラインブロック選択回路１５０の入力端子と連結される。前記ラインブロック選択回路１５０の出力端子は各々前記複数のデータラインＤＬに連結される。
【０１４７】
具体的に、前記第１駆動制御信号ＧＣ１は開始信号ＳＴ、第１クロック信号ＣＫ、第１電源電圧ＶＯＦＦ又はＶＳＳ及び第２電源電圧ＶＯＮ又はＶＤＤを含み、前記第２駆動制御信号ＧＣ２は第２クロック信号ＣＫＢ、第１電源電圧ＶＯＦＦ又はＶＳＳ及び第２電源電圧ＶＯＮ又はＶＤＤを含む。
【０１４８】
図２２に示すように、前記第１ゲート駆動回路１６０は奇数番目ゲートライン（ＧＬ１〜ＧＬ２ｎ−１）が延びた表示領域の右側周辺領域に配置され、各々の出力端子（ＯＵＴ１〜ＯＵＴ２ｎ−１）が前記奇数番目ゲートライン（ＧＬ１〜ＧＬ２ｎ−１）に連結された第１シフトレジスタトランジスター１６１により構成される。一方、前記第２ゲート駆動回路１７０は偶数番目ゲートライン（ＧＬ２〜ＧＬ２ｎ）が延びた表示領域の右側周辺領域に配置され、各々の出力端子（ＯＵＴ２〜ＯＵＴ２ｎ）が前記偶数番目ゲートライン（ＧＬ２〜ＧＬ２ｎ）に連結された第２シフトレジスタトランジスター１７１により構成される。
【０１４９】
前記第１シフトレジスタ１６１のｉ番目ステージＳＲＣｉの出力は、ｉ番目ゲートラインＧＬｉを通じて右側周辺領域に第２シフトレジスタ１７１のｊ番目ステージＳＲＣｊの入力端子ＩＮｊに提供され、同時にｊ−ｉ番目ステージ（ＳＲＣｊ−ｉ）の制御端子ＣＴｊ−１に制御信号に提供される。同様に、前記第２シフトレジスタ１７１のｊ番目ステージＳＲＣｊの出力は第１シフトレジスタトランジスター１６１のｉ＋１番目ステージＳＲＣｉ＋１の入力端子ＩＮｉ＋１に提供され、同時に第１シフトレジスタ１６１のｉ番目ステージＳＲＣｉの制御端子ＣＴｉに制御信号に提供される。ここで、ｉ，ｊは例えば、ｉ＝２ｎ−１，ｊ＝２ｎである。
【０１５０】
前記第１シフトレジスタ１６１の最後ステージＳＲＣｎ＋１は、ダミーステージに前記第２シフトレジスタ１７１の最後ステージＳＲＣｎの制御端子ＣＴｎに制御信号を提供するために付加される。
【０１５１】
図２３に示すように、奇数番目ゲートライン（ＧＬ１〜ＧＬ２ｎ−１）と偶数番目ゲートライン（ＧＬ２〜ＧＬ２ｎ）が開始信号ＳＴにより順にシフトされ、前記第１及び第２クロック信号ＣＫ、ＣＫＢに同期され互いに交互的にスキャンニングされることが分かる。
【０１５２】
一つの水平ラインをなす複数の画素のうちの奇数番目画素は対応される奇数番目ゲートライン（ＧＬ１〜ＧＬ２ｎ−１）により駆動され、偶数番目画素は対応される偶数番目ゲートライン（ＧＬ２〜ＧＬ２ｎ）により駆動される。
【０１５３】
だから、一つの水平ラインの全ての画素を駆動するためには、二つのゲートラインＧＬ１、ＧＬ２が駆動される。従って、ゲートラインの数は２倍に増加され、垂直解像度が１６０水平ラインである場合には３２０ゲートラインが配置される。
【０１５４】
このようなゲート駆動方式により水平方向へ隣接する二つの薄膜トランジスターが一つのデータラインを共有し、二つの薄膜トランジスターは互いに分離されたゲートラインに連結される。従って、同一な水平ラインにある画素であっても奇数番目画素は第１ゲート駆動回路１６０によりまず充填され、偶数番目画素は第２ゲート駆動回路１７０により１クロック遅延され充填される。
【０１５５】
図２４は本発明のまた他の実施形態による液晶表示パネルを具体的に示した平面図である。
【０１５６】
図２４に示すように、前記薄膜トランジスター基板１２０はカラーフィルタ基板１３０と対応する第１領域及び対応しない第２領域に区分される。また、前記第１領域は表示領域と周辺領域を含み、前記表示領域にはロー方向に延びて複数のデータラインＤＬが形成され、コラム方向に延びて複数のゲートラインが形成される。前記表示領域の上側周辺領域には前記複数のデータラインＤＬを選択的に駆動するためのラインブロック選択回路１５０が形成される。
【０１５７】
一方、前記第２領域には前記液晶表示パネル１１０の全般的な駆動を制御する統合駆動チップ２００が備えられる。
【０１５８】
具体的に、前記統合駆動チップ２００に前記液晶表示パネル１１０の外部に配置された回路基板から外部映像データ信号１８１ａ及び外部制御信号１８１ｂが入力されると、奇数番目ゲートライン（ＧＬ２ｎ−１）を駆動するための第１ゲート駆動信号ＧＤ１及び偶数番目ゲートライン（ＧＬ２ｎ）を駆動するための第２ゲート駆動信号ＧＤ２を出力する。また、前記統合駆動チップ２００は前記複数のデータラインＤＬ各々にアナログ画素データを出力する。
【０１５９】
前記統合駆動チップ２００の第１ゲート駆動信号出力端子は、前記奇数番目ゲートライン（ＧＬ２ｎ−１）と連結され、第２ゲート駆動信号出力端子は前記偶数番目ゲートライン（ＧＬ２ｎ）と連結される。また、統合駆動チップ２００のチャンネル端子（ＣＨ）は前記ラインブロック選択回路１５０に連結され、前記統合駆動チップ２００から出力された選択信号ＴＧはラインブロック選択回路１５０に印加される。
【０１６０】
図２５は図２４に図示された統合駆動チップの内部構成を具体的に示したブロックである。図２５を説明するにおいて、図７に図示された構成要素と同一な機能を実施する構成要素に対しては同じ参照番号を併記し、その駆動要素の説明は省略する。
【０１６１】
図２５に示すように、前記統合駆動チップ２００はインターフェース部１８１、メモリ部１８３、レベルシフト部１８４、ソース駆動部１８５、第１ゲート駆動部１８８、第２ゲート駆動部１８９及びコントローラ部１８２とを含む。
【０１６２】
前記コントローラ部１８２は前記レベルシフト部１８４に第１及び第２駆動制御信号ＧＣ１、ＧＣ２及びラインブロック選択信号ＴＧを提供する。この時、前記第１及び第２駆動制御信号ＧＣ１、ＧＣ２は開始信号ＳＴ、第１クロック信号ＣＫ、第２クロック信号ＣＫＢ、第１電源電圧端子ＶＳＳ及び第２電源電圧端子ＶＤＤを含む。
【０１６３】
前記レベルシフト部１８４は前記コントローラ部１８２から提供された第１及び第２駆動制御信号ＧＣ１、ＧＣ２のレベルをシフティングして第１ゲート駆動部１８８及び第２ゲート駆動部１８９に各々提供する。
【０１６４】
前記第１ゲート駆動部１８８は前記第１駆動制御信号ＧＣ１により前記奇数番目ゲートライン（ＧＬ２ｎ−１）を駆動するための第１ゲート駆動信号ＧＤ１を出力し、前記第２ゲート駆動部１８９は前記第２駆動制御信号ＧＣ２により、前記偶数番目ゲートライン（ＧＬ２ｎ）を駆動するための第２ゲート駆動信号ＧＤ２を出力する。
【０１６５】
また、前記統合駆動チップ２００は共通電圧Ｖｃｏｍを発生して前記液晶表示パネル１１０上に形成された共通電極ラインに提供するための共通電圧発生部１８６及び外部からＤＣ電源１８７ａの供給を受けて前記第１ＤＣ電源電圧１８７ａのレベルをアップ又はダウンさせて、前記タイミングコントローラ部１８２、レベルシフト部１８４、ソース駆動部１８５及び共通電圧発生部１８６に提供するためのＤＣ／ＤＣコンバータ１８７をさらに含む。統合駆動チップ２００内に、ゲートラインを２グループに分離して駆動するための第１ゲート駆動部１８８及び第２ゲート駆動部１８９を内蔵することで、液晶表示パネルに装着される駆動チップが一側面にのみ取り付けられることとなる。よって、液晶表示装置のサイズを減少させることができる。
【０１６６】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できるであろう。
【０１６７】
【発明の効果】
上述したオンガラスシングルチップ液晶表示装置によると、表示領域の周辺領域に液晶表示パネルを駆動する一つの統合駆動チップを装着することにより、チップを装着するに所要される工程時間及び不良率を減少させることができ、さらに全体的なサイズを減少させることができる。
【０１６８】
また、表示領域の周辺領域にデータラインが延びた表示領域の周辺領域にラインブロック選択回路を表示領域の薄膜トランジスターと同一工程により形成し、１ライン分の画素データをラインブロック選択回路を通じて時分割して駆動することにより、前記統合駆動チップのチャンネル端子と前記データラインとの互換性を確保することができる。
【０１６９】
また、ゲートラインが延びた表示領域の左右周辺領域にゲートライン駆動回路を表示領域の薄膜トランジスターと同一工程により、ジグザグに配置されるように形成することにより、表示領域の左右対称的配置が可能であり、基板上で高い垂直解像度を有した装置にも適用可能である。
【０１７０】
また、液晶表示パネル上に複数のゲートラインを駆動するためのゲート駆動部及び複数のデータラインを駆動するためのソース駆動部を内蔵する統合駆動チップを装着することにより、液晶表示装置が左右対称形からなり、有効ディスプレー面積を増加させることができる。
【図面の簡単な説明】
【図１】 従来の非結晶形液晶表示装置の液晶表示パネルを図示した平面図である。
【図２】 従来の非結晶形液晶表示装置の液晶表示パネル上にデータ及びゲート駆動チップが装着された構造を示した平面図である。
【図３】 本発明の望ましい一実施形態による液晶表示装置を示した分解斜視図である。
【図４】 図３に図示された薄膜トランジスター基板の一実施形態を示した平面図である。
【図５】 図３に図示された薄膜トランジスター基板のまた他の実施形態を示した平面図である。
【図６】 図５に図示された統合駆動チップの内部構成を示したブロック図である。
【図７】 本発明の他の実施形態による統合駆動チップの内部構成を示したブロック図である。
【図８】 複数個のデータラインを二つのブロックに区分して選択的に駆動する第１ラインブロック選択回路を具体的に図示した回路図である。
【図９】 図８に図示された第１データラインラインブロック選択回路の出力波形図である。
【図１０】 複数個のデータラインを三つのブロックに区分して選択的に駆動する第２ラインブロック選択回路を具体的に示した回路図である。
【図１１】 図１０に図示された第２ラインブロック選択回路の出力波形図である。
【図１２】 複数個のデータラインを四つのブロックに区分して選択的に駆動する第３ラインブロック選択回路を具体的に示した平面図である。
【図１３】 図１２に図示された第３ラインブロック選択回路の出力波形図である。
【図１４】 図５に図示されたゲート駆動回路を構成する本発明の第１実施形態による第１シフトレジスタの構成図である。
【図１５】 図１４に図示されたシフトレジスタの回路図である。
【図１６】 図１４に図示されたシフトレジスタの出力波形図である。
【図１７】 図５に図示されたゲート駆動回路を構成する本発明の第２実施形態による第２シフトレジスタの構成図である。
【図１８】 図５に図示されたゲート駆動回路を構成する本発明の第３実施形態による第３シフトレジスタの構成図である。
【図１９】 図１８に図示された第３シフトレジスタを具体的に示した回路図である。
【図２０】 図３に図示された可撓性印刷回路基板の構造を具体的に示した斜視図である。
【図２１】 本発明の他の実施形態による液晶表示パネルを示す平面図である。
【図２２】 図２１に図示された第１及び第２ゲート駆動回路を構成する第４及び第５シフトレジスタの構成図である。
【図２３】 図２２に図示された第４及び第５シフトレジスタの出力波形図である。
【図２４】 本発明のまた他の実施形態による液晶表示パネルを示した平面図である。
【図２５】 図２４に図示された統合駆動チップの内部構成を具体的に示したブロック図である。
【符号の説明】
１００ 液晶表示パネルアセンブリ
１１０ 液晶表示パネル
１２０ 薄膜トランジスター
１３０ カラーフィルタ基板
１５０ ラインブロック選択回路
１６０ 第１ゲート駆動回路
１６１ 第１シフトレジスタトランジスター
１７１ 第２シフトレジスタトランジスター
１７０ 第２ゲート駆動回路
１８０ 統合駆動チップ
１８１ インターフェース部
１８１ａ 外部映像データ信号
１８１ｂ 外部制御信号
１８２ コントローラ部
１８３ メモリ部
１８４ レベルシフト部
１８５ ソース駆動部
１８６ 共通電圧発生部
１９０ ＦＰＣ
１９１ 第１フィルム
１９２ 第２フィルム
２００ 統合駆動チップ
２２０ ランプアセンブリ
２４０ 導光板
２６０ 光学シート
２８０ 反射板
２９０ モールドフレーム
３００ シャーシ
４００ カバー

Claims (19)

1. 表示領域及び前記表示領域の周辺領域を含む第１基板と、
   前記第１基板と対面する第２基板及び前記第１及び第２基板間に封入される液晶を含む液晶表示装置において、
   前記第１基板は、
   前記表示領域にマトリックス状に提供される複数のスイッチング素子と、
   前記表示領域にマトリックス状に提供され、前記複数のスイッチング素子のうち、対応するスイッチング素子の第１電流電極に連結される複数の画素電極と、
   前記複数のスイッチング素子のうちの各ロー方向のスイッチング素子の制御電極に共通に連結される複数のゲートラインと、
   前記複数のスイッチング素子のうちの各コラム方向のスイッチング素子の第２電流電極に共通に連結される複数のデータラインと、
   前記複数のゲートラインの一端が延びた前記周辺領域の第１領域に集積され、前記複数のゲートラインを順にスキャンニングするためのゲート駆動回路と、
   前記複数のデータラインが延びた前記周辺領域の第２領域に集積され、ブロック単位のアナログ駆動信号を入力し、前記複数のデータラインの各ラインブロックを選択し、選択されたラインブロックのデータラインに前記ブロック単位のアナログ駆動信号をスイッチングするためのラインブロック選択回路部と、
   前記第２領域に取付けられ、外部映像データ及び外部制御信号を入力して前記ゲート駆動回路部に駆動制御信号を出力し、前記ラインブロック選択回路にラインブロック選択信号及びブロック単位のアナログ駆動信号を出力する統合駆動チップを備え、
   前記駆動制御信号は、開始信号、第１クロック信号及び第２クロック信号を含み、
   前記ゲート駆動回路部は、複数のステージが従属連結され、各々ステージの出力信号により前記複数のゲートラインを順に選択するシフトレジスタにより構成され、第一ステージの入力端子には前記開始信号が印加され、
   前記各ステージは、
   対応するゲートラインが連結された出力端子と、
   前記出力端子に前記第１クロック信号及び第２クロック信号のうちの対応されるクロック信号を提供するプルアップ手段と、
   前記出力端子に第１電源電圧を提供するプルダウン手段と、を備えることを特徴とする、オンガラスシングルチップ液晶表示装置。
2. 前記統合駆動チップは、
   前記外部映像データ及び外部制御信号の入力をインターフェイシングするためのインターフェース部と、
   前記外部映像データを貯蔵するためのメモリ部と、
   前記メモリ部から読出されたブロック単位の映像データを入力してブロック単位のアナログ駆動信号を出力するためのソース駆動部と、
   前記駆動制御信号及びラインブロック選択信号をレベルシフティングトして出力するためのレベルシフト部と、
   前記インターフェース部を通じて入力された前記外部制御信号に応答し、前記外部映像データを前記メモリ部に貯蔵し、前記駆動制御信号及びラインブロック選択信号を生成して前記レベルシフト部に提供し、前記メモリ部に貯蔵された映像データをブロック単位に読出して前記ソース駆動部に提供するコントローラ部とを備える、請求項１に記載のオンガラスシングルチップ液晶表示装置。
3. 前記メモリ部はフレーム単位の貯蔵容量を有する、請求項２に記載のオンガラスシングルチップ液晶表示装置。
4. 前記メモリ部は２ライン単位の貯蔵容量を有する、請求項２に記載のオンガラスシングルチップ液晶表示装置。
5. 前記インターフェース部はＣＰＵインターフェース、ビデオグラフィックボードインターフェース及びメディア−Ｑインターフェースに対して互換性を有する、請求項２に記載のオンガラスシングルチップ液晶表示装置。
6. 前記統合駆動チップは、
   共通電圧を発生して前記液晶表示パネル上に形成された共通電極ラインに提供するための共通電圧発生部と、
   外部から電源の供給を受けて前記電圧のレベルアップ又はレベルダウンさせ、前記コントローラ部、レベルシフト部、ソース駆動部及び共通電圧発生部に提供するためのＤＣ／ＤＣコンバータをさらに含む、請求項２に記載のオンガラスシングルチップ液晶表示装置。
7. 前記外部映像データはＲＧＢ各々６ビットずつ、和１８ビットの並列データであり、前記外部制御信号はメインクロック信号、水平同期信号、垂直同期信号、データイネーブル信号を含む、請求項１に記載のオンガラスシングルチップ液晶表示装置。
8. 前記外部制御信号はモード選択信号をさらに含み、前記コントローラ部は前記モード選択信号に応答して前記ラインブロック選択信号を生成する、請求項７に記載のオンガラスシングルチップ液晶表示装置。
9. 前記ブロック単位は水平解像度の１／１、１／２、１／３又は１／４のうちのいずれか一つである、請求項１に記載のオンガラスシングルチップ液晶表示装置。
10. 前記ブロック単位が水平解像度の１／２である場合に、第１ラインブロックは奇数番目データラインを含み、第２ラインブロックは偶数番目データラインを含む、請求項９に記載のオンガラスシングルチップ液晶表示装置。
11. 前記ラインブロック選択回路は、
    前記第１電流電極が前記統合駆動チップのアナログ駆動信号の第１出力端うち、対応する第１出力端子に連結され、第２電流電極が前記奇数番目データラインのうち、対応するデータラインに連結され、制御電極が前記ラインブロック選択信号のうちの対応する第１選択信号に連結された複数の第１選択トランジスターと、
    第１電流電極が前記統合駆動チップのアナログ映像信号の第１出力端子のうち、対応する第１出力端子に連結され、第２電流電極が前記偶数番目データラインのうち、対応するデータラインに連結され、制御電極が前記ラインブロック選択信号のうちの対応する第２選択信号に連結された複数の第２選択トランジスターとを含む、請求項１０に記載のオンガラスシングルチップ液晶表示装置。
12. 前記ブロック単位が水平解像度の１／３である場合に第１ラインブロックは３ｎ−２（ｎは自然数）番目データラインを含み、第２ラインブロックは３ｎ−１番目データラインを含み、第３ラインブロックは３ｎ番目データラインを含む、請求項１０に記載のオンガラスシングルチップ液晶表示装置。
13. 前記ラインブロック選択回路は、
    第１電流電極が前記統合駆動チップのアナログ駆動信号の第１出力端子うち、対応する第１出力端子に連結され、第２電流電極が前記３ｎ−２番目データラインのうちの対応するデータラインに連結され、制御電極が前記ラインブロック選択信号のうちの第１選択信号に連結された複数の第１選択トランジスターと、
    第１電流電極が前記統合駆動チップのアナログ駆動信号の第１出力端子のうちの対応する第１出力端子に連結され、第２電流電極が前記３ｎ−１番目データラインのうちの対応するデータラインに連結され、制御電極が前記ラインブロック選択信号のうちの第２選択信号に連結された複数の第２選択トランジスターと、
    第１電流電極が前記統合駆動チップのアナログ駆動信号の第１出力端子うちの対応する第１出力端子に連結され、第２電流電極が前記３ｎ番目データラインのうちの対応するデータラインに連結され、制御電極が前記ラインブロック選択信号のうちの第３選択信号に連結された複数の第３選択トランジスターとを含む、請求項１２に記載のオンガラスシングルチップ液晶表示装置。
14. 前記各ステージは、
    前のステージの出力端子に結合されたゲートラインが連結された入力端子と、
    次のゲートラインが連結された制御端子と、
    対応するクロック信号が入力されるクロック端子と、
    前記プルアップ手段の入力ノードに連結され、前記入力端子に印加される入力信号のエッジに応答してキャパシタを充填して前記プルアップ手段をターンオンさせ、前記制御端子に印加される次のゲートラインの駆動信号のエッジに応答して前記キャパシタを放電させ、前記プルアップ手段をターンオフさせるプルアップ駆動手段と、
    前記プルダウン手段の入力ノードに連結され、前記プルアップ手段の入力ノードと連結され、前記プルアップ手段をターンオフさせ、次のゲートラインの駆動信号のエッジに応答して前記プルダウン手段をターンオンさせるプルダウン駆動手段と、をさらにを備える、請求項１に記載のオンガラスシングルチップ液晶表示装置。
15. 前記プルアップ駆動手段は、
    前記プルアップ手段の入力ノードと前記出力端子に連結されたキャパシタと、
    ドレーンが第２電源電圧に連結され、入力端子にゲートが連結され、前記プルアップ手段の入力ノードにソースが連結された第１トランジスターと、
    前記プルアップ手段の入力ノードにドレーンが連結され、前記制御端子にゲートが連結され、ソースが前記第１電源電圧に連結された第２トランジスターと、
    前記プルアップ手段の入力ノードにドレーンが連結され、前記プルダウン手段の入力ノードにゲートが連結され、ソースが前記第１電源電圧に連結された第３トランジスターとを備える、請求項１４に記載のオンガラスシングルチップ液晶表示装置。
16. 前記プルダウン駆動手段は、
    第２電源電圧にドレーンとゲートが共通に連結され、ソースが前記プルダウン手段の入力ノードに連結された第４トランジスターと、
    前記プルダウン手段の入力ノードにドレーンが連結され、前記プルアップ手段の入力ノードにゲートが連結され、ソースが前記第１電源電圧と連結された第５トランジスターとを備える、請求項１４に記載のオンガラスシングルチップ液晶表示装置。
17. 前記シフトレジスタの最後ステージの制御端子は、前記第一ステージの入力端子に連結される、請求項１４に記載のオンガラスシングルチップ液晶表示装置。
18. 前記シフトレジスタの最後ステージの制御端子は、前のステージのプルダウン手段の入力ノードに連結される、請求項１４に記載のオンガラスシングルチップ液晶表示装置。
19. 前記第１基板と接続され前記統合駆動チップに前記外部映像データ及び外部制御信号を提供するためのパターンが単一層に形成された可撓性印刷回路基板をさらに含む、請求項１に記載のオンガラスシングルチップ液晶表示装置。

Images