KR100648141B1 - 표시 장치 및 상기 표시 장치의 구동 방법 - Google Patents

표시 장치 및 상기 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR100648141B1
KR100648141B1 KR1020000029943A KR20000029943A KR100648141B1 KR 100648141 B1 KR100648141 B1 KR 100648141B1 KR 1020000029943 A KR1020000029943 A KR 1020000029943A KR 20000029943 A KR20000029943 A KR 20000029943A KR 100648141 B1 KR100648141 B1 KR 100648141B1
Authority
KR
South Korea
Prior art keywords
display
pixel
pixels
line
vertical
Prior art date
Application number
KR1020000029943A
Other languages
English (en)
Other versions
KR20010020935A (ko
Inventor
우시로노주니치
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20010020935A publication Critical patent/KR20010020935A/ko
Application granted granted Critical
Publication of KR100648141B1 publication Critical patent/KR100648141B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0442—Handling or displaying different aspect ratios, or changing the aspect ratio
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels

Abstract

상이한 종횡비로 화상을 표시하는 것은 메모리와 스캔 컨버터와 같은 회로를 표시를 구동하는 구동 시스템 내로 통합할 필요가 있으므로, 제조 원가를 증가시킨다. 액티브 매트릭스 액정 표시 장치에서 논리 제어 회로는 수직 구동 회로에 부가되고, 종횡비를 전환하기 위한 블랙 표시 펄스(BLK)가 인가될 경우, 화소부의 상부 및 하부(또는 좌측 및 우측)의 특정 영역에 존재하는 화소는 액티브 상태로 설정되고, 액티브 상태로 설정된 영역의 모든 화소에 대해 블랙 레벨 신호가 기록되며, 다른 모든 영역의 화소는 수직 스캐너에 의해 수행된 수직 주사에 의해 화소부에서 라인 단위로 액티브 상태로 순차 설정되고, 표시 신호는 수평 스캐너에 의한 수평 주사에 의해 각 라인에 대해 기록되어, 단순한 디자인, 낮은 제조 원가 및 저 소비 전력을 갖는 상이한 종횡비로의 표시를 가능하게 한다.
액정표시장치, EL표시장치, 액티브매트릭스, 종횡비

Description

표시 장치 및 상기 표시 장치의 구동 방법 {DISPLAY DEVICE AND DRIVE METHOD THEREOF}
도 1은 본 발명의 제1 실시예에 따른 액티브 매트릭스 액정 표시 장치(active matrix liquid crystal display)의 대표적인 구조를 도시하는 개념도.
도 2는 블랙 프레임 표시 회로(A) 및 유효 표시 회로(B)에 대한 상세 회로 구조를 도시하는 회로도.
도 3은 4:3 표시 및 16:9 표시 동안, 수직 시작 펄스(Vst)와 수직 클록 펄스(Vck)에 대한 상부/하부 흑색 표시 펄스(BLK)의 대표적인 타이밍 관계를 도시하는 타이밍도.
도 4는 종횡비가 4:3일 경우의 동작을 예시하는 개념도.
도 5는 표시가 16:9의 종횡비로 이루어질 경우 흑색 표시 영역에서의 동작을 예시하는 개념도.
도 6은 표시가 16:9의 종횡비로 이루어질 경우 유효 표시 영역에서의 동작을 예시하는 개념도.
본 발명은 표시 장치 및 그 표시 장치의 구동 방법에 관한 것으로, 더욱 구체적으로는 상이한 종횡비(aspect ratio)로 표시할 수 있는 표시 장치 및 그 구동 방법에 관한 것이다.
최근에는, 텔레비젼용(NTSC 방식 등)의 4:3 표준 종횡비에 비해, 16:9의 종횡비를 갖는 소위 와이드 비젼(wide vision)(하이 비젼(high vision))이 개발되었다. 비디오 카메라 장치 또한 와이드 비젼을 위한 촬영 모드(filming mode)를 갖는 것이 개발되고 있다. 와이드 비젼의 개발에 의해 표준 텔레비젼 시스템을 위한 4:3의 화면 종횡비를 갖는 표시 장치가 16:9의 종횡비를 갖는 와이드 비젼 표시의 성능을 갖추도록 하는 요구가 증대되고 있다.
와이드 비젼은 대형 화면을 갖는 표시 장치를 요구한다. 많은 공간을 요구하지 않는 전계 발광 표시 장치(electroluminescence display device; EL) 및 액정 표시 장치(liquid crystal display; LCD)와 같은 평판형 표시 장치는 대형 화면 표시 장치로 사용하기에는 이상적이다. 이러한 액정 표시 장치는 이론적으로 적은 구동 전력이 요구되므로 비디오 카메라 장치의 전자 뷰 파인더(electrical view finder; EVF)와 같은 용도로도 사용할 수 있다는 특징이 있다.
그러나, 표시 장치가 상이한 종횡비를 갖는 텔레비젼 시스템과 호환하기 위하여, 종횡비는 사용되는 텔레비젼 시스템에 따라서 전환되어야 한다. 그러므로, 일본국 특개평 제5(1993)-199482호에 예로 개시된 액정 표시 장치에서, 화소가 행렬 상태로 배열되는 유효 표시영역 중 표시 영역의 상단 및 하단에 위치한 소정 수의 화소를 위한 주사 전극(scanning electrode)의 전위(voltage potential)는 신호 전극(signal electrode)의 전위와 동일하게 설계되고 있다. 일본국 특개평 제8(1996)-314421호의 예로 개시된 액정 표시 장치에서는, 유효 표시 영역의 상단 및 하단에 위치한 소정 수의 주사 라인에 흑색 정보(black color information)를 기록하는 처리가 수행된다.
그러나, 상기와 같은 관련된 종래 기술의 예에서, 메모리나 스캔 컨버터와 같은 회로가 상이한 종횡비로 표시하기 위한 표시 장치를 구동하는 구동 시스템에 필요하므로, 이들 회로를 위해 제조 원가가 추가된다는 문제를 초래하였다.
그러므로, 비디오 카메라 장치의 EVF 등에 사용된 것과 같은 액정 표시 장치에서는 단순한 디자인과 저소비 전력이 요구되기 때문에, 가능하다면 낮은 제조 원가와 간단한 구조로 상이한 종횡비로 표시하는 것이 요구된다.
상기한 종래 기술의 문제점의 견지에서, 본 발명은 상이한 종횡비로 표시할 수 있고 단순한 디자인과 낮은 제조 원가를 갖는 표시 장치 및 상기 표시 장치의 구동 방법을 제공하는 목적을 갖는다.
본 발명의 표시 장치는 화소가 행렬 상태로 배열된 화소부, 상기 화소부의 각 화소를 라인 단위로 순차적으로 액티브 상태로 하기 위한 수직 구동 시스템, 제어 신호가 인가될 경우 상기 화소부의 좌측 및 우측 또는 상부 및 하부 상에 위치하는 조정 영역의 화소를 액티브 상태로 하기 위한 제어 회로, 및 상기 제어 회로에 의해 액티브 상태로 설정된 영역의 모든 화소에 대하여 소정의 휘도 레벨 신호를 기록하고, 또한 다른 모든 영역의 화소에 대하여 상기 수직 구동 시스템에 의해 순차적으로 액티브 상태로 된 각 라인에 표시 신호를 기록하기 위한 수평 구동 시스템을 포함한다.
상기 구조를 갖는 표시 장치에서, 제어 회로는, 예컨대 4:3 표시 화면에서 16:9 표시 화면으로 종횡비를 전환하기 위한 제어 신호가 인가될 경우, 화소부의 상부 및 하부(또는 좌측 및 오른쪽)의 특정 영역의 각 화소를 수직 구동 시스템에 의한 수직 주사에 무관하게 액티브 상태로 설정한다. 이 때, 수평 구동 시스템은 화소부에 소정 휘도 레벨 신호를 공급한다. 그러므로, 소정 휘도 레벨의 신호가 화소부의 상부 및 하부(또는 화소부의 좌측/우측)의 특정 영역의 모든 화소에 기록된다. 그러나, 상기 특정 영역 이외의 영역에서, 수직 주사 시스템에서의 수직 주사에 의해 라인 단위로 각 화소를 순차 액티브 시키는 것과 동시에, 표시 신호는 수평 구동 시스템의 수평 주사에 의해 각 라인에 기록된다.
본 발명의 바람직한 실시예에 대해 첨부 도면 1을 참조하여 상세하게 설명한다. 도 1은 본 발명의 제1 실시예에 따른 액티브 매트릭스 액정 표시 장치의 대표적인 구조를 도시하는 개념도이다. 도 1에서, 본 발명의 제1 실시예에 따른 액티브 매트릭스 액정 표시 장치는, 화소가 행렬 형태(매트릭스 형태)로 배열된 화소부(유효 화소 영역)(11), 예컨대 상기 화소부(11) 위에 위치되고, 각 화소 내에 표시 데이터를 도트 시퀀스(dot sequence)로 기록하는 수평(H) 구동 시스템(12), 및 화소부(11)의 예를 들면 좌측에 설치되어 화소의 라인을 선택하는 수직(V) 구동 시스템(13)으로 구성된다.
상기 화소부(11)는 두 개의 투명 절연 기판(예를 들면, 유리 기판) 사이에 액정 물질을 봉입하여 제조된다. 화소부(11)에 행렬 형태로 배열된 각 화소(20)는 스위칭 소자인 폴리 실리콘 TFT(Thin Film Transistor; 21), 상기 TFT(21)의 드레인 전극에 접속된 화소 전극을 갖는 액정 셀(22), 및 상기 TFT(21)의 드레인 전극에 접속된 일측 전극을 갖는 보조 커패시터(23)로 구성된다. 예컨대, 폴리 실리콘으로 이루어진 각 화소(20)의 TFT(21) 게이트 전극은 수직 방향(라인 방향)의 화소수(이하, 수직 화소수(Y)로 지칭함)에 대응하는 y개의 라인에 대한 각 게이트 선(24-1, 24-2,.., 24-y-1, 24-y)에 접속된다.
예컨대, 알루미늄으로 이루어진 TFT(21) 소스 전극은 수평 방향(컬럼 방향)의 화소수(이하, 수평 화소수(X)로 지칭함)에 대응하는 x개의 라인에 해당하는 각 게이트 선(25-1, 25-2,.., 25-x-1, 25-x)에 접속된다. 또한, 액정 셀(22)에서, 예컨대 ITO로 구성되는 대향 전극(opposing electrode)과 예컨대 폴리 실리콘으로 구성되는 보조 커패시터를 위한 타측 전극은 공통 전압(VCOM)이 인가되는 공통 라인(26)에 접속된다.
수평 구동 시스템(12)은 수평 화소수(X)에 대응하는 예를 들면 다수의 시프트 레지스터단(段, stage)으로 이루어진 TFT 소자로 구성되는 H 스캐너(121)와, 상기 수평 화소수(X)에 대응하도록 형성된 x개의 수평 스위치(122-1 내지 122-x)로 구성된다. 수평 클록(Hck)을 수평 시작 펄스(Hst)에 순차 동기시켜 얻어진 각 스테이지용 전달 펄스(transfer pulse)는 H 스캐너(121)에 의해 수평 스캔 펄스로서 순차 전송된다. 수평 스위치(122-1 내지 122-x)는 예컨대 MOS 트랜지스터로 형성되고, H 스캐너(121)로부터 순차 출력된 수평 주사 펄스에 응답하여 순차 턴온되어, 표시 데이터가 화소부(11)의 신호 라인(25-1 내지 25-x)에 공급된다.
예컨대, 4:3의 종횡비를 갖는 표준 텔레비젼 신호를 위한 표준 모드에서 16:9의 와이드 비젼 종횡비를 갖는 와이드 모드로 종횡비를 전환할 경우, 예컨대 TFT 소자로 구성된 수직 구동 시스템(13)은 화면의 상부 및 하부 상에 특정색(예컨대, 검정)을 표시하기 위한 구동이 가능한 구조를 갖는다. 설명을 간단히 하기 위하여, 다음의 예는 화면의 상부 및 하부의 각각 2개의 라인에 흑색 표시를 행하는 경우를 설명한다.
보다 상세하게는, 수직 구동 시스템(13)은 수직 화소수(Y)에 대응하는 다수의 시프트 레지스터단으로 구성된 V 스캐너(131) 및 수직 화소수(Y)에 대응하도록 형성된 y개의 NAND 회로(132-1 내지 132-y)로 구성된 논리 제어 회로(133)를 포함한다. 상기 V 스캐너(131)는 수직 시작 펄스(Vst)를 수직 클록(Vck)에 동기시켜 상기 수직 시작 펄스(Vst)와 수직 클록(Vck)을 순차 전송하여 얻어진 각 스테이지의 전달 펄스를 수직 주사 펄스로서 출력한다. 상기 수직 주사 펄스는 수직 주사 펄스가 논리 제어 회로(133)에 입력될 때에 로우 레벨(L 레벨)이 액티브 상태(액티브 "L")로 되도록 설계된다.
V 스캐너(131)로부터 출력된 수직 주사 펄스는 논리 제어 회로(133)의 각 NAND 회로(132-1 내지 132-y)의 입력 중 하나의 입력으로 순차 공급된다. 그런 다음, 액티브 "L" 펄스 상부/하부 흑색 표시 펄스(BLK)가 화소부(11)의 흑색 표시 영역의 상부 두 개의 라인에 대응하는 NAND 회로(132-1, 132-2) 및 화소부(11)의 흑색 표시 영역의 하부 두 개의 라인에 대응하는 NAND 회로(132-y-1, 132-y)에 인가된다. 상기 상부/하부 흑색 표시 펄스(BLK)는 종횡비의 전환 동작을 제어하기 위한 제어 신호이다. 화소부(11)의 흑색 표시 영역 이외의 영역, 즉 유효 표시 영역의 중앙부의 3번째 라인에서부터 (y-2)번째 라인까지의 라인에 대응하는 NAND 회로(132-3 내지 132-y-2)에는 전원 전압(VDD)이 인가된다.
논리 제어 회로(133)에서, 상부 2개의 라인 부분에 대응하는 NAND 회로(132-1, 132-2) 및 하부 두 개의 라인 부분에 대응하는 NAND 회로(132-y-1, 132-y)는 16:3의 종횡비로 표시할 때에는 흑색 표시를 행하고, 4:3의 종횡비로 표시할 때에는 유효 표시를 행하기 위한 회로부(이하, 블랙 프레임 표시 회로(A)로 지칭함)를 형성한다. 상기 3번째 라인 내지 (y-2)번째 라인까지의 라인에 대응하는 NAND 회로(132-3 내지 132-y-2)는 종횡비에 무관하게 항상(constant) 유효 표시를 행하기 위한 회로부(이하, 유효 표시 회로(B)로 지칭함)를 형성한다.
도 2는 블랙 프레임 표시 회로(A)(NAND 회로 132-1, 132-2, 132-y-1, 132-y) 및 유효 표시 회로(B)(NAND 회로 132-3 내지 132-y-2)에 대한 상세한 회로 구조를 도시하는 회로도이다.
블랙 프레임 표시 회로(A)는 네거티브 전원(Vss) 라인(15) 및 포지티브 전원(Vdd) 라인(14) 사이에 직렬로 접속된 p형 FET(31)와 n형 FET(32, 33), 및 p형 FET(31)와 병렬로 접속된 p형 FET(34)로 구성된다. p형 FET(31) 및 n형 FET(32)를 위한 게이트 전극은 제어선(16)에 공통으로 접속되고, 인버터(INV)를 경유하여 상부/하부 흑색 표시 펄스(BLK)가 공급된다. n형 FET(33) 및 p형 FET(34)의 게이트 전극은 V 스캐너(131)로부터 출력된 2번째 라인의 수직 주사 펄스가 인가된다.
유효 표시 회로(B)는 상기 네거티브 전원(Vss) 라인(15) 및 포지티브 전원(Vdd) 라인(14) 사이에 직렬로 접속된 p형 FET(41)와 n형 FET(42, 43), 및 상기 p형 FET(41)와 병렬로 접속된 p형 FET(44)로 구성된다. p형 FET(41)와 n형 FET(42)를 위한 게이트 전극은 Vdd 라인(14)에 공통으로 접속된다. n형 FET(43) 및 p형 FET(44)의 게이트 전극은 V 스캐너(131)로부터 출력된 3번째 라인의 수직 주사 펄스가 인가된다.
이상의 설명은 기재를 간단히 하기 위하여 화면의 각 상부 및 하부 상에 두 개의 라인에 의한 흑색 표시를 기술하였다. 그러나 사실, 수직 화소수를 Y라 하고, 수평 화소수를 X라 하고, 수평 방향과 수직 방향의 화소 피치를 동일하게 설정하면, 4:3의 종횡비를 갖는 화면에서는 Y는 X·3/4이 된다.
그러나, 16:9의 종횡비를 달성하기 위해서는, 논리 제어 회로(133)에서, V 스캐너(131)의 첫 번째 단에서부터 (1/8·Y) 단까지와, (7/8·Y＋1) 단에서부터 마지막 단까지의 단에 대응하는 NAND 회로를 블랙 프레임 표시 회로(A)로 구성하고, 나머지 모든 NAND 회로를 유효 표시 회로(B)로 구성하도록 한다.
일 예로서, 수평 화소수 X = 320개, 수직 화소수 Y = 240개를 갖는 화소부(11)의 화소 어레이에서, 블랙 프레임 표시 회로(A)는 V 스캐너의 첫 번째 단에서부터 30번째 단까지, 그리고 211번째 단에서부터 마지막 단까지의 단에 대응하는 NAND 회로로 구성되는 반면에, 유효 표시 회로(B)는 31번째 단에서부터 210번째 단까지의 NAND 회로로 구성된다. 수평 방향과 수직 방향에서의 화소 크기가 상이할 경우에는 상기에 정해진 것과 같은 단의 수 또한 상이하게 된다.
도 3은 4:3의 종횡비로 표시하는 동안과 16:9의 종횡비로 표시하는 동안의 V 스캐너(131)에서의 수직 시작 펄스(Vst) 및 수직 클록 펄스(Vck)에 대한 상부/하부 흑색 표시 펄스(BLK)의 대표적인 타이밍 관계를 도시하는 타이밍도이다. 타이밍도를 통해 명확하게 알 수 있는 바와 같이, 4:3 종횡비로 표시하는 동안의 상부/하부 흑색 표시 펄스(BLK)가 항상 "L" 레벨 상태이며, 16:9 종횡비로 표시하는 동안의 상부/하부 흑색 표시 펄스(BLK)가 흑색 표시 영역에서는 "H" 레벨 상태이고, 유효 표시 영역에서는 "L" 레벨로 설정되도록 타이밍이 설정된다.
이하에서는, 상기와 같이 구성된 화소부(11)(X = 320, Y = 240)에 대하여, 4:3의 종횡비로 표시할 때와 16:9의 종횡비로 표시할 때의 각각의 표시 동작이 설명된다.
4:3 종횡비로 표시가 이루어지는 경우, 도 4에 도시된 바와 같이, 상부/하부 흑색 표시 펄스(BLK)는 항상 "L"로 설정되고, 이 상태가 NAND 회로(132-1 내지 132-30, 132-211 내지 132-240)의 각각의 하나의 입력(네거티브 입력)에 입력된다. 전원 전압(Vdd)은 NAND 회로(132-31 내지 132-210)의 각각의 다른 하나의 입력에 인가된다.
이 상태에서, V 스캐너(131)로부터 순차 출력된 수직 주사 펄스의 액티브 "L"이 NAND 회로(132-1 내지 132-240)의 다른 입력에 제공됨에 따라, NAND 회로(132-1 내지 132-240)로부터의 출력이 "H"로 순차 설정되어, 화소부(11)의 각 게이트 선(게이트 선(도 1의 게이트 선(24-1 내지 24-7)에 해당)이 액티브 상태로 순차 설정된다.
한편, 수평 구동 시스템(12)에서, 수직 주사 시스템(13)에 의한 수직 주사에 의해 순차 선택된 각 라인에 대해, 수평 스위치(122-1 내지 122-x)가 H 스캐너(121)로부터 순차 출력된 수평 스캔 펄스에 응답하여 온 상태로 설정되어, 표시 데이터가 화소부(11)의 신호선(1)(도 1의 신호선(25-1 내지 25-x)에 해당)에 공급된다. 그 결과, 4:3 종횡비를 갖는 표시 화상이 만들어진다.
다음으로, 16:9 종횡비로 표시할 때에는, 흑색 표시 영역의 표시 기간에서, 도 5에 도시된 바와 같이, 상부/하부 흑색 표시 펄스(BLK)가 "H" 레벨로 설정되고, 이 레벨이 NAND 회로(132-1 내지 132-30) 및 NAND 회로(132-211 내지 132-240)에 각각 네거티브 입력으로서 입력된다. 그러므로, NAND 회로(132-1 내지 132-30) 및 NAND 회로(132-211 내지 132-240)의 각각의 출력이 "H" 레벨로 설정되고, 상부/하부 흑색 표시 영역의 각 게이트 선이 액티브 상태로 설정된다.
한편, 흑색 표시 영역에 대한 표시 기간에서, 블랙 레벨 신호가 표시 신호로서 수평 구동 시스템(12)에 입력된다. 그런 다음, 수평 스위치(122-1 내지 122-x)가 H 스캐너(121)로부터 순차 출력된 수평 스캔 펄스에 응답하여 온 상태로 순차 설정되어, 블랙 레벨 신호가 화소부(11)의 신호선에 공급되므로, 게이트 선이 액티브되어 있는 상부 및 하부 흑색 표시 영역의 화소에 대해 블랙 레벨 신호의 기록이 일괄적으로 이루어진다.
4:3 종횡비의 표시 모드와 마찬가지로 16:9 종횡비의 표시 모드에 진입할 시에, 수직 주사 시스템(13)에서는 수직 주사가 수행된다. 그러나, NAND 회로(132-211 내지 132-240) 뿐만 아니라 NAND 회로(132-1 내지 132-30)의 각각의 출력이 블랙 표시 영역을 위한 표시 기간에 상부/하부 흑색 표시 펄스(BLK)에 의해 "H" 레벨로 설정되기 때문에, 상부/하부 블랙 표시 영역의 모든 화소에 대해 블랙 레벨 신호가 기록된다.
수직 주사가 진행되고, 유효 표시 영역에 대한 표시 기간이 되면, 도 6에 도시한 바와 같이, 상부/하부 흑색 표시 펄스(BLK)는 "L" 레벨로 설정되고, 이 레벨이 NAND 회로(132-211 내지 132-240) 뿐만 아니라 NAND 회로(132-1 내지 132-30)에 네거티브 입력으로서 입력된다. 그러므로, NAND 회로(132-1 내지 132-30) 및 NAND 회로(132-211 내지 132-240)의 각각의 출력은 "L" 레벨로 되어, 상부/하부 블랙 표시 영역의 각각의 게이트가 비액티브 상태로 된다.
그런 다음, 유효 표시 영역에 대한 표시 기간에서, 표시 영역을 담당하는 NAND 회로(132-31 내지 132-210)의 각각의 입력에 전원 전압(Vdd)이 인가되므로, V 스캐너(131)로부터 순차 출력된 액티브 "L"의 수직 주사 펄스를 NAND 회로(132-31 내지 132-210)의 입력에 인가함으로써, 이들 NAND 회로(132-31 내지 132-210)의 출력이 "H" 레벨로 순차 설정되고, 유효 화소 영역의 각각의 게이트 선이 액티브 상태로 순차 설정된다.
그러나, 유효 표시 영역에 대한 표시 기간에서, 통상의 화상 신호가 수평 구동 시스템(12)에 표시 신호로서 입력된다. 수평 구동 시스템(12)에서, 수직 주사 시스템(13)에 의한 수직 주사에 의해 순차 선택된 라인마다, 수평 스위치(122-1 내지 122-x)가 H 스캐너(121)로부터 순차 출력된 주사 펄스에 응답하여 온 상태로 순차 설정되어, 화상 신호가 화소부(11)의 신호선에 공급된다.
이로써, 유효 표시 영역, 즉 31번째 라인에서부터 210번째 라인까지의 각 라인의 화소에 대해 화상 신호의 도트 순차 기록 동작이 수행된다. 그 결과, 화소부(11)의 흑색 표시 영역의 상부/하부에는 블랙 레벨 신호가 기록된다. 통상의 화상 신호가 유효 표시 영역의 화소부(11)의 중앙부에 기록되기 때문에, 16:9의 종횡비를 갖는 표시 화상이 만들어진다.
상기에 기술된 바와 같이, 본 실시예의 액티브 매트릭스 액정 표시 장치에서는 수직 구동 시스템(13)에 논리 제어 회로(133)를 부가하는 동시에, 종횡비를 전환하기 위한 제어 신호로서 흑색 표시 펄스(BLK)가 외부 신호 발생부(source)로부터 입력되기 때문에, 외부 제어 신호를 위한 단지 하나의 제어 단자만이 필요로로 되어 구조가 단순해지며, 따라서 상이한 종횡비(본 실시예에서는 4:3과 16:9)의 표시를 간편한 설계, 저비용, 및 낮은 전력 소모로 실현할 수 있다.
상기 실시예에서는 NAND 회로를 사용하여 논리 제어 회로(133)를 구성한 예를 설명하였지만, V 스캐너(131)로부터 출력된 수직 주사 펄스 또는 흑색 표시 펄스(BLK)의 논리(극성)를 조정함으로써, NOR 회로 등을 이용하여도 동일한 작용을 하는 논리 제어 회로를 구성하는 것이 가능하다.
또한, 상기 실시예에서는 4:3의 종횡비를 갖는 화면을 기준으로 하였지만, 그 화면의 상하에 블랙 프레임 표시(black frame display)를 실시함으로써 16:9의 종횡비가 달성될 수 있다. 16:9의 종횡비를 기준으로 하는 화면에 대해서는, 수평 구동 시스템(12)측에 동일한 논리 제어 회로를 부가하고, 흑색 표시 펄스(BLK)를 추가로 입력함으로써, 화면의 우측 및 좌측 양측에서 블랙 프레임 표시를 행하여 4:4의 종횡비를 실현할 수 있다. 이 경우에, H 스캐너(121)의 전달 펄스는 흑색 표시 펄스(BLK)가 "H" 레벨로 되는 기간 중의 적어도 1회의 스캔 사이클을 종료하고, 표시 신호 입력으로서의 블랙 레벨 신호로 신호 라인 샘플링이 수행되어야 한다.
또한, 상기 실시예에서는 화면의 상하(또는 좌우)에 블랙 레벨 신호를 기록하고, 블랙 프레임 표시를 행하는 것에 의해 상이한 종횡비를 실현하였지만, 반드시 블랙 프레임 표시로 한정되지 않고, 다른 휘도 레벨 신호를 기록함으로써 상이한 종횡비를 실현하는 것이 가능하다.
또한, 상기 실시예에서는, 화소의 표시 소자로서 액정 셀을 사용하는 액정 표시 장치를 기술하였지만, 화소의 표시 소자로서 예를 들면 EL 소자를 사용하는 전계 발광 표시 장치(EL)와 같은 액티브 매트릭스 표시 장치가 사용될 수 있다.
전술한 바와 같이, 본 발명에서는, 상이한 종횡비를 표시할 수 있는 EL 표시 장치나 액정 표시 장치 등을 이용한 표시 장치에서, 간략한 구조의 제어 회로를 추가하고, 외부 제어 신호를 인가하여 종횡비의 전환을 제어함으로써, 단지 하나의 제어 단자를 추가하는 간단한 구성으로 이루어지기 때문에, 상이한 종횡비의 표시가 간략한 구조, 저비용 및 낮은 전력 소모로 실현 가능하게 된다.

Claims (8)

  1. 화소가 행렬 형태로 배열된 화소부;
    상기 화소부의 각 화소를 라인 단위로 순차 액티브 상태로 하는 수직 구동 시스템;
    상기 화소부의 좌측 및 우측 또는 상부 및 하부의 특정 영역의 화소를 제어 신호를 인가하여 액티브 상태로 하는 제어 회로; 및
    상기 제어 회로에 의해 액티브 상태로 된 영역의 모든 화소에 대하여는 소정의 휘도 레벨 신호를 기록하고, 또한 그 이외의 모든 영역의 화소에 대하여는 상기 수직 구동 시스템에 의해 순차 액티브 상태로 된 각각의 라인에 표시 신호를 기록하는 수평 구동 시스템
    을 포함하는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서,
    상기 소정의 휘도 레벨 신호가 블랙 레벨 신호인 것을 특징으로 하는 표시 장치.
  3. 제1항에 있어서,
    상기 제어 회로는,
    각각의 라인에 대해 형성되어, 그 출력에 의해 각각의 화소를 액티브 상태로 하는 복수 개의 2-입력 게이트 회로를 포함하고,
    상기 복수 개의 게이트 회로 중에서 상기 특정 영역에 대응하는 소정 수의 게이트 회로의 각각은 상기 화소부의 각각의 화소를 라인 방향으로 주사하는 수직 주사 신호 및 상기 제어 신호를 위한 두 개의 입력을 가지며,
    상기 특정 영역 이외의 영역에 대응하는 복수 개의 게이트 회로의 각각은 상기 화소부의 각각의 화소를 라인 방향으로 주사하는 수직 주사 신호와, 상기 수직 주사 신호를 변화없이 그대로 통과시키는 고정 레벨의 신호를 위한 두 개의 입력을 갖는 것을 특징으로 하는 표시 장치.
  4. 제3항에 있어서,
    상기 화소부의 화소수로 결정되는 표시 화면은 4:3의 종횡비를 갖고,
    상기 특정 영역에 대응하는 소정 수의 게이트 회로는, 상기 화소부의 첫 번째 라인에서부터 [수직 화소수의 1/8] 번째 라인까지의 각각의 라인에 대응하는 게이트 회로, 및 [(수직 화소수의 7/8) + 1] 번째 라인에서부터 마지막 번째 라인까지의 각각의 라인에 대응하는 게이트 회로인 것을 특징으로 하는 표시 장치.
  5. 제4항에 있어서,
    상기 제어 신호는, 4:3 종횡비의 표시 동안에는 상기 수직 주사 신호를 변화없이 그대로 통과시키는 제1 레벨 신호이며, 16:9 종횡비의 표시 동안에는 상기 특정 영역의 각각의 화소를 액티브 상태로 하는 제2 레벨 신호이고, 상기 특정 영역 이외의 영역에서는 상기 수직 주사 신호를 변화없이 그대로 통과시키는 제1 레벨 신호인 것을 특징으로 하는 표시 장치.
  6. 제1항에 있어서,
    상기 화소의 표시 소자가 액정 셀인 것을 특징으로 하는 표시 장치.
  7. 제1항에 있어서,
    상기 화소의 표시 소자가 전계 발광 소자인 것을 특징으로 하는 표시 장치.
  8. 화소가 행렬 형태로 배열된 화소부를 갖는 표시 장치의 구동 방법에 있어서,
    제어 신호가 인가될 때에 상기 화소부의 좌측 및 우측 또는 상부 및 하부의 특정 영역의 화소를 액티브 상태로 하고, 액티브 상태로 된 상기 영역의 모든 화소에 대해 소정의 휘도 레벨 신호를 기록하고, 그 외의 영역의 모든 화소에 대해서는 상기 화소부의 화소의 각각의 라인을 순차 액티브 상태로 하면서 각각의 라인에 표시 신호를 기록하는 표시 장치의 구동 방법.
KR1020000029943A 1999-06-02 2000-06-01 표시 장치 및 상기 표시 장치의 구동 방법 KR100648141B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP15471899 1999-06-02
JP99-154718 1999-06-02
JP2000-120744 2000-04-21
JP2000120744A JP2001051643A (ja) 1999-06-02 2000-04-21 表示装置およびその駆動方法

Publications (2)

Publication Number Publication Date
KR20010020935A KR20010020935A (ko) 2001-03-15
KR100648141B1 true KR100648141B1 (ko) 2006-11-24

Family

ID=26482930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000029943A KR100648141B1 (ko) 1999-06-02 2000-06-01 표시 장치 및 상기 표시 장치의 구동 방법

Country Status (3)

Country Link
US (1) US6583779B1 (ko)
JP (1) JP2001051643A (ko)
KR (1) KR100648141B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4013293B2 (ja) * 1997-09-01 2007-11-28 セイコーエプソン株式会社 表示装置兼用型イメージセンサ装置及びアクティブマトリクス型表示装置
JP2002268608A (ja) * 2001-03-08 2002-09-20 Matsushita Electric Ind Co Ltd 液晶表示装置及びこれを用いた画像表示応用装置
JP2004012872A (ja) * 2002-06-07 2004-01-15 Nec Electronics Corp 表示装置及びその駆動方法
KR100616711B1 (ko) * 2003-06-20 2006-08-28 엘지.필립스 엘시디 주식회사 액정표시장치의 구동회로
US7274382B2 (en) * 2003-07-16 2007-09-25 Plut William J Customizable background sizes and controls for changing background size
US7928994B2 (en) 2003-07-16 2011-04-19 Transpacific Image, Llc Graphics items that extend outside a background perimeter
JP2005284174A (ja) * 2004-03-30 2005-10-13 Casio Comput Co Ltd 表示装置及びその駆動回路
JP4846217B2 (ja) * 2004-09-17 2011-12-28 東芝モバイルディスプレイ株式会社 液晶表示装置
JP4810910B2 (ja) * 2005-07-26 2011-11-09 エプソンイメージングデバイス株式会社 電気光学装置、駆動方法および電子機器
JP5087891B2 (ja) * 2006-09-12 2012-12-05 セイコーエプソン株式会社 駆動回路、電気光学装置及び電子機器
CN101409053B (zh) * 2007-10-11 2011-03-16 联咏科技股份有限公司 驱动装置及其系统与方法
JP2010008521A (ja) * 2008-06-25 2010-01-14 Sony Corp 表示装置
KR102036641B1 (ko) 2012-11-06 2019-10-28 삼성디스플레이 주식회사 표시 장치 및 그것의 동작 방법
KR20160074761A (ko) * 2014-12-18 2016-06-29 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20180066338A (ko) 2016-12-07 2018-06-19 삼성디스플레이 주식회사 표시 장치
EP4088178A1 (en) * 2020-01-08 2022-11-16 Snap Inc. Systems and methods for updating an image displayed on a display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940005240B1 (ko) * 1990-05-07 1994-06-15 후지스 가부시끼가이샤 고성능 엑티브 매트릭스(active matrix)형 표시장치
JPH0879663A (ja) * 1994-09-07 1996-03-22 Sharp Corp 駆動回路及び表示装置
TW408242B (en) * 1997-03-27 2000-10-11 Toshiba Corp Flat-panel display device and display method

Also Published As

Publication number Publication date
JP2001051643A (ja) 2001-02-23
US6583779B1 (en) 2003-06-24
KR20010020935A (ko) 2001-03-15

Similar Documents

Publication Publication Date Title
US7508479B2 (en) Liquid crystal display
US7777737B2 (en) Active matrix type liquid crystal display device
EP1020840B1 (en) Electrooptic device and electronic device
JP2937130B2 (ja) アクティブマトリクス型液晶表示装置
US7839374B2 (en) Liquid crystal display device and method of driving the same
KR100648141B1 (ko) 표시 장치 및 상기 표시 장치의 구동 방법
JP5049400B2 (ja) オンガラスシングルチップ液晶表示装置
US7148870B2 (en) Flat-panel display device
KR19980063954A (ko) 신호선 구동 회로를 감소시킨 활성 매트릭스 표시 시스템
JP2004309669A (ja) アクティブマトリクス型表示装置とその駆動方法
US6897841B2 (en) Liquid crystal display device and electronic apparatus comprising it
JP2001134245A (ja) 液晶表示装置
KR20020052137A (ko) 액정표시장치
US7002563B2 (en) Driving method for flat-panel display device
JP4062766B2 (ja) 電子機器および表示装置
KR100549321B1 (ko) 평면표시장치와 그 제조방법
US20110063260A1 (en) Driving circuit for liquid crystal display
US20060181495A1 (en) Active matrix array device
JP3131411B2 (ja) 液晶ディスプレイ装置
JPS6152631A (ja) アクティブマトリクス表示装置
JP3968925B2 (ja) 表示駆動装置
JP3433022B2 (ja) 液晶表示装置
JP3192547B2 (ja) 液晶表示装置の駆動方法
JP4470507B2 (ja) 表示装置
JP2004233386A (ja) 液晶駆動回路及びアクティブマトリクス型液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee