JP3433022B2

JP3433022B2 - 液晶表示装置

Info

Publication number: JP3433022B2
Application number: JP25051396A
Authority: JP
Inventors: 雅行古河; 勝也木原
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1996-09-20
Filing date: 1996-09-20
Publication date: 2003-08-04
Anticipated expiration: 2016-09-20
Also published as: JPH1096892A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多結晶半導体層を
用いた薄膜トランジスタ（ＴＦＴ：Thin FilmTransisto
r）を、表示部にマトリクス状に配置するとともに、周
縁部にもゲートアレイを形成すべく配置することで、駆
動回路を内蔵した駆動回路一体型の液晶表示装置（ＬＣ
Ｄ：Liquid Crystal Display）に関し、特に、駆動回路
部の動作方向を自在に変えて汎用性を高めたＬＣＤに関
する。

【０００２】

【従来の技術】ＬＣＤは小型、薄型、低消費電力などの
利点があり、ＯＡ機器、ＡＶ機器などの分野で実用化が
進んでいる。特に、スイッチング素子として、ＴＦＴを
用いたアクティブマトリクス型は、原理的にデューティ
比１００％のスタティック駆動をマルチプレクス的に行
うことができ、大画面、高精細な動画ディスプレイに使
用されている。

【０００３】近年、ＴＦＴのチャンネル層として多結晶
（ポリ）シリコン（ｐ−Ｓｉ）を用いることによって、
マトリクス表示部と周辺駆動回路部を同一基板上に形成
した駆動回路一体型のＬＣＤが開発されている。一般
に、ｐ−Ｓｉは非晶質シリコン（ａ−Ｓｉ）に比べて移
動度が高い。このため、ＴＦＴが小型化され、高精細化
が実現される。また、ゲートセルフアライン構造による
微細化、寄生容量の縮小による高速化が達成されるた
め、ｎ−ｃｈＴＦＴとｐ−ｃｈＴＦＴからなるＣＭＯＳ
トランジスタを形成することにより、高速駆動回路を構
成することができる。このように、駆動回路部を同一基
板上にマトリクス表示部と一体形成することにより、製
造コストの削減、ＬＣＤモジュールの小型化が実現され
る。

【０００４】図６はＬＣＤの構成を示すブロック図であ
る。中央のマトリクス回路は表示部である。走査線であ
るゲートライン（ＧＬ）と信号線であるドレインライン
（ＤＬ）が横縦に配置形成され、その交差部にはＴＦＴ
（ＳＥ）が形成されている。ＴＦＴ（ＳＥ）には、液晶
駆動用の画素容量（ＬＣ）及び電荷保持用の補助容量の
（ＳＣ）の一方の電極が接続されている。画素容量（Ｌ
Ｃ）の他方の電極は、液晶層を挟んで対向配置された別
の基板上に全面的に形成されている。即ち、画素容量
（ＬＣ）は表示電極により液晶及び共通電極が区画され
てなり、これにＴＦＴ（ＳＥ）が接続されて表示画素が
構成されている。

【０００５】表示部の周辺には、主としてシフトレジス
タとサンプリング回路からなるドレインドライバー（Ｄ
Ｄ）と、主としてシフトレジスタからなるゲートドライ
バー（ＧＤ）が配置されている。これら、ゲートドライ
バー（ＧＤ）及びドレインドライバー（ＤＤ）は、ＴＦ
ＴのＣＭＯＳにより構成されており、画素部のＴＦＴ
（ＳＥ）と同様、ｐ−Ｓｉを用いて同一基板上に一体的
に形成されている。

【０００６】ドレインドライバー（ＤＤ）は、水平シフ
トレジスタと、水平シフトレジスタの各段出力によりＯ
Ｎ／ＯＦＦが制御されるサンプリング用トランスファゲ
ートよりなる。サンプリングゲートの一方の端子には、
ビデオデータラインが接続され、外部集積回路において
作成された原画信号が供給されている。また、他方の端
子には、各々ドレインライン（ＤＬ）が接続されてい
る。水平シフトレジスタには水平クロック信号ＨＣＬＫ
とその反転クロック信号＊ＨＣＬＫ及び水平スタートパ
ルスＨＳＴが供給され、垂直シフトレジスタには垂直ク
ロック信号ＶＣＬＫとその反転クロック信号＊ＶＣＬＫ
及び垂直スタートパルスＶＳＴが供給されている。水平
シフトレジスタと垂直シフトレジスタは、タイミングを
合わせてスタートされる。そして、行列的に指定された
１点に合致する画素信号電圧がサンプリングされて各ド
レインライン（ＤＬ）へ供給され、ゲートライン（Ｇ
Ｌ）の選択中にＯＮされたＴＦＴ（ＳＥ）を介して、画
素容量（ＬＣ）へと充電される。

【０００７】

【発明が解決しようとする課題】Ｒ、Ｇ、Ｂの３枚のＬ
ＣＤを、レンズ及び反射板とともに所定の光学系を構成
すべく設置して、スクリーン上に拡大投影するプロジェ
クターにおいては、各ＬＣＤにより映出される画像が合
致しなければならず、ＬＣＤの配置方法に制限を与える
こととなっていた。即ち、画像の上下、あるいは左右方
向を合わせるべく配置が要され、ＬＣＤの設置態様の自
由度を低減していた。また、ＬＣＤの設置態様の自由度
を確保するためには、ＬＣＤの配置方法に合わせて、異
なるＬＣＤを作製しなければならない。少品種、大量生
産により製造コストの削減を実現するためには、表示デ
ータの書き込み位置を上下、あるいは左右で対称的に反
転可能としなければならない。

【０００８】シフトレジスタは、各出力段が、直列接続
されたデータシフト用のクロックドインバータとインバ
ータ及びインバータに逆並列に接続されたクロックドイ
ンバータからなり、データシフト用のクロックインバー
タに供給されるシフトクロックは１段毎に極性が逆にさ
れている。即ち、クロック信号と反転クロック信号は１
段ごとに交互に供給される。

【０００９】従って、水平シフトレジスタのシフト方向
を左右双方向とした場合、シフトレジスタの左端段と右
端段のシフトクロックが、各々クロック信号ＣＫと反転
クロック信号＊ＣＫとで異なっていると、スタートパル
スに合致するシフトクロックが異なり、左または右のい
ずれかでスタートパルスが取り込まれずにシフト動作が
スタートしない問題があった。

【００１０】また、ｐ−ＳｉＴＦＴからなる論理ゲート
の高抵抗による信号歪みによる速度不足を補う構成とし
て、水平シフトレジスタの出力を２クロック分以上に長
くした構成や、水平シフトレジスタを複数系列設けてク
ロック周波数に余裕を持たせた構成が採用される。この
場合、隣接あるいは近隣の数列間で、同一のビデオデー
タラインに接続された複数のサンプリングゲートがＯＮ
された期間があるため、これらのサンプリングゲート及
びビデオデータラインを介して複数のドレインライン
（ＤＬ）が接続された状態が生じる。原画信号は、サン
プリングゲートがＯＦＦした瞬間の電圧がサンプリング
され、画素信号電圧として各ドレインライン（ＤＬ）に
供給されるが、この際、サンプリングゲートがＯＦＦす
る直前に、当該サンプリングゲートを含んだ複数のサン
プリングゲートがＯＮされており、これらとビデオデー
タラインを介して接続された複数のドレインライン（Ｄ
Ｌ）が寄生容量となっている。そして、当該サンプリン
グゲートがＯＦＦとなるシフトクロックのエッジにおい
て、同時に数列分先にあたる列に対応するサンプリング
ゲートがＯＮとなると、これに伴って、当該ドレインラ
イン（ＤＬ）を含んだ寄生容量の電荷の移動のために、
瞬間的に信号の歪みが生じる。即ち、当該サンプリング
ゲートがＯＦＦとなる瞬間に、数列先にあるドレインラ
イン（ＤＬ）に信号電荷が供給されるため、当該ドレイ
ンライン（ＤＬ）に与えられた信号電圧が一瞬歪んでし
まう。このような原画信号のサンプリング時の歪みは、
表示部の中央部においては、ビデオデータライン及びＯ
Ｎされたサンプリングゲートを介して接続されるドレイ
ンライン（ＤＬ）の本数は、常に同じであるため、一定
の歪みを含んだ画素信号電圧として、各画素に書き込ま
れるため、表示にムラが生じることはない。しかし、表
示部の端部では、当該サンプリングゲートと同じビデオ
データラインに接続された数列先のサンプリングゲート
がＯＮするといったことが無くなり、中央部と同様の信
号歪みが画素信号電圧に与えられることがない。従っ
て、中央部と端部で、画素信号電圧に差が生じて、コン
トラスト比や、輝度が異なり、表示にムラがでる問題と
なっていた。

【００１１】

【課題を解決するための手段】本発明は、この課題を解
決するために成され、液晶を挟んで対向配置された一対
の電極基板の一方の対向面の表示部に、複数のゲートラ
インおよびドレインラインが互いに交差して配置され、
これら各交差部に多結晶半導体を用いた第１群の薄膜ト
ランジスタと、この第１群の薄膜トランジスタに各々接
続された液晶駆動用の表示電極とからなる表示画素が形
成されて、行列状に配列され、かつ、前記対向面の周縁
部に、前記第１群の薄膜トランジスタと同じ多結晶半導
体を用いた第２群の薄膜トランジスタが配置されて、前
記各ゲートラインに順次に走査信号電圧を印加する垂直
シフトレジスタからなるゲートドライバー及び外部から
供給された原画信号より前記各ドレインラインに対応す
る画素信号電圧をサンプリングするサンプリングゲート
と前記画素信号電圧をサンプリングすべく前記サンプリ
ングゲートを順次に導通状態とする水平シフトレジスタ
とからなるドレインドライバーとが構成された液晶表示
装置において、前記水平シフトレジスタは、左方向／右
方向に切り換え可能の双方向シフトレジスタであり、か
つ、少なくとも右方向シフト時のスタートパルスの供給
される出力段と左方向シフト時のスタートパルスが供給
された出力段の間の出力段数は奇数であり、前記表示部
の左右両側には、前記水平シフトレジスタの出力段数に
合致すべく対応づけられた調整用表示画素が付加配置さ
れている構成である。

【００１２】これにより、水平シフトレジスタの左側段
と右側段のシフトクロックは、同じ位相のクロック信号
が供給されるため、スタートパルスの供給段を左右で切
り換えるのみで、右／左双方向のシフトレジスタが得ら
れる。特に、前記表示画素の片側端部に追加配列される
調整用表示画素の列数は、前記水平シフトレジスタの各
段出力が同時にハイレベルとなる出力段数と、前記シフ
トレジスタの各同一段出力により制御されるサンプリン
グゲート数との積以上とした構成である。

【００１３】これにより、有効表示部の端部において、
中央部と同様に、周辺表示画素からの電気的影響を同等
に受けるため、有効表示領域の全域にわたって、均一な
表示品位が得られる。特に、前記水平シフトレジスタの
右方向時のスタートパルスは、前記表示画素に対応づけ
られた出力段数との合計段数が奇数となるように前記調
整用表示画素に対応づけられた出力段が含まれた、ある
いは含まれない左端段に供給され、前記水平シフトレジ
スタの左方向時のスタートパルスは、前記表示画素に対
応づけられた出力段数との合計段数が奇数となるように
前記調整用表示画素に対応づけられた出力段が含まれ
た、あるいは含まれない右端段に供給される構成であ
る。

【００１４】これにより、追加される調整用表示画素の
列数が多くなった場合でも、水平走査期間のうちの、調
整用表示画素に占める時間が短くなり、有効表示部の走
査期間が節約される。

【００１５】

【発明の実施の形態】図１に、本発明の第１実施の形態
にかかるドレインドライバーの構成を示す。図の中央部
は、各出力段（Ｓ／Ｒ）が、直列接続されたクロックド
インバータとインバータ及びインバータに逆並列に接続
されたクロックドインバータからなる水平シフトレジス
タ（１）であり、各出力段（Ｓ／Ｒ）の出力は各トラン
スファゲート（２）のオン／オフを制御している。ま
た、各サンプリング用トランスファゲート（２）には、
ビデオデータライン（ＶＤ）が共通に供給されており、
各サンプリングゲート（２）の出力はドレインラインに
供給され、図の下部のマトリクス表示部（３）の各列に
送出されている。表示部（３）に走査信号が与えられて
選択された行に関して、各表示画素（ＰＸ）へ供給すべ
き画素信号電圧は、外付け集積回路で作成された原画信
号としてビデオデータライン（ＶＤ）に供給される。原
画信号は、水平シフトレジスタ（１）のシフト動作によ
り制御されて順にオンされたサンプリングゲート（２）
により、各水平走査期間中の各列に割り当てられたタイ
ミングでサンプル・ホールドされ、行列的に指定された
各表示画素に対応する画素信号電圧として各表示画素
（ＰＸ）に与えられる。なお、水平シフトレジスタ
（１）の各出力段（Ｓ／Ｒ）は、そのシフト動作が１段
おきにクロック信号ＣＫと反転クロック信号＊ＣＫによ
り制御されるとともに、電荷安定動作が反転クロック信
号＊ＣＫとクロック信号ＣＫにより制御される。

【００１６】本実施の形態では、水平シフトレジスタ
（１）は、シフト方向を左方向／右方向の双方に切り換
え可能な双方向シフトレジスタである。また、マトリク
ス表示部の両端には数列の調整用表示画素（ＤＰ）が設
けられている。右方向シフト時には、スタートパルス
（ＳＴＲ）は、水平シフトレジスタ（１）の左端段に供
給される。そして、左端段では、このスタートパルス
（ＳＴＲ）にクロック信号ＣＫが合致して右シフト動作
が開始される。一方、左方向シフト時には、スタートパ
ルス（ＳＴＬ）は、水平シフトレジスタ（１）の右端段
に供給され、クロック信号ＣＫがこれに合致して左シフ
ト動作が開始される。本実施の形態では、表示画素（Ｐ
Ｘ）に対応づけられた水平シフトレジスタ（１）の出力
段数は偶数であるが、その左端に２段、右端に３段の出
力端（Ｓ／Ｒ）が付加され、これに対応づけて、表示部
の左端に２列と右端に３列を調整用表示画素（ＤＰ）が
付加配列して全段数を奇数としている。これら調整用表
示画素（ＤＰ）は、表示が行われない画素であり、例え
ば対向基板側に形成された遮光層により覆われている。

【００１７】図２は、この水平シフトレジスタ（１）の
動作のタイミング図である。シフトクロックであるクロ
ック信号ＣＫと反転クロック信号＊ＣＫが互いに逆極性
の信号となっている。スタートパルスＳＴはクロック信
号に合致するように供給され、シフト動作が開始され
る。１段目では、スタートパルスＳＴに合致したクロッ
ク信号ＣＫがハイとなった１／２クロック期間と次の１
／２クロック期間にハイレベルが出力される（ＯＵＴ
１）。２段目では、クロック信号ＣＫに続いて反転クロ
ック信号＊ＣＫがハイとなる１／２クロック期間と、こ
れに続く１／２クロック期間にハイレベルが出力される
（ＯＵＴ２）。即ち、隣接する段は、１／２クロック期
間ずつ重なってハイレベルが出力される。

【００１８】各段出力（ＯＵＴ１，・・ＯＵＴｎ，・
・）は、各サンプリングゲートをＯＮとし、これらサン
プリングゲート（２）がＯＦＦする瞬間の原画信号電圧
を、画素信号電圧として各々のドレインラインに供給す
る。従って、本実施の形態では、常時、２つのサンプリ
ングゲート（２）がＯＮされており、これらのサンプリ
ングゲート（２）と、ビデオデータライン（ＶＤ）を介
して２本のドレインラインが導通接続された状態となっ
ている。このため、第ｎ段に関して、クロック信号ＣＫ
（反転クロック信号＊ＣＫ）の立ち上がりエッジにおい
て、サンプリングゲート（２）がＯＦＦする瞬間Ｔに
は、２段先の第ｎ＋２段目のサンプリングゲート（２）
がＯＮとなる。この時、第ｎ段、第ｎ＋１段のサンプリ
ングゲート（２）とビデオデータライン（ＶＤ）を介し
て、導通接続されたドレインラインにより寄生容量が生
成された状態で、第ｎ段のサンプリングゲート（２）が
ＯＦＦとなり、第ｎ＋２段のサンプリングゲート（２）
がＯＮとなる瞬間、原画信号が一瞬歪んでサンプリング
されることになる。このような画素信号電圧の歪みは、
表示部の中央部においてはほぼ一定であるが、従来で
は、表示部の端部においては、サンプリングゲート
（２）がＯＦＦする瞬間に、これと同時に数段分先でサ
ンプリングゲート（２）がＯＮすることがなく、従っ
て、画素信号電圧の歪みが無かった。このため、表示部
の端の２列が、中央部とはコントラスト比が異なり、表
示のムラとなる問題があった。

【００１９】本実施の形態では、このような問題を解決
するために、図１に示すように、水平シフトレジスタの
両端に２段以上の出力段（Ｓ／Ｒ）と、これに対応づけ
て表示画素（ＰＸ）の両端に２列以上の調整用表示画素
（ＤＰ）を設けている。これにより、表示画素（ＰＸ）
の端列において、サンプリングゲート（２）がＯＦＦす
る瞬間に、これよりも２段先のサンプリングゲート
（２）がＯＮするため、中央部と同様に、画素信号電圧
に一定の歪みが加えられ、表示部の全域で表示品位の均
質な画面が得られる。

【００２０】また、本実施の形態では、水平シフトレジ
スタ（１）は双方向シフトレジスタであり、右方向シフ
トの場合、スタートパルス（ＳＴＲ）は、シフトレジス
タ（１）の左端出力段に供給され、クロック信号ＣＫに
合致してシフト動作が開始される。但し、初めの２段、
即ち、１クロック分は画素信号電圧が調整用画素（Ｄ
Ｐ）に供給され、表示は行われない。そして、続く３段
目より、表示画素（ＰＸ）へ画素信号電圧が供給されて
通常の表示が行われる。また、終わりの３段も調整用表
示画素（ＤＰ）となっており、表示は行われない。即
ち、左の２列と右の３列は非表示領域となっている。

【００２１】左方向の場合は、スタートパルス（ＳＴ
Ｌ）は、シフトレジスタ（１）の右端出力段に供給さ
れ、クロック信号に合致してシフト動作が開始される。
この時は、初めの３段、即ち、１クロック半分は画素信
号電圧が調整用表示画素（ＤＰ）に供給され、表示は行
われず、続く４段目より通常の表示が行われる。終わり
の２段も同様に画素信号電圧が調整用表示画素（ＤＰ）
に供給され、表示は行われない。即ち、いずれの場合
も、左側の２列と右側の３列は調整用表示画素（ＤＰ）
とされており、表示が行われない領域となっている。

【００２２】ここでは、表示画素（ＰＸ）に対応づけれ
た出力段（Ｓ／Ｒ）の段数は偶数であり、左端に２段、
右端に３段の、調整用表示画素（ＤＰ）に対応づけた出
力段（Ｓ／Ｒ）を設けることで、全出力段（Ｓ／Ｒ）数
を奇数としている。これにより、水平シフトレジスタ
（１）の左端段も右端段も、同じクロック信号ＣＫによ
り動作する。従って、スタートパルスの供給端を左端段
または右端段のいずれかに切り換えるのみで、水平シフ
トレジスタ（１）のシフト方向を左方向／右方向に自在
に切り換えることができる。この際、左の２列と右の３
列が調整用表示画素（ＤＰ）として表示が行われず、非
表示画素となり、その間の中央の偶数列が有効表示画素
となる。従って、右方向シフト時と左方向シフト時で
は、画素信号電圧が表示画素（ＰＸ）へ供給されて有効
に表示される反転映像は１列分ずれる。

【００２３】なお、ＬＣＤパネルの種類により、有効画
素に対応する水平シフトレジスタの各段出力段数が奇数
の場合、本発明の主旨に従って水平シフトレジスタの両
端に２段ずつを追加し、これに対応づけて調整用画素と
を設けることにより、水平シフトレジスタのシフトの方
向の切り換え、及び、表示部端の表示ムラの問題が解消
されることは明らかである。

【００２４】図３に、本発明の第２実施の形態にかかる
ドレインドライバーの構成を示す。本実施の形態では、
表示部（１３）の表示画素（ＰＸ）に対応する水平シフ
トレジスタ（１１）の出力段（Ｓ／Ｒ）の両端に、各々
４段以上の出力段（Ｓ／Ｒ）が追加され、これに対応づ
けて表示部の左右両端に各々４列以上の調整用表示画素
（ＤＰ）が設けられている。また、右方向シフト時のス
タートパルス（ＳＴＲ）はシフトレジスタ（１１）の左
端から５段目に供給され、左方向シフト時のスタートパ
ルス（ＳＴＬ）はシフトレジスタ（１１）の右端から４
段目に供給されている。

【００２５】図４に、このシフトレジスタ（１１）の動
作のタイミング図を示す。スタートパルスＳＴは、クロ
ック信号ＣＫの２クロック分に対応して供給されてい
る。即ち、クロック信号ＣＫの２つの連続するハイ期間
に合致している。このため、各段出力（ＯＵＴ１，・・
ＯＵＴｎ，・・）は、２クロック期間ずつハイレベルを
出力し、また、近隣の４つのサンプリングゲートは、１
／２クロック期間同時にＯＮされる。

【００２６】第ｎ段のサンプリングゲート（１２）がＯ
ＦＦする瞬間は、４段分先の第ｎ＋４段のサンプリング
ゲート（１２）が同時にＯＮする。この第ｎ＋４段のサ
ンプリングゲートがＯＮする直前は、第ｎ段から第ｎ＋
３段のサンプリングゲート（１２）とビデオデータライ
ン（ＶＤ）を介して導通接続された４本のドレインライ
ンにより寄生容量が生じた状態になっている。時間Ｔに
おいて、第ｎ段のサンプリングゲート（１２）がＯＦＦ
すると同時に、第ｎ＋４段のサンプリングゲート（１
２）がＯＮすると、第ｎ＋４段のドレインラインが導通
した瞬間に生じる原画信号の歪みが第ｎ段にまで伝わ
り、画素信号電圧に一定の変化が加わって当該表示画素
（ＰＸ）へ供給されることになる。

【００２７】本実施の形態では、表示部の端部に４列以
上の調整用画素（ＤＰ）を設けることで、有効表示画素
の端部の４列においても、中央部と同等の歪みを与え、
有効表示部の全域で均一な表示品位を示すようにしてい
る。また、水平シフトレジスタ（１１）は双方向シフト
レジスタであるが、右方向シフト時のスタートパルス
（ＳＴＲ）の供給端は左端より５段目に供給されてお
り、クロック信号ＣＫに合致して右シフト動作が開始さ
れる。また、左方向シフト時のスタートパルス（ＳＴ
Ｌ）の供給端は右端より４段目に供給されており、同じ
くクロック信号ＣＫに合致して左シフト動作が開始され
る。本実施の形態では、表示画素（ＰＸ）の列数は偶数
であり、その左右両端には４列の調整用表示画素（Ｄ
Ｐ）を設けて、水平シフトレジスタ（１１）の全出力段
（Ｓ／Ｒ）数に合致して対応づけて設けられている。右
スタートパルス（ＳＴＲ）の供給段と左スタートパルス
（ＳＴＬ）の供給段との間は、これらを含めた段数は奇
数の最小値となっている。即ち、有効画素に対応づけれ
た出力段（Ｓ／Ｒ）に１段を追加した形で、右方向スタ
ートパルス（ＳＴＲ）が供給される出力段（Ｓ／Ｒ）と
左方向スタートパルス（ＳＲＬ）が供給される出力段
（Ｓ／Ｒ）は同じ極性のシフトクロックにより動作され
る。このため、右方向／左方向のシフト方向に切り換え
は、スタートパルスの供給段を切り換えるのみで変えら
れる。

【００２８】この構成により、無効となる画素列に要す
る水平期間が減少し、表示される画素信号情報が増え、
効率の良い駆動が行われる。即ち、右シフト時には、左
端から５段目の出力段（Ｓ／Ｒ）より開始されるため、
左端において画素信号電圧が調整用表示画素（ＤＰ）に
供給されて無効となる列は無く、かつ、右側において、
調整用画素（ＤＰ）が４列設けられているので、有効画
素の右端４列においても、中央部と同様に４列分先のサ
ンプリングゲート（１２）がＯＮする瞬間に生じる原画
信号の一定の歪み受ける。この場合、右側の調整用表示
画素（ＤＰ）の４列のみが無効となる。また、左シフト
時には、右端から４段目より開始されるため、調整用表
示画素（ＤＰ）に画素信号電圧が供給されて無効となる
のは初め即ち右側では１列と、終わり即ち左側では４列
で、無効となる映像及び水平期間が減少する。また、左
側に調整用表示画素（ＤＰ）が４列設けられているので
左端４列における画素信号電圧の歪みも一定にされ、表
示ムラが防がれる。即ち、本実施の形態では、左右両側
の４列が非表示画素となり、調整用表示画素（ＤＰ）に
画素信号電圧が供給されて無効となるのは、右方向シフ
ト時が終わりの４列のみ、左方向シフト時が右端の初め
の１列と終わりの４列で、この結果、有効な表示画素
（ＰＸ）に画素信号電圧が供給されて表示される反転映
像は、左右方向シフト時で１列分ずれる。

【００２９】なお、機種により有効画素列数が奇数の場
合、本発明の主旨に従えば、左側及び右側に追加する調
整用画素列数は４列であり、かつ、右方向スタートパル
ス及び左方向スタートパルスを供給する出力段（Ｓ／
Ｒ）は、それぞれ、左端及び右端から５段目とする。こ
の場合、左右いずれのシフト方向の時も、初めに無効と
なる列は無く、左右方向の切り換えによって反転画像が
ずれることはない。

【００３０】図５に、本発明の第３実施の形態にかかる
ドレインドライバーの構成を示す。本実施の形態は、
Ｒ，Ｇ，Ｂカラーアクティブマトリクス型ＬＣＤに本発
明を適用した例である。各出力段（Ｓ／Ｒ）が第１及び
第２の実施の形態と同様の構成の水平シフトレジスタ
（２１）と、これの各段出力によりＯＮ／ＯＦＦが制御
されるサンプリングゲート（２２）と、各列の不図示の
ドレインラインが各々サンプリングゲート（２２）の出
力端に接続された表示部（２３）からなっている。ビデ
オデータライン（ＶＤＲ，ＶＤＧ，ＶＤＢ）はＲ，Ｇ，
Ｂの３本であり、また、表示部（２３）もＲ，Ｇ，Ｂが
３列毎に繰り返され、かつ、１行毎に半ピッチずらして
配置されたトライアングル配列となっている。各列に対
応したサンプリングゲート（２２）の各々は、３個毎に
各ビデオデータライン（ＶＤＲ，ＶＤＧ，ＶＤＢ）に接
続されている。そして、１組のＲ，Ｇ，Ｂに対応したサ
ンプリングゲートは、シフトレジスタ（２１）の同一出
力段（Ｓ／Ｒ）の出力により同時にオン／オフが制御さ
れる。また、スタートパルスは、第１の実施の形態と同
様に１クロック分に合致し、各段出力は１クロック分の
ハイレベルを出力し、かつ、隣接する段に関してハイレ
ベル出力が１／２クロック期間重なっている。

【００３１】本実施の形態では、表示部（２３）の両端
に６列以上の調整用表示画素（ＤＲ，ＤＧ，ＤＢ）を設
け、かつ、これに対応づけて水平シフトレジスタ（２
１）の出力段（Ｓ／Ｒ）が増設されている。また、右方
向シフト時のスタートパルス（ＳＴＲ）と左方向シフト
時のスタートパルス（ＳＴＬ）は、第２実施の形態と同
じ主旨で、各々、左端から３段目及び右端から２段目の
出力段（Ｓ／Ｒ）に供給されている。

【００３２】なお、水平シフトレジスタ（２１）の各段
出力タイミングは図２と同じである。本実施の形態で
は、同時にＲ，Ｇ，Ｂの３列がサンプリングされ、か
つ、同一ビデオデータライン（ＶＤＲ，ＶＤＧ，ＶＤ
Ｂ）に関して隣接する２本の列は１／２クロック期間同
時にサンプリングされる。従って、当該各サンプリング
ゲート（２２）がＯＦＦする瞬間には、同一ビデオデー
タライン（ＶＤＲ，ＶＤＧ，ＶＤＢ）に接続された２段
先のサンプリングゲート（２２）がＯＮされる。この
際、同一ビデオデータライン（ＶＤＲ，ＶＤＧ，ＶＤ
Ｂ）に接続された隣接するドレインラインは、対応する
各サンプリングゲート（２２）、及び、そのビデオデー
タライン（ＶＤＲ，ＶＤＧ，ＶＤＢ）を介して導通接続
された状態にある。従って、この場合、時間Ｔにおい
て、当該サンプリングゲート（２２）がＯＦＦする瞬
間、各々２段先のサンプリングゲート（２２）がＯＮ
し、原画信号が歪んでサンプリングされ、当該各表示画
素（Ｒ，Ｇ，Ｂ）に画素信号電圧として供給される。こ
のため本実施の形態では、同一出力段により制御される
列数の３と、１／２クロック期間で同時にサンプリング
される列数の２との積である６列以上の調整用表示画素
（ＤＲ，ＤＧ，ＤＢ）を設け、これに対応づけて水平シ
フトレジスタ（２１）の両端にも出力段（Ｓ／Ｒ）を追
加している。これにより、Ｒ，Ｇ，Ｂのいずれに関して
も有効表示部の端部において、中央部と同様に、画素信
号電圧に一定の歪みが与えられるので、表示部の中央部
と端部でコントラスト比が異なって表示ムラとなる問題
が防がれる。

【００３３】また、ここで挙げた例では、水平シフトレ
ジスタ（２１）は、有効となる表示画素（ＰＸ）に対応
する段数が偶数であり、右方向／左方向に双方向のシフ
トレジスタであり、右方向スタートパルス（ＳＴＲ）が
供給される出力段（Ｓ／Ｒ）と左方向スタートパルス
（ＳＴＬ）が供給される出力段（Ｓ／Ｒ）の間の段数は
これらの出力段（Ｓ／Ｒ）自身を含めて奇数となってい
る。従って、右方向スタートパルス（ＳＴＲ）が供給さ
れる出力段（Ｓ／Ｒ）と左方向スタートパルス（ＳＴ
Ｌ）が供給される出力段（Ｓ／Ｒ）は同じ極性のシフト
クロックで動作するため、スタートパルスを供給する出
力段（Ｓ／Ｒ）を左／右で切り換えるのみで、右方向／
左方向のシフトが切り換えられる。また、第２の実施形
態と同様、左右のスタートパルスを水平シフトレジスタ
の最端段に供給する場合と異なり、非表示となる映像及
び水平期間が減少するので、より大きな表示が得られ
る。

【００３４】図５に示す構造では、有効表示部の列数が
Ｒ，Ｇ，Ｂの３列の整数倍とならない例を示している。
そして、左側に６列と右側に７列が調整用表示画素（Ｄ
Ｐ）が設けられ、これに対応づけた形で水平シフトレジ
スタ（１１）の出力段（Ｓ／Ｒ）数が増設されている。
この場合、右方向シフト時には、水平シフトレジスタ
（２１）の３段目に対応した７列目の表示画素（ＰＸ）
から表示が行われ、終わり即ち右側の調整用表示画素
（ＤＰ）の７列に画素信号電圧が供給されて無効とな
る。左方向シフト時には、水平シフトレジスタ（２１）
の初めの１段と２段目の一部即ち右側の４列の調整用表
示画素（ＤＰ）と終わり即ち左側の６列の調整用表示画
素（ＤＰ）に画素信号電圧が供給されて無効となってい
る。この場合、有効な表示画素（ＰＸ）に信号電圧が供
給されて表示される反転映像は、左右方向のシフト切り
換えにより、１段分、即ち、１組のＲ，Ｇ，Ｂである３
列分ずれる。

【００３５】なお、調整用表示画素（ＤＰ）に関して
は、ドレインラインの他に、スイッチング素子、画素容
量及び補助容量を形成することは必ずしも必要ではな
い。

【００３６】

【発明の効果】以上の説明から明らかな如く、本発明
で、表示部の周辺の駆動回路を一体的に内蔵した液晶表
示装置において、駆動回路をなすシフトレジスタを、簡
易な構成で双方向とするとともに、表示部の両端部に最
適列数の調整用表示画素を設けたことにより、画像を左
右で可逆とし、かつ、表示部の中央部と端部で表示品位
の差のない均一な画像が得られた。

【図面の簡単な説明】

【図１】本発明の第１実施の形態にかかるドレインドラ
イバーの構成図である。

【図２】本発明の第１実施の形態にかかるシフトレジス
タのタイミング図である。

【図３】本発明の第２実施の形態にかかるドレインドラ
イバーの構成図である。

【図４】本発明の第２実施の形態にかかるシフトレジス
タのタイミング図である。

【図５】本発明の第３実施の形態にかかるドレインドラ
イバーの構成図である。

【図６】液晶表示装置の構成図である。

【符号の説明】

１，１１，２１水平シフトレジスタ２，１２，２２サンプリングゲート３，１３，２３表示部

フロントページの続き (56)参考文献特開平７−333654（ＪＰ，Ａ) 特開平７−298171（ＪＰ，Ａ) 特開平７−134277（ＪＰ，Ａ) 特開平７−114363（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/133 550 G02F 1/133 505 G09G 3/36 G11C 19/00

Claims

(57)【特許請求の範囲】

【請求項１】液晶を挟んで対向配置された一対の電極
基板の一方の対向面の表示部に、複数のゲートラインお
よびドレインラインが互いに交差して配置され、これら
各交差部に多結晶半導体を用いた第１群の薄膜トランジ
スタと、この第１群の薄膜トランジスタに各々接続され
た液晶駆動用の表示電極とからなる表示画素が形成され
て行列状に配置され、前記対向面の周縁部には、前記第
１群の薄膜トランジスタと同じ多結晶半導体を用いた第
２群の薄膜トランジスタが配置されて、前記各ゲートラ
インに順次に走査信号電圧を印加する垂直シフトレジス
タからなるゲートドライバー、及び、外部から供給され
た原画信号より前記各ドレインラインに対応する画素信
号電圧をサンプリングするサンプリングゲートと前記画
素信号電圧をサンプリングすべく前記各サンプリングゲ
ートを順次に導通状態とする水平シフトレジスタとから
なるドレインドライバーが構成された液晶表示装置にお
いて、前記水平シフトレジスタは、シフト方向が左方向／右方
向に切り換え可能の双方向シフトレジスタであり、か
つ、少なくとも右方向シフト時のスタートパルスが供給
される出力段と左方向シフト時のスタートパルスが供給
される出力段との間の出力段数は奇数であり、前記表示
部の左右両側には、前記水平シフトレジスタの出力段数
に合致すべく対応づけられた調整用表示画素が付加配列
されていることを特徴とする液晶表示装置。
【請求項２】前記表示部の左右両側に付加配列される
調整用表示画素の列数は、各々前記水平シフトレジスタ
の各段出力が同時にハイレベルとなる出力段数と、前記
シフトレジスタの各同一段出力により制御されるサンプ
リングゲート数との積以上であることを特徴とする請求
項１記載の液晶表示装置。
【請求項３】前記水平シフトレジスタの右方向時のス
タートパルスは、前記表示画素に対応づけられた出力段
数との合計段数が奇数となるように前記調整用表示画素
に対応づけられた出力段が含まれた、あるいは含まれな
い左端段に供給され、前記水平シフトレジスタの左方向
時のスタートパルスは、前記表示画素に対応づけられた
出力段数との合計段数が奇数となるように前記調整用表
示画素に対応づけられた出力段が含まれた、あるいは含
まれない右端段に供給されることを特徴とする請求項２
記載の液晶表示装置。