JP3433023B2

JP3433023B2 - 液晶表示装置

Info

Publication number: JP3433023B2
Application number: JP25051496A
Authority: JP
Inventors: 雅行古河; 勝也木原
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1996-09-20
Filing date: 1996-09-20
Publication date: 2003-08-04
Anticipated expiration: 2016-09-20
Also published as: JPH1096888A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多結晶半導体層を
用いた薄膜トランジスタ（ＴＦＴ：Thin FilmTransisto
r）を、表示部にマトリクス状に配置するとともに、周
縁部にもゲートアレイを形成すべく配置することで、駆
動回路を内蔵した駆動回路一体型の液晶表示装置（ＬＣ
Ｄ：Liquid Crystal Display）に関し、特に、駆動回路
部の動作方向を自在に変えて汎用性を高めたＬＣＤに関
する。

【０００２】

【従来の技術】ＬＣＤは小型、薄型、低消費電力などの
利点があり、ＯＡ機器、ＡＶ機器などの分野で実用化が
進んでいる。特に、スイッチング素子として、ＴＦＴを
用いたアクティブマトリクス型は、原理的にデューティ
比１００％のスタティック駆動をマルチプレクス的に行
うことができ、大画面、高精細な動画ディスプレイに使
用されている。

【０００３】近年、ＴＦＴのチャンネル層として多結晶
（ポリ）シリコン（ｐ−Ｓｉ）を用いることによって、
マトリクス表示部と周辺駆動回路部を同一基板上に形成
した駆動回路一体型のＬＣＤが開発されている。一般
に、ｐ−Ｓｉは非晶質シリコン（ａ−Ｓｉ）に比べて移
動度が高い。このため、ＴＦＴが小型化され、高精細化
が実現される。また、ゲートセルフアライン構造による
微細化、寄生容量の縮小による高速化が達成されるた
め、ｎ−ｃｈＴＦＴとｐ−ｃｈＴＦＴからなるＣＭＯＳ
トランジスタを形成することにより、高速駆動回路を構
成することができる。このように、駆動回路部を同一基
板上にマトリクス表示部と一体形成することにより、製
造コストの削減、ＬＣＤモジュールの小型化が実現され
る。

【０００４】図５はＬＣＤの構成図である。中央のマト
リクス回路は表示部である。走査線であるゲートライン
（ＧＬ）と信号線であるドレインライン（ＤＬ）が横縦
に配置形成され、その交差部にはＴＦＴ（ＳＥ）が形成
されている。ＴＦＴ（ＳＥ）には、液晶駆動用の画素容
量（ＬＣ）及び電荷保持用の補助容量の（ＳＣ）の一方
の電極が接続されている。画素容量（ＬＣ）の他方の電
極は、液晶層を挟んで対向配置された別の基板上に全面
的に形成されている。即ち、画素容量（ＬＣ）は表示電
極により液晶及び共通電極が区画されてなり、これにＴ
ＦＴ（ＳＥ）が接続されて表示画素が構成されている。

【０００５】表示部の周辺には、主としてシフトレジス
タとサンプリング回路からなるドレインドライバー（Ｄ
Ｄ）と、主としてシフトレジスタからなるゲートドライ
バー（ＧＤ）が配置されている。これら、ゲートドライ
バー（ＧＤ）及びドレインドライバー（ＤＤ）は、ＴＦ
ＴのＣＭＯＳにより構成されており、画素部のＴＦＴ
（ＳＥ）と同様、ｐ−Ｓｉを用いて同一基板上に一体的
に形成されている。

【０００６】ドレインドライバー（ＤＤ）は、水平シフ
トレジスタと、水平シフトレジスタの各段出力によりＯ
Ｎ／ＯＦＦが制御されるサンプリング用トランスファゲ
ートよりなる。サンプリングゲートの一方の端子には、
ビデオデータラインが接続され、外部集積回路において
作成された原画信号ＶＤＳＧが供給されている。また、
他方の端子には、各々ドレインライン（ＤＬ）が接続さ
れている。水平シフトレジスタには外部集積回路より水
平クロック信号ＨＣＫＡ、ＨＣＫＢとその反転クロック
信号＊ＨＣＫＡ、＊ＨＣＫＢ及び水平スタートパルスＨ
ＳＴが供給され、垂直シフトレジスタには垂直クロック
信号ＶＣＫとその反転信号＊ＶＣＫ、及び、垂直スター
トパルスＶＳＴが供給されている。これら水平シフトレ
ジスタと垂直シフトレジスタはタイミングを合わせてス
タートされ、行列的に指定された１点に合致する画素信
号電圧がサンプリングされて各ドレインライン（ＤＬ）
へ供給され、ゲートライン（ＧＬ）の選択中にＯＮされ
たＴＦＴ（ＳＥ）を介して、画素容量（ＬＣ）へと充電
される。

【０００７】特に、ドレインドライバー（ＤＤ）は、互
いに位相が９０°ずれたクロック信号ＣＫＡとＣＫＢに
よりシフト動作が制御される２系列の水平シフトレジス
タからなり、各々サンプリングゲートは１列おきに異な
る系列の各段に接続される構成である。これにより、水
平シフトクロックの周波数を１／２にすることができ、
ｐ−ＳｉＴＦＴからなる論理ゲートの速度不足を補償さ
れる。

【０００８】

【発明が解決しようとする課題】Ｒ、Ｇ、Ｂの３枚のＬ
ＣＤを、レンズ及び反射板とともに所定の光学系を構成
すべく設置して、スクリーン上に拡大投影するプロジェ
クターにおいては、各ＬＣＤにより映出される画像が合
致しなければならず、ＬＣＤの配置方法に制限を与える
こととなっていた。即ち、画像の上下、あるいは左右方
向を合わせるべく配置が要され、ＬＣＤの設置態様の自
由度を低減していた。また、ＬＣＤの設置態様の自由度
を確保するためには、ＬＣＤの配置方法に合わせて、異
なるＬＣＤを作製しなければならない。少品種、大量生
産により製造コストの削減を実現するためには、表示デ
ータの書き込み位置を上下、あるいは左右で対称的に反
転可能としなければならない。

【０００９】シフトレジスタは、各出力段が、直列接続
された、データシフト用のクロックドインバータとイン
バータ及びインバータに逆並列に接続されたクロックド
インバータからなり、データシフト用のクロックドイン
バータに供給されるシフトクロックは１段毎にその極性
が反転されている。即ち、クロック信号と反転クロック
信号が１段おきに交互に供給されている。

【００１０】この際、水平シフトレジスタのシフト方向
を左右双方向とした場合、シフトレジスタの左端段と右
端段のシフトクロックが、各々クロック信号ＣＫと反転
クロック信号＊ＣＫとで異なっていると、スタートパル
スに合致するシフトクロックが異なり、スタートパルス
が取り込まれずに左または右のいずれかのシフト動作が
スタートしない問題があった。

【００１１】また、ｐ−ＳｉＴＦＴからなる論理ゲート
の高抵抗による信号歪みによる速度不足を補う構成とし
て、水平シフトレジスタの出力を２クロック分以上に長
くした構成や、水平シフトレジスタを複数系列設けてク
ロック周波数に余裕を持たせた構成が採用される。この
場合、隣接あるいは近隣の数列間で、同一のビデオデー
タラインに接続された複数のサンプリングゲートがＯＮ
された期間があるため、これらのサンプリングゲート及
びビデオデータラインを介して複数のドレインライン
（ＤＬ）が接続された状態が生じる。原画信号は、サン
プリングゲートがＯＦＦした瞬間の電圧がサンプリング
され、画素信号電圧として各ドレインライン（ＤＬ）に
供給されるが、この際、サンプリングゲートがＯＦＦす
る直前に、当該サンプリングゲートを含んだ複数のサン
プリングゲートがＯＮされており、これらとビデオデー
タラインを介して接続された複数のドレインライン（Ｄ
Ｌ）が寄生容量となっている。そして、当該サンプリン
グゲートがＯＦＦとなるシフトクロックのエッジにおい
て、同時に数列分先にあたる列に対応するサンプリング
ゲートがＯＮとなると、これに伴って、当該ドレインラ
イン（ＤＬ）を含んだ寄生容量の電荷の移動のために、
瞬間的に信号の歪みが生じる。即ち、当該サンプリング
ゲートがＯＦＦとなる瞬間に、数列先にあるドレインラ
イン（ＤＬ）に信号電荷が供給されるため、当該ドレイ
ンライン（ＤＬ）に与えられた信号電圧が一瞬歪んでし
まう。このような原画信号のサンプリング時の歪みは、
表示部の中央部においては、ビデオデータライン及びＯ
Ｎされたサンプリングゲートを介して接続されるドレイ
ンライン（ＤＬ）の本数は、常に同じであるため、一定
の歪みを含んだ画素信号電圧として、各画素に書き込ま
れるため、表示にムラが生じることはない。しかし、表
示部の端部では、当該サンプリングゲートと同じビデオ
データラインに接続された数列先のサンプリングゲート
がＯＮするといったことが無く、中央部と同様の信号歪
みが画素信号電圧に与えられることが無くなる。従っ
て、中央部と端部で、画素信号電圧に差が生じて、コン
トラスト比や、輝度が異なり、表示にムラがでる問題と
なっていた。

【００１２】

【課題を解決するための手段】本発明は、この課題を解
決するために成され、液晶を挟んで対向配置された一対
の電極基板の一方の対向面の表示部に、複数のゲートラ
インおよびドレインラインが互いに交差して配置され、
これら各交差部に多結晶半導体を用いた第１群の薄膜ト
ランジスタと、この第１群の薄膜トランジスタに各々接
続された液晶駆動用の表示電極とからなる表示画素が形
成されて、行列状に配置され、かつ、前記対向面の周縁
部に、前記第１群の薄膜トランジスタと同じ多結晶半導
体を用いた第２群の薄膜トランジスタが配置されて、前
記各ゲートラインに順次に走査信号電圧を印加する垂直
シフトレジスタからなるゲートドライバー及び外部から
供給された原画信号より前記各ドレインラインに対応す
る画素信号電圧をサンプリングするサンプリングゲート
と前記サンプリングゲートを複数個毎に同一系列により
制御し前記画素信号電圧をサンプリングすべく前記サン
プリングゲートを順次に導通状態とする２系列の水平シ
フトレジスタとからなるドレインドライバーとが構成さ
れた液晶表示装置において、前記２系列の水平シフトレ
ジスタは、シフト方向が左方向／右方向に切り換え可能
の双方向シフトレジスタであり、かつ、それらの出力段
数は１段異なっており、前記表示部の左右両側には、前
記２系列の水平シフトレジスタの出力段数を１段異なら
せるべく対応づけられた調整用表示画素が付加配列され
ている構成である。

【００１３】これにより、２系列の水平シフトレジスタ
のスタートパルスが供給される左側出力段と右側出力段
の両方のシフトクロックとして、同じ位相のクロック信
号を供給するようにすることができるため、スタートパ
ルスの供給段を左右で切り換えるのみで、右方向／左方
向切り換え自在の簡易な構造の双方向シフトレジスタが
得られる。

【００１４】特に、前記表示部の左右両側に付加配列さ
れる調整用表示画素の列数は、各々前記水平シフトレジ
スタの各段出力が同時にハイレベルとなる出力段数と、
前記シフトレジスタの各同一段出力により制御されるサ
ンプリングゲート数との積の２倍以上である構成であ
る。これにより、有効表示部の端部において、中央部と
同様に、周辺表示画素からの電気的影響を同等に受ける
ため、有効表示領域の全域にわたって、均一な表示品位
が得られる。

【００１５】特に、出力段数が偶数の前記水平シフトレ
ジスタは、そのシフト動作を制御する水平クロック信号
の極性が、前記水平シフトレジスタのシフト方向の左方
向／右方向の切り換えと一体で切り換えられる構成であ
る。これにより、２系列の水平シフトレジスタのスター
トパルスを供給すべき全ての左側出力段と全ての右側出
力段に与えられるシフトクロックの位相が全て同じにさ
れるので、スタートパルスの供給段を切り換えること
で、右方向／左方向のいずれのシフト動作が同等に開始
される。

【００１６】

【発明の実施の形態】図１に、本発明実施の形態にかか
るドレインドライバーの構成を示す。図の上半分は、各
出力段（Ｓ／Ｒ）が、直列接続された第１のクロックド
インバータとインバータ及び電荷安定のためにインバー
タに逆並列に接続された第２のクロックドインバータか
らなる第１及び第２の２系列の水平シフトレジスタ
（１，２）である。各系列の出力段（Ｓ／Ｒ）は配列配
置されたサンプリング用トランスファゲート（３）のＯ
Ｎ／ＯＦＦを１個おきに制御するようにされている。即
ち、サンプリングゲート（３）は２個毎に第１の水平シ
フトレジスタ（１）及び第２の水平シフトレジスタ
（２）に交互に接続されている。また、各サンプリング
用トランスファゲート（３）には、ビデオデータライン
（ＶＤ）が共通に供給されており、各サンプリングゲー
ト（３）の出力はドレインラインに供給され、図の下部
のマトリクス表示部（４）の各列に送出されている。表
示部（４）に走査信号が与えられて選択された行に関し
て、各表示画素（ＰＸ）へ供給すべき画素信号電圧は、
外付け集積回路で作成された原画信号としてビデオデー
タライン（ＶＤ）に供給される。原画信号は、第１及び
第２の水平シフトレジスタ（１，２）のシフト動作によ
り順にオンされたサンプリングゲート（３）により、各
水平走査期間中の各列に割り当てられたタイミングでサ
ンプル・ホールドされ、行列的に指定された各表示点に
対応する画素信号電圧として各表示画素（ＰＸ）に与え
られる。

【００１７】なお、第１及び第２の水平シフトレジスタ
（１，２）の各出力段（Ｓ／Ｒ）は、第１のクロックド
インバータがクロック信号によりシフト動作が制御され
るとともに、インバータに逆並列接続された第２のクロ
ックドインバータが反転クロック信号により制御され、
かつ、１段ごとにクロック信号と反転クロック信号が交
互に供給されている。第１の水平シフトレジスタ（１）
は第１の水平クロック信号ＨＣＫＡとその反転クロック
信号＊ＨＣＫＡによりシフト動作が制御され、第２の水
平シフトレジスタ（２）は第２の水平クロック信号ＨＣ
ＫＢとその反転クロック信号＊ＨＣＫＢによりシフト動
作が制御される。この第１の水平クロック信号ＨＣＫＡ
と第２の水平クロック信号ＨＣＫＢは位相が９０°ずれ
ており、１段おきに交互にサンプリング動作が制御され
るので、要されるサンプリング周波数から決定されるシ
フトクロック周波数に対して、各系列に供給すべきシフ
トクロック周波数は更に１／２に低減される。

【００１８】本発明では、これら第１及び第２の水平シ
フトレジスタ（１、２）はいずれも、シフト方向を左方
向／右方向の双方に切り換え可能な双方向シフトレジス
タである。そして、第１の水平シフトレジスタ（１）は
出力段（Ｓ／Ｒ）数が奇数であり、第２の水平シフトレ
ジスタ（２）は出力段（Ｓ／Ｒ）数はこれよりも１段少
ない偶数であり、かつ、これに対応づけて、表示画素
（ＰＸ）の両端に数列の調整用表示画素（ＤＰ）を設け
ている。更に、第２の水平クロックＨＣＫＢとその反転
クロック信号＊ＨＣＫＢは、後で説明するように、右方
向シフト時と左方向シフト時でその極性が反転される。

【００１９】特に本実施の形態では、表示画素（ＰＸ）
に対応づけられた水平シフトレジスタ（１，２）の出力
段に加えて、その両端に４段以上を追加し、これに対応
づけて、表示部の両端に４列以上の調整用表示画素（Ｄ
Ｐ）が付加配列している。そして、右方向シフト時に
は、水平スタートパルスは、水平シフトレジスタ（１，
２）の左側出力段（Ｓ／Ｒ）に供給され、このスタート
パルスに第１の水平クロック信号ＨＣＫＡと第２の水平
クロック信号ＨＣＫＢが合致して右シフト動作が開始さ
れる。一方、左方向シフト時には、スタートパルスが水
平シフトレジスタ（１，２）の右側出力段（Ｓ／Ｒ）に
供給されるとともに、第２の水平クロック信号ＨＣＫＢ
とその反転クロック信号＊ＨＣＫＢの極性が反転され、
第１のクロック信号ＨＣＫＡ及び逆極性にされた第２の
水平クロック信号の反転クロック信号−＊ＨＣＫＢがス
タートパルスに合致して左シフト動作が開始される。

【００２０】図２は、第１及び第２の水平シフトレジス
タ（１，２）の動作タイミング図である。第１の水平ク
ロック信号ＨＣＫＡ（とその反転クロック信号＊ＨＣＫ
Ａ）、第２の水平クロック信号ＨＣＫＢ（とその反転ク
ロック信号＊ＨＣＫＢ）、及び、これら水平クロック信
号ＨＣＫＡ，ＨＣＫＢの２つのハイレベル期間に共通に
合致するスタートパルスＳＴがある。スタートパルスＳ
Ｔに合致した第１の水平クロック信号ＨＣＫＡがハイレ
ベルとなった１／２クロック期間と次の１／２クロック
期間に第１の水平シフトレジスタ（１）の１段目の出力
段（Ｓ／Ｒ）からハイレベルが出力される（ＯＵＴＡ
１）。続いて、スタートパルスＳＴに合致した第２の水
平クロック信号ＨＣＫＢがハイレベルとなった１／２ク
ロック期間と次の１／２クロック期間に第２の水平シフ
トレジスタの１段目の出力段（Ｓ／Ｒ）からハイレベル
が出力される（ＯＵＴＢ１）。この出力ＯＵＴＢ１はＯ
ＵＴＡ１から１／４クロック期間遅れて出される。続い
て、ＯＵＴＡ１から１／２クロック期間遅れて第１のシ
フトレジスタ（１）の２段目の出力段（Ｓ／Ｒ）からハ
イレベルが出力される（ＯＵＴＡ２）。以下、ＯＵＴＢ
２、ＯＵＴＡ３、ＯＵＴＢ３・・・と続いていく。即
ち、第１及び第２の水平シフトレジスタ（１，２）から
パラレルに取り出される制御信号は、１／４クロック期
間ずつ遅れて出され、そのハイレベル期間の長さは１ク
ロック期間である。従って、第１のシフトレジスタ
（１）と第２のシフトレジスタ（２）と合わせて、常に
４つの出力段（Ｓ／Ｒ）が１／４クロック期間同時にハ
イレベルを出力している。

【００２１】各段出力（ＯＵＴＡ１，ＯＵＴＢ１・・Ｏ
ＵＴＡｎ，ＯＵＴＢｎ・・）は、各サンプリングゲート
（３）をＯＮとし、これらサンプリングゲート（３）が
ＯＦＦする瞬間の原画信号電圧を、画素信号電圧として
各々のドレインラインに供給する。本実施の形態では、
上で述べたように、常時４つのサンプリングゲート
（３）がＯＮされており、これらのサンプリングゲート
（３）と、ビデオデータライン（ＶＤ）を介して４本の
ドレインラインが導通接続された状態となっている。こ
のため、例えば第１のシフトレジスタ（１）の第ｎ段に
関して、第１の水平クロック信号ＨＣＫＡ（またはその
反転クロック信号＊ＨＣＫＡ）の立ち上がりエッジにお
いて、サンプリングゲート（３）がＯＦＦする瞬間Ｔに
は、４段先の第ｎ＋２段目のサンプリングゲート（３）
がＯＮとなる。この時、第１のシフトレジスタ（１）と
第２のシフトレジスタ（２）の第ｎ段及び第ｎ＋１段の
サンプリングゲート（３）とビデオデータライン（Ｖ
Ｄ）を介して、導通接続されたドレインラインにより寄
生容量が生成された状態にある。従って、第１のシフト
レジスタ（２）の第ｎ＋２段のサンプリングゲート
（３）が開いてビデオデータライン（ＶＤ）からそのド
レインラインへ電荷が流れ込んだ瞬間、原画信号が一瞬
歪み、この電圧が当該サンプリングゲート（３）がＯＦ
Ｆしてサンプリングされることになる。このような画素
信号電圧の歪みは、表示部の中央部においてはほぼ一定
であるが、従来では、表示部の端部においては、当該の
サンプリングゲート（３）がＯＦＦする瞬間に、これと
同時に数段分先でＯＮするサンプリングゲート（３）が
なく、従って、画素信号電圧の歪みが無い。このような
場合、端の４段分に対応する表示部（４）が、中央部と
はコントラスト比が異なり、表示のムラとなる問題があ
った。

【００２２】本発明では、このような問題を解決するた
めに、図１に示すように、水平シフトレジスタの両端に
４段以上の出力段（Ｓ／Ｒ）と、これに対応づけて表示
画素（ＰＸ）の両端に４列以上の調整用表示画素（Ｄ
Ｐ）を設けている。これにより、表示画素（ＰＸ）の端
列において、サンプリングゲート（３）がＯＦＦする瞬
間に、これよりも４段先の調整用表示画素（ＤＰ）に対
応づけれたサンプリングゲート（３）がＯＮするため、
中央部と同様に、画素信号電圧に一定の歪みが加えら
れ、表示部の全域で表示品位の均質な画面が得られる。
また、調整用表示画素（ＤＰ）は、対向基板側に設けら
れた遮光層により覆われ、非表示とされている。

【００２３】図３は本発明実施の形態にかかるＬＣＤの
構成を示す図である。中央の表示部にはゲートライン
（ＧＬ）とドレインライン（ＤＬ）が縦横に配置され、
その交差部には、スイッチング素子であるｐ−ＳｉＴＦ
Ｔ（ＳＥ）と液晶駆動用の画素容量（ＬＣ）と電荷保持
用の補助容量（ＳＣ）が形成され、表示画素を構成して
いる。この表示部の周辺には、スイッチング素子（Ｓ
Ｅ）と同じｐ−ＳｉＴＦＴにより構成されたゲートライ
ン（ＧＬ）駆動用のゲートドライバー（ＧＤ）及びドレ
インライン（ＤＬ）駆動用のドレインドライバー（Ｄ
Ｄ）が配置されている。

【００２４】これらゲートドライバー（ＧＤ）及びドレ
インドライバー（ＤＤ）は、各々垂直シフトレジスタ及
び水平シフトレジスタからなる。ゲートドライバー（Ｇ
Ｄ）には垂直スタートパルスＶＳＴ及び垂直クロック信
号ＶＣＫとその反転クロック信号＊ＶＣＫが供給され、
ドレインドライバー（ＤＤ）には水平スタートパルスＨ
ＳＴ、及び、水平シフトレジスタの系列数に合わせて２
つの水平クロック信号ＨＣＫＡ、ＨＣＫＢとそれらの反
転クロック信号＊ＨＣＫＡ、ＨＣＫＢ、更に、原画信号
ＶＤＳＧが供給されている。本発明では、出力段数を偶
数とされた方のシフトレジスタ（２）に供給すべき水平
クロック信号ＨＣＫＢとその反転クロック信号＊ＨＣＫ
Ｂを図４に示す極性切り換え回路（ＳＷ）を介して供給
する構成としている。

【００２５】図４に示す如く、この極性切り換え回路
は、２つのＥＸＯＲゲート（５）により構成され、これ
らＥＸＯＲゲート（５）の一方の入力端に水平クロック
信号ＨＣＫＢとその反転クロック信号＊ＨＣＫＢをそれ
ぞれ供給し、他方の入力端に極性切り換え制御信号ＣＨ
Ｎを共通に供給している。これにより、極性切り換え制
御信号ＣＨＮをハイレベルにすると、水平クロック信号
ＨＣＫＢ及びその反転クロック信号＊ＨＣＫＢが供給さ
れたＥＸＯＲゲート（５）は各々逆極性に切り換えられ
た水平クロック信号ＨＣＫＢ’及びその反転クロック信
号＊ＨＣＫＢ’が出力される。逆に、極性切り換え制御
信号ＣＨＮをロウにすると、水平クロック信号ＨＣＫＢ
及びその反転クロック信号＊ＨＣＫＢはそのままの極性
で出力される。

【００２６】この極性切り換え回路は、スイッチング用
ＴＦＴ（ＳＥ）及びドレインドライバー（ＤＤ）、ゲー
トドライバー（ＧＤ）と同様、同一基板上にｐ−ＳｉＴ
ＦＴを形成することで、一体的に作り込まれる。そし
て、極性切り換え制御信号ＣＨＮは、水平シフトレジス
タ（１，２）のシフト方向切り換えと、その時のスター
トパルス供給段の切り換えと一体で外部より制御する。

【００２７】本発明では、水平シフトレジスタ（１，
２）は双方向シフトレジスタであり、その一方の水平シ
フトレジスタ（１）の出力段（Ｓ／Ｒ）数を奇数とし、
他方の水平シフトレジスタ（２）の出力段（Ｓ／Ｒ）数
をそれよりも１段少ない偶数としている。そして、図１
に示すように、表示画素（ＰＸ）群の左側に４列、右側
に５列の調整用表示画素（ＤＰ）を設け、これに対応づ
けて、水平シフトレジスタ（１，２）の出力段（Ｓ／
Ｒ）数を増やすことで、第１のシフトレジスタ（１）の
出力段数を奇数、第２のシフトレジスタ（２）の出力段
数を偶数としている。

【００２８】右方向シフトの場合、スタートパルスＳＴ
は、水平シフトレジスタ（１，２）の左端出力段（Ｓ／
Ｒ）に供給され、図２に示すように、第１の水平クロッ
ク信号ＨＣＫＡ及び第２のＨＣＫＢに合致してシフト動
作が開始される。但し、初めの４段、即ち、第１及び第
２のシフトレジスタ（１，２）の初めの２段は、画素信
号電圧が調整用表示画素（ＤＰ）に供給され、実際に表
示は行われない。そして、続く５段目、即ち、第１のシ
フトレジスタ（１）の３段目より、画素信号電圧のサン
プリングが行われ、表示画素（ＰＸ）へと供給される。
また、終わりの５段、即ち、第１のシフトレジスタ
（１）の終わりの３段と第２のシフトレジスタ（２）の
終わりの２段も調整用表示画素（ＤＰ）により表示が行
われない。結局、これらに対応する表示部（４）の左の
４列と右の５列が非表示領域となっている。

【００２９】左方向シフトの場合は、スタートパルスＳ
Ｔは、水平シフトレジスタ（１，２）の右端出力段（Ｓ
／Ｒ）に供給され、第１の水平クロック信号ＨＣＫＡ及
び逆極性にされた第２の水平クロック信号の反転信号−
＊ＨＣＫＢに合致してシフト動作が開始される。第２の
シフトレジスタ（２）は出力段数が偶数であるので、そ
の右端段は、左端段とシフトクロックが互いに位相が１
８０°ずれている。従って、第２のシフトレジスタ
（２）の右端には第２の水平クロック信号ＨＣＫＢの反
転クロック信号が供給されているので、第２のシフトレ
ジスタ（２）へ与える第２の水平クロック信号ＨＣＫＢ
とその反転クロック信号＊ＨＣＫＢを、極性切り換え回
路（ＳＷ）により極性を切り換えることで、結局、右端
に供給されるシフトクロックは第２の水平クロック信号
ＨＣＫＢと同じ信号になる。これより、左方向シフト時
にも、図２に示した内容と同じく、第１のシフトレジス
タ（１）に供給された第１の水平クロック信号ＨＣＫＡ
と、第２のシフトレジスタ（２）に供給された第２の水
平クロック信号ＨＣＫＢのハイレベルにスタートパルス
ＳＴが合致して左方向シフトが開始される。

【００３０】この時、右方向シフトの場合と同様に、右
側の５段、即ち、第１のシフトレジスタ（１）の右側の
３段及び第２のシフトレジスタ（２）の右側の２段と、
左側の４段、即ち、第１及び第２のシフトレジスタ
（１，２）の左側２段に対応した列では、画素信号電圧
は調整用表示画素（ＤＰ）に供給され非表示となる。従
って、右方向シフト時と左方向シフト時は、表示される
映像が１列分ずれることなる。

【００３１】本実施の形態では、その有効表示画素（Ｐ
Ｘ）に対応づけられた第１及び第２の水平シフトレジス
タ（１，２）の出力段数はいずれも偶数である。従っ
て、図２に示されるように、同時にハイレベルが出され
る出力段（Ｓ／Ｒ）数の４以上で、かつ、第１のシフト
レジスタ（１）の出力段（Ｓ／Ｒ）数を奇数とすべく、
左側に４段と、右側に５段を増設している。

【００３２】なお、ＬＣＤパネルの種類により、有効画
素に対応する水平シフトレジスタ（１，２）の各段出力
段数が本実施の形態と異なる場合、本発明の主旨に従っ
て、水平シフトレジスタ（１，２）の増設段数を最適に
設定することができる。例えば、第１及び第２の水平シ
フトレジスタ（１，２）の出力段数が同数で奇数の場
合、第２のシフトレジスタ（２）の出力段数を偶数にす
べく増設する段数は両側に各々２段と３段で、第１のシ
フトレジスタ（１）の出力段数を奇数のまま増設する段
数は両側に各々３段ずつとなる。これにより、第１及び
第２の水平シフトレジスタ（１、２）に関して増設分の
段数は左右で５段と６段となり、同時にハイレベルが出
される出力段（Ｓ／Ｒ）数の４以上を最少で満たしてい
る。また、有効画素に対応づけられた第１のシフトレジ
スタ（１）の出力段数が奇数で、第２のシフトレジスタ
（２）の出力段数がこれよりも１段少ない偶数の場合、
第１及び第２の水平シフトレジスタ（１，２）の両端に
２段ずつ増設すれば、両側にちょうど４段が増設され
る。また、第１のシフトレジスタ（１）が偶数で、第２
のシフトレジスタ（２）がこれよりも１段少ない奇数で
ある場合、第１のシフトレジスタ（１）と第２のシフト
レジスタ（２）の各々の両端に２段と３段を増設するこ
とにより、第１のシフトレジスタ（１）は奇数段で第２
のシフトレジスタ（２）はそれよりも１段少ない偶数段
となり、かつ、第１及び第２の水平シフトレジスタ
（１，２）の両側には、各々合わせて４段と６段が増設
される。

【００３３】また、調整用表示画素（ＤＰ）はドレイン
ラインの他に、スイッチング素子、画素容量及び補助容
量を形成することは必ずしも必要ではない。

【００３４】

【発明の効果】以上の説明から明らかな如く、本発明
で、表示部の周辺の駆動回路を一体的に内蔵した液晶表
示装置において、駆動回路をなすシフトレジスタを、簡
易な構成で双方向とするとともに、表示部の両端部に最
適列数の調整用表示画素を設けたことにより、画像を左
右で可逆とし、かつ、表示部の中央部と端部で表示品位
の差のない均一な画像が得られた。

【図面の簡単な説明】

【図１】本発明の実施の形態にかかるドレインドライバ
ーの構成図である。

【図２】本発明の実施の形態にかかるシフトレジスタの
タイミング図である。

【図３】本発明の実施の形態にかかるＬＣＤの構成図で
ある。

【図４】極性切り換え回路のブロック図である。

【図５】液晶表示装置の構成図である。

【符号の説明】

１第１の水平シフトレジスタ２第２の水平シフトレジスタ３サンプリングゲート４表示部５ＥＸＯＲゲート

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/133 550 G02F 1/133 505 G09G 3/36 G11C 19/00

Claims

(57)【特許請求の範囲】

【請求項１】液晶を挟んで対向配置された一対の電極
基板の一方の対向面の表示部に、複数のゲートラインお
よびドレインラインが互いに交差して配置され、これら
各交差部に多結晶半導体を用いた第１群の薄膜トランジ
スタと、この第１群の薄膜トランジスタに各々接続され
た液晶駆動用の表示電極とからなる表示画素が形成され
て行列状に配置され、前記対向面の周縁部には、前記第
１群の薄膜トランジスタと同じ多結晶半導体を用いた第
２群の薄膜トランジスタが配置されて、前記各ゲートラ
インに順次に走査信号電圧を印加する垂直シフトレジス
タからなるゲートドライバー、及び、外部から供給され
た原画信号より前記各ドレインラインに対応する画素信
号電圧をサンプリングするサンプリングゲートと前記サ
ンプリングゲートを２個毎に同一系列により制御し前記
画素信号電圧をサンプリングすべく前記各サンプリング
ゲートを順次に導通状態とする２系列の水平シフトレジ
スタとからなるドレインドライバーが構成された液晶表
示装置において、前記２系列の水平シフトレジスタは、シフト方向が左方
向／右方向に切り換え可能の双方向シフトレジスタであ
り、かつ、それらの出力段数は１段異なっており、前記
表示部の左右両側には、前記２系列の水平シフトレジス
タの出力段数を１段異ならせるべく対応づけられた調整
用表示画素が付加配列されていることを特徴とする液晶
表示装置。
【請求項２】前記表示部の左右両側に付加配列される
調整用表示画素の列数は、各々前記水平シフトレジスタ
の各段出力が同時にハイレベルとなる出力段数と、前記
シフトレジスタの各同一段出力により制御されるサンプ
リングゲート数との積の２倍以上であることを特徴とす
る請求項１記載の液晶表示装置。
【請求項３】出力段数が偶数の前記水平シフトレジス
タは、そのシフト動作を制御する水平クロック信号の極
性が、前記水平シフトレジスタのシフト方向の左方向／
右方向の切り換えと一体で切り換えられることを特徴と
する請求項１記載の液晶表示装置。