JPH10197894A - 液晶表示装置及び液晶表示装置の駆動方法 - Google Patents

液晶表示装置及び液晶表示装置の駆動方法

Info

Publication number
JPH10197894A
JPH10197894A JP35794796A JP35794796A JPH10197894A JP H10197894 A JPH10197894 A JP H10197894A JP 35794796 A JP35794796 A JP 35794796A JP 35794796 A JP35794796 A JP 35794796A JP H10197894 A JPH10197894 A JP H10197894A
Authority
JP
Japan
Prior art keywords
substrate
gate
data
rows
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35794796A
Other languages
English (en)
Inventor
Katsuhiko Morosawa
克彦 両澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP35794796A priority Critical patent/JPH10197894A/ja
Publication of JPH10197894A publication Critical patent/JPH10197894A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 開口率が高く且つ各画素への書き込み時間を
十分に確保できる液晶表示装置及びその駆動方法を提供
することである。 【解決手段】 マトリクス状に配置した画素の2行に1
本ずつゲートラインGLを配置し、1本のゲートライン
GLの選択により、2行の画素の画素容量CLCが選択さ
れるようにTFT14を接続する。各列の奇数行のTF
T14と偶数行のTFT14を別々のデータラインDL
に接続する。ゲートラインGLを選択することにより、
2行の画素容量CLCを選択し、これらに別々のデータラ
インDLからデータ信号を印加することにより、書き込
み時間を通常の2倍とする。さらに、1フレームを2つ
のフィールドに分割し、対応する画素容量CLCにデータ
信号を書き込むことにより、フリッカの周波数を低下さ
せることなく、書き込み期間をさらに2倍にすることが
できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、液晶表示装置及び
液晶表示装置の駆動方法に関する。
【0002】
【従来の技術】TFT(薄膜トランジスタ)液晶表示装
置(以下、TFT−LCD)は、図12に示すように、ゲ
ートライン及びデータラインがマトリクス状に配置さ
れ、ゲートラインとデータラインの各交点に対応して各
TFT及び各画素電極が配置されている。
【0003】この構成のTFT−LCDは、ゲートライ
ンを逐次選択してTFTをオンし、各データラインとオ
ンしたTFTを介して各画素に画像データを書き込むこ
とにより、表示を行う。
【0004】このような液晶表示装置では、その大型化
及び高解像度化に伴い、各ゲートラインの選択期間が短
くなる傾向にある。このため、従来の構成では、各画素
に十分な画像データを書き込むために必要な時間を確保
できなくなることがある。また、広視野角で高速応答が
可能な液晶表示素子として強誘電性液晶、反強誘電性液
晶等を用いた液晶表示素子が注目されている。しかし、
これらの液晶は誘電率が高く、よって各画素の容量が大
きく、従来の構成では、各画素に十分な書き込みを行う
ことが困難である。
【0005】これらの問題を解決するため、複数のゲー
トラインを同時に選択することにより、各画素の選択期
間を長くする駆動方法が提案されている。このような駆
動を可能とするTFT−LCDの構成例を図13に示
す。図13の構成では、各列に2本のデータラインが配
置され、奇数行のTFTに一方のデータラインが、偶数
行のTFTに他方のデータラインが接続されている。こ
の方法によれば、奇数行と偶数行のゲートラインを同時
に選択し、各データラインを介して各画素に同時にデー
タを書き込む。従って、フレーム周波数を変更すること
なく、ゲートラインを1本ずつ選択する場合に比べ、選
択時間(=書き込み時間)を2倍にすることができる。
【0006】また、書き込み時間を長くするための他の
方法として、フレーム周波数を下げることが考えられ
る。しかし、単純にフレーム周波数を下げただけではフ
リッカが目立ち、表示品質が低下する等の問題が発生す
る。フリッカを目立たなくさせると共に書き込み時間を
長くできる駆動方法として、MFD(Multi−Fi
eld Driving)法が知られている。
【0007】この駆動方法は、1画面を2N+1(Nは
自然数)個のフィールドに分割し、各フィールドで1画
面の1/(2N+1)を書き込む。この方法により液晶
表示素子を駆動すれば、MFD法を用いないときに比
べ、フレーム周波数を1/2N+1に低減しながらも、
フリッカを目立たない範囲に抑えることができる。
【0008】
【発明が解決しようとする課題】しかしながら、複数の
ゲートラインを同時に選択する方法では、図13に示す
ように、データラインの本数も増加する。従って、デー
タラインの増加分だけ、画素の有効表示面積(開口率)
が低下し、表示が暗くなる等、表示品質が低下するとい
う問題がある。
【0009】また、TFT−LCDをMFD法を用いて
駆動する場合、1画面をフィールドに分割する際に奇数
個にしか分割できないという問題がある。これは、偶数
分割をした場合、フレーム周波数が低下した分だけフリ
ッカの周波数も低下し、表示品質が低下するためであ
る。このため、周辺回路を含む液晶表示装置の設計の自
由度が制限されるという問題がある。
【0010】この発明は、上記実状に鑑みてなされたも
ので、各画素の選択期間を長くすることができ、且つ、
高品質の画像を表示することができる液晶表示装置及び
液晶表示装置の駆動方法を提供することを目的とする。
また、この発明は、複数のゲートラインの同時選択によ
る画素の開口率の低下を抑えることができる液晶表示装
置及び液晶表示装置の駆動方法を提供することを目的と
する。また、この発明は、偶数本のゲートラインを同時
に選択するMFD法とそれを可能とする液晶表示装置を
提供することを目的とする。
【0011】
【課題を解決するための手段】上記目的を達成するた
め、この発明の第1の観点に係る液晶表示装置は、対向
して配置された第1と第2の基板と、前記第1の基板の
前記第2の基板との対向面にマトリクス状に配置された
画素電極と該画素電極に電流路の一端が接続された薄膜
トランジスタとの対と、前記第1の基板の前記対向面に
配置され、前記マトリクスのM行(Mは2以上の自然
数)に1本配置され、それぞれ対応するM行の前記薄膜
トランジスタのゲートに接続されたゲートラインと、前
記第1の基板の対向面に、前記画素電極のマトリクスの
1列にM本ずつ配置され、同一の前記ゲートラインに接
続された各列の前記薄膜トランジスタの1つの電流路の
他端に接続されたデータラインと、前記画素電極に対向
して前記第2の基板の前記第1の基板との対向面に配置
された共通電極と、前記第1の基板と前記第2の基板と
の間に封止された液晶と、を備えることを特徴とする。
【0012】この構成によれば、例えば、M=2の場
合、ゲートラインは、例えば、画素電極及び薄膜トラン
ジスタの第1行目と第2行目に1本、第3行目と第4行
目に1本・・・というように、2行に1本ずつ配置され
る。そして、1本のゲートラインの選択で2行の画素を
同時に選択できる。従って、各行に配列されたゲートラ
インをM本同時に選択する構成に比較して、ゲートライ
ンの本数を減らすことができ、開口率の低下を抑えるこ
とができる。
【0013】前記ゲートラインに接続され、複数の前記
ゲートラインに1本ずつ順次ゲートパルスを印加するこ
とによりM行の前記薄膜トランジスタを順次オンするゲ
ートドライバと、前記データラインに接続され、前記デ
ータラインとオンした前記薄膜トランジスタを介してM
行の前記画素電極に同時に表示画像に対応するデータ信
号を印加するデータドライバとを配置してもよい。
【0014】また、前記ゲートラインに接続され、各フ
ィールドにおいて、N(Nは2以上の自然数)本おきに
前記ゲートラインを選択し、前記フィールド毎に選択す
るゲートラインを変化させ、Nフィールドで全ゲートラ
インを選択するゲートドライバと、前記データラインに
接続され、前記ゲートドライバにより選択された行の画
素の表示画像に対応するデータ信号を、前記データライ
ンとオンした前記薄膜トランジスタを介してM行の前記
画素電極に同時に印加し、Nフィールドで全画素電極に
前記データ信号を印加するデータドライバと、を配置
し、Nフィールドにより1画面を書き込むようにしても
よい。
【0015】前記データドライバは、同時に選択された
M行の前記画素電極の隣接する各2行の前記画素電極に
逆の極性を有する前記データ信号を印加することが望ま
しい。この構成によれば、隣接する各行の画素に逆極性
の信号が印加されるので、極性の差による輝度の差が平
均化される。従って、フリッカが低減する。特に、N本
おきにゲートラインを選択する場合に、Nが偶数の場合
でも、フリッカの周波数が低下せず、高品質の画像を表
示することができる。
【0016】前記データドライバは、各前記画素電極に
印加する前記データ信号の極性を1フレーム毎に反転さ
せることが望ましい。
【0017】また、この発明の第2の観点にかかる液晶
表示装置は、対向して配置された第1と第2の基板と、
前記第1の基板の前記第2の基板との対向面にマトリク
ス状に配置された画素電極と該画素電極に電流路の一端
が接続された薄膜トランジスタとの対と、前記第1の基
板の前記対向面に配置され、前記マトリクスのM行(M
は2以上の自然数)に1本配置され、それぞれ対応する
M行の前記薄膜トランジスタのゲートに接続されたゲー
トラインと、前記第1の基板の対向面に、前記画素電極
のマトリクスの1列にM本ずつ配置され、同一の前記ゲ
ートラインに接続された各列の前記薄膜トランジスタの
1つの電流路の他端に接続されたデータラインと、前記
画素電極に対向して前記第2の基板の前記第1の基板と
の対向面に配置された共通電極と、前記第1の基板と前
記第2の基板との間に封止された液晶と、前記ゲートラ
インに接続され、各フィールドにおいて、N(Nは偶
数)本おきに前記ゲートラインを選択し、前記フィール
ド毎に選択するゲートラインを変化させ、Nフィールド
で全ゲートラインを選択するゲートドライバと、前記デ
ータラインに接続され、前記ゲートドライバにより選択
された行の画素の表示画像に対応するデータ信号を、前
記データラインとオンした前記薄膜トランジスタを介し
てM行の前記画素電極に同時に印加し、Nフィールドで
全画素電極に前記データ信号を印加すると共に同時に選
択されたM行の前記画素電極の隣接する各2行の前記画
素電極に逆の極性を有する前記データ信号を印加するデ
ータドライバと、を備えることを特徴とする。
【0018】この構成によれば、1本のゲートラインの
選択でM行の画素を同時に選択できる。従って、各行に
配列されたゲートラインをM本同時に選択する構成に比
較して、ゲートラインの本数を減らすことができ、開口
率の低下を抑えることができる。また、隣接する各行の
画素に逆極性の信号が印加されるので、極性の差による
輝度の差が平均化され、Nが偶数の場合でも、フリッカ
の周波数が分割する前のフレーム周波数と同一になり、
目立たなくなり、高品質の画像を表示できる。
【0019】また、この発明の第3の観点に係る液晶表
示装置の駆動方法は、対向して配置された第1と第2の
基板と、前記第1の基板の前記第2の基板との対向面に
マトリクス状に配置された画素電極と該画素電極に電流
路の一端が接続された薄膜トランジスタとの対と、前記
第1の基板の前記対向面に配置され、前記マトリクスの
M行(Mは2以上の自然数)に1本配置され、それぞれ
対応するM行の前記薄膜トランジスタのゲートに接続さ
れたゲートラインと、前記第1の基板の対向面に、前記
画素電極のマトリクスの1列にM本ずつ配置され、同一
の前記ゲートラインに接続された各列の前記薄膜トラン
ジスタの1つの電流路の他端に接続されたデータライン
と、前記画素電極に対向して前記第2の基板の前記第1
の基板との対向面に配置された共通電極と、前記第1の
基板と前記第2の基板との間に封止された液晶と、を備
える液晶表示装置の駆動方法であって、複数の前記ゲー
トラインに1本ずつ順次ゲートパルスを印加することに
よりM行の前記薄膜トランジスタを順次オンし、前記デ
ータラインとオンした前記薄膜トランジスタを介してM
行の前記画素電極に同時に表示画像に対応するデータ信
号を印加する、ことを特徴とする。
【0020】この駆動方法によれば、各行に配列された
ゲートラインをM本同時に選択する駆動方法に比較し
て、ゲートラインの本数を減らすことができ、開口率の
低下を抑えることができる。
【0021】また、この発明の第4の観点に係る液晶表
示装置の駆動方法は、対向して配置された第1と第2の
基板と、前記第1の基板の前記第2の基板との対向面に
マトリクス状に配置された画素電極と該画素電極に電流
路の一端が接続された薄膜トランジスタとの対と、前記
第1の基板の前記対向面に配置され、前記マトリクスの
M行(Mは2以上の自然数)に1本配置され、それぞれ
対応するM行の前記薄膜トランジスタのゲートに接続さ
れたゲートラインと、前記第1の基板の対向面に、前記
画素電極のマトリクスの1列にM本ずつ配置され、同一
の前記ゲートラインに接続された各列の前記薄膜トラン
ジスタの1つの電流路の他端に接続されたデータライン
と、前記画素電極に対向して前記第2の基板の前記第1
の基板との対向面に配置された共通電極と、前記第1の
基板と前記第2の基板との間に封止された液晶と、を備
える液晶表示装置の駆動方法であって、前記ゲートライ
ンに接続され、各フィールドにおいて、N(Nは2以上
の自然数)本おきに前記ゲートラインを選択し、前記フ
ィールド毎に選択するゲートラインを変化させてNフィ
ールドで全ゲートラインを選択し、前記ゲートドライバ
により選択された行の画素の表示画像に対応するデータ
信号を、前記データラインとオンした前記薄膜トランジ
スタを介してM行の前記画素電極に同時に印加し、Nフ
ィールドにより1画面を書き込むことを特徴とする。
【0022】この駆動方法によれば、各行に配列された
ゲートラインをM本同時に選択する駆動方法に比較し
て、ゲートラインの本数を減らすことができ、開口率の
低下を抑えることができる。また、隣接する各行の画素
に逆極性の信号が印加されるので、極性の差による輝度
の差が平均化され、Nが偶数の場合でも、フリッカの周
波数の低下を抑えることができ、フリッカが目立たなく
なり、高品質の画像を表示できる。
【0023】
【発明の実施の形態】本実施の形態に係る液晶表示装置
を図面を参照しつつ説明する。
【0024】(第1の実施の形態)本実施の形態に係る
液晶表示装置は、図1(A)及び図1(B)に示すよう
に、液晶表示パネル1と、ゲートドライバ2と、データ
ドライバ3とから構成される。
【0025】液晶表示パネル1は、図2に断面で示すよ
うに、スぺーサ20を介して対向して配置される一対の
透明基板11及び12を有する。透明基板11、12
は、例えば、ガラス基板等から構成されている。
【0026】図2において下側の透明基板(以下、「下
基板」と称する)11上には、図1(A)、図2及び図
3に示すように、ITO等の透明導電材料から構成され
た複数の画素電極13と画素電極13にソース(又はド
レイン)が接続された複数のTFT14とがマトリクス
状に配置されている。
【0027】画素電極13とTFT14とのマトリクス
の2行に1本の割合で、ゲートラインGLが配置され、
隣接する奇数行と偶数行のTFT14のゲートは、対応
するゲートラインGLに接続されている。また、画素電
極13とTFT14とのマトリクスの1列に2本の割合
で、データラインDLが配置され、同一列の奇数行のT
FT14のドレイン(又はソース)は共通のデータライ
ンDLに接続され、同一列の偶数行のTFT14のドレ
イン(又はソース)は共通のデータラインDLに接続さ
れている。
【0028】各ゲートラインGLは、金属膜、ITO膜
等の導電材料からなり、ゲートドライバ2に接続されて
いる。各データラインDLは、金属膜、ITO膜等の導
電材料からなり、データドライバ3に接続されている。
【0029】図2において上側の透明基板(以下、「上
基板」と称する)12には、下基板11のマトリクス状
の画素電極13に対向して、コモン電圧が印加される共
通電極15が形成されている。
【0030】下基板11及び上基板12の電極形成面に
は、それぞれ配向膜16及び17が設けられている。配
向膜16及び17は、例えば、ポリイミド等の有機高分
子化合物からなる水平配向膜であり、それらの対向面に
はラビング等による配向処理が施されている。
【0031】上下基板11、12及びシ―ル材18で囲
まれた領域には液晶19が封入されている。液晶19
は、強誘電性液晶(FLC:Ferroelectric Liquid Cry
stal)又は反強誘電性液晶(AFLC:AntiFerroelect
ric Liquid Crystal)等の自発分極と強誘電相を有する
スメクティック液晶、或いは、ネマティク液晶等から構
成される。
【0032】上下基板11及び12の外側には、液晶1
9の配向を視覚化する一対の偏光板21及び22が配置
されている。
【0033】画像を表示するための各画素は、画素電極
13と共通電極15の対向部分とそれらの間に配置され
た液晶19とより構成される画素容量CLCと、偏光板2
1、22とより構成される。
【0034】図1(B)に、画素容量CLCの配置を示
す。図示するように、各画素容量CLCは、対応するTF
T14の電流路を介してデータラインDLに接続され、
TFT14のゲートは対応するゲートラインGLに接続
されている。
【0035】ゲートドライバ2は、ゲートラインGLに
順次ゲート信号(パルス)を印加して、ゲートラインG
Lを走査する。
【0036】データドライバ3は、各データラインDL
に、その時点でゲートドライバ2により選択されている
画素に所望の画像(階調)を表示させるためのデータ信
号を供給する。なお、図1(A)において、符号P11
41は、第1行〜第4行の第1列の画素の配置(位置)
を示し、後述する図8において参照する。
【0037】次に、上記構成のTFT−LCDの動作を
図4を参照しつつ説明する。図4は、ゲートドライバ2
がゲートラインGLに印加するゲート信号と、データド
ライバ3が各データラインDLに印加するデータ信号の
極性を示す。
【0038】ゲートドライバ2は、各ゲートラインGL
に順次ゲート信号を印加する。
【0039】データドライバ3は、少なくとも2走査ラ
イン分の画像データを保持する能力を有し、奇数行の画
素用のデータ信号を奇数番目のデータラインDL
2n-1に、偶数行の画素用のデータ信号を偶数番目のデー
タラインDL2nに、互いに逆極性で供給する。
【0040】まず、ゲートドライバ2は、第1番目のゲ
ートラインGL1にゲート信号(パルス)を印加し、ゲ
ートラインGL1に接続された1行目と2行目のTFT
14をオンする。この期間に、データドライバ3は、第
1行目と第2行目の画素の表示に対応するデータ信号を
各データラインDLに印加する。データドライバ3は、
奇数行のTFT14に接続されているデータラインDL
2n-1に正極性のデータ信号を印加し、偶数行のTFT1
4に接続されているデータラインDL2nに負極性のデー
タ信号を印加する。このため、第1行目と2行目の画素
の画素容量CLCには、それぞれ、正極性と負極性の電圧
が印加される。ゲートドライバ2は、ゲートラインGL
1の選択期間が終わると、ゲート信号をオフする。これ
により、第1行及び第2行の各TFT14がオフし、こ
の時点で各画素容量CLCに印加されていた電圧が次フレ
ームの選択期間まで保持される。この保持電圧に応じて
液晶の配向が制御され、任意の階調が表示される。
【0041】次に、ゲートドライバ2は、第2行目のゲ
ートラインGL2にゲート信号を印加し、ゲートライン
G2に接続された第3行目と第4行目の画素のTFT1
4がオンする。データドライバ3は、奇数行のTFT1
4に接続されたデータラインDL2n-1に正極性のデータ
信号を印加し、偶数行のTFT14に接続されたデータ
ラインDL2nに負極性のデータ信号を印加する。
【0042】第3のゲートラインGL3以降の選択時に
ついても、1行目、2行目のゲートラインと同様の動作
が繰り返される。
【0043】全てのゲートラインGLが選択され、1画
面分の書き込みが終了すると、第2フレームを開始す
る。第2フレームでも、ゲートドライバ2は、ゲート信
号をゲートラインGLに順次印加し、データドライバ3
は、画像データに基づいたデータ信号を各データライン
DLに印加する。
【0044】ここで、データドライバ3は、液晶の焼き
付き現象を防ぐために、各データラインDLに印加する
データ信号の極性を前のフレームに対して反転させ、奇
数行のTFT14に接続されているデータラインDL
2n-1に負極性のデータ信号を、偶数行のTFT14に接
続されているデータラインDL2nに正極性のデータ信号
を印加する。
【0045】第2フレーム以降も、フレーム毎に各画素
容量CLCに印加する電圧の極性をさらに反転させつつ、
第1フレーム、第2フレームと同様の動作を繰り返すこ
とにより、液晶表示パネル1に所望の画像を表示する。
【0046】以上説明したように、本実施の形態によれ
ば、1本のゲートラインGLの選択で2列の画素を同時
に選択することができる。従って、図12に示す従来の
構成に比較して、各画素の選択期間を2倍とし、各画素
への書き込みを長時間行うことができる。従って、各画
素への書き込み(充電)を完全に行うことができる。ま
た、図13に示す構成に比較して、ゲートラインの本数
を半減でき、その分画素電極の面積を大きくして、開口
率の低下を抑えることができる。
【0047】(第2の実施の形態)第1の実施の形態に
おいては、各ゲートラインGLを順次選択したが、いわ
ゆるMFD法のように、1フレームを複数のフィールド
に分割し、各ゲートラインをとびとびに選択してデータ
信号を画素に書き込み、複数のフィールドで1枚の画像
を書き込むようにしてもよい。特に、図1〜図3に示す
構成の液晶表示パネル1を使用することにより、フリッ
カのために使用できなかった1フレームを偶数のフィー
ルドに分割することが可能となる。以下、このような駆
動方法を採用した第2の実施の形態を説明する。
【0048】本実施の形態の液晶表示装置全体の構成を
図5に示す。なお、図5において、液晶表示パネル1、
ゲートドライバ2、データドライバ3は、図1及び図2
に示す第1の実施の形態の構成と同一である。
【0049】ゲートドライバ2及びデータドライバ3
は、LCDコントローラ33に接続されている。LCD
コントローラ33は、バスを介してCPU34、RAM
35に接続されている。
【0050】RAM35は、例えば、1フレーム分の画
像データを記憶する容量を有し、書き込みと読み出しを
同時に行うことができるデュアルポートメモリから構成
される。
【0051】CPU34は、自己が生成した画像データ
又は外部から供給された画像データをRAM35に格納
する。LCDコントローラ33は、RAM35に格納さ
れた画像データを、2行おきに順次読み出し、データド
ライバ3に供給する。
【0052】データドライバ3は、2行(1ゲートライ
ン)分の画像データを保持し、該データをデータ信号
(アナログ電圧信号)に変換し、データラインDLに印
加する。さらに、LCDコントローラ33はゲートドラ
イバ2にゲート切り換え信号を供給する。ゲートドライ
バ2は、ゲート切り換え信号に応答してゲートパルスを
切り換え、1本おきにゲートラインGLを順次選択す
る。
【0053】CPU34とRAM35との間の画像デー
タの書き込みクロックは、LCDコントローラ33とR
AM35との間の画像データの読み出しクロックのほぼ
2倍である。
【0054】次に、このような構成の液晶表示装置の動
作を説明する。まず、CPU34は、図6(A)に示す
ように、通常の画像データ(表示データ)を順次生成す
る。なお、Dijは画像データの第iフレームの第j水平
走査線のデータを示す。この画像データは順次RAM3
5に格納される。
【0055】但し、この際、CPU34は、第1、3、
5・・・フレームの画像データをRAM35に格納し、第
2、第4、第6、第8・・・フレームをRAM35に格納
することなく捨てる。これにより、画像データは1/2
に間引かれる。
【0056】LCDコントローラ33はRAM35に1
フレーム分の画像データが格納されると、図6(B)に
示すように、第1のゲートラインGL1用の画像データ
(第1及び第2行分の画像データD11、D12)を読み出
し、データドライバ3に供給する。データドライバ3
は、LCDコントローラ33から供給された画像データ
11、D12をラッチし、D/A変換し、レベル変換を行
ってから、データラインDLにパラレルに印加する。こ
の際、画像データD11から生成されるデータ信号を正極
性とし、画像データD12から生成されるデータ信号を負
極性とする。データドライバ3は、第1行のTFT14
に接続されたデータラインDL2n-1に画像データD11
ら生成された正極性のデータ信号を印加し、第2行のT
FT14に接続されたデータラインDL2nに画像データ
12から生成された負極性のデータ信号を印加する。印
加時間は、画像データの1水平走査期間の約4倍(第1
の実施の形態の各選択期間の2倍)である。
【0057】ゲートドライバ2は、図6(C)に示すよ
うに、データドライバ3によるデータ信号D11、D12
出力にほぼ同期して第1行のゲートラインGL1にゲー
ト信号を印加する。ゲート信号のパルス幅も画像データ
の1水平走査期間のほぼ4倍である。
【0058】このゲート信号により、第1行及び第2行
のTFT14がオンし、対応する第1行及び第2行の画
素容量CLCにデータラインDL2n-1とDL2nを介して正
極性及び負極性のデータ信号が印加される。選択期間が
通常の駆動方法の選択期間(画像データの1水平走査期
間とほぼ等しい)の4倍であるため、十分な電荷が画素
容量CLCに充電される。ゲート信号がオフすると、この
充電電圧が画素容量CLCに次の選択期間まで保持され
る。
【0059】次に、LCDコントローラ33は、第3、
第4行用の画像データをとばして、第5行及び第6行の
画素の画像データ(第3のゲートラインGL3用の画像
データ)D15とD16をRAM35から読み出し、データ
ドライバ3に供給する。データドライバ3は、図6
(B)に示すように、画像データD15を正極性のデータ
信号に変換し、データラインDL2n-1に供給し、画像デ
ータD16を負極性のデータ信号に変換し、データライン
DL2nに供給する。一方、ゲートドライバ2は、図6
(E)に示すように、第2のゲートラインGL2をとば
して、第3のゲートラインGL3にゲート信号を4水平
走査期間印加する。これにより、第3のゲートラインG
3に接続された第5行及び第6行のTFT14がオン
し、第3のゲートラインGL3の上下に配置された画素
の画素容量CLCにそれぞれ画像データD15とD16に従っ
て生成されたそれぞれ正極性と負極性のデータ信号が印
加される。
【0060】以後同様に、LCDコントローラ33は、
2行おきに、第9行と第10行、第13行と第14行・・
・の画素の画像データD19、D110、D113、D114・・・を
RAM35から読み出し、データドライバ3は供給され
た画像データD19、D113・・・を対応する正極性のデータ
信号に変換してデータラインDL2n-1に印加し、データ
ドライバ3は供給された画像データD110、D114・・・を
対応する負極性のデータ信号に変換してデータラインD
2nにそれぞれ4水平走査期間だけ印加する。一方、ゲ
ートドライバ2は、各データ信号の出力にほぼ同期し
て、第5、第7・・・のゲートラインGL5、GL7・・・に4
水平期間のパルス幅を有するゲート信号を順次印加す
る。このようにして、第1フィールドでは、第1と第2
の画素、第5と第6行の画素、第9と第10の画素、・・
・・・・に順次データ信号を書き込む。
【0061】第1フィールドの走査が終了し、第2フィ
ールドに入ると、LCDコントローラ33は、RAM3
5から第3行と第4行の画素の画像データD13とD14
読み出し、データドライバ3に供給する。データドライ
バ3は画像データD13を正極性のデータ信号に変換して
データラインDL2n-1に印加し、画像データD14を負極
性のデータ信号に変換してデータラインDL2nに印加す
る。ゲートドライバ2は、図6(D)に示すように、第
2のゲートラインGL2にゲートパルスを印加し、デー
タ信号D13とデータ信号D14を第3行及び第4行の画素
の画素容量CLCに書き込む。次に、第7と第8行の画素
にデータ信号D17とD18を書き込み、図6(F)に示す
ように、第4のゲートラインGL4にゲートパルスを印
加し、データ信号D1 7とデータ信号D18を第7行及び第
8行の画素の画素容量CLCに書き込む。以後、同様にし
て、第11と第12行の画素、第15と第16行の画素
・・・にデータ信号D111とD112、D115とD116、・・・を書
き込む。
【0062】以上の動作により、画像データの2フレー
ム分の期間に全てのゲートラインGLが走査され、各行
の画素に第1フレーム分の画像データが書き込まれ、1
画面の書き込みが終了する。
【0063】この間に、CPU34は、画像データの第
3フレームをRAM35の空き領域に記憶させる。
【0064】続いて、LCDコントローラ33は、RA
M35に記憶された画像データの第3フレームの第1と
第2行の画素の画像データD31とD32を読み出し、デー
タドライバ3に供給する。データドライバ3は、各画素
容量CLCに前のフレームとは反対極性のデータ信号を印
加するため、画像データD31を負極性のデータ信号に変
換してデータラインDL2n-1に4水平走査期間印加し、
画像データD32を正極性のデータ信号に変換してデータ
ラインDL2nに4水平走査期間印加する。また、ゲート
ドライバ2は、第2のゲートラインGL2に4水平走査
期間のパルス幅を有するゲートパルスを印加する。
【0065】以後、LCDコントローラ33は、RAM
35に記憶された第3フレームの第5と第6、第9と第
10・・・行の画素の画像データD35とD36,D39とD310
・・・を順次読み出し、データドライバ3に供給する。デ
ータドライバ3は供給された画像データを対応する極性
のデータ信号に変換し、データラインDLに印加する。
また、ゲートドライバ2は、第3、5・・・のゲートライ
ンGL3,GL5・・・に順次ゲートパルスを印加する。
以後は、同様の動作を繰り返す。
【0066】このようにして、画像データの4フレーム
期間に、ゲートラインGLがそれぞれ2回ずつ選択さ
れ、全ての画素に正極性のデータ信号と負極性のデータ
信号がそれぞれ1回ずつ書き込まれる。
【0067】上述の駆動方法を模式的に表すと図7に示
すようになる。即ち、第1フィールドでは、第1、第3
・・・のゲートラインGL1、GL3、・・・が、画像デ
ータの1水平走査期間の4倍の期間ずつ、順次選択され
て、第1と第2行の画素、第5行と第6行の画素、・・
・に、それぞれデータ信号が書き込まれる。この際、奇
数行の画素容量には正極性の電圧が印加され、偶数行の
画素容量には負極性の電圧が印加される。
【0068】また、第2フィールドでは、第2、第4・
・・のゲートラインGL2、GL4・・・が順次選択さ
れ、第3と第4行の画素、第7行と第8行の画素、・・
・に、それぞれ、データ信号が書き込まれる。このフィ
ールドでも、奇数行の画素容量には正極性の電圧が印加
され、偶数行の画素容量には負極性の電圧が印加され
る。以上の2フィールドで、画像信号の第1フレームに
基づく液晶表示パネル1の走査(第1’フレーム)が完
了する。
【0069】続いて、画像信号の第3フレームに基づく
液晶表示パネル1の走査(第2’フレーム)が開始し、
第3フィールドでは、第1、第3・・・のゲートライン
GL1、GL3・・・が選択され、対応する2行の画素の
画素容量にデータ信号が書き込まれる。この際、第1’
フレームと異なり、奇数行の画素容量に負極性の電圧が
印加され、偶数行の画素容量に正極性の電圧が印加され
る。以降、同様にフレーム毎に各書き込み電圧の極性が
反転され、液晶の焼き付きを防止する。
【0070】この駆動方法により、各画素の選択期間
は、ゲートラインを1本ずつ順次選択する駆動方法の選
択期間の4倍となり、2行の画素を同時に選択する第1
の実施の形態の駆動方法の選択期間の2倍になる。従っ
て、液晶容量CLCに十分な電荷を充電することができ
る。従って、液晶としてFLC、AFLC等の誘電率の
高いものを使用した場合でも、各画素容量CLCを十分に
充電することができる。
【0071】また、図8(A)は、この駆動方法により
駆動された図1(A)に示す液晶表示パネル1の第1列
目の第1行目〜第4行目の第1列の画素P11〜P41に同
一の階調を表示させた際の輝度の時間変化を例示し、図
8(B)には、隣接する画素P11〜P41の輝度を平均し
た波形を例示する。
【0072】この駆動方法では、1本のゲートラインG
Lの選択で、2行の画素が選択され、それぞれ、反対極
性の電圧が印加される。このため、図8(A)に示すよ
うに、同一の階調を表示させた場合でも、印加電圧の極
性が異なるので、実際の表示輝度はわずかに差がある。
この輝度は、書き込み完了後、漏れ電流等により、除々
に変化する。一方、次のフィールドで、隣接する2行の
画素の画素容量にそれぞれ反対極性の電圧が書き込ま
れ、書き込み完了後、漏れ電流等により除々に変化す
る。これらの輝度変化を平均化すると、図8(B)に示
すようになる。図8(B)から明らかなように、平均的
な輝度の変化、即ち、フリッカの周期は、フィールドの
周期、即ち、分割前のフレームの周期と同一になり、フ
リッカは周波数が高く、ほとんど目立たない。
【0073】これに対して、通常の液晶表示パネルをM
DF法で駆動し、フレームの分割数を2とした場合、隣
接する2つの行の画素の輝度は図9(A)に示すように
変化し、その平均的な輝度は図9(B)に示すように変
化する。図9(B)の輝度変化のピーク又はボトムは一
定ではなく、変化しており、輝度変化の周期(エンベロ
ープの周期で表される)は、元のフレーム周期の4倍に
なっている。従って、フリッカの周波数は元のフレーム
周波数の1/4であり、フリッカが非常に目立つ。
【0074】このように、この実施の形態の駆動方法
は、フリッカの周波数を低下させて、フリッカを目立た
せることなく、各表示フレームを偶数フィールドに分割
して書き込み及び表示を行うことができる。
【0075】なお、図6及び図7においては、フィール
ド単位で画素容量に印加する電圧の極性を変更したが
(フィールド反転)、図10に示すようにライン毎に極
性を反転させることも可能である。この場合、各フィー
ルド内で、順番に選択される行毎に印加電圧の極性を変
化させて、さらに、フレーム毎に各画素容量に印加する
電圧の極性を反転させる。
【0076】また、図11に示すように、画素の列毎に
印加電圧の極性を反転させて、さらに、フレーム毎に各
画素の液晶に印加する電圧の極性を反転させることも可
能である。
【0077】また、上記説明では、奇数フレームの画像
データをRAM35に取り込み、これを液晶表示パネル
1の1フレーム(2フィールド)で使用したが、例え
ば、奇数フレームの画像データのうちの第1、2、5、
6、・・・行の画素の画像データを、液晶表示パネル1の
各フレームの第1フィールドで使用し、偶数フレームの
画像データのうちの第3、4、7、8、・・・行の画素の
画像データを液晶表示パネル1の各フレームの第2フィ
ールドで使用する等してもよい。
【0078】さらに、第2の実施の形態では、1フレー
ムを2フィールドに分割して駆動する例を示したが、1
フレームを、3又は4フィールド以上に分割して駆動し
てもよい。即ち、Nフィールド(Nは2以上の自然数)
に分割することが可能である。
【0079】また、上記第1の実施の形態と第2の実施
の形態は、様々な変形や応用例が可能である。例えば、
TFTを液晶表示パネルのアクティブ素子として用いた
が、MIM等の非線形2端子素子をアクティブ素子とし
て使用する液晶表示パネル等にもこの発明を適用するこ
とができる。
【0080】
【発明の効果】以上説明したように、本発明の液晶表示
装置及び液晶表示装置の駆動方法によれば、十分な書き
込み時間を確保し、各画素容量に十分に書き込みを行う
ことができる。また、液晶表示パネルの開口率の低下を
抑えることができる。
【0081】また、1画面を偶数個のフィールドに分割
して走査表示してもフリッカが目立たないため、分割数
による制限がなくなり、周辺回路を含めた液晶表示パネ
ルの設計の自由度を増すことができる。
【図面の簡単な説明】
【図1】この発明の実施の形態に係る液晶表示装置の構
造を説明するための図である。
【図2】図1に示す液晶表示装置の断面構造を説明する
ための図である。
【図3】この発明の実施の形態に係る液晶表示装置の画
素電極、TFT、データライン、ゲートラインの配置を
説明するための図である。
【図4】この発明の実施の形態に係る液晶表示装置の動
作を説明するためのタイミングチャートである。
【図5】この発明の第2の実施の形態に係る液晶表示装
置の構造を説明するための図である。
【図6】この発明の第2の実施の形態に係る液晶表示装
置の動作を説明するためのタイミングチャートである。
【図7】液晶に印加する電圧の極性を説明するための図
である。
【図8】この発明の第2の実施の形態に係る画素の輝度
の時間変化とフリッカの関係を説明するための図であ
る。
【図9】通常の液晶表示パネルの1フレームを2つのフ
ィールドに分割して駆動した場合の輝度の時間変化とフ
リッカの関係を説明するための図である。
【図10】液晶に印加する電圧の極性の他の例を説明す
るための図である。
【図11】液晶に印加する電圧の極性の他の例を説明す
るための図である。
【図12】従来の液晶表示装置の画素電極、TFT、デ
ータライン、ゲートラインの配置を説明するための図で
ある。
【図13】従来の液晶表示装置の画素電極、TFT、デ
ータライン、ゲートラインの配置を説明するための図で
ある。
【符号の説明】
1・・・液晶表示パネル、2・・・ゲートドライバ、3
・・・データドライバ、11・・・下基板、12・・・
上基板、13・・・画素電極、14・・・TFT、15
・・・共通電極、16・・・配向膜、17・・・配向
膜、18・・・シール材、19・・・液晶、20・・・
スペーサ、21・・・偏光板、22・・・偏光板、33
・・・LCDコントローラ、34・・・CPU、35・
・・RAM、GL・・・ゲートライン、DL・・・デー
タライン

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】対向して配置された第1と第2の基板と、 前記第1の基板の前記第2の基板との対向面にマトリク
    ス状に配置された画素電極と該画素電極に電流路の一端
    が接続された薄膜トランジスタとの対と、 前記第1の基板の前記対向面に配置され、前記マトリク
    スのM行(Mは2以上の自然数)に1本配置され、それ
    ぞれ対応するM行の前記薄膜トランジスタのゲートに接
    続されたゲートラインと、 前記第1の基板の対向面に、前記画素電極のマトリクス
    の1列にM本ずつ配置され、同一の前記ゲートラインに
    接続された各列の前記薄膜トランジスタの1つの電流路
    の他端に接続されたデータラインと、 前記画素電極に対向して前記第2の基板の前記第1の基
    板との対向面に配置された共通電極と、 前記第1の基板と前記第2の基板との間に封止された液
    晶と、 を備えることを特徴とする液晶表示装置。
  2. 【請求項2】前記ゲートラインに接続され、複数の前記
    ゲートラインに1本ずつ順次ゲートパルスを印加するこ
    とによりM行の前記薄膜トランジスタを順次オンするゲ
    ートドライバと、 前記データラインに接続され、前記データラインとオン
    した前記薄膜トランジスタを介してM行の前記画素電極
    に同時に表示画像に対応するデータ信号を印加するデー
    タドライバと、 をさらに備えることを特徴とする請求項1に記載の液晶
    表示装置。
  3. 【請求項3】前記ゲートラインに接続され、各フィール
    ドにおいて、N(Nは2以上の自然数)本おきに前記ゲ
    ートラインを選択し、前記フィールド毎に選択するゲー
    トラインを変化させ、Nフィールドで全ゲートラインを
    選択するゲートドライバと、 前記データラインに接続され、前記ゲートドライバによ
    り選択された行の画素の表示画像に対応するデータ信号
    を、前記データラインとオンした前記薄膜トランジスタ
    を介してM行の前記画素電極に同時に印加し、Nフィー
    ルドで全画素電極に前記データ信号を印加するデータド
    ライバと、 を備え、Nフィールドにより1画面を書き込むことを特
    徴とする請求項1に記載の液晶表示装置。
  4. 【請求項4】前記データドライバは、同時に選択された
    M行の前記画素電極の隣接する各2行の前記画素電極に
    逆の極性を有する前記データ信号を印加する、 ことを特徴とする請求項2又は3に記載の液晶表示装
    置。
  5. 【請求項5】前記データドライバは、各前記画素電極に
    印加する前記データ信号の極性を1フレーム毎に反転さ
    せる、 ことを特徴とする請求項2又は3に記載の液晶表示装
    置。
  6. 【請求項6】対向して配置された第1と第2の基板と、 前記第1の基板の前記第2の基板との対向面にマトリク
    ス状に配置された画素電極と該画素電極に電流路の一端
    が接続された薄膜トランジスタとの対と、 前記第1の基板の前記対向面に配置され、前記マトリク
    スのM行(Mは2以上の自然数)に1本配置され、それ
    ぞれ対応するM行の前記薄膜トランジスタのゲートに接
    続されたゲートラインと、 前記第1の基板の対向面に、前記画素電極のマトリクス
    の1列にM本ずつ配置され、同一の前記ゲートラインに
    接続された各列の前記薄膜トランジスタの1つの電流路
    の他端に接続されたデータラインと、 前記画素電極に対向して前記第2の基板の前記第1の基
    板との対向面に配置された共通電極と、 前記第1の基板と前記第2の基板との間に封止された液
    晶と、 前記ゲートラインに接続され、各フィールドにおいて、
    N(Nは偶数)本おきに前記ゲートラインを選択し、前
    記フィールド毎に選択するゲートラインを変化させ、N
    フィールドで全ゲートラインを選択するゲートドライバ
    と、 前記データラインに接続され、前記ゲートドライバによ
    り選択された行の画素の表示画像に対応するデータ信号
    を、前記データラインとオンした前記薄膜トランジスタ
    を介してM行の前記画素電極に同時に印加し、Nフィー
    ルドで全画素電極に前記データ信号を印加すると共に同
    時に選択されたM行の前記画素電極の隣接する各2行の
    前記画素電極に逆の極性を有する前記データ信号を印加
    するデータドライバと、 を備えることを特徴とする液晶表示装置。
  7. 【請求項7】対向して配置された第1と第2の基板と、 前記第1の基板の前記第2の基板との対向面にマトリク
    ス状に配置された画素電極と該画素電極に電流路の一端
    が接続された薄膜トランジスタとの対と、 前記第1の基板の前記対向面に配置され、前記マトリク
    スのM行(Mは2以上の自然数)に1本配置され、それ
    ぞれ対応するM行の前記薄膜トランジスタのゲートに接
    続されたゲートラインと、 前記第1の基板の対向面に、前記画素電極のマトリクス
    の1列にM本ずつ配置され、同一の前記ゲートラインに
    接続された各列の前記薄膜トランジスタの1つの電流路
    の他端に接続されたデータラインと、 前記画素電極に対向して前記第2の基板の前記第1の基
    板との対向面に配置された共通電極と、 前記第1の基板と前記第2の基板との間に封止された液
    晶と、 を備える液晶表示装置の駆動方法であって、 複数の前記ゲートラインに1本ずつ順次ゲートパルスを
    印加することによりM行の前記薄膜トランジスタを順次
    オンし、 前記データラインとオンした前記薄膜トランジスタを介
    してM行の前記画素電極に同時に表示画像に対応するデ
    ータ信号を印加する、 ことを特徴とする液晶表示装置の駆動方法。
  8. 【請求項8】対向して配置された第1と第2の基板と、 前記第1の基板の前記第2の基板との対向面にマトリク
    ス状に配置された画素電極と該画素電極に電流路の一端
    が接続された薄膜トランジスタとの対と、 前記第1の基板の前記対向面に配置され、前記マトリク
    スのM行(Mは2以上の自然数)に1本配置され、それ
    ぞれ対応するM行の前記薄膜トランジスタのゲートに接
    続されたゲートラインと、 前記第1の基板の対向面に、前記画素電極のマトリクス
    の1列にM本ずつ配置され、同一の前記ゲートラインに
    接続された各列の前記薄膜トランジスタの1つの電流路
    の他端に接続されたデータラインと、 前記画素電極に対向して前記第2の基板の前記第1の基
    板との対向面に配置された共通電極と、 前記第1の基板と前記第2の基板との間に封止された液
    晶と、 を備える液晶表示装置の駆動方法であって、 前記ゲートラインに接続され、各フィールドにおいて、
    N(Nは2以上の自然数)本おきに前記ゲートラインを
    選択し、前記フィールド毎に選択するゲートラインを変
    化させてNフィールドで全ゲートラインを選択し、 ゲートドライバにより選択された行の画素の表示画像に
    対応するデータ信号を、前記データラインとオンした前
    記薄膜トランジスタを介してM行の前記画素電極に同時
    に印加し、 Nフィールドにより1画面を書き込むことを特徴とする
    液晶表示装置の駆動方法。
JP35794796A 1996-12-28 1996-12-28 液晶表示装置及び液晶表示装置の駆動方法 Pending JPH10197894A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35794796A JPH10197894A (ja) 1996-12-28 1996-12-28 液晶表示装置及び液晶表示装置の駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35794796A JPH10197894A (ja) 1996-12-28 1996-12-28 液晶表示装置及び液晶表示装置の駆動方法

Publications (1)

Publication Number Publication Date
JPH10197894A true JPH10197894A (ja) 1998-07-31

Family

ID=18456763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35794796A Pending JPH10197894A (ja) 1996-12-28 1996-12-28 液晶表示装置及び液晶表示装置の駆動方法

Country Status (1)

Country Link
JP (1) JPH10197894A (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003005214A (ja) * 2001-06-22 2003-01-08 Hitachi Ltd 液晶表示装置および携帯情報機器
KR100375901B1 (ko) * 1999-07-21 2003-03-15 닛본 덴기 가부시끼가이샤 액티브 매트릭스형 액정 표시 장치
JP2006072011A (ja) * 2004-09-02 2006-03-16 International Display Technology Kk アレイ基板およびその駆動方法
US7148871B2 (en) 2002-09-09 2006-12-12 Nec Corporation Liquid crystal display device, liquid crystal display device driving method, and liquid crystal projector apparatus
JP2007164100A (ja) * 2005-12-16 2007-06-28 Epson Imaging Devices Corp 表示装置
US7417694B2 (en) 2004-02-06 2008-08-26 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display including the panel
CN100456344C (zh) * 2002-05-03 2009-01-28 乐金显示有限公司 有机电致发光显示器件及其制造方法
JP2009092912A (ja) * 2007-10-09 2009-04-30 Hitachi Displays Ltd 液晶表示装置
JP2009098311A (ja) * 2007-10-15 2009-05-07 Nec Lcd Technologies Ltd 表示装置とその駆動方法、端末装置及び表示パネル
JP2009175563A (ja) * 2008-01-28 2009-08-06 Sony Corp 表示装置
US7595781B2 (en) 2002-06-17 2009-09-29 Sharp Kabushiki Kaisha Liquid crystal display device
JP2010128503A (ja) * 2008-11-27 2010-06-10 Samsung Electronics Co Ltd 表示パネルの駆動方法及びこれを実行するための表示装置
KR100965580B1 (ko) * 2003-08-21 2010-06-23 엘지디스플레이 주식회사 액정표시장치와 그의 구동방법
JP2010145996A (ja) * 2008-12-18 2010-07-01 Samsung Electronics Co Ltd 液晶表示装置
JP2010164949A (ja) * 2009-01-15 2010-07-29 Samsung Electronics Co Ltd データ処理方法、これを実行するための装置、及びこの装置を具備する表示装置
US7787087B2 (en) 1998-05-19 2010-08-31 Samsung Electronics Co., Ltd. Liquid crystal display having wide viewing angle
JP4547726B2 (ja) * 1999-03-16 2010-09-22 ソニー株式会社 液晶表示装置およびその駆動方法並びに液晶表示システム
US8194199B2 (en) 2004-12-02 2012-06-05 Samsung Electronics Co., Ltd. Liquid crystal display device having a ratio of liquid crystal capacitances equal to a ratio of parasitic capacitances
CN102646405A (zh) * 2012-05-17 2012-08-22 青岛海信电器股份有限公司 液晶显示器刷新方法、液晶显示屏、显示器及电视机
US8743331B2 (en) 2002-06-28 2014-06-03 Samsung Display Co., Ltd. Liquid crystal display and thin film transistor array panel therefor
JP2014146028A (ja) * 2013-01-25 2014-08-14 Beijing Boe Optoelectronics Technology Co Ltd アレイ基板とその駆動方法および表示装置
US8810606B2 (en) 2004-11-12 2014-08-19 Samsung Display Co., Ltd. Display device and driving method thereof
US8975638B2 (en) 2010-12-28 2015-03-10 Sharp Kabushiki Kaisha High-performance active matrix substrate with high signal quality
US9041891B2 (en) 1997-05-29 2015-05-26 Samsung Display Co., Ltd. Liquid crystal display having wide viewing angle
US9064472B2 (en) 2008-09-18 2015-06-23 Samsung Display Co., Ltd. Liquid crystal display and method thereof
JP2016164678A (ja) * 2016-04-21 2016-09-08 Nltテクノロジー株式会社 表示装置

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041891B2 (en) 1997-05-29 2015-05-26 Samsung Display Co., Ltd. Liquid crystal display having wide viewing angle
US8400598B2 (en) 1998-05-19 2013-03-19 Samsung Display Co., Ltd. Liquid crystal display having wide viewing angle
US7787087B2 (en) 1998-05-19 2010-08-31 Samsung Electronics Co., Ltd. Liquid crystal display having wide viewing angle
US8054430B2 (en) 1998-05-19 2011-11-08 Samsung Electronics Co., Ltd. Liquid crystal display having wide viewing angle
US7787086B2 (en) 1998-05-19 2010-08-31 Samsung Electronics Co., Ltd. Liquid crystal display having wide viewing angle
US8711309B2 (en) 1998-05-19 2014-04-29 Samsung Display Co., Ltd. Liquid crystal display having wide viewing angle
JP4547726B2 (ja) * 1999-03-16 2010-09-22 ソニー株式会社 液晶表示装置およびその駆動方法並びに液晶表示システム
KR100375901B1 (ko) * 1999-07-21 2003-03-15 닛본 덴기 가부시끼가이샤 액티브 매트릭스형 액정 표시 장치
US6552706B1 (en) 1999-07-21 2003-04-22 Nec Corporation Active matrix type liquid crystal display apparatus
JP2003005214A (ja) * 2001-06-22 2003-01-08 Hitachi Ltd 液晶表示装置および携帯情報機器
CN100456344C (zh) * 2002-05-03 2009-01-28 乐金显示有限公司 有机电致发光显示器件及其制造方法
US7595781B2 (en) 2002-06-17 2009-09-29 Sharp Kabushiki Kaisha Liquid crystal display device
US8743331B2 (en) 2002-06-28 2014-06-03 Samsung Display Co., Ltd. Liquid crystal display and thin film transistor array panel therefor
US7148871B2 (en) 2002-09-09 2006-12-12 Nec Corporation Liquid crystal display device, liquid crystal display device driving method, and liquid crystal projector apparatus
KR100965580B1 (ko) * 2003-08-21 2010-06-23 엘지디스플레이 주식회사 액정표시장치와 그의 구동방법
US7417694B2 (en) 2004-02-06 2008-08-26 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display including the panel
US7872699B2 (en) 2004-02-06 2011-01-18 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display including the panel
JP2006072011A (ja) * 2004-09-02 2006-03-16 International Display Technology Kk アレイ基板およびその駆動方法
US9058787B2 (en) 2004-11-12 2015-06-16 Samsung Display Co., Ltd. Display device and driving method thereof
US9390669B2 (en) 2004-11-12 2016-07-12 Samsung Display Co., Ltd. Display device and driving method thereof
US8810606B2 (en) 2004-11-12 2014-08-19 Samsung Display Co., Ltd. Display device and driving method thereof
US8194199B2 (en) 2004-12-02 2012-06-05 Samsung Electronics Co., Ltd. Liquid crystal display device having a ratio of liquid crystal capacitances equal to a ratio of parasitic capacitances
JP2007164100A (ja) * 2005-12-16 2007-06-28 Epson Imaging Devices Corp 表示装置
US8614773B2 (en) 2007-10-09 2013-12-24 Japan Display Inc. Liquid crystal display device having a pixel region with two TFT elements and two pixel electrodes each having slits extending in two directions wherein each of the two TFT elements is connected to a different video signal line
JP2009092912A (ja) * 2007-10-09 2009-04-30 Hitachi Displays Ltd 液晶表示装置
US9104079B2 (en) 2007-10-15 2015-08-11 Nlt Technologies, Ltd. Display device and terminal device
US8446554B2 (en) 2007-10-15 2013-05-21 Nlt Technologies, Ltd. Display device, driving method thereof, terminal device, and display panel
US8587757B2 (en) 2007-10-15 2013-11-19 Nlt Technologies, Ltd. Display device, driving method thereof, terminal device, and display panel
US8687160B2 (en) 2007-10-15 2014-04-01 Nlt Technologies, Ltd. Display device
US8964157B2 (en) 2007-10-15 2015-02-24 Nlt Technologies, Ltd. Display device
US9244319B2 (en) 2007-10-15 2016-01-26 Nlt Technnologies, Ltd. Display device and terminal device
JP2009098311A (ja) * 2007-10-15 2009-05-07 Nec Lcd Technologies Ltd 表示装置とその駆動方法、端末装置及び表示パネル
JP2009175563A (ja) * 2008-01-28 2009-08-06 Sony Corp 表示装置
US9064472B2 (en) 2008-09-18 2015-06-23 Samsung Display Co., Ltd. Liquid crystal display and method thereof
JP2010128503A (ja) * 2008-11-27 2010-06-10 Samsung Electronics Co Ltd 表示パネルの駆動方法及びこれを実行するための表示装置
JP2010145996A (ja) * 2008-12-18 2010-07-01 Samsung Electronics Co Ltd 液晶表示装置
US9024850B2 (en) 2008-12-18 2015-05-05 Samsung Display Co., Ltd. Liquid crystal display
KR101490789B1 (ko) * 2008-12-18 2015-02-06 삼성디스플레이 주식회사 액정 표시 장치
JP2010164949A (ja) * 2009-01-15 2010-07-29 Samsung Electronics Co Ltd データ処理方法、これを実行するための装置、及びこの装置を具備する表示装置
US8975638B2 (en) 2010-12-28 2015-03-10 Sharp Kabushiki Kaisha High-performance active matrix substrate with high signal quality
CN102646405A (zh) * 2012-05-17 2012-08-22 青岛海信电器股份有限公司 液晶显示器刷新方法、液晶显示屏、显示器及电视机
JP2014146028A (ja) * 2013-01-25 2014-08-14 Beijing Boe Optoelectronics Technology Co Ltd アレイ基板とその駆動方法および表示装置
JP2016164678A (ja) * 2016-04-21 2016-09-08 Nltテクノロジー株式会社 表示装置

Similar Documents

Publication Publication Date Title
JPH10197894A (ja) 液晶表示装置及び液晶表示装置の駆動方法
KR100602761B1 (ko) 액정 표시 장치 및 그 구동 방법
US8248336B2 (en) Liquid crystal display device and operating method thereof
KR100560913B1 (ko) 액정표시장치와 그 구동방법
US7564443B2 (en) Liquid crystal display device and method for driving the same
KR100770506B1 (ko) 액정 표시 장치의 구동 회로, 액정 표시 장치, 액정 표시장치의 구동 방법, 및 전자기기
KR100627762B1 (ko) 평면 표시 패널의 구동 방법 및 평면 표시 장치
JP3534086B2 (ja) 液晶表示装置の駆動方法
US20040008170A1 (en) Liquid crystal display apparatus and driving method therefor
US7042431B1 (en) Image display device and driving method of the same
KR20070023159A (ko) 표시 장치 및 그 구동 방법
JP2005338152A (ja) 表示装置および表示装置の駆動方法
JP3305931B2 (ja) 液晶表示装置
JP3292520B2 (ja) 液晶表示装置
KR20000062798A (ko) 액정표시장치 및 그 구동방법
JP2002062518A (ja) 液晶表示装置およびその駆動方法
JPH0954299A (ja) 液晶表示装置
JP2008216893A (ja) 平面表示装置及びその表示方法
JP4419439B2 (ja) 液晶表示装置
JPH0764055A (ja) 強誘電性液晶表示装置及び強誘電性液晶表示素子の駆動方法
JP3582101B2 (ja) 液晶表示装置と液晶表示素子の駆動方法
KR100640996B1 (ko) 횡전계형 액정 표시 장치
JPH10198313A (ja) 液晶表示装置及び液晶駆動方法
JPH07334130A (ja) 強誘電性液晶表示装置及び強誘電性液晶表示素子の駆動方法
JP2001235766A (ja) 液晶素子とその駆動方法