KR20070041878A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20070041878A
KR20070041878A KR1020050097477A KR20050097477A KR20070041878A KR 20070041878 A KR20070041878 A KR 20070041878A KR 1020050097477 A KR1020050097477 A KR 1020050097477A KR 20050097477 A KR20050097477 A KR 20050097477A KR 20070041878 A KR20070041878 A KR 20070041878A
Authority
KR
South Korea
Prior art keywords
liquid crystal
thin film
scan signal
film transistor
crystal panel
Prior art date
Application number
KR1020050097477A
Other languages
English (en)
Inventor
추교섭
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050097477A priority Critical patent/KR20070041878A/ko
Publication of KR20070041878A publication Critical patent/KR20070041878A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/506—Repairing, e.g. with redundant arrangement against defective part
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 신호 왜곡에 의한 가로 줄무늬 현상을 개선한 액정표시장치에 관한 것으로서, 가로 줄무늬 제거를 위해 복수개의 쉬프트레지스터에 구성된 스캔신호출력용 박막트랜지스터의 채널폭을 서로 상이하게 형성하여 액정패널에 형성된 복수개의 게이트라인으로 왜곡형상이 동일한 스캔신호를 출력하는 액정표시장치를 제공한다.
이러한 본 발명은 각각의 쉬프트레지스터에서 동일한 파형의 스캔신호를 출력하되 특히 게이트라인 내에서 발생하는 신호 왜곡을 더욱 감안하여 상하간 게이트라인의 스캔신호 왜곡 편차를 최소화하고 있다. 이에 액정패널, 특히 게이트 교차 구동방식의 액정패널에서 확연히 나타나던 가로 줄무늬 현상을 개선하여 고품위의 표시 품질을 제공하는 효과가 있다.

Description

액정표시장치{Liquid Crystal Device}
도 1은 일반적인 액정표시장치의 기본 구성을 도시한 블록구성도
도 2는 도 1에 도시된 액정패널의 구성을 상세 도시한 도면
도 3은 종래의 게이트드라이버 회로의 구성을 도시한 블록도
도 4는 도 3의 게이트드라이버 회로를 예시한 로직 개념도
도 5는 쉬프트레지스터 구성 위치에 따라 상이한 왜곡 정도를 나타내는 스캔신호를 도시한 도면
도 6은 게이트 교차구동방식의 액정표시장치에서 상이한 왜곡 정도를 가지는 스탠신호에 의해 발생하는 가로 줄무늬 현상의 원인을 설명하기 위한 도면
도 7은 본 발명의 사상에 따른 액정표시장치의 구동에 의해 각 게이트라인으로 입력되는 스캔신호를 도시한 도면
도 8은 본 발명의 사상에 따라 각 게이트라인으로 입력되는 스캔신호에 의해 가로 줄무늬 현상이 개선되는 동작을 설명하기 위한 도면
도 9는 본 발명에 따른 액정표시장치에서 제안하는 쉬프트레지스터 스캔신호출력용 박막트랜지스터(T1, T2, ..., Tn)를 액정패널 내 구성 위치에 따라 도시한 평면도면
<도면의 주요부분에 대한 간단한 설명>
S/R : 쉬프트레지스터 V_out : 스캔신호 출력
51 : 게이트전극 52 : 소스전극
53 : 드레인 전극 54 : 반도체층
55 : 채널전극 56 : 콘택홀
본 발명은 액정표시장치에 관한 것으로서, 보다 상세하게는 신호 왜곡에 의한 가로 줄무늬 현상을 개선하는 액정표시장치에 관한 것이다.
디스플레이 장치 중 특히 액정표시장치는 소형 및 박형화와 저전력 소모의 장점을 가지며, 노트북 컴퓨터, 사무자동화 기기, 오디오/비디오 기기 등으로 이용되고 있다. 특히, 스위치 소자로서 박막 트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 이용되는 액티브 매트릭스 타입의 액정표시장치는 동적인 이미지를 표시하기에 적합하다.
도 1은 일반적인 액정표시장치의 기본 구성을 도시한 블록구성도로서, 크게 액정패널(2)과 LCM구동회로부(26)로 구분된다.
각 구성을 보면, 인터페이스(10)는 퍼스널 컴퓨터등과 같은 구동시스템으로부터 LCM구동회로부(26)로 입력되는 데이터(RGB Data) 및 제어신호(입력 클럭, 수 평동기신호, 수직동기신호, 데이터 인에이블 신호 등)들을 입력받아 타이밍 컨트롤러(12)로 공급한다. 주로 구동 시스템으로부터 데이터 및 제어 신호전송을 위해서 LVDS(Low Voltage Differential Signal) 인터페이스와 TTL 인터페이스 등이 사용되고 있다. 또한, 이러한 인터페이스 기능을 모아서 타이밍컨트롤러(12)와 함께 단일 칩(Chip)으로 집적시켜 사용하기도 한다.
액정패널(2)은 도 2와 같이, 글라스를 이용한 기판 상에 다수의 데이터라인(DL1~DLm)과 다수의 게이트라인(GL1~GLn)이 교차되어 다수의 화소영역을 형성하며, 각각의 화소영역에는 박막트랜지스터(TFT)와 액정(LC)이 구성되어 화면을 표시한다.
타이밍 컨트롤러(12)는 인터페이스(10)를 통해 입력되는 제어신호를 이용하여 복수개의 드라이브 집적회로들로 구성된 데이터 드라이버(18)와 복수개의 게이트 드라이버 집적회로들로 구성된 게이트 드라이버(20)를 구동하기 위한 제어신호를 생성한다. 또한, 인터페이스(10)를 통해 입력되는 데이터들을 데이터 드라이버(18)로 전송한다.
기준전압생성부(16)는 데이터드라이버(18)에서 사용되는 DAC(Digital To Analog Converter)의 기준전압들을 생성한다. 기준전압들은 패널의 투과율-전압특성을 기준으로 생산자에 의해서 설정된다.
데이터드라이버(18)는 타이밍컨트롤러(12)로부터 입력되는 제어신호들에 응답하여 입력 데이터의 기준전압들을 선택하고, 선택된 기준전압을 액정패널(2)에 공급하여 액정 분자의 회전 각도를 제어한다.
게이트드라이버(20)는 타이밍컨트롤러(12)로부터 입력되는 제어신호들에 응답하여 액정패널(2)상에 배열된 박막트랜지스터(TFT)들의 온/오프 제어를 수행하는데, 액정패널(2)의 상단부 게이트라인에서 하단부 게이트라인까지 순차적으로 스캔신호를 출력하여 액정패널(2) 상의 게이트라인(GL1~GLn)을 1 수평동기 시간씩 순차적으로 인에이블 시킴으로써 액정패널(2) 상의 박막 트랜지스터들(TFT)을 1 라인 분씩 순차적으로 구동시켜 데이터드라이버(18)로부터 공급되는 아날로그 영상신호들이 각 박막트랜지스터(TFT)들에 접속된 픽셀들로 인가되도록 한다.
전원전압생성부(14)는 각 구성부들의 동작전원을 공급하고 액정패널(2)의 공통전극 전압을 생성하여 공급한다.
상기와 같은 구성을 가지는 액정표시장치는 최근 들어 액정패널(2) 상에 구동회로를 일체화시켜 구성하고 있는데, 특히 게이트드라이버(20) 회로의 일부 또는 전체를 패널에 구성하는 기술(GIP : Gate in Panel)을 통해 장치의 소형화 및 제조비용의 절감 효과를 실현하고 있다.
도 3에 도시된 회로는 종래의 게이트드라이버(20)의 일부 구성을 도시한 블록도로서, 도시된 쉬프트레지스터(30)와 출력버퍼(32)를 하나의 채널로 구성하는 복수개의 채널이 게이트드라이버(20) 내에 구비된다.
도 4는 도 3의 게이트드라이버(20)를 예시한 로직 개념도로서, 쉬프트레지스터(30)의 플립플롭(F/F)과 출력버퍼(32)인 풀업 및 풀다운 트랜지스터(T1 및 T2)를 도시하고 있다. 상기 쉬프트레지스터(30)는 입력되는 클럭신호(CLKs) 전압을 샘플링하며, 상기 출력버퍼(32)는 상기 샘플링된 신호를 전류증폭하여 게이트라인으로 출력(V_out)하는데, 상기 출력(V_out)은 다음단 쉬프트레지스터의 개시신호(Vst)로도 입력된다.
그런데 상기와 같은 구성으로 액정패널에 실장되어 동작되는 게이트드라이버 구동회로, 특히 비정질실리콘(a:Si) 박막트랜지스터(TFT)로 상기 쉬프트레지스터(30)를 구성한 게이트드라이버 구동회로는 게이트라인(GL1~GLn)이 가진 기생 커패시턴스에 의해 스캔신호의 출력파형이 왜곡되는 현상이 발생한다.
이러한 스캔신호의 출력파형 왜곡현상은, 도 5에 도시한 바와 같이, 각 쉬프트레지스터(S/R)의 풀업 트랜지스터 채널크기가 동일할 경우 액정패널의 하단부 게이트라인에서 더욱 심하게 나타나는데, 이는 상위 쉬프트레지스터(S/R)의 출력을 개시신호(Vst)로 입력받아 구동하는 연결 구성에 원인이 있다. 이에 쉬프트레지스터(S/R) 연결구성이 늘어날수록, 즉 패널 하단부로 갈수록 기생 커패시턴스에 의한 영향이 누적되어 최종 게이트라인으로 출력되는 스캔신호의 출력파형은 도시된 바와 같이 극심한 왜곡 파형을 나타낸다.
이러한 스캔신호의 왜곡은 일 게이트라인 내에서도 라인 자체의 커패시턴스에 의해 게이트라인 양끝단에서의 신호가 서로 상이하게 나타나는 왜곡 현상이 발생하는데, 이는 도 6과 같이, 게이트라인이 짝수 번째와 홀수 번째로 구분되어 액정패널의 양방향에서 교대로 스캔신호를 입력받는 게이트 교차구동방식의 액정표시장치에서 가로 줄무늬로 확연히 인식되는 문제점이 발생한다.
다시 설명하면, 전술한 바와 같이 액정패널에서의 게이트라인 구성위치에 따라 발생되는 스캔신호 왜곡과 일 게이트라인 내에서 발생되는 스캔신호 왜곡현상이 병합되어 액정패널의 양측에서 게이트신호를 인가하는 듀얼 게이트 타입(Dual gate type)에서 가로 줄무늬 현상으로 나타나는 것이다.
이에 도 6은, 액정패널 상단부와 중반부 및 하단부에 구성된 게이트라인들로 인가되는 스캔신호가 액정패널의 하단부로 갈수록 점차 왜곡되어 입력되는 현상과, 각 게이트라인으로 입력된 스캔신호가 게이트라인의 입력부와 반대위치인 종단부로 갈수록 더욱 왜곡되는 현상을 나타내고 있다.
이러한 스캔신호 왜곡에 의한 결과로서, 액정패널 상단부의 인접한 두 게이트라인 간에 데이터충전 시간이 현저하게 차이나는 부분(즉, 인접한 두 게이트라인의 양끝단)이 발생하게 되고, 이러한 데이터 충전시간의 현저한 차이로 인해 위아래로 인접한 두 수평 화소열에서 가로 줄무늬 현상이 발생하게 된다.
이처럼 왜곡된 스캔신호에 의한 가로 줄무늬 현상은 액정패널의 상단부로 갈수록 더욱 확연하게 인지되는데, 그 이유는 액정패널의 하단부에서는 이미 현저하게 왜곡된 파형의 스캔신호 입력으로 인해 게이트라인에 포함된 커패시턴스에 의한 신호 왜곡이 다시 발생하더라도 데이터 충전 시간에 끼치는 영향은 거의 비슷하기 때문이다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 패널 내 구성 위치에 따라 발생되는 스캔신호 왜곡에 의한 가로 줄무늬 발생 현상을 개선하는데 목적이 있다.
또한 본 발명은 듀얼 게이트 타입 및 게이트라인 교차 구동방식의 액정표시장치의 표시품질을 개선하여 보다 경쟁력 높은 액정표시장치를 제공하는데 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명은, 복수개의 쉬프트레지스터에 구성된 스캔신호출력용 박막트랜지스터의 채널폭을 서로 상이하게 형성하여 액정패널에 형성된 복수개의 게이트라인으로 왜곡형상이 동일한 스캔신호를 출력하는 액정표시장치를 제공한다.
상기 스캔신호출력용 박막트랜지스터의 채널폭은 액정패널의 하부에 위치할수록 채널폭이 더욱 크게 형성되는 것을 특징으로 한다.
상기 복수개의 쉬프트레지스터는 상기 액정패널 상에 구성되는 것을 특징으로 한다.
또한 본 발명은, 기판과; 상기 기판 상에 형성되는 복수개의 데이터라인과; 상기 기판 상에 형성되고 상기 복수개의 데이터라인과 교차되게 형성되는 복수개의 게이트라인과; 상기 복수개의 데이터라인과 복수개의 게이트라인이 교차되는 영역마다 구성된 스위칭 박막트랜지스터와; 상기 복수개의 데이터라인과 복수개의 게이트라인이 교차되는 영역마다 구성되고 상기 스위칭 박막트랜지스터와 연결된 액정화소와; 상기 복수개의 게이트라인으로 스캔신호를 출력하며, 상이한 채널폭을 가진 스캔신호출력용 박막트랜지스터를 구비한 복수개의 쉬프트레지스터를 포함하는 액정표시장치를 제공한다.
상기 각 쉬프트레지스터에 구비된 스캔신호출력용 박막트랜지스터는 상기 기판의 하부에 위치할수록 채널폭이 더욱 크게 형성되는 것을 특징으로 한다.
상기 복수개의 쉬프트레지스터는 상기 기판 상에 구성되는 것을 특징으로 한다.
상기 스캔신호출력용 박막트랜지스터는 비정질 실리콘을 이용하여 반도체층을 형성한 박막트랜지스터인 것을 특징으로 한다.
상기 스캔신호출력용 박막트랜지스터는, 소스 및 드레인 전극 상부에 형성되며 게이트전극과 연결되고 반도체층과 중첩되는 영역을 가지는 도전물질층을 포함하는 박막트랜지스터인 것을 특징으로 한다.
상기 도전물질층은 상기 게이트전극과 콘택홀을 통해 전기적으로 연결되는 것을 특징으로 한다.
상기 도전물질층은 ITO로 형성되는 것을 특징으로 한다.
상기 스캔신호출력용 박막트랜지스터는 기판의 하부에 위치할수록 상기 반도체층과 상기 도전물질층의 중첩영역이 넓어지는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명에 대해 상세히 설명하기로 한다.
도 7은 본 발명의 사상에 따른 액정표시장치와 그 구동에 따라 출력되는 스캔신호를 도시한 도면이다.
도면에서 나타내는 본 발명의 사상은 각각의 쉬프트레지스터(S/R)에서 출력되는 스캔신호의 왜곡 정도가 비슷하여 모든 게이트라인에 최대한 동일한 형태의 신호 파형이 입력되도록 하는 것이다. 이는 종래기술에 전술한 바와 같이, 쉬프트레지스터의 연결 구성에 의해 액정패널의 하단부로 갈수록 일 게이트라인의 시단부와 종단부에서의 스캔신호 파형 왜곡의 편차가 감소하여 결국 인접한 두 게이트라인에서 볼 때 가로 줄무늬 현상이 거의 인지되지 않는 것을 이용하는 방법으로서, 가로줄무늬 현상의 정도가 심해지는 액정패널 상부 및 중앙 부분에 액정패널 하단부에 입력되는 스캔신호와 동일한 형태의 스캔신호를 생성하여 입력하는 방식이다.
이러한 본 발명의 사상에 따라 도 8과 같이 각 게이트라인으로 입력되는 스캔신호를 도시할 수 있으며, 입력되는 각각의 스캔신호는 게이트라인의 액정패널 내 구성위치에 상관없이 모두 왜곡 정도가 동일하게끔 생성되어 입력된다. 이때 입력되는 스캔신호 파형은 데이터 충전시간이 지연될 수 있는 형태, 즉 더욱 왜곡되어도 파형의 변화가 크기 않을 정도로 충분히 왜곡되어진 형태로 입력되며 이에 게이트라인으로 입력된 스캔신호가 게이트라인 자체의 커패시턴스에 의해 다시 왜곡된다 하더라도 인접한 두 게이트라인간의 임의의 동일 위치에서의 데이터 충전량의 차이가 크지 않기 때문에 가로 줄무늬와 같은 휘도 편차가 인식되지 않는다.
이하 이러한 효과를 나타내기 위해 본 발명에서 제시하는 보다 구체적인 방법을 설명한다.
도 9는 본 발명에 따른 액정표시장치에서 제안하는 것으로, 쉬프트레지스터의 스캔신호출력용 박막트랜지스터(T1, T2, ..., Tn)를 액정패널 내 구성 위치에 맞추어 도시한 평면도면이다.
상기 스캔신호출력용 박막트랜지스터(T1, T2, ..., Tn)는 바람직하게는 게이 트드라이버(gate driver IC)에 구성된 복수개의 쉬프트레지스터 각각의 풀업(pull-up) 트랜지스터이고. 상기 (T1)은 액정패널 최상부 게이트라인에 스캔신호를 출력하는 첫 번째 쉬프트레지스터(1st S/R)의 풀업 트랜지스터이며 상기 (Tn)은 액정패널 최하부 게이트라인에 스캔신호를 출력하는 n 번째 쉬프트레지스터(n th S/R)의 풀업 트랜지스터이다.
도면을 보면, 전술한 도 8과 같이 동일 형상으로 왜곡된 스캔신호를 각 게이트라인에 인가하기 위한 각 쉬프트레지스터(S/R)의 스캔신호출력용 박막트랜지스터(T1, T2, ..., Tn) 평면구조에 있어서, 각각의 스캔신호출력용 박막트랜지스터(T1, T2, ..., Tn)는 소스/드레인 전극 상부에 게이트전극과 연결된 별도의 전극층을 더욱 구성하고 있다.
즉, 게이트전극(51) 상부에 구성된 반도체층(54)과, 상기 반도체층과 연결된 소스 및 드레인전극(52, 53)과, 상기 반도체층(54) 및 소스/드레인전극(52, 53) 상부에 형성되고 콘택홀(56)을 통해 하부의 게이트전극(51)과 전기적으로 연결되는 채널전극(55)으로 구성된다.
상기 채널전극(55)은 도전물질로 형성되나 바람직하게는 별도 공정의 추가를 방지하기 위해 화소전극(ITO: indium-tin-oxide)을 이용하며, 평면도시에서 보듯이 반도체층(54)과 중첩되는 영역이 스캔신호출력용 박막트랜지스터(T1, T2, ..., Tn) 각각에 따라 상이하다.
이는 각 스캔신호출력용 박막트랜지스터(T1, T2, ..., Tn)의 채널비(W/L)를 패널내 구성위치에 따라 상이하게끔 조절하기 위한 것으로서, 각 게이트라인으로 출력되는 스캔신호의 파형을 동일하게 하기 위해 액정패널 상부의 게이트라인을 구동하는 스캔신호출력용 박막트랜지스터일수록 상기 채널전극(55)과 반도체층(54)이 중첩되는 면적을 더욱 줄이고, 액정패널 하부의 게이트라인을 구동하는 스캔신호출력용 박막트랜지스터일수록 상기 채널전극(55)과 반도체층(54)과의 중첩 면적을 넓혀 채널비(W/L) 공식에서의 채널폭(W) 증대를 이용하는 것이다.
이로써, 상대적으로 채널비(W/L)가 작은 액정패널 상부의 스캔신호출력용 박막트랜지스터는 스캔신호의 지연 출력이 수행되고 이러한 방식으로 상기 스캔신호출력용 박막트랜지스터(T1, T2, ..., Tn)의 채널비(W/L)를 액정패널 하부로 갈수록 커지게끔 구성하여 전술한 도 8과 같이 전체적으로 동일한 정도로 왜곡된 형태의 스캔신호가 각 게이트라인에 입력된다.
상기와 같이 각 스캔신호출력용 박막트랜지스터(T1, T2, ..., Tn)의 반도체층(54) 상부에 게이트전극(51)과 연결되는 별도의 채널전극(55)을 형성하고, 상기 채널전극(55)과 반도체층(54)과의 중첩 면적을 조절함으로써 전체 게이트라인에 동일한 데이터 충전시간을 제공하는 스캔신호를 공급함으로써, 결국 인접한 두 수평화소열간 휘도 편차를 줄여 가로 줄무늬 현상을 개선하는 효과를 제공한다. 이때 각 스캔신호출력용 박막트랜지스터(T1, T2, ..., Tn)에서 반도체층(54)과 중첩되게 형성되는 채널전극(55)의 중첩 면적은 연속한 복수개의 스캔신호출력용 박막트랜지스터를 그룹으로 하여 동일 면적을 가지도록 조절하여 구성할 수도 있다.
상기와 같이 설명한 본 발명에 따른 액정표시장치는, 각각의 쉬프트레지스터에서 동일한 파형의 스캔신호를 출력하되 특히 게이트라인 내에서 발생하는 신호 왜곡을 더욱 감안하여 상하간 게이트라인의 스캔신호 왜곡 편차를 최소화하고 있다. 이러한 구동에 의해 액정패널, 특히 게이트 교차 구동방식의 액정패널에서 확연히 나타나던 가로 줄무늬 현상을 개선하여 고품위의 표시 품질을 제공하는 효과가 있다.

Claims (11)

  1. 복수개의 쉬프트레지스터에 구성된 스캔신호출력용 박막트랜지스터의 채널폭을 서로 상이하게 형성하여 액정패널에 형성된 복수개의 게이트라인으로 왜곡형상이 동일한 스캔신호를 출력하는 액정표시장치
  2. 청구항 제 1 항에 있어서,
    상기 스캔신호출력용 박막트랜지스터는 액정패널의 하부에 위치할수록 채널폭이 더욱 크게 형성되는 것을 특징으로 하는 액정표시장치
  3. 청구항 제 1 항에 있어서,
    상기 복수개의 쉬프트레지스터는 상기 액정패널 상에 구성되는 것을 특징으로 하는 액정표시장치
  4. 기판과;
    상기 기판 상에 형성되는 복수개의 데이터라인과;
    상기 기판 상에 형성되고 상기 복수개의 데이터라인과 교차되게 형성되는 복 수개의 게이트라인과;
    상기 복수개의 데이터라인과 복수개의 게이트라인이 교차되는 영역마다 구성된 스위칭 박막트랜지스터와;
    상기 복수개의 데이터라인과 복수개의 게이트라인이 교차되는 영역마다 구성되고 상기 스위칭 박막트랜지스터와 연결된 액정화소와;
    상기 복수개의 게이트라인으로 스캔신호를 출력하며, 상이한 채널폭을 가진 스캔신호출력용 박막트랜지스터를 구비한 복수개의 쉬프트레지스터
    를 포함하는 액정표시장치
  5. 청구항 제 4 항에 있어서,
    상기 각 쉬프트레지스터에 구비된 스캔신호출력용 박막트랜지스터는 상기 기판의 하부에 위치할수록 채널폭이 더욱 크게 형성되는 것을 특징으로 하는 액정표시장치
  6. 청구항 제 4 항에 있어서,
    상기 복수개의 쉬프트레지스터는 상기 기판 상에 구성되는 것을 특징으로 하는 액정표시장치
  7. 청구항 제 4 항에 있어서,
    상기 스캔신호출력용 박막트랜지스터는 비정질 실리콘을 이용하여 반도체층을 형성한 박막트랜지스터인 것을 특징으로 하는 액정표시장치
  8. 청구항 제 4 항에 있어서,
    상기 스캔신호출력용 박막트랜지스터는,
    소스 및 드레인 전극 상부에 형성되며, 게이트전극과 연결되고, 반도체층과 중첩되는 영역을 가지는 도전물질층을 포함하는 박막트랜지스터인 것을 특징으로 하는 액정표시장치
  9. 청구항 제 8 항에 있어서,
    상기 도전물질층은 상기 게이트전극과 콘택홀을 통해 전기적으로 연결되는 것을 특징으로 하는 액정표시장치
  10. 청구항 제 8 항에 있어서,
    상기 도전물질층은 ITO로 형성되는 것을 특징으로 하는 액정표시장치
  11. 청구항 제 8 항에 있어서,
    상기 스캔신호출력용 박막트랜지스터는 기판의 하부에 위치할수록 상기 반도체층과 상기 도전물질층의 중첩영역이 넓어지는 것을 특징으로 하는 액정표시장치
KR1020050097477A 2005-10-17 2005-10-17 액정표시장치 KR20070041878A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050097477A KR20070041878A (ko) 2005-10-17 2005-10-17 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050097477A KR20070041878A (ko) 2005-10-17 2005-10-17 액정표시장치

Publications (1)

Publication Number Publication Date
KR20070041878A true KR20070041878A (ko) 2007-04-20

Family

ID=38176940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050097477A KR20070041878A (ko) 2005-10-17 2005-10-17 액정표시장치

Country Status (1)

Country Link
KR (1) KR20070041878A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8400390B2 (en) 2008-12-24 2013-03-19 Samsung Display Co., Ltd. Gate driving device and liquid crystal display having the same
KR20150116015A (ko) * 2014-04-03 2015-10-15 삼성디스플레이 주식회사 표시 장치
US9343030B2 (en) 2009-12-29 2016-05-17 Samsung Display Co., Ltd. Gate driving circuit and display apparatus including the same
CN107463038A (zh) * 2017-08-23 2017-12-12 京东方科技集团股份有限公司 一种阵列基板及其短路修复方法和显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8400390B2 (en) 2008-12-24 2013-03-19 Samsung Display Co., Ltd. Gate driving device and liquid crystal display having the same
US9343030B2 (en) 2009-12-29 2016-05-17 Samsung Display Co., Ltd. Gate driving circuit and display apparatus including the same
KR20150116015A (ko) * 2014-04-03 2015-10-15 삼성디스플레이 주식회사 표시 장치
CN107463038A (zh) * 2017-08-23 2017-12-12 京东方科技集团股份有限公司 一种阵列基板及其短路修复方法和显示装置

Similar Documents

Publication Publication Date Title
US6806862B1 (en) Liquid crystal display device
JP4277894B2 (ja) 電気光学装置、駆動回路および電子機器
US20090278782A1 (en) Gate Driving Waveform Control
WO2018196471A1 (zh) 显示面板及显示装置
KR102062917B1 (ko) 네로우 베젤을 갖는 표시장치
US11988911B2 (en) Display device
KR102118153B1 (ko) 네로우 베젤을 갖는 표시장치
US20030063048A1 (en) Active matrix display device and data line switching circuit, switching section drive circuit, and scanning line drive circuit thereof
JP2008058762A (ja) 電気光学装置、駆動回路および電子機器
KR102455584B1 (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
KR20090069218A (ko) 액티브 매트릭스 디스플레이용 화소 설계
KR101244773B1 (ko) 표시장치
KR101205769B1 (ko) 액정표시장치와 그 게이트구동회로
JPH11101967A (ja) 液晶表示装置
KR20070041878A (ko) 액정표시장치
KR101329705B1 (ko) 액정패널과 액정표시장치 및 그 구동방법
JP2009020213A (ja) 電気光学装置、駆動回路および電子機器
KR20180003703A (ko) 표시패널과 이를 이용한 표시장치
JP2000131670A (ja) 液晶表示装置
KR101315500B1 (ko) 액정패널과 이를 가지는 액정표시장치
KR101153740B1 (ko) 양방향 게이트구동을 위한 액정패널과 이를 이용한액정표시장치
KR20060089410A (ko) 디스플레이 장치
JP3433023B2 (ja) 液晶表示装置
JP3433022B2 (ja) 液晶表示装置
JP2004061631A (ja) 電気光学装置、フレキシブルプリント基板及び電子機器

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination