JP2009020213A - 電気光学装置、駆動回路および電子機器 - Google Patents

Abstract

【課題】部分モードにおいても横方向の表示むらを抑える。
【解決手段】画素１１０は、一端が画素電極に接続され、他端がコモン電極に接続された液晶容量と蓄積容量とを含む。コモン電極１０８は、１〜３２０行のそれぞれに対応して設けられ、コモン電極駆動回路１７０ａは、各行のそれぞれにおいてＴＦＴ１７１〜１７４を有する。部分モードにおいて走査信号がＨレベルとなる間隔が長くなる場合に、その途中で制御信号Ｖg-cをＨレベルとし、ＴＦＴ１７５をオンさせて、コモン電極１０８の電位を信号線１６７のコモン信号Ｖcに確定させる。ここで、コモン信号Ｖcの電圧は、全行について正極性書込が指定された後においては低位側の電圧であり、負極性書込が指定された後においては高位側の電圧である。
【選択図】図１

Description

本発明は、液晶などの電気光学装置における表示むらを抑える技術に関する。

液晶などの電気光学装置では、走査線とデータ線との交差に対応して画素容量（液晶容量）が設けられるが、この画素容量を交流駆動する際にデータ線の電圧振幅を抑えるため、コモン電極を走査線毎（行毎）に個別化するとともに、走査線に選択電圧が印加されたときに、当該走査線に対応するコモン電極を、書込極性に応じた電圧の給電線にトランジスタを介して接続する技術が知られている（特許文献１参照）。
特開２００５−３００９４８号公報参照

しかしながら、この技術では、走査線に選択電圧が印加されない非選択期間にて上記トランジスタがオフするので、コモン電極が、電気的に接続されない電圧不確定状態（ハイ・インピーダンス状態）になる。このため、コモン電極は、寄生容量を介してデータ線の電圧変化や、ノイズの影響を受けたりするので、電圧変動しやすくなる。コモン電極が電圧変動すると、その影響が行毎に現れるので、横方向に縞状の表示むらが発生し、表示品位を著しく低回させてしまう、という問題があった。
本発明は、このような事情に鑑みてなされたもので、その目的の一つは、コモン電極を個別に駆動する構成において、表示むらの発生を抑えることが可能な電気光学装置、駆動回路および電子機器を提供することにある。

上記目的を達成するために、本発明に係る電気光学装置の駆動回路は、複数の走査線と、複数のデータ線と、前記複数の走査線のそれぞれに設けられた複数のコモン電極と、前記走査線と前記データ線との交差に対応して設けられ、各々は、一端が前記データ線に接続されるとともに、前記走査線に選択電圧が印加されたときに導通状態となる画素スイッチング素子と、一端が前記画素スイッチング素子の他端に接続されるとともに、他端が前記コモン電極に接続された画素容量と、を含み、当該画素容量の保持電圧に応じた階調となる画素と、を有する電気光学装置の駆動回路であって、前記複数の走査線に所定の順番で前記選択電圧を印加する走査線駆動回路と、前記複数のコモン電極をそれぞれ個別に駆動するコモン電極駆動回路と、前記選択電圧が印加された走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を、データ線を介して供給するデータ線駆動回路と、を具備し、前記コモン電極駆動回路は、前記コモン電極毎に、ゲート電極に保持された電圧に応じてオンまたはオフ状態にセットされるとともに、前記オン状態にセットされたときに、低位側または高位側のいずれかの電圧を当該コモン電極に印加するスイッチ回路と、当該コモン電極と対をなす走査線に前記選択電圧が印加されたとき、前記スイッチ回路のゲート電極に、前記スイッチ回路をオン状態にセットするオン電圧を印加する第１印加回路と、前記走査線への選択電圧の印加が終了した後に所定の制御線を介した指示があったとき、前記コモン電極のそれぞれに対し、前記低位側または高位側のいずれかの電圧を再度印加する第２印加回路と、を有することを特徴とする。本発明によれば、走査線への選択電圧の印加が終了した後においても、スイッチ回路がコモン電極を電圧確定状態とするので、コモン電極が電位変動することが防止される。

本発明において、前記第１印加回路は、第１および第２トランジスタを有し、前記スイッチ回路は、第３および第４トランジスタを有し、前記第２印加回路は、第５トランジスタを有し、前記第１トランジスタにおいて、ゲート電極が前記走査線に接続され、ソース電極が、前記第３トランジスタをオンまたはオフ状態の一方とさせる電圧が給電される第１給電線に接続され、前記第２トランジスタにおいて、ゲート電極が前記走査線に接続され、ソース電極が、前記第４トランジスタをオンまたはオフ状態の他方とさせる電圧が給電される第２給電線に接続され、前記第３トランジスタにおいて、ゲート電極が前記第１トランジスタのドレイン電極に接続され、ソース電極が、低位側または高位側の一方の電圧が給電される第３給電線に接続され、前記第４トランジスタにおいて、ゲート電極が前記第２トランジスタのドレイン電極に接続され、ソース電極が、低位側または高位側の他方の電圧が給電される第４給電線に接続され、前記第３および第４トランジスタのドレイン電極同士が前記コモン電極に接続され、前記第５トランジスタにおいて、ゲート電極が前記制御線に接続され、ソース電極が、低位側または高位側のいずれかの電圧が給電される信号線に接続され、ドレイン電極が前記コモン電極に接続された構成としても良い。この構成によれば、コモン電極駆動回路の構成素子を画素スイッチング素子と同様に形成することが可能となる。

ここで、上記構成において、前記第５トランジスタのソース電極は、前記走査線およびコモン電極の各行において共通の信号線に接続しても良い。さらに、すべての画素を用いて有効な表示を行う第１モードと、一部の走査線に対応する画素のみを用いて有効な表示を行う第２モードとを有し、前記第１モードにおいて、前記走査線駆動回路は、前記複数の走査線に対し順番に前記選択電圧を印加する動作を所定の周期で実行し、前記第１給電線には、前記第３トランジスタをオン状態およびオフ状態とさせる電圧が、前記走査線に選択電圧が印加される毎に反転して供給され、前記第３給電線には、前記低位側または高位側の一方の電圧が少なくとも１フレーム以上の期間にわたって供給され、前記制御線には、前記第５トランジスタをオフ状態とさせる電圧が供給され、前記第２モードにおいて、前記走査線駆動回路は、前記複数の走査線に対し順番に前記選択電圧を印加する第１動作と、前記一部の走査線に対して順番に前記選択電圧を印加する第２動作とを前記所定の周期よりも長い周期で交互に繰り返し、前記第１給電線には、前記第１動作のときに前記第３トランジスタをオン状態とさせる電圧またはオフ状態とさせる電圧の一方が印加され、前記第２動作のときに前記第３トランジスタをオン状態とさせる電圧またはオフ状態とさせる電圧の他方が前記一部の走査線に前記選択電圧が印加される期間にわたって印加され、前記第３給電線には、前記低位側または高位側の一方の電圧が少なくとも１フレーム以上の期間にわたって供給され、前記制御線には、前記第１動作の終了から前記第２動作の開始までの期間の一部または全部にわたって前記第５トランジスタをオン状態とさせる電圧が供給され、それ以外の期間にわたって前記第５トランジスタをオフ状態とさせる電圧が供給される構成が好ましい。この構成によれば、第１モードにおいて画素の一列について着目したときに、行毎に書込極性が反転するので、表示品位が向上する。なお、本発明において奇数、偶数とは、交互に配列する行を特定するための相対的な概念に過ぎない。

また、前記走査線およびコモン電極のうち、奇数行目における第５トランジスタのソース電極は、低位側または高位側の一方の電圧が給電される第１信号線に接続され、偶数行目における第５トランジスタのソース電極は、低位側または高位側の他方の電圧が給電される第２信号線に接続しても良い。さらに、すべての画素を用いて有効な表示を行う第１モードと、一部の走査線に対応する画素のみを用いて有効な表示を行う第２モードとを有し、前記第１モードにおいて、前記走査線駆動回路は、前記複数の走査線に対し順番に前記選択電圧を印加する動作を所定の周期で実行し、前記第１給電線には、前記第３トランジスタをオン状態およびオフ状態とさせる電圧が、前記走査線に選択電圧が印加される毎に反転して供給され、前記第３給電線には、前記低位側または高位側の一方の電圧が少なくとも１フレーム以上の期間にわたって供給され、前記制御線には、前記第５トランジスタをオフ状態とさせる電圧が供給され、前記第２モードにおいて、前記走査線駆動回路は、前記複数の走査線に対し順番に前記選択電圧を印加する第１動作と、前記一部の走査線に対して順番に前記選択電圧を印加する第２動作とを前記所定の周期よりも長い周期で交互に繰り返し、前記第１給電線には、前記第１および第２動作のときに、前記第３トランジスタをオン状態およびオフ状態とさせる電圧が前記走査線に選択電圧が印加される毎に反転して供給され、前記第３給電線には、前記低位側または高位側のいずれかの一方の電圧が少なくとも１フレーム以上の期間にわたって供給され、前記制御線には、前記第１動作の終了から前記第２動作の開始までの期間の一部または全部にわたって前記第５トランジスタをオン状態とさせる電圧が供給され、それ以外の期間にわたって前記第５トランジスタをオフ状態とさせる電圧が供給される構成が好ましい。この構成によれば、第２モードにおいても、有効な表示を行う画素の一列について着目したときに、第１モードと同様に行毎に書込極性が反転するので、表示品位がより向上する。
なお、本発明は、電気光学装置の駆動回路のみならず、電気光学装置としても概念することが可能である。さらに本発明は、電気光学装置のみならず、当該電気光学装置を有する電子機器としても概念することが可能である。

以下、本発明の実施の形態について図面を参照して説明する。

＜第１実施形態＞
まず、本発明の第１実施形態について説明する。図１は、本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、表示領域１００を有し、この表示領域１００の周辺に、走査線駆動回路１４０、コモン電極駆動回路１７０ａ、１７０ｂ、データ線駆動回路１９０が配置した周辺回路内蔵型のパネル構成となっている。また、制御回路２０は、上記周辺回路内蔵型のパネルとは、例えばＦＰＣ（flexible printed circuit）基板によって接続される。

表示領域１００は、画素１１０が配列する領域であり、本実施形態では、１行目から３２０行目までの走査線１１２が行（Ｘ）方向に延在するように、また、２４０列のデータ線１１４が列（Ｙ）方向に延在するように、それぞれ設けられている。そして、これらの１〜３２０行目の走査線１１２と１〜２４０列目のデータ線１１４との交差に対応して、画素１１０がそれぞれ配列している。したがって、本実施形態では、表示領域１００において画素１１０が縦３２０行×横２４０列でマトリクス状に配列することになるが、本発明を当該配列に限定する趣旨ではない。
また、本実施形態では、１〜３２０行目の走査線１１２の各々について、それぞれコモン電極１０８がＸ方向に延在して設けられている。このため、コモン電極１０８については、１〜３２０行目の各走査線１１２に対応してそれぞれ設けられることになる。

ここで、画素１１０の詳細な構成について説明する。図２は、画素１１０の構成を示す図であり、ｉ行及びこれに下方向で隣接する（ｉ＋１）行と、ｊ列及びこれに右方向で隣接する（ｊ＋１）列との交差に対応する２×２の計４画素分の構成が示されている。
なお、ｉ、（ｉ＋１）は、画素１１０が配列する行を一般的に示す場合の記号であって、ｉは、１、３、５、…、３１９のいずれかの奇数であり、（ｉ＋１）は、ｉに連続する偶数であって２、４、６、…、３２０のいずれかである。また、ｊ、（ｊ＋１）は、画素１１０が配列する列を一般的に示す場合の記号であって、ｊは、１、３、５、…、２３９のいずれかの奇数であり、（ｊ＋１）は、ｊに連続する偶数であって２、４、６、…、２４０のいずれかである。

図２に示されるように、各画素１１０は、画素スイッチング素子として機能するｎチャネル型の薄膜トランジスタ（thin film transistor：以下単に「ＴＦＴ」と略称する）１１６と、液晶容量（画素容量）１２０と、蓄積容量１３０とを有する。各画素１１０については、本実施形態では互いに同一構成なので、ｉ行ｊ列に位置するもので代表して説明すると、当該ｉ行ｊ列の画素１１０において、ＴＦＴ１１６のゲート電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線１１４に接続され、そのドレイン電極は液晶容量１２０の一端としての画素電極１１８、および、蓄積容量１３０の一端にそれぞれ接続されている。また、液晶容量１２０の他端および蓄積容量１３０の他端は、それぞれコモン電極１０８に接続されている。
なお、図２において、Ｙｉ、Ｙ（ｉ＋１）は、それぞれｉ、（ｉ＋１）行目の走査線１１２に供給される走査信号を示し、また、Ｃｉ、Ｃ（ｉ＋１）は、それぞれｉ、（ｉ＋１）行目のコモン電極１０８の電圧を示している。液晶容量１２０の光学特性等については、後述する。

説明を再び図１に戻すと、制御回路２０は、各種制御信号を出力して電気光学装置１０における各部の制御等をするものである。なお、各種制御信号については、適宜後述することにする。
また、この電気光学装置１０は、縦３２０行×横２４０列で配列する画素１１０のすべてを用いて画像を表示する全画面モード（第１モード）と、上記配列のうち、一部の走査線に対応する画素１１０のみを用いて有効な画像を表示し、他の画素についてはオフ表示とさせて無効化させる、という部分モード（第２モード）との２通りで動作する。なお、以下の説明においては、部分モードについては例外として扱い、全画面モードを原則として説明する。

表示領域１００の周辺には、上述したように、走査線駆動回路１４０や、コモン電極駆動回路１７０ａ、１７０ｂ、データ線駆動回路１９０などの周辺回路が設けられている。
このうち、走査線駆動回路１４０は、全画面モードであれば、１フレームの期間において走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙ３２０を、それぞれ１、２、３、…、３２０行目の走査線１１２に供給するものである。詳細には、走査線駆動回路１４０は、図５に示されるように、１フレームの期間において走査線１１２を１行ずつ図１において上から数えて１、２、３、…、３２０行目という順番で選択し、選択した走査線への走査信号を、Ｈレベルに相当する選択電圧Ｖddとし、それ以外の走査線への走査信号をＬレベルに相当する非選択電圧（接地電位Ｇn d）とする。

ここで、走査線駆動回路１４０は、例えば制御回路２０から供給されるスタートパルスＤyを、クロック信号Ｃlyにしたがって順次シフトすること等によって、走査信号Ｙ１、Ｙ２、Ｙ３、Ｙ４、…、Ｙ３２０を、この順番でＨレベルとさせる。なお、図５では、ある走査線への走査信号がＨからＬレベルに変化するタイミングと、その次の走査線への走査信号がＬからＨレベルに変化するタイミングとがほぼ同一となっているが、Ｈレベルとなる期間を狭めるなどしても良い。
本実施形態において１フレームとは、全画面モードにおいて１枚の画像を表示させるのに要する期間をいい、１６．７ミリ秒であり、図５に示されるように、走査信号Ｙ１がＨレベルになってから走査信号Ｙ３２０がＬレベルになるまでの有効走査期間Ｆaのほか、それ以外の帰線期間が含まれる。なお、帰線期間を設けなくても良い。また、１行の走査線１１２が選択される期間が水平走査期間（Ｈ）である。
ここで、部分モードでは、１フレームにおいて後述するように１枚の画像を表示させない場合もあるので、便宜的に１６．７ミリ秒の期間を差す場合がある。
一方、走査線駆動回路１４０は、部分モードであれば、例えば後述する図８〜図１０に示されるように全画面モードにおける走査信号Ｙ１〜Ｙ３２０の波形のうち、一部のフレームにおいて、全部または一部のみについてＨレベルとなる走査信号を出力する。

コモン電極駆動回路１７０ａ、１７０ｂは、１〜３２０行目のコモン電極１０８を駆動するものであり、便宜的に１７０ａ、１７０ｂとに分けている。
このうち、コモン電極駆動回路１７０ａは、本実施形態では走査線駆動回路１４０と表示領域１００との間に設けられ、１〜３２０行目のコモン電極１０８に対応して設けられたｎチャネル型のＴＦＴ１７１〜１７４の組から構成される。
ＴＦＴ１７１〜１７４の接続は各行にわたって共通なので、ｉ行目で代表して説明すると、ｉ行目のＴＦＴ１７１（第１トランジスタ）のゲート電極はｉ行目の走査線１１２に接続され、そのソース電極が第１給電線１６１に接続され、そのドレイン電極がＴＦＴ１７３のゲート電極に接続されている。同じｉ行目のＴＦＴ１７２（第２トランジスタ）のゲート電極はｉ行目の走査線１１２に接続され、そのソース電極が第２給電線１６２に接続され、そのドレイン電極がＴＦＴ１７４のゲート電極に接続されている。
ｉ行目のＴＦＴ１７３（第３トランジスタ）のソース電極は、第３給電線１６３に接続され、同じｉ行目のＴＦＴ１７４（第４トランジスタ）のソース電極は、第４給電線１６４に接続されて、ＴＦＴ１７３、１７４のドレイン電極同士が、ｉ行目のコモン電極１０８に接続されている。

コモン電極駆動回路１７０ｂは、表示領域１００に対してコモン電極駆動回路１７０ａとは反対側に設けられ、１〜３２０行目のコモン電極１０８に対応して設けられたｎチャネル型のＴＦＴ１７５から構成される。ここで、各行のＴＦＴ１７５（第５トランジスタ）のゲート電極は制御線１６５に接続され、そのソース電極が信号線１６７に接続され、そのドレイン電極がコモン電極１０８に接続されている。

データ線駆動回路１９０は、走査線駆動回路１４０により選択電圧が印加された走査線１１２に位置する画素１１０に対し、画素の階調に応じた電圧であって、極性指定信号Ｐolで指定された書込極性に応じた電圧のデータ信号を、データ線１１４に供給するものである。
データ線駆動回路１９０は、縦３２０行×横２４０列の画素マトリクス配列に対応した記憶領域（図示省略）を有し、各記憶領域には、それぞれに対応する画素１１０の階調（明るさ）を指定する表示データＤaが記憶される。ここで、データ線駆動回路１９０は、ある走査線１１２に選択電圧が印加される直前において、当該走査線１１２に位置する画素１１０の表示データＤaを記憶領域から読み出すとともに、当該読み出した表示データで指定された階調および書込極性に応じた電圧に変換し、選択電圧が印加されるタイミングに合わせてデータ信号としてデータ線１１４に供給する。この供給動作を、データ線駆動回路１９０は、選択される走査線１１２に位置する１〜２４０列のそれぞれについて実行する。
なお、記憶領域に記憶される表示データＤaは、表示内容に変更が生じた場合に、制御回路２０からアドレスとともに変更後の表示データＤaが供給されて書き換えられる。また、データ線駆動回路１９０は、部分モードであれば、後述するように動作する。

また、制御回路２０は、クロック信号Ｃlyの論理レベルが遷移するタイミングにおいてラッチパルスＬpをデータ線駆動回路１９０に供給する。上述したように、走査線駆動回路１４０は、スタートパルスＤyをクロック信号Ｃlyにしたがって順次シフトすること等によって、走査信号Ｙ１、Ｙ２、Ｙ３、Ｙ４、…、Ｙ３２０を順番にＨレベルとするので、走査線が選択される期間の開始タイミングは、クロック信号Ｃlyの論理レベルが遷移するタイミングとなる。したがって、データ線駆動回路１９０は、例えばラッチパルスＬpを１フレームの期間開始からカウントし続けることによって、何行目の走査線が選択されるのかを知り、さらに、ラッチパルスＬpの供給タイミングによって、その選択の開始タイミングを知ることができる。
なお、走査線駆動回路１４０は、部分モードであっても、上記スタートパルスＤyのシフト動作等については実行し、Ｈレベルとする走査信号を一部制限するのみである。

極性指定信号Ｐolは、本実施形態では全画面モードにおいて、Ｈレベルであれば、選択電圧が印加される走査線の画素に対して正極性書込を指定し、Ｌレベルであれば、当該画素に負極性書込を指定する信号であって、実際には図５に示されるような波形である。詳細には、同図に示されるように、あるフレーム（「ｎフレーム」と表記）の期間において、奇数（１、３、５、…、３１９）行目の走査線への走査信号に選択電圧が印加されるときにＨレベルとなり、偶数（２、４、６、…、３２０）行目の走査線への走査信号に選択電圧が印加されるときにＬレベルとなる。このため、本実施形態では、全画面モードであれば、画素への書き込み極性が１行毎に反転する行反転（ライン反転、走査線反転ともいう）方式となる。
なお、極性指定信号Ｐolは、全画面モードであれば、次のフレーム（「（ｎ＋１）フレーム」と表記）では、同一行で比較したときに論理反転するが、このように書込極性を反転する理由は、直流成分の印加による液晶の劣化を防止するためである。
また、極性指定信号Ｐolは、部分モードであれば、後述する図８〜図１０に示されるように、第１フレームの全域にわたってＬレベルとなり、第４フレームの一部期間にわたってＨレベルとなり、第７フレームの全域にわたってＨレベルとなり、第１０フレームの一部期間にわたってＬレベルとなる。

ここで、本実施形態における書込極性については、液晶容量１２０に対して階調に応じた電圧を保持させる際に、画素電極１１８の電位をコモン電極１０８の電位よりも高位側とする場合を正極性といい、低位側とする場合を負極性という。電圧については、特に説明のない限り、接地電位Ｇndが論理レベルのＬレベルに相当するとともに、電圧ゼロの基準としている。

第１給電線１６１および第２給電線１６２には、制御回路２０によって信号Ｖg-a、Ｖg-bがそれぞれ供給される。ここで、本実施形態では、全画面モードにおいて、信号Ｖg-aは極性指定信号Ｐolと同一波形であり、信号Ｖg-bは極性指定信号Ｐolを論理反転した波形である。
論理レベルのＨレベルに相当する電圧Ｖddは、ＴＦＴ１７３、１７４のゲート電極に印加されると、当該ＴＦＴ１７３、１７４のソース・ドレイン電極間を導通（オン）状態とさせるオン電圧である。また、Ｌレベルは、接地電位Ｇndであり、ＴＦＴ１７３、１７４のゲート電極に印加されても、当該ＴＦＴ１７３、１７４のソース・ドレイン電極間が非導通（オフ）状態となるオフ電圧である。

第３給電線１６３および第４給電線１６４には、制御回路２０によってそれぞれコモン信号Ｖc-a、Ｖc-bが供給される。本実施形態では、全画面モードにおいても部分モードにおいても、コモン信号Ｖc-aは電圧Ｖslで一定であり、また、コモン信号Ｖc-bは電圧Ｖshで一定である。電圧Ｖsl、Ｖshは、（Ｇnd≦）Ｖsl＜Ｖsh（≦Ｖdd）という関係にあり、電圧Ｖslが、電圧Ｖshよりも相対的に低い電圧となっている（電圧Ｖshは、電圧Ｖslよりも相対的に高い電圧となっている）。
また、制御線１６５には、制御回路２０によって制御信号Ｖg-cが供給される。制御信号Ｖg-cは、全画面モードであればＬレベルであり、部分モードであれば、後述する図８〜図１０に示されるように、第２、第３、第８および第９フレームのみにおいてＨレベルとなる。さらに、信号線１６７には、制御回路２０によってコモン信号Ｖcが供給される。コモン信号Ｖcは、部分モードにおける第２および第３フレームにおいて電圧Ｖshとなり、第８および第９フレームにおいて電圧Ｖslとなる。

さて、電気光学装置におけるパネルは、素子基板と対向基板との一対の基板が一定の間隙を保って貼り合わせられるとともに、この間隙に液晶が封入された構成となっている。また、素子基板には、上述した走査線１１２や、データ線１１４、コモン電極１０８、画素電極１１８およびＴＦＴ１１６、１７１〜１７５が形成されて、電極形成面が対向基板と対向するように貼り合わせられる。この構成のうち、表示領域１００とコモン電極駆動回路１７０ａとの境界付近を平面的に示したものが図３であり、表示領域１００とコモン電極駆動回路１７０ｂとの境界付近を平面的に示したものが図４である。

図３および図４からも判るように、表示領域１００は、液晶にかかる電界方向を基板面方向としたＩＰＳモードの変形であるＦＦＳ（fringe field switching）モードとしたものである。また、本実施形態では、ＴＦＴ１１６、１７１〜１７５は、アモルファスシリコン型であって、そのゲート電極が半導体層よりも下側（紙面奥側）に位置するボトムゲート型である。
詳細には、第１導電層となる（第１）ＩＴＯ（indium tin oxide）層のパターニングにより、矩形形状の電極１０８ｆが形成され、さらに、第２導電層となるゲート電極層のパターニングによって、走査線１１２や、制御線１６５、コモン線１０８ｅなどのゲート配線が形成され、その上にゲート絶縁膜（図示省略）が形成され、さらにＴＦＴの半導体層が島状に形成されている。続いて保護絶縁層（図示省略）が形成された後、第３導電層となる（第２）ＩＴＯ層のパターニングにより、櫛歯形状の画素電極１１８が形成され、さらに、第４導電層となる金属層のパターニングによって、ＴＦＴのソース電極や、ドレイン電極とともに、データ線１１４、第１給電線１６１、第２給電線１６２、第３給電線１６３、第４給電線１６４、信号線１６７のほか、各種の接続電極が形成されている。
なお、図３および図４において、×印は、ゲート電極層からなる配線と、第４導電層からなる配線層とを接続するためのコンタクトホールである。

図１および図２におけるコモン電極１０８は、図３および図４においては、走査線１１２と平行に延在するコモン線１０８ｅと、保護絶縁層を介して画素電極１１８が積層された矩形形状の電極１０８ｆとに分かれている。ここで、同一行に位置するコモン線１０８ｅおよび電極１０８ｆ同士は、互いに一部重なり合う部分を有し、電気的に導通している。このため、同一行に位置するコモン線１０８ｅおよび電極１０８ｆは、電気的には同一であり、区別する必要がないので、構造的な説明でない限り両者を区別しないで単にコモン電極１０８としている。

本実施形態において、蓄積容量１３０は、電極１０８ｆと画素電極１１８とが保護絶縁層を介した積層構造によって生じる容量成分である。また、素子基板と対向基板との間隙には、液晶も封入されるので、画素電極１１８と電極１０８ｆとの間には、誘電体たる液晶を介した構造によっても容量成分が生じる。この液晶を介したことによる容量成分を、本実施形態では、液晶容量１２０としている。
この構成においては、液晶容量１２０と蓄積容量１３０との並列容量の保持電圧に応じた電界が、素子基板面に沿い、かつ、画素電極１１８の櫛歯と直交する方向に発生して、液晶の配向状態を変化させる。これにより、偏光子（図示省略）を通過する光量は、当該保持電圧の実効値に応じた値となる。
なお、本実施形態では、ＦＦＳモードとしたが、ＩＰＳモードとしても良いし、電気的な等価回路が図２で示されるような回路であれば、他のモードであっても良い。

ここで、上記並列容量の保持電圧は、画素電極１１８およびコモン電極１０８（電極１０８ｆ）の差電圧であるから、ｉ行ｊ列の画素を目的の階調とするには、ｉ行目の走査線１１２に選択電圧Ｖddを印加してＴＦＴ１１６を導通（オン）状態とさせるとともに、上記差電圧が画素の階調に応じた値なるような電圧のデータ信号Ｘｊを、ｊ列目のデータ線１１４とｉ行ｊ列でオンしたＴＦＴ１１６とを介して画素電極１１８に供給すれば良いことになる。
なお、本実施形態では説明の便宜上、当該電圧実効値がゼロに近ければ、光の透過率が最小となって黒色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が増加して、ついには透過率が最大の白色表示になるノーマリーブラックモードとする。
また、各行のコモン電極１０８は、１〜２４０列目のデータ線１１４とはゲート絶縁膜等を介して交差するので、図２において破線で示されるように、寄生容量を介して互いに容量結合することになる。

図３および図４に示した構成は、あくまでも一例であり、ＴＦＴの型については他の構造、例えばゲート電極の配置でいえばトップゲート型としても良いし、プロセスでいえばポリシリコン型としても良い。また、コモン電極駆動回路１７０ａ、１７０ｂの構成素子であるＴＦＴ１７１〜Ｔ７５を表示領域１００と同じプロセスで基板上に造り込むのではなく、ＩＣチップを素子基板に実装する構成としても良い。
ＩＣチップを素子基板に実装する場合、走査線駆動回路１４０、コモン電極駆動回路１７０ａ、１０７ｂを、データ線駆動回路１９０とともに半導体チップとしてまとめても良いし、それぞれ別々のチップとしても良い。一方で、制御回路２０については、素子基板に造り込む構成としても良い。
また、走査線１１２の延在方向に対して、コモン電極駆動回路１７０ａは走査線駆動回路１４０の側に、また、コモン電極駆動回路１７０ｂは走査線駆動回路１４０の反対側に、それぞれも設けられているが、これとは逆の関係としても良いし、コモン電極駆動回路１７０ａ、１７０ｂの双方を同じ領域内に設けても良い。
本実施形態については、透過型や、反射型、さらには、透過型および反射型の両者を組み合わせた、いわゆる半透過半反射型としても良い。このため、反射層等については特に言及しない。

次に、本実施形態に係る電気光学装置１０の動作のうち、全画面モードの場合について説明する。
上述したように本実施形態では、全画面モードとするときに、制御回路２０が図５に示されるように、ｎフレームにおいて極性指定信号Ｐol、信号Ｖg-a、Ｖg-bをそれぞれ出力し、コモン信号Ｖc-aを電圧Ｖs lとし、コモン信号Ｖc-bを電圧Ｖshとして一定化する。
ｎフレームにおいては、走査線駆動回路１４０によって最初に１行目の走査線１１２への走査信号Ｙ１がＨレベルになる。また、ｎフレームにおいて奇数行では正極性書込が指定されるので、走査信号Ｙ１がＨレベルになるタイミングにおいてラッチパルスＬpが出力されると、データ線駆動回路１９０は、１行目であって１、２、３、…、２４０列目の画素の表示データＤaで指定された電圧だけ、電圧Ｖslを基準に高位側とした電圧のデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０を、それぞれ１、２、３、…、２４０列のデータ線１１４に供給する。これにより例えば、ｊ列目のデータ線１１４に供給されるデータ信号Ｘｊは、１行ｊ列の画素１１０の表示データＤaで指定された電圧だけ電圧Ｖslよりも高位側とした電圧となる。
走査信号Ｙ１がＨレベルになると、１行１列〜１行２４０列の画素におけるＴＦＴ１１６がオンするので、これらの画素電極１１８には、データ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０が印加される。

一方、走査信号Ｙ１がＨレベルになる期間において、コモン電極駆動回路１７０ａでは、１行目のＴＦＴ１７１、１７２がオンする。ここで、走査信号Ｙ１がＨレベルになる期間において、第１給電線１６１に供給される信号Ｖg-aはＨレベルであり、第２給電線１６２に供給される信号Ｖg-bはＬレベルであるので、１行目のＴＦＴ１７１、１７２がそれぞれオンし、これによって、１行目のＴＦＴ１７３のゲート電極にはＨレベルのオン電圧が、ＴＦＴ１７４のゲート電極にはＬレベルのオフ電圧がそれぞれ印加される。このため、１行目のＴＦＴ１７３、１７４は、それぞれオン、オフするので、１行目のコモン電極１０８は、第３給電線１６３に接続されて電圧Ｖslとなる。
したがって、１行１列〜１行２４０列の液晶容量１２０および蓄積容量１３０の並列容量には、それぞれ階調に応じた正極性の電圧が書き込まれることになる。
なお、全画面モードにおいて、制御信号Ｖg-cはＬレベルであり、コモン電極駆動回路１７０ｂでは、すべてのＴＦＴ１７５がオフであるので、コモン電極１０８の電圧を決定する要因とはならない。

次に、走査信号Ｙ１がＬレベルになる一方、走査信号Ｙ２がＨレベルになる。
ここで、走査信号Ｙ１がＬレベルになると、１行１列〜１行２４０列の画素におけるＴＦＴ１１６がオフする。このため、１行１列〜１行２４０列の各画素１１０にあっては、それぞれ画素電極１１８が、ハイ・インピーダンス状態になる。
一方、コモン電極駆動回路１７０ａにあっては、走査信号Ｙ１がＬレベルになると、１行目のＴＦＴ１７１、１７２がオフするので、ＴＦＴ１７３、１７４のゲート電極は、ハイ・インピーダンス状態になる。しかしながら、ＴＦＴ１７３、１７４のゲート電極は、その寄生容量によってハイ・インピーダンス状態になる直前状態、すなわち、それぞれＨ、Ｌレベルの状態に保持されるので、ＴＦＴ１７３、１７４は、引き続きオン、オフ状態を維持する。このため、１行目のコモン電極１０８は、走査信号Ｙ１がＬレベルとなっても、引き続き第３給電線１６３に接続されるので、電圧Ｖslを維持することになる。したがって、１行１列〜１行２４０列の液晶容量１２０および蓄積容量１３０の並列容量の他端が電圧Ｖslに維持されるので、書き込まれた電圧状態は、変更されることはなく継続することになる。

また、ｎフレームにおいて偶数行では負極性書込が指定されるので、走査信号Ｙ２がＨレベルになるタイミングにおいてラッチパルスＬpが出力されると、データ線駆動回路１９０は、２行目であって１、２、３、…、２４０列目の画素の表示データＤaで指定された電圧だけ、電圧Ｖshを基準に低位側とした電圧のデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０を出力する。これにより例えば、ｊ列目のデータ線１１４に供給されるデータ信号Ｘｊは、２行ｊ列の画素１１０の表示データＤaで指定された電圧だけ電圧Ｖshよりも低位側とした電圧となる。
走査信号Ｙ２がＨレベルになると、２行１列〜２行２４０列の画素におけるＴＦＴ１１６がオンするので、これらの画素電極１１８には、データ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０が印加される。
一方、走査信号Ｙ２がＨレベルになる期間において、コモン電極駆動回路１７０ａでは、２行目のＴＦＴ１７１、１７２がオンする。ここで、走査信号Ｙ２がＨレベルになる期間において、第１給電線１６１に供給される信号Ｖg-aがＬレベルに、第２給電線１６２に供給される信号Ｖg-bがＨレベルに、それぞれ切り替わるので、２行目のＴＦＴ１７３、ＴＦＴ１７４は、１行目とは逆に、それぞれオフ、オンする。このため、２行目のコモン電極１０８は、第４給電線１６４に接続されて電圧Ｖshとなる。
したがって、２行１列〜２行２４０列の液晶容量１２０および蓄積容量１３０の並列容量には、それぞれ階調に応じた負極性の電圧が書き込まれることになる。

続いて、走査信号Ｙ２がＬレベルになる一方、走査信号Ｙ３がＨレベルになる。ここで、走査信号Ｙ２がＬレベルになると、２行１列〜２行２４０列の画素におけるＴＦＴ１１６がオフするので、当該２行１列〜２行２４０列の各画素１１０にあっては、それぞれ画素電極１１８がハイ・インピーダンス状態になる。
一方、コモン電極駆動回路１７０ａにあっては、走査信号Ｙ２がＬレベルになると、２行目のＴＦＴ１７１、１７２もオフするので、ＴＦＴ１７３、１７４のゲート電極は、ハイ・インピーダンス状態になるが、その寄生容量によって、それぞれＬ、Ｈレベルに保持されるので、２行目のＴＦＴ１７３、１７４は、引き続きオフ、オン状態を維持する。このため、２行目のコモン電極１０８は、走査信号Ｙ２がＬレベルになっても、引き続き第４給電線１６４に接続されるので、電圧Ｖshを維持することになる。
したがって、２行１列〜２行２４０列の液晶容量１２０および蓄積容量１３０の並列容量の他端が電圧Ｖshに維持されるので、書き込まれた電圧状態は、変更されることはなく継続することになる。

また、走査信号Ｙ３がＨレベルになると、３行目の液晶容量１２０および蓄積容量１３０の並列容量には、それぞれ階調に応じた正極性の電圧が書き込まれることになり、次に、走査信号Ｙ４がＨレベルになると、４行目の液晶容量１２０および蓄積容量１３０の並列容量には、それぞれ階調に応じた負極性の電圧が書き込まれることになる。
以下同様な動作が３２０行目まで繰り返され、これにより、ｎフレームにあっては、奇数行目の液晶容量１２０および蓄積容量１３０の並列容量には、それぞれ階調に応じた正極性電圧が書き込まれ、偶数行目の液晶容量１２０および蓄積容量１３０の並列容量には、それぞれ階調に応じた負極性電圧が書き込まれる。このように、すべての画素における並列容量には、それぞれ階調に応じた電圧が書き込まれるので、表示領域１００においては１枚（フレーム）の画像が表示されることになる。

次の（ｎ＋１）フレームにおいて、極性指定信号Ｐol、信号Ｖg-a、Ｖg-bは、前のｎフレームの論理レベルが反転する関係になるので、奇数行の走査線１１２が選択されたとき、当該選択された奇数行の走査線に対応するコモン電極１０８は、第４給電線１６４に接続されて電圧Ｖshになるとともに、当該走査線が非選択（走査信号がＬレベル）となっても、その接続状態が維持される一方、偶数行の走査線１１２が選択されたとき、当該選択された偶数行の走査線に対応するコモン電極１０８は、第３給電線１６３に接続されて電圧Ｖslになるとともに、当該走査線が非選択となっても、その接続状態が維持される。
このため、（ｎ＋１）フレームにおいて、奇数行目の液晶容量１２０および蓄積容量１３０の並列容量には、それぞれ階調に応じた負極性の電圧が書き込まれ、偶数行目の並列容量には、それぞれ階調に応じた正極性の電圧が書き込まれて、それぞれ書き込まれた電圧状態が維持されることなる。

ここで、本実施形態における電圧の書き込みについて図６を参照して説明する。図６は、ｉ行ｊ列の画素電極１１８における電圧Ｐix（i,j）と、（ｉ＋１）行ｊ列の画素電極１１８における電圧Ｐix（i+1,j）とを、それぞれ走査信号Ｙｉ、Ｙ（ｉ＋１）との関係において示す図である。なお、図６において電圧を示す縦スケールは、便宜的に図５における縦スケールよりも拡大してある。
ｎフレームでは、奇数ｉ行目の画素に対して正極性書込が指定されるので、走査信号ＹｉがＨレベルになる期間において、ｊ列目のデータ線１１４には、当該電圧Ｖslよりも、ｉ行ｊ列の画素の階調に応じた電圧だけ高位側の電圧（図６において↑で示される）のデータ信号Ｘｊが供給される。これにより、ｉ行ｊ列の液晶容量１２０および蓄積容量１３０の並列容量においては、データ信号Ｘｊの電圧とコモン電極１０８の電圧Ｖslとの差電圧、すなわち、階調に応じた正極性電圧が書き込まれることになる。
ここで、走査信号ＹｉがＬレベルになると、ｉ行ｊ列の画素電極１１８はハイ・インピーダンス状態になる。これに対して奇数ｉ行目のコモン電極１０８は、ｎフレームにおいて走査信号ＹｉがＨレベルとなったときに第３給電線１６３に接続されるので電圧Ｖslとなり、この接続状態が、次の（ｎ＋１）フレームにおいて再び走査信号ＹｉがＨレベルになるまで継続する。このため、ｉ行ｊ列の画素電極１１８の電圧Ｐix（i,j）は、走査信号ＹｉがＨレベルになったときの電圧（データ信号Ｘｊの電圧）から変動しないことになり、液晶容量１２０および蓄積容量１３０の並列容量に保持された電圧実効値（ハッチング部分）に影響を与えることはない。

なお、ｎフレームでは、偶数（ｉ＋１）行目の画素に対して負極性書込が指定されるので、走査信号Ｙ（ｉ＋１）がＨレベルになる期間において、ｊ列目のデータ線１１４には、当該電圧Ｖshよりも、（ｉ＋１）行ｊ列の画素の階調に応じた電圧だけ低位側の電圧（図６において↓で示される）のデータ信号Ｘｊが供給される。これにより、（ｉ＋１）行ｊ列の液晶容量１２０および蓄積容量１３０の並列容量においては、階調に応じた負極性電圧が書き込まれることになる。また、偶数（ｉ＋１）行目のコモン電極１０８は、ｎフレームにおいて走査信号Ｙ（ｉ＋１）がＨレベルとなったときに第４給電線１６４に接続されるので電圧Ｖshとなり、この接続状態が、次の（ｎ＋１）フレームにおいて再び走査信号Ｙ（ｉ＋１）がＨレベルになるまで継続するので、電圧Ｐix（i+1,j）は、走査信号Ｙ（ｉ＋１）がＨレベルになったときの電圧（データ信号Ｘｊの電圧）から変動しないことになり、液晶容量１２０および蓄積容量１３０の並列容量に保持された電圧実効値（ハッチング部分）に影響を与えることはない。
さらに、次の（ｎ＋１）フレームでは、書込極性が反転するので、奇数ｉ行目の画素に対して負極性書込が、偶数（ｉ＋１）行目の画素に対して正極性書込が、それぞれ実行される。
このようにして、本実施形態では、全画面モードにおいて書込極性が、走査線毎に反転することになる。

このような実施形態によれば、正極性書込が指定された行のコモン電極１０８は、当該行の走査線１１２が選択されたときに相対的に低い電圧Ｖslとなって、この電圧よりも階調に応じた電圧だけ高位側の電圧がデータ信号として供給される一方、負極性書込が指定された行のコモン電極１０８は、当該行の走査線１１２が選択されたときに相対的に高い電圧Ｖshとなって、この電圧よりも階調に応じた電圧だけ低位側の電圧がデータ信号として供給される。
したがって、データ信号の電圧振幅は、コモン電極１０８の電圧を一定とした場合と比較して狭くなるので、データ線駆動回路１９０の構成素子に要求される耐圧性が低く抑えられて、その分構成の簡易化を図ることができるとともに、電圧変化によって無駄に消費される電力を抑えることも可能となる。

ところで、各行のコモン電極１０８（コモン線１０８ｅ）は、上述したように１〜２４０列のデータ線１１４とゲート絶縁膜等を介して交差しているので、これらのデータ線１１４の電圧変化、すなわち、データ信号Ｘ１〜Ｘ２４０の変化が、寄生容量を介してコモン電極１０８に伝搬する。
このため、コモン電極１０８は電気的にどの部分にも接続されないと、各データ線の電圧変化（データ信号Ｘ１〜Ｘ２４０の電圧変化）による影響を受けて、その電位が変動する。コモン電極１０８は、本実施形態では行毎に独立しているので、コモン電極が行毎に異なる量で電位変動し、表示品位に悪影響を与える可能性が高い。

これに対して、本実施形態では、奇数ｉ行目でいえば、例えばｎフレームにおいて走査信号ＹｉがＨレベルになったときに、ｉ行目のＴＦＴ１７１、１７２がオンすることによって、ＴＦＴ１７３、１７４をオン、オフさせるとともに、ＴＦＴ１７３、１７４のゲート電極に寄生する容量に対し、それぞれＨ、Ｌレベルを書き込み、これにより、走査信号ＹｉがＬレベルになっても、ｉ行目のＴＦＴ１７３、１７４のオン、オフ状態を維持して、結局、奇数ｉ行目のコモン電極１０８は、第３給電線１６３に接続された状態が継続される。一方、ｎフレームにおいて、偶数（ｉ＋１）行目のコモン電極は、第４給電線１６４に接続された状態が継続される。したがって、本実施形態では全画面モードにおいて、各行のコモン電極１０８は、常に電圧ＶslまたはＶshが印加される状態にあり、ハイ・インピーダンス状態になることはないので、コモン電極の電圧変動に起因する表示品位の低下を未然に防止することにできる。

次に、部分モードの動作について説明する。図７は、部分モードである場合における各フレームの動作の一例を示す図であり、本実施形態において部分モードでは、第１から第１２までの１２フレームを１単位とした動作が実行される。
この例では、１〜８０行目および１６１〜３２０行目を非表示行として、この非表示行に対応する画素を無効化し、８１〜１６０行目を表示行として、この表示行に対応する画素のみを用いて有効な表示を行う場合において、１〜３２０行目の各走査線に位置する画素に対して、どのような極性で電圧書込を行うのかを示している。
なお、部分モードでは、表示行に位置する画素については、単にオンの白色またはオフの黒色のいずれかとする２値表示とする場合もあるが、ここでは、階調表示を行うものとして説明する。

図において、＋は正極性で、−は負極性で、それぞれ電圧書込を行う場合を示すが、×は電圧書込をしない状態を示している。
ここで、部分モードの第１および第７フレームでは、非表示行の１〜８０行目および１６１〜３２０行目において、それぞれ負極性および正極性の電圧書込が行われるが、この電圧書込は、非表示行の画素に対して無効な表示とさせるために、強制的に黒色（オフ）に相当する電圧を書き込むためのものである。一方、部分モードの第１、第４、第７および第１０フレームでは、表示行の８１〜１６０行目について、それぞれ負極性、正極性、正極性および負極性の順番で電圧書込が行われる。このため、本実施形態において、部分モードでは、隣接行同士の書込極性は互いに同一となる。

このような図７にしたがった部分モードにおける走査信号等の波形について図８〜図１０を参照して説明する。ここで、図８は、第１〜第４フレームの走査信号Ｙ１〜Ｙ３２０の波形等を示し、図９は、第５〜第８フレームの走査信号Ｙ１〜Ｙ３２０の波形等を示し、図１０は、第９〜第１２フレームの走査信号Ｙ１〜Ｙ３２０の波形等を示す図である。
図８に示されるように部分モードの第１フレームでは、走査信号Ｙ１〜Ｙ３２０が全画面モードと同様である。ただし、本実施形態では、第１フレームにおいて極性指定信号ＰolがＬレベルで一定であるので、１〜８０行目および１６１〜３２０行目の非表示行では、負極性の黒色（オフ）に相当する電圧が書き込まれ、８１〜１６０行目の表示行では、負極性の階調に応じた電圧が書き込まれる。
部分モードにおける第２および第３フレームでは、走査信号Ｙ１〜Ｙ３２０がＨレベルになることはなく、したがって、なんら書込動作は実行されない。
部分モードにおける第４フレームでは、表示行にかかる走査信号Ｙ８１〜Ｙ１６０だけが順番にＨレベルとなる。なお、第４フレームにおいて走査信号Ｙ８１〜Ｙ１６０がＨレベルとなる期間にわたって極性指定信号ＰolはＨレベルとなるので、８１〜１６０行目の表示行では、正極性の階調に応じた電圧が書き込まれる。

次に、図９に示されるように、部分モードにおける第５および第６フレームでは、第２および第３フレームと同様に走査信号Ｙ１〜Ｙ３２０がＨレベルになることはなく、したがって、なんら書込動作は実行されない。
第７フレームでは、走査信号Ｙ１〜Ｙ３２０は、全画面モードと同様である。ただし、本実施形態では、第７フレームにおいて極性指定信号ＰolがＨレベルで一定であるので、１〜８０行目および１６１〜３２０行目の非表示行では、正極性の黒色（オフ）に相当する電圧が書き込まれ、８１〜１６０行目の表示行では、正極性の階調に応じた電圧が書き込まれる。
第８フレーム、および、図１０に示される第９フレームでは、走査信号Ｙ１〜Ｙ３２０がＨレベルになることはなく、したがって、なんら書込動作は実行されない。部分モードにおける第１０フレームでは、表示行にかかる走査信号Ｙ８１〜Ｙ１６０だけが順番にＨレベルとなる。なお、第１０フレームにおいて走査信号Ｙ８１〜Ｙ１６０がＨレベルとなる期間にわたって極性指定信号ＰolがＬレベルとなるので、８１〜１６０行目の表示行では、負極性の階調に応じた電圧が書き込まれる。なお、第１１および第１２フレームでは、走査信号Ｙ１〜Ｙ３２０がＨレベルになることはなく、したがって、なんら書込動作は実行されない。
以降、部分モードでは、第１〜第１２フレームの動作が繰り返される。

全画面モードにおいて電圧書込はフレーム毎で実行されていたが、部分モードにおいて、非表示行の画素に対するオフ電圧書込は、６フレームで１回という割合で実行され、表示行の画素に対する電圧書込の周期は、３フレームで１回という割合で実行されるので、電圧書込によって消費される電力が抑えられる。

ところで、全画面モードでは、コモン電極駆動回路１７０ａにおいて、例えばｉ行目のＴＦＴ１７３、１７４は、走査信号ＹｉがＨレベルであったときにゲート電極に印加されたオンまたはオフ電圧を寄生容量で保持することによって、走査信号ＹｉがＬレベルとなってもｉ行目のコモン電極１０８の電位を確定させていた。
しかしながら、このような部分モードでは、走査信号がＨレベルとなることによって実行される電圧書込の頻度が全画面モードよりも少なくなる。このため、ＴＦＴ１７３または１７４のいずれかのゲート電極に保持されたオン電圧が、リーク等によって徐々に低下し、やがて、しきい値以下となって、オン状態を維持できない事態が発生する可能性がある。
これを回避するためには、ＴＦＴ１７３、１７４のゲート電極に、容量素子を付加して、リークの影響を少なくする構成も考えられるが、当該容量素子を形成するためのスペースが余計に必要となり、それだけ表示領域の外側の、いわゆる額縁領域が広くなってしまう。

そこで、本実施形態において部分モードでは、上述したように制御回路２０が制御信号Ｖg-cおよびコモン信号Ｖcを供給する。すなわち、制御回路２０は、制御信号Ｖg-cを第２、第３、第８および第９フレームのみにおいてＨレベルとし、コモン信号Ｖcを第２および第３フレームにおいて電圧Ｖshとし、第８および第９フレームにおいて電圧Ｖslとする。
その前の第１フレームにおいては極性指定信号ＰolがＬレベルであるから、信号Ｖg-aは同じＬレベルであり、信号Ｖg-bは反転のＨレベルである。このため、コモン電極駆動回路１７０ａにおいて、奇数ｉ行目では、走査信号ＹｉがＨレベルとなってＴＦＴ１７１、１７２がオンしたときに、ＴＦＴ１７３、１７４のゲート電極には、それぞれオフ、オン電圧が印加されるので、当該ｉ行目のコモン電極１０８は、負極性書込に応じて高位側の電圧Ｖshとなり、同様に偶数（ｉ＋１）行目においても、ＴＦＴ１７３、１７４のゲート電極には、それぞれオフ、オン電圧が印加されるので、当該（ｉ＋１）行目のコモン電極１０８は電圧Ｖshとなる。
第２および第３フレームでは、走査信号がＨレベルにならないので、各行のＴＦＴ１７３、１７４のゲート電圧はリーク等によって低下して、オン状態を維持できない可能性もあるが、コモン電極駆動回路１７０ｂにおいて各行のＴＦＴ１７５が、制御信号Ｖg-cがＨレベルとなることによって一斉にオンするので、ＴＦＴ１７３、１７４のゲート電圧にかからわず、すなわち、オンオフにかかわらず、すべてのコモン電極１０８が、第１フレームと同様にコモン信号Ｖcの電圧Ｖshに確定する。

なお、第４フレームにおいては、走査信号Ｙ８０〜Ｙ１６１が順番にＨレベルとなる期間において極性指定信号ＰolがＨレベルであるから、信号Ｖg-aはＨレベルであり、信号Ｖg-bは反転のＬレベルである。
コモン電極駆動回路１７０ａにおいては、表示行にかかる走査信号がＨレベルとなってＴＦＴ１７１、１７２がオンしたときに、ＴＦＴ１７３、１７４のゲート電極には、それぞれオン、オフ電圧が印加され、これにより、ＴＦＴ１７３、１７４がそれぞれオン、オフするので、表示行のコモン電極１０８は、正極性書込に応じて低位側の電圧Ｖslに切り替わる。
一方、第７〜第１０フレームは、第１〜第４フレームにおける極性を反転した関係の動作が実行される。

このように、本実施形態によれば、部分モードにおいて、全行について電圧書込が行われる第１および第７フレーム以外でも、第２、第３、第８および第９フレームにおいてコモン電極１０８の電位が確定しているので、その分だけ、表示品位の低下を抑えることが可能となる。

本実施形態では、第２、第３、第８および第９フレームにおいて制御信号Ｖg-cをＨレベルとして、コモン電極１０８の電位を確定させているが、全行について電圧書込が行われる第１（第７）フレームよりも後であって、表示行のみの電圧書込が行われる第４（第１０）フレームよりも手前のフレームの全部または一部であれば良いので、例えば、第３および第９フレームにおいてのみ制御信号Ｖg-cをＨレベルとしても良い。

＜第２実施形態＞
上述した第１実施形態では、全画面モードでは、画素への書き込み極性が１行毎に反転する行反転方式であったが、部分モードでは、表示行同士で共通の書込極性となるため、表示行の画素で表示される画像の表示品位は、全画面モードの場合と比較して劣ってしまう、という点が否定できない。
そこで、部分モードでも表示行同士で書込極性を走査線毎に反転させた第２実施形態について説明する。

図１１は、第２実施形態に係る電気光学装置の構成を示すブロック図である。
この図で示される構成が、図１と相違する点は、コモン電極駆動回路１７０ｂにおいて、ＴＦＴ１７５のソース電極の接続先を、奇数行と偶数行とで分けている点にある。詳細には、奇数行のＴＦＴ１７５のソース電極は、コモン信号Ｖc-cが供給される第１信号線１６７ｃに接続され、偶数行のＴＦＴ１７５のソース電極は、コモン信号Ｖc-dが供給される第２信号線１６７ｄに接続されている。

なお、図１２は、第２実施形態の素子基板のうち、表示領域１００とコモン電極駆動回路１７０ｂとの境界付近を示す平面図である。
この図に示されるように、奇数ｉ行目におけるＴＦＴ１７５のソース電極は、信号線１６７から分岐した部分が用いられるが、偶数（ｉ＋１）行目におけるＴＦＴ１７５のソース電極は、第１信号線１６７ｃをアンダークロスする配線を介して第２信号線１６７ｄに接続されている。

なお、第２実施形態において全画面モードの動作は、第１実施形態と同様である。そこで、第２実施形態の動作については部分モードにおける相違点を中心に説明することにする。
図１３は、部分モードである場合における各フレームの動作の一例を示す図である。
第２実施形態においても、部分モードでは、第１から第１２までの１２フレームを１単位とした動作が実行され、また、１〜８０行目および１６１〜３２０行目を非表示行とし、８１〜１６０行目を表示行として例示する点については第１実施形態（図６参照）と同様である。
図１３に示されるように、部分モードでの第１フレームにおける書込極性は、表示行および非表示行の双方について直前の全画面モードの書込極性を反転したものであり、奇数行に対し正極性書込が、偶数行に対し負極性書込が、それぞれ指定されるものとする。また、第７フレームにおける書込極性は、当該第１フレームの書込極性を反転したものである。第１および第７フレームのいずれも行反転方式である。
一方、表示行の第４フレームにおける書込極性は、第１フレームの書込極性を反転したものであり、表示行の第１０フレームにおける書込極性は、第７フレームの書込極性を反転したものであり、いずれも行反転方式である。
また、制御回路２０は、第２および第３フレームにおいて、コモン信号Ｖc-cを電圧Ｖslとし、コモン信号Ｖc-dを電圧Ｖshとし、第８および第９フレームにおいて、コモン信号Ｖc-cを電圧Ｖshとし、コモン信号Ｖc-dを電圧Ｖslとする。

図１３にしたがった部分モードにおける走査信号等の波形について図１４〜図１６に示す。なお、図１３は、第１〜第４フレームの走査信号Ｙ１〜Ｙ３２０の波形等を示し、図１４は、第５〜第８フレームの走査信号Ｙ１〜Ｙ３２０の波形等を示し、図１６は、第９〜第１２フレームの走査信号Ｙ１〜Ｙ３２０の波形等を示す図である。
これらの図に示されるように、部分モードにおいて走査信号Ｙ１〜Ｙ３２０は、第１実施形態の部分モードと同様である。

第２実施形態では、第１フレームの動作は、非表示行について強制的に黒色（オフ）に相当する電圧を書き込む以外、全画面モードと同様である。このため、奇数ｉ行目のコモン電極１０８は、正極性書込に応じて低位側の電圧Ｖslとなり、偶数（ｉ＋１）行目のコモン電極１０８は、負極性書込に応じて高位側の電圧Ｖshとなる。

次に部分モードの第２および第３フレームにおいて信号Ｖg-cがＨレベルになると、コモン電極駆動回路１７０ｂでは、１〜３２０行目のＴＦＴ１７５がすべてオンになるので、奇数行目のコモン電極１０８は、コモン信号Ｖc-cの電圧Ｖslとなり、偶数行目のコモン電極１０８は、コモン信号Ｖc-dの電圧Ｖshとなり、それぞれ第１フレームと同一電圧に確定して維持される。
なお、第４フレームにおいては、走査信号Ｙ８０〜Ｙ１６１が順番にＨレベルとなる期間のうち、奇数行目の走査信号がＨレベルとなる期間では、極性指定信号ＰolがＬレベルであるから、コモン電極駆動回路１７０ａによって、表示行にかかる奇数行のコモン電極１０８が負極性書込に応じて高位側の電圧Ｖshに確定する一方、表示行にかかる偶数行のコモン電極１０８が正極性書込に応じて低位側の電圧Ｖslに確定する。
第７〜第１０フレームにおいて各行では、第１〜第４フレームにおける書込極性を反転した関係の動作が実行される。

このように、第２実施形態によれば、部分モードにおいて、全行について電圧書込が行われる第１および第７フレーム以外でも、第２、第３、第８および第９フレームにおいてコモン電極１０８の電位が確定しているので、その分だけ、表示品位の低下を抑えることが可能となる。さらに、第２実施形態によれば、部分モードにおける表示行の書込極性が全画面モードと同様に走査線毎に反転させた行反転方式となるので、部分モードの表示品位を、全画面モードと同等に保つことが可能となる。

＜応用・変形例＞
上述した第１および第２実施形態では、いずれも全画面モードであれば、画素への書き込み極性を１行毎に反転させる行反転方式としたが、１列毎に反転させる列反転方式や、１行および１列毎に１画素毎に反転させるドット反転方式としても良い。
列反転方式やドット反転方式とさせるには、例えば図１７に示されるように、１行につき、２つのコモン電極１０８ａ、１０８ｂを設けるとともに、図１８に示されるように、奇数ｊ列目の画素１１０ではコモン電極１０８ａを、偶数（ｊ＋１）列目の画素１１０ではコモン電極１０８ｂを、それぞれ対応させればよい。
さらに、コモン電極駆動回路１７０ａにおいては、各行のＴＦＴ１７３、１７４を、それぞれＴＦＴ１７３ａ、１７３ｂと、ＴＦＴ１７４ａ、１７４ｂとで２系列として、いずれか一方の系列がコモン電極１０８ａに電圧Ｖsl、Ｖshの一方に確定しているときには、いずれか他方の系列がコモン電極１０８ｂに電圧Ｖsl、Ｖshの他方に確定する構成とすれば良い。
また、コモン電極駆動回路１７０ｂにおいては、ＴＦＴ１７５を、それぞれ２つのコモン電極１０８ａ、１０８ｂのそれぞれに対応するように、ＴＦＴ１７５ａ、１７５ｂで２系列化される。詳細には、ＴＦＴ１７５ａのソース電極はコモン電極１０８ａに接続され、ドレイン電極が第１信号線１６７ｃに接続され、ＴＦＴ１７５ｂのソース電極はコモン電極１０８ｂに接続され、ドレイン電極が第２信号線１６７ｄに接続される。

ここで、列反転方式とするには、例えば奇数列を正極性としたとき、偶数列を負極性とすれば良いので、各行の走査信号がＨレベルとなったときに、奇数列に対応するコモン電極１０８ａを正極性に応じて低位側の電圧Ｖslに確定させ、偶数列に対応するコモン電極１０８ｂを負極性に応じて高位側の電圧Ｖshに確定させれば良い。
一方、ドット反転方式とするには、列反転方式に行反転方式を組み合わせれば良いので、例えば奇数行奇数列を正極性としたとき、奇数行偶数列を負極性とし、次の偶数行奇数列を負極性とし、偶数行偶数列を正極性とする。このためには、奇数行目の走査信号がＨレベルとなったときに、奇数列に対応するコモン電極１０８ａを正極性に応じて低位側の電圧Ｖslに確定させ、偶数列に対応するコモン電極１０８ｂを負極性に応じて高位側の電圧Ｖshに確定させる一方、次の偶数行目の走査信号がＨレベルとなったときに、奇数列に対応するコモン電極１０８ａを負極性に応じて電圧Ｖshに確定させ、偶数列に対応するコモン電極１０８ｂを正極性に応じて電圧Ｖslに確定させれば良い。
なお、列反転方式およびドット反転方式のいずれもおいても、１行の走査線に選択電圧が印加される期間において、奇数列へのデータ信号と偶数列へのデータ信号とを互いに反転させた関係とする。さらに、液晶容量１２０に直流成分が印加されるのを防ぐために所定のフレーム周期で極性を反転させる必要がある。

なお、上述した実施形態では、コモン信号Ｖc -a、Ｖc-b、信号Ｖg-a、Ｖg-bを、それぞれ図５に示されるような波形としたが、コモン信号Ｖc-a、Ｖc-bを、例えばフレーム期間毎や水平走査期間（Ｈ）毎に反転させる（入れ替える）とともに、この反転に合わせて、信号Ｖg-a、Ｖg-bの論理を規定するようにしても良い。
すなわち、ある走査線への走査信号がＨレベルとなったときに、その行にコモン電極を、当該行への書込極性に応じた電圧にするとともに、その走査信号がＬレベルになっても、当該行のコモン電極が引き続き同電圧で維持される構成であれば良い。

上述した実施形態では、ｉ行目のＴＦＴ１７１、１７２については、ｉ行目の走査線が選択されて、走査信号ＹｉがＨレベルになったときにオン状態とさせた。ここで、ｉ行目のＴＦＴ１７１、１７２は、ＴＦＴ１７３、１７４のゲート電極に第１給電線１６１、第２給電線１６２を接続して、ＴＦＴ１７３、１７４のどちらか一方をオン状態とさせ、どちらか他方をオフ状態とさせることを決定する点が重要であり、ｉ行目のコモン電極１０８が書込極性に応じた電位に確定しているのであれば、いつＴＦＴ１７１、１７２をオンさせるかについては、それほど重要ではない。
また、垂直帰線期間においては書込極性を指定することは無意味であるので、極性指定信号Ｐolやコモン信号Ｖc-a、Ｖc-bなどの論理信号を一定のレベルに固定するか、これらの信号線をハイ・インピーダンス状態としても良い。
さらに、実施形態では、液晶容量１２０をノーマリーブラックモードとしたが、電圧無印加状態において明るい状態となるノーマリーホワイトモードとしても良い。また、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３画素で１ドットを構成して、カラー表示を行うとしても良いし、さらに、別の１色（例えばシアン（Ｃ））を追加し、これらの４色の画素で１ドットを構成して、色再現性を向上させる構成としても良い。

＜電子機器＞
次に、上述した実施形態に係る電気光学装置１０を表示装置として有する電子機器の例について説明する。
図１９は、実施形態に係る電気光学装置１０を用いた携帯電話１２００の構成を示す図である。この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２のほか、受話口１２０４、送話口１２０６とともに、上述した電気光学装置１０を備える。
なお、電気光学装置１０が適用される電子機器としては、図１９に示した携帯電話の他にも、デジタルスチルカメラ、ノートパソコン、液晶テレビ、ビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル等などの機器が挙げられる。そして、これらの各種電子機器の表示装置として、上述した電気光学装置１０が適用可能であることは言うまでもない。

本発明の第１実施形態に係る電気光学装置の構成を示す図である。 同電気光学装置における画素の構成を示す図である。 同電気光学装置の素子基板における要部構成を示す平面図である。 同電気光学装置の素子基板における要部構成を示す平面図である。 同電気光学装置の全画面モードの動作を説明するための図である。 同電気光学装置における画素電極の電圧波形を示す図である。 同電気光学装置の動作を説明するための図である。 同電気光学装置の部分モードの動作を説明するための図である。 同電気光学装置の部分モードの動作を説明するための図である。 同電気光学装置の部分モードの動作を説明するための図である。 本発明の第２実施形態に係る電気光学装置の構成を示す図である。 同電気光学装置の素子基板における要部構成を示す平面図である。 同電気光学装置の動作を説明するための図である。 同電気光学装置の部分モードの動作を説明するための図である。 同電気光学装置の部分モードの動作を説明するための図である。 同電気光学装置の部分モードの動作を説明するための図である。 応用例に係る電気光学装置の構成を示す図である。 応用例に係る電気光学装置の画素の構成を示す図である。 実施形態に係る電気光学装置を用いた携帯電話を示す図である。

符号の説明

１０…電気光学装置、２０…制御回路、１００…表示領域、１０８…コモン電極、１１０…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１２０…液晶容量、１３０…蓄積容量、１４０…走査線駆動回路、１６１…第１給電線、１６２…第２給電線、１６３…第３給電線、１６４…第４給電線、１６５…制御線、１６７…信号線、１７０ａ、１７０ｂ…コモン電極駆動回路、１７１〜１７５…ＴＦＴ、１９０…データ線駆動回路、１２００…携帯電話

Claims (8)

1. 複数の走査線と、複数のデータ線と、前記複数の走査線のそれぞれに設けられた複数のコモン電極と、
   前記走査線と前記データ線との交差に対応して設けられ、各々は、
   一端が前記データ線に接続されるとともに、前記走査線に選択電圧が印加されたときに導通状態となる画素スイッチング素子と、
   一端が前記画素スイッチング素子の他端に接続されるとともに、他端が前記コモン電極に接続された画素容量と、
   を含み、当該画素容量の保持電圧に応じた階調となる画素と、
   を有する電気光学装置の駆動回路であって、
   前記複数の走査線に所定の順番で前記選択電圧を印加する走査線駆動回路と、
   前記複数のコモン電極をそれぞれ個別に駆動するコモン電極駆動回路と、
   前記選択電圧が印加された走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を、データ線を介して供給するデータ線駆動回路と、
   を具備し、
   前記コモン電極駆動回路は、前記コモン電極毎に、
   ゲート電極に保持された電圧に応じてオンまたはオフ状態にセットされるとともに、前記オン状態にセットされたときに、低位側または高位側のいずれかの電圧を当該コモン電極に印加するスイッチ回路と、
   当該コモン電極と対をなす走査線に前記選択電圧が印加されたとき、前記スイッチ回路のゲート電極に、前記スイッチ回路をオン状態にセットするオン電圧を印加する第１印加回路と、
   前記走査線への選択電圧の印加が終了した後に所定の制御線を介した指示があったとき、前記コモン電極のそれぞれに対し、前記低位側または高位側のいずれかの電圧を再度印加する第２印加回路と、
   を有することを特徴とする電気光学装置の駆動回路。
2. 前記第１印加回路は、第１および第２トランジスタを有し、
   前記スイッチ回路は、第３および第４トランジスタを有し、
   前記第２印加回路は、第５トランジスタを有し、
   前記第１トランジスタにおいて、ゲート電極が前記走査線に接続され、ソース電極が、前記第３トランジスタをオンまたはオフ状態の一方とさせる電圧が給電される第１給電線に接続され、
   前記第２トランジスタにおいて、ゲート電極が前記走査線に接続され、ソース電極が、前記第４トランジスタをオンまたはオフ状態の他方とさせる電圧が給電される第２給電線に接続され、
   前記第３トランジスタにおいて、ゲート電極が前記第１トランジスタのドレイン電極に接続され、ソース電極が、低位側または高位側の一方の電圧が給電される第３給電線に接続され、
   前記第４トランジスタにおいて、ゲート電極が前記第２トランジスタのドレイン電極に接続され、ソース電極が、低位側または高位側の他方の電圧が給電される第４給電線に接続され、
   前記第３および第４トランジスタのドレイン電極同士が前記コモン電極に接続され、
   前記第５トランジスタにおいて、ゲート電極が前記制御線に接続され、ソース電極が、低位側または高位側のいずれかの電圧が給電される信号線に接続され、ドレイン電極が前記コモン電極に接続された
   ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
3. 前記第５トランジスタのソース電極は、前記走査線およびコモン電極の各行において共通の信号線に接続された
   ことを特徴とする請求項２に記載の電気光学装置の駆動回路。
4. すべての画素を用いて有効な表示を行う第１モードと、
   一部の走査線に対応する画素のみを用いて有効な表示を行う第２モードとを有し、
   前記第１モードにおいて、
   前記走査線駆動回路は、前記複数の走査線に対し順番に前記選択電圧を印加する動作を所定の周期で実行し、
   前記第１給電線には、前記第３トランジスタをオン状態およびオフ状態とさせる電圧が、前記走査線に選択電圧が印加される毎に反転して供給され、
   前記第３給電線には、前記低位側または高位側の一方の電圧が少なくとも１フレーム以上の期間にわたって供給され、
   前記制御線には、前記第５トランジスタをオフ状態とさせる電圧が供給され、
   前記第２モードにおいて、
   前記走査線駆動回路は、前記複数の走査線に対し順番に前記選択電圧を印加する第１動作と、前記一部の走査線に対して順番に前記選択電圧を印加する第２動作とを前記所定の周期よりも長い周期で交互に繰り返し、
   前記第１給電線には、前記第１動作のときに前記第３トランジスタをオン状態とさせる電圧またはオフ状態とさせる電圧の一方が印加され、前記第２動作のときに前記第３トランジスタをオン状態とさせる電圧またはオフ状態とさせる電圧の他方が前記一部の走査線に前記選択電圧が印加される期間にわたって印加され、
   前記第３給電線には、前記低位側または高位側の一方の電圧が少なくとも１フレーム以上の期間にわたって供給され、
   前記制御線には、前記第１動作の終了から前記第２動作の開始までの期間の一部または全部にわたって前記第５トランジスタをオン状態とさせる電圧が供給され、それ以外の期間にわたって前記第５トランジスタをオフ状態とさせる電圧が供給される
   ことを特徴とする請求項３に記載の電気光学装置の駆動回路。
5. 前記走査線およびコモン電極のうち、
   奇数行目における第５トランジスタのソース電極は、低位側または高位側の一方の電圧が給電される第１信号線に接続され、
   偶数行目における第５トランジスタのソース電極は、低位側または高位側の他方の電圧が給電される第２信号線に接続された
   ことを特徴とする請求項２に記載の電気光学装置の駆動回路。
6. すべての画素を用いて有効な表示を行う第１モードと、
   一部の走査線に対応する画素のみを用いて有効な表示を行う第２モードとを有し、
   前記第１モードにおいて、
   前記走査線駆動回路は、前記複数の走査線に対し順番に前記選択電圧を印加する動作を所定の周期で実行し、
   前記第１給電線には、前記第３トランジスタをオン状態およびオフ状態とさせる電圧が、前記走査線に選択電圧が印加される毎に反転して供給され、
   前記第３給電線には、前記低位側または高位側の一方の電圧が少なくとも１フレーム以上の期間にわたって供給され、
   前記制御線には、前記第５トランジスタをオフ状態とさせる電圧が供給され、
   前記第２モードにおいて、
   前記走査線駆動回路は、前記複数の走査線に対し順番に前記選択電圧を印加する第１動作と、前記一部の走査線に対して順番に前記選択電圧を印加する第２動作とを前記所定の周期よりも長い周期で交互に繰り返し、
   前記第１給電線には、前記第１および第２動作のときに、前記第３トランジスタをオン状態およびオフ状態とさせる電圧が前記走査線に選択電圧が印加される毎に反転して供給され、
   前記第３給電線には、前記低位側または高位側の一方の電圧が少なくとも１フレーム以上の期間にわたって供給され、
   前記制御線には、前記第１動作の終了から前記第２動作の開始までの期間の一部または全部にわたって前記第５トランジスタをオン状態とさせる電圧が供給され、それ以外の期間にわたって前記第５トランジスタをオフ状態とさせる電圧が供給される
   ことを特徴とする請求項５に記載の電気光学装置の駆動回路。
7. 複数の走査線と、複数のデータ線と、前記複数の走査線のそれぞれに設けられた複数のコモン電極と、
   前記走査線と前記データ線との交差に対応して設けられ、各々は、
   一端が前記データ線に接続されるとともに、前記走査線に選択電圧が印加されたときに導通状態となる画素スイッチング素子と、
   一端が前記画素スイッチング素子の他端に接続されるとともに、他端が前記コモン電極に接続された画素容量と、
   を含み、当該画素容量の保持電圧に応じた階調となる画素と、
   前記複数の走査線に所定の順番で前記選択電圧を印加する走査線駆動回路と、
   前記複数のコモン電極をそれぞれ個別に駆動するコモン電極駆動回路と、
   前記選択電圧が印加された走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を、データ線を介して供給するデータ線駆動回路と、
   を具備し、
   前記コモン電極駆動回路は、前記コモン電極毎に、
   ゲート電極に保持された電圧に応じてオンまたはオフ状態にセットされるとともに、前記オン状態にセットされたときに、低位側または高位側のいずれかの電圧を当該コモン電極に印加するスイッチ回路と、
   当該コモン電極と対をなす走査線に前記選択電圧が印加されたとき、前記スイッチ回路のゲート電極に、前記スイッチ回路をオン状態にセットするオン電圧を印加する第１印加回路と、
   前記走査線への選択電圧の印加が終了した後に所定の制御線を介した指示があったとき、前記コモン電極のそれぞれに対し、前記低位側または高位側のいずれかの電圧を再度印加する第２印加回路と、
   を有することを特徴とする電気光学装置。
8. 請求項７に記載の電気光学装置を有することを特徴とする電子機器。

Images