JP2009020237A - 電気光学装置、駆動回路および電子機器 - Google Patents

電気光学装置、駆動回路および電子機器 Download PDF

Info

Publication number
JP2009020237A
JP2009020237A JP2007181768A JP2007181768A JP2009020237A JP 2009020237 A JP2009020237 A JP 2009020237A JP 2007181768 A JP2007181768 A JP 2007181768A JP 2007181768 A JP2007181768 A JP 2007181768A JP 2009020237 A JP2009020237 A JP 2009020237A
Authority
JP
Japan
Prior art keywords
voltage
line
scanning
transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007181768A
Other languages
English (en)
Other versions
JP4582124B2 (ja
Inventor
Katsunori Yamazaki
克則 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2007181768A priority Critical patent/JP4582124B2/ja
Priority to US12/107,512 priority patent/US8081178B2/en
Priority to KR1020080054598A priority patent/KR100949634B1/ko
Priority to CN2008101281416A priority patent/CN101345014B/zh
Priority to TW097125751A priority patent/TWI399731B/zh
Publication of JP2009020237A publication Critical patent/JP2009020237A/ja
Application granted granted Critical
Publication of JP4582124B2 publication Critical patent/JP4582124B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】部分モードにおいても横方向の表示むらを抑える。
【解決手段】画素110は、一端が画素電極に接続され、他端がコモン電極に接続された
液晶容量と蓄積容量とを含む。コモン電極108は、1〜320行のそれぞれに対応して
設けられ、コモン電極駆動回路170は、各行のそれぞれにおいてTFT171〜176
を有する。部分モードにおいて走査信号がHレベルとなる間隔が長くなる場合に、その途
中で制御信号Vg-cをHレベルとし、TFT175、176をオンさせて、TFT173
、174のゲート電圧を補充する。これにより、TFT173、174のゲート電圧がリ
ーク等によって低下して、コモン電極108がハイ・インピーダンス状態となるのをでき
るだけ避ける。
【選択図】図1

Description

本発明は、液晶などの電気光学装置における表示むらを抑える技術に関する。
液晶などの電気光学装置では、走査線とデータ線との交差に対応して画素容量(液晶容
量)が設けられるが、この画素容量を交流駆動する際にデータ線の電圧振幅を抑えるため
、コモン電極を走査線毎(行毎)に個別化するとともに、走査線に選択電圧が印加された
ときに、当該走査線に対応するコモン電極を、書込極性に応じた電圧の給電線にトランジ
スタを介して接続する技術が知られている(特許文献1参照)。
特開2005−300948号公報参照
しかしながら、この技術では、走査線に選択電圧が印加されない非選択期間にて上記ト
ランジスタがオフするので、コモン電極が、電気的に接続されない電圧不確定状態(ハイ
・インピーダンス状態)になる。このため、コモン電極は、寄生容量を介してデータ線の
電圧変化や、ノイズの影響を受けたりするので、電圧変動しやすくなる。コモン電極が電
圧変動すると、その影響が行毎に現れるので、横方向に縞状の表示むらが発生し、表示品
位を著しく低回させてしまう、という問題があった。
本発明は、このような事情に鑑みてなされたもので、その目的の1つは、コモン電極を
個別に駆動する構成において、表示むらの発生を抑えることが可能な電気光学装置、駆動
回路および電子機器を提供することにある。
上記目的を達成するために、本発明に係る電気光学装置の駆動回路は、複数の走査線と
、複数のデータ線と、前記複数の走査線のそれぞれに設けられた複数のコモン電極と、前
記走査線と前記データ線との交差に対応して設けられ、各々は、一端が前記データ線に接
続されるとともに、前記走査線に選択電圧が印加されたときに導通状態となる画素スイッ
チング素子と、一端が前記画素スイッチング素子の他端に接続されるとともに、他端が前
記コモン電極に接続された画素容量と、を含み、当該画素容量の保持電圧に応じた階調と
なる画素と、を有する電気光学装置の駆動回路であって、前記複数の走査線に所定の順番
で前記選択電圧を印加する走査線駆動回路と、前記複数のコモン電極をそれぞれ個別に駆
動するコモン電極駆動回路と、前記選択電圧が印加された走査線に対応する画素に対し、
当該画素の階調に応じた電圧のデータ信号を、データ線を介して供給するデータ線駆動回
路と、を具備し、前記コモン電極駆動回路は、ゲート電極に保持された電圧に応じてオン
またはオフ状態にセットされるとともに、前記オン状態にセットされたときに、低位側ま
たは高位側のいずれかの電圧を当該コモン電極に印加するスイッチ回路と、当該コモン電
極と対をなす走査線に前記選択電圧が印加されたとき、前記スイッチ回路のゲート電極に
、前記スイッチ回路をオン状態にセットするオン電圧を印加する第1印加回路と、前記走
査線に選択電圧が印加されない期間であって、所定の制御線を介した指示があったとき、
前記スイッチ回路のゲート電極に前記オン電圧を印加する第2印加回路と、を有すること
を特徴とする。本発明によれば、走査線への選択電圧の印加が終了した後においても、ス
イッチ回路がコモン電極を電圧確定状態とするので、コモン電極が電位変動することが防
止される。
本発明において、前記第1印加回路は、第1および第2トランジスタを有し、前記スイ
ッチ回路は、第3および第4トランジスタを有し、前記第2印加回路は、第5および第6
トランジスタを有し、前記第1トランジスタのゲート電極が前記走査線に接続され、ソー
ス電極が前記第3トランジスタをオンまたはオフ状態の一方とさせる電圧が給電される第
1給電線に接続され、前記第2トランジスタのゲート電極が前記走査線に接続され、ソー
ス電極が前記第4トランジスタをオンまたはオフ状態の他方とさせる電圧が給電される第
2給電線に接続され、前記第3トランジスタのゲート電極が前記第1トランジスタのドレ
イン電極に接続され、ソース電極が低位側または高位側の一方の電圧が給電される第3給
電線に接続され、前記第4トランジスタのゲート電極が前記第2トランジスタのドレイン
電極に接続され、ソース電極が低位側または高位側の他方の電圧が給電される第4給電線
に接続され、前記第3および第4トランジスタのドレイン電極同士が前記コモン電極に接
続され、前記第5トランジスタのゲート電極が前記制御線に接続され、ソース電極が前記
第1または第2給電線の一方に接続され、ドレイン電極が前記第3トランジスタのゲート
電極に接続され、前記第6トランジスタのゲート電極が前記制御線に接続され、ソース電
極が前記第1または第2給電線の他方に接続され、ドレイン電極が前記第4トランジスタ
のゲート電極に接続された構成としても良い。この構成によれば、コモン電極駆動回路の
構成素子を画素スイッチング素子と同様に形成することが可能となる。
ここで、前記コモン電極駆動回路は、前記走査線およびコモン電極のそれぞれにおいて
、前記第5トランジスタのソース電極が前記第1給電線に接続され、前記第6トランジス
タのソース電極が前記第2給電線に接続された構成としても良い。
さらに、すべての画素を用いて有効な表示を行う第1モードと、一部の走査線に対応す
る画素のみを用いて有効な表示を行う第2モードとを有し、前記第1モードにおいて、前
記走査線駆動回路は、前記複数の走査線に対し順番に前記選択電圧を印加する動作を所定
の周期で実行し、前記第1給電線には、前記第3トランジスタをオン状態およびオフ状態
とさせる電圧が、前記走査線に選択電圧が印加される毎に反転して供給され、前記第3給
電線には、前記低位側または高位側の一方の電圧が少なくとも1フレーム以上の期間にわ
たって供給され、前記制御線には、前記第5および第6トランジスタをオフ状態とさせる
電圧が供給され、前記第2モードにおいて、前記走査線駆動回路は、前記複数の走査線に
対し順番に前記選択電圧を印加する第1動作と、前記一部の走査線に対して順番に前記選
択電圧を印加する第2動作とを前記所定の周期よりも長い周期で交互に繰り返し、前記第
1給電線には、前記第1動作のときに前記第3トランジスタをオン状態とさせる電圧また
はオフ状態とさせる電圧の一方が印加され、前記第2動作のときに前記第3トランジスタ
をオン状態とさせる電圧またはオフ状態とさせる電圧の他方が前記一部の走査線に前記選
択電圧が印加される期間にわたって印加され、前記第3給電線には、前記低位側または高
位側の一方の電圧が少なくとも1フレーム以上の期間にわたって供給され、前記制御線に
は、前記第1動作の終了から前記第2動作の開始までの期間の一部または全部にわたって
前記第5および第6トランジスタをオン状態とさせる電圧が供給され、それ以外の期間に
わたって前記第5および第6トランジスタをオフ状態とさせる電圧が供給される構成が好
ましい。この構成によれば、第1モードにおいて画素の一列について着目したときに、行
毎に書込極性が反転するので、表示品位の向上の点において好ましい。なお、本発明にお
いて奇数、偶数とは、交互に配列する行を特定するための相対的な概念に過ぎない。
また、前記コモン電極駆動回路は、前記走査線およびコモン電極のうち、奇数行目にお
ける第5トランジスタのソース電極が前記第2給電線に接続され、奇数行目における第6
トランジスタのソース電極が前記第1給電線に接続され、偶数行目における第5トランジ
スタのソース電極が前記第1給電線に接続され、偶数行目における第6トランジスタのソ
ース電極が前記第2給電線に接続された構成としても良い。
さらに、すべての画素を用いて有効な表示を行う第1モードと、一部の走査線に対応す
る画素のみを用いて有効な表示を行う第2モードとを有し、前記第1モードにおいて、前
記走査線駆動回路は、前記複数の走査線に対し順番に前記選択電圧を印加する動作を所定
の周期で実行し、前記第1給電線には、前記第3トランジスタをオン状態およびオフ状態
とさせる電圧が、前記走査線に選択電圧が印加される毎に反転して供給され、前記第3給
電線には、前記低位側または高位側の一方の電圧が少なくとも1フレーム以上の期間にわ
たって供給され、前記制御線には、前記第5および第6トランジスタをオフ状態とさせる
電圧が供給され、前記第2モードにおいて、前記走査線駆動回路は、前記複数の走査線に
対し順番に前記選択電圧を印加する第1動作と、前記一部の走査線に対して順番に前記選
択電圧を印加する第2動作とを前記所定の周期よりも長い周期で交互に繰り返し、前記第
1給電線には、前記第1および第2動作のときに、前記第3トランジスタをオン状態およ
びオフ状態とさせる電圧が前記走査線に選択電圧が印加される毎に反転して供給され、前
記第3給電線には、前記低位側または高位側の一方の電圧が少なくとも1フレーム以上の
期間にわたって供給され、前記制御線には、前記第1動作の終了から前記第2動作の開始
までの期間の一部または全部にわたって前記第5および第6トランジスタをオン状態とさ
せる電圧が供給され、それ以外の期間にわたって前記第5および第6トランジスタをオフ
状態とさせる電圧が供給される構成が好ましい。この構成によれば、第2モードにおいて
も、有効な表示を行う画素の一列について着目したときに、第1モードと同様に行毎に書
込極性が反転するので、表示品位の向上の点において好ましい。
なお、本発明は、電気光学装置の駆動回路のみならず、電気光学装置としても概念する
ことが可能である。また、本発明は、電気光学装置のみならず、当該電気光学装置を有す
る電子機器としても概念することが可能である。
以下、本発明の実施の形態について図面を参照して説明する。
<第1実施形態>
まず、本発明の第1実施形態について説明する。図1は、本発明の第1実施形態に係る
電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置10は、表示領域100を有し、この表示領域
100の周辺に、走査線駆動回路140、コモン電極駆動回路170、データ線駆動回路
190が配置する周辺回路内蔵型のパネル構成となっている。また、制御回路20は、上
記周辺回路内蔵型のパネルとは、例えばFPC(flexible printed circuit)基板によっ
て接続される。
表示領域100は、画素110が配列する領域であり、本実施形態では、1行目から3
20行目までの走査線112が行(X)方向に延在するように、また、240列のデータ
線114が列(Y)方向に延在するように、それぞれ設けられている。そして、これらの
1〜320行目の走査線112と1〜240列目のデータ線114との交差に対応して、
画素110がそれぞれ配列している。したがって、本実施形態では、表示領域100にお
いて画素110が縦320行×横240列でマトリクス状に配列することになるが、本発
明をこの配列に限定する趣旨ではない。
また、本実施形態では、1〜320行目の走査線112の各々について、それぞれコモ
ン電極108がX方向に延在して設けられている。このため、コモン電極108について
は、1〜320行目の各走査線112に対応してそれぞれ設けられることになる。
ここで、画素110の詳細な構成について説明する。図2は、画素110の構成を示す
図であり、i行及びこれに下方向で隣接する(i+1)行と、j列及びこれに右方向で隣
接する(j+1)列との交差に対応する2×2の計4画素分の構成が示されている。
なお、i、(i+1)は、画素110が配列する行を一般的に示す場合の記号であって
、iは、1、3、5、…、319のいずれかの奇数であり、(i+1)は、iに連続する
偶数であって2、4、6、…、320のいずれかである。また、j、(j+1)は、画素
110が配列する列を一般的に示す場合の記号であって、jは、1、3、5、…、239
のいずれかの奇数であり、(j+1)は、jに連続する偶数であって2、4、6、…、2
40のいずれかである。
図2に示されるように、各画素110は、画素スイッチング素子として機能するnチャ
ネル型の薄膜トランジスタ(thin film transistor:以下単に「TFT」と略称する)1
16と、液晶容量(画素容量)120と、蓄積容量130とを有する。各画素110につ
いては、本実施形態では互いに同一構成なので、i行j列に位置するもので代表して説明
すると、当該i行j列の画素110において、TFT116のゲート電極はi行目の走査
線112に接続される一方、そのソース電極はj列目のデータ線114に接続され、その
ドレイン電極は液晶容量120および蓄積容量130の一端にそれぞれ接続されている。
また、液晶容量120の他端および蓄積容量130の他端は、それぞれコモン電極108
に接続されている。
なお、図2において、Yi、Y(i+1)は、それぞれi、(i+1)行目の走査線1
12に供給される走査信号を示し、また、Ci、C(i+1)は、それぞれi、(i+1
)行目のコモン電極108の電圧を示している。これらの液晶容量120の光学特性等に
ついては、後述する。
説明を再び図1に戻すと、制御回路20は、各種制御信号を出力して電気光学装置10
における各部の制御等をするものである。なお、制御信号については、適宜後述すること
にする。
また、この電気光学装置10は、縦320行×横240列で配列する画素110のすべ
てを用いて画像を表示する全画面モード(第1モード)と、上記配列のうち、一部の走査
線に対応する画素110を用いて有効な画像を表示し、他の画素についてはオフ表示とさ
せて無効化させる、という部分モード(第2モード)との2通りで動作する。ただし、以
下の説明においては、部分モードについては例外として扱い、全画面モードを原則として
説明する。
表示領域100の周辺には、上述したように、走査線駆動回路140や、コモン電極駆
動回路170、データ線駆動回路190などの周辺回路が設けられている。
このうち、走査線駆動回路140は、全画面モードであれば、走査信号Y1、Y2、Y
3、…、Y320を、それぞれ1、2、3、…、320行目の走査線112に供給するも
のである。詳細には、走査線駆動回路140は、図4に示されるように、1フレームの期
間にわたって、走査線112を1行ずつ図1において上から数えて1、2、3、…、32
0行目という順番で選択し、選択した走査線への走査信号を、Hレベルに相当する選択電
圧Vddとし、それ以外の走査線への走査信号をLレベルに相当する非選択電圧(接地電位
Gnd)とする。
ここで、走査線駆動回路140は、例えば制御回路20から供給されるスタートパルス
Dyを、クロック信号Clyにしたがって順次シフトすること等によって、走査信号Y1、
Y2、Y3、Y4、…、Y320を、この順番でHレベルとさせる。また、図4では、あ
る走査線への走査信号がHからLレベルに変化するタイミングと、その次の走査線への走
査信号がLからHレベルに変化するタイミングとが同一となっているが、Hレベルとなる
期間を狭めるなどして、これらのタイミングに間隔を置いても良い。
本実施形態において1フレームとは、全画面モードにおいて1枚の画像を表示させるの
に要する期間をいい、16.7ミリ秒であり、図4に示されるように、走査信号Y1がH
レベルになってから走査信号Y320がLレベルになるまでの有効走査期間Faのほか、
それ以外の帰線期間が含まれる。なお、部分モードにあける1フレームでは、後述するよ
うに1枚の画像を表示させない場合もあるので、便宜的に16.7ミリ秒の期間を差す場
合がある。
なお、帰線期間を設けなくても良い。また、1行の走査線112が選択される期間が水
平走査期間(H)である。
一方、走査線駆動回路140は、部分モードであれば、例えば後述する図7〜図9に示
されるように全画面モードにおける走査信号Y1〜Y320の波形のうち、一部のフレー
ムにおいて、全部または一部のみについてHレベルとなる走査信号を出力する。
コモン電極駆動回路170は、本実施形態では、1〜320行目のコモン電極108に
対応して設けられたnチャネル型のTFT171〜176の組から構成される。
TFT171〜176の接続は、本実施形態では各行にわたって共通なので、i行目で
代表して説明すると、i行目のTFT171(第1トランジスタ)のゲート電極はi行目
の走査線112に接続され、そのソース電極が第1給電線161に接続され、そのドレイ
ン電極がTFT173のゲート電極に接続されている。同じi行目のTFT172(第2
トランジスタ)のゲート電極はi行目の走査線112に接続され、そのソース電極が第2
給電線162に接続され、そのドレイン電極がTFT174のゲート電極に接続されてい
る。
一方、i行目のTFT173(第3トランジスタ)のソース電極は、第3給電線163
に接続され、同じi行目のTFT174(第4トランジスタ)のソース電極は、第4給電
線164に接続されて、TFT173、174のドレイン電極同士が、i行目のコモン電
極108に接続されている。
さらに、i行目のTFT175(第5トランジスタ)のゲート電極は、第5給電線16
5(制御線)に接続され、そのソース電極が第1給電線161に接続され、そのドレイン
電極がTFT171のドレイン電極とともにTFT173のゲート電極に接続されている
。同じi行目のTFT176(第6トランジスタ)のゲート電極も第5給電線165に接
続され、そのソース電極が第2給電線162に接続され、そのドレイン電極がTFT17
2のドレイン電極とともにTFT174のゲート電極に接続されている。
データ線駆動回路190は、走査線駆動回路140により選択電圧が印加された走査線
112に位置する画素110に対し、画素の階調に応じた電圧であって、極性指定信号P
olで指定された書込極性に応じた電圧のデータ信号を、データ線114に供給するもので
ある。
データ線駆動回路190は、縦320行×横240列の画素マトリクス配列に対応した
記憶領域(図示省略)を有し、各記憶領域には、それぞれに対応する画素110の階調(
明るさ)を指定する表示データDaが記憶される。ここで、データ線駆動回路190は、
ある走査線112に選択電圧が印加される直前において、当該走査線112に位置する画
素110の表示データDaを記憶領域から読み出すとともに、当該読み出した表示データ
で指定された階調および書込極性に応じた電圧に変換し、選択電圧が印加されるタイミン
グに合わせてデータ信号としてデータ線114に供給する。この供給動作を、データ線駆
動回路190は、選択される走査線112に位置する1〜240列のそれぞれについて実
行する。
なお、記憶領域に記憶される表示データDaは、表示内容に変更が生じた場合に、制御
回路20からアドレスとともに変更後の表示データDaが供給されて書き換えられる。ま
た、データ線駆動回路190は、部分モードであれば、後述するように動作する。
また、制御回路20は、クロック信号Clyの論理レベルが遷移するタイミングにおいて
ラッチパルスLpをデータ線駆動回路190に供給する。上述したように、走査線駆動回
路140は、スタートパルスDyをクロック信号Clyにしたがって順次シフトすること等
によって、走査信号Y1、Y2、Y3、Y4、…、Y320を順番にHレベルとするので
、走査線が選択される期間の開始タイミングは、クロック信号Clyの論理レベルが遷移す
るタイミングとなる。したがって、データ線駆動回路190は、例えばラッチパルスLp
を1フレームの期間開始からカウントし続けることによって何行目の走査線が選択される
のかを知り、さらに、ラッチパルスLpの供給タイミングによって、その選択の開始タイ
ミングを知ることができる。
なお、走査線駆動回路140は、部分モードであっても、上記スタートパルスDyのシ
フト動作等については実行し、ただHレベルとする走査信号を一部制限するのみである。
極性指定信号Polは、本実施形態では全画面モードにおいて、Hレベルであれば、選択
電圧が印加される走査線の画素に対して正極性書込を指定し、Lレベルであれば、当該画
素に負極性書込を指定する信号であって、実際には図4に示されるような波形である。詳
細には、同図に示されるように、あるフレーム(「nフレーム」と表記)の期間において
、奇数(1、3、5、…、319)行目の走査線への走査信号に選択電圧が印加されると
きにHレベルとなり、偶数(2、4、6、…、320)行目の走査線への走査信号に選択
電圧が印加されるときにLレベルとなる。このため、本実施形態では、全画面モードであ
れば、画素への書き込み極性が1行毎に反転する行反転(ライン反転、走査線反転ともい
う)方式となる。
なお、極性指定信号Polは、全画面モードであれば、次のフレーム(「(n+1)フレ
ーム」と表記)では、同一行で比較したときに論理反転するが、このように書込極性を反
転する理由は、直流成分の印加による液晶の劣化を防止するためである。
また、極性指定信号Polは、部分モードであれば、後述する図7〜図9に示されるよう
に、第1〜第3フレームにわたってLレベルとなり、第4フレームのうち、走査信号がH
レベルとなる期間にわたってHレベルとなり、第7〜第9フレームにわたってHレベルと
なり、第10フレームのうち、走査信号がHレベルとなる期間にわたってLレベルとなる
ここで、本実施形態における書込極性については、液晶容量120に対して階調に応じ
た電圧を保持させる際に、画素電極118の電位をコモン電極108の電位よりも高位側
とする場合を正極性といい、低位側とする場合を負極性という。電圧については、特に説
明のない限り、接地電位Gndが論理レベルのLレベルに相当するとともに、電圧ゼロの基
準としている。
第1給電線161および第2給電線162には、制御回路20によって信号Vg-a、Vg
-bがそれぞれ供給される。ここで、本実施形態では、全画面モードにおいても部分モード
においても、信号Vg-aは極性指定信号Polと同一波形であり、信号Vg-bは極性指定信号
Polを論理反転した波形である。
論理レベルのHレベルに相当する電圧Vddは、TFT173、174のゲート電極に印
加されると、当該TFT173、174のソース・ドレイン電極間を導通(オン)状態と
させるオン電圧である。また、Lレベルは、接地電位Gndであり、TFT173、174
のゲート電極に印加されても、当該TFT173、174のソース・ドレイン電極間が非
導通(オフ)状態となるオフ電圧である。
第3給電線163および第4給電線164には、制御回路20によってそれぞれコモン
信号Vc-a、Vc-bが供給される。本実施形態では、全画面モードにおいても部分モードに
おいても、コモン信号Vc-aは電圧Vslで一定であり、また、コモン信号Vc-bは電圧Vsh
で一定である。電圧Vsl、Vshは、(Gnd≦)Vsl<Vsh(≦Vdd)という関係にあり、
電圧Vslが、電圧Vshよりも相対的に低い電圧となっている(電圧Vshは、電圧Vslより
も相対的に高い電圧となっている)。
また、第5給電線165には、制御回路20によって制御信号Vg-cが供給される。制
御信号Vg-cは、全画面モードであればLレベルであり、部分モードであれば、後述する
図7〜図9に示されるように、第2、第3、第8および第9フレームのみにHレベルとな
る。
さて、電気光学装置におけるパネルは、素子基板と対向基板との一対の基板が一定の間
隙を保って貼り合わせられるとともに、この間隙に液晶が封入された構成となっている。
また、素子基板には、上述した走査線112や、データ線114、コモン電極108、画
素電極118およびTFT116、171〜176が形成されて、電極形成面が対向基板
と対向するように貼り合わせられる。この構成のうち、表示領域100とコモン電極駆動
回路170との境界付近を平面的に示したものが図3である。
図3からも判るように、表示領域100は、液晶にかかる電界方向を基板面方向とした
IPSモードの変形であるFFS(fringe field switching)モードとしたものである。
また、本実施形態では、TFT116、171〜176は、アモルファスシリコン型であ
って、そのゲート電極が半導体層よりも下側(紙面奥側)に位置するボトムゲート型であ
る。
詳細には、第1導電層となる(第1)ITO(indium tin oxide)層のパターニングに
より、矩形形状の電極108fが形成され、さらに、第2導電層となるゲート電極層のパ
ターニングによって、走査線112や、コモン線108eなどのゲート配線が形成され、
その上にゲート絶縁膜(図示省略)が形成され、さらにTFTの半導体層が島状に形成さ
れている。続いて保護絶縁層(図示省略)が形成された後、第3導電層となる(第2)I
TO層のパターニングにより、櫛歯形状の画素電極118が形成され、さらに、第4導電
層となる金属層のパターニングによって、TFTのソース電極や、ドレイン電極とともに
、データ線114、第1給電線161、第2給電線162、第3給電線163、第4給電
線および第5給電線165のほか、各種の接続電極が形成されている。
ここで、図1および図2におけるコモン電極108は、図3においては、走査線112
と平行に延在するコモン線108eと、保護絶縁層を介して画素電極118が積層された
矩形形状の電極108fとに分かれている。ここで、同一行に位置するコモン線108e
および電極108f同士は、互いに一部重なり合う部分を有し、電気的に導通している。
このため、同一行に位置するコモン線108eおよび電極108fは、電気的には同一で
あり、区別する必要がないので、構造的な説明でない限り両者を区別しないで単にコモン
電極108としている。
本実施形態において、蓄積容量130は、電極108fと画素電極118とが保護絶縁
層を介した積層構造によって生じる容量成分である。また、素子基板と対向基板との間隙
には、液晶も封入されるので、画素電極118と電極108fとの間には、誘電体たる液
晶を介した構造によっても容量成分が生じる。この液晶を介したことによる容量成分を、
本実施形態では、液晶容量120としている。
この構成においては、液晶容量120と蓄積容量130との並列容量の保持電圧に応じ
た電界が、素子基板面に沿い、かつ、画素電極118の櫛歯と直交する方向に発生して、
液晶の配向状態を変化させる。これにより、偏光子(図示省略)を通過する光量は、当該
保持電圧の実効値に応じた値となる。
なお、本実施形態では、FFSモードとしたが、IPSモードとしても良いし、電気的
な等価回路が図2で示されるような回路であれば、他のモードであっても良い。
ここで、上記並列容量の保持電圧は、画素電極118およびコモン電極108(電極1
08f)の差電圧であるから、i行j列の画素を目的の階調とするには、i行目の走査線
112に選択電圧Vddを印加してTFT116を導通(オン)状態とさせるとともに、上
記差電圧が画素の階調に応じた値なるような電圧のデータ信号Xjを、j列目のデータ線
114とi行j列でオンしたTFT116とを介して画素電極118に供給すれば良いこ
とになる。
なお、本実施形態では説明の便宜上、当該電圧実効値がゼロに近ければ、光の透過率が
最小となって黒色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が増加
して、ついには透過率が最大の白色表示になるノーマリーブラックモードとする。
また、各行のコモン電極108は、1〜240列目のデータ線114とはゲート絶縁膜
等を介して交差するので、図2において破線で示されるように、寄生容量を介して互いに
容量結合することになる。
図3に示した構成は、あくまでも一例であり、TFTの型については他の構造、例えば
ゲート電極の配置でいえばトップゲート型としても良いし、プロセスでいえばポリシリコ
ン型としても良い。また、コモン電極駆動回路170の素子を表示領域100と同じプロ
セスで基板上に造り込むのではなく、ICチップを素子基板に実装する構成としても良い

ICチップを素子基板に実装する場合、走査線駆動回路140、コモン電極駆動回路1
70を、データ線駆動回路190とともに半導体チップとしてまとめても良いし、それぞ
れ別々のチップとしても良い。一方で、制御回路20については、素子基板に造り込む構
成としても良い。
また、本実施形態については、透過型や、反射型、さらには、透過型および反射型の両
者を組み合わせた、いわゆる半透過半反射型としても良い。このため、反射層等について
は特に言及しない。
次に、本実施形態に係る電気光学装置10の動作のうち、全画面モードの場合について
説明する。
上述したように本実施形態では、全画面モードとするときに、制御回路20が図4に示
されるように、nフレームにおいて極性指定信号Pol、信号Vg-a、Vg-bをそれぞれ出力
し、コモン信号Vc-aを電圧Vslとし、コモン信号Vc-bを電圧Vshとして一定化する。
nフレームにおいては、走査線駆動回路140によって最初に1行目の走査線112へ
の走査信号Y1がHレベルになる。また、nフレームにおいて奇数行では正極性書込が指
定されるので、走査信号Y1がHレベルになるタイミングにおいてラッチパルスLpが出
力されると、データ線駆動回路190は、1行目であって1、2、3、…、240列目の
画素の表示データDaで指定された電圧だけ、電圧Vslを基準に高位側とした電圧のデー
タ信号X1、X2、X3、…、X240を、それぞれ1、2、3、…、240列のデータ
線114に供給する。これにより例えば、j列目のデータ線114に供給されるデータ信
号Xjは、1行j列の画素110の表示データDaで指定された電圧だけ電圧Vslよりも
高位側とした電圧となる。
走査信号Y1がHレベルになると、1行1列〜1行240列の画素におけるTFT11
6がオンするので、これらの画素電極118には、データ信号X1、X2、X3、…、X
240が印加される。
一方、走査信号Y1がHレベルになる期間において、コモン電極駆動回路170では、
1行目のTFT171、172がオンする。ここで、走査信号Y1がHレベルになる期間
において、第1給電線161に供給される信号Vg-aはHレベルであり、第2給電線16
2に供給される信号Vg-bはLレベルであるので、1行目のTFT171、172のオン
によって、1行目のTFT173のゲート電極にはHレベルのオン電圧が、TFT174
のゲート電極にはLレベルのオフ電圧がそれぞれ印加される。このため、1行目のTFT
173、174は、それぞれオン、オフするので、1行目のコモン電極108は、第3給
電線163に接続されることにより電圧Vslとなる。
したがって、1行1列〜1行240列の液晶容量120および蓄積容量130の並列容
量には、それぞれ階調に応じた正極性の電圧が書き込まれることになる。なお、全画面モ
ードにおいて、全行についてTFT175、176はオフであるので、TFT173、1
74のオンおよびオフ状態を決定する要因とはならない。
次に、走査信号Y1がLレベルになる一方、走査信号Y2がHレベルになる。
ここで、走査信号Y1がLレベルになると、1行1列〜1行240列の画素におけるT
FT116がオフする。このため、1行1列〜1行240列の各画素110にあっては、
それぞれ画素電極118が、ハイ・インピーダンス状態になる。
一方、コモン電極駆動回路170にあっては、1行目のTFT171、172もオフす
るので、TFT173、174のゲート電極は、ハイ・インピーダンス状態になる。しか
しながら、TFT173、174のゲート電極は、その寄生容量によってハイ・インピー
ダンス状態になる直前状態、すなわち、それぞれH、Lレベルの状態に保持されるので、
TFT173、174は、引き続きオン、オフ状態を維持する。このため、1行目のコモ
ン電極108は、走査信号Y1がLレベルとなっても、引き続き第3給電線163に接続
されるので、電圧Vslを維持することになる。したがって、1行1列〜1行240列の液
晶容量120および蓄積容量130の並列容量の他端が電圧Vslに維持されるので、書き
込まれた電圧状態は、変更されることはなく継続することになる。
また、nフレームにおいて偶数行では負極性書込が指定されるので、走査信号Y2がH
レベルになるタイミングにおいてラッチパルスLpが出力されると、データ線駆動回路1
90は、2行目であって1、2、3、…、240列目の画素の表示データDaで指定され
た電圧だけ、電圧Vshを基準に低位側とした電圧のデータ信号X1、X2、X3、…、X
240を出力する。これにより例えば、j列目のデータ線114に供給されるデータ信号
Xjは、2行j列の画素110の表示データDaで指定された電圧だけ電圧Vshよりも低
位側とした電圧となる。
走査信号Y2がHレベルになると、2行1列〜2行240列の画素におけるTFT11
6がオンするので、これらの画素電極118には、データ信号X1、X2、X3、…、X
240が印加される。
一方、走査信号Y2がHレベルになる期間において、コモン電極駆動回路170では、
2行目のTFT171、172がオンする。ここで、走査信号Y2がHレベルになる期間
において、第1給電線161に供給される信号Vg-aがLレベルに、第2給電線162に
供給される信号Vg-bがHレベルに、それぞれ切り替わるので、2行目のTFT173、
TFT174は、1行目とは逆に、それぞれオフ、オンする。このため、2行目のコモン
電極108は、第4給電線164に接続されることにより電圧Vshとなる。
したがって、2行1列〜2行240列の液晶容量120および蓄積容量130の並列容
量には、それぞれ階調に応じた負極性の電圧が書き込まれることになる。
続いて、走査信号Y2がLレベルになる一方、走査信号Y3がHレベルになる。ここで
、走査信号Y2がLレベルになると、2行1列〜2行240列の画素におけるTFT11
6がオフするので、当該2行1列〜2行240列の各画素110にあっては、それぞれ画
素電極118がハイ・インピーダンス状態になる。
一方、コモン電極駆動回路170にあっては、2行目のTFT171、172もオフす
るので、TFT173、174のゲート電極は、ハイ・インピーダンス状態になるが、そ
の寄生容量によって、それぞれL、Hレベルに保持されるので、2行目のTFT173、
174は、引き続きオフ、オン状態を維持する。このため、2行目のコモン電極108は
、2行目の走査線の選択が終了して、走査信号Y2がLレベルになっても、引き続き第4
給電線164に接続されるので、電圧Vshを維持することになる。
したがって、2行1列〜2行240列の液晶容量120および蓄積容量130の並列容
量の他端が電圧Vshに維持されるので、書き込まれた電圧状態は、変更されることはなく
継続することになる。
また、走査信号Y3がHレベルになると、3行目の液晶容量120および蓄積容量13
0の並列容量には、それぞれ階調に応じた正極性の電圧が書き込まれることになり、次に
、走査信号Y4がHレベルになると、4行目の液晶容量120および蓄積容量130の並
列容量には、それぞれ階調に応じた負極性の電圧が書き込まれることになる。
以下同様な動作が320行目まで繰り返され、これにより、nフレームにあっては、奇
数行目の液晶容量120および蓄積容量130の並列容量には、それぞれ階調に応じた正
極性電圧が書き込まれ、偶数行目の液晶容量120および蓄積容量130の並列容量には
、それぞれ階調に応じた負極性電圧が書き込まれる。このように、すべての画素における
並列容量には、それぞれ階調に応じた電圧が書き込まれるので、表示領域100において
は1枚(フレーム)の画像が表示されることになる。
次の(n+1)フレームにおいて、極性指定信号Pol、信号Vg- a、Vg-bは、前のn
フレームの論理レベルが反転する関係になるので、奇数行の走査線112が選択されたと
き、当該選択された奇数行の走査線に対応するコモン電極108は、第4給電線164に
接続されて電圧Vshになるとともに、当該走査線が非選択(走査信号がLレベル)となっ
ても、その接続状態が維持される一方、偶数行の走査線112が選択されたとき、当該選
択された偶数行の走査線に対応するコモン電極108は、第3給電線163に接続されて
電圧Vslになるとともに、当該走査線が非選択となっても、その接続状態が維持される。
このため、(n+1)フレームにおいて、奇数行目の液晶容量120および蓄積容量1
30の並列容量には、それぞれ階調に応じた負極性の電圧が書き込まれ、偶数行目の並列
容量には、それぞれ階調に応じた正極性の電圧が書き込まれて、それぞれ書き込まれた電
圧状態が維持されることなる。
ここで、本実施形態における電圧の書き込みについて図5を参照して説明する。図5は
、i行j列の画素電極118における電圧Pix(i,j)と、(i+1)行j列の画素電極
118における電圧Pix(i+1,j)とを、それぞれ走査信号Yi、Y(i+1)との関係
において示す図である。なお、図5において電圧を示す縦スケールは、便宜的に図4にお
ける縦スケールよりも拡大してある。
nフレームでは、奇数i行目の画素に対して正極性書込が指定されるので、走査信号Y
iがHレベルになる期間にわたって、j列目のデータ線114には、当該電圧Vslよりも
、i行j列の画素の階調に応じた電圧だけ高位側の電圧(図5において↑で示される)の
データ信号Xjが供給される。これにより、i行j列の液晶容量120および蓄積容量1
30の並列容量においては、データ信号Xjの電圧とコモン電極108の電圧Vslとの差
電圧、すなわち、階調に応じた正極性電圧が書き込まれることになる。
ここで、走査信号YiがLレベルになると、i行j列の画素電極118はハイ・インピ
ーダンス状態になる。これに対して奇数i行目のコモン電極108は、nフレームにおい
て走査信号YiがHレベルとなったときに第3給電線163に接続されるので電圧Vslと
なり、この接続状態が、次の(n+1)フレームにおいて再び走査信号YiがHレベルに
なるまで継続する。このため、i行j列の画素電極118の電圧Pix(i,j)は、走査信
号YiがHレベルになったときの電圧(データ信号Xjの電圧)から変動しないことにな
り、液晶容量120および蓄積容量130の並列容量に保持された電圧実効値(ハッチン
グ部分)に影響を与えることはない。
なお、nフレームでは、偶数(i+1)行目の画素に対して負極性書込が指定されるの
で、走査信号Y(i+1)がHレベルになる期間にわたって、j列目のデータ線114に
は、当該電圧Vshよりも、(i+1)行j列の画素の階調に応じた電圧だけ低位側の電圧
(図5において↓で示される)のデータ信号Xjが供給される。これにより、(i+1)
行j列の液晶容量120および蓄積容量130の並列容量においては、階調に応じた負極
性電圧が書き込まれることになる。また、偶数(i+1)行目のコモン電極108は、n
フレームにおいて走査信号Y(i+1)がHレベルとなったときに第4給電線164に接
続されるので電圧Vshとなり、この接続状態が、次の(n+1)フレームにおいて再び走
査信号Y(i+1)がHレベルになるまで継続するので、電圧Pix(i+1,j)は、走査信
号Y(i+1)がHレベルになったときの電圧(データ信号Xjの電圧)から変動しない
ことになり、液晶容量120および蓄積容量130の並列容量に保持された電圧実効値(
ハッチング部分)に影響を与えることはない。
さらに、次の(n+1)フレームでは、書込極性が反転するので、奇数i行目の画素に
対して負極性書込が、偶数(i+1)行目の画素に対して正極性書込が、それぞれ実行さ
れる。
このようにして、本実施形態では、全画面モードにおいて書込極性が、走査線毎に反転
することになる。
このような実施形態によれば、正極性書込が指定された行のコモン電極108は、当該
行の走査線112が選択されたときに相対的に低い電圧Vslとなって、この電圧よりも階
調に応じた電圧だけ高位側の電圧がデータ信号として供給される一方、負極性書込が指定
された行のコモン電極108は、当該行の走査線112が選択されたときに相対的に高い
電圧Vshとなって、この電圧よりも階調に応じた電圧だけ低位側の電圧がデータ信号とし
て供給される。
したがって、データ信号の電圧振幅は、コモン電極108の電圧を一定とした場合と比
較して狭くなるので、データ線駆動回路190の構成素子に要求される耐圧性が低く抑え
られて、その分構成の簡易化を図ることができるとともに、電圧変化によって無駄に消費
される電力を抑えることも可能となる。
ところで、各行のコモン電極108(コモン線108e)は、上述したように1〜24
0列のデータ線114とゲート絶縁膜等を介して交差しているので、これらのデータ線1
14の電圧変化、すなわち、データ信号X1〜X240の変化が、寄生容量を介してコモ
ン電極108に伝搬する。
このため、コモン電極108は電気的にどの部分にも接続されないと、各データ線の電
圧変化(データ信号X1〜X240の電圧変化)による影響を受けて、その電位が変動す
る。コモン電極108は、本実施形態では行毎に独立しているので、コモン電極が行毎に
異なる量で電位変動し、表示品位に悪影響を与える可能性が高い。
これに対して、本実施形態では、奇数i行目でいえば、例えばnフレームにおいて走査
信号YiがHレベルになったときに、i行目のTFT171、172がオンすることによ
って、TFT173、174をオン、オフさせるとともに、TFT173、174のゲー
ト電極に寄生する容量に対し、それぞれH、Lレベルを書き込み、これにより、走査信号
YiがLレベルになっても、i行目のTFT173、174のオン、オフ状態を維持して
、結局、奇数i行目のコモン電極108は、第3給電線163に接続された状態が継続さ
れる。一方、nフレームにおいて、偶数(i+1)行目のコモン電極は、第4給電線16
4に接続された状態が継続される。したがって、本実施形態では、各行のコモン電極10
8は、常に電圧VslまたはVshが印加される状態にあり、ハイ・インピーダンス状態にな
ることはないので、コモン電極の電圧変動に起因する表示品位の低下を未然に防止するこ
とにできる。
次に、部分モードの動作について説明する。図6は、部分モードである場合における各
フレームの動作の一例を示す図であり、本実施形態において部分モードでは、第1から第
12までの12フレームを1単位とした動作が実行される。
この例では、1〜80行目および161〜320行目を非表示行とし、この非表示行に
対応する画素を無効化とし、81〜160行目を表示行として、この表示行に対応する画
素のみを用いて有効な表示を行う場合において、1〜320行目の各走査線に位置する画
素に対して、どのような極性で電圧書込を行うのかを示している。
なお、部分モードでは、表示行に位置する画素については、単にオンの白色またはオフ
の黒色のいずれかとする2値表示とする場合もあるが、ここでは、階調表示を行うものと
して説明する。
図において、+は正極性で、−は負極性で、それぞれ電圧書込を行う場合を示すが、×
は電圧書込をしない状態を示している。
ここで、部分モードの第1および第7フレームでは、非表示行の1〜80行目および1
61〜320行目において、それぞれ負極性および正極性の電圧書込が行われるが、この
電圧書込は、非表示行の画素に対して無効な表示とさせるために、強制的に黒色(オフ)
に相当する電圧を書き込むためのものである。一方、部分モードの第1、第4、第7およ
び第10フレームでは、表示行の81〜160行目に、それぞれ負極性、正極性、正極性
および負極性の順番で電圧書込が行われる。このため、本実施形態において、部分モード
では、隣接行同士の書込極性は互いに同一となる。
このような図6にしたがった部分モードにおける走査信号等の波形について図7〜図9
を参照して説明する。ここで、図7は、第1〜第4フレームの走査信号Y1〜Y320の
波形等を示し、図8は、第5〜第8フレームの走査信号Y1〜Y320の波形等を示し、
図9は、第9〜第12フレームの走査信号Y1〜Y320の波形等を示す図である。
図7に示されるように部分モードの第1フレームでは、走査信号Y1〜Y320は、全
画面モードと同様である。ただし、本実施形態では、第1フレームにおいて極性指定信号
PolがLレベルで一定であるので、1〜80行目および161〜320行目の非表示行で
は、負極性の黒色(オフ)に相当する電圧が書き込まれ、81〜160行目の表示行では
、負極性の階調に応じた電圧が書き込まれる。
部分モードにおける第2および第3フレームでは、走査信号Y1〜Y320がHレベル
になることはなく、したがって、なんら書込動作は実行されない。
部分モードにおける第4フレームでは、表示行にかかる走査信号Y81〜Y160だけ
が順番にHレベルとなる。なお、第4フレームにおいて走査信号Y81〜Y160がHレ
ベルとなる期間にわたって極性指定信号PolはHレベルとなるので、81〜160行目の
表示行では、正極性の階調に応じた電圧が書き込まれる。
次に、図8に示されるように、部分モードにおける第5および第6フレームでは、第2
および第3フレームと同様に走査信号Y1〜Y320がHレベルになることはなく、した
がって、なんら書込動作は実行されない。
第7フレームでは、走査信号Y1〜Y320は、全画面モードと同様である。ただし、
本実施形態では、第7フレームにおいて極性指定信号PolがHレベルで一定であるので、
1〜80行目および161〜320行目の非表示行では、正極性の黒色(オフ)に相当す
る電圧が書き込まれ、81〜160行目の表示行では、正極性の階調に応じた電圧が書き
込まれる。
第8フレーム、および、図9に示される第9フレームでは、走査信号Y1〜Y320が
Hレベルになることはなく、したがって、なんら書込動作は実行されない。部分モードに
おける第10フレームでは、表示行にかかる走査信号Y81〜Y160だけが順番にHレ
ベルとなる。なお、第10フレームにおいて走査信号Y81〜Y160がHレベルとなる
期間にわたって極性指定信号PolがLレベルとなるので、81〜160行目の表示行では
、負極性の階調に応じた電圧が書き込まれる。なお、第11および第12フレームでは、
走査信号Y1〜Y320がHレベルになることはなく、したがって、なんら書込動作は実
行されない。
全画面モードにおいて電圧書込はフレーム毎で実行されていたが、部分モードにおいて
、非表示行の画素に対するオフ電圧書込は、6フレームで1回という割合で実行され、表
示行の画素に対する電圧書込の周期は、3フレームで1回という割合で実行されるので、
電圧書込によって消費される電力が抑えられる。
ところで、全画面モードでは、コモン電極駆動回路170において、例えばi行目のT
FT173、174は、走査信号YiがHレベルであったときにゲート電極に印加された
オンまたはオフ電圧を寄生容量で保持することによって、走査信号YiがLレベルとなる
期間においてもi行目のコモン電極108の電位を確定させていた。
しかしながら、このような部分モードでは、走査信号がHレベルとなることによって実
行される電圧書込の頻度が全画面モードよりも少なくなる。このため、TFT173また
は174のいずれかのゲート電極に保持されたオン電圧が、リーク等によって徐々に低下
し、やがて、しきい値を以下となって、オン状態を維持できない事態が発生する可能性が
ある。
これを回避するためには、TFT173、174のゲート電極に、容量素子を付加して
、リークの影響を少なくする構成も考えられるが、当該容量素子を形成するためのスペー
スが余計に必要となり、それだけ表示領域の外側の、いわゆる額縁領域が広くなってしま
う。
そこで、本実施形態において部分モードでは、次のように制御回路20が制御信号Vg-
cを供給する。すなわち、図6および図7〜図9に示されるように、部分モードにおいて
は、第2、第3、第8および第9フレームにわたってHレベルとし、他のフレームにわた
ってLレベルとする。
ここで、第2、第3、第8および第9フレームにおいては、上述したように電圧書込が
実行されないので、極性指定信号Polを規定する必要はないが、本実施形態では、信号V
g-a、Vg-bを規定する意味で使われる。すなわち、部分モードにおいて、極性指定信号P
olは、図7に示されるように、第2および第3フレームにわたってLレベルとなり、図8
、図9に示されるように第8および第9フレームにわたってHレベルとなる。上述したよ
うに信号Vg-aは、極性反転信号Polと同一信号であり、信号Vg-bは、極性反転信号Pol
を論理反転した信号である。
ここで、第1フレームにおいては極性指定信号PolがLレベルであるから、信号Vg-a
は同じLレベルであり、信号Vg-bは反転のHレベルである。このため、コモン電極駆動
回路170においては、奇数i行目では、走査信号YiがHレベルとなってTFT171
、172がオンしたときに、TFT173、174のゲート電極には、それぞれオフ、オ
ン電圧が印加され、これにより、TFT173、174がそれぞれオフ、オンするので、
当該i行目のコモン電極108は、負極性書込に応じて高位側の電圧Vshとなる。同様に
偶数(i+1)行目においても、TFT173、174のゲート電極には、それぞれオフ
、オン電圧が印加されるので、当該(i+1)行目のコモン電極108は電圧Vshとなる
次に部分モードの第2および第3フレームにおいて制御信号Vg-cがHレベルになると
、コモン電極駆動回路170では、1〜320行目のTFT175、176がすべてオン
になる。第2および第3フレームにおいて信号Vg-aは、極性反転信号Polと同じLレベ
ルであり、信号Vg-bは、極性反転信号Polとは反対のHレベルである。
このため、第2および第3フレームにおいてTFT173、174のゲート電極には、
それぞれ引き続きオフ、オン電圧が印加されるので、すべてのTFT173がオフし、す
べてのTFT174がオンする結果、すべてのコモン電極108は、第1フレームと同じ
く電圧Vshに確定する。
第4フレームにおいては、走査信号Y80〜Y161が順番にHレベルとなる期間にお
いて極性指定信号PolがHLレベルであるから、信号Vg-aはHレベルであり、信号Vg-b
は反転のLレベルである。
コモン電極駆動回路170においては、表示行にかかる走査信号がHレベルとなってT
FT171、172がオンしたときに、TFT173、174のゲート電極には、それぞ
れオン、オフ電圧が印加され、これにより、TFT173、174がそれぞれオン、オフ
するので、表示行にかかるコモン電極108は、正極性書込に応じて低位側の電圧Vslと
なる。
一方、第7〜第10フレームは、第1〜第4フレームにおける極性を反転した関係の動
作が実行される。
このように、本実施形態によれば、部分モードにおいて、全行について電圧書込が行わ
れる第1および第7フレーム以外でも、第2、第3、第8および第9フレームにおいてコ
モン電極108の電位が確定しているので、その分だけ、表示品位の低下を抑えることが
可能となる。
なお、本実施形態では、第2、第3、第8および第9フレームにおいて制御信号Vg-c
をHレベルとして、コモン電極108の電位を確定させているが、全行について電圧書込
が行われる第1(第7)フレームよりも後であって、表示行のみの電圧書込が行われる第
4(第10)までのフレームよりも手前のフレームの全部または一部であれば良いので、
例えば、第3および第9フレームにおいてのみ制御信号Vg-cをHレベルとしても良い。
<第2実施形態>
上述した第1実施形態では、全画面モードでは、画素への書き込み極性が1行毎に反転
する行反転方式であったが、部分モードでは、表示行同士で共通の書込極性となるため、
表示行の画素で表示される画像の表示品位は、全画面モードの場合と比較して劣ってしま
う、という点が否定できない。
そこで、部分モードでも表示行同士で書込極性を走査線毎に反転させた第2実施形態に
ついて説明する。
図10は、第2実施形態に係る電気光学装置の構成を示すブロック図である。
この図で示される構成が、図1と相違する点は、コモン電極駆動回路170の奇数行目
において、TFT175のソース電極が第2給電線162に接続され、TFT176のソ
ース電極が第1給電線161に接続されている点にある。なお、偶数行目においてTFT
175のソース電極が第1給電線161に接続され、TFT176のソース電極が第2給
電線162に接続されている点は、第1実施形態と共通である。
図11は、第2実施形態の素子基板のうち、表示領域100とコモン電極駆動回路17
0との境界付近を示す平面図である。
図11や、図10に示されるように、互いに隣接する行のTFT175、176のソー
ス電極同士が共通配線によって第1給電線161または第2給電線162に接続される。
例えば、奇数i行目のTFT175のソース電極と、隣接する偶数(i+1)行目のTF
T176のソース電極とは、共通配線によって第2給電線162に接続され、また、奇数
i行目のTFT176のソース電極と、隣接する1行前の(i−1)行目のTFT176
のソース電極とは、共通配線によって第1給電線161に接続される。
このため、コモン電極駆動回路170における構成をその分だけ簡略化することができ
、行のピッチを狭めることができる。
なお、第2実施形態において全画面モードの動作は、第1実施形態と同様である。そこ
で、第2実施形態の動作については部分モードにおける相違点を中心に説明することにす
る。図12は、部分モードである場合における各フレームの動作の一例を示す図である。
第2実施形態においても、部分モードでは、第1から第12までの12フレームを1単
位とした動作が実行され、また、1〜80行目および161〜320行目を非表示行とし
、81〜160行目を表示行として例示する点については第1実施形態(図6参照)と同
様である。
図12に示されるように、部分モードでの第1フレームにおける書込極性は、表示行お
よび非表示行の双方について直前の全画面モードの書込極性を反転したものであり、また
、第7フレームにおける書込極性は、当該第1フレームの書込極性を反転したものであり
、いずれも行反転方式である。また、表示行の第4フレームにおける書込極性は、第1フ
レームの書込極性を反転したものであり、表示行の第10フレームにおける書込極性は、
第7フレームの書込極性を反転したものであり、いずれも行反転方式である。
このような図12にしたがった部分モードにおける走査信号等の波形について図13〜
図15を参照して説明する。ここで、図13は、第1〜第4フレームの走査信号Y1〜Y
320の波形等を示し、図14は、第5〜第8フレームの走査信号Y1〜Y320の波形
等を示し、図15は、第9〜第12フレームの走査信号Y1〜Y320の波形等を示す図
である。
これらの図に示されるように、部分モードにおいて走査信号Y1〜Y320は、第1実
施形態の部分モードと同様である。
ただし、本実施形態では、第1フレームにおいて極性指定信号Polは、奇数行目の走査
信号がHレベルになるときにHレベルとなり、偶数行目の走査信号がHレベルになるとき
にLレベルとなる。また、第7フレームにおける極性指定信号Polは、第1フレームにお
ける極性指定信号Polを論理反転したものとなる。
さらに、第4フレームにおいて極性指定信号Polは、表示行にかかる走査信号Y81〜
Y160だけが順番にHレベルとなる期間のうち、奇数行目の走査信号がHレベルになる
ときにLレベルとなり、偶数行目の走査信号がHレベルになるときにHレベルとなる。第
10フレームにおいて極性指定信号Polは、第4フレームにおける極性指定信号Polを論
理反転したものとなり、表示行にかかる走査信号Y81〜Y160だけが順番にHレベル
となる期間のうち、奇数行目の走査信号がHレベルになるときにHレベルとなり、偶数行
目の走査信号がHレベルになるときにLレベルとなる。
なお、本実施形態において第2、第3、第8および第9フレームでは、上述したように
電圧書込が実行されないので、極性指定信号Polを規定する必要はないが、第1実施形態
と同様に信号Vg-a、Vg-bを規定する意味で使われる。このため、極性指定信号Polは、
図13に示されるように、第2および第3フレームにわたってHレベルとなり、図14、
図15に示されるように第8および第9フレームにわたってLレベルとなる。
第2実施形態では、第1フレームの動作は、非表示行について強制的に黒色(オフ)に
相当する電圧を書き込む以外、全画面モードと同様である。このため、奇数i行目のコモ
ン電極108は、正極性書込に応じて低位側の電圧Vslとなり、偶数(i+1)行目のコ
モン電極108は、負極性書込に応じて高位側の電圧Vshとなる。
次に部分モードの第2および第3フレームにおいて信号Vg-aは、極性反転信号Polと
同じHレベルであり、信号Vg-bは、極性反転信号Polとは反対のLレベルとなる。制御
信号Vg-cがHレベルになると、コモン電極駆動回路170では、1〜320行目のTF
T175、176がすべてオンになるので、奇数行目のTFT173、174のゲート電
極には、それぞれオフ、オン電圧が印加される一方、偶数行目のTFT173、174の
ゲート電極には、反対にそれぞれオン、オフ電圧が印加される。このため、奇数行目では
、TFT174のオンによって当該奇数行目のコモン電極108は、正極性書込に応じて
低位側の電圧Vslに確定する一方、偶数行目では、TFT173のオンによって当該偶数
行目のコモン電極108は、負極性書込に応じて高位側の電圧Vshに確定し、それぞれ第
1フレームの電圧を維持することになる。
第4フレームにおいては、走査信号Y80〜Y161が順番にHレベルとなる期間のう
ち、奇数行目の走査信号がHレベルとなる期間において極性指定信号PolがLレベルであ
るから、信号Vg-aはLレベルとなり、信号Vg-bは反転のHレベルとなる。コモン電極駆
動回路170においては、表示行のうち、奇数行の走査信号がHレベルとなって、当該奇
数行のTFT171、172がオンしたときに、TFT173、174のゲート電極には
、それぞれオン、オフ電圧が印加される一方、偶数行の走査信号がHレベルとなって、当
該偶数行のTFT171、172がオンしたときに、TFT173、174のゲート電極
には、それぞれオフ、オン電圧が印加される。
このため、表示行の奇数行目では、TFT173のオンによって当該奇数行目のコモン
電極108は、負極性書込に応じて高位側の電圧Vshに確定する一方、表示行の偶数行目
では、TFT174のオンにより、当該偶数行目のコモン電極108は、正極性書込に応
じて低位側の電圧Vslに確定する。
なお、第7〜第10フレームにおいて各行では、第1〜第4フレームにおける同一行の
書込極性を反転した関係の電圧書込が実行される。
このように、第2実施形態によれば、部分モードにおいて、全行について電圧書込が行
われる第1および第7フレーム以外でも、第2、第3、第8および第9フレームにおいて
コモン電極108の電位が確定しているので、その分だけ、表示品位の低下を抑えること
が可能となる。さらに、第2実施形態によれば、部分モードにおける表示行の書込極性が
全画面モードと同様に走査線毎に反転させた行反転方式となるので、部分モードの表示品
位を、全画面モードと同等に保つことが可能となる。
<応用・変形例>
上述した第1および第2実施形態では、いずれも全画面モードであれば、画素への書き
込み極性を1行毎に反転させる行反転方式としたが、1列毎に反転させる列反転方式や、
1行および1列毎に1画素毎に反転させるドット反転方式としても良い。
列反転方式やドット反転方式とさせるには、例えば図16に示されるように、1行につ
き、2つのコモン電極108a、108bを設けるとともに、図17に示されるように、
奇数j列目の画素110ではコモン電極108aを、偶数(j+1)列目の画素110で
はコモン電極108bを、それぞれ対応させればよい。
さらに、コモン電極駆動回路170においては、各行のTFT173、174を、それ
ぞれTFT173a、173bと、TFT174a、174bとで2系列として、いずれ
か一方の系列がコモン電極108aに電圧Vsl、Vshの一方に確定しているときには、い
ずれか他方の系列がコモン電極108bに電圧Vsl、Vshの他方に確定する構成とすれば
良い。
ここで、列反転方式とするには、例えば奇数列を正極性としたとき、偶数列を負極性と
すれば良いので、各行の走査信号がHレベルとなったときに、奇数列に対応するコモン電
極108aを正極性に応じて低位側の電圧Vslに確定させ、偶数列に対応するコモン電極
108bを負極性に応じて高位側の電圧Vshに確定させれば良い。
一方、ドット反転方式とするには、列反転方式に行反転方式を組み合わせれば良いので
、例えば奇数行奇数列を正極性としたとき、奇数行偶数列を負極性とし、次の偶数行奇数
列を負極性とし、偶数行偶数列を正極性とする。このためには、奇数行目の走査信号がH
レベルとなったときに、奇数列に対応するコモン電極108aを正極性に応じて低位側の
電圧Vslに確定させ、偶数列に対応するコモン電極108bを負極性に応じて高位側の電
圧Vshに確定させる一方、次の偶数行目の走査信号がHレベルとなったときに、奇数列に
対応するコモン電極108aを負極性に応じて電圧Vshに確定させ、偶数列に対応するコ
モン電極108bを正極性に応じて電圧Vslに確定させれば良い。
なお、列反転方式およびドット反転方式のいずれもおいても、1行の走査線に選択電圧
が印加される期間において、奇数列へのデータ信号と偶数列へのデータ信号とを互いに反
転させた関係とする。また、液晶容量120に直流成分が印加されるのを防ぐために所定
のフレーム周期で極性を反転させる必要がある。
また、上述した実施形態では、コモン信号Vc-a、Vc-b、信号Vg-a、Vg-bを、それぞ
れ図4に示されるような波形としたが、コモン信号Vc-a、Vc-bを、例えばフレーム期間
毎や一水平走査期間(H)毎に反転させる(入れ替える)とともに、この反転に合わせて
、信号Vg-a、Vg-bの論理を規定するようにしても良い。
すなわち、ある走査線への走査信号がHレベルとなったときに、その行にコモン電極を
、当該行への書込極性に応じた電圧にするとともに、その走査信号がLレベルになっても
、当該行のコモン電極が引き続き同電圧で維持される構成であれば良い。
上述した実施形態では、i行目のTFT171、172については、i行目の走査線が
選択されて、走査信号YiがHレベルになったときにオン状態とさせた。ここで、i行目
のTFT171、172は、TFT173、174のゲート電極に第1給電線161、第
2給電線162を接続して、TFT173、174のどちらか一方をオン状態とさせ、ど
ちらか他方をオフ状態とさせることを決定する点が重要であり、i行目のコモン電極10
8が書込極性に応じた電位に確定しているのであれば、いつTFT171、172をオン
させるかについては、それほど重要ではない。
また、垂直帰線期間においては書込極性を指定することは無意味であるので、極性指定
信号Polやコモン信号Vc-a、Vc-bなどの論理信号を一定のレベルに固定しても良い。
さらに、実施形態では、液晶容量120をノーマリーブラックモードとしたが、電圧無
印加状態において明るい状態となるノーマリーホワイトモードとしても良い。また、R(
赤)、G(緑)、B(青)の3画素で1ドットを構成して、カラー表示を行うとしても良
いし、さらに、別の1色(例えばシアン(C))を追加し、これらの4色の画素で1ドッ
トを構成して、色再現性を向上させる構成としても良い。
<電子機器>
次に、上述した実施形態に係る電気光学装置10を表示装置として有する電子機器の例
について説明する。
図18は、実施形態に係る電気光学装置10を用いた携帯電話1200の構成を示す図
である。この図に示されるように、携帯電話1200は、複数の操作ボタン1202のほ
か、受話口1204、送話口1206とともに、上述した電気光学装置10を備える。
なお、電気光学装置10が適用される電子機器としては、図18に示した携帯電話の他
にも、デジタルスチルカメラ、ノートパソコン、液晶テレビ、ビデオレコーダ、カーナビ
ゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、
テレビ電話、POS端末、タッチパネル等などの機器が挙げられる。そして、これらの各
種電子機器の表示装置として、上述した電気光学装置10が適用可能であることは言うま
でもない。
本発明の第1実施形態に係る電気光学装置の構成を示す図である。 同電気光学装置における画素の構成を示す図である。 同電気光学装置の素子基板における要部構成を示す平面図である。 同電気光学装置の全画面モードの動作を説明するための図である。 同電気光学装置における画素電極の電圧波形を示す図である。 同電気光学装置の動作を説明するための図である。 同電気光学装置の部分モードの動作を説明するための図である。 同電気光学装置の部分モードの動作を説明するための図である。 同電気光学装置の部分モードの動作を説明するための図である。 本発明の第2実施形態に係る電気光学装置の構成を示す図である。 同電気光学装置の素子基板における要部構成を示す平面図である。 同電気光学装置の動作を説明するための図である。 同電気光学装置の部分モードの動作を説明するための図である。 同電気光学装置の部分モードの動作を説明するための図である。 同電気光学装置の部分モードの動作を説明するための図である。 応用例に係る電気光学装置の構成を示す図である。 応用例に係る電気光学装置の画素の構成を示す図である。 実施形態に係る電気光学装置を用いた携帯電話を示す図である。
符号の説明
10…電気光学装置、20…制御回路、100…表示領域、108…コモン電極、11
0…画素、112…走査線、114…データ線、116…TFT、120…液晶容量、1
30…蓄積容量、140…走査線駆動回路、161…第1給電線、162…第2給電線、
163…第3給電線、164…第4給電線、165…第5給電線、170…コモン電極駆
動回路、171〜176…TFT、190…データ線駆動回路、1200…携帯電話

Claims (8)

  1. 複数の走査線と、複数のデータ線と、前記複数の走査線のそれぞれに設けられた複数の
    コモン電極と、
    前記走査線と前記データ線との交差に対応して設けられ、各々は、
    一端が前記データ線に接続されるとともに、前記走査線に選択電圧が印加されたときに
    導通状態となる画素スイッチング素子と、
    一端が前記画素スイッチング素子の他端に接続されるとともに、他端が前記コモン電極
    に接続された画素容量と、
    を含み、当該画素容量の保持電圧に応じた階調となる画素と、
    を有する電気光学装置の駆動回路であって、
    前記複数の走査線に所定の順番で前記選択電圧を印加する走査線駆動回路と、
    前記複数のコモン電極をそれぞれ個別に駆動するコモン電極駆動回路と、
    前記選択電圧が印加された走査線に対応する画素に対し、当該画素の階調に応じた電圧
    のデータ信号を、データ線を介して供給するデータ線駆動回路と、
    を具備し、
    前記コモン電極駆動回路は、
    ゲート電極に保持された電圧に応じてオンまたはオフ状態にセットされるとともに、前
    記オン状態にセットされたときに、低位側または高位側のいずれかの電圧を当該コモン電
    極に印加するスイッチ回路と、
    当該コモン電極と対をなす走査線に前記選択電圧が印加されたとき、前記スイッチ回路
    のゲート電極に、前記スイッチ回路をオン状態にセットするオン電圧を印加する第1印加
    回路と、
    前記走査線に選択電圧が印加されない期間であって、所定の制御線を介した指示があっ
    たとき、前記スイッチ回路のゲート電極に前記オン電圧を印加する第2印加回路と、
    を有することを特徴とする電気光学装置の駆動回路。
  2. 前記第1印加回路は、第1および第2トランジスタを有し、
    前記スイッチ回路は、第3および第4トランジスタを有し、
    前記第2印加回路は、第5および第6トランジスタを有し、
    前記第1トランジスタのゲート電極が前記走査線に接続され、ソース電極が前記第3ト
    ランジスタをオンまたはオフ状態の一方とさせる電圧が給電される第1給電線に接続され

    前記第2トランジスタのゲート電極が前記走査線に接続され、ソース電極が前記第4ト
    ランジスタをオンまたはオフ状態の他方とさせる電圧が給電される第2給電線に接続され

    前記第3トランジスタのゲート電極が前記第1トランジスタのドレイン電極に接続され
    、ソース電極が低位側または高位側の一方の電圧が給電される第3給電線に接続され、
    前記第4トランジスタのゲート電極が前記第2トランジスタのドレイン電極に接続され
    、ソース電極が低位側または高位側の他方の電圧が給電される第4給電線に接続され、
    前記第3および第4トランジスタのドレイン電極同士が前記コモン電極に接続され、
    前記第5トランジスタのゲート電極が前記制御線に接続され、ソース電極が前記第1ま
    たは第2給電線の一方に接続され、ドレイン電極が前記第3トランジスタのゲート電極に
    接続され、
    前記第6トランジスタのゲート電極が前記制御線に接続され、ソース電極が前記第1ま
    たは第2給電線の他方に接続され、ドレイン電極が前記第4トランジスタのゲート電極に
    接続された
    ことを特徴とする請求項1に記載の電気光学装置の駆動回路。
  3. 前記コモン電極駆動回路は、
    前記走査線およびコモン電極のそれぞれにおいて、前記第5トランジスタのソース電極
    が前記第1給電線に接続され、前記第6トランジスタのソース電極が前記第2給電線に接
    続された
    ことを特徴とする請求項2に記載の電気光学装置の駆動回路。
  4. すべての画素を用いて有効な表示を行う第1モードと、
    一部の走査線に対応する画素のみを用いて有効な表示を行う第2モードとを有し、
    前記第1モードにおいて、
    前記走査線駆動回路は、前記複数の走査線に対し順番に前記選択電圧を印加する動作を
    所定の周期で実行し、
    前記第1給電線には、前記第3トランジスタをオン状態およびオフ状態とさせる電圧が
    、前記走査線に選択電圧が印加される毎に反転して供給され、
    前記第3給電線には、前記低位側または高位側の一方の電圧が少なくとも1フレーム以
    上の期間にわたって供給され、
    前記制御線には、前記第5および第6トランジスタをオフ状態とさせる電圧が供給され

    前記第2モードにおいて、
    前記走査線駆動回路は、前記複数の走査線に対し順番に前記選択電圧を印加する第1動
    作と、前記一部の走査線に対して順番に前記選択電圧を印加する第2動作とを前記所定の
    周期よりも長い周期で交互に繰り返し、
    前記第1給電線には、前記第1動作のときに前記第3トランジスタをオン状態とさせる
    電圧またはオフ状態とさせる電圧の一方が印加され、前記第2動作のときに前記第3トラ
    ンジスタをオン状態とさせる電圧またはオフ状態とさせる電圧の他方が前記一部の走査線
    に前記選択電圧が印加される期間にわたって印加され、
    前記第3給電線には、前記低位側または高位側の一方の電圧が少なくとも1フレーム以
    上の期間にわたって供給され、
    前記制御線には、前記第1動作の終了から前記第2動作の開始までの期間の一部または
    全部にわたって前記第5および第6トランジスタをオン状態とさせる電圧が供給され、そ
    れ以外の期間にわたって前記第5および第6トランジスタをオフ状態とさせる電圧が供給
    される
    ことを特徴とする請求項3に記載の電気光学装置の駆動回路。
  5. 前記コモン電極駆動回路は、
    前記走査線およびコモン電極のうち、
    奇数行目における第5トランジスタのソース電極が前記第2給電線に接続され、奇数行
    目における第6トランジスタのソース電極が前記第1給電線に接続され、
    偶数行目における第5トランジスタのソース電極が前記第1給電線に接続され、偶数行
    目における第6トランジスタのソース電極が前記第2給電線に接続された
    ことを特徴とする請求項2に記載の電気光学装置の駆動回路。
  6. すべての画素を用いて有効な表示を行う第1モードと、
    一部の走査線に対応する画素のみを用いて有効な表示を行う第2モードとを有し、
    前記第1モードにおいて、
    前記走査線駆動回路は、前記複数の走査線に対し順番に前記選択電圧を印加する動作を
    所定の周期で実行し、
    前記第1給電線には、前記第3トランジスタをオン状態およびオフ状態とさせる電圧が
    、前記走査線に選択電圧が印加される毎に反転して供給され、
    前記第3給電線には、前記低位側または高位側の一方の電圧が少なくとも1フレーム以
    上の期間にわたって供給され、
    前記制御線には、前記第5および第6トランジスタをオフ状態とさせる電圧が供給され

    前記第2モードにおいて、
    前記走査線駆動回路は、前記複数の走査線に対し順番に前記選択電圧を印加する第1動
    作と、前記一部の走査線に対して順番に前記選択電圧を印加する第2動作とを前記所定の
    周期よりも長い周期で交互に繰り返し、
    前記第1給電線には、
    前記第1および第2動作のときに、前記第3トランジスタをオン状態およびオフ状態と
    させる電圧が前記走査線に選択電圧が印加される毎に反転して供給され、
    前記第3給電線には、前記低位側または高位側の一方の電圧が少なくとも1フレーム以
    上の期間にわたって供給され、
    前記制御線には、前記第1動作の終了から前記第2動作の開始までの期間の一部または
    全部にわたって前記第5および第6トランジスタをオン状態とさせる電圧が供給され、そ
    れ以外の期間にわたって前記第5および第6トランジスタをオフ状態とさせる電圧が供給
    される
    ことを特徴とする請求項5に記載の電気光学装置の駆動回路。
  7. 複数の走査線と、複数のデータ線と、前記複数の走査線のそれぞれに設けられた複数の
    コモン電極と、
    前記走査線と前記データ線との交差に対応して設けられ、各々は、
    一端が前記データ線に接続されるとともに、前記走査線に選択電圧が印加されたときに
    導通状態となる画素スイッチング素子と、
    一端が前記画素スイッチング素子の他端に接続されるとともに、他端が前記コモン電極
    に接続された画素容量と、
    を含み、当該画素容量の保持電圧に応じた階調となる画素と、
    前記複数の走査線に所定の順番で前記選択電圧を印加する走査線駆動回路と、
    前記複数のコモン電極をそれぞれ個別に駆動するコモン電極駆動回路と、
    前記選択電圧が印加された走査線に対応する画素に対し、当該画素の階調に応じた電圧
    のデータ信号を、データ線を介して供給するデータ線駆動回路と、
    を具備し、
    前記コモン電極駆動回路は、前記コモン電極毎に、
    ゲート電極に保持された電圧に応じてオンまたはオフ状態にセットされるとともに、前
    記オン状態にセットされたときに、低位側または高位側の一方の電圧を当該コモン電極に
    印加するスイッチ回路と、
    当該コモン電極と対をなす走査線に前記選択電圧が印加されたとき、前記スイッチ回路
    のゲート電極に、前記スイッチ回路をオン状態にセットするオン電圧を印加する第1印加
    回路と、
    前記走査線に選択電圧が印加されない期間であって、所定の制御線を介した指示があっ
    たとき、前記スイッチ回路のゲート電極に前記オン電圧を印加する第2印加回路と、
    を有することを特徴とする電気光学装置。
  8. 請求項7に記載の電気光学装置を有することを特徴とする電子機器。
JP2007181768A 2007-07-10 2007-07-11 電気光学装置、駆動回路および電子機器 Expired - Fee Related JP4582124B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007181768A JP4582124B2 (ja) 2007-07-11 2007-07-11 電気光学装置、駆動回路および電子機器
US12/107,512 US8081178B2 (en) 2007-07-10 2008-04-22 Electro-optical device, driving circuit, and electronic apparatus
KR1020080054598A KR100949634B1 (ko) 2007-07-10 2008-06-11 전기 광학 장치, 구동 회로 및 전자 기기
CN2008101281416A CN101345014B (zh) 2007-07-10 2008-07-07 电光装置、驱动电路以及电子设备
TW097125751A TWI399731B (zh) 2007-07-10 2008-07-08 光電裝置、驅動電路及電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007181768A JP4582124B2 (ja) 2007-07-11 2007-07-11 電気光学装置、駆動回路および電子機器

Publications (2)

Publication Number Publication Date
JP2009020237A true JP2009020237A (ja) 2009-01-29
JP4582124B2 JP4582124B2 (ja) 2010-11-17

Family

ID=40359938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007181768A Expired - Fee Related JP4582124B2 (ja) 2007-07-10 2007-07-11 電気光学装置、駆動回路および電子機器

Country Status (1)

Country Link
JP (1) JP4582124B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000098336A (ja) * 1998-09-21 2000-04-07 Toshiba Corp 液晶表示装置
JP2007047350A (ja) * 2005-08-09 2007-02-22 Sanyo Epson Imaging Devices Corp 電気光学装置、駆動方法および電子機器
JP2007047349A (ja) * 2005-08-09 2007-02-22 Sanyo Epson Imaging Devices Corp 電気光学装置、駆動方法および電子機器
JP2009020213A (ja) * 2007-07-10 2009-01-29 Epson Imaging Devices Corp 電気光学装置、駆動回路および電子機器
JP4277894B2 (ja) * 2006-11-06 2009-06-10 エプソンイメージングデバイス株式会社 電気光学装置、駆動回路および電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000098336A (ja) * 1998-09-21 2000-04-07 Toshiba Corp 液晶表示装置
JP2007047350A (ja) * 2005-08-09 2007-02-22 Sanyo Epson Imaging Devices Corp 電気光学装置、駆動方法および電子機器
JP2007047349A (ja) * 2005-08-09 2007-02-22 Sanyo Epson Imaging Devices Corp 電気光学装置、駆動方法および電子機器
JP4277894B2 (ja) * 2006-11-06 2009-06-10 エプソンイメージングデバイス株式会社 電気光学装置、駆動回路および電子機器
JP2009020213A (ja) * 2007-07-10 2009-01-29 Epson Imaging Devices Corp 電気光学装置、駆動回路および電子機器
JP4349446B2 (ja) * 2007-07-10 2009-10-21 エプソンイメージングデバイス株式会社 電気光学装置、駆動回路および電子機器

Also Published As

Publication number Publication date
JP4582124B2 (ja) 2010-11-17

Similar Documents

Publication Publication Date Title
JP4277894B2 (ja) 電気光学装置、駆動回路および電子機器
KR100949636B1 (ko) 전기 광학 장치, 전기 광학 장치의 구동 회로 및 전기기기
KR100949634B1 (ko) 전기 광학 장치, 구동 회로 및 전자 기기
JP4241781B2 (ja) 電気光学装置、駆動回路および電子機器
JP4277891B2 (ja) 電気光学装置、駆動回路および電子機器
JP4254824B2 (ja) 電気光学装置、駆動回路および電子機器
JP2006292854A (ja) 電気光学装置、駆動方法および電子機器
JP2011232568A (ja) 電気光学装置及び電子機器
JP4349446B2 (ja) 電気光学装置、駆動回路および電子機器
JP4957169B2 (ja) 電気光学装置、走査線駆動回路および電子機器
JP4192980B2 (ja) 電気光学装置、駆動回路および電子機器
JP4428401B2 (ja) 電気光学装置、駆動回路および電子機器
JP4582124B2 (ja) 電気光学装置、駆動回路および電子機器
JP4215109B2 (ja) 電気光学装置、駆動回路および電子機器
JP2009205044A (ja) 電気光学装置、駆動回路および電子機器
JP4929852B2 (ja) 電気光学装置、駆動回路および電子機器
JP2009223173A (ja) 電気光学装置、駆動回路および電子機器
JP2008040202A (ja) 電気光学装置、駆動回路および電子機器
JP4858521B2 (ja) 電気光学装置、駆動回路および電子機器
JP4811445B2 (ja) 電気光学装置、駆動回路および電子機器
JP2008292536A (ja) 電気光学装置、駆動回路および電子機器
JP2009162982A (ja) 電気光学装置、駆動回路、駆動方法および電子機器
JP2008015399A (ja) 電気光学装置、駆動回路および電子機器
JP2009223174A (ja) 電気光学装置、駆動回路および電子機器
JP2009216805A (ja) 電気光学装置、駆動回路および電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090827

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100527

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100816

R151 Written notification of patent or utility model registration

Ref document number: 4582124

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees