JP4811445B2 - 電気光学装置、駆動回路および電子機器 - Google Patents
電気光学装置、駆動回路および電子機器 Download PDFInfo
- Publication number
- JP4811445B2 JP4811445B2 JP2008267691A JP2008267691A JP4811445B2 JP 4811445 B2 JP4811445 B2 JP 4811445B2 JP 2008267691 A JP2008267691 A JP 2008267691A JP 2008267691 A JP2008267691 A JP 2008267691A JP 4811445 B2 JP4811445 B2 JP 4811445B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- line
- capacitor
- scanning
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本発明は、このような事情に鑑みてなされたもので、その目的とするところは、回路構成の複雑化を抑えつつ、データ線の電圧振幅を一部抑えた上で、表示の高品位化を図ることが可能な電気光学装置、その駆動回路および電子機器を提供することにある。
この構成において、前記容量線駆動回路は、前記複数行の走査線のうち、奇数行または偶数行のいずれか他方の走査線に対応して設けられた第1容量線に前記コモン信号を供給し、当該他方の走査線に対応して設けられた第2容量線を、自身に対応する走査線が選択されたときに、前記コモン信号の電圧から前記所定値だけ高位または低位のいずれか他方にシフトした電圧とし、当該一方の走査線に対して所定数行だけ離間した走査線が選択されてから再び当該一方の走査線が選択されるまで、前記コモン信号の電圧に維持しても良いし、前記複数行の走査線のうち、奇数行または偶数行のいずれか他方の走査線に対応して設けられた第1容量線を、自身に対応する走査線が選択されたときに、前記コモン信号の電圧から所定値だけ高位または低位のいずれか他方にシフトした電圧とし、当該一方の走査線に対して所定数行だけ離間した走査線が選択されてから再び当該一方の走査線が選択されるまで、前記コモン信号の電圧に維持し、当該他方の走査線に対応して設けられた第2容量線に前記コモン信号を供給しても良い。
本発明において、当該複数行の走査線に対応する画素のうち、奇数列に対応するものの蓄積容量は、自身に対応する画素容量の一端と前記第1容量線との間に介挿され、偶数列に対応するものの蓄積容量は、自身に対応する画素容量の一端と前記第2容量線との間に介挿された構成とするか、または、当該複数行の走査線に対応する画素のうち、奇数行奇数列および偶数行偶数列に対応するものの蓄積容量は、自身に対応する画素容量の一端と前記第1容量線との間に介挿され、奇数行偶数列および偶数行奇数列に対応するものの蓄積容量は、自身に対応する画素容量の一端と前記第2容量線との間に介挿された構成が好ましい。このような構成にすると、画素容量に対する書込極性が行および列毎に交互に反転するドット反転となる。なお、本発明において奇数、偶数とは、連続して配列する行または列について、1本おきに特定するための相対的な概念に過ぎない。同様に、第1、第2容量線は、1行につき2本ある容量線のうち、いずれかを特定するための概念に過ぎない。
なお、本発明は、電気光学装置の駆動回路のみならず、電気光学装置としても、さらには、当該電気光学装置を有する電子機器としても概念することが可能である。
まず、本発明の第1実施形態について説明する。図1は、本発明の第1実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置10は、表示領域100を有し、この表示領域100の周辺に、制御回路20、走査線駆動回路140、容量線駆動回路150、データ線駆動回路190が配置した構成となっている。このうち、表示領域100は、画素110が配列する領域であり、本実施形態では、321行の走査線112が行(X)方向に延在する一方、240列のデータ線114が列(Y)方向に延在するように、それぞれ設けられるとともに、このうち、最終321行目以外の1〜320行目の走査線112と1〜240列目のデータ線114との各交差に対応して、画素110がそれぞれ設けられている。したがって、本実施形態では、画素110が表示領域100において縦320行×横240列でマトリクス状に配列することになるが、本発明をこの配列に限定する趣旨ではない。
なお、本実施形態では、321行目の走査線112は、表示領域100の垂直走査(画素110に対する電圧書込のために走査線を順番に選択する動作)には寄与しないことになる。
本実施形態において画素110のうち、奇数(1、3、5、…、239)列目のものは、第1容量線131に対応し、偶数(2、4、6、…、240)列目のものは、第2容量線132に対応する。そこで、画素110の詳細な構成について説明する。
なお、本実施形態において、iおよび(i+1)は、画素110が配列する行のうち、連続する2行を、行を特定しないで一般的に示す場合の記号であって、1、2、3、…、320である。ただし、i、(i+1)については、走査線112に対応する行を説明する場合には、ダミーである321行目を含める必要があるので1以上321以下の整数となる。
一方、jは、画素110が配列する列のうち、奇数の列を一般的に示す場合の記号であって、1、3、5、…、239である。このため、(j+1)は、奇数jよりも「1」だけ大きい2、4、6、…、240の偶数である。
画素容量120の他端はコモン電極108である。このコモン電極108は、図1に示されるように全ての画素110にわたって共通であり、コモン信号Vcomが供給される。なお、本実施形態においてコモン信号Vcomは、後述するように電圧LCcomであり、時間的に一定である。
なお、奇数列目と偶数列目の蓄積容量130における容量値は互いに同じであり、それぞれCsとそれぞれ表記している。また、画素容量120における容量値を、Cpixと表記している。
一方、図2において、Yi、Y(i+1)は、それぞれi、(i+1)行目の走査線112に供給される走査信号を示し、また、Ca−i、Cb−iは、それぞれi行目に対応する第1容量線131および第2容量線132における電圧を示している。
また、本実施形態において1フレームの期間とは、図4に示されるように、走査信号Y1がHレベルになってから走査信号Y320がLレベルになるまで有効走査期間Faと、それ以外の期間である期間、すなわち、ダミーの走査信号Y321がHレベルとなってから走査信号Y1が再びHレベルとなるまでの帰線期間とを含む。また、1行の走査線112が選択される期間が水平走査期間(H)である。
また、i行目に対応するTFT53(第3トランジスタ)とTFT54(第4トランジスタ)のソース電極は、いずれも第3給電線184に共通接続されている。一方、i行目に対応するTFT55(第5トランジスタ)のゲート電極は、i行目の走査線112に接続され、そのソース電極は、オフ電圧給電線186に接続されている。
i行目に対応するTFT56(第6トランジスタ)のゲート電極は、i行目の次に選択される(i+1)行目の走査線112に接続され、そのソース電極は、オン電圧給電線188に接続されている。
なお、ここでは説明のために、代表してi行目で説明しているが、他の行においても同様な構成である。
また、オフ電圧給電線186に供給されるオフ電圧Voffは、それがTFT53、54のゲート電極に印加された場合に当該TFT53、54をともにオフ(ソース・ドレイン電極間を非導通状態)させる電圧であり、オン電圧給電線188に供給されるオン電圧Vonは、それがTFT53、54のゲート電極に印加された場合に当該TFT53、54をともにオン(ソース・ドレイン電極間を導通状態)させる電圧である。
ここで、データ線駆動回路190は、縦320行×横240列のマトリクス配列に対応した記憶領域(図示省略)を有し、各記憶領域には、それぞれに対応する画素110の階調値(明るさ)を指定する表示データDaが記憶される。各記憶領域に記憶される表示データDaは、表示内容に変更が生じた場合に、制御回路20によってアドレスとともに変更後の表示データDaが供給されて書き換えられる。
データ線駆動回路190は、選択される走査線112に位置する画素110の表示データDaを記憶領域から読み出すとともに、当該階調値に応じた電圧であって極性に応じた電圧のデータ信号に変換してデータ線114に供給する動作を、選択される走査線112に位置する1〜240列のそれぞれについて実行する。
なお、極性指示信号Polは、隣接するフレームの期間同士に着目したときに同一走査線が選択される水平走査期間でみても論理反転の関係、すなわち、隣接するフレームの期間同士で比較したときに互いに位相が180度シフトした関係となっている。このように極性反転する理由は、液晶に直流成分が印加されることによる劣化を防止するためである。 また、本実施形態における書込極性については、画素容量120に対して階調に応じた電圧を保持させる際に、画素電極118の電圧がコモン電極108よりも高位側である場合を正極性といい、低位側である場合を負極性という。一方、電圧については、特に説明のない限り、電源の接地電位Gndを基準としている。
この図に示されるように、本実施形態では、TFT116、51〜56は、アモルファスシリコン型であって、そのゲート電極が半導体層よりも下側(紙面奥側)に位置するボトムゲート型である。
詳細には、第1導電層となるゲート電極層のパターニングによって、走査線112や、第1容量線131、第2容量線132、TFTのゲート電極が形成され、その上にゲート絶縁膜(図示省略)が形成され、さらにTFTの半導体層が島状に形成されている。この半導体層の上には、保護層を介して第2導電層となるITO(indium tin oxide)層のパターニングにより、矩形形状の画素電極118が形成され、さらに、第3導電層となるアルミニウムなどの金属層のパターニングによって、TFTのソース電極や、ドレイン電極とともに、データ線114、第1給電線181、第2給電線182、第3給電線184、オフ電圧給電線186、オン電圧給電線188など、各種の接続配線が形成されている。
ここで、i行目の走査線112は、容量線駆動回路150においてY(下)方向に分岐する部分を2箇所有し、このうち、一方がTFT51、52の共通ゲート電極となり、他方がTFT55のゲート電極となっている。なお、i行目の走査線112は、図示していないが、1行上の(i−1)行目に対応するTFT56のゲート電極となるように上方向に分岐する部分を有する。
TFT51、53の共通ドレイン電極61は、上記第3導電膜をパターニングしたものであり、上記保護層およびゲート絶縁膜を貫通するコンタクトホール(図において×印)を介して、i行目の第1容量線131に接続されている。同様に、TFT52、54の共通ドレイン電極62は、コンタクトホールを介して、i行目の第2容量線132に接続されている。
一方、第2給電線182は、1行につき1箇所設けられたコンタクトホールを介して、ゲート電極層をパターニングした配線65に接続され、さらに、配線65は、第3導電膜をパターニングしたTFT52のソース電極66にコンタクトホールを介して接続されている。
なお、第1給電線181のうち、TFTの半導体層と重なる部分(幅広部分)が、TFT51のソース電極となる。また、第3給電線184のうち、TFTの半導体層と重なる部分が、TFT53、54の共通ソース電極となる。
なお、オフ電圧給電線186のうち、TFTの半導体層と重なる部分が、TFT55のソース電極となり、また、オン電圧給電線188のうち、TFTの半導体層と重なる部分が、TFT56のソース電極となる。
なお、画素電極118と対向するコモン電極108は、対向基板に形成されるので、素子基板の平面図を示す図3には現れない。
ICチップを素子基板側に実装する場合、走査線駆動回路140、容量線駆動回路150を、データ線駆動回路190とともに半導体チップとしてまとめても良いし、それぞれ別々のチップとしても良い。また、制御回路20については、FPC(flexible printed circuit)基板等を介して接続しても良いし、半導体チップとして素子基板に実装する構成としても良い。
また、本実施形態を透過型ではなく反射型とする場合には、画素電極118について反射性の導電層をパターニングしたものとしても良いし、別途の反射性金属層をパターニングしても良い。さらに、透過型および反射型の両者を組み合わせた、いわゆる半透過半反射型としても良い。
上述したように本実施形態において、制御回路20は、極性指示信号Polについて水平走査期間(H)毎に極性反転させる。このため、極性指示信号Polは、図4に示されるように、あるフレーム(「nフレーム」と表記している)の期間の最初にHレベルとなり、以下、水平走査期間(H)毎に極性を反転し、次の(n+1)フレームの期間の最初にLレベルとなり、以下、水平走査期間(H)毎に極性を反転する。
また、本実施形態において制御回路20は、第1容量信号Vc1aについて、極性指示信号PolをHレベルとするときには電圧Vslとし、極性指示信号PolをLレベルとするときには電圧Vshとする一方、第2容量信号Vc1bについて、極性指示信号PolをHレベルとするときには電圧Vshとし、極性指示信号PolをLレベルとするときには電圧Vslとする。また、制御回路20は、第3容量信号Vc2については、コモン電極108と同じ電圧LCcomで時間的に一定とする。
ここで、電圧Vshは、電圧LCcomよりも電圧ΔVだけ高位であり、電圧Vslは、電圧LCcomよりも電圧ΔVだけ低位である。このため、第1容量信号Vc1aと第2容量信号Vc1bとは、極性指示信号Polのレベルに応じて、電圧LCcomを基準にして対称な電圧Vsl、Vshとを、互いに排他的に選択するとともに、水平走査期間(H)毎に切り替わる構成となっている。
一方、走査信号Y1がHレベルになるタイミングにおいてラッチパルスLpが出力されると、データ線駆動回路190は、1行目であって1、2、3、…、240列目の画素の表示データDaを読み出すとともに、極性指示信号PolがHレベルであるので、奇数列については、読み出した列の表示データDaに対応した電圧であって、かつ、正極性に対応した電圧(この意味については後述する)に変換する一方、偶数列については、読み出した列の表示データDaに対応した電圧であって、かつ、負極性に対応した電圧(この意味についても後述する)に変換する。
そして、データ線駆動回路190は、それぞれの各列において変換した電圧を、データ信号X1、X2、X3、…、X240として、それぞれ1、2、3、…、240列のデータ線114に供給する。
走査信号Y1がHレベルになると、1行1列〜1行240列の画素におけるTFT116がオンするので、これらの画素電極118には、データ信号X1、X2、X3、…、X240が印加される。このため、1行1列〜1行240列の画素容量120には、データ信号X1〜X240とコモン電極108の電圧LCcomとの差電圧が書き込まれる。
このため、1行目に対応する第1容量線131は、第1容量信号Vc1aが供給される第1給電線181に接続され、同じく1行目に対応する第2容量線132は、第2容量信号Vc1bが供給される第2給電線182に接続される。このため、走査信号Y1がHレベルとなる期間において、1行目に対応する第1容量線131は、第1容量信号Vc1aの電圧Vslとなり、1行目に対応する第2容量線132は、第2容量信号Vc1bの電圧Vshとなる。
したがって、1行1列〜1行240列の画素のうち、奇数列の蓄積容量130は、自身に対応するデータ信号と第1容量線131の電圧Vslとの差電圧が書き込まれ、偶数列の蓄積容量130は、自身に対応するデータ信号と第2容量線132の電圧Vshとの差電圧が書き込まれる。
ここで、走査信号Y1がLレベルになると、容量線駆動回路150にあっては、1行目のTFT55がオフするが、走査信号Y2がHレベルになることにより1行目のTFT56がオンする。このため、1行目のTFT53、54のゲート電極には、オン電圧給電線188のオン電圧Vonが印加されるので、当該TFT53、54がオンする。一方、走査信号Y1がLレベルになることにより1行目のTFT51、52がオフする。
このため、走査信号Y2がHレベルになると、1行目に対応する第1容量線131および第2容量線132は、それぞれ第3容量信号Vc2が供給される第3給電線184に接続されるので、電圧LCcomとなり、走査信号Y1がHレベルであったときと比較して、第1容量線131については電圧ΔVだけ上昇し、反対に、第2容量線132については電圧ΔVだけ低下する。
一方、走査信号Y1がLレベルになると、1行1列〜1行240列の画素におけるTFT116がオフする。このため、1行目のうち、奇数列の画素容量120および蓄積容量130の直列接続において、画素容量120の他端であるコモン電極108が電圧LCcomで一定に保たれた状態で、蓄積容量130の他端である第1容量線131が電圧ΔVだけ上昇するので、走査信号Y1がHレベルとなったときに画素容量120および蓄積容量130に蓄積された電荷が配分され直されて、画素容量120の差電圧が変動することになる。
偶数列の画素では、画素容量120および蓄積容量130の直列接続において、画素容量120の他端であるコモン電極108が電圧LCcomで一定に保たれた状態で、蓄積容量130の他端である第2容量線132が電圧ΔVだけ低下するので、奇数列と同様に、走査信号Y1がHレベルとなったときに画素容量120および蓄積容量130に蓄積された電荷が配分され直されて、画素容量120の差電圧が変動することになる。
なお、この電圧の変動については後述する。
走査信号Y2がHレベルであれば、2行1列〜2行240列の画素におけるTFT116がオンするので、2行1列〜2行240列の画素容量120には、データ信号X1〜X240と電圧LCcomとの差電圧が書き込まれることになる。
したがって、2行1列〜2行240列の画素のうち、奇数列の蓄積容量130は、自身に対応するデータ信号と電圧Vshとの差電圧が書き込まれ、偶数列の蓄積容量130は、自身に対応するデータ信号と電圧Vslとの差電圧が書き込まれることになる。
ここで、容量線駆動回路150にあっては、走査信号Y2がLレベルになることにより、1行目のTFT56がオフするので、1行目のTFT53、54のゲート電極は、電気的にいずれの部分とも接続されないハイ・インピーダンス状態となるが、その寄生容量によってTFT56のオフ直前の状態であるオン電圧Vonに保たれる。このため、1行目のTFT53、54のオンが継続するので、1行目の第1容量線131および第2容量線132は、第3容量信号Vc2の電圧LCcomに保たれる。
したがって、以降、1行目の画素容量120にあっては、走査信号Y2がHレベルとなることにより変動した電圧に固定されることになる。
したがって、nフレームにおいて走査信号Y3がHレベルになると、2行目のうち、奇数列の画素容量120および蓄積容量130の直列接続において、画素容量120の他端が電圧LCcomで一定に保たれた状態で、蓄積容量130の他端が電圧ΔVだけ低下するので、走査信号Y2がHレベルとなったときに画素容量120および蓄積容量130に蓄積された電荷が配分され直されて、画素容量120の差電圧が変動することになる。
一方、偶数列の画素では、画素容量120および蓄積容量130の直列接続において、画素容量120の他端が電圧LCcomで一定に保たれた状態で、蓄積容量130の他端が電圧ΔVだけ上昇するので、同様に画素容量120の差電圧が変動することになる。
なお、走査信号Y3がHレベルになると、走査信号Y1がHレベルであったときと同様な電圧書き込み動作が3行1列〜3行240列の画素容量120および蓄積容量130に対して実行される。
容量線駆動回路150にあっては、走査信号Y3がLレベルになることにより、2行目のTFT56がオフするので、2行目のTFT53、54のゲート電極はハイ・インピーダンス状態となるが、その寄生容量によってオン電圧Vonに保たれる。このため、2行目のTFT53、54のオンが継続するので、2行目の第1容量線131および第2容量線132は、第3容量信号Vc2の電圧LCcomに保たれる。したがって、以降、2行目の画素容量120にあっては、走査信号Y3がHレベルとなったときに変動した電圧に固定されることになる。
なお、走査信号Y4がHレベルになると、走査信号Y2がHレベルであったときと同様な電圧書き込み動作が4行1列〜4行240列の画素容量120および蓄積容量130に対して実行される。
すなわち、nフレームにおいて、奇数行目の走査線が選択されて当該走査線への走査信号がHレベルになると、1行前の偶数行目の画素では、画素容量120および蓄積容量130に書き込まれた差電圧が変動する(ただし、奇数列と偶数列とでは変動方向が異なる)一方、当該奇数行目のうち、奇数列の画素では、表示データDaに対応したデータ信号の電圧と電圧LCcomとの差電圧が画素容量120に書き込まれるとともに、当該データ信号の電圧と第1容量線131の電圧Vslとの差電圧が書き込まれ、また、偶数列の画素では、表示データDaに対応したデータ信号の電圧と電圧LCcomとの差電圧が画素容量120に書き込まれるとともに、当該データ信号の電圧と第2容量線132の電圧Vshとの差電圧が書き込まれることになる。
また、nフレームにおいて、偶数行目の走査線が選択されて当該走査線への走査信号がHレベルになると、1行前の奇数行目の画素では、画素容量120および蓄積容量130に書き込まれた差電圧が変動する(ただし、奇数列と偶数列とでは変動方向が異なる)一方、当該偶数行目のうち、奇数列の画素では、表示データDaに対応したデータ信号の電圧と電圧LCcomとの差電圧が画素容量120に書き込まれるとともに、当該データ信号の電圧と第1容量線131の電圧Vs hとの差電圧が書き込まれ、また、偶数列の画素では、表示データDaに対応したデータ信号の電圧と電圧LCcomとの差電圧が画素容量120に書き込まれるとともに、当該データ信号の電圧と第2容量線132の電圧Vslとの差電圧が書き込まれることになる。
なお、321行目の走査線112には画素が存在しないので、走査信号Y321がHレベルになったときには、1行前の320行目に対応するTFT56をオンさせて、320行目の第1容量線131および第2容量線132を第3給電線184の電圧LCcomに固定させるための動作のみが実行される。
また、(n+1)フレームにおいて、偶数数行目の走査線への走査信号がHレベルになると、1行前の奇数行目の画素では、1行前の奇数行目の画素では、画素容量120および蓄積容量130に書き込まれた差電圧が変動する一方、当該偶数行目のうち、奇数列の画素では、表示データDaに対応したデータ信号の電圧と電圧LCcomとの差電圧が画素容量120に書き込まれるとともに、当該データ信号の電圧と第1容量線131の電圧Vslとの差電圧が書き込まれ、また、偶数列の画素では、表示データDaに対応したデータ信号の電圧と電圧LCcomとの差電圧が画素容量120に書き込まれるとともに、当該データ信号の電圧と第2容量線132の電圧Vshとの差電圧が書き込まれることになる。
図7は、nフレームにおける奇数i行目であって奇数j列と、これに隣接する偶数(j+1)列との画素における画素容量120の電圧変動を示す図である。
まず、走査信号YiがHレベルになると、図7(a)に示されるように、i行j列およびi行(j+1)列のTFT116がオンする。このため、i行j列の画素では、データ信号Xjが画素容量120の一端(画素電極118)と蓄積容量130の一端とにそれぞれ印加され、i行(j+1)列の画素では、データ信号X(j+1)が画素容量120の一端と蓄積容量130の一端とにそれぞれ印加される。
一方、nフレームにおいて走査信号YiがHレベルであれば、容量線駆動回路150においてi行目に対応するTFT51、52がオンするので、i行目にあっては、第1容量線131の電圧Ca−iはVslとなり、第2容量線132の電圧Cb−iはVshとなるのは上述した通りである。
ここで、i行j列の画素に対応するデータ信号Xjの電圧をVaとし、i行(j+1)列の画素に対応するデータ信号X(j+1)の電圧をVbとしたとき、走査信号YiがHレベルである期間において、i行j列の画素容量120および蓄積容量130の一端にはそれぞれ電圧Vaが印加される一方、i行(j+1)列の画素容量120および蓄積容量130の一端にはそれぞれ電圧Vbが印加される。
これに対し、本実施形態では、コモン電極108は電圧LCcomで一定である。したがって、i行j列の画素にあっては、画素容量120と蓄積容量130との直列接続において、画素容量120の他端(コモン電極)が電圧一定に保たれたまま、蓄積容量130の他端が電圧ΔVだけ上昇するので、蓄積容量130に蓄えられた電荷が画素容量120に移動し、これにより、画素電極118の電圧が上昇する。
Va+{Cs/(Cs+Cpix)}・ΔV
となり、走査信号YiがHレベルであったときのデータ信号の電圧Vaよりも、i行目の第1容量線131の電圧変化分ΔVに、画素容量120および蓄積容量130の容量比{Cs/(Cs+Cpix)}を乗じた値だけ上昇することになる。
換言すれば、i行目の第1容量線131の電圧Ca−iがΔVだけ上昇すると、画素電極118の電圧は、走査信号YiがHレベルであったときのデータ信号の電圧Vaよりも、{Cs/(Cs+Cpix)}・ΔV(=ΔVpixとする)だけ上昇することになる。
このため、i行(j+1)列の画素において、直列接続点である画素電極118の電圧
は、
Vb−{Cs/(Cs+Cpix)}・ΔV
となり、走査信号YiがHレベルであったときのデータ信号の電圧Vbよりも、i行目の第2容量線132の電圧変化分ΔVに、画素容量120および蓄積容量130の容量比{Cs/(Cs+Cpix)}を乗じた値だけ低下することになる。
なお、いずれも各部の寄生容量は無視している。
詳細には、本実施形態では、ノーマリーホワイトモードとしているので、図8(a)に示されるように、i行j列の画素を白色wから黒色bまでのいずれかの階調とすべき場合、正極性書込においては電圧ΔVpixだけ上昇したときにおける階調に応じた画素電極118の電圧が、白色wに相当する電圧Vw(+)から黒色bに相当する電圧Vb(+)までの範囲Aであって、階調が低く(暗く)なるにつれて電圧LCcomよりも高位側の電圧とすれば良いので、この階調に応じた電圧よりもΔVpixだけ低位の電圧となるように、データ信号Xjの電圧Vaが設定される。
すなわち、図8(b)に示されるように、電圧ΔVpixだけ低下したときにおける階調に応じた画素電極118の電圧が、白色wに相当する電圧Vw(-)から黒色bに相当する電圧Vb(-)までの範囲Cであって、階調が低く(暗く)なるにつれて電圧LCcomよりも低位側の電圧となれば良いので、この階調に応じた電圧よりもΔVpixだけ高位の電圧となるように、データ信号X(j+1)の電圧Vbが設定される。
すなわち、図8(a)において正極性書込に対応するデータ信号の振幅Bの中心と、図8(b)において負極性書込に対応するデータ信号の振幅Dの中心とが互いに電圧LCcomに一致するように設定するとともに、電圧ΔVpixだけ上昇したときに、電圧Vw(+)から電圧Vb(+)までの範囲Aにシフトし、電圧ΔVpixだけ下降したときに、電圧Vw(-)から電圧Vb(-)までの範囲Cにシフトするように電圧ΔV(=Vsh−LCcom=LCcom−Vsl)を設定すれば良い。
なお、図8(a)において正極性書込に対応するデータ信号の振幅Bでは、白色w側が低位となり黒色b側が高位となるが、図8(b)において負極性書込に対応するデータ信号の振幅Dでは白色w側が高位となり黒色b側が低位となり、階調の関係が逆転する。
さらに、次の(n+1)フレームにおいて、奇数i行目にあっては、奇数j列の画素について第1容量線131の電圧ΔVの低下による負極性書込が実行され、偶数(j+1)列の画素について第2容量線132の電圧ΔVの上昇による正極性書込が実行される一方、偶数(i+1)行目にあっては、奇数j列の画素について第1容量線131の電圧ΔVの上昇による正極性書込が実行され、偶数(j+1)列の画素について第2容量線132の電圧ΔVの低下による負極性書込が実行される。
一方、図6は、i行(j+1)列における画素電極118の電圧Pix(i,j+1)の変化を、走査信号Yi、Y(i+1)、i行目の第2容量線132の電圧Cb−iとの関係において示す図であり、奇数行偶数列の画素を代表させている。この図からも判るように、奇数行偶数列の画素では、第2容量線132の電圧低下による負極性書込と第2容量線132の電圧低上昇による正極性書込とが、1フレームの期間毎に実行される。この点については、偶数行奇数列の画素についても同様である。
また、本実施形態では、正極性書込が指定される場合のデータ信号の電圧範囲Bは、負極性書込が指定される場合のデータ信号の電圧範囲Dと一致する。このため、本実施形態によれば、階調に応じた電圧を直接印加する場合の電圧範囲Jと比較して、半分程度になるので、データ線駆動回路190を構成する素子の耐圧が狭くて済むだけでなく、容量が寄生するデータ線114における電圧振幅も狭くなるので、その寄生容量により無駄に電力が消費されることもなくなる。
すなわち、コモン電極108が電圧LCcomに保たれるとともに、各行に対応して1行設けられた容量線の電圧を一定とした構成を想定した場合に、画素容量120を交流駆動するとき、正極性書込が指定されていれば、画素電極118に、階調に応じて正極性の電圧Vw(+)から電圧Vb(+)までの範囲Aの電圧で書き込み、負極性書込が指定されていれば、画素電極118に、階調に応じて正極性の電圧Vw(-)から電圧Vb(-)までの範囲Cの電圧で書き込まなければならない。このため、コモン電極108の電圧が一定であって、容量線を電圧一定としたとき、データ信号の電圧が図において範囲Jにわたるので、データ線駆動回路190を構成する素子の耐圧も範囲Jに対応させる必要があるだけでなく、容量が寄生するデータ線114において範囲Jで電圧が変化すると、その寄生容量により無駄に電力が消費されることにもなるが、本実施形態では、このような不都合が解消されるのである。
なお、正極性書込が指定されたときのデータ信号の電圧範囲と、負極性書込が指定されたときのデータ信号の電圧範囲とを一致させなくても、容量線の電圧変化によりデータ信号の電圧振幅を抑えることはできる。
さらに、本実施形態では、第1容量信号Vc1aおよび第2容量信号Vc1bは、電圧Vsh、Vslとで水平走査期間(H)毎に切り替わるが、互いに排他的(相補的)である。このため、第1給電線181および第2給電線182の寄生容量によって消費される電力を低減することができる。
この構成において、奇数行奇数列(および偶数行偶数列)の画素電極については、図5に示されるように電圧変化する一方、奇数行偶数列(および偶数行奇数列)の画素電極については、図6に示されるように電圧変化するので、同様に、各画素の書込極性がドット反転となる。
くわえて、この構成では、第1容量信号Vc1aおよび第2容量信号Vc1bの電圧における切替周期が水平走査期間(H)ではなく、1フレームの期間となるので、電圧切替に伴って消費される電力を抑えることが可能となる。
この構成においても、第1容量信号Vc1aおよび第2容量信号Vc1bの電圧切替に伴って消費される電力を抑えた上で、各画素の書込極性をドット反転とすることが可能となる。
なお、図13は、図12の構成のうち、素子基板における容量線駆動回路150と表示領域100との境界付近の構成を示す平面図であるが、この構成についても図3と重複するので、その説明を省略する。
なお、図4において、321行目の走査線112の選択が終了してから、次に1行目の走査線112の選択が開始されるまでの期間において、第1給電線181の第1容量信号Vc1a、第2給電線182の第2容量信号Vc1bは、電圧変化させずに一定であっても構わない。
次に、本発明の第2実施形態について説明する。図14は、この第2実施形態に係る電気光学装置の構成を示すブロック図であり、図15は、素子基板における容量線駆動回路150と表示領域100との境界付近の構成を示す平面図である。
この第2実施形態では、図1(図3)に示した第1実施形態と、主に、次の点において相違する。すなわち、第2実施形態では、主に、容量線駆動回路150の構成(第1相違点)、第3給電線が存在しない点(第2相違点)、蓄積容量130の他端の接続先と容量線との関係(第3相違点)、および、コモン電極108に供給されるコモン信号Vcomの電圧が一定ではない点(第4相違点)において、それぞれ第1実施形態と相違している。
まず、第1および第2相違点について説明すると、第2実施形態における容量線駆動回路150は、TFT52、53を有さず、各行に対応して設けられたTFT51、54、55、56の組から構成される。ここで、i行目に対応するTFT51のゲート電極は、i行目の走査線112に接続され、そのソース電極は第1給電線183に接続されている。また、i行目に対応するTFT54のゲート電極は、TFT55、56の共通ドレイン電極に接続され、そのソース電極は、第2給電線185に接続されている。そして、i行目に対応するTFT51、55の共通ドレイン電極が、i行目の第2容量線132に接続されている。
なお、i行目の第1容量線131は、TFTを介することなく、第2給電線185に接続されている。
続いて、第4相違点について説明すると、本実施形態において、コモン信号Vcomは、図16に示されるように、nフレームにわたって電圧Vslとなり、次の(n+1)フレームにわたって電圧Vshとなり、1フレームの期間毎に交互に切り替えられる。また、第2実施形態において制御回路20は、第1給電線183に第1容量信号Vc1を、第2給電線185に第2容量信号Vc2を、それぞれ供給する。第1容量信号Vc1は、同図に示されるように、nフレームにわたって電圧Vshとなり、次の(n+1)フレームにわたって電圧Vslとなり、また、第2実施形態における第2容量信号Vc2は、第1実施形態において第3容量信号に相当するものであり、本実施形態では、コモン信号Vcomと同一である。したがって、第2容量信号Vc2を供給する第2給電線185に接続された第1容量線131には、コモン信号Vcomが供給される、と考えて良い。
ここで、本実施形態において電圧Vsh、Vslは、Vsh−Vsh=ΔVという関係となるように設定されている。
まず、各行の第1容量線131は、第2給電線185に接続されているので、第2容量信号Vc2と同じ波形となる。このため、i行目の第1容量線131の電圧Ca−iは、nフレームにおいて電圧Vslになり、次の(n+1)フレームにおいて電圧Vshになる(図16および図17参照)。
一方、各行の第2容量線132は、自身に対応する行の走査信号がHレベルになると、TFT51(55)のオンにより第1給電線183に接続され、自身に対応する行の次行の走査信号がHレベルになると、TFT56(54)のオンにより第2給電線185に接続される。このため、i行目の第2容量線132の電圧Cb−iは、nフレームにおいて、走査信号YiがHレベルとなる期間で電圧Vshになり、走査信号Y(i+1)がHレベルとなる期間で電圧Vslになって電圧ΔVだけ低下する。電圧Cb−iは、走査信号Y(i+1)がLレベルになっても、TFT54のオンが持続するので、第2容量信号Vc2と同一となる。このため、(n+1)フレームの最初において電圧Vshとなり、走査信号YiがHレベルとなる期間で電圧Vslになり、走査信号Y(i+1)がHレベルとなる期間で電圧Vshになって電圧ΔVだけ上昇し、以降、次のフレームの開始まで当該電圧Vshが維持される(図16および図18参照)。
したがって、奇数行奇数列および偶数行偶数列の画素では、nフレームにおいては、コモン信号Vcomの電圧Vslを基準に階調に応じた電圧だけ高位側の電圧を、(n+1)フレームにおいては、コモン信号Vcomの電圧Vshを基準に階調に応じた電圧だけ低位側の電圧を、それぞれデータ信号として書き込む構成となる。
また、図18に示されるように、i行目の第2容量線132の電圧Cb−iは、各フレームの開始(終了)タイミングで電圧が切り替わるが、このタイミングでは、同時にコモン電極108も同じ電圧に切り替わる。このため、例えば奇数i行偶数(j+1)列の画素電極の電圧Pix(i,j+1)は、図18に示されるように、コモン電極108の電圧が切り替わると、同時に同量だけ同一方向に変化するので、画素容量120に保持された電圧実効値(ハッチング部分)に影響を与えることはない。
したがって、奇数行偶数列および偶数行奇数列の画素では、nフレームにおいては、自身に対応する走査線が選択されたときに、第2容量線132の電圧ΔVの低下によって画素電極が電圧ΔVpixだけ低下することを見越した電圧(すなわち、ΔVpixだけ低下した電圧が、コモン信号Vcomの電圧Vslを基準にして階調に応じた電圧だけ低位側の電圧となるような電圧)を、データ信号として書き込む構成となり、(n+1)フレームにおいては、自身に対応する走査線が選択されたときに、第2容量線132の電圧ΔVの上昇によって画素電極が電圧ΔVpixだけ上昇することを見越した電圧(すなわち、ΔVpixだけ上昇した電圧が、コモン信号Vcomの電圧Vshを基準にして階調に応じた電圧だけ高位側の電圧となるような電圧)を、データ信号として書き込む構成となる。
また、第2実施形態では、第1実施形態と比較して、容量線駆動回路150において、各行につきTFT52、53が省略されるので、構成の簡略化とともに、素子基板において、表示に寄与しない領域(いわゆる額縁)が少なくなるので、コストの上昇を抑えることも可能となる。
さらに、第2実施形態では、第1容量信号Vc1および第2容量信号Vc2の振幅差が、図11の半分となるので、その分、低消費電力化を図ることが可能となる。
なお、各実施形態のようにmが「1」であれば、帰線期間をなくして、320行目のTFT56のゲート電極を、1行目の走査線112に循環するように接続する構成とすれば良いし、また、例えばmが「2」であれば、やはり帰線期間をなくして、319、320行目に対応するTFT56のゲート電極を、それぞれ1、2行目の走査線112に循環するように接続する構成とすれば、あえてダミーの走査線を設ける必要もない。
一方、各実施形態では、画素容量120として画素電極118とコモン電極108とで液晶105を挟持して、液晶にかかる電界方向を基板面垂直方向とした構成としたが、画素電極、絶縁層およびコモン電極とを積層して、液晶にかかる電界方向を基板面水平方向とした構成としても良い。
さらに、画素容量120はノーマリーホワイトモードとしたが、電圧無印加状態において暗い状態となるノーマリーブラックモードとしても良い。また、R(赤)、G(緑)、B(青)の3画素で1ドットを構成して、カラー表示を行うとしても良いし、さらに、別の1色(例えばシアン(C))を追加し、これらの4色の画素で1ドットを構成して、色再現性を向上させる構成としても良い。
さらに、蓄積容量130は、直流的には絶縁されているので、画素容量120および蓄積容量130に対する電圧の書き込み後において、第1または第2容量線の電圧変化がΔVとなるような条件が確保されれば良い。
次に、上述した実施形態に係る電気光学装置10を表示装置として有する電子機器について説明する。図21は、いずれかの実施形態に係る電気光学装置10を用いた携帯電話1200の構成を示す図である。
この図に示されるように、携帯電話1200は、複数の操作ボタン1202のほか、受話口1204、送話口1206とともに、上述した電気光学装置10を備えるものである。なお、電気光学装置10のうち、表示領域100に相当する部分以外の構成要素については外観としては現れない。
Claims (7)
- 複数行の走査線と、
複数列のデータ線と、
前記複数行の走査線の各行に対応して設けられた第1および第2容量線と、
前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられ、各々は、
一端が自身に対応するデータ線に接続されるとともに、自身に対応する走査線が選択されたときに導通状態となる画素スイッチング素子と、
前記画素スイッチング素子と、コモン信号が供給されるコモン電極との間に介挿された画素容量と、
前記画素容量の一端と前記走査線に対応して設けられた第1または第2容量線のいずれか一方との間に介挿された蓄積容量と、
を含む画素と、
を有する電気光学装置の駆動回路であって、
前記走査線を所定の順番で選択する走査線駆動回路と、
前記複数行の走査線のうち、奇数行または偶数行のいずれか一方の走査線に対応して設けられた第1容量線に前記コモン信号を供給し、
当該一方の走査線に対応して設けられた第2容量線を、自身に対応する走査線が選択されたときに、前記コモン信号の電圧から所定値だけ高位または低位のいずれか一方にシフトした電圧とし、当該一方の走査線に対して所定数行だけ離間した走査線が選択されてから再び当該一方の走査線が選択されるまで、前記コモン信号の電圧に維持する容量線駆動回路と、
選択された走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を、データ線を介して供給するデータ線駆動回路と、
を具備し、
前記コモン信号が、低位側電圧と高位側電圧とで1または複数フレームの期間毎に交互に切り替わる
ことを特徴とする電気光学装置の駆動回路。 - 前記容量線駆動回路は、
前記複数行の走査線のうち、奇数行または偶数行のいずれか他方の走査線に対応して設けられた第1容量線に前記コモン信号を供給し、
当該他方の走査線に対応して設けられた第2容量線を、自身に対応する走査線が選択されたときに、前記コモン信号の電圧から前記所定値だけ高位または低位のいずれか他方にシフトした電圧とし、当該一方の走査線に対して所定数行だけ離間した走査線が選択されてから再び当該一方の走査線が選択されるまで、前記コモン信号の電圧に維持する
ことを特徴とする請求項1に記載の電気光学装置の駆動回路。 - 前記容量線駆動回路は、
前記複数行の走査線のうち、奇数行または偶数行のいずれか他方の走査線に対応して設けられた第1容量線を、自身に対応する走査線が選択されたときに、前記コモン信号の電圧から所定値だけ高位または低位のいずれか他方にシフトした電圧とし、当該一方の走査線に対して所定数行だけ離間した走査線が選択されてから再び当該一方の走査線が選択されるまで、前記コモン信号の電圧に維持し、
当該他方の走査線に対応して設けられた第2容量線に前記コモン信号を供給する
ことを特徴とする請求項1に記載の電気光学装置の駆動回路。 - 当該複数行の走査線に対応する画素のうち、
奇数列に対応するものの蓄積容量は、自身に対応する画素容量の一端と前記第1容量線との間に介挿され、
偶数列に対応するものの蓄積容量は、自身に対応する画素容量の一端と前記第2容量線との間に介挿された
ことを特徴とする請求項1に記載の電気光学装置の駆動回路。 - 当該複数行の走査線に対応する画素のうち、
奇数行奇数列および偶数行偶数列に対応するものの蓄積容量は、自身に対応する画素容量の一端と前記第1容量線との間に介挿され、
奇数行偶数列および偶数行奇数列に対応するものの蓄積容量は、自身に対応する画素容量の一端と前記第2容量線との間に介挿された
ことを特徴とする請求項1に記載の電気光学装置の駆動回路。 - 複数行の走査線と、
複数列のデータ線と、
前記複数行の走査線の各行に対応して設けられた第1および第2容量線と、
前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられ、
各々は、
一端が自身に対応するデータ線に接続されるとともに、自身に対応する走査線が選択されたときに導通状態となる画素スイッチング素子と、
前記画素スイッチング素子と、コモン信号が供給されるコモン電極との間に介挿された画素容量と、
前記画素容量の一端と前記走査線に対応して設けられた第1または第2容量線のいずれか一方との間に介挿された蓄積容量と、
を含む画素と、
前記走査線を所定の順番で選択する走査線駆動回路と、
前記複数行の走査線のうち、奇数行または偶数行のいずれか一方の走査線に対応して設けられた第1容量線に前記コモン信号を供給し、
当該一方の走査線に対応して設けられた第2容量線を、自身に対応する走査線が選択されたときに、前記コモン信号の電圧から所定値だけ高位または低位のいずれか一方にシフトした電圧とし、当該一方の走査線に対して所定数行だけ離間した走査線が選択されてから再び当該一方の走査線が選択されるまで、前記コモン信号の電圧に維持する容量線駆動回路と、
選択された走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を、データ線を介して供給するデータ線駆動回路と、
を具備し、
前記コモン信号が、低位側電圧と高位側電圧とで1または複数フレームの期間毎に交互に切り替わる
ことを特徴とする電気光学装置。 - 請求項6に記載の電気光学装置を有する
ことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008267691A JP4811445B2 (ja) | 2008-10-16 | 2008-10-16 | 電気光学装置、駆動回路および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008267691A JP4811445B2 (ja) | 2008-10-16 | 2008-10-16 | 電気光学装置、駆動回路および電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006237367A Division JP4254824B2 (ja) | 2006-09-01 | 2006-09-01 | 電気光学装置、駆動回路および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009053710A JP2009053710A (ja) | 2009-03-12 |
JP4811445B2 true JP4811445B2 (ja) | 2011-11-09 |
Family
ID=40504785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008267691A Active JP4811445B2 (ja) | 2008-10-16 | 2008-10-16 | 電気光学装置、駆動回路および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4811445B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4041144B2 (ja) * | 1999-02-19 | 2008-01-30 | 東芝松下ディスプレイテクノロジー株式会社 | 表示装置の駆動回路及び液晶表示装置 |
JP2001282205A (ja) * | 2000-03-31 | 2001-10-12 | Matsushita Electric Ind Co Ltd | アクティブマトリクス型液晶表示装置およびその駆動方法 |
JP3960780B2 (ja) * | 2001-11-15 | 2007-08-15 | 三洋電機株式会社 | アクティブマトリクス型表示装置の駆動方法 |
JP4338950B2 (ja) * | 2002-08-29 | 2009-10-07 | 株式会社クラレ | シート状物およびその製造方法 |
JP4178977B2 (ja) * | 2003-02-07 | 2008-11-12 | カシオ計算機株式会社 | 表示駆動装置及びその駆動制御方法、並びに、アクティブマトリクス型液晶表示装置及びその駆動方法。 |
JP4254427B2 (ja) * | 2003-08-28 | 2009-04-15 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP4407432B2 (ja) * | 2004-08-30 | 2010-02-03 | セイコーエプソン株式会社 | 表示パネル駆動回路 |
JP4794157B2 (ja) * | 2004-11-22 | 2011-10-19 | 三洋電機株式会社 | 表示装置 |
JP2006154545A (ja) * | 2004-11-30 | 2006-06-15 | Sanyo Electric Co Ltd | 液晶表示装置 |
-
2008
- 2008-10-16 JP JP2008267691A patent/JP4811445B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009053710A (ja) | 2009-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4254824B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP4277894B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
KR100949636B1 (ko) | 전기 광학 장치, 전기 광학 장치의 구동 회로 및 전기기기 | |
US8035634B2 (en) | Electro-optical device, driving circuit, and electronic apparatus | |
US7928941B2 (en) | Electro-optical device, driving circuit and electronic apparatus | |
JP4277891B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP5446205B2 (ja) | 電気光学装置および駆動回路 | |
JP4349446B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP4957169B2 (ja) | 電気光学装置、走査線駆動回路および電子機器 | |
JP4192980B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP4428401B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP4215109B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2009175278A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP4811445B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP4929852B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2008040202A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2009192666A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP4858521B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2008292536A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2008015400A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2008015399A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP4582124B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2009162982A (ja) | 電気光学装置、駆動回路、駆動方法および電子機器 | |
JP2009192625A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2008096699A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100526 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110808 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4811445 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |