JP4811445B2 - 電気光学装置、駆動回路および電子機器 - Google Patents

Description

本発明は、液晶などの電気光学装置において、データ線の電圧振幅を抑えるとともに表示の高品位化を図る技術に関する。

液晶などの電気光学装置では、走査線とデータ線との交差に対応して画素容量（液晶容量）が設けられるが、この画素容量を交流駆動する必要がある場合、データ信号の電圧振幅が正負の両極性となるので、データ線にデータ信号を供給するデータ線駆動回路においては、構成素子に電圧振幅に対応した耐圧が要求される。このため、画素容量に並列して蓄積容量を設けるとともに、各行において蓄積容量を共通接続した容量線を、走査線の選択に同期させて２値で駆動することにより、データ信号の電圧振幅を抑える技術が提案されている（特許文献１参照）。
特開２００１−８３９４３号公報

ところで、この技術では、容量線を駆動する回路が、走査線を駆動する走査線駆動回路（実質的にはシフトレジスタ）と同等であるので、容量線を駆動するための回路構成が複雑化してしまう。
本発明は、このような事情に鑑みてなされたもので、その目的とするところは、回路構成の複雑化を抑えつつ、データ線の電圧振幅を一部抑えた上で、表示の高品位化を図ることが可能な電気光学装置、その駆動回路および電子機器を提供することにある。

上記目的を達成するために、複数行の走査線と、複数列のデータ線と、前記複数行の走査線の各行に対応して設けられた第１および第２容量線と、前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられ、各々は、一端が自身に対応するデータ線に接続されるとともに、自身に対応する走査線が選択されたときに導通状態となる画素スイッチング素子と、前記画素スイッチング素子と、コモン信号が供給されるコモン電極との間に介挿された画素容量と、前記画素容量の一端と前記走査線に対応して設けられた第１または第２容量線のいずれか一方との間に介挿された蓄積容量と、を含む画素と、を有する電気光学装置の駆動回路であって、前記走査線を所定の順番で選択する走査線駆動回路と、前記複数行の走査線のうち、奇数行または偶数行のいずれか一方の走査線に対応して設けられた第１容量線に前記コモン信号を供給し、当該一方の走査線に対応して設けられた第２容量線を、自身に対応する走査線が選択されたときに、前記コモン信号の電圧から所定値だけ高位または低位のいずれか一方にシフトした電圧とし、当該一方の走査線に対して所定数行だけ離間した走査線が選択されてから再び当該一方の走査線が選択されるまで、前記コモン信号の電圧に維持する容量線駆動回路と、選択された走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を、データ線を介して供給するデータ線駆動回路と、を具備し、前記コモン信号が、低位側電圧と高位側電圧とで１または複数フレームの期間毎に交互に切り替わる構成としても、表示の高品位化を図ることが可能となるとともに、ノイズ等による影響を排除することができる。
この構成において、前記容量線駆動回路は、前記複数行の走査線のうち、奇数行または偶数行のいずれか他方の走査線に対応して設けられた第１容量線に前記コモン信号を供給し、当該他方の走査線に対応して設けられた第２容量線を、自身に対応する走査線が選択されたときに、前記コモン信号の電圧から前記所定値だけ高位または低位のいずれか他方にシフトした電圧とし、当該一方の走査線に対して所定数行だけ離間した走査線が選択されてから再び当該一方の走査線が選択されるまで、前記コモン信号の電圧に維持しても良いし、前記複数行の走査線のうち、奇数行または偶数行のいずれか他方の走査線に対応して設けられた第１容量線を、自身に対応する走査線が選択されたときに、前記コモン信号の電圧から所定値だけ高位または低位のいずれか他方にシフトした電圧とし、当該一方の走査線に対して所定数行だけ離間した走査線が選択されてから再び当該一方の走査線が選択されるまで、前記コモン信号の電圧に維持し、当該他方の走査線に対応して設けられた第２容量線に前記コモン信号を供給しても良い。
本発明において、当該複数行の走査線に対応する画素のうち、奇数列に対応するものの蓄積容量は、自身に対応する画素容量の一端と前記第１容量線との間に介挿され、偶数列に対応するものの蓄積容量は、自身に対応する画素容量の一端と前記第２容量線との間に介挿された構成とするか、または、当該複数行の走査線に対応する画素のうち、奇数行奇数列および偶数行偶数列に対応するものの蓄積容量は、自身に対応する画素容量の一端と前記第１容量線との間に介挿され、奇数行偶数列および偶数行奇数列に対応するものの蓄積容量は、自身に対応する画素容量の一端と前記第２容量線との間に介挿された構成が好ましい。このような構成にすると、画素容量に対する書込極性が行および列毎に交互に反転するドット反転となる。なお、本発明において奇数、偶数とは、連続して配列する行または列について、１本おきに特定するための相対的な概念に過ぎない。同様に、第１、第２容量線は、１行につき２本ある容量線のうち、いずれかを特定するための概念に過ぎない。
なお、本発明は、電気光学装置の駆動回路のみならず、電気光学装置としても、さらには、当該電気光学装置を有する電子機器としても概念することが可能である。

以下、本発明の実施の形態について図面を参照して説明する。

＜第１実施形態＞
まず、本発明の第１実施形態について説明する。図１は、本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、表示領域１００を有し、この表示領域１００の周辺に、制御回路２０、走査線駆動回路１４０、容量線駆動回路１５０、データ線駆動回路１９０が配置した構成となっている。このうち、表示領域１００は、画素１１０が配列する領域であり、本実施形態では、３２１行の走査線１１２が行（Ｘ）方向に延在する一方、２４０列のデータ線１１４が列（Ｙ）方向に延在するように、それぞれ設けられるとともに、このうち、最終３２１行目以外の１〜３２０行目の走査線１１２と１〜２４０列目のデータ線１１４との各交差に対応して、画素１１０がそれぞれ設けられている。したがって、本実施形態では、画素１１０が表示領域１００において縦３２０行×横２４０列でマトリクス状に配列することになるが、本発明をこの配列に限定する趣旨ではない。
なお、本実施形態では、３２１行目の走査線１１２は、表示領域１００の垂直走査（画素１１０に対する電圧書込のために走査線を順番に選択する動作）には寄与しないことになる。

一方、本実施形態では、１〜３２０行目の各走査線１１２に対応するように、それぞれ第１容量線１３１および第２容量線１３２の対がＸ方向にそれぞれ延在して設けられている。
本実施形態において画素１１０のうち、奇数（１、３、５、…、２３９）列目のものは、第１容量線１３１に対応し、偶数（２、４、６、…、２４０）列目のものは、第２容量線１３２に対応する。そこで、画素１１０の詳細な構成について説明する。

図２は、画素１１０の構成を示す図であり、ｉ行及びこれに隣接する（ｉ＋１）行と、ｊ列及びこれに隣接する（ｊ＋１）列との交差に対応する２×２の計４画素分の構成が示されている。
なお、本実施形態において、ｉおよび（ｉ＋１）は、画素１１０が配列する行のうち、連続する２行を、行を特定しないで一般的に示す場合の記号であって、１、２、３、…、３２０である。ただし、ｉ、（ｉ＋１）については、走査線１１２に対応する行を説明する場合には、ダミーである３２１行目を含める必要があるので１以上３２１以下の整数となる。
一方、ｊは、画素１１０が配列する列のうち、奇数の列を一般的に示す場合の記号であって、１、３、５、…、２３９である。このため、（ｊ＋１）は、奇数ｊよりも「１」だけ大きい２、４、６、…、２４０の偶数である。

図２に示されるように、各画素１１０は、画素スイッチング素子として機能するｎチャネル型の薄膜トランジスタ（thin film transistor：以下単に「ＴＦＴ」と略称する）１１６と、画素容量（液晶容量）１２０と、蓄積容量１３０とを有する。各画素１１０については、蓄積容量１３０の接続先を除けば、互いに同一構成なので、ｉ行ｊ列に位置するもので代表して説明すると、当該ｉ行ｊ列の画素１１０において、ＴＦＴ１１６のゲート電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線１１４に接続され、そのドレイン電極は画素容量１２０の一端たる画素電極１１８に接続されている。
画素容量１２０の他端はコモン電極１０８である。このコモン電極１０８は、図１に示されるように全ての画素１１０にわたって共通であり、コモン信号Ｖcomが供給される。なお、本実施形態においてコモン信号Ｖcomは、後述するように電圧ＬＣcomであり、時間的に一定である。

また、ｉ行目であって奇数ｊ列の画素１１０における蓄積容量１３０は、一端が画素電極１１８（ＴＦＴ１１６のドレイン電極）に接続されるとともに、他端がｉ行目の第１容量線１３１に接続されている。なお、ｉ行目であって偶数（ｊ＋１）列の画素１１０における蓄積容量１３０は、一端が画素電極１１８に接続される点は、奇数列目と同様であるが、他端がｉ行目の第２容量線１３２に接続されている。
なお、奇数列目と偶数列目の蓄積容量１３０における容量値は互いに同じであり、それぞれＣsとそれぞれ表記している。また、画素容量１２０における容量値を、Ｃpixと表記している。
一方、図２において、Ｙｉ、Ｙ（ｉ＋１）は、それぞれｉ、（ｉ＋１）行目の走査線１１２に供給される走査信号を示し、また、Ｃa−ｉ、Ｃb−ｉは、それぞれｉ行目に対応する第１容量線１３１および第２容量線１３２における電圧を示している。

表示領域１００は、画素電極１１８が形成された素子基板とコモン電極１０８が形成された対向基板との一対の基板同士を、電極形成面が互いに対向するように一定の間隙を保って貼り合わせるとともに、この間隙に液晶１０５を封止した構成となっている。このため、画素容量１２０は、画素電極１１８とコモン電極１０８とで誘電体の一種である液晶１０５を挟持したものとなって、画素電極１１８とコモン電極１０８との差電圧を保持する構成となっている。この構成において、画素容量１２０の透過光量は、当該保持電圧の実効値に応じて変化する。なお、本実施形態では説明の便宜上、画素容量１２０において保持される電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒色表示になるノーマリーホワイトモードであるとする。

説明を再び図１に戻すと、制御回路２０は、各種の制御信号を出力して電気光学装置１０における各部の制御等をするとともに、第１容量信号Ｖc1aを第１給電線１８１に、第２容量信号Ｖc1bを第２給電線１８２に、第３容量信号Ｖc2を第３給電線１８４に、それぞれ供給する。さらに、制御回路２０は、後述するオフ電圧Ｖoffをオフ電圧給電線１８６に供給し、オン電圧Ｖonをオン電圧給電線１８８に供給するほか、コモン信号Ｖcomをコモン電極１０８に供給する。

表示領域１００の周辺には、走査線駆動回路１４０や、容量線駆動回路１５０、データ線駆動回路１９０などの周辺回路が設けられている。このうち、走査線駆動回路１４０は、制御回路２０による制御にしたがって、１フレームの期間にわたって走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙ３２０、Ｙ３２１を、それぞれ１、２、３、…、３２０、３２１行目の走査線１１２に供給するものである。すなわち、走査線駆動回路１４０は、走査線を１、２、３、…、３２０、３２１行目という順番で選択するとともに、選択した走査線への走査信号を選択電圧Ｖddに相当するＨレベルとし、それ以外の走査線への走査信号を非選択電圧（接地電位Ｇnd）に相当するＬレベルとする。

なお、詳細には、走査線駆動回路１４０は、図４に示されるように、制御回路２０から供給されるスタートパルスＤyをクロック信号Ｃlyにしたがって順次シフトすること等によって、走査信号Ｙ１、Ｙ２、Ｙ３、Ｙ４、…、Ｙ３２０、Ｙ３２１を出力する。
また、本実施形態において１フレームの期間とは、図４に示されるように、走査信号Ｙ１がＨレベルになってから走査信号Ｙ３２０がＬレベルになるまで有効走査期間Ｆaと、それ以外の期間である期間、すなわち、ダミーの走査信号Ｙ３２１がＨレベルとなってから走査信号Ｙ１が再びＨレベルとなるまでの帰線期間とを含む。また、１行の走査線１１２が選択される期間が水平走査期間（Ｈ）である。

容量線駆動回路１５０は、本実施形態では、各行に対応して設けられたＴＦＴ５１〜５６の組から構成される。ここで、ｉ行目に対応するＴＦＴ５１〜５６について説明すると、当該ＴＦＴ５１（第１トランジスタ）のゲート電極と当該ＴＦＴ５２（第２トランジスタ）のゲート電極とは、いずれもｉ行目の走査線１１２に共通接続されるが、当該ＴＦＴ５１のソース電極は第１給電線１８１に接続され、当該ＴＦＴ５２のソース電極は第２給電線１８２に接続されている。
また、ｉ行目に対応するＴＦＴ５３（第３トランジスタ）とＴＦＴ５４（第４トランジスタ）のソース電極は、いずれも第３給電線１８４に共通接続されている。一方、ｉ行目に対応するＴＦＴ５５（第５トランジスタ）のゲート電極は、ｉ行目の走査線１１２に接続され、そのソース電極は、オフ電圧給電線１８６に接続されている。
ｉ行目に対応するＴＦＴ５６（第６トランジスタ）のゲート電極は、ｉ行目の次に選択される（ｉ＋１）行目の走査線１１２に接続され、そのソース電極は、オン電圧給電線１８８に接続されている。

そして、ＴＦＴ５５、５６の共通ドレイン電極が、ＴＦＴ５３、５４の共通ゲート電極に接続されている。さらに、ｉ行目に対応するＴＦＴ５１、５３の共通ドレイン電極が、ｉ行目の第１容量線１３１に接続され、ｉ行目に対応するＴＦＴ５２、５４の共通ドレイン電極が、ｉ行目の第２容量線１３２に接続されている。
なお、ここでは説明のために、代表してｉ行目で説明しているが、他の行においても同様な構成である。
また、オフ電圧給電線１８６に供給されるオフ電圧Ｖoffは、それがＴＦＴ５３、５４のゲート電極に印加された場合に当該ＴＦＴ５３、５４をともにオフ（ソース・ドレイン電極間を非導通状態）させる電圧であり、オン電圧給電線１８８に供給されるオン電圧Ｖonは、それがＴＦＴ５３、５４のゲート電極に印加された場合に当該ＴＦＴ５３、５４をともにオン（ソース・ドレイン電極間を導通状態）させる電圧である。

データ線駆動回路１９０は、走査線駆動回路１４０により選択される走査線１１２に位置する画素１１０の階調に応じた電圧であって、極性指示信号Ｐolに対応する電圧のデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０を、１、２、３、…、２４０列目のデータ線１１４にそれぞれ供給するものである。
ここで、データ線駆動回路１９０は、縦３２０行×横２４０列のマトリクス配列に対応した記憶領域（図示省略）を有し、各記憶領域には、それぞれに対応する画素１１０の階調値（明るさ）を指定する表示データＤaが記憶される。各記憶領域に記憶される表示データＤaは、表示内容に変更が生じた場合に、制御回路２０によってアドレスとともに変更後の表示データＤaが供給されて書き換えられる。
データ線駆動回路１９０は、選択される走査線１１２に位置する画素１１０の表示データＤaを記憶領域から読み出すとともに、当該階調値に応じた電圧であって極性に応じた電圧のデータ信号に変換してデータ線１１４に供給する動作を、選択される走査線１１２に位置する１〜２４０列のそれぞれについて実行する。

極性指示信号Ｐolは、本実施形態では、Ｈレベルであれば、奇数行奇数列（および偶数行偶数列）の画素に対して正極性書込を、奇数行偶数列（および偶数行奇数列）の画素に対して負極性書込を、それぞれ指定する一方、反対にＬレベルであれば、奇数行奇数列（および偶数行偶数列）の画素に対して負極性書込を、奇数行偶数列（および偶数行奇数列）の画素に対して正極性書込を、それぞれ指定する信号であり、図４に示されるように、１フレームの期間において水平走査期間（Ｈ）毎に極性反転する。すなわち、本実施形態では、行および列毎に書込極性を反転させるドット反転方式としている。
なお、極性指示信号Ｐolは、隣接するフレームの期間同士に着目したときに同一走査線が選択される水平走査期間でみても論理反転の関係、すなわち、隣接するフレームの期間同士で比較したときに互いに位相が１８０度シフトした関係となっている。このように極性反転する理由は、液晶に直流成分が印加されることによる劣化を防止するためである。 また、本実施形態における書込極性については、画素容量１２０に対して階調に応じた電圧を保持させる際に、画素電極１１８の電圧がコモン電極１０８よりも高位側である場合を正極性といい、低位側である場合を負極性という。一方、電圧については、特に説明のない限り、電源の接地電位Ｇndを基準としている。

なお、制御回路２０は、クロック信号Ｃlyの論理レベルが遷移するタイミングにおいてラッチパルスＬpをデータ線駆動回路１９０に供給する。上述したように、走査線駆動回路１４０は、スタートパルスＤyをクロック信号Ｃlyにしたがって順次シフトすること等によって、走査信号Ｙ１、Ｙ２、Ｙ３、Ｙ４、…、Ｙ３２０、Ｙ３２１を出力するので、走査線が選択される期間の開始タイミングは、クロック信号Ｃlyの論理レベルが遷移するタイミングである。したがって、データ線駆動回路１９０は、例えばラッチパルスＬpを１フレームの期間にわたってカウントし続けることによって何行目の走査線が選択されるのか、および、ラッチパルスＬpの供給タイミングによって走査線の選択の開始タイミングを知ることができる。

なお、本実施形態において、素子基板には、表示領域１００における走査線１１２や、データ線１１４、第１容量線１３１、第２容量線１３２、ＴＦＴ１１６、画素電極１１８、蓄積容量１３０に加えて、容量線駆動回路１５０におけるＴＦＴ５１〜５６や、第１給電線１８１、第２給電線１８２、第３給電線１８４、オフ電圧給電線１８６、オン電圧給電線１８８なども形成される。

図３は、このような素子基板のうち、容量線駆動回路１５０と表示領域１００との境界付近の構成を示す平面図である。
この図に示されるように、本実施形態では、ＴＦＴ１１６、５１〜５６は、アモルファスシリコン型であって、そのゲート電極が半導体層よりも下側（紙面奥側）に位置するボトムゲート型である。
詳細には、第１導電層となるゲート電極層のパターニングによって、走査線１１２や、第１容量線１３１、第２容量線１３２、ＴＦＴのゲート電極が形成され、その上にゲート絶縁膜（図示省略）が形成され、さらにＴＦＴの半導体層が島状に形成されている。この半導体層の上には、保護層を介して第２導電層となるＩＴＯ（indium tin oxide）層のパターニングにより、矩形形状の画素電極１１８が形成され、さらに、第３導電層となるアルミニウムなどの金属層のパターニングによって、ＴＦＴのソース電極や、ドレイン電極とともに、データ線１１４、第１給電線１８１、第２給電線１８２、第３給電線１８４、オフ電圧給電線１８６、オン電圧給電線１８８など、各種の接続配線が形成されている。

各行の走査線１１２は、表示領域１００においては上述したようにＸ方向に延在して設けられる。
ここで、ｉ行目の走査線１１２は、容量線駆動回路１５０においてＹ（下）方向に分岐する部分を２箇所有し、このうち、一方がＴＦＴ５１、５２の共通ゲート電極となり、他方がＴＦＴ５５のゲート電極となっている。なお、ｉ行目の走査線１１２は、図示していないが、１行上の（ｉ−１）行目に対応するＴＦＴ５６のゲート電極となるように上方向に分岐する部分を有する。
ＴＦＴ５１、５３の共通ドレイン電極６１は、上記第３導電膜をパターニングしたものであり、上記保護層およびゲート絶縁膜を貫通するコンタクトホール（図において×印）を介して、ｉ行目の第１容量線１３１に接続されている。同様に、ＴＦＴ５２、５４の共通ドレイン電極６２は、コンタクトホールを介して、ｉ行目の第２容量線１３２に接続されている。
一方、第２給電線１８２は、１行につき１箇所設けられたコンタクトホールを介して、ゲート電極層をパターニングした配線６５に接続され、さらに、配線６５は、第３導電膜をパターニングしたＴＦＴ５２のソース電極６６にコンタクトホールを介して接続されている。
なお、第１給電線１８１のうち、ＴＦＴの半導体層と重なる部分（幅広部分）が、ＴＦＴ５１のソース電極となる。また、第３給電線１８４のうち、ＴＦＴの半導体層と重なる部分が、ＴＦＴ５３、５４の共通ソース電極となる。

一方、ＴＦＴ５５、５６の共通ドレイン電極６３は、上記第３導電膜をパターニングしたものであり、コンタクトホールを介して、ＴＦＴ５３、５４の共通ゲート電極６４に接続されている。
なお、オフ電圧給電線１８６のうち、ＴＦＴの半導体層と重なる部分が、ＴＦＴ５５のソース電極となり、また、オン電圧給電線１８８のうち、ＴＦＴの半導体層と重なる部分が、ＴＦＴ５６のソース電極となる。

奇数列の画素に対応する蓄積容量１３０は、画素電極１１８の下層において幅広となるように形成された第１容量線１３１の部分と当該画素電極１１８とにより上記ゲート絶縁膜を誘電体として挟持した構成であり、偶数列の蓄積容量１３０は、同様に、画素電極１１８の下層において幅広となるように形成された第２容量線１３２の部分と当該画素電極１１８とにより上記ゲート絶縁膜を誘電体として挟持した構成である。
なお、画素電極１１８と対向するコモン電極１０８は、対向基板に形成されるので、素子基板の平面図を示す図３には現れない。

図３は、あくまでも一例であり、ＴＦＴの型については他の構造、例えばゲート電極の配置でいえばトップゲート型としても良いし、プロセスでいえばポリシリコン型としても良い。また、容量線駆動回路１５０の素子を表示領域１００に造り込むのではなく、ＩＣチップを素子基板側に実装する構成としても良い。
ＩＣチップを素子基板側に実装する場合、走査線駆動回路１４０、容量線駆動回路１５０を、データ線駆動回路１９０とともに半導体チップとしてまとめても良いし、それぞれ別々のチップとしても良い。また、制御回路２０については、ＦＰＣ（flexible printed circuit）基板等を介して接続しても良いし、半導体チップとして素子基板に実装する構成としても良い。
また、本実施形態を透過型ではなく反射型とする場合には、画素電極１１８について反射性の導電層をパターニングしたものとしても良いし、別途の反射性金属層をパターニングしても良い。さらに、透過型および反射型の両者を組み合わせた、いわゆる半透過半反射型としても良い。

次に、本実施形態に係る電気光学装置１０の動作について説明する。
上述したように本実施形態において、制御回路２０は、極性指示信号Ｐolについて水平走査期間（Ｈ）毎に極性反転させる。このため、極性指示信号Ｐolは、図４に示されるように、あるフレーム（「ｎフレーム」と表記している）の期間の最初にＨレベルとなり、以下、水平走査期間（Ｈ）毎に極性を反転し、次の（ｎ＋１）フレームの期間の最初にＬレベルとなり、以下、水平走査期間（Ｈ）毎に極性を反転する。
また、本実施形態において制御回路２０は、第１容量信号Ｖc1aについて、極性指示信号ＰolをＨレベルとするときには電圧Ｖslとし、極性指示信号ＰolをＬレベルとするときには電圧Ｖshとする一方、第２容量信号Ｖc1bについて、極性指示信号ＰolをＨレベルとするときには電圧Ｖshとし、極性指示信号ＰolをＬレベルとするときには電圧Ｖslとする。また、制御回路２０は、第３容量信号Ｖc2については、コモン電極１０８と同じ電圧ＬＣcomで時間的に一定とする。
ここで、電圧Ｖshは、電圧ＬＣcomよりも電圧ΔＶだけ高位であり、電圧Ｖslは、電圧ＬＣcomよりも電圧ΔＶだけ低位である。このため、第１容量信号Ｖc1aと第２容量信号Ｖc1bとは、極性指示信号Ｐolのレベルに応じて、電圧ＬＣcomを基準にして対称な電圧Ｖsl、Ｖshとを、互いに排他的に選択するとともに、水平走査期間（Ｈ）毎に切り替わる構成となっている。

ｎフレームにおいては、走査線駆動回路１４０によって最初に１行目の走査線１１２が選択されるので、走査信号Ｙ１がＨレベルになる。
一方、走査信号Ｙ１がＨレベルになるタイミングにおいてラッチパルスＬpが出力されると、データ線駆動回路１９０は、１行目であって１、２、３、…、２４０列目の画素の表示データＤaを読み出すとともに、極性指示信号ＰolがＨレベルであるので、奇数列については、読み出した列の表示データＤaに対応した電圧であって、かつ、正極性に対応した電圧（この意味については後述する）に変換する一方、偶数列については、読み出した列の表示データＤaに対応した電圧であって、かつ、負極性に対応した電圧（この意味についても後述する）に変換する。
そして、データ線駆動回路１９０は、それぞれの各列において変換した電圧を、データ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０として、それぞれ１、２、３、…、２４０列のデータ線１１４に供給する。
走査信号Ｙ１がＨレベルになると、１行１列〜１行２４０列の画素におけるＴＦＴ１１６がオンするので、これらの画素電極１１８には、データ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０が印加される。このため、１行１列〜１行２４０列の画素容量１２０には、データ信号Ｘ１〜Ｘ２４０とコモン電極１０８の電圧ＬＣcomとの差電圧が書き込まれる。

また、走査信号Ｙ１がＨレベルになると、容量線駆動回路１５０にあっては、１行目のＴＦＴ５５がオンするので、１行目のＴＦＴ５３、５４のゲート電極には、オフ電圧給電線１８６のオフ電圧Ｖoffが印加されるので、当該ＴＦＴ５３、５４がオフする。一方、走査信号Ｙ１がＨレベルになると、１行目のＴＦＴ５１、５２がオンする。
このため、１行目に対応する第１容量線１３１は、第１容量信号Ｖc1aが供給される第１給電線１８１に接続され、同じく１行目に対応する第２容量線１３２は、第２容量信号Ｖc1bが供給される第２給電線１８２に接続される。このため、走査信号Ｙ１がＨレベルとなる期間において、１行目に対応する第１容量線１３１は、第１容量信号Ｖc1aの電圧Ｖslとなり、１行目に対応する第２容量線１３２は、第２容量信号Ｖc1bの電圧Ｖshとなる。
したがって、１行１列〜１行２４０列の画素のうち、奇数列の蓄積容量１３０は、自身に対応するデータ信号と第１容量線１３１の電圧Ｖslとの差電圧が書き込まれ、偶数列の蓄積容量１３０は、自身に対応するデータ信号と第２容量線１３２の電圧Ｖshとの差電圧が書き込まれる。

次に走査信号Ｙ１がＬレベルになるとともに、走査信号Ｙ２がＨレベルになる。
ここで、走査信号Ｙ１がＬレベルになると、容量線駆動回路１５０にあっては、１行目のＴＦＴ５５がオフするが、走査信号Ｙ２がＨレベルになることにより１行目のＴＦＴ５６がオンする。このため、１行目のＴＦＴ５３、５４のゲート電極には、オン電圧給電線１８８のオン電圧Ｖonが印加されるので、当該ＴＦＴ５３、５４がオンする。一方、走査信号Ｙ１がＬレベルになることにより１行目のＴＦＴ５１、５２がオフする。
このため、走査信号Ｙ２がＨレベルになると、１行目に対応する第１容量線１３１および第２容量線１３２は、それぞれ第３容量信号Ｖc2が供給される第３給電線１８４に接続されるので、電圧ＬＣcomとなり、走査信号Ｙ１がＨレベルであったときと比較して、第１容量線１３１については電圧ΔＶだけ上昇し、反対に、第２容量線１３２については電圧ΔＶだけ低下する。
一方、走査信号Ｙ１がＬレベルになると、１行１列〜１行２４０列の画素におけるＴＦＴ１１６がオフする。このため、１行目のうち、奇数列の画素容量１２０および蓄積容量１３０の直列接続において、画素容量１２０の他端であるコモン電極１０８が電圧ＬＣcomで一定に保たれた状態で、蓄積容量１３０の他端である第１容量線１３１が電圧ΔＶだけ上昇するので、走査信号Ｙ１がＨレベルとなったときに画素容量１２０および蓄積容量１３０に蓄積された電荷が配分され直されて、画素容量１２０の差電圧が変動することになる。
偶数列の画素では、画素容量１２０および蓄積容量１３０の直列接続において、画素容量１２０の他端であるコモン電極１０８が電圧ＬＣcomで一定に保たれた状態で、蓄積容量１３０の他端である第２容量線１３２が電圧ΔＶだけ低下するので、奇数列と同様に、走査信号Ｙ１がＨレベルとなったときに画素容量１２０および蓄積容量１３０に蓄積された電荷が配分され直されて、画素容量１２０の差電圧が変動することになる。
なお、この電圧の変動については後述する。

一方、走査信号Ｙ２がＨレベルになるタイミングにおいてラッチパルスＬpが出力されると、データ線駆動回路１９０は、２行目であって１、２、３、…、２４０列目の画素の表示データＤaを読み出すとともに、極性指示信号ＰolがＬレベルに極性反転するので、奇数列については、読み出した列の表示データＤaに対応した電圧であって、かつ、負極性に対応した電圧に変換する一方、偶数列については、読み出した列の表示データＤaに対応した電圧であって、かつ、正極性に対応した電圧に変換し、それぞれデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０として、１、２、３、…、２４０列のデータ線１１４に供給する。
走査信号Ｙ２がＨレベルであれば、２行１列〜２行２４０列の画素におけるＴＦＴ１１６がオンするので、２行１列〜２行２４０列の画素容量１２０には、データ信号Ｘ１〜Ｘ２４０と電圧ＬＣcomとの差電圧が書き込まれることになる。

また、ｎフレームにおいて走査信号Ｙ２がＬレベルになる期間において極性指示信号Ｐolが極性反転すると、第１容量信号Ｖc1aは電圧Ｖshとなり、第２容量信号Ｖc1bは電圧Ｖslとなる。走査信号Ｙ２がＬレベルになると、容量線駆動回路１５０にあっては、２行目のＴＦＴ５５がオンするので、２行目のＴＦＴ５３、５４がオフする。一方、走査信号Ｙ２がＨレベルになると、２行目のＴＦＴ５１、５２がオンする。このため、２行目に対応する第１容量線１３１は、第１容量信号Ｖc1aの電圧Ｖshとなり、２行目に対応する第２容量線１３２は、第２容量信号Ｖc1bの電圧Ｖslとなる。
したがって、２行１列〜２行２４０列の画素のうち、奇数列の蓄積容量１３０は、自身に対応するデータ信号と電圧Ｖshとの差電圧が書き込まれ、偶数列の蓄積容量１３０は、自身に対応するデータ信号と電圧Ｖslとの差電圧が書き込まれることになる。

続いて、走査信号Ｙ２がＬレベルになるとともに、走査信号Ｙ３がＨレベルになる。
ここで、容量線駆動回路１５０にあっては、走査信号Ｙ２がＬレベルになることにより、１行目のＴＦＴ５６がオフするので、１行目のＴＦＴ５３、５４のゲート電極は、電気的にいずれの部分とも接続されないハイ・インピーダンス状態となるが、その寄生容量によってＴＦＴ５６のオフ直前の状態であるオン電圧Ｖonに保たれる。このため、１行目のＴＦＴ５３、５４のオンが継続するので、１行目の第１容量線１３１および第２容量線１３２は、第３容量信号Ｖc2の電圧ＬＣcomに保たれる。
したがって、以降、１行目の画素容量１２０にあっては、走査信号Ｙ２がＨレベルとなることにより変動した電圧に固定されることになる。

一方、容量線駆動回路１５０において、２行目について着目すると、走査信号Ｙ２がＬレベルになることにより、２行目のＴＦＴ５５がオフするが、走査信号Ｙ３がＨレベルになることにより２行目のＴＦＴ５６がオンする。このため、２行目のＴＦＴ５３、５４がオンする一方、走査信号Ｙ１がＬレベルになることにより１行目のＴＦＴ５１、５２がオフする。したがって、走査信号Ｙ３がＨレベルになると、２行目に対応する第１容量線１３１および第２容量線１３２は、それぞれ第３給電線１８４に接続されるので、電圧ＬＣcomとなり、走査信号Ｙ２がＨレベルであったときと比較して、第１容量線１３１については電圧ΔＶだけ低下し、反対に、第２容量線１３２については電圧ΔＶだけ上昇する。
したがって、ｎフレームにおいて走査信号Ｙ３がＨレベルになると、２行目のうち、奇数列の画素容量１２０および蓄積容量１３０の直列接続において、画素容量１２０の他端が電圧ＬＣcomで一定に保たれた状態で、蓄積容量１３０の他端が電圧ΔＶだけ低下するので、走査信号Ｙ２がＨレベルとなったときに画素容量１２０および蓄積容量１３０に蓄積された電荷が配分され直されて、画素容量１２０の差電圧が変動することになる。
一方、偶数列の画素では、画素容量１２０および蓄積容量１３０の直列接続において、画素容量１２０の他端が電圧ＬＣcomで一定に保たれた状態で、蓄積容量１３０の他端が電圧ΔＶだけ上昇するので、同様に画素容量１２０の差電圧が変動することになる。
なお、走査信号Ｙ３がＨレベルになると、走査信号Ｙ１がＨレベルであったときと同様な電圧書き込み動作が３行１列〜３行２４０列の画素容量１２０および蓄積容量１３０に対して実行される。

続いて、走査信号Ｙ３がＬレベルになるとともに、走査信号Ｙ４がＨレベルになる。
容量線駆動回路１５０にあっては、走査信号Ｙ３がＬレベルになることにより、２行目のＴＦＴ５６がオフするので、２行目のＴＦＴ５３、５４のゲート電極はハイ・インピーダンス状態となるが、その寄生容量によってオン電圧Ｖonに保たれる。このため、２行目のＴＦＴ５３、５４のオンが継続するので、２行目の第１容量線１３１および第２容量線１３２は、第３容量信号Ｖc2の電圧ＬＣcomに保たれる。したがって、以降、２行目の画素容量１２０にあっては、走査信号Ｙ３がＨレベルとなったときに変動した電圧に固定されることになる。
なお、走査信号Ｙ４がＨレベルになると、走査信号Ｙ２がＨレベルであったときと同様な電圧書き込み動作が４行１列〜４行２４０列の画素容量１２０および蓄積容量１３０に対して実行される。

ｎフレームでは、以降同様な動作が繰り返される。
すなわち、ｎフレームにおいて、奇数行目の走査線が選択されて当該走査線への走査信号がＨレベルになると、１行前の偶数行目の画素では、画素容量１２０および蓄積容量１３０に書き込まれた差電圧が変動する（ただし、奇数列と偶数列とでは変動方向が異なる）一方、当該奇数行目のうち、奇数列の画素では、表示データＤaに対応したデータ信号の電圧と電圧ＬＣcomとの差電圧が画素容量１２０に書き込まれるとともに、当該データ信号の電圧と第１容量線１３１の電圧Ｖslとの差電圧が書き込まれ、また、偶数列の画素では、表示データＤaに対応したデータ信号の電圧と電圧ＬＣcomとの差電圧が画素容量１２０に書き込まれるとともに、当該データ信号の電圧と第２容量線１３２の電圧Ｖshとの差電圧が書き込まれることになる。
また、ｎフレームにおいて、偶数行目の走査線が選択されて当該走査線への走査信号がＨレベルになると、１行前の奇数行目の画素では、画素容量１２０および蓄積容量１３０に書き込まれた差電圧が変動する（ただし、奇数列と偶数列とでは変動方向が異なる）一方、当該偶数行目のうち、奇数列の画素では、表示データＤaに対応したデータ信号の電圧と電圧ＬＣcomとの差電圧が画素容量１２０に書き込まれるとともに、当該データ信号の電圧と第１容量線１３１の電圧Ｖs hとの差電圧が書き込まれ、また、偶数列の画素では、表示データＤaに対応したデータ信号の電圧と電圧ＬＣcomとの差電圧が画素容量１２０に書き込まれるとともに、当該データ信号の電圧と第２容量線１３２の電圧Ｖslとの差電圧が書き込まれることになる。
なお、３２１行目の走査線１１２には画素が存在しないので、走査信号Ｙ３２１がＨレベルになったときには、１行前の３２０行目に対応するＴＦＴ５６をオンさせて、３２０行目の第１容量線１３１および第２容量線１３２を第３給電線１８４の電圧ＬＣcomに固定させるための動作のみが実行される。

次の（ｎ＋１）フレームでは、極性指示信号Ｐolの位相が１８０度シフトするので、奇数行目の走査線への走査信号がＨレベルになると、１行前の偶数行目の画素では、画素容量１２０および蓄積容量１３０に書き込まれた差電圧が変動する一方、当該奇数行目のうち、奇数列の画素では、表示データＤaに対応したデータ信号の電圧と電圧ＬＣcomとの差電圧が画素容量１２０に書き込まれるとともに、当該データ信号の電圧と第１容量線１３１の電圧Ｖshとの差電圧が書き込まれ、また、偶数列の画素では、表示データＤaに対応したデータ信号の電圧と電圧ＬＣcomとの差電圧が画素容量１２０に書き込まれるとともに、当該データ信号の電圧と第２容量線１３２の電圧Ｖslとの差電圧が書き込まれることになる。
また、（ｎ＋１）フレームにおいて、偶数数行目の走査線への走査信号がＨレベルになると、１行前の奇数行目の画素では、１行前の奇数行目の画素では、画素容量１２０および蓄積容量１３０に書き込まれた差電圧が変動する一方、当該偶数行目のうち、奇数列の画素では、表示データＤaに対応したデータ信号の電圧と電圧ＬＣcomとの差電圧が画素容量１２０に書き込まれるとともに、当該データ信号の電圧と第１容量線１３１の電圧Ｖslとの差電圧が書き込まれ、また、偶数列の画素では、表示データＤaに対応したデータ信号の電圧と電圧ＬＣcomとの差電圧が画素容量１２０に書き込まれるとともに、当該データ信号の電圧と第２容量線１３２の電圧Ｖshとの差電圧が書き込まれることになる。

次に、容量線における電圧ΔＶの変化によって画素容量１２０および蓄積容量１３０に蓄積された電荷が再配分されて、画素容量１２０の差電圧が変動する点について説明する。
図７は、ｎフレームにおける奇数ｉ行目であって奇数ｊ列と、これに隣接する偶数（ｊ＋１）列との画素における画素容量１２０の電圧変動を示す図である。
まず、走査信号ＹｉがＨレベルになると、図７（ａ）に示されるように、ｉ行ｊ列およびｉ行（ｊ＋１）列のＴＦＴ１１６がオンする。このため、ｉ行ｊ列の画素では、データ信号Ｘｊが画素容量１２０の一端（画素電極１１８）と蓄積容量１３０の一端とにそれぞれ印加され、ｉ行（ｊ＋１）列の画素では、データ信号Ｘ（ｊ＋１）が画素容量１２０の一端と蓄積容量１３０の一端とにそれぞれ印加される。
一方、ｎフレームにおいて走査信号ＹｉがＨレベルであれば、容量線駆動回路１５０においてｉ行目に対応するＴＦＴ５１、５２がオンするので、ｉ行目にあっては、第１容量線１３１の電圧Ｃa−ｉはＶslとなり、第２容量線１３２の電圧Ｃb−ｉはＶshとなるのは上述した通りである。
ここで、ｉ行ｊ列の画素に対応するデータ信号Ｘｊの電圧をＶaとし、ｉ行（ｊ＋１）列の画素に対応するデータ信号Ｘ（ｊ＋１）の電圧をＶbとしたとき、走査信号ＹｉがＨレベルである期間において、ｉ行ｊ列の画素容量１２０および蓄積容量１３０の一端にはそれぞれ電圧Ｖaが印加される一方、ｉ行（ｊ＋１）列の画素容量１２０および蓄積容量１３０の一端にはそれぞれ電圧Ｖbが印加される。

次に、走査信号ＹｉがＬレベルになると、図７（ｂ）に示されるように、ｉ行ｊ列およびｉ行（ｊ＋１）列のＴＦＴ１１６がオフする。また、走査信号ＹｉがＬレベルになると、次の走査信号Ｙ（ｉ＋１）がＨレベルになるので（図７（ｂ）においては（ｉ＋１）行を図示省略している）、容量線駆動回路１５０のｉ行目にあっては、ＴＦＴ５１、５２がオフする一方、ＴＦＴ５５、５６がそれぞれオフ、オンする。このため、ｉ行目のＴＦＴ５３、５４がともにオンするので、奇数ｊ列の蓄積容量１３０の他端が接続されるｉ行目の第１容量線１３１と偶数（ｊ＋１）列の蓄積容量１３０の他端が接続されるｉ行目の第２容量線１３２とは、いずれも第３給電線１８４に接続されて、電圧ＬＣcomとなる。このため、走査信号ＹｉがＨレベルであったときと比較して、第１容量線１３１の電圧Ｃa−ｉは電圧ΔＶだけ上昇し、第２容量線１３２の電圧Ｃa−ｉは電圧ΔＶだけ低下する。
これに対し、本実施形態では、コモン電極１０８は電圧ＬＣcomで一定である。したがって、ｉ行ｊ列の画素にあっては、画素容量１２０と蓄積容量１３０との直列接続において、画素容量１２０の他端（コモン電極）が電圧一定に保たれたまま、蓄積容量１３０の他端が電圧ΔＶだけ上昇するので、蓄積容量１３０に蓄えられた電荷が画素容量１２０に移動し、これにより、画素電極１１８の電圧が上昇する。

このため、ｉ行ｊ列の画素において、直列接続点である画素電極１１８の電圧は、
Ｖa＋｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶ
となり、走査信号ＹｉがＨレベルであったときのデータ信号の電圧Ｖaよりも、ｉ行目の第１容量線１３１の電圧変化分ΔＶに、画素容量１２０および蓄積容量１３０の容量比｛Ｃs／（Ｃs＋Ｃpix）｝を乗じた値だけ上昇することになる。
換言すれば、ｉ行目の第１容量線１３１の電圧Ｃa−ｉがΔＶだけ上昇すると、画素電極１１８の電圧は、走査信号ＹｉがＨレベルであったときのデータ信号の電圧Ｖaよりも、｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶ（＝ΔＶpixとする）だけ上昇することになる。

一方、ｉ行（ｊ＋１）列の画素にあっては、画素容量１２０と蓄積容量１３０との直列接続において、画素容量１２０の他端（コモン電極）が電圧一定に保たれたまま、蓄積容量１３０の他端が電圧ΔＶだけ低下するので、画素容量１２０に蓄えられた電荷が画素容量１２０に移動し、これにより、画素電極１１８の電圧が低下する。
このため、ｉ行（ｊ＋１）列の画素において、直列接続点である画素電極１１８の電圧
は、
Ｖb−｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶ
となり、走査信号ＹｉがＨレベルであったときのデータ信号の電圧Ｖbよりも、ｉ行目の第２容量線１３２の電圧変化分ΔＶに、画素容量１２０および蓄積容量１３０の容量比｛Ｃs／（Ｃs＋Ｃpix）｝を乗じた値だけ低下することになる。
なお、いずれも各部の寄生容量は無視している。

ここで、ｎフレームにおいて、極性指示信号ＰolがＨレベルとなって、奇数行奇数列の画素に正極性書込が指定される場合に、データ信号Ｘｊの電圧Ｖaは、その電圧を画素電極１１８に印加した後に当該画素電極が電圧ΔＶpixだけ上昇したときの電圧が、コモン電極１０８の電圧ＬＣcomよりも、ｉ行ｊ列の階調に応じた電圧だけ高位とした電圧Ｖ(+)となるように設定される（図５参照）。
詳細には、本実施形態では、ノーマリーホワイトモードとしているので、図８（ａ）に示されるように、ｉ行ｊ列の画素を白色ｗから黒色ｂまでのいずれかの階調とすべき場合、正極性書込においては電圧ΔＶpixだけ上昇したときにおける階調に応じた画素電極１１８の電圧が、白色ｗに相当する電圧Ｖw(+)から黒色ｂに相当する電圧Ｖb(+)までの範囲Ａであって、階調が低く（暗く）なるにつれて電圧ＬＣcomよりも高位側の電圧とすれば良いので、この階調に応じた電圧よりもΔＶpixだけ低位の電圧となるように、データ信号Ｘｊの電圧Ｖaが設定される。

一方、奇数行偶数列の画素に負極性書込が指定される場合に、データ信号Ｘ（ｊ＋１）の電圧Ｖbは、その電圧を画素電極１１８に印加した後に、当該画素電極が電圧ΔＶpixだけ低下したときの電圧が、コモン電極１０８の電圧ＬＣcomよりも、ｉ行ｊ列の階調に応じた電圧だけ低位とした電圧Ｖ(-)となるように設定される（図６参照）。
すなわち、図８（ｂ）に示されるように、電圧ΔＶpixだけ低下したときにおける階調に応じた画素電極１１８の電圧が、白色ｗに相当する電圧Ｖw(-)から黒色ｂに相当する電圧Ｖb(-)までの範囲Ｃであって、階調が低く（暗く）なるにつれて電圧ＬＣcomよりも低位側の電圧となれば良いので、この階調に応じた電圧よりもΔＶpixだけ高位の電圧となるように、データ信号Ｘ（ｊ＋１）の電圧Ｖbが設定される。

このとき、正極性書込と負極性書込とにおいて電圧範囲が一致するように設定すれば、データ信号の振幅範囲を最も狭く抑えることができる。
すなわち、図８（ａ）において正極性書込に対応するデータ信号の振幅Ｂの中心と、図８（ｂ）において負極性書込に対応するデータ信号の振幅Ｄの中心とが互いに電圧ＬＣcomに一致するように設定するとともに、電圧ΔＶpixだけ上昇したときに、電圧Ｖw(+)から電圧Ｖb(+)までの範囲Ａにシフトし、電圧ΔＶpixだけ下降したときに、電圧Ｖw(-)から電圧Ｖb(-)までの範囲Ｃにシフトするように電圧ΔＶ（＝Ｖsh−ＬＣcom＝ＬＣcom−Ｖsl）を設定すれば良い。
なお、図８（ａ）において正極性書込に対応するデータ信号の振幅Ｂでは、白色ｗ側が低位となり黒色ｂ側が高位となるが、図８（ｂ）において負極性書込に対応するデータ信号の振幅Ｄでは白色ｗ側が高位となり黒色ｂ側が低位となり、階調の関係が逆転する。

図７では、ｎフレームであって奇数ｉ行目に着目し、奇数ｊ列の画素についての、第１容量線１３１の電圧ΔＶの上昇による正極性書込と、偶数（ｊ＋１）列の画素についての、第２容量線１３２の電圧ΔＶの低下とによる負極性書込とについて説明したが、続く偶数（ｉ＋１）行目にあっては、奇数ｊ列の画素については第１容量線１３１の電圧ΔＶの低下による負極性書込が実行され、偶数（ｊ＋１）列の画素については第２容量線１３２の電圧ΔＶの上昇による正極性書込が実行される。
さらに、次の（ｎ＋１）フレームにおいて、奇数ｉ行目にあっては、奇数ｊ列の画素について第１容量線１３１の電圧ΔＶの低下による負極性書込が実行され、偶数（ｊ＋１）列の画素について第２容量線１３２の電圧ΔＶの上昇による正極性書込が実行される一方、偶数（ｉ＋１）行目にあっては、奇数ｊ列の画素について第１容量線１３１の電圧ΔＶの上昇による正極性書込が実行され、偶数（ｊ＋１）列の画素について第２容量線１３２の電圧ΔＶの低下による負極性書込が実行される。

なお、図５は、ｉ行ｊ列における画素電極１１８の電圧Ｐix(i,j)の変化を、走査信号Ｙｉ、Ｙ（ｉ＋１）、ｉ行目の第１容量線１３１の電圧Ｃa−ｉとの関係において示す図であり、奇数行奇数列の画素を代表させている。この図からも判るように、奇数行奇数列の画素では、第１容量線１３１の電圧上昇による正極性書込と第１容量線１３１の電圧低下による負極性書込とが、１フレームの期間毎に実行される。この点については、偶数行偶数列の画素についても同様である。
一方、図６は、ｉ行（ｊ＋１）列における画素電極１１８の電圧Ｐix(i,j+1)の変化を、走査信号Ｙｉ、Ｙ（ｉ＋１）、ｉ行目の第２容量線１３２の電圧Ｃb−ｉとの関係において示す図であり、奇数行偶数列の画素を代表させている。この図からも判るように、奇数行偶数列の画素では、第２容量線１３２の電圧低下による負極性書込と第２容量線１３２の電圧低上昇による正極性書込とが、１フレームの期間毎に実行される。この点については、偶数行奇数列の画素についても同様である。

このため、本実施形態では、画素の書込極性が行および列毎に交互に反転するドット反転となるので、高コントラスト比であって、フリッカを抑えた高品位の表示が可能となる。
また、本実施形態では、正極性書込が指定される場合のデータ信号の電圧範囲Ｂは、負極性書込が指定される場合のデータ信号の電圧範囲Ｄと一致する。このため、本実施形態によれば、階調に応じた電圧を直接印加する場合の電圧範囲Ｊと比較して、半分程度になるので、データ線駆動回路１９０を構成する素子の耐圧が狭くて済むだけでなく、容量が寄生するデータ線１１４における電圧振幅も狭くなるので、その寄生容量により無駄に電力が消費されることもなくなる。
すなわち、コモン電極１０８が電圧ＬＣcomに保たれるとともに、各行に対応して１行設けられた容量線の電圧を一定とした構成を想定した場合に、画素容量１２０を交流駆動するとき、正極性書込が指定されていれば、画素電極１１８に、階調に応じて正極性の電圧Ｖw(+)から電圧Ｖb(+)までの範囲Ａの電圧で書き込み、負極性書込が指定されていれば、画素電極１１８に、階調に応じて正極性の電圧Ｖw(-)から電圧Ｖb(-)までの範囲Ｃの電圧で書き込まなければならない。このため、コモン電極１０８の電圧が一定であって、容量線を電圧一定としたとき、データ信号の電圧が図において範囲Ｊにわたるので、データ線駆動回路１９０を構成する素子の耐圧も範囲Ｊに対応させる必要があるだけでなく、容量が寄生するデータ線１１４において範囲Ｊで電圧が変化すると、その寄生容量により無駄に電力が消費されることにもなるが、本実施形態では、このような不都合が解消されるのである。
なお、正極性書込が指定されたときのデータ信号の電圧範囲と、負極性書込が指定されたときのデータ信号の電圧範囲とを一致させなくても、容量線の電圧変化によりデータ信号の電圧振幅を抑えることはできる。
さらに、本実施形態では、第１容量信号Ｖc1aおよび第２容量信号Ｖc1bは、電圧Ｖsh、Ｖslとで水平走査期間（Ｈ）毎に切り替わるが、互いに排他的（相補的）である。このため、第１給電線１８１および第２給電線１８２の寄生容量によって消費される電力を低減することができる。

なお、この実施形態では、容量線駆動回路１５０の全行において、ＴＦＴ５１のソース電極を第１給電線１８１に、ＴＦＴ５２のソース電極を第２給電線１８２に、それぞれ接続する構成としたが、両者の関係を入れ替えて、ＴＦＴ５１のソース電極を第２給電線１８２に、ＴＦＴ５２のソース電極を第１給電線１８１に、それぞれ接続する構成としても良い。

また、ＴＦＴ５１、５２のソース電極の接続先を入れ替える構成において、図９に示されるように、例えば奇数行について、ＴＦＴ５１のソース電極を第１給電線１８１に、ＴＦＴ５２のソース電極を第２給電線１８２に、それぞれ接続する一方、偶数行については、ＴＦＴ５１のソース電極を第２給電線１８２に、ＴＦＴ５２のソース電極を第１給電線１８１に、それぞれ接続して、行について交互接続した構成としても良い。ここで、図１０は、図９の構成のうち、素子基板における容量線駆動回路１５０と表示領域１００との境界付近の構成を示す平面図であるが、この構成については図３と重複するので、その説明を省略する。

このような構成において、制御回路２０は、図１１に示されるように、ｎフレームにわたって第１容量信号Ｖc1aを電圧Ｖslとし、第２容量信号Ｖc1bを電圧Ｖshとする一方、次の（ｎ＋１）フレームにわたって、第１容量信号Ｖc1aを電圧Ｖshとし、第２容量信号Ｖc1bを電圧Ｖslとする。
この構成において、奇数行奇数列（および偶数行偶数列）の画素電極については、図５に示されるように電圧変化する一方、奇数行偶数列（および偶数行奇数列）の画素電極については、図６に示されるように電圧変化するので、同様に、各画素の書込極性がドット反転となる。
くわえて、この構成では、第１容量信号Ｖc1aおよび第２容量信号Ｖc1bの電圧における切替周期が水平走査期間（Ｈ）ではなく、１フレームの期間となるので、電圧切替に伴って消費される電力を抑えることが可能となる。

また、ＴＦＴ５１、５２のソース電極の接続先を行について交互接続するのではなく、図１２において画素１１０内の●で示されるように、蓄積容量１３０の他端の接続先を入れ替えるとともに、第１容量信号Ｖc1aおよび第２容量信号Ｖc1bを図１１に示した波形としても良い。なお、図１２に示される構成では、容量線駆動回路１５０が図１に示した構成と同一であるが、奇数行奇数列および偶数行偶数列の蓄積容量１３０の他端が第１容量線１３１に接続され、奇数行偶数列および偶数行奇数列の蓄積容量１３０の他端が第２容量線１３２に接続されている。
この構成においても、第１容量信号Ｖc1aおよび第２容量信号Ｖc1bの電圧切替に伴って消費される電力を抑えた上で、各画素の書込極性をドット反転とすることが可能となる。
なお、図１３は、図１２の構成のうち、素子基板における容量線駆動回路１５０と表示領域１００との境界付近の構成を示す平面図であるが、この構成についても図３と重複するので、その説明を省略する。
なお、図４において、３２１行目の走査線１１２の選択が終了してから、次に１行目の走査線１１２の選択が開始されるまでの期間において、第１給電線１８１の第１容量信号Ｖc1a、第２給電線１８２の第２容量信号Ｖc1bは、電圧変化させずに一定であっても構わない。

＜第２実施形態＞
次に、本発明の第２実施形態について説明する。図１４は、この第２実施形態に係る電気光学装置の構成を示すブロック図であり、図１５は、素子基板における容量線駆動回路１５０と表示領域１００との境界付近の構成を示す平面図である。
この第２実施形態では、図１（図３）に示した第１実施形態と、主に、次の点において相違する。すなわち、第２実施形態では、主に、容量線駆動回路１５０の構成（第１相違点）、第３給電線が存在しない点（第２相違点）、蓄積容量１３０の他端の接続先と容量線との関係（第３相違点）、および、コモン電極１０８に供給されるコモン信号Ｖcomの電圧が一定ではない点（第４相違点）において、それぞれ第１実施形態と相違している。

そこで、これらの相違点を中心に説明する。
まず、第１および第２相違点について説明すると、第２実施形態における容量線駆動回路１５０は、ＴＦＴ５２、５３を有さず、各行に対応して設けられたＴＦＴ５１、５４、５５、５６の組から構成される。ここで、ｉ行目に対応するＴＦＴ５１のゲート電極は、ｉ行目の走査線１１２に接続され、そのソース電極は第１給電線１８３に接続されている。また、ｉ行目に対応するＴＦＴ５４のゲート電極は、ＴＦＴ５５、５６の共通ドレイン電極に接続され、そのソース電極は、第２給電線１８５に接続されている。そして、ｉ行目に対応するＴＦＴ５１、５５の共通ドレイン電極が、ｉ行目の第２容量線１３２に接続されている。
なお、ｉ行目の第１容量線１３１は、ＴＦＴを介することなく、第２給電線１８５に接続されている。

次に、第３相違点について説明すると、第２実施形態では、図１４において画素１１０内の●で示されるように、また、図１２に示される構成と同様に、奇数行奇数列および偶数行偶数列の蓄積容量１３０の他端が第１容量線１３１に、奇数行偶数列および偶数行奇数列の蓄積容量１３０の他端が第２容量線１３２に、それぞれ接続されている。
続いて、第４相違点について説明すると、本実施形態において、コモン信号Ｖcomは、図１６に示されるように、ｎフレームにわたって電圧Ｖslとなり、次の（ｎ＋１）フレームにわたって電圧Ｖshとなり、１フレームの期間毎に交互に切り替えられる。また、第２実施形態において制御回路２０は、第１給電線１８３に第１容量信号Ｖc1を、第２給電線１８５に第２容量信号Ｖc2を、それぞれ供給する。第１容量信号Ｖc1は、同図に示されるように、ｎフレームにわたって電圧Ｖshとなり、次の（ｎ＋１）フレームにわたって電圧Ｖslとなり、また、第２実施形態における第２容量信号Ｖc2は、第１実施形態において第３容量信号に相当するものであり、本実施形態では、コモン信号Ｖcomと同一である。したがって、第２容量信号Ｖc2を供給する第２給電線１８５に接続された第１容量線１３１には、コモン信号Ｖcomが供給される、と考えて良い。
ここで、本実施形態において電圧Ｖsh、Ｖslは、Ｖsh−Ｖsh＝ΔＶという関係となるように設定されている。

次に、第２実施形態に係る電気光学装置の動作について説明する。
まず、各行の第１容量線１３１は、第２給電線１８５に接続されているので、第２容量信号Ｖc2と同じ波形となる。このため、ｉ行目の第１容量線１３１の電圧Ｃa−ｉは、ｎフレームにおいて電圧Ｖslになり、次の（ｎ＋１）フレームにおいて電圧Ｖshになる（図１６および図１７参照）。
一方、各行の第２容量線１３２は、自身に対応する行の走査信号がＨレベルになると、ＴＦＴ５１（５５）のオンにより第１給電線１８３に接続され、自身に対応する行の次行の走査信号がＨレベルになると、ＴＦＴ５６（５４）のオンにより第２給電線１８５に接続される。このため、ｉ行目の第２容量線１３２の電圧Ｃb−ｉは、ｎフレームにおいて、走査信号ＹｉがＨレベルとなる期間で電圧Ｖshになり、走査信号Ｙ（ｉ＋１）がＨレベルとなる期間で電圧Ｖslになって電圧ΔＶだけ低下する。電圧Ｃb−ｉは、走査信号Ｙ（ｉ＋１）がＬレベルになっても、ＴＦＴ５４のオンが持続するので、第２容量信号Ｖc2と同一となる。このため、（ｎ＋１）フレームの最初において電圧Ｖshとなり、走査信号ＹｉがＨレベルとなる期間で電圧Ｖslになり、走査信号Ｙ（ｉ＋１）がＨレベルとなる期間で電圧Ｖshになって電圧ΔＶだけ上昇し、以降、次のフレームの開始まで当該電圧Ｖshが維持される（図１６および図１８参照）。

本実施形態において、蓄積容量１３０の他端が第１容量線１３１に接続される画素は、奇数行奇数列および偶数行偶数列である。このため、図１７に示されるように、ｉ行目の第１容量線１３１の電圧Ｃa−ｉは、各フレームの開始（終了）タイミングで電圧が切り替わるのみであるが、このタイミングでは、同時にコモン電極１０８も同じ電圧に切り替わる。このため、例えば奇数ｉ行奇数ｊ列の画素電極の電圧Ｐix(i,j)は、同図に示されるように、コモン電極１０８の電圧が切り替わると、同時に同量だけ同一方向に変化するので、画素容量１２０に保持された電圧実効値（ハッチング部分）に影響を与えることはない。
したがって、奇数行奇数列および偶数行偶数列の画素では、ｎフレームにおいては、コモン信号Ｖcomの電圧Ｖslを基準に階調に応じた電圧だけ高位側の電圧を、（ｎ＋１）フレームにおいては、コモン信号Ｖcomの電圧Ｖshを基準に階調に応じた電圧だけ低位側の電圧を、それぞれデータ信号として書き込む構成となる。

一方、蓄積容量１３０の他端が第２容量線１３２に接続される画素は、奇数行偶数列および偶数行奇数列である。このため、図１８に示されるように、ｉ行目の第２容量線１３２の電圧Ｃb−ｉは、走査信号Ｙ（ｉ＋１）がＨレベルとなったときに、すなわち、データ信号の電圧を書き込んだ後に、第２容量線１３２が電圧ΔＶだけ変化する。
また、図１８に示されるように、ｉ行目の第２容量線１３２の電圧Ｃb−ｉは、各フレームの開始（終了）タイミングで電圧が切り替わるが、このタイミングでは、同時にコモン電極１０８も同じ電圧に切り替わる。このため、例えば奇数ｉ行偶数（ｊ＋１）列の画素電極の電圧Ｐix(i,j+1)は、図１８に示されるように、コモン電極１０８の電圧が切り替わると、同時に同量だけ同一方向に変化するので、画素容量１２０に保持された電圧実効値（ハッチング部分）に影響を与えることはない。
したがって、奇数行偶数列および偶数行奇数列の画素では、ｎフレームにおいては、自身に対応する走査線が選択されたときに、第２容量線１３２の電圧ΔＶの低下によって画素電極が電圧ΔＶpixだけ低下することを見越した電圧（すなわち、ΔＶpixだけ低下した電圧が、コモン信号Ｖcomの電圧Ｖslを基準にして階調に応じた電圧だけ低位側の電圧となるような電圧）を、データ信号として書き込む構成となり、（ｎ＋１）フレームにおいては、自身に対応する走査線が選択されたときに、第２容量線１３２の電圧ΔＶの上昇によって画素電極が電圧ΔＶpixだけ上昇することを見越した電圧（すなわち、ΔＶpixだけ上昇した電圧が、コモン信号Ｖcomの電圧Ｖshを基準にして階調に応じた電圧だけ高位側の電圧となるような電圧）を、データ信号として書き込む構成となる。

なお、第２実施形態では、各行について第１容量線１３１を第２給電線１８５に、第２容量線１３２をＴＦＴ５１、５４の共通ドレイン電極に、それぞれ接続する構成としたが、両者の関係を入れ替えて、第１容量線１３１をＴＦＴ５１、５４の共通ドレイン電極に、第２容量線１３２を第２給電線１８５に、それぞれ接続する構成としても良い。

また、第２実施形態では、各行の第１容量線１３１を第２給電線１８５に接続し、第２容量線１３２をＴＦＴ５１、５４の共通ドレインに接続するとともに、奇数行奇数列および偶数行偶数列の蓄積容量１３０の他端を第１容量線１３１に、奇数行偶数列および偶数行奇数列の蓄積容量１３０の他端を第２容量線１３２に、それぞれ接続する構成としたが、図１９に示されるように、例えば奇数行目については、第１容量線１３１を第２給電線１８５に接続し、第２容量線１３２をＴＦＴ５１、５４の共通ドレインに接続し、偶数行目については、第１容量線１３１をＴＦＴ５１、５４の共通ドレインに接続し、第２容量線１３２を第２給電線１８５に接続するともに、各行における奇数列の蓄積容量１３０の他端を第１容量線１３１に、各行における偶数列の蓄積容量１３０の他端を第２容量線１３２に、それぞれ接続する構成としても良い。なお、図２０は、図１９の構成のうち、素子基板における容量線駆動回路１５０と表示領域１００との境界付近の構成を示す平面図であり、この構成については図３と重複するので、その説明を省略する。

このように、第２実施形態では、第１実施形態と同様に、画素の書込極性が行および列毎に交互に反転するドット反転となるので、高コントラスト比であって、フリッカを抑えた高品位の表示が可能となる。
また、第２実施形態では、第１実施形態と比較して、容量線駆動回路１５０において、各行につきＴＦＴ５２、５３が省略されるので、構成の簡略化とともに、素子基板において、表示に寄与しない領域（いわゆる額縁）が少なくなるので、コストの上昇を抑えることも可能となる。
さらに、第２実施形態では、第１容量信号Ｖc1および第２容量信号Ｖc2の振幅差が、図１１の半分となるので、その分、低消費電力化を図ることが可能となる。

なお、上述した各実施形態では、容量線駆動回路１５０におけるｉ行目のＴＦＴ５６のゲート電極を、次の（ｉ＋１）行目の走査線１１２に接続する構成としたが、本発明では、いずれも一定の行数ｍだけ離間した走査線１１２に接続する構成であれば足りる。ただし、ｍが多くなると、ｉ行目のＴＦＴ５６のゲート電極を、（ｉ＋ｍ）行目の走査線１１２に接続する必要があり、配線が複雑化する。さらに、最終の３２０行目の容量線に対応するＴＦ５６をオンさせるために、ダミーの走査線１１２がｍ行必要となる。
なお、各実施形態のようにｍが「１」であれば、帰線期間をなくして、３２０行目のＴＦＴ５６のゲート電極を、１行目の走査線１１２に循環するように接続する構成とすれば良いし、また、例えばｍが「２」であれば、やはり帰線期間をなくして、３１９、３２０行目に対応するＴＦＴ５６のゲート電極を、それぞれ１、２行目の走査線１１２に循環するように接続する構成とすれば、あえてダミーの走査線を設ける必要もない。

また、各実施形態では、垂直走査方向を図１において下方向としているので、ｉ行目のＴＦＴ５６のゲート電極を、（ｉ＋１）行目の走査線１１２に接続したが、垂直走査方向を上方向とする場合には、（ｉ−１）行目の走査線１１２に接続すれば良い。すなわち、ｉ行目のＴＦＴ５６のゲート電極については、ｉ行目の走査線以外の走査線であって、ｉ行目の走査線が選択された後に垂直走査方向に向かって選択される走査線１１２に接続される構成であれば良い。
一方、各実施形態では、画素容量１２０として画素電極１１８とコモン電極１０８とで液晶１０５を挟持して、液晶にかかる電界方向を基板面垂直方向とした構成としたが、画素電極、絶縁層およびコモン電極とを積層して、液晶にかかる電界方向を基板面水平方向とした構成としても良い。

また、上述した各実施形態では、画素容量１２０を単位としてみたときに、１フレームの期間毎に書込極性を反転したが、その理由は、画素容量１２０を交流駆動するために過ぎないので、その反転は２フレーム以上の期間毎に実行しても良い。
さらに、画素容量１２０はノーマリーホワイトモードとしたが、電圧無印加状態において暗い状態となるノーマリーブラックモードとしても良い。また、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３画素で１ドットを構成して、カラー表示を行うとしても良いし、さらに、別の１色（例えばシアン（Ｃ））を追加し、これらの４色の画素で１ドットを構成して、色再現性を向上させる構成としても良い。

上述した説明では、書込極性の基準をコモン電極１０８の電圧としているが、これは、画素１１０におけるＴＦＴ１１６が理想的なスイッチとして機能する場合であり、実際には、ＴＦＴ１１６のゲート・ドレイン電極間の寄生容量に起因して、オンからオフに状態変化するときにドレイン電極（画素電極１１８）の電位が低下する現象（プッシュダウン、突き抜け、フィールドスルーなどと呼ばれる）が発生する。液晶の劣化を防止するため、画素容量１２０については交流駆動としなければならないが、コモン電極１０８への印加電圧を書込極性の基準として交流駆動すると、プッシュダウンのために、負極性書込による画素容量１２０の電圧実効値が、正極性書込による実効値よりも若干大きくなってしまう（ＴＦＴ１１６がｎチャネルの場合）。このため、実際には、書込極性の基準電圧とコモン電極１０８の電圧とを分け、詳細には、書込極性の基準電圧を、プッシュダウンの影響が相殺されるように、コモン電極の電圧よりも高位側にオフセットして設定するようにしても良い。
さらに、蓄積容量１３０は、直流的には絶縁されているので、画素容量１２０および蓄積容量１３０に対する電圧の書き込み後において、第１または第２容量線の電圧変化がΔＶとなるような条件が確保されれば良い。

＜電子機器＞
次に、上述した実施形態に係る電気光学装置１０を表示装置として有する電子機器について説明する。図２１は、いずれかの実施形態に係る電気光学装置１０を用いた携帯電話１２００の構成を示す図である。
この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２のほか、受話口１２０４、送話口１２０６とともに、上述した電気光学装置１０を備えるものである。なお、電気光学装置１０のうち、表示領域１００に相当する部分以外の構成要素については外観としては現れない。

なお、電気光学装置１０が適用される電子機器としては、図２１に示される携帯電話の他にも、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダ型（またはモニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上述した電気光学装置１０が適用可能であることは言うまでもない。

本発明の第１実施形態に係る電気光学装置の構成を示す図である。 同電気光学装置における画素の構成を示す図である。 同電気光学装置の表示領域と容量線駆動回路との境の構成を示す図である。 同電気光学装置の動作を説明するための図である。 同電気光学装置の動作を説明するための電圧波形図である。 同電気光学装置の動作を説明するための電圧波形図である。 同電気光学装置の電圧書込動作および電圧変動を示す図である。 同電気光学装置のデータ信号と保持電圧との関係を示す図である。 同第１実施形態に係る電気光学装置の変形例（その１）を示す図である。 同変形例における表示領域と容量線駆動回路との境の構成を示す図である。 同変形例の動作を説明するための図である。 同電気光学装置の変形例（その２）を示す図である。 同変形例における表示領域と容量線駆動回路との境の構成を示す図である。 本発明の第２実施形態に係る電気光学装置の構成を示す図である。 同電気光学装置の表示領域と容量線駆動回路との境の構成を示す図である。 同電気光学装置の動作を説明するための図である。 同電気光学装置の動作を説明するための電圧波形図である。 同電気光学装置の動作を説明するための電圧波形図である。 同第２実施形態に係る電気光学装置の変形例を示す図である。 同変形例における表示領域と容量線駆動回路との境の構成を示す図である。 実施形態に係る電気光学装置を用いた携帯電話の構成を示す図である。

符号の説明

１０…電気光学装置、２０…制御回路、５１〜５６…ＴＦＴ、１００…表示領域、１０８…コモン電極、１１０…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１２０…画素容量、１３０…蓄積容量、１３１…第１容量線、１３２…第２容量線、１４０…走査線駆動回路、１５０…容量線駆動回路、１８１（１８３）…第１給電線、１８２（１８５）…第２給電線、１８４…第３給電線、１８６…オフ電圧給電線、１８８…オン電圧給電線、１２００…携帯電話

Claims (7)

1. 複数行の走査線と、
   複数列のデータ線と、
   前記複数行の走査線の各行に対応して設けられた第１および第２容量線と、
   前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられ、各々は、
   一端が自身に対応するデータ線に接続されるとともに、自身に対応する走査線が選択されたときに導通状態となる画素スイッチング素子と、
   前記画素スイッチング素子と、コモン信号が供給されるコモン電極との間に介挿された画素容量と、
   前記画素容量の一端と前記走査線に対応して設けられた第１または第２容量線のいずれか一方との間に介挿された蓄積容量と、
   を含む画素と、
   を有する電気光学装置の駆動回路であって、
   前記走査線を所定の順番で選択する走査線駆動回路と、
   前記複数行の走査線のうち、奇数行または偶数行のいずれか一方の走査線に対応して設けられた第１容量線に前記コモン信号を供給し、
   当該一方の走査線に対応して設けられた第２容量線を、自身に対応する走査線が選択されたときに、前記コモン信号の電圧から所定値だけ高位または低位のいずれか一方にシフトした電圧とし、当該一方の走査線に対して所定数行だけ離間した走査線が選択されてから再び当該一方の走査線が選択されるまで、前記コモン信号の電圧に維持する容量線駆動回路と、
   選択された走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を、データ線を介して供給するデータ線駆動回路と、
   を具備し、
   前記コモン信号が、低位側電圧と高位側電圧とで１または複数フレームの期間毎に交互に切り替わる
   ことを特徴とする電気光学装置の駆動回路。
2. 前記容量線駆動回路は、
   前記複数行の走査線のうち、奇数行または偶数行のいずれか他方の走査線に対応して設けられた第１容量線に前記コモン信号を供給し、
   当該他方の走査線に対応して設けられた第２容量線を、自身に対応する走査線が選択されたときに、前記コモン信号の電圧から前記所定値だけ高位または低位のいずれか他方にシフトした電圧とし、当該一方の走査線に対して所定数行だけ離間した走査線が選択されてから再び当該一方の走査線が選択されるまで、前記コモン信号の電圧に維持する
   ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
3. 前記容量線駆動回路は、
   前記複数行の走査線のうち、奇数行または偶数行のいずれか他方の走査線に対応して設けられた第１容量線を、自身に対応する走査線が選択されたときに、前記コモン信号の電圧から所定値だけ高位または低位のいずれか他方にシフトした電圧とし、当該一方の走査線に対して所定数行だけ離間した走査線が選択されてから再び当該一方の走査線が選択されるまで、前記コモン信号の電圧に維持し、
   当該他方の走査線に対応して設けられた第２容量線に前記コモン信号を供給する
   ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
4. 当該複数行の走査線に対応する画素のうち、
   奇数列に対応するものの蓄積容量は、自身に対応する画素容量の一端と前記第１容量線との間に介挿され、
   偶数列に対応するものの蓄積容量は、自身に対応する画素容量の一端と前記第２容量線との間に介挿された
   ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
5. 当該複数行の走査線に対応する画素のうち、
   奇数行奇数列および偶数行偶数列に対応するものの蓄積容量は、自身に対応する画素容量の一端と前記第１容量線との間に介挿され、
   奇数行偶数列および偶数行奇数列に対応するものの蓄積容量は、自身に対応する画素容量の一端と前記第２容量線との間に介挿された
   ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
6. 複数行の走査線と、
   複数列のデータ線と、
   前記複数行の走査線の各行に対応して設けられた第１および第２容量線と、
   前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられ、
   各々は、
   一端が自身に対応するデータ線に接続されるとともに、自身に対応する走査線が選択されたときに導通状態となる画素スイッチング素子と、
   前記画素スイッチング素子と、コモン信号が供給されるコモン電極との間に介挿された画素容量と、
   前記画素容量の一端と前記走査線に対応して設けられた第１または第２容量線のいずれか一方との間に介挿された蓄積容量と、
   を含む画素と、
   前記走査線を所定の順番で選択する走査線駆動回路と、
   前記複数行の走査線のうち、奇数行または偶数行のいずれか一方の走査線に対応して設けられた第１容量線に前記コモン信号を供給し、
   当該一方の走査線に対応して設けられた第２容量線を、自身に対応する走査線が選択されたときに、前記コモン信号の電圧から所定値だけ高位または低位のいずれか一方にシフトした電圧とし、当該一方の走査線に対して所定数行だけ離間した走査線が選択されてから再び当該一方の走査線が選択されるまで、前記コモン信号の電圧に維持する容量線駆動回路と、
   選択された走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を、データ線を介して供給するデータ線駆動回路と、
   を具備し、
   前記コモン信号が、低位側電圧と高位側電圧とで１または複数フレームの期間毎に交互に切り替わる
   ことを特徴とする電気光学装置。
7. 請求項６に記載の電気光学装置を有する
   ことを特徴とする電子機器。

Images