JP4254824B2 - 電気光学装置、駆動回路および電子機器 - Google Patents

Description

本発明は、液晶などの電気光学装置において、データ線の電圧振幅を抑えるとともに表
示の高品位化を図る技術に関する。

液晶などの電気光学装置では、走査線とデータ線との交差に対応して画素容量（液晶容
量）が設けられるが、この画素容量を交流駆動する必要がある場合、データ信号の電圧振
幅が正負の両極性となるので、データ線にデータ信号を供給するデータ線駆動回路におい
ては、構成素子に電圧振幅に対応した耐圧が要求される。このため、画素容量に並列して
蓄積容量を設けるとともに、各行において蓄積容量を共通接続した容量線を、走査線の選
択に同期させて２値で駆動することにより、データ信号の電圧振幅を抑える技術が提案さ
れている（特許文献１参照）。
特開２００１−８３９４３号公報

ところで、この技術では、容量線を駆動する回路が、走査線を駆動する走査線駆動回路
（実質的にはシフトレジスタ）と同等であるので、容量線を駆動するための回路構成が複
雑化してしまう。
本発明は、このような事情に鑑みてなされたもので、その目的とするところは、回路構
成の複雑化を抑えつつ、データ線の電圧振幅を一部抑えた上で、表示の高品位化を図るこ
とが可能な電気光学装置、その駆動回路および電子機器を提供することにある。

上記目的を達成するために、本発明に係る電気光学装置の駆動回路は、複数行の走査線と、複数列のデータ線と、前記複数行の走査線の各行に対応して設けられた第１および第２容量線と、前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられ、各々は、一端が自身に対応するデータ線に接続されるとともに、自身に対応する走査線が選択されたときに導通状態となる画素スイッチング素子と、前記画素スイッチング素子とコモン電極との間に介挿された画素容量と、前記画素容量の一端と前記走査線に対応して設けられた第１または第２容量線のいずれか一方との間に介挿された蓄積容量と、を含む画素と、前記走査線を所定の順番で選択する走査線駆動回路と、一の走査線に対応して設けられた第１容量線を、当該一の走査線が選択されたときに、所定電圧から所定値だけ高位または低位の一方にシフトした電圧とし、当該一の走査線に対して所定数行だけ離間した走査線が選択されてから再び当該一の走査線が選択されるまで、前記所定電圧に維持するとともに、当該一の走査線に対応して設けられた第２容量線を、当該一の走査線が選択されたときに前記所定電圧から前記所定値だけ高位または低位の他方にシフトした電圧とし、当該一の走査線に対して所定数行だけ離間した走査線が選択されてから再び当該一の走査線が選択されるまで、前記所定電圧に維持する容量線駆動回路と、選択された走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を、データ線を介して供給するデータ線駆動回路と、を具備し、前記容量線駆動回路は、当該一の走査線が選択されたときに、当該一の走査線に対応して設けられた第１容量線を、第１容量信号を供給する第１給電線または第２容量信号を供給する第２給電線のいずれか一方に接続し、当該一の走査線に対応して設けられた第２容量線を、前記第１または第２給電線のいずれか他方に接続し、当該一の走査線に対して所定数行だけ離間した走査線が選択されてから再び当該一の走査線が選択されるまで、前記第１および第２容量線を、第３容量信号を供給する第３給電線にそれぞれ接続するものであって、各走査線に対応して、第１乃至第６トランジスタを有し、一の走査線に対応する前記第１トランジスタは、ゲート電極が当該一の走査線に接続され、ソース電極が前記第１または第２給電線のいずれか一方に接続され、前記第２トランジスタは、ゲート電極が当該一の走査線に接続され、ソース電極が前記第１または第２給電線のいずれか他方に接続され、前記第３および第４トランジスタは、ソース電極が前記第３給電線に接続され、前記第５トランジスタは、ゲート電極が当該一の走査線に接続され、ソース電極が前記第３および第４トランジスタをオフさせるためのオフ電圧を給電するオフ電圧給電線に接続され、前記第６トランジスタは、ゲート電極が当該一の走査線から所定行離間した走査線に接続され、ソース電極が前記第３および第４トランジスタをオンさせるためのオン電圧を給電するオン電圧給電線に接続され、前記第１および第３トランジスタのドレイン電極が当該一の走査線に対応する第１容量線に接続され、前記第２および第４トランジスタのドレイン電極が当該一の走査線に対応する第２容量線に接続されるとともに、前記第５および第６トランジスタのドレイン電極が前記第３および第４トランジスタのゲート電極に接続されたことを特徴とする。本発明によれば、簡易な構成によってデータ線の電圧振幅が抑えられるとともに、蓄積容量の接続先を第１または第２容量線とすることにより、画素容量に書き込む電圧を、接続先で異ならせることができるので、表示の高品位化を図ることが可能となり、さらに、第１および第２容量線の電位を確定させているので、ノイズ等による影響を排除することもできる。

本発明において、当該複数行の走査線に対応する画素のうち、奇数列に対応するものの蓄積容量は、自身に対応する画素容量の一端と前記第１容量線との間に介挿され、偶数列に対応するものの蓄積容量は、自身に対応する画素容量の一端と前記第２容量線との間に介挿された構成とするか、または、当該複数行の走査線に対応する画素のうち、奇数行奇数列および偶数行偶数列に対応するものの蓄積容量は、自身に対応する画素容量の一端と前記第１容量線との間に介挿され、奇数行偶数列および偶数行奇数列に対応するものの蓄積容量は、自身に対応する画素容量の一端と前記第２容量線との間に介挿された構成が好ましい。このような構成にすると、画素容量に対する書込極性が行および列毎に交互に反転するドット反転となる。なお、本発明において奇数、偶数とは、連続して配列する行または列について、１本おきに特定するための相対的な概念に過ぎない。同様に、第１、第２容量線は、１行につき２本ある容量線のうち、いずれかを特定するための概念に過ぎない。

なお、本発明は、電気光学装置の駆動回路のみならず、電気光学装置としても、さらには、当該電気光学装置を有する電子機器としても概念することが可能である。

以下、本発明の実施の形態について図面を参照して説明する。

＜第１実施形態＞
まず、本発明の第１実施形態について説明する。図１は、本発明の第１実施形態に係る
電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、表示領域１００を有し、この表示領域
１００の周辺に、制御回路２０、走査線駆動回路１４０、容量線駆動回路１５０、データ
線駆動回路１９０が配置した構成となっている。このうち、表示領域１００は、画素１１
０が配列する領域であり、本実施形態では、３２１行の走査線１１２が行（Ｘ）方向に延
在する一方、２４０列のデータ線１１４が列（Ｙ）方向に延在するように、それぞれ設け
られるとともに、このうち、最終３２１行目以外の１〜３２０行目の走査線１１２と１〜
２４０列目のデータ線１１４との各交差に対応して、画素１１０がそれぞれ設けられてい
る。したがって、本実施形態では、画素１１０が表示領域１００において縦３２０行×横
２４０列でマトリクス状に配列することになるが、本発明をこの配列に限定する趣旨では
ない。
なお、本実施形態では、３２１行目の走査線１１２は、表示領域１００の垂直走査（画
素１１０に対する電圧書込のために走査線を順番に選択する動作）には寄与しないことに
なる。

一方、本実施形態では、１〜３２０行目の各走査線１１２に対応するように、それぞれ
第１容量線１３１および第２容量線１３２の対がＸ方向にそれぞれ延在して設けられてい
る。
本実施形態において画素１１０のうち、奇数（１、３、５、…、２３９）列目のものは
、第１容量線１３１に対応し、偶数（２、４、６、…、２４０）列目のものは、第２容量
線１３２に対応する。そこで、画素１１０の詳細な構成について説明する。

図２は、画素１１０の構成を示す図であり、ｉ行及びこれに隣接する（ｉ＋１）行と、
ｊ列及びこれに隣接する（ｊ＋１）列との交差に対応する２×２の計４画素分の構成が示
されている。
なお、本実施形態において、ｉおよび（ｉ＋１）は、画素１１０が配列する行のうち、
連続する２行を、行を特定しないで一般的に示す場合の記号であって、１、２、３、…、
３２０である。ただし、ｉ、（ｉ＋１）については、走査線１１２に対応する行を説明す
る場合には、ダミーである３２１行目を含める必要があるので１以上３２１以下の整数と
なる。
一方、ｊは、画素１１０が配列する列のうち、奇数の列を一般的に示す場合の記号であ
って、１、３、５、…、２３９である。このため、（ｊ＋１）は、奇数ｊよりも「１」だ
け大きい２、４、６、…、２４０の偶数である。

図２に示されるように、各画素１１０は、画素スイッチング素子として機能するｎチャ
ネル型の薄膜トランジスタ（thin film transistor：以下単に「ＴＦＴ」と略称する）１
１６と、画素容量（液晶容量）１２０と、蓄積容量１３０とを有する。各画素１１０につ
いては、蓄積容量１３０の接続先を除けば、互いに同一構成なので、ｉ行ｊ列に位置する
もので代表して説明すると、当該ｉ行ｊ列の画素１１０において、ＴＦＴ１１６のゲート
電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線１１
４に接続され、そのドレイン電極は画素容量１２０の一端たる画素電極１１８に接続され
ている。
画素容量１２０の他端はコモン電極１０８である。このコモン電極１０８は、図１に示
されるように全ての画素１１０にわたって共通であり、コモン信号Ｖcomが供給される。
なお、本実施形態においてコモン信号Ｖcomは、後述するように電圧ＬＣcomであり、時間
的に一定である。

また、ｉ行目であって奇数ｊ列の画素１１０における蓄積容量１３０は、一端が画素電
極１１８（ＴＦＴ１１６のドレイン電極）に接続されるとともに、他端がｉ行目の第１容
量線１３１に接続されている。なお、ｉ行目であって偶数（ｊ＋１）列の画素１１０にお
ける蓄積容量１３０は、一端が画素電極１１８に接続される点は、奇数列目と同様である
が、他端がｉ行目の第２容量線１３２に接続されている。
なお、奇数列目と偶数列目の蓄積容量１３０における容量値は互いに同じであり、それ
ぞれＣsとそれぞれ表記している。また、画素容量１２０における容量値を、Ｃpixと表記
している。
一方、図２において、Ｙｉ、Ｙ（ｉ＋１）は、それぞれｉ、（ｉ＋１）行目の走査線１
１２に供給される走査信号を示し、また、Ｃa−ｉ、Ｃb−ｉは、それぞれｉ行目に対応す
る第１容量線１３１および第２容量線１３２における電圧を示している。

表示領域１００は、画素電極１１８が形成された素子基板とコモン電極１０８が形成さ
れた対向基板との一対の基板同士を、電極形成面が互いに対向するように一定の間隙を保
って貼り合わせるとともに、この間隙に液晶１０５を封止した構成となっている。このた
め、画素容量１２０は、画素電極１１８とコモン電極１０８とで誘電体の一種である液晶
１０５を挟持したものとなって、画素電極１１８とコモン電極１０８との差電圧を保持す
る構成となっている。この構成において、画素容量１２０の透過光量は、当該保持電圧の
実効値に応じて変化する。なお、本実施形態では説明の便宜上、画素容量１２０において
保持される電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方
、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒
色表示になるノーマリーホワイトモードであるとする。

説明を再び図１に戻すと、制御回路２０は、各種の制御信号を出力して電気光学装置１
０における各部の制御等をするとともに、第１容量信号Ｖc1aを第１給電線１８１に、第
２容量信号Ｖc1bを第２給電線１８２に、第３容量信号Ｖc2を第３給電線１８４に、それ
ぞれ供給する。さらに、制御回路２０は、後述するオフ電圧Ｖoffをオフ電圧給電線１８
６に供給し、オン電圧Ｖonをオン電圧給電線１８８に供給するほか、コモン信号Ｖcomを
コモン電極１０８に供給する。

表示領域１００の周辺には、走査線駆動回路１４０や、容量線駆動回路１５０、データ
線駆動回路１９０などの周辺回路が設けられている。このうち、走査線駆動回路１４０は
、制御回路２０による制御にしたがって、１フレームの期間にわたって走査信号Ｙ１、Ｙ
２、Ｙ３、…、Ｙ３２０、Ｙ３２１を、それぞれ１、２、３、…、３２０、３２１行目の
走査線１１２に供給するものである。すなわち、走査線駆動回路１４０は、走査線を１、
２、３、…、３２０、３２１行目という順番で選択するとともに、選択した走査線への走
査信号を選択電圧Ｖddに相当するＨレベルとし、それ以外の走査線への走査信号を非選択
電圧（接地電位Ｇnd）に相当するＬレベルとする。

なお、詳細には、走査線駆動回路１４０は、図４に示されるように、制御回路２０から
供給されるスタートパルスＤyをクロック信号Ｃlyにしたがって順次シフトすること等に
よって、走査信号Ｙ１、Ｙ２、Ｙ３、Ｙ４、…、Ｙ３２０、Ｙ３２１を出力する。
また、本実施形態において１フレームの期間とは、図４に示されるように、走査信号Ｙ
１がＨレベルになってから走査信号Ｙ３２０がＬレベルになるまで有効走査期間Ｆaと、
それ以外の期間である期間、すなわち、ダミーの走査信号Ｙ３２１がＨレベルとなってか
ら走査信号Ｙ１が再びＨレベルとなるまでの帰線期間とを含む。また、１行の走査線１１
２が選択される期間が水平走査期間（Ｈ）である。

容量線駆動回路１５０は、本実施形態では、各行に対応して設けられたＴＦＴ５１〜５
６の組から構成される。ここで、ｉ行目に対応するＴＦＴ５１〜５６について説明すると
、当該ＴＦＴ５１（第１トランジスタ）のゲート電極と当該ＴＦＴ５２（第２トランジス
タ）のゲート電極とは、いずれもｉ行目の走査線１１２に共通接続されるが、当該ＴＦＴ
５１のソース電極は第１給電線１８１に接続され、当該ＴＦＴ５２のソース電極は第２給
電線１８２に接続されている。
また、ｉ行目に対応するＴＦＴ５３（第３トランジスタ）とＴＦＴ５４（第４トランジ
スタ）のソース電極は、いずれも第３給電線１８４に共通接続されている。一方、ｉ行目
に対応するＴＦＴ５５（第５トランジスタ）のゲート電極は、ｉ行目の走査線１１２に接
続され、そのソース電極は、オフ電圧給電線１８６に接続されている。
ｉ行目に対応するＴＦＴ５６（第６トランジスタ）のゲート電極は、ｉ行目の次に選択
される（ｉ＋１）行目の走査線１１２に接続され、そのソース電極は、オン電圧給電線１
８８に接続されている。

そして、ＴＦＴ５５、５６の共通ドレイン電極が、ＴＦＴ５３、５４の共通ゲート電極
に接続されている。さらに、ｉ行目に対応するＴＦＴ５１、５３の共通ドレイン電極が、
ｉ行目の第１容量線１３１に接続され、ｉ行目に対応するＴＦＴ５２、５４の共通ドレイ
ン電極が、ｉ行目の第２容量線１３２に接続されている。
なお、ここでは説明のために、代表してｉ行目で説明しているが、他の行においても同
様な構成である。
また、オフ電圧給電線１８６に供給されるオフ電圧Ｖoffは、それがＴＦＴ５３、５４
のゲート電極に印加された場合に当該ＴＦＴ５３、５４をともにオフ（ソース・ドレイン
電極間を非導通状態）させる電圧であり、オン電圧給電線１８８に供給されるオン電圧Ｖ
onは、それがＴＦＴ５３、５４のゲート電極に印加された場合に当該ＴＦＴ５３、５４を
ともにオン（ソース・ドレイン電極間を導通状態）させる電圧である。

データ線駆動回路１９０は、走査線駆動回路１４０により選択される走査線１１２に位
置する画素１１０の階調に応じた電圧であって、極性指示信号Ｐolに対応する電圧のデー
タ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０を、１、２、３、…、２４０列目のデータ線１１
４にそれぞれ供給するものである。
ここで、データ線駆動回路１９０は、縦３２０行×横２４０列のマトリクス配列に対応
した記憶領域（図示省略）を有し、各記憶領域には、それぞれに対応する画素１１０の階
調値（明るさ）を指定する表示データＤaが記憶される。各記憶領域に記憶される表示デ
ータＤaは、表示内容に変更が生じた場合に、制御回路２０によってアドレスとともに変
更後の表示データＤaが供給されて書き換えられる。
データ線駆動回路１９０は、選択される走査線１１２に位置する画素１１０の表示デー
タＤaを記憶領域から読み出すとともに、当該階調値に応じた電圧であって極性に応じた
電圧のデータ信号に変換してデータ線１１４に供給する動作を、選択される走査線１１２
に位置する１〜２４０列のそれぞれについて実行する。

極性指示信号Ｐolは、本実施形態では、Ｈレベルであれば、奇数行奇数列（および偶数
行偶数列）の画素に対して正極性書込を、奇数行偶数列（および偶数行奇数列）の画素に
対して負極性書込を、それぞれ指定する一方、反対にＬレベルであれば、奇数行奇数列（
および偶数行偶数列）の画素に対して負極性書込を、奇数行偶数列（および偶数行奇数列
）の画素に対して正極性書込を、それぞれ指定する信号であり、図４に示されるように、
１フレームの期間において水平走査期間（Ｈ）毎に極性反転する。すなわち、本実施形態
では、行および列毎に書込極性を反転させるドット反転方式としている。
なお、極性指示信号Ｐolは、隣接するフレームの期間同士に着目したときに同一走査線
が選択される水平走査期間でみても論理反転の関係、すなわち、隣接するフレームの期間
同士で比較したときに互いに位相が１８０度シフトした関係となっている。このように極
性反転する理由は、液晶に直流成分が印加されることによる劣化を防止するためである。
また、本実施形態における書込極性については、画素容量１２０に対して階調に応じた
電圧を保持させる際に、画素電極１１８の電圧がコモン電極１０８よりも高位側である場
合を正極性といい、低位側である場合を負極性という。一方、電圧については、特に説明
のない限り、電源の接地電位Ｇndを基準としている。

なお、制御回路２０は、クロック信号Ｃlyの論理レベルが遷移するタイミングにおいて
ラッチパルスＬpをデータ線駆動回路１９０に供給する。上述したように、走査線駆動回
路１４０は、スタートパルスＤyをクロック信号Ｃlyにしたがって順次シフトすること等
によって、走査信号Ｙ１、Ｙ２、Ｙ３、Ｙ４、…、Ｙ３２０、Ｙ３２１を出力するので、
走査線が選択される期間の開始タイミングは、クロック信号Ｃlyの論理レベルが遷移する
タイミングである。したがって、データ線駆動回路１９０は、例えばラッチパルスＬpを
１フレームの期間にわたってカウントし続けることによって何行目の走査線が選択される
のか、および、ラッチパルスＬpの供給タイミングによって走査線の選択の開始タイミン
グを知ることができる。

なお、本実施形態において、素子基板には、表示領域１００における走査線１１２や、
データ線１１４、第１容量線１３１、第２容量線１３２、ＴＦＴ１１６、画素電極１１８
、蓄積容量１３０に加えて、容量線駆動回路１５０におけるＴＦＴ５１〜５６や、第１給
電線１８１、第２給電線１８２、第３給電線１８４、オフ電圧給電線１８６、オン電圧給
電線１８８なども形成される。

図３は、このような素子基板のうち、容量線駆動回路１５０と表示領域１００との境界
付近の構成を示す平面図である。
この図に示されるように、本実施形態では、ＴＦＴ１１６、５１〜５６は、アモルファ
スシリコン型であって、そのゲート電極が半導体層よりも下側（紙面奥側）に位置するボ
トムゲート型である。
詳細には、第１導電層となるゲート電極層のパターニングによって、走査線１１２や、
第１容量線１３１、第２容量線１３２、ＴＦＴのゲート電極が形成され、その上にゲート
絶縁膜（図示省略）が形成され、さらにＴＦＴの半導体層が島状に形成されている。この
半導体層の上には、保護層を介して第２導電層となるＩＴＯ（indium tin oxide）層のパ
ターニングにより、矩形形状の画素電極１１８が形成され、さらに、第３導電層となるア
ルミニウムなどの金属層のパターニングによって、ＴＦＴのソース電極や、ドレイン電極
とともに、データ線１１４、第１給電線１８１、第２給電線１８２、第３給電線１８４、
オフ電圧給電線１８６、オン電圧給電線１８８など、各種の接続配線が形成されている。

各行の走査線１１２は、表示領域１００においては上述したようにＸ方向に延在して設
けられる。
ここで、ｉ行目の走査線１１２は、容量線駆動回路１５０においてＹ（下）方向に分岐
する部分を２箇所有し、このうち、一方がＴＦＴ５１、５２の共通ゲート電極となり、他
方がＴＦＴ５５のゲート電極となっている。なお、ｉ行目の走査線１１２は、図示してい
ないが、１行上の（ｉ−１）行目に対応するＴＦＴ５６のゲート電極となるように上方向
に分岐する部分を有する。
ＴＦＴ５１、５３の共通ドレイン電極６１は、上記第３導電膜をパターニングしたもの
であり、上記保護層およびゲート絶縁膜を貫通するコンタクトホール（図において×印）
を介して、ｉ行目の第１容量線１３１に接続されている。同様に、ＴＦＴ５２、５４の共
通ドレイン電極６２は、コンタクトホールを介して、ｉ行目の第２容量線１３２に接続さ
れている。
一方、第２給電線１８２は、１行につき１箇所設けられたコンタクトホールを介して、
ゲート電極層をパターニングした配線６５に接続され、さらに、配線６５は、第３導電膜
をパターニングしたＴＦＴ５２のソース電極６６にコンタクトホールを介して接続されて
いる。
なお、第１給電線１８１のうち、ＴＦＴの半導体層と重なる部分（幅広部分）が、ＴＦ
Ｔ５１のソース電極となる。また、第３給電線１８４のうち、ＴＦＴの半導体層と重なる
部分が、ＴＦＴ５３、５４の共通ソース電極となる。

一方、ＴＦＴ５５、５６の共通ドレイン電極６３は、上記第３導電膜をパターニングし
たものであり、コンタクトホールを介して、ＴＦＴ５３、５４の共通ゲート電極６４に接
続されている。
なお、オフ電圧給電線１８６のうち、ＴＦＴの半導体層と重なる部分が、ＴＦＴ５５の
ソース電極となり、また、オン電圧給電線１８８のうち、ＴＦＴの半導体層と重なる部分
が、ＴＦＴ５６のソース電極となる。

奇数列の画素に対応する蓄積容量１３０は、画素電極１１８の下層において幅広となる
ように形成された第１容量線１３１の部分と当該画素電極１１８とにより上記ゲート絶縁
膜を誘電体として挟持した構成であり、偶数列の蓄積容量１３０は、同様に、画素電極１
１８の下層において幅広となるように形成された第２容量線１３２の部分と当該画素電極
１１８とにより上記ゲート絶縁膜を誘電体として挟持した構成である。
なお、画素電極１１８と対向するコモン電極１０８は、対向基板に形成されるので、素
子基板の平面図を示す図３には現れない。

図３は、あくまでも一例であり、ＴＦＴの型については他の構造、例えばゲート電極の
配置でいえばトップゲート型としても良いし、プロセスでいえばポリシリコン型としても
良い。また、容量線駆動回路１５０の素子を表示領域１００に造り込むのではなく、ＩＣ
チップを素子基板側に実装する構成としても良い。
ＩＣチップを素子基板側に実装する場合、走査線駆動回路１４０、容量線駆動回路１５
０を、データ線駆動回路１９０とともに半導体チップとしてまとめても良いし、それぞれ
別々のチップとしても良い。また、制御回路２０については、ＦＰＣ（flexible printed
circuit）基板等を介して接続しても良いし、半導体チップとして素子基板に実装する構
成としても良い。
また、本実施形態を透過型ではなく反射型とする場合には、画素電極１１８について反
射性の導電層をパターニングしたものとしても良いし、別途の反射性金属層をパターニン
グしても良い。さらに、透過型および反射型の両者を組み合わせた、いわゆる半透過半反
射型としても良い。

次に、本実施形態に係る電気光学装置１０の動作について説明する。
上述したように本実施形態において、制御回路２０は、極性指示信号Ｐolについて水平
走査期間（Ｈ）毎に極性反転させる。このため、極性指示信号Ｐolは、図４に示されるよ
うに、あるフレーム（「ｎフレーム」と表記している）の期間の最初にＨレベルとなり、
以下、水平走査期間（Ｈ）毎に極性を反転し、次の（ｎ＋１）フレームの期間の最初にＬ
レベルとなり、以下、水平走査期間（Ｈ）毎に極性を反転する。
また、本実施形態において制御回路２０は、第１容量信号Ｖc1aについて、極性指示信
号ＰolをＨレベルとするときには電圧Ｖslとし、極性指示信号ＰolをＬレベルとするとき
には電圧Ｖshとする一方、第２容量信号Ｖc1bについて、極性指示信号ＰolをＨレベルと
するときには電圧Ｖshとし、極性指示信号ＰolをＬレベルとするときには電圧Ｖslとする
。また、制御回路２０は、第３容量信号Ｖc2については、コモン電極１０８と同じ電圧Ｌ
Ｃcomで時間的に一定とする。
ここで、電圧Ｖshは、電圧ＬＣcomよりも電圧ΔＶだけ高位であり、電圧Ｖslは、電圧
ＬＣcomよりも電圧ΔＶだけ低位である。このため、第１容量信号Ｖc1aと第２容量信号Ｖ
c1bとは、極性指示信号Ｐolのレベルに応じて、電圧ＬＣc omを基準にして対称な電圧Ｖs
l、Ｖshとを、互いに排他的に選択するとともに、水平走査期間（Ｈ）毎に切り替わる構
成となっている。

ｎフレームにおいては、走査線駆動回路１４０によって最初に１行目の走査線１１２が
選択されるので、走査信号Ｙ１がＨレベルになる。
一方、走査信号Ｙ１がＨレベルになるタイミングにおいてラッチパルスＬpが出力され
ると、データ線駆動回路１９０は、１行目であって１、２、３、…、２４０列目の画素の
表示データＤaを読み出すとともに、極性指示信号ＰolがＨレベルであるので、奇数列に
ついては、読み出した列の表示データＤaに対応した電圧であって、かつ、正極性に対応
した電圧（この意味については後述する）に変換する一方、偶数列については、読み出し
た列の表示データＤaに対応した電圧であって、かつ、負極性に対応した電圧（この意味
についても後述する）に変換する。
そして、データ線駆動回路１９０は、それぞれの各列において変換した電圧を、データ
信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０として、それぞれ１、２、３、…、２４０列のデー
タ線１１４に供給する。
走査信号Ｙ１がＨレベルになると、１行１列〜１行２４０列の画素におけるＴＦＴ１１
６がオンするので、これらの画素電極１１８には、データ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ
２４０が印加される。このため、１行１列〜１行２４０列の画素容量１２０には、データ
信号Ｘ１〜Ｘ２４０とコモン電極１０８の電圧ＬＣcomとの差電圧が書き込まれる。

また、走査信号Ｙ１がＨレベルになると、容量線駆動回路１５０にあっては、１行目の
ＴＦＴ５５がオンするので、１行目のＴＦＴ５３、５４のゲート電極には、オフ電圧給電
線１８６のオフ電圧Ｖoffが印加されるので、当該ＴＦＴ５３、５４がオフする。一方、
走査信号Ｙ１がＨレベルになると、１行目のＴＦＴ５１、５２がオンする。
このため、１行目に対応する第１容量線１３１は、第１容量信号Ｖc1aが供給される第
１給電線１８１に接続され、同じく１行目に対応する第２容量線１３２は、第２容量信号
Ｖc1bが供給される第２給電線１８２に接続される。このため、走査信号Ｙ１がＨレベル
となる期間において、１行目に対応する第１容量線１３１は、第１容量信号Ｖc1aの電圧
Ｖslとなり、１行目に対応する第２容量線１３２は、第２容量信号Ｖc1bの電圧Ｖshとな
る。
したがって、１行１列〜１行２４０列の画素のうち、奇数列の蓄積容量１３０は、自身
に対応するデータ信号と第１容量線１３１の電圧Ｖslとの差電圧が書き込まれ、偶数列の
蓄積容量１３０は、自身に対応するデータ信号と第２容量線１３２の電圧Ｖshとの差電圧
が書き込まれる。

次に走査信号Ｙ１がＬレベルになるとともに、走査信号Ｙ２がＨレベルになる。
ここで、走査信号Ｙ１がＬレベルになると、容量線駆動回路１５０にあっては、１行目
のＴＦＴ５５がオフするが、走査信号Ｙ２がＨレベルになることにより１行目のＴＦＴ５
６がオンする。このため、１行目のＴＦＴ５３、５４のゲート電極には、オン電圧給電線
１８８のオン電圧Ｖonが印加されるので、当該ＴＦＴ５３、５４がオンする。一方、走査
信号Ｙ１がＬレベルになることにより１行目のＴＦＴ５１、５２がオフする。
このため、走査信号Ｙ２がＨレベルになると、１行目に対応する第１容量線１３１およ
び第２容量線１３２は、それぞれ第３容量信号Ｖc2が供給される第３給電線１８４に接続
されるので、電圧ＬＣcomとなり、走査信号Ｙ１がＨレベルであったときと比較して、第
１容量線１３１については電圧ΔＶだけ上昇し、反対に、第２容量線１３２については電
圧ΔＶだけ低下する。
一方、走査信号Ｙ１がＬレベルになると、１行１列〜１行２４０列の画素におけるＴＦ
Ｔ１１６がオフする。このため、１行目のうち、奇数列の画素容量１２０および蓄積容量
１３０の直列接続において、画素容量１２０の他端であるコモン電極１０８が電圧ＬＣco
mで一定に保たれた状態で、蓄積容量１３０の他端である第１容量線１３１が電圧ΔＶだ
け上昇するので、走査信号Ｙ１がＨレベルとなったときに画素容量１２０および蓄積容量
１３０に蓄積された電荷が配分され直されて、画素容量１２０の差電圧が変動することに
なる。
偶数列の画素では、画素容量１２０および蓄積容量１３０の直列接続において、画素容
量１２０の他端であるコモン電極１０８が電圧ＬＣcomで一定に保たれた状態で、蓄積容
量１３０の他端である第２容量線１３２が電圧ΔＶだけ低下するので、奇数列と同様に、
走査信号Ｙ１がＨレベルとなったときに画素容量１２０および蓄積容量１３０に蓄積され
た電荷が配分され直されて、画素容量１２０の差電圧が変動することになる。
なお、この電圧の変動については後述する。

一方、走査信号Ｙ２がＨレベルになるタイミングにおいてラッチパルスＬpが出力され
ると、データ線駆動回路１９０は、２行目であって１、２、３、…、２４０列目の画素の
表示データＤaを読み出すとともに、極性指示信号ＰolがＬレベルに極性反転するので、
奇数列については、読み出した列の表示データＤaに対応した電圧であって、かつ、負極
性に対応した電圧に変換する一方、偶数列については、読み出した列の表示データＤaに
対応した電圧であって、かつ、正極性に対応した電圧に変換し、それぞれデータ信号Ｘ１
、Ｘ２、Ｘ３、…、Ｘ２４０として、１、２、３、…、２４０列のデータ線１１４に供給
する。
走査信号Ｙ２がＨレベルであれば、２行１列〜２行２４０列の画素におけるＴＦＴ１１
６がオンするので、２行１列〜２行２４０列の画素容量１２０には、データ信号Ｘ１〜Ｘ
２４０と電圧ＬＣcomとの差電圧が書き込まれることになる。

また、ｎフレームにおいて走査信号Ｙ２がＬレベルになる期間において極性指示信号Ｐ
olが極性反転すると、第１容量信号Ｖc1aは電圧Ｖshとなり、第２容量信号Ｖc1bは電圧Ｖ
slとなる。走査信号Ｙ２がＬレベルになると、容量線駆動回路１５０にあっては、２行目
のＴＦＴ５５がオンするので、２行目のＴＦＴ５３、５４がオフする。一方、走査信号Ｙ
２がＨレベルになると、２行目のＴＦＴ５１、５２がオンする。このため、２行目に対応
する第１容量線１３１は、第１容量信号Ｖc1aの電圧Ｖshとなり、２行目に対応する第２
容量線１３２は、第２容量信号Ｖc1bの電圧Ｖslとなる。
したがって、２行１列〜２行２４０列の画素のうち、奇数列の蓄積容量１３０は、自身
に対応するデータ信号と電圧Ｖshとの差電圧が書き込まれ、偶数列の蓄積容量１３０は、
自身に対応するデータ信号と電圧Ｖslとの差電圧が書き込まれることになる。

続いて、走査信号Ｙ２がＬレベルになるとともに、走査信号Ｙ３がＨレベルになる。
ここで、容量線駆動回路１５０にあっては、走査信号Ｙ２がＬレベルになることにより
、１行目のＴＦＴ５６がオフするので、１行目のＴＦＴ５３、５４のゲート電極は、電気
的にいずれの部分とも接続されないハイ・インピーダンス状態となるが、その寄生容量に
よってＴＦＴ５６のオフ直前の状態であるオン電圧Ｖonに保たれる。このため、１行目の
ＴＦＴ５３、５４のオンが継続するので、１行目の第１容量線１３１および第２容量線１
３２は、第３容量信号Ｖc2の電圧ＬＣcomに保たれる。
したがって、以降、１行目の画素容量１２０にあっては、走査信号Ｙ２がＨレベルとな
ることにより変動した電圧に固定されることになる。

一方、容量線駆動回路１５０において、２行目について着目すると、走査信号Ｙ２がＬ
レベルになることにより、２行目のＴＦＴ５５がオフするが、走査信号Ｙ３がＨレベルに
なることにより２行目のＴＦＴ５６がオンする。このため、２行目のＴＦＴ５３、５４が
オンする一方、走査信号Ｙ１がＬレベルになることにより１行目のＴＦＴ５１、５２がオ
フする。したがって、走査信号Ｙ３がＨレベルになると、２行目に対応する第１容量線１
３１および第２容量線１３２は、それぞれ第３給電線１８４に接続されるので、電圧ＬＣ
comとなり、走査信号Ｙ２がＨレベルであったときと比較して、第１容量線１３１につい
ては電圧ΔＶだけ低下し、反対に、第２容量線１３２については電圧ΔＶだけ上昇する。
したがって、ｎフレームにおいて走査信号Ｙ３がＨレベルになると、２行目のうち、奇
数列の画素容量１２０および蓄積容量１３０の直列接続において、画素容量１２０の他端
が電圧ＬＣcomで一定に保たれた状態で、蓄積容量１３０の他端が電圧ΔＶだけ低下する
ので、走査信号Ｙ２がＨレベルとなったときに画素容量１２０および蓄積容量１３０に蓄
積された電荷が配分され直されて、画素容量１２０の差電圧が変動することになる。
一方、偶数列の画素では、画素容量１２０および蓄積容量１３０の直列接続において、
画素容量１２０の他端が電圧ＬＣcomで一定に保たれた状態で、蓄積容量１３０の他端が
電圧ΔＶだけ上昇するので、同様に画素容量１２０の差電圧が変動することになる。
なお、走査信号Ｙ３がＨレベルになると、走査信号Ｙ１がＨレベルであったときと同様
な電圧書き込み動作が３行１列〜３行２４０列の画素容量１２０および蓄積容量１３０に
対して実行される。

続いて、走査信号Ｙ３がＬレベルになるとともに、走査信号Ｙ４がＨレベルになる。
容量線駆動回路１５０にあっては、走査信号Ｙ３がＬレベルになることにより、２行目
のＴＦＴ５６がオフするので、２行目のＴＦＴ５３、５４のゲート電極はハイ・インピー
ダンス状態となるが、その寄生容量によってオン電圧Ｖonに保たれる。このため、２行目
のＴＦＴ５３、５４のオンが継続するので、２行目の第１容量線１３１および第２容量線
１３２は、第３容量信号Ｖc2の電圧ＬＣcomに保たれる。したがって、以降、２行目の画
素容量１２０にあっては、走査信号Ｙ３がＨレベルとなったときに変動した電圧に固定さ
れることになる。
なお、走査信号Ｙ４がＨレベルになると、走査信号Ｙ２がＨレベルであったときと同様
な電圧書き込み動作が４行１列〜４行２４０列の画素容量１２０および蓄積容量１３０に
対して実行される。

ｎフレームでは、以降同様な動作が繰り返される。
すなわち、ｎフレームにおいて、奇数行目の走査線が選択されて当該走査線への走査信
号がＨレベルになると、１行前の偶数行目の画素では、画素容量１２０および蓄積容量１
３０に書き込まれた差電圧が変動する（ただし、奇数列と偶数列とでは変動方向が異なる
）一方、当該奇数行目のうち、奇数列の画素では、表示データＤaに対応したデータ信号
の電圧と電圧ＬＣcomとの差電圧が画素容量１２０に書き込まれるとともに、当該データ
信号の電圧と第１容量線１３１の電圧Ｖslとの差電圧が書き込まれ、また、偶数列の画素
では、表示データＤaに対応したデータ信号の電圧と電圧ＬＣcomとの差電圧が画素容量１
２０に書き込まれるとともに、当該データ信号の電圧と第２容量線１３２の電圧Ｖshとの
差電圧が書き込まれることになる。
また、ｎフレームにおいて、偶数行目の走査線が選択されて当該走査線への走査信号が
Ｈレベルになると、１行前の奇数行目の画素では、画素容量１２０および蓄積容量１３０
に書き込まれた差電圧が変動する（ただし、奇数列と偶数列とでは変動方向が異なる）一
方、当該偶数行目のうち、奇数列の画素では、表示データＤaに対応したデータ信号の電
圧と電圧ＬＣcomとの差電圧が画素容量１２０に書き込まれるとともに、当該データ信号
の電圧と第１容量線１３１の電圧Ｖshとの差電圧が書き込まれ、また、偶数列の画素では
、表示データＤaに対応したデータ信号の電圧と電圧ＬＣcomとの差電圧が画素容量１２０
に書き込まれるとともに、当該データ信号の電圧と第２容量線１３２の電圧Ｖslとの差電
圧が書き込まれることになる。
なお、３２１行目の走査線１１２には画素が存在しないので、走査信号Ｙ３２１がＨレ
ベルになったときには、１行前の３２０行目に対応するＴＦＴ５６をオンさせて、３２０
行目の第１容量線１３１および第２容量線１３２を第３給電線１８４の電圧ＬＣcomに固
定させるための動作のみが実行される。

次の（ｎ＋１）フレームでは、極性指示信号Ｐolの位相が１８０度シフトするので、奇
数行目の走査線への走査信号がＨレベルになると、１行前の偶数行目の画素では、画素容
量１２０および蓄積容量１３０に書き込まれた差電圧が変動する一方、当該奇数行目のう
ち、奇数列の画素では、表示データＤaに対応したデータ信号の電圧と電圧ＬＣcomとの差
電圧が画素容量１２０に書き込まれるとともに、当該データ信号の電圧と第１容量線１３
１の電圧Ｖshとの差電圧が書き込まれ、また、偶数列の画素では、表示データＤaに対応
したデータ信号の電圧と電圧ＬＣcomとの差電圧が画素容量１２０に書き込まれるととも
に、当該データ信号の電圧と第２容量線１３２の電圧Ｖslとの差電圧が書き込まれること
になる。
また、（ｎ＋１）フレームにおいて、偶数数行目の走査線への走査信号がＨレベルにな
ると、１行前の奇数行目の画素では、１行前の奇数行目の画素では、画素容量１２０およ
び蓄積容量１３０に書き込まれた差電圧が変動する一方、当該偶数行目のうち、奇数列の
画素では、表示データＤaに対応したデータ信号の電圧と電圧ＬＣcomとの差電圧が画素容
量１２０に書き込まれるとともに、当該データ信号の電圧と第１容量線１３１の電圧Ｖsl
との差電圧が書き込まれ、また、偶数列の画素では、表示データＤaに対応したデータ信
号の電圧と電圧ＬＣcomとの差電圧が画素容量１２０に書き込まれるとともに、当該デー
タ信号の電圧と第２容量線１３２の電圧Ｖshとの差電圧が書き込まれることになる。

次に、容量線における電圧ΔＶの変化によって画素容量１２０および蓄積容量１３０に
蓄積された電荷が再配分されて、画素容量１２０の差電圧が変動する点について説明する
。
図７は、ｎフレームにおける奇数ｉ行目であって奇数ｊ列と、これに隣接する偶数（ｊ
＋１）列との画素における画素容量１２０の電圧変動を示す図である。
まず、走査信号ＹｉがＨレベルになると、図７（ａ）に示されるように、ｉ行ｊ列およ
びｉ行（ｊ＋１）列のＴＦＴ１１６がオンする。このため、ｉ行ｊ列の画素では、データ
信号Ｘｊが画素容量１２０の一端（画素電極１１８）と蓄積容量１３０の一端とにそれぞ
れ印加され、ｉ行（ｊ＋１）列の画素では、データ信号Ｘ（ｊ＋１）が画素容量１２０の
一端と蓄積容量１３０の一端とにそれぞれ印加される。
一方、ｎフレームにおいて走査信号ＹｉがＨレベルであれば、容量線駆動回路１５０に
おいてｉ行目に対応するＴＦＴ５１、５２がオンするので、ｉ行目にあっては、第１容量
線１３１の電圧Ｃa−ｉはＶslとなり、第２容量線１３２の電圧Ｃb−ｉはＶshとなるのは
上述した通りである。
ここで、ｉ行ｊ列の画素に対応するデータ信号Ｘｊの電圧をＶaとし、ｉ行（ｊ＋１）
列の画素に対応するデータ信号Ｘ（ｊ＋１）の電圧をＶbとしたとき、走査信号ＹｉがＨ
レベルである期間において、ｉ行ｊ列の画素容量１２０および蓄積容量１３０の一端には
それぞれ電圧Ｖaが印加される一方、ｉ行（ｊ＋１）列の画素容量１２０および蓄積容量
１３０の一端にはそれぞれ電圧Ｖbが印加される。

次に、走査信号ＹｉがＬレベルになると、図７（ｂ）に示されるように、ｉ行ｊ列およ
びｉ行（ｊ＋１）列のＴＦＴ１１６がオフする。また、走査信号ＹｉがＬレベルになると
、次の走査信号Ｙ（ｉ＋１）がＨレベルになるので（図７（ｂ）においては（ｉ＋１）行
を図示省略している）、容量線駆動回路１５０のｉ行目にあっては、ＴＦＴ５１、５２が
オフする一方、ＴＦＴ５５、５６がそれぞれオフ、オンする。このため、ｉ行目のＴＦＴ
５３、５４がともにオンするので、奇数ｊ列の蓄積容量１３０の他端が接続されるｉ行目
の第１容量線１３１と偶数（ｊ＋１）列の蓄積容量１３０の他端が接続されるｉ行目の第
２容量線１３２とは、いずれも第３給電線１８４に接続されて、電圧ＬＣcomとなる。こ
のため、走査信号ＹｉがＨレベルであったときと比較して、第１容量線１３１の電圧Ｃa
−ｉは電圧ΔＶだけ上昇し、第２容量線１３２の電圧Ｃa−ｉは電圧ΔＶだけ低下する。
これに対し、本実施形態では、コモン電極１０８は電圧ＬＣcomで一定である。
したがって、ｉ行ｊ列の画素にあっては、画素容量１２０と蓄積容量１３０との直列接
続において、画素容量１２０の他端（コモン電極）が電圧一定に保たれたまま、蓄積容量
１３０の他端が電圧ΔＶだけ上昇するので、蓄積容量１３０に蓄えられた電荷が画素容量
１２０に移動し、これにより、画素電極１１８の電圧が上昇する。

このため、ｉ行ｊ列の画素において、直列接続点である画素電極１１８の電圧は、
Ｖa＋｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶ
となり、走査信号ＹｉがＨレベルであったときのデータ信号の電圧Ｖaよりも、ｉ行目
の第１容量線１３１の電圧変化分ΔＶに、画素容量１２０および蓄積容量１３０の容量比
｛Ｃs／（Ｃs＋Ｃpix）｝を乗じた値だけ上昇することになる。
換言すれば、ｉ行目の第１容量線１３１の電圧Ｃa−ｉがΔＶだけ上昇すると、画素電
極１１８の電圧は、走査信号ＹｉがＨレベルであったときのデータ信号の電圧Ｖaよりも
、｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶ（＝ΔＶpixとする）だけ上昇することになる。

一方、ｉ行（ｊ＋１）列の画素にあっては、画素容量１２０と蓄積容量１３０との直列
接続において、画素容量１２０の他端（コモン電極）が電圧一定に保たれたまま、蓄積容
量１３０の他端が電圧ΔＶだけ低下するので、画素容量１２０に蓄えられた電荷が画素容
量１２０に移動し、これにより、画素電極１１８の電圧が低下する。
このため、ｉ行（ｊ＋１）列の画素において、直列接続点である画素電極１１８の電圧
は、
Ｖb−｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶ
となり、走査信号ＹｉがＨレベルであったときのデータ信号の電圧Ｖbよりも、ｉ行目
の第２容量線１３２の電圧変化分ΔＶに、画素容量１２０および蓄積容量１３０の容量比
｛Ｃs／（Ｃs＋Ｃpix）｝を乗じた値だけ低下することになる。
なお、いずれも各部の寄生容量は無視している。

ここで、ｎフレームにおいて、極性指示信号ＰolがＨレベルとなって、奇数行奇数列の
画素に正極性書込が指定される場合に、データ信号Ｘｊの電圧Ｖaは、その電圧を画素電
極１１８に印加した後に当該画素電極が電圧ΔＶpixだけ上昇したときの電圧が、コモン
電極１０８の電圧ＬＣcomよりも、ｉ行ｊ列の階調に応じた電圧だけ高位とした電圧Ｖ(+)
となるように設定される（図５参照）。
詳細には、本実施形態では、ノーマリーホワイトモードとしているので、図８（ａ）に
示されるように、ｉ行ｊ列の画素を白色ｗから黒色ｂまでのいずれかの階調とすべき場合
、正極性書込においては電圧ΔＶpixだけ上昇したときにおける階調に応じた画素電極１
１８の電圧が、白色ｗに相当する電圧Ｖw(+)から黒色ｂに相当する電圧Ｖb(+)までの範囲
Ａであって、階調が低く（暗く）なるにつれて電圧ＬＣcomよりも高位側の電圧とすれば
良いので、この階調に応じた電圧よりもΔＶpixだけ低位の電圧となるように、データ信
号Ｘｊの電圧Ｖaが設定される。

一方、奇数行偶数列の画素に負極性書込が指定される場合に、データ信号Ｘ（ｊ＋１）
の電圧Ｖbは、その電圧を画素電極１１８に印加した後に、当該画素電極が電圧ΔＶpixだ
け低下したときの電圧が、コモン電極１０８の電圧ＬＣcomよりも、ｉ行ｊ列の階調に応
じた電圧だけ低位とした電圧Ｖ(-)となるように設定される（図６参照）。
すなわち、図８（ｂ）に示されるように、電圧ΔＶpixだけ低下したときにおける階調
に応じた画素電極１１８の電圧が、白色ｗに相当する電圧Ｖw(-)から黒色ｂに相当する電
圧Ｖb(-)までの範囲Ｃであって、階調が低く（暗く）なるにつれて電圧ＬＣcomよりも低
位側の電圧となれば良いので、この階調に応じた電圧よりもΔＶpixだけ高位の電圧とな
るように、データ信号Ｘ（ｊ＋１）の電圧Ｖbが設定される。

このとき、正極性書込と負極性書込とにおいて電圧範囲が一致するように設定すれば、
データ信号の振幅範囲を最も狭く抑えることができる。
すなわち、図８（ａ）において正極性書込に対応するデータ信号の振幅Ｂの中心と、図
８（ｂ）において負極性書込に対応するデータ信号の振幅Ｄの中心とが互いに電圧ＬＣco
mに一致するように設定するとともに、電圧ΔＶpixだけ上昇したときに、電圧Ｖw(+)から
電圧Ｖb(+)までの範囲Ａにシフトし、電圧ΔＶpixだけ下降したときに、電圧Ｖw(-)から
電圧Ｖb(-)までの範囲Ｃにシフトするように電圧ΔＶ（＝Ｖsh−ＬＣcom＝ＬＣcom−Ｖsl
）を設定すれば良い。
なお、図８（ａ）において正極性書込に対応するデータ信号の振幅Ｂでは、白色ｗ側が
低位となり黒色ｂ側が高位となるが、図８（ｂ）において負極性書込に対応するデータ信
号の振幅Ｄでは白色ｗ側が高位となり黒色ｂ側が低位となり、階調の関係が逆転する。

図７では、ｎフレームであって奇数ｉ行目に着目し、奇数ｊ列の画素についての、第１
容量線１３１の電圧ΔＶの上昇による正極性書込と、偶数（ｊ＋１）列の画素についての
、第２容量線１３２の電圧ΔＶの低下とによる負極性書込とについて説明したが、続く偶
数（ｉ＋１）行目にあっては、奇数ｊ列の画素については第１容量線１３１の電圧ΔＶの
低下による負極性書込が実行され、偶数（ｊ＋１）列の画素については第２容量線１３２
の電圧ΔＶの上昇による正極性書込が実行される。
さらに、次の（ｎ＋１）フレームにおいて、奇数ｉ行目にあっては、奇数ｊ列の画素に
ついて第１容量線１３１の電圧ΔＶの低下による負極性書込が実行され、偶数（ｊ＋１）
列の画素について第２容量線１３２の電圧ΔＶの上昇による正極性書込が実行される一方
、偶数（ｉ＋１）行目にあっては、奇数ｊ列の画素について第１容量線１３１の電圧ΔＶ
の上昇による正極性書込が実行され、偶数（ｊ＋１）列の画素について第２容量線１３２
の電圧ΔＶの低下による負極性書込が実行される。

なお、図５は、ｉ行ｊ列における画素電極１１８の電圧Ｐix(i,j)の変化を、走査信号
Ｙｉ、Ｙ（ｉ＋１）、ｉ行目の第１容量線１３１の電圧Ｃa−ｉとの関係において示す図
であり、奇数行奇数列の画素を代表させている。この図からも判るように、奇数行奇数列
の画素では、第１容量線１３１の電圧上昇による正極性書込と第１容量線１３１の電圧低
下による負極性書込とが、１フレームの期間毎に実行される。この点については、偶数行
偶数列の画素についても同様である。
一方、図６は、ｉ行（ｊ＋１）列における画素電極１１８の電圧Ｐix(i,j+1)の変化を
、走査信号Ｙｉ、Ｙ（ｉ＋１）、ｉ行目の第２容量線１３２の電圧Ｃb−ｉとの関係にお
いて示す図であり、奇数行偶数列の画素を代表させている。この図からも判るように、奇
数行偶数列の画素では、第２容量線１３２の電圧低下による負極性書込と第２容量線１３
２の電圧低上昇による正極性書込とが、１フレームの期間毎に実行される。この点につい
ては、偶数行奇数列の画素についても同様である。

このため、本実施形態では、画素の書込極性が行および列毎に交互に反転するドット反
転となるので、高コントラスト比であって、フリッカを抑えた高品位の表示が可能となる
。
また、本実施形態では、正極性書込が指定される場合のデータ信号の電圧範囲Ｂは、負
極性書込が指定される場合のデータ信号の電圧範囲Ｄと一致する。このため、本実施形態
によれば、階調に応じた電圧を直接印加する場合の電圧範囲Ｊと比較して、半分程度にな
るので、データ線駆動回路１９０を構成する素子の耐圧が狭くて済むだけでなく、容量が
寄生するデータ線１１４における電圧振幅も狭くなるので、その寄生容量により無駄に電
力が消費されることもなくなる。
すなわち、コモン電極１０８が電圧ＬＣcomに保たれるとともに、各行に対応して１行
設けられた容量線の電圧を一定とした構成を想定した場合に、画素容量１２０を交流駆動
するとき、正極性書込が指定されていれば、画素電極１１８に、階調に応じて正極性の電
圧Ｖw(+)から電圧Ｖb(+)までの範囲Ａの電圧で書き込み、負極性書込が指定されていれば
、画素電極１１８に、階調に応じて正極性の電圧Ｖw(-)から電圧Ｖb(-)までの範囲Ｃの電
圧で書き込まなければならない。このため、コモン電極１０８の電圧が一定であって、容
量線を電圧一定としたとき、データ信号の電圧が図において範囲Ｊにわたるので、データ
線駆動回路１９０を構成する素子の耐圧も範囲Ｊに対応させる必要があるだけでなく、容
量が寄生するデータ線１１４において範囲Ｊで電圧が変化すると、その寄生容量により無
駄に電力が消費されることにもなるが、本実施形態では、このような不都合が解消される
のである。
なお、正極性書込が指定されたときのデータ信号の電圧範囲と、負極性書込が指定され
たときのデータ信号の電圧範囲とを一致させなくても、容量線の電圧変化によりデータ信
号の電圧振幅を抑えることはできる。
さらに、本実施形態では、第１容量信号Ｖc1aおよび第２容量信号Ｖc1bは、電圧Ｖsh、
Ｖslとで水平走査期間（Ｈ）毎に切り替わるが、互いに排他的（相補的）である。このた
め、第１給電線１８１および第２給電線１８２の寄生容量によって消費される電力を低減
することができる。

なお、この実施形態では、容量線駆動回路１５０の全行において、ＴＦＴ５１のソース
電極を第１給電線１８１に、ＴＦＴ５２のソース電極を第２給電線１８２に、それぞれ接
続する構成としたが、両者の関係を入れ替えて、ＴＦＴ５１のソース電極を第２給電線１
８２に、ＴＦＴ５２のソース電極を第１給電線１８１に、それぞれ接続する構成としても
良い。

また、ＴＦＴ５１、５２のソース電極の接続先を入れ替える構成において、図９に示さ
れるように、例えば奇数行について、ＴＦＴ５１のソース電極を第１給電線１８１に、Ｔ
ＦＴ５２のソース電極を第２給電線１８２に、それぞれ接続する一方、偶数行については
、ＴＦＴ５１のソース電極を第２給電線１８２に、ＴＦＴ５２のソース電極を第１給電線
１８１に、それぞれ接続して、行について交互接続した構成としても良い。ここで、図１
０は、図９の構成のうち、素子基板における容量線駆動回路１５０と表示領域１００との
境界付近の構成を示す平面図であるが、この構成については図３と重複するので、その説
明を省略する。

このような構成において、制御回路２０は、図１１に示されるように、ｎフレームにわ
たって第１容量信号Ｖc1aを電圧Ｖslとし、第２容量信号Ｖc1bを電圧Ｖshとする一方、次
の（ｎ＋１）フレームにわたって、第１容量信号Ｖc1aを電圧Ｖshとし、第２容量信号Ｖc
1bを電圧Ｖslとする。
この構成において、奇数行奇数列（および偶数行偶数列）の画素電極については、図５
に示されるように電圧変化する一方、奇数行偶数列（および偶数行奇数列）の画素電極に
ついては、図６に示されるように電圧変化するので、同様に、各画素の書込極性がドット
反転となる。
くわえて、この構成では、第１容量信号Ｖc1aおよび第２容量信号Ｖc1bの電圧における
切替周期が水平走査期間（Ｈ）ではなく、１フレームの期間となるので、電圧切替に伴っ
て消費される電力を抑えることが可能となる。

また、ＴＦＴ５１、５２のソース電極の接続先を行について交互接続するのではなく、
図１２において画素１１０内の●で示されるように、蓄積容量１３０の他端の接続先を入
れ替えるとともに、第１容量信号Ｖc1aおよび第２容量信号Ｖc1bを図１１に示した波形と
しても良い。なお、図１２に示される構成では、容量線駆動回路１５０が図１に示した構
成と同一であるが、奇数行奇数列および偶数行偶数列の蓄積容量１３０の他端が第１容量
線１３１に接続され、奇数行偶数列および偶数行奇数列の蓄積容量１３０の他端が第２容
量線１３２に接続されている。
この構成においても、第１容量信号Ｖc1aおよび第２容量信号Ｖc 1bの電圧切替に伴っ
て消費される電力を抑えた上で、各画素の書込極性をドット反転とすることが可能となる
。
なお、図１３は、図１２の構成のうち、素子基板における容量線駆動回路１５０と表示
領域１００との境界付近の構成を示す平面図であるが、この構成についても図３と重複す
るので、その説明を省略する。
なお、図４において、３２１行目の走査線１１２の選択が終了してから、次に１行目の
走査線１１２の選択が開始されるまでの期間において、第１給電線１８１の第１容量信号
Ｖc1a、第２給電線１８２の第２容量信号Ｖc1bは、電圧変化させずに一定であっても構わ
ない。

＜第２実施形態＞
次に、本発明の第２実施形態について説明する。図１４は、この第２実施形態に係る電
気光学装置の構成を示すブロック図であり、図１５は、素子基板における容量線駆動回路
１５０と表示領域１００との境界付近の構成を示す平面図である。
この第２実施形態では、図１（図３）に示した第１実施形態と、主に、次の点において
相違する。すなわち、第２実施形態では、主に、容量線駆動回路１５０の構成（第１相違
点）、第３給電線が存在しない点（第２相違点）、蓄積容量１３０の他端の接続先と容量
線との関係（第３相違点）、および、コモン電極１０８に供給されるコモン信号Ｖcomの
電圧が一定ではない点（第４相違点）において、それぞれ第１実施形態と相違している。

そこで、これらの相違点を中心に説明する。
まず、第１および第２相違点について説明すると、第２実施形態における容量線駆動回
路１５０は、ＴＦＴ５２、５３を有さず、各行に対応して設けられたＴＦＴ５１、５４、
５５、５６の組から構成される。ここで、ｉ行目に対応するＴＦＴ５１のゲート電極は、
ｉ行目の走査線１１２に接続され、そのソース電極は第１給電線１８３に接続されている
。また、ｉ行目に対応するＴＦＴ５４のゲート電極は、ＴＦＴ５５、５６の共通ドレイン
電極に接続され、そのソース電極は、第２給電線１８５に接続されている。そして、ｉ行
目に対応するＴＦＴ５１、５５の共通ドレイン電極が、ｉ行目の第２容量線１３２に接続
されている。
なお、ｉ行目の第１容量線１３１は、ＴＦＴを介することなく、第２給電線１８５に接
続されている。

次に、第３相違点について説明すると、第２実施形態では、図１４において画素１１０
内の●で示されるように、また、図１２に示される構成と同様に、奇数行奇数列および偶
数行偶数列の蓄積容量１３０の他端が第１容量線１３１に、奇数行偶数列および偶数行奇
数列の蓄積容量１３０の他端が第２容量線１３２に、それぞれ接続されている。
続いて、第４相違点について説明すると、本実施形態において、コモン信号Ｖcomは、
図１６に示されるように、ｎフレームにわたって電圧Ｖslとなり、次の（ｎ＋１）フレー
ムにわたって電圧Ｖshとなり、１フレームの期間毎に交互に切り替えられる。また、第２
実施形態において制御回路２０は、第１給電線１８３に第１容量信号Ｖc1を、第２給電線
１８５に第２容量信号Ｖc2を、それぞれ供給する。第１容量信号Ｖc1は、同図に示される
ように、ｎフレームにわたって電圧Ｖshとなり、次の（ｎ＋１）フレームにわたって電圧
Ｖslとなり、また、第２実施形態における第２容量信号Ｖc2は、第１実施形態において第
３容量信号に相当するものであり、本実施形態では、コモン信号Ｖcomと同一である。し
たがって、第２容量信号Ｖc2を供給する第２給電線１８５に接続された第１容量線１３１
には、コモン信号Ｖcomが供給される、と考えて良い。
ここで、本実施形態において電圧Ｖsh、Ｖslは、Ｖsh−Ｖsh＝ΔＶという関係となるよ
うに設定されている。

次に、第２実施形態に係る電気光学装置の動作について説明する。
まず、各行の第１容量線１３１は、第２給電線１８５に接続されているので、第２容量
信号Ｖc2と同じ波形となる。このため、ｉ行目の第１容量線１３１の電圧Ｃa−ｉは、ｎ
フレームにおいて電圧Ｖslになり、次の（ｎ＋１）フレームにおいて電圧Ｖshになる（図
１６および図１７参照）。
一方、各行の第２容量線１３２は、自身に対応する行の走査信号がＨレベルになると、
ＴＦＴ５１（５５）のオンにより第１給電線１８３に接続され、自身に対応する行の次行
の走査信号がＨレベルになると、ＴＦＴ５６（５４）のオンにより第２給電線１８５に接
続される。このため、ｉ行目の第２容量線１３２の電圧Ｃb−ｉは、ｎフレームにおいて
、走査信号ＹｉがＨレベルとなる期間で電圧Ｖshになり、走査信号Ｙ（ｉ＋１）がＨレベ
ルとなる期間で電圧Ｖslになって電圧ΔＶだけ低下する。電圧Ｃb−ｉは、走査信号Ｙ（
ｉ＋１）がＬレベルになっても、ＴＦＴ５４のオンが持続するので、第２容量信号Ｖc 2
と同一となる。このため、（ｎ＋１）フレームの最初において電圧Ｖshとなり、走査信号
ＹｉがＨレベルとなる期間で電圧Ｖslになり、走査信号Ｙ（ｉ＋１）がＨレベルとなる期
間で電圧Ｖshになって電圧ΔＶだけ上昇し、以降、次のフレームの開始まで当該電圧Ｖsh
が維持される（図１６および図１８参照）。

本実施形態において、蓄積容量１３０の他端が第１容量線１３１に接続される画素は、
奇数行奇数列および偶数行偶数列である。このため、図１７に示されるように、ｉ行目の
第１容量線１３１の電圧Ｃa−ｉは、各フレームの開始（終了）タイミングで電圧が切り
替わるのみであるが、このタイミングでは、同時にコモン電極１０８も同じ電圧に切り替
わる。このため、例えば奇数ｉ行奇数ｊ列の画素電極の電圧Ｐix(i,j)は、同図に示され
るように、コモン電極１０８の電圧が切り替わると、同時に同量だけ同一方向に変化する
ので、画素容量１２０に保持された電圧実効値（ハッチング部分）に影響を与えることは
ない。
したがって、奇数行奇数列および偶数行偶数列の画素では、ｎフレームにおいては、コ
モン信号Ｖcomの電圧Ｖslを基準に階調に応じた電圧だけ高位側の電圧を、（ｎ＋１）フ
レームにおいては、コモン信号Ｖcomの電圧Ｖshを基準に階調に応じた電圧だけ低位側の
電圧を、それぞれデータ信号として書き込む構成となる。

一方、蓄積容量１３０の他端が第２容量線１３２に接続される画素は、奇数行偶数列お
よび偶数行奇数列である。このため、図１８に示されるように、ｉ行目の第２容量線１３
２の電圧Ｃb−ｉは、走査信号Ｙ（ｉ＋１）がＨレベルとなったときに、すなわち、デー
タ信号の電圧を書き込んだ後に、第２容量線１３２が電圧ΔＶだけ変化する。
また、図１８に示されるように、ｉ行目の第２容量線１３２の電圧Ｃb−ｉは、各フレ
ームの開始（終了）タイミングで電圧が切り替わるが、このタイミングでは、同時にコモ
ン電極１０８も同じ電圧に切り替わる。このため、例えば奇数ｉ行偶数（ｊ＋１）列の画
素電極の電圧Ｐix(i,j+1)は、図１８に示されるように、コモン電極１０８の電圧が切り
替わると、同時に同量だけ同一方向に変化するので、画素容量１２０に保持された電圧実
効値（ハッチング部分）に影響を与えることはない。
したがって、奇数行偶数列および偶数行奇数列の画素では、ｎフレームにおいては、自
身に対応する走査線が選択されたときに、第２容量線１３２の電圧ΔＶの低下によって画
素電極が電圧ΔＶpixだけ低下することを見越した電圧（すなわち、ΔＶpixだけ低下した
電圧が、コモン信号Ｖcomの電圧Ｖslを基準にして階調に応じた電圧だけ低位側の電圧と
なるような電圧）を、データ信号として書き込む構成となり、（ｎ＋１）フレームにおい
ては、自身に対応する走査線が選択されたときに、第２容量線１３２の電圧ΔＶの上昇に
よって画素電極が電圧ΔＶpixだけ上昇することを見越した電圧（すなわち、ΔＶpixだけ
上昇した電圧が、コモン信号Ｖcomの電圧Ｖshを基準にして階調に応じた電圧だけ高位側
の電圧となるような電圧）を、データ信号として書き込む構成となる。

なお、第２実施形態では、各行について第１容量線１３１を第２給電線１８５に、第２
容量線１３２をＴＦＴ５１、５４の共通ドレイン電極に、それぞれ接続する構成としたが
、両者の関係を入れ替えて、第１容量線１３１をＴＦＴ５１、５４の共通ドレイン電極に
、第２容量線１３２を第２給電線１８５に、それぞれ接続する構成としても良い。

また、第２実施形態では、各行の第１容量線１３１を第２給電線１８５に接続し、第２
容量線１３２をＴＦＴ５１、５４の共通ドレインに接続するとともに、奇数行奇数列およ
び偶数行偶数列の蓄積容量１３０の他端を第１容量線１３１に、奇数行偶数列および偶数
行奇数列の蓄積容量１３０の他端を第２容量線１３２に、それぞれ接続する構成としたが
、図１９に示されるように、例えば奇数行目については、第１容量線１３１を第２給電線
１８５に接続し、第２容量線１３２をＴＦＴ５１、５４の共通ドレインに接続し、偶数行
目については、第１容量線１３１をＴＦＴ５１、５４の共通ドレインに接続し、第２容量
線１３２を第２給電線１８５に接続するともに、各行における奇数列の蓄積容量１３０の
他端を第１容量線１３１に、各行における偶数列の蓄積容量１３０の他端を第２容量線１
３２に、それぞれ接続する構成としても良い。なお、図２０は、図１９の構成のうち、素
子基板における容量線駆動回路１５０と表示領域１００との境界付近の構成を示す平面図
であり、この構成については図３と重複するので、その説明を省略する。

このように、第２実施形態では、第１実施形態と同様に、画素の書込極性が行および列
毎に交互に反転するドット反転となるので、高コントラスト比であって、フリッカを抑え
た高品位の表示が可能となる。
また、第２実施形態では、第１実施形態と比較して、容量線駆動回路１５０において、
各行につきＴＦＴ５２、５３が省略されるので、構成の簡略化とともに、素子基板におい
て、表示に寄与しない領域（いわゆる額縁）が少なくなるので、コストの上昇を抑えるこ
とも可能となる。
さらに、第２実施形態では、第１容量信号Ｖc1および第２容量信号Ｖc2の振幅差が、図
１１の半分となるので、その分、低消費電力化を図ることが可能となる。

なお、上述した各実施形態では、容量線駆動回路１５０におけるｉ行目のＴＦＴ５６の
ゲート電極を、次の（ｉ＋１）行目の走査線１１２に接続する構成としたが、本発明では
、いずれも一定の行数ｍだけ離間した走査線１１２に接続する構成であれば足りる。ただ
し、ｍが多くなると、ｉ行目のＴＦＴ５６のゲート電極を、（ｉ＋ｍ）行目の走査線１１
２に接続する必要があり、配線が複雑化する。さらに、最終の３２０行目の容量線に対応
するＴＦ５６をオンさせるために、ダミーの走査線１１２がｍ行必要となる。
なお、各実施形態のようにｍが「１」であれば、帰線期間をなくして、３２０行目のＴ
ＦＴ５６のゲート電極を、１行目の走査線１１２に循環するように接続する構成とすれば
良いし、また、例えばｍが「２」であれば、やはり帰線期間をなくして、３１９、３２０
行目に対応するＴＦＴ５６のゲート電極を、それぞれ１、２行目の走査線１１２に循環す
るように接続する構成とすれば、あえてダミーの走査線を設ける必要もない。

また、各実施形態では、垂直走査方向を図１において下方向としているので、ｉ行目の
ＴＦＴ５６のゲート電極を、（ｉ＋１）行目の走査線１１２に接続したが、垂直走査方向
を上方向とする場合には、（ｉ−１）行目の走査線１１２に接続すれば良い。すなわち、
ｉ行目のＴＦＴ５６のゲート電極については、ｉ行目の走査線以外の走査線であって、ｉ
行目の走査線が選択された後に垂直走査方向に向かって選択される走査線１１２に接続さ
れる構成であれば良い。
一方、各実施形態では、画素容量１２０として画素電極１１８とコモン電極１０８とで
液晶１０５を挟持して、液晶にかかる電界方向を基板面垂直方向とした構成としたが、画
素電極、絶縁層およびコモン電極とを積層して、液晶にかかる電界方向を基板面水平方向
とした構成としても良い。

また、上述した各実施形態では、画素容量１２０を単位としてみたときに、１フレーム
の期間毎に書込極性を反転したが、その理由は、画素容量１２０を交流駆動するために過
ぎないので、その反転は２フレーム以上の期間毎に実行しても良い。
さらに、画素容量１２０はノーマリーホワイトモードとしたが、電圧無印加状態におい
て暗い状態となるノーマリーブラックモードとしても良い。また、Ｒ（赤）、Ｇ（緑）、
Ｂ（青）の３画素で１ドットを構成して、カラー表示を行うとしても良いし、さらに、別
の１色（例えばシアン（Ｃ））を追加し、これらの４色の画素で１ドットを構成して、色
再現性を向上させる構成としても良い。

上述した説明では、書込極性の基準をコモン電極１０８の電圧としているが、これは、
画素１１０におけるＴＦＴ１１６が理想的なスイッチとして機能する場合であり、実際に
は、ＴＦＴ１１６のゲート・ドレイン電極間の寄生容量に起因して、オンからオフに状態
変化するときにドレイン電極（画素電極１１８）の電位が低下する現象（プッシュダウン
、突き抜け、フィールドスルーなどと呼ばれる）が発生する。液晶の劣化を防止するため
、画素容量１２０については交流駆動としなければならないが、コモン電極１０８への印
加電圧を書込極性の基準として交流駆動すると、プッシュダウンのために、負極性書込に
よる画素容量１２０の電圧実効値が、正極性書込による実効値よりも若干大きくなってし
まう（ＴＦＴ１１６がｎチャネルの場合）。このため、実際には、書込極性の基準電圧と
コモン電極１０８の電圧とを分け、詳細には、書込極性の基準電圧を、プッシュダウンの
影響が相殺されるように、コモン電極の電圧よりも高位側にオフセットして設定するよう
にしても良い。
さらに、蓄積容量１３０は、直流的には絶縁されているので、画素容量１２０および蓄
積容量１３０に対する電圧の書き込み後において、第１または第２容量線の電圧変化がΔ
Ｖとなるような条件が確保されれば良い。

＜電子機器＞
次に、上述した実施形態に係る電気光学装置１０を表示装置として有する電子機器につ
いて説明する。図２１は、いずれかの実施形態に係る電気光学装置１０を用いた携帯電話
１２００の構成を示す図である。
この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２のほか、受
話口１２０４、送話口１２０６とともに、上述した電気光学装置１０を備えるものである
。なお、電気光学装置１０のうち、表示領域１００に相当する部分以外の構成要素につい
ては外観としては現れない。

なお、電気光学装置１０が適用される電子機器としては、図２１に示される携帯電話の
他にも、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダ型（
またはモニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳
、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネ
ルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、
上述した電気光学装置１０が適用可能であることは言うまでもない。

本発明の第１実施形態に係る電気光学装置の構成を示す図である。 同電気光学装置における画素の構成を示す図である。 同電気光学装置の表示領域と容量線駆動回路との境の構成を示す図である。 同電気光学装置の動作を説明するための図である。 同電気光学装置の動作を説明するための電圧波形図である。 同電気光学装置の動作を説明するための電圧波形図である。 同電気光学装置の電圧書込動作および電圧変動を示す図である。 同電気光学装置のデータ信号と保持電圧との関係を示す図である。 同第１実施形態に係る電気光学装置の変形例（その１）を示す図である。 同変形例における表示領域と容量線駆動回路との境の構成を示す図である。 同変形例の動作を説明するための図である。 同電気光学装置の変形例（その２）を示す図である。 同変形例における表示領域と容量線駆動回路との境の構成を示す図である。 本発明の第２実施形態に係る電気光学装置の構成を示す図である。 同電気光学装置の表示領域と容量線駆動回路との境の構成を示す図である。 同電気光学装置の動作を説明するための図である。 同電気光学装置の動作を説明するための電圧波形図である。 同電気光学装置の動作を説明するための電圧波形図である。 同第２実施形態に係る電気光学装置の変形例を示す図である。 同変形例における表示領域と容量線駆動回路との境の構成を示す図である。 実施形態に係る電気光学装置を用いた携帯電話の構成を示す図である。

符号の説明

１０…電気光学装置、２０…制御回路、５１〜５６…ＴＦＴ、１００…表示領域、１０
８…コモン電極、１１０…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、
１２０…画素容量、１３０…蓄積容量、１３１…第１容量線、１３２…第２容量線、１４
０…走査線駆動回路、１５０…容量線駆動回路、１８１（１８３）…第１給電線、１８２
（１８５）…第２給電線、１８４…第３給電線、１８６…オフ電圧給電線、１８８…オン
電圧給電線、１２００…携帯電話

Claims (7)

1. 複数行の走査線と、
   複数列のデータ線と、
   前記複数行の走査線の各行に対応して設けられた第１および第２容量線と、
   前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられ、
   各々は、
   一端が自身に対応するデータ線に接続されるとともに、自身に対応する走査線が選択されたときに導通状態となる画素スイッチング素子と、
   前記画素スイッチング素子とコモン電極との間に介挿された画素容量と、
   前記画素容量の一端と前記走査線に対応して設けられた第１または第２容量線のいずれか一方との間に介挿された蓄積容量と、
   を含む画素と、
   を有する電気光学装置の駆動回路であって、
   前記走査線を所定の順番で選択する走査線駆動回路と、
   一の走査線に対応して設けられた第１容量線を、当該一の走査線が選択されたときに、所定電圧から所定値だけ高位または低位の一方にシフトした電圧とし、当該一の走査線に対して所定数行だけ離間した走査線が選択されてから再び当該一の走査線が選択されるまで、前記所定電圧に維持するとともに、
   当該一の走査線に対応して設けられた第２容量線を、当該一の走査線が選択されたときに前記所定電圧から前記所定値だけ高位または低位の他方にシフトした電圧とし、当該一の走査線に対して所定数行だけ離間した走査線が選択されてから再び当該一の走査線が選択されるまで、前記所定電圧に維持する容量線駆動回路と、
   選択された走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を、データ線を介して供給するデータ線駆動回路と、
   を具備し、
   前記容量線駆動回路は、
   当該一の走査線が選択されたときに、当該一の走査線に対応して設けられた第１容量線を、第１容量信号を供給する第１給電線または第２容量信号を供給する第２給電線のいずれか一方に接続し、
   当該一の走査線に対応して設けられた第２容量線を、前記第１または第２給電線のいずれか他方に接続し、
   当該一の走査線に対して所定数行だけ離間した走査線が選択されてから再び当該一の走査線が選択されるまで、前記第１および第２容量線を、第３容量信号を供給する第３給電線にそれぞれ接続するものであって、
   各走査線に対応して、第１乃至第６トランジスタを有し、
   一の走査線に対応する前記第１トランジスタは、ゲート電極が当該一の走査線に接続され、
   ソース電極が前記第１または第２給電線のいずれか一方に接続され、
   前記第２トランジスタは、ゲート電極が当該一の走査線に接続され、ソース電極が前記第１または第２給電線のいずれか他方に接続され、
   前記第３および第４トランジスタは、ソース電極が前記第３給電線に接続され、
   前記第５トランジスタは、ゲート電極が当該一の走査線に接続され、
   ソース電極が前記第３および第４トランジスタをオフさせるためのオフ電圧を給電するオフ電圧給電線に接続され、
   前記第６トランジスタは、ゲート電極が当該一の走査線から所定行離間した走査線に接続され、ソース電極が前記第３および第４トランジスタをオンさせるためのオン電圧を給電するオン電圧給電線に接続され、
   前記第１および第３トランジスタのドレイン電極が当該一の走査線に対応する第１容量線に接続され、前記第２および第４トランジスタのドレイン電極が当該一の走査線に対応する第２容量線に接続されるとともに、前記第５および第６トランジスタのドレイン電極が前記第３および第４トランジスタのゲート電極に接続された
   ことを特徴とする電気光学装置の駆動回路。
2. 前記第１および第２容量信号の電圧は、低位側電圧と高位側電圧とで互いに排他的であって、１行の走査線を選択する毎に切り替わり、
   前記第３容量信号の電圧は、前記所定電圧であり、前記低位側電圧と前記高位側電圧との中間電圧である
   ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
3. 前記第１および第２容量信号の電圧は、低位側電圧と高位側電圧とで互いに排他的であって、１または複数フレームの期間毎に交互に切り替わり、
   前記第３容量信号の電圧は、前記低位側電圧と前記高位側電圧との中間電圧で時間的に一定である
   ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
4. 当該複数行の走査線に対応する画素のうち、
   奇数列に対応するものの蓄積容量は、自身に対応する画素容量の一端と前記第１容量線との間に介挿され、
   偶数列に対応するものの蓄積容量は、自身に対応する画素容量の一端と前記第２容量線との間に介挿された
   ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
5. 当該複数行の走査線に対応する画素のうち、
   奇数行奇数列および偶数行偶数列に対応するものの蓄積容量は、自身に対応する画素容量の一端と前記第１容量線との間に介挿され、
   奇数行偶数列および偶数行奇数列に対応するものの蓄積容量は、自身に対応する画素容量の一端と前記第２容量線との間に介挿された
   ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
6. 複数行の走査線と、
   複数列のデータ線と、
   前記複数行の走査線の各行に対応して設けられた第１および第２容量線と、
   前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられ、
   各々は、
   一端が自身に対応するデータ線に接続されるとともに、自身に対応する走査線が選択されたときに導通状態となる画素スイッチング素子と、
   前記画素スイッチング素子とコモン電極との間に介挿された画素容量と、
   前記画素容量の一端と前記走査線に対応して設けられた第１または第２容量線のいずれか一方との間に介挿された蓄積容量と、
   を含む画素と、
   前記走査線を所定の順番で選択する走査線駆動回路と、
   一の走査線に対応して設けられた第１容量線を、当該一の走査線が選択されたときに、所定電圧から所定値だけ高位または低位の一方にシフトした電圧とし、当該一の走査線に対して所定数行だけ離間した走査線が選択されてから再び当該一の走査線が選択されるまで、前記所定電圧に維持するとともに、
   当該一の走査線に対応して設けられた第２容量線を、当該一の走査線が選択されたときに前記所定電圧から前記所定値だけ高位または低位の他方にシフトした電圧とし、当該一の走査線に対して所定数行だけ離間した走査線が選択されてから再び当該一の走査線が選択されるまで、前記所定電圧に維持する容量線駆動回路と、
   選択された走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を、データ線を介して供給するデータ線駆動回路と、
   を具備し、
   前記容量線駆動回路は、
   当該一の走査線が選択されたときに、当該一の走査線に対応して設けられた第１容量線を、第１容量信号を供給する第１給電線または第２容量信号を供給する第２給電線のいずれか一方に接続し、
   当該一の走査線に対応して設けられた第２容量線を、前記第１または第２給電線のいずれか他方に接続し、
   当該一の走査線に対して所定数行だけ離間した走査線が選択されてから再び当該一の走査線が選択されるまで、前記第１および第２容量線を、第３容量信号を供給する第３給電線にそれぞれ接続するものであって、
   各走査線に対応して、第１乃至第６トランジスタを有し、
   一の走査線に対応する前記第１トランジスタは、ゲート電極が当該一の走査線に接続され、
   ソース電極が前記第１または第２給電線のいずれか一方に接続され、
   前記第２トランジスタは、ゲート電極が当該一の走査線に接続され、ソース電極が前記第１または第２給電線のいずれか他方に接続され、
   前記第３および第４トランジスタは、ソース電極が前記第３給電線に接続され、
   前記第５トランジスタは、ゲート電極が当該一の走査線に接続され、
   ソース電極が前記第３および第４トランジスタをオフさせるためのオフ電圧を給電するオフ電圧給電線に接続され、
   前記第６トランジスタは、ゲート電極が当該一の走査線から所定行離間した走査線に接続され、ソース電極が前記第３および第４トランジスタをオンさせるためのオン電圧を給電するオン電圧給電線に接続され、
   前記第１および第３トランジスタのドレイン電極が当該一の走査線に対応する第１容量線に接続され、前記第２および第４トランジスタのドレイン電極が当該一の走査線に対応する第２容量線に接続されるとともに、前記第５および第６トランジスタのドレイン電極が前記第３および第４トランジスタのゲート電極に接続された
   ことを特徴とする電気光学装置。
7. 請求項６に記載の電気光学装置を有することを特徴とする電子機器。

Images