JP2000267590A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JP2000267590A JP2000267590A JP7587699A JP7587699A JP2000267590A JP 2000267590 A JP2000267590 A JP 2000267590A JP 7587699 A JP7587699 A JP 7587699A JP 7587699 A JP7587699 A JP 7587699A JP 2000267590 A JP2000267590 A JP 2000267590A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- display device
- image display
- integrated circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 額縁面積の増大を招くことなく、ポリシリコ
ンＴＦＴ液晶表示装置の周辺回路を設置でき、小型化
と、ユーザー側の設計の簡易化に寄与できる画像表示装
置を提供する。 【解決手段】 このポリシリコン液晶表示装置は、画素
部１とソースドライバ２とゲートドライバ３が同一基板
５上に形成されている。ゲートドライバ３が形成された
基板５の辺６に隣接する領域１２に外部接続端子７が形
成されており、この外部接続端子７に、フレキシブル配
線板８が接続されている。この外部接続端子７を辺６に
沿って延ばした延長線上に、集積回路１０が配置されて
いる。したがって、基板５の周辺領域を有効に利用する
ことができ、基板５および周辺回路を含んだ液晶モジュ
ールの外形をコンパクトにできる。
ンＴＦＴ液晶表示装置の周辺回路を設置でき、小型化
と、ユーザー側の設計の簡易化に寄与できる画像表示装
置を提供する。 【解決手段】 このポリシリコン液晶表示装置は、画素
部１とソースドライバ２とゲートドライバ３が同一基板
５上に形成されている。ゲートドライバ３が形成された
基板５の辺６に隣接する領域１２に外部接続端子７が形
成されており、この外部接続端子７に、フレキシブル配
線板８が接続されている。この外部接続端子７を辺６に
沿って延ばした延長線上に、集積回路１０が配置されて
いる。したがって、基板５の周辺領域を有効に利用する
ことができ、基板５および周辺回路を含んだ液晶モジュ
ールの外形をコンパクトにできる。
Description
【０００１】
【発明の属する技術分野】この発明は、画像表示装置に
関する。
関する。
【０００２】
【従来の技術】従来、ａ-Ｓｉ(非晶質シリコン)ＴＦＴ
液晶表示装置においては、画素ＴＦＴ(薄膜トランジス
タ)しかガラス基板上に形成できなかった。したがっ
て、画素ＴＦＴを駆動するドライバを、画素ＴＦＴの周
囲に、ＴＡＢ(テープ・オートメーティッド・ボンディ
ング)またはＣＯＧ(チップ・オン・ガラス)で実装して
いた。
液晶表示装置においては、画素ＴＦＴ(薄膜トランジス
タ)しかガラス基板上に形成できなかった。したがっ
て、画素ＴＦＴを駆動するドライバを、画素ＴＦＴの周
囲に、ＴＡＢ(テープ・オートメーティッド・ボンディ
ング)またはＣＯＧ(チップ・オン・ガラス)で実装して
いた。
【０００３】しかし、上記駆動ドライバを構成するＬＳ
Ｉをガラス基板上に実装するピッチの制約から、画素
ピッチの狭いモジュールを実現すると、周辺部に存する
非表示エリアの面積(いわゆる額縁面積)が大きくなり、
画面に比べて額縁面積の大きなモジュールしか実現でき
なかった。
Ｉをガラス基板上に実装するピッチの制約から、画素
ピッチの狭いモジュールを実現すると、周辺部に存する
非表示エリアの面積(いわゆる額縁面積)が大きくなり、
画面に比べて額縁面積の大きなモジュールしか実現でき
なかった。
【０００４】そこで、近年、低温プロセス、あるいは高
温プロセスによって製造したポリシリコンＴＦＴ(薄膜
トランジスタ)を用いて、ソースドライバ、もしくはゲ
ートドライバと称される駆動回路を画素部と同一のガラ
ス基板上に一体に形成した液晶表示装置(ＬＣＤ)が注目
されている。
温プロセスによって製造したポリシリコンＴＦＴ(薄膜
トランジスタ)を用いて、ソースドライバ、もしくはゲ
ートドライバと称される駆動回路を画素部と同一のガラ
ス基板上に一体に形成した液晶表示装置(ＬＣＤ)が注目
されている。
【０００５】このポリシリコンを用いた画像表示装置に
おいては、事実上、実装エリアの制約から解き放され、
額縁が狭い液晶表示装置を実現できる。
おいては、事実上、実装エリアの制約から解き放され、
額縁が狭い液晶表示装置を実現できる。
【０００６】
【発明が解決しようとする課題】しかしながら、ポリシ
リコンＴＦＴは、単結晶シリコンを用いて形成されたト
ランジスタに比べて、駆動能力が格段に低い。このた
め、ポリシリコンＴＦＴを用いて形成されたドライバの
動作周波数は、単結晶シリコンを用いて形成されたドラ
イバ(ＬＳＩ)に比べて、概ね、１０分の１程度になる。
すなわち、単結晶シリコンで形成されたドライバでは、
動作速度が３０ＭＨｚ以上にもなるのに対して、ポリシ
リコンで形成されたドライバでは、動作速度が１．５〜
３ＭＨｚ程度と低い値となっている。
リコンＴＦＴは、単結晶シリコンを用いて形成されたト
ランジスタに比べて、駆動能力が格段に低い。このた
め、ポリシリコンＴＦＴを用いて形成されたドライバの
動作周波数は、単結晶シリコンを用いて形成されたドラ
イバ(ＬＳＩ)に比べて、概ね、１０分の１程度になる。
すなわち、単結晶シリコンで形成されたドライバでは、
動作速度が３０ＭＨｚ以上にもなるのに対して、ポリシ
リコンで形成されたドライバでは、動作速度が１．５〜
３ＭＨｚ程度と低い値となっている。
【０００７】例えば、ＶＧＡ(ビデオ・グラフィックス
・アレイ)信号では、ビデオ信号のドットクロック周波
数は、２５ＭＨｚ以上であるので、ポリシリコンドライ
バでは、上記ビデオ信号をそのまま処理することができ
ない。
・アレイ)信号では、ビデオ信号のドットクロック周波
数は、２５ＭＨｚ以上であるので、ポリシリコンドライ
バでは、上記ビデオ信号をそのまま処理することができ
ない。
【０００８】このため、ＬＰＳ(低温プロセスポリシリ
コン)パネルにおいては、ビデオ信号の周波数を、モノ
リシックドライバが処理できる速度まで落とすいわゆる
相展開回路もしくは時間軸伸長回路をパネル外部に新た
に設けて駆動を行っていた。
コン)パネルにおいては、ビデオ信号の周波数を、モノ
リシックドライバが処理できる速度まで落とすいわゆる
相展開回路もしくは時間軸伸長回路をパネル外部に新た
に設けて駆動を行っていた。
【０００９】このように、ポリシリコンで形成されたポ
リシリコンドライバを用いたＬＰＳパネルでは、ドライ
バをガラス基板上にモノリシックに形成して、額縁を小
さくできる利点が有る反面、上記相展開回路や時間軸伸
長回路などの外部回路(ＬＳＩ)が必要になるから、機器
の小型化への寄与が少ないという欠点がある。
リシリコンドライバを用いたＬＰＳパネルでは、ドライ
バをガラス基板上にモノリシックに形成して、額縁を小
さくできる利点が有る反面、上記相展開回路や時間軸伸
長回路などの外部回路(ＬＳＩ)が必要になるから、機器
の小型化への寄与が少ないという欠点がある。
【００１０】そこで、この発明の目的は、額縁面積の増
大を招くことなく、ポリシリコンＴＦＴ液晶表示装置の
周辺回路を設置でき、小型化と、ユーザー側の設計の簡
易化に寄与できる画像表示装置を提供することにある。
大を招くことなく、ポリシリコンＴＦＴ液晶表示装置の
周辺回路を設置でき、小型化と、ユーザー側の設計の簡
易化に寄与できる画像表示装置を提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明の画像表示装置は、少なくとも駆動
回路の一部が画素部と同一基板上に一体形成された画像
表示装置において、上記基板の辺に沿って外部接続用端
子および集積回路が形成されており、上記外部接続用端
子を、上記基板の辺に沿って延長させた延長エリアに、
上記集積回路の実装エリアの少なくとも一部が重なって
いることを特徴としている。
め、請求項１の発明の画像表示装置は、少なくとも駆動
回路の一部が画素部と同一基板上に一体形成された画像
表示装置において、上記基板の辺に沿って外部接続用端
子および集積回路が形成されており、上記外部接続用端
子を、上記基板の辺に沿って延長させた延長エリアに、
上記集積回路の実装エリアの少なくとも一部が重なって
いることを特徴としている。
【００１２】この請求項１の発明では、外部接続用端子
を、上記基板の辺に沿って延長させた延長エリアに上記
集積回路の実装エリアの少なくとも一部を重ならせた。
これにより、上記外部接続用端子の横の空き領域を、上
記集積回路の実装エリアにすることができる。したがっ
て、上記集積回路で、たとえばポリシリコンドライバを
採用した場合に必要になる相展開回路や時間軸伸長回路
を構成すれば、額縁面積の増大を招くことなく、ポリシ
リコンＴＦＴ液晶表示装置の周辺回路を設置でき、小型
化と、ユーザー側の設計の簡易化に寄与できる。
を、上記基板の辺に沿って延長させた延長エリアに上記
集積回路の実装エリアの少なくとも一部を重ならせた。
これにより、上記外部接続用端子の横の空き領域を、上
記集積回路の実装エリアにすることができる。したがっ
て、上記集積回路で、たとえばポリシリコンドライバを
採用した場合に必要になる相展開回路や時間軸伸長回路
を構成すれば、額縁面積の増大を招くことなく、ポリシ
リコンＴＦＴ液晶表示装置の周辺回路を設置でき、小型
化と、ユーザー側の設計の簡易化に寄与できる。
【００１３】また、請求項２の発明は、少なくとも駆動
回路の一部が画素部と同一基板上に一体形成された画像
表示装置において、集積回路を搭載した別体基板と外部
接続用端子の少なくとも一方が、上記基板上に一体形成
された駆動回路の少なくとも一部の領域上に配されてい
ることを特徴としている。
回路の一部が画素部と同一基板上に一体形成された画像
表示装置において、集積回路を搭載した別体基板と外部
接続用端子の少なくとも一方が、上記基板上に一体形成
された駆動回路の少なくとも一部の領域上に配されてい
ることを特徴としている。
【００１４】この請求項２の発明では、基板上の駆動回
路を一体形成した領域を有効に活用できることから、額
縁面積の縮小を図れ、機器のコンパクト化を図ることが
できる。
路を一体形成した領域を有効に活用できることから、額
縁面積の縮小を図れ、機器のコンパクト化を図ることが
できる。
【００１５】また、請求項３の発明は、少なくとも駆動
回路の一部が画素部と同一基板上に一体形成された画像
表示装置において、集積回路を搭載した別体基板が、上
記基板上に一体形成された駆動回路の少なくとも一部と
対向して、ディスプレイ表面側とは反対側に配されてい
ることを特徴としている。
回路の一部が画素部と同一基板上に一体形成された画像
表示装置において、集積回路を搭載した別体基板が、上
記基板上に一体形成された駆動回路の少なくとも一部と
対向して、ディスプレイ表面側とは反対側に配されてい
ることを特徴としている。
【００１６】この請求項３の発明では、光を当てる必要
の無い領域を有効に活用できることから、額縁面積の縮
小を図れると共に、基板上に一体形成された駆動回路に
光が当たることを防ぐことができ、上記駆動回路の誤動
作を防止でき、信頼性を向上させることができる。ま
た、バックライト横の領域を有効に活用できることか
ら、機器の厚さを抑えることができる。
の無い領域を有効に活用できることから、額縁面積の縮
小を図れると共に、基板上に一体形成された駆動回路に
光が当たることを防ぐことができ、上記駆動回路の誤動
作を防止でき、信頼性を向上させることができる。ま
た、バックライト横の領域を有効に活用できることか
ら、機器の厚さを抑えることができる。
【００１７】また、請求項４の発明は、請求項１乃至３
のいずれか１つに記載の画像表示装置において、上記集
積回路は、ガラス基板上に形成された駆動回路のビデオ
信号線、あるいはデータ信号線に信号を供給する回路を
備えていることを特徴としている。
のいずれか１つに記載の画像表示装置において、上記集
積回路は、ガラス基板上に形成された駆動回路のビデオ
信号線、あるいはデータ信号線に信号を供給する回路を
備えていることを特徴としている。
【００１８】この請求項４の発明では、ビデオ信号やデ
ータ信号の劣化を抑えることが可能となり、画質の劣化
を抑えることができる。
ータ信号の劣化を抑えることが可能となり、画質の劣化
を抑えることができる。
【００１９】また、請求項５の発明は、請求項１乃至４
のいずれか１つに記載の画像表示装置において、上記集
積回路は、上記駆動回路へ供給するビデオ信号を多相化
処理する機能と、デジタル信号をアナログ信号に変換す
る機能の少なくとも一方の機能を有していることを特徴
としている。
のいずれか１つに記載の画像表示装置において、上記集
積回路は、上記駆動回路へ供給するビデオ信号を多相化
処理する機能と、デジタル信号をアナログ信号に変換す
る機能の少なくとも一方の機能を有していることを特徴
としている。
【００２０】この請求項５の発明では、上記集積回路で
もって、駆動回路へ供給するビデオ信号を多相化処理す
る機能と、デジタル信号をアナログ信号に変換する機能
の少なくとも一方の機能を実現する。したがって、この
請求項５の発明では、額縁面積の増大を招くことなく、
ポリシリコンＴＦＴ液晶表示装置の周辺回路としてのビ
デオ信号多相化処理回路およびＤ/Ａ変換回路を設置で
き、小型化と、ユーザー側の設計の簡易化に寄与でき
る。
もって、駆動回路へ供給するビデオ信号を多相化処理す
る機能と、デジタル信号をアナログ信号に変換する機能
の少なくとも一方の機能を実現する。したがって、この
請求項５の発明では、額縁面積の増大を招くことなく、
ポリシリコンＴＦＴ液晶表示装置の周辺回路としてのビ
デオ信号多相化処理回路およびＤ/Ａ変換回路を設置で
き、小型化と、ユーザー側の設計の簡易化に寄与でき
る。
【００２１】
【発明の実施の形態】以下、この発明を図示の実施の形
態に基づいて詳細に説明する。
態に基づいて詳細に説明する。
【００２２】〔第１の実施の形態〕図１に、この発明の
第１実施形態を示す。この第１実施形態は、ポリシリコ
ンＴＦＴ液晶表示装置であり、画素部１とソースドライ
バ２とゲートドライバ３が同一ＴＦＴ基板５上に形成さ
れている。上記ゲートドライバ３が形成された基板５の
辺６に隣接する領域１２に外部接続端子７が形成されて
いる。この隣接領域１２は、ＴＦＴ基板５の内、対向基
板(図示せず)からはみ出した領域である。
第１実施形態を示す。この第１実施形態は、ポリシリコ
ンＴＦＴ液晶表示装置であり、画素部１とソースドライ
バ２とゲートドライバ３が同一ＴＦＴ基板５上に形成さ
れている。上記ゲートドライバ３が形成された基板５の
辺６に隣接する領域１２に外部接続端子７が形成されて
いる。この隣接領域１２は、ＴＦＴ基板５の内、対向基
板(図示せず)からはみ出した領域である。
【００２３】上記外部接続端子７に、フレキシブル配線
板(ＦＰＣ)８が接続されている。この外部接続端子７を
辺６に沿って延ばした延長線上に、集積回路(ＬＳＩ)１
０が配置されている。つまり、外部接続端子７の横の領
域１１が、集積回路１０の実装エリアになっている。外
部接続端子７が実装されているエリアの横の領域１１
は、通常、補助的に設けられたデバイス評価用のパター
ン、あるいは、マーカー類だけが配置されている。した
がって、この実施形態のような構成を採ることによっ
て、基板５の周辺領域を有効に利用することができ、基
板５および周辺回路を含んだ液晶モジュールの外形をコ
ンパクトにすることができる。
板(ＦＰＣ)８が接続されている。この外部接続端子７を
辺６に沿って延ばした延長線上に、集積回路(ＬＳＩ)１
０が配置されている。つまり、外部接続端子７の横の領
域１１が、集積回路１０の実装エリアになっている。外
部接続端子７が実装されているエリアの横の領域１１
は、通常、補助的に設けられたデバイス評価用のパター
ン、あるいは、マーカー類だけが配置されている。した
がって、この実施形態のような構成を採ることによっ
て、基板５の周辺領域を有効に利用することができ、基
板５および周辺回路を含んだ液晶モジュールの外形をコ
ンパクトにすることができる。
【００２４】なお、図１において、矢印Ｆ１,Ｆ２はビ
デオ信号の流れを示しており、外部からのビデオ信号
は、フレキシブル配線板８,外部接続端子７,集積回路１
０,ソースドライバ２の順に伝わる。上記集積回路１０
は、フレキシブル配線板８から外部接続端子７を経由し
て入力された映像信号をソースドライバ(データ用ドラ
イバ)２ヘ供給する信号に変換する回路を有している。
ＶＧＡ信号に対応するモデルを例にとると、外部からの
映像信号としてのＲＧＢ信号は、Ｒ,Ｇ,Ｂについて各８
本、つまり計２４本の信号線への信号に変換される。こ
の動作の詳細を、図９と図１０を参照して説明する。
デオ信号の流れを示しており、外部からのビデオ信号
は、フレキシブル配線板８,外部接続端子７,集積回路１
０,ソースドライバ２の順に伝わる。上記集積回路１０
は、フレキシブル配線板８から外部接続端子７を経由し
て入力された映像信号をソースドライバ(データ用ドラ
イバ)２ヘ供給する信号に変換する回路を有している。
ＶＧＡ信号に対応するモデルを例にとると、外部からの
映像信号としてのＲＧＢ信号は、Ｒ,Ｇ,Ｂについて各８
本、つまり計２４本の信号線への信号に変換される。こ
の動作の詳細を、図９と図１０を参照して説明する。
【００２５】図９に、上記集積回路１０のブロック図を
示し、図１０に、上記集積回路１０のタイミングチャー
トを示す。図９,図１０に示すように、カラー表示の三
原色となるＲ,Ｇ,Ｂ各々のｎビットデジタル映像信号１
０１が、多相化処理回路１０９に入力される。さらに、
ｍ本の信号線からのｍ個のサンプリングパルス１０２も
多相化処理回路１０９に入力される。このｍ個のサンプ
リングパルス１０２は、図１０に示すように、同じ周波
数でかつ立ち上がりタイミングが各々シフトした複数の
パルスである。デジタル映像信号(Ｒ１〜Ｒｎ,Ｇ１〜Ｇ
ｎ,Ｂ１〜Ｂｎ)１０１は、多相化処理回路１０９に入力
され、それぞれサンプリングパルス(ＳＭＰ１〜ＳＭＰ
ｍ)１０２によってデータサンプリングされる。その結
果、多相化処理回路１０９から、サンプリング映像デー
タ(ＳＭＰ＿ＯＵＴ１〜ＳＭＰ ＯＵＴｍ)１０３が得られ
る。
示し、図１０に、上記集積回路１０のタイミングチャー
トを示す。図９,図１０に示すように、カラー表示の三
原色となるＲ,Ｇ,Ｂ各々のｎビットデジタル映像信号１
０１が、多相化処理回路１０９に入力される。さらに、
ｍ本の信号線からのｍ個のサンプリングパルス１０２も
多相化処理回路１０９に入力される。このｍ個のサンプ
リングパルス１０２は、図１０に示すように、同じ周波
数でかつ立ち上がりタイミングが各々シフトした複数の
パルスである。デジタル映像信号(Ｒ１〜Ｒｎ,Ｇ１〜Ｇ
ｎ,Ｂ１〜Ｂｎ)１０１は、多相化処理回路１０９に入力
され、それぞれサンプリングパルス(ＳＭＰ１〜ＳＭＰ
ｍ)１０２によってデータサンプリングされる。その結
果、多相化処理回路１０９から、サンプリング映像デー
タ(ＳＭＰ＿ＯＵＴ１〜ＳＭＰ ＯＵＴｍ)１０３が得られ
る。
【００２６】そして、多相化処理回路１０９から出力さ
れた各サンプリング映像データ１０３は、ラッチ回路１
１０に入力される。このラッチ回路１１０には、さら
に、出力タイミング用パルス(ＬＡＴＣＨ ＰＬＳ)１０
４が入力され、この出力タイミング用パルス(ＬＡＴＣ
Ｈ ＰＬＳ)１０４のタイミングに同期して、デジタル
データ(ＬＡＴＣＨ ＯＵＴ１〜ＬＡＴＣＨ ＯＵＴｍ)
１０５が一斉に出力される。
れた各サンプリング映像データ１０３は、ラッチ回路１
１０に入力される。このラッチ回路１１０には、さら
に、出力タイミング用パルス(ＬＡＴＣＨ ＰＬＳ)１０
４が入力され、この出力タイミング用パルス(ＬＡＴＣ
Ｈ ＰＬＳ)１０４のタイミングに同期して、デジタル
データ(ＬＡＴＣＨ ＯＵＴ１〜ＬＡＴＣＨ ＯＵＴｍ)
１０５が一斉に出力される。
【００２７】この出力されたデジタルデータ１０５は、
デジタル／アナログ変換回路１０６に入力される。この
デジタル／アナログ変換回路１０６としては、様々な方
式があるが、ここでは複数の基準電圧レベルを元に、デ
ジタルデータをアナログ変換する方式を採用している。
デジタル／アナログ変換回路１０６に入力される。この
デジタル／アナログ変換回路１０６としては、様々な方
式があるが、ここでは複数の基準電圧レベルを元に、デ
ジタルデータをアナログ変換する方式を採用している。
【００２８】この方式では、デジタル／アナログ変換回
路１０６に入力されたデジタルデータ(ＬＡＴＣＨ Ｏ
ＵＴ１からＬＡＴＣＨ ＯＵＴｍ)１０５において、上
位の数ビットによって基準電圧(Ｖ１〜Ｖｘ)１０８が選
択され、下位の残り数ビットに拠よって出力電圧の補間
値が決定される。その結果、デジタル／アナログ変換回
路１０６からはアナログ化された映像信号１０７が出力
される。
路１０６に入力されたデジタルデータ(ＬＡＴＣＨ Ｏ
ＵＴ１からＬＡＴＣＨ ＯＵＴｍ)１０５において、上
位の数ビットによって基準電圧(Ｖ１〜Ｖｘ)１０８が選
択され、下位の残り数ビットに拠よって出力電圧の補間
値が決定される。その結果、デジタル／アナログ変換回
路１０６からはアナログ化された映像信号１０７が出力
される。
【００２９】尚、第１の実施の形態では、ＦＰＣ,ＬＳ
Ｉを、ガラス基板上に形成された駆動回路の領域を避け
て配置しているが、このガラス基板上に形成した駆動回
路上に、これら部材(ＦＰＣ,ＬＳＩ)を配置すると、ガ
ラス基板上の領域をより有効に活用できる。このこと
は、以下の各実施形態においても同様である。
Ｉを、ガラス基板上に形成された駆動回路の領域を避け
て配置しているが、このガラス基板上に形成した駆動回
路上に、これら部材(ＦＰＣ,ＬＳＩ)を配置すると、ガ
ラス基板上の領域をより有効に活用できる。このこと
は、以下の各実施形態においても同様である。
【００３０】〔第２の実施の形態〕次に、図２に、この
発明のポリシリコンＴＦＴ液晶表示装置の第２実施形態
を示す。この第２実施形態は、ＴＦＴ基板５の辺６に隣
接する領域１２に中継基板２１を設けた点だけが前述の
第１実施形態と異なる。
発明のポリシリコンＴＦＴ液晶表示装置の第２実施形態
を示す。この第２実施形態は、ＴＦＴ基板５の辺６に隣
接する領域１２に中継基板２１を設けた点だけが前述の
第１実施形態と異なる。
【００３１】この第２実施形態では、外部信号は、フレ
キシブル配線板８から、一旦、中継基板２１に入力され
る。この中継基板２１に入力された信号は、インターフ
ェイス回路を構成する集積回路１０を経由して、ソース
ドライバ２から画素部１に入力される。上記インターフ
ェイス回路を構成する集積回路１０は、中継基板２１上
に形成されている。なお、上記中継基板２１は、フレキ
シブル配線板８を経由して基板５の外部接続端子７に接
続してもよいし、外部接続端子７に直接接続してもよ
い。この第２実施形態によれば、隣接領域１２に中継基
板２１を設けたから、実装密度を増やすことができる。
キシブル配線板８から、一旦、中継基板２１に入力され
る。この中継基板２１に入力された信号は、インターフ
ェイス回路を構成する集積回路１０を経由して、ソース
ドライバ２から画素部１に入力される。上記インターフ
ェイス回路を構成する集積回路１０は、中継基板２１上
に形成されている。なお、上記中継基板２１は、フレキ
シブル配線板８を経由して基板５の外部接続端子７に接
続してもよいし、外部接続端子７に直接接続してもよ
い。この第２実施形態によれば、隣接領域１２に中継基
板２１を設けたから、実装密度を増やすことができる。
【００３２】〔第３の実施の形態〕次に、図３に、この
発明の第３実施形態のポリシリコンＴＦＴ液晶表示装置
を示す。この第３実施形態では、基板５の辺６における
外部接続端子３７の位置が、第２実施形態と異なってい
る。この第３実施形態では、基板５の辺６に隣接する領
域１２において、フレキシブル配線板８の実装領域と、
集積回路１０の配置領域とが重なっている。この第３実
施形態では、フレキシブル配線板８,集積回路１０およ
び中継基板３１が、上記隣接領域１２の内、略２分の１
の領域に配置されているから、ビデオ信号伝達経路の短
縮を図れる。
発明の第３実施形態のポリシリコンＴＦＴ液晶表示装置
を示す。この第３実施形態では、基板５の辺６における
外部接続端子３７の位置が、第２実施形態と異なってい
る。この第３実施形態では、基板５の辺６に隣接する領
域１２において、フレキシブル配線板８の実装領域と、
集積回路１０の配置領域とが重なっている。この第３実
施形態では、フレキシブル配線板８,集積回路１０およ
び中継基板３１が、上記隣接領域１２の内、略２分の１
の領域に配置されているから、ビデオ信号伝達経路の短
縮を図れる。
【００３３】〔第４の実施の形態〕次に、図４に、第４
実施形態のポリシリコンＴＦＴ液晶表示装置を示す。こ
の第４実施形態では、基板５の辺６に隣接する領域１２
の内、ソースドライバ２に対向する領域から辺６に沿っ
て、外部接続端子４７が形成されている。そして、この
外部接続端子４７にフレキシブル配線板４８が接続され
ている。また、このフレキシブル配線板４８に集積回路
４０が搭載されている。この集積回路４０は、上記隣接
領域１２の外側に形成されている。この実施形態では、
ＴＦＴ基板５の隣接領域１２に隣接して集積回路４０を
配置したので、隣接領域１２全体が空き領域になって、
レイアウト設計の自由度が向上する。
実施形態のポリシリコンＴＦＴ液晶表示装置を示す。こ
の第４実施形態では、基板５の辺６に隣接する領域１２
の内、ソースドライバ２に対向する領域から辺６に沿っ
て、外部接続端子４７が形成されている。そして、この
外部接続端子４７にフレキシブル配線板４８が接続され
ている。また、このフレキシブル配線板４８に集積回路
４０が搭載されている。この集積回路４０は、上記隣接
領域１２の外側に形成されている。この実施形態では、
ＴＦＴ基板５の隣接領域１２に隣接して集積回路４０を
配置したので、隣接領域１２全体が空き領域になって、
レイアウト設計の自由度が向上する。
【００３４】〔第５の実施の形態〕次に、図５に第５実
施形態のポリシリコンＴＦＴ液晶表示装置を示す。この
第５実施形態は、ＴＦＴ基板６１と対向基板６２とを備
える。ＴＦＴ基板６１と対向基板６２とが対向している
領域が画素部６３になっている。このＴＦＴ基板６１の
辺６６に隣接する領域に別体基板６８が配置されてい
る。この別体基板６８は、フレキシブル配線板７０でＴ
ＦＴ基板６１に接続されている。また、この別体基板６
８は、外部からの映像信号が入力されるフレキシブル配
線板７１に接続されている。そして、別体基板６８にお
いて、上記フレキシブル配線板７０,７１の反対側に、
集積回路６０が実装されている。なお、別体基板６８に
おいて、フレキシブル配線板７０,７１と集積回路６０
とを同じ側に設けてもよいが、図５に示すように、別体
基板６８において、フレキシブル配線板７０,７１の反
対側に集積回路６０を実装することによって、薄型化を
図れ、コンパクト化を図れる。
施形態のポリシリコンＴＦＴ液晶表示装置を示す。この
第５実施形態は、ＴＦＴ基板６１と対向基板６２とを備
える。ＴＦＴ基板６１と対向基板６２とが対向している
領域が画素部６３になっている。このＴＦＴ基板６１の
辺６６に隣接する領域に別体基板６８が配置されてい
る。この別体基板６８は、フレキシブル配線板７０でＴ
ＦＴ基板６１に接続されている。また、この別体基板６
８は、外部からの映像信号が入力されるフレキシブル配
線板７１に接続されている。そして、別体基板６８にお
いて、上記フレキシブル配線板７０,７１の反対側に、
集積回路６０が実装されている。なお、別体基板６８に
おいて、フレキシブル配線板７０,７１と集積回路６０
とを同じ側に設けてもよいが、図５に示すように、別体
基板６８において、フレキシブル配線板７０,７１の反
対側に集積回路６０を実装することによって、薄型化を
図れ、コンパクト化を図れる。
【００３５】また、図５に示すように、中継基板６８に
実装された集積回路６０が、対向基板６２の上面(ディ
スプレイ上面)からはみ出さないようにしているから、
画面と額縁部とのフラット化を図れる。
実装された集積回路６０が、対向基板６２の上面(ディ
スプレイ上面)からはみ出さないようにしているから、
画面と額縁部とのフラット化を図れる。
【００３６】〔第６の実施の形態〕次に、図６に、第６
実施形態のポリシリコンＴＦＴ液晶表示装置を示す。こ
の第６実施形態は、ＴＦＴ基板８１と対向基板８２とを
備える。ＴＦＴ基板８１と対向基板８２とが対向してい
る領域が画素部８３になっている。ＴＦＴ基板８１にド
ライバ８５が形成されている。そして、このＴＦＴ基板
８１において、ドライバ８５の反対側に、別体基板８６
が配置されている。この別体基板８６は、フレキシブル
配線板８７に接続されている。また、この別体基板８６
において、ＴＦＴ基板８１と反対側に集積回路８０が実
装されている。さらに、この別体基板８６に隣接してい
て画素部８３に対向している領域に、バックライトもし
くは導光板８８が配置されている。なお、図６におい
て、８４,８９は偏光板である。
実施形態のポリシリコンＴＦＴ液晶表示装置を示す。こ
の第６実施形態は、ＴＦＴ基板８１と対向基板８２とを
備える。ＴＦＴ基板８１と対向基板８２とが対向してい
る領域が画素部８３になっている。ＴＦＴ基板８１にド
ライバ８５が形成されている。そして、このＴＦＴ基板
８１において、ドライバ８５の反対側に、別体基板８６
が配置されている。この別体基板８６は、フレキシブル
配線板８７に接続されている。また、この別体基板８６
において、ＴＦＴ基板８１と反対側に集積回路８０が実
装されている。さらに、この別体基板８６に隣接してい
て画素部８３に対向している領域に、バックライトもし
くは導光板８８が配置されている。なお、図６におい
て、８４,８９は偏光板である。
【００３７】この第６実施形態によれば、バックライト
光がドライバ８５に当たることを防止できる。また、バ
ックライト８８横のスペースを、上記集積回路８０の実
装エリアとして利用できるから、上記集積回路８０で、
たとえばポリシリコンドライバを採用した場合に必要に
なる相展開回路や時間軸伸長回路を構成すれば、薄型化
を図ることができる。また、別体基板８６が直接にＴＦ
Ｔ基板８１に接続されているから、構造が簡単になる。
光がドライバ８５に当たることを防止できる。また、バ
ックライト８８横のスペースを、上記集積回路８０の実
装エリアとして利用できるから、上記集積回路８０で、
たとえばポリシリコンドライバを採用した場合に必要に
なる相展開回路や時間軸伸長回路を構成すれば、薄型化
を図ることができる。また、別体基板８６が直接にＴＦ
Ｔ基板８１に接続されているから、構造が簡単になる。
【００３８】〔第７の実施の形態〕次に、図７に、第７
実施形態のポリシリコンＴＦＴ液晶表示装置を示す。こ
の第７実施形態は、ＴＦＴ基板９１と対向基板９２とを
備える。ＴＦＴ基板９１と対向基板９２とが対向してい
る領域が画素部９３になっている。この第７実施形態で
は、上記対向基板９２に隣接するＴＦＴ基板９１上の隣
接領域９５に、別体基板９６が直接に接続されている。
実施形態のポリシリコンＴＦＴ液晶表示装置を示す。こ
の第７実施形態は、ＴＦＴ基板９１と対向基板９２とを
備える。ＴＦＴ基板９１と対向基板９２とが対向してい
る領域が画素部９３になっている。この第７実施形態で
は、上記対向基板９２に隣接するＴＦＴ基板９１上の隣
接領域９５に、別体基板９６が直接に接続されている。
【００３９】そして、この別体基板９６にフレキシブル
配線基板９７が接続されており、このフレキシブル配線
基板９７の反対側つまりＴＦＴ基板９１の反対側に、集
積回路９０が実装されている。この集積回路９０の上面
９０Ａは、対向基板９２の上面９２Ａよりも低い位置に
設定されている。これにより、画面と額縁部とのフラッ
ト化を図れる。
配線基板９７が接続されており、このフレキシブル配線
基板９７の反対側つまりＴＦＴ基板９１の反対側に、集
積回路９０が実装されている。この集積回路９０の上面
９０Ａは、対向基板９２の上面９２Ａよりも低い位置に
設定されている。これにより、画面と額縁部とのフラッ
ト化を図れる。
【００４０】また、この第７実施形態では、別体基板９
６がＴＦＴ基板９１の隣接領域９５内に収まっており、
しかも、別体基板９６がＴＦＴ基板９１に直接接続され
ているから、額縁面積の縮小,薄型化,コンパクト化を図
れる。
６がＴＦＴ基板９１の隣接領域９５内に収まっており、
しかも、別体基板９６がＴＦＴ基板９１に直接接続され
ているから、額縁面積の縮小,薄型化,コンパクト化を図
れる。
【００４１】尚、図８に示すように、別体基板９９が上
記隣接領域９５から突き出している場合には、別体基板
９９の突出部分９８の下面９８Ａにフレキシブル配線基
板９７を接続すればよい。
記隣接領域９５から突き出している場合には、別体基板
９９の突出部分９８の下面９８Ａにフレキシブル配線基
板９７を接続すればよい。
【００４２】
【発明の効果】以上より明らかなように、請求項１の発
明の画像表示装置は、少なくとも駆動回路の一部が画素
部と同一基板上に一体形成された画像表示装置におい
て、上記基板の辺に沿って外部接続用端子と集積回路が
形成されており、上記外部接続用端子を、上記基板の辺
に沿って延長させた延長エリアに、上記集積回路の実装
エリアの少なくとも一部が重なっている。
明の画像表示装置は、少なくとも駆動回路の一部が画素
部と同一基板上に一体形成された画像表示装置におい
て、上記基板の辺に沿って外部接続用端子と集積回路が
形成されており、上記外部接続用端子を、上記基板の辺
に沿って延長させた延長エリアに、上記集積回路の実装
エリアの少なくとも一部が重なっている。
【００４３】これにより、この請求項１の発明では、上
記外部接続用端子の横の空き領域を、上記集積回路の実
装エリアにすることができる。したがって、上記集積回
路で、たとえばポリシリコンドライバを採用した場合に
必要になる相展開回路や時間軸伸長回路を構成すれば、
額縁面積の増大を招くことなく、ポリシリコンＴＦＴ液
晶表示装置の周辺回路を設置でき、小型化と、ユーザー
側の設計の簡易化に寄与できる。
記外部接続用端子の横の空き領域を、上記集積回路の実
装エリアにすることができる。したがって、上記集積回
路で、たとえばポリシリコンドライバを採用した場合に
必要になる相展開回路や時間軸伸長回路を構成すれば、
額縁面積の増大を招くことなく、ポリシリコンＴＦＴ液
晶表示装置の周辺回路を設置でき、小型化と、ユーザー
側の設計の簡易化に寄与できる。
【００４４】また、請求項２の発明は、少なくとも駆動
回路の一部が画素部と同一基板上に一体形成された画像
表示装置において、集積回路を搭載した別体基板と外部
接続用端子の少なくとも一方が、上記基板上に一体形成
された駆動回路の少なくとも一部の領域上に配されてい
る。
回路の一部が画素部と同一基板上に一体形成された画像
表示装置において、集積回路を搭載した別体基板と外部
接続用端子の少なくとも一方が、上記基板上に一体形成
された駆動回路の少なくとも一部の領域上に配されてい
る。
【００４５】この請求項２の発明では、基板上の駆動回
路を一体形成した領域を有効に活用できることから、額
縁面積の縮小を図れ、機器のコンパクト化を図ることが
できる。
路を一体形成した領域を有効に活用できることから、額
縁面積の縮小を図れ、機器のコンパクト化を図ることが
できる。
【００４６】また、請求項３の発明は、少なくとも駆動
回路の一部が画素部と同一基板上に一体形成された画像
表示装置において、集積回路を搭載した別体基板が、上
記基板上に一体形成された駆動回路の少なくとも一部と
対向して、ディスプレイ表面側とは反対側に配されてい
る。
回路の一部が画素部と同一基板上に一体形成された画像
表示装置において、集積回路を搭載した別体基板が、上
記基板上に一体形成された駆動回路の少なくとも一部と
対向して、ディスプレイ表面側とは反対側に配されてい
る。
【００４７】この請求項３の発明では、光を当てる必要
の無い領域を有効に活用できることから、額縁面積の縮
小を図れると共に、基板上に一体形成された駆動回路に
光が当たることを防ぐことができ、上記駆動回路の誤動
作を防止でき、信頼性を向上させることができる。ま
た、バックライト横の領域を有効に活用できることか
ら、機器の厚さを抑えることができる。
の無い領域を有効に活用できることから、額縁面積の縮
小を図れると共に、基板上に一体形成された駆動回路に
光が当たることを防ぐことができ、上記駆動回路の誤動
作を防止でき、信頼性を向上させることができる。ま
た、バックライト横の領域を有効に活用できることか
ら、機器の厚さを抑えることができる。
【００４８】また、請求項４の発明は、上記集積回路
は、ガラス基板上に形成された駆動回路のビデオ信号
線、あるいはデータ信号線に信号を供給する回路を備え
ている。
は、ガラス基板上に形成された駆動回路のビデオ信号
線、あるいはデータ信号線に信号を供給する回路を備え
ている。
【００４９】この請求項４の発明では、ビデオ信号やデ
ータ信号の劣化を抑えることが可能となり、画質の劣化
を抑えることができる。
ータ信号の劣化を抑えることが可能となり、画質の劣化
を抑えることができる。
【００５０】また、請求項５の発明は、上記集積回路で
もって、駆動回路へ供給するビデオ信号を多相化処理す
る機能と、デジタル信号をアナログ信号に変換する機能
の少なくとも一方の機能を実現する。したがって、この
請求項５の発明では、額縁面積の増大を招くことなく、
ポリシリコンＴＦＴ液晶表示装置の周辺回路としてのビ
デオ信号多相化処理回路およびＤ/Ａ変換回路を設置で
き、小型化と、ユーザー側の設計の簡易化に寄与でき
る。
もって、駆動回路へ供給するビデオ信号を多相化処理す
る機能と、デジタル信号をアナログ信号に変換する機能
の少なくとも一方の機能を実現する。したがって、この
請求項５の発明では、額縁面積の増大を招くことなく、
ポリシリコンＴＦＴ液晶表示装置の周辺回路としてのビ
デオ信号多相化処理回路およびＤ/Ａ変換回路を設置で
き、小型化と、ユーザー側の設計の簡易化に寄与でき
る。
【図１】 この発明の画像表示装置の第１実施形態を示
す図である。
す図である。
【図２】 この発明の画像表示装置の第２実施形態を示
す図である。
す図である。
【図３】 この発明の画像表示装置の第３実施形態を示
す図である。
す図である。
【図４】 この発明の画像表示装置の第４実施形態を示
す図である。
す図である。
【図５】 この発明の画像表示装置の第５実施形態を示
す図である。
す図である。
【図６】 この発明の画像表示装置の第６実施形態を示
す図である。
す図である。
【図７】 この発明の画像表示装置の第７実施形態を示
す図である。
す図である。
【図８】 上記第７実施形態の変形例を示す図である。
【図９】 上記第１実施形態の集積回路１０のブロック
図である。
図である。
【図１０】 上記集積回路１０のタイミングチャートで
ある。
ある。
１…画素部、２…ソースドライバ、３…ゲートドライ
バ、５…基板、６…辺、７,３７,４７…外部接続端子、
８,４８…フレキシブル配線板、１０,４０…集積回路、
１１…領域、１２…隣接領域、２１,３１…中継基板、
６０,８０,９０…集積回路、６１,８１,９１…ＴＦＴ基
板、６２,８２,９２…対向基板、６３,８３,９３…画素
部、６６…辺、６７…領域、６８,８６,９６…別体基
板、７０,７１,８７,９７…フレキシブル配線板、８５
…ドライバ、Ｆ１,Ｆ２…ビデオ信号の流れを表す矢
印。
バ、５…基板、６…辺、７,３７,４７…外部接続端子、
８,４８…フレキシブル配線板、１０,４０…集積回路、
１１…領域、１２…隣接領域、２１,３１…中継基板、
６０,８０,９０…集積回路、６１,８１,９１…ＴＦＴ基
板、６２,８２,９２…対向基板、６３,８３,９３…画素
部、６６…辺、６７…領域、６８,８６,９６…別体基
板、７０,７１,８７,９７…フレキシブル配線板、８５
…ドライバ、Ｆ１,Ｆ２…ビデオ信号の流れを表す矢
印。
フロントページの続き Ｆターム(参考） 2H092 GA40 GA50 GA59 GA60 JA24 KA04 NA25 PA06 5C006 AF83 BB16 BC02 BC20 FA41 5G435 AA18 BB12 BB15 EE25 EE33 EE36 EE37 EE40 EE41 EE47 FF08
Claims (5)
- 【請求項１】 少なくとも駆動回路の一部が画素部と同
一基板上に一体形成された画像表示装置において、 上記基板の辺に沿って外部接続用端子および集積回路が
形成されており、 上記外部接続用端子を、上記基板の辺に沿って延長させ
た延長エリアに、上記集積回路の実装エリアの少なくと
も一部が重なっていることを特徴とする画像表示装置。 - 【請求項２】 少なくとも駆動回路の一部が画素部と同
一基板上に一体形成された画像表示装置において、 集積回路を搭載した別体基板と外部接続用端子の少なく
とも一方が、上記基板上に一体形成された駆動回路の少
なくとも一部の領域上に配されていることを特徴とする
画像表示装置。 - 【請求項３】 少なくとも駆動回路の一部が画素部と同
一基板上に一体形成された画像表示装置において、 集積回路を搭載した別体基板が、上記基板上に一体形成
された駆動回路の少なくとも一部と対向して、ディスプ
レイ表面側とは反対側に配されていることを特徴とする
画像表示装置。 - 【請求項４】 請求項１乃至３のいずれか１つに記載の
画像表示装置において、 上記集積回路は、ガラス基板上に形成された駆動回路の
ビデオ信号線、あるいはデータ信号線に信号を供給する
回路を備えていることを特徴とする画像表示装置。 - 【請求項５】 請求項１乃至４のいずれか１つに記載の
画像表示装置において、 上記集積回路は、上記駆動回路へ供給するビデオ信号を
多相化処理する機能と、デジタル信号をアナログ信号に
変換する機能の少なくとも一方の機能を有していること
を特徴とする画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7587699A JP2000267590A (ja) | 1999-03-19 | 1999-03-19 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7587699A JP2000267590A (ja) | 1999-03-19 | 1999-03-19 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000267590A true JP2000267590A (ja) | 2000-09-29 |
Family
ID=13588930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7587699A Pending JP2000267590A (ja) | 1999-03-19 | 1999-03-19 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000267590A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002072233A (ja) * | 2000-08-24 | 2002-03-12 | Sony Corp | 液晶表示装置および携帯端末 |
| JP2003186045A (ja) * | 2001-11-15 | 2003-07-03 | Samsung Electronics Co Ltd | オンガラスシングルチップ液晶表示装置 |
| JP2004247373A (ja) * | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| KR100799313B1 (ko) * | 2001-07-16 | 2008-01-30 | 삼성전자주식회사 | 액정표시장치 및 액티브 매트릭스 장치 |
| CN100462785C (zh) * | 2004-11-05 | 2009-02-18 | 精工爱普生株式会社 | 电光装置和电子设备 |
| US7528827B2 (en) | 2003-05-21 | 2009-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| WO2021189334A1 (zh) * | 2020-03-25 | 2021-09-30 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
| US11682349B2 (en) | 2017-09-30 | 2023-06-20 | Boe Technology Group Co., Ltd. | Display substrate and display device |
-
1999
- 1999-03-19 JP JP7587699A patent/JP2000267590A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002072233A (ja) * | 2000-08-24 | 2002-03-12 | Sony Corp | 液晶表示装置および携帯端末 |
| KR100799313B1 (ko) * | 2001-07-16 | 2008-01-30 | 삼성전자주식회사 | 액정표시장치 및 액티브 매트릭스 장치 |
| JP2003186045A (ja) * | 2001-11-15 | 2003-07-03 | Samsung Electronics Co Ltd | オンガラスシングルチップ液晶表示装置 |
| US8044946B2 (en) | 2003-02-12 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7746333B2 (en) | 2003-02-12 | 2010-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2004247373A (ja) * | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8384699B2 (en) | 2003-02-12 | 2013-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9429800B2 (en) | 2003-02-12 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7528827B2 (en) | 2003-05-21 | 2009-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US7750899B2 (en) | 2003-05-21 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| CN100462785C (zh) * | 2004-11-05 | 2009-02-18 | 精工爱普生株式会社 | 电光装置和电子设备 |
| US7557451B2 (en) | 2004-11-05 | 2009-07-07 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| US11682349B2 (en) | 2017-09-30 | 2023-06-20 | Boe Technology Group Co., Ltd. | Display substrate and display device |
| US11922879B2 (en) | 2017-09-30 | 2024-03-05 | Boe Technology Group Co., Ltd. | Display substrate and display device |
| WO2021189334A1 (zh) * | 2020-03-25 | 2021-09-30 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100513951B1 (ko) | 전기 광학 장치의 구동 회로 및 전기 광학 장치 및 전자기기 | |
| US7518691B2 (en) | Electrooptical device, mounting structure, and electronic apparatus having wiring formed on and protruding from a base material to directly under an input bump on a semiconductor device | |
| US6683596B2 (en) | Data line driving circuit of electro-optical panel, control method thereof, electro-optical device, and electronic apparatus | |
| US20190096350A1 (en) | Shift Register Unit and Driving Method Thereof, Gate Driving Device and Display Device | |
| KR100738776B1 (ko) | 반도체 회로, 전기 광학 장치의 구동 회로, 전기 광학 장치및 전자 기기 | |
| US20090195490A1 (en) | Driving method for display device | |
| JP2005004120A (ja) | 表示装置及び表示制御回路 | |
| US7551156B2 (en) | Liquid crystal display device | |
| JP3536653B2 (ja) | 電気光学装置のデータ線駆動回路、電気光学装置、及び電子機器 | |
| KR20020040879A (ko) | 액정 표시 장치 및 이것을 사용한 전자 장치 | |
| JP2000267590A (ja) | 画像表示装置 | |
| KR20090004518A (ko) | 표시장치와 그 구동방법, 및 그것을 구비한 전자기기 | |
| US7245281B2 (en) | Drive circuit device for display device, and display device using the same | |
| JPH11184406A (ja) | 液晶ディスプレイ装置 | |
| JP3975633B2 (ja) | 電気光学パネル、電気光学パネルのデータ線駆動方法およびデータ線駆動回路、電気光学装置ならびに電子機器 | |
| KR100831302B1 (ko) | 액정표시장치를 이용한 휴대 정보 단말기 | |
| JPH11194713A (ja) | 表示装置 | |
| US11676521B2 (en) | Display device | |
| US20100053060A1 (en) | Control Signal Generation Method of Integrated Gate Driver Circuit Integrated Gate Driver Circuit and Liquid Crystal Display Device | |
| JP3757646B2 (ja) | 電気光学装置の駆動回路及び電気光学装置 | |
| US20070285376A1 (en) | Data driver and driving method of tft-lcd | |
| JPH11281996A (ja) | 表示装置 | |
| KR101162093B1 (ko) | 액정표시소자 | |
| JP2001033762A (ja) | 平面表示装置 | |
| JP3288989B2 (ja) | 平面表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041109 |