KR20090004518A

KR20090004518A - 표시장치와 그 구동방법, 및 그것을 구비한 전자기기

Info

Publication number: KR20090004518A
Application number: KR1020080057222A
Authority: KR
Inventors: 마스미츠 이노; 야스히로 우카이
Original assignee: 소니 가부시끼 가이샤
Priority date: 2007-06-29
Filing date: 2008-06-18
Publication date: 2009-01-12
Also published as: JP2010256921A; CN101334978A; TWI396167B; KR101475389B1; JP5191509B2; JP2009031751A; TW200912876A

Abstract

스위칭소자를 통해 화소 데이터를 기록하는 화소회로가 적어도 복수 열의 매트릭스를 형성하도록 배치된 화소부와, 상기 화소회로의 행 배열에 대응하도록 배치되고, 상기 스위칭소자의 도통을 제어하는 적어도 하나의 주사 라인과, 상기 화소회로의 열 배열에 대응하도록 배치되고, 상기 화소 데이터를 전파하는 복수의 신호 라인과, 상기 신호 라인이 분할된 복수의 그룹에 대응하고, 신호 라인에 공급되는 화상 데이터를 전파하는 복수의 신호 드라이버를 가진 수평구동회로를 구비한 표시장치가 제공된다.

화소, 회로, 디스플레이, 트랜지스터

Description

표시장치와 그 구동방법, 및 그것을 구비한 전자기기{DISPLAY DEVICE, DRIVING METHOD OF THE SAME AND ELECTRONIC EQUIPMENT INCORPORATING THE SAME}

본 발명은 2007년 6월 29일에 일본 특허청에 출원된 일본 특허 JP 2007-171691과 2008년 4월 30일에 일본 특허청에 출원된 일본 특허 JP 2008-119201에 관한 주제를 포함하며, 그 모든 내용은 여기에 참조에 의해 포함된다.

본 발명은 투명절연기판에 스위칭소자로서의 박막 트랜지스터가 형성되는 표시장치와 그 구동방법, 및 전자기기에 관한 것이고, 특히, 신호 라인 구동기술의 개량에 관한 것이다.

표시장치, 예를 들면 액정 셀을 화소의 표시 엘리먼트(전기광학소자)에 사용한 액정표시장치(액정 디스플레이)는 액티브 매트릭스형 화상 디스플레이다. 이 종류의 표시장치는 액정표시면을 통해 출력 화상을 표시하도록 설계된다.

액정표시장치는, 초박형이고 저소비 전력인 특징을 살려서, 예를 들면 휴대 정보단말(Personal Digital Assistant:ＰＤＡ), 휴대전화, 디지털 카메라, 비디오 캠코더, PC용 표시장치 등, 폭넓은 전자기기에 적용되어 왔다.

그런데, 일반적으로, 플리커라 불리는 화면의 깜박임은 화상의 프레임 주파수가 60Hz 이상이면 인간의 눈에 인식되지 않는다.

그러나 정지화상에서의 표시뿐만 아니라, 동영상에서의 표시에 있어서, 이 주파수에서는 인간에게 동영상의 번짐이 인식된다.

이 문제를 개선하기 위해, 예를 들면 일본국 공개특허공보 특개 2006-78505호(이후 특허문헌 1이라고 한다)에 개시되어 있는 바와 같이, 동영상의 번짐을 없애기 위해서는 4배인 240Hz의 프레임 주파수가 필요하다.

특허문헌 1에 개시된 표시 방법에 있어서, 박막 트랜지스터(ＴＦＴ;thin film transistor)를 사용한 기록 방식에 있어서는, 왼쪽부터 순차 화소 표시를 하도록 설정해서 1/240초간 1프레임 화상을 기록한다. 또는, 시간을 시프트시켜서 겉보기 1/240초에서의 고쳐쓰기와 1/60초간의 액정에 대한 기록을 실행한다(특허문헌 1의 도 21).

한편 200MHz 전후의 데이터 전송 레이트로 영상데이터를 기록할 수 있도록 하는 기술이 일본국 공개특허공보 특개 평11-338438호(이후 특허문헌 2라고 한다)에 개시되어 있다.

이 액정표시장치에서는, 도 1에 나타낸 바와 같이, 스위치(1)를 통해 메모리 회로(2)에 1라인의 데이터를 기억한다. 그리고 다음 1라인 기간 동안에, 상기 장치는 메모리 회로(3)에 데이터를 기억하면서, 스위치(4-1∼4-3)로 적색(R), 녹색(G), 및 청색(B)의 영상데이터 중 적색(R)의 영상데이터를 선택한다.

그리고 상기 장치는 스위치(5-1)(또는 5-2, 또는 5-3)를 통해 메모리 회로로 부터 R 데이터를 하나의 드라이버 ＩＣ분만큼 판독한다. 스위치(5-1∼5-3)는 스위치(1)와 연동해서 변환된다. 상기 장치는 드라이버 ＩＣ(6-1)(또는 6-2, 또는 6-3)에 데이터를 기록하고, 동시에 또 다른 드라이버 ＩＣ에 데이터를 기록한다. 상기 장치는 녹색(G) 및 청색(B)에 대해서도 같은 방법으로 기록한다. 이로써 각각의 드라이버 ＩＣ에 동시에 다른 영상데이터를 기록할 수 있다. 기록된 드라이버 ＩＣ의 영상데이터에 근거해서 액정표시 패널(7)이 영상을 표시한다.

그런데, 전술한 특허문헌 1에는, 데이터선 구동회로에의 화상 신호 데이터의 입력 타이밍(입력 방법)에 관한 서술이 없다. 240Hz의 화상 프레임 주파수에서의 구체적인 데이터 기록 시스템이 구축되지 않고 있다.

한편 특허문헌 2에 개시된 기술에서는, 드라이버 ＩＣ(6-1∼6-3)에 화상 데이터가 동기한 형태로 기록된다. 또한, 3개의 드라이버 ＩＣ에 공급되는 데이터도 서로 동기하고 있다.

이 상태에서는, 인접하는 배선 간의 화상 데이터, 클록의 상승, 하강의 노이즈가 증가하여, 화상 데이터, 클록 신호 자신의 전압 변동을 일으키기 때문에 불안정해진다.

이 때문에, 변형된 화상 데이터가 입력됨으로써, 드라이버 ＩＣ의 화상 데이터의 에러가 발생하여, 화상 품질이 현저하게 손상된다. 버퍼 회로에 의한 파형 정형 후의 파형은 데이터 에러를 일으키기 쉬운 파형이 된다.

특히, 주파수가 100MHz를 초과하는 상태에서는, 케이블이나 프린트 보드 내의 인접 배선에서의 노이즈를 무시하기 어렵다.

현재, ＶＧＡ(800×600화소)에서 클록 주파수는 27MHz가 필요하고, 4배 속도인 하이 프레임 레이트에서는 108MHz가 필요하다.

또한, ＵＸＧＡ(1600×1400화소)에서, 최저 프레임 주파수는 135MHz이다. 이것의 4배 속도는 540MHz이고, 이 주파수는 일반적인 프린트 보드로 제어할 수 없 다.

이 때문에 분할 구동이 필요하게 된다. 그러나 패널 시스템의 규모로부터 4 또는 5 분할하는 것이 한계라고 여겨지고 있다.

이 상태에서는, 드라이버 ＩＣ에 신호를 공급하는 인접 배선 사이에서 기생 용량에 의한 높은 주파수 성분으로 인해 전위가 발생한다. 이 전위가 클록, 화상 데이터에의 노이즈로 나타나서, 클록 신호, 화상 데이터의 에러를 일으키고, 결국 패널의 화상 품질을 손상시킨다.

본 발명의 실시예의 목적은 화상 품질을 손상시키지 않고 고주파수의 화상 데이터의 로드를 가능하게 하는 표시장치 및 그 구동방법, 및 그것을 구비한 전자기기를 제공하는 것에 있다.

본 발명의 실시예의 제1 관점에 따른 표시장치는, 화소회로가 적어도 복수 열의 매트릭스를 형성하도록 배치된 화소부를 포함한다. 스위칭소자를 통해 각 화소회로에 화소 데이터가 기록된다. 상기 표시장치는 상기 화소회로의 행 배열에 대응하도록 배치되고, 상기 스위칭소자의 도통을 제어하는 적어도 하나의 주사 라인을 더 포함한다. 상기 표시장치는 상기 화소회로의 열 배열에 대응하도록 배치되고, 상기 화소 데이터를 전파하는 복수의 신호 라인을 더 포함한다. 상기 표시장치는 복수의 신호 드라이버를 가진 수평구동회로를 더 포함한다. 상기 신호 드라이버는 상기 신호 라인이 분할된 복수의 그룹에 대응하고, 신호 라인에 공급되는 화상 데이터를 전파한다. 각각의 상기 복수의 신호 드라이버는 각각의 구동 펄스에 따라 화상 데이터를 대응하는 신호 라인에 전파시킨다. 각 신호 드라이버에 공급되는 구동 펄스는 서로 위상이 시프트되어 있다.

바람직하게는, 상기 신호 드라이버에는 서로 인접하는 신호 드라이버로 분할되어 데이터가 입력된다. 또한 바람직하게는, 상기 각 신호 드라이버에는, 상기 화상 데이터가, 상기 구동 펄스에 동기된 타이밍으로 입력된다.

바람직하게는, 상기 표시장치는 다상 클록 데이터 발생기를 포함한다. 또한 바람직하게는, 상기 발생기는 정규 주파수보다 높은 주파수의 구동 펄스를 분주하여, 상기 각 신호 드라이버에 서로 위상이 시프트된 구동 펄스를 공급한다. 또한 바람직하게는, 상기 발생기는 상기 화상 데이터를 분할하고, 분할된 데이터를 상기 각 신호 드라이버에의 입력에 적합하게 재배열하고, 이들 데이터를 공급한다.

바람직하게는, 상기 다상 클록 데이터 발생기는, 각 신호 드라이버에 대하여 위상이 시프트된 각각 독립된 구동 펄스를 공급한다. 또한 바람직하게는, 구동 펄스는 각각 클록 펄스와 스타트 펄스를 포함한다.

바람직하게는, 구동 펄스의 위상의 시프트 기간 Φ는 (T/2)를 화상 클록의 반주기라고 하고 N을 분주 되는 수라고 하면, Φ≤(T/2)/N의 관계를 만족하도록 설정된다.

바람직하게는, 상기 각 신호 드라이버와 그에 대응하는 신호 라인의 사이에, 셀렉터 스위치를 포함한다. 또한 바람직하게는, 상기 셀렉터 스위치는 시분할로 화상 데이터를 선택한다.

본 발명의 실시예의 제2 관점에 따른 표시장치의 구동방법은, 화소회로가 적어도 복수 열의 매트릭스를 형성하도록 배치된 화소부를 포함하는 표시장치의 구동방법이다. 스위칭소자를 통해 각 화소회로에 화소 데이터가 기록된다. 상기 표시장치는 상기 화소회로의 행 배열에 대응하도록 배치되고, 상기 스위칭소자의 도통을 제어하는 적어도 하나의 주사 라인을 더 포함한다. 상기 표시장치는 상기 화소회로의 열 배열에 대응하도록 배치되고, 상기 화소 데이터를 전파하는 복수의 신호 라인을 더 포함한다. 상기 표시장치는 복수의 신호 드라이버를 가진 수평구동회로를 더 포함한다. 상기 신호 드라이버는 상기 신호 라인이 분할된 복수의 그룹에 대응하고, 신호 라인에 공급되는 화상 데이터를 전파한다. 상기 구동방법에서는 서로 위상이 시프트된 각각의 구동 펄스가 상기 복수의 신호 드라이버에 공급되고, 이로써 상기 각각의 신호 드라이버는 받은 구동 펄스에 따라 화상 데이터를 대응하는 신호 라인에 전파시킨다.

본 발명의 실시예의 제3 관점은, 표시장치를 구비한 전자기기이다. 상기 표시장치는 화소회로가 적어도 복수 열의 매트릭스를 형성하도록 배치된 화소부를 포함한다. 스위칭소자를 통해 각 화소회로에 화소 데이터가 기록된다. 상기 표시장치는 상기 화소회로의 행 배열에 대응하도록 배치되고, 상기 스위칭소자의 도통을 제어하는 적어도 하나의 주사 라인을 더 포함한다. 상기 표시장치는 상기 화소회로의 열 배열에 대응하도록 배치되고, 상기 화소 데이터를 전파하는 복수의 신호 라인을 더 포함한다. 상기 표시장치는 복수의 신호 드라이버를 가진 수평구동회로를 더 포함한다. 상기 신호 드라이버는 상기 신호 라인이 분할된 복수의 그룹에 대응하고, 신호 라인에 공급되는 화상 데이터를 전파한다. 각각의 상기 복수의 신호 드라이버는 각각의 구동 펄스에 따라 화상 데이터를 대응하는 신호 라인에 전파시킨다. 각 신호 드라이버에 공급되는 구동 펄스는 서로 위상이 시프트되어 있다.

본 발명의 실시예에 의하면, 복수의 신호 드라이버에, 각각 서로 위상이 시프트된 각각의 구동 펄스가 공급된다.

각 신호 드라이버는 받은 구동 펄스에 따라 화상 데이터를 대응하는 신호 라인에 전파한다.

본 발명의 실시예에 의하면, 제어용 클록과 동기 신호로서의 스타트 펄스, 화상 데이터의 주파수를 다중화, 다상화함으로써, 화상 품질을 손상시키지 않는 고주파수의 화상 데이터의 로드가 가능해진다.

본 발명의 실시예에 관하여 설명하기 전에, 일반적인 수평구동회로에 관하여 설명한다.

도 2는 일반적인 수평구동회로(130)의 신호 드라이버에 공급되는 구동 펄스의 일례를 본 실시예의 비교예로서 나타낸다. 이 경우에는, 신호 드라이버를 4개의 수평 표시 영역으로 분할하고, 4배의 주파수로 화상 데이터를 입력한다.

본 예에서는, 도 2로부터 알 수 있듯이, 화상 신호 데이터의 로드는 하나의 제어 클록으로 실시한다. 따라서 신호 드라이버는 동영상 클록에 동기한 데이터 주파수로 제어 클록을 입력 펄스로서 처리할 필요가 있다.

이 상태에서 하이 프레임 레이트 표시를 위해 4배의 주파수로 화상 데이터를 입력하면, 화상 데이터를 액정표시장치에 입력할 수 없다. 왜냐하면 신호 드라이버 ＩＣ의 추종성과 그 화상 데이터를 전달하는 케이블 라인의 임피던스가 고주파수에 적합하지 않기 때문이다.

또한 도 3에 나타낸 바와 같이, 고주파수에서의 신호선 간의 기생 용량에 의한 간섭으로 인해 발생하는 노이즈는 화상 데이터뿐만 아니라, 클록 펄스 자체에도 악영향을 주어 정상적인 화상 표시를 행할 수 없다.

즉, 각 드라이버 ＩＣ에 공급되는 데이터는 서로 동기화되어 있다. 이 상태에서는, 인접하는 배선 간의 화상 데이터, 클록의 상승, 하강의 노이즈 ＮＩＳ가 증가하여, 화상 데이터, 클록 신호 자신의 전압 변동을 일으키기 때문에 불안정해진다. 도 3에 나타내는 예에서는, 수평 클록 펄스 ＨＣＫ 1, ＨＣＫ 2, ＨＣＫ 3, ＨＣＫ 4의 노이즈 ＮＩＳ의 전위가, 예를 들면 도 3 중에 부호 X로 나타낸 바와 같이 서로 증장된다. 이때, 도 3에 나타내는 화상 데이터 ＩＭＤ에서, 정규 파형은 파선으로 표시되어 있고, 에러부는 실선으로 표시되어 있다.

이 해결책으로서는, 신호 드라이버에 공급하는 주파수를 낮추고. 클록 펄스 ＨＣＫ 1, ＨＣＫ 2, ＨＣＫ 3, ＨＣＫ 4의 위상을 시프트시켜서, 노이즈를 증장시키지 않도록 할 필요가 있다. 덧붙이면, ＶＧＡ에서는 60Hz의 프레임 주파수에서는 클록 주파수가 27MHz이고, 그 4배인 240Hz의 프레임 주파수에서는 클록 주파수가 108MHz이다.

본 실시예에서는, 상기 문제에 대응하기 위해서, 제어용 클록과 동기 신호로서의 스타트 펄스, 화상 데이터의 주파수를 다중화, 다상화함으로써, 상기한 바와 같은 고주파수의 화상 데이터의 로드를 가능하게 한다.

이하, 본 실시예에 대해서 도면을 참조해서 상세하게 설명한다.

도 4는 본 발명의 실시예에 따른 액정표시장치의 구성예를 게시하는 블럭도다.

액정표시장치(100)는, 도 4에 나타낸 바와 같이, 유효 화소부(110), 수직구동회로(ＶＤＲＶ)(120), 수평구동회로(ＨＤＲＶ)(130A), 및 다상 클록 데이터 발생기(140)를 가지고 있다.

유효 화소부(110)에는, 복수의 화소회로(111)가, 매트릭스 모양으로 배열되어 있다.

각 화소회로(111)는, 스위칭소자로서 박막 트랜지스터(ＴＦＴ;thin film transistor)(112), 액정 셀(113), 및 저장용량(축적용량)(114)을 가진다. 액정 셀(113)에서는, 화소전극이 ＴＦＴ(112)의 드레인 전극(또는 소스 전극)에 접속되어 있다. 저장용량(114)은 한쪽의 전극이 ＴＦＴ(112)의 드레인 전극에 접속되어 있다.

게이트(주사) 라인(115-1∼115-m)이 화소회로(111)의 각 행에 대하여, 화소회로(111)를 따라 배선되어 있다. 신호 라인(116-1∼116-n)이 화소회로(111)의 각 열에 대하여, 화소회로(111)를 따라 배선되어 있다. 각 행의 화소회로(111)의 ＴＦＴ(112)의 게이트 전극은 모두 동일한 게이트(주사) 라인(115-1∼115-m)에 접속되어 있다. 각 열의 화소회로(111)의 ＴＦＴ(112)의 소스 전극(또는, 드레인 전극)은 모두 동일한 신호 라인(116-1∼116-n)에 접속되어 있다.

또한, 액정 셀(113)은 화소전극이 ＴＦＴ(112)의 드레인 전극에 접속되어 있고, 대향전극이 공통 라인(117)에 접속되어 있다. 저장용량(114)은 박막 트랜지스터 ＴＦＴ의 드레인 전극과 공통 라인(117)의 사이에 접속되어 있다.

공통 라인(117)에는, 유리 기판에 구동회로 등과 일체로 형성되는 도시하지 않은 ＶＣＯＭ 회로로부터 소정의 교류전압이 공통 전압 Ｖｃｏｍ으로서 주어진다.

각 화소회로(111)는 스위칭소자의 기능을 하는 ＴＦＴ(112)를 통해서 화소 데이터를 저장용량(114)에 기록한다. 액정 셀(113)은 저장용량(114)에 기록된 화소 데이터에 근거하는 전압에 의해 변조된다. 액정표시장치(100)는 액정 셀(113)의 전후에 배치된 도시하지 않은 한 쌍의 편광판을 지나서 투과하는 빛의 투과율을 제어해서 화상을 표시한다.

각 게이트 라인(115-1∼115-m)은, 수직구동회로(120)에 의해 구동되고, 각 신호 라인(116-1∼116-n)은 수평구동회로(130A)에 의해 구동된다.

수직구동회로(120)는 수직 스타트 신호 ＶＳＴ, 수직 클록 ＶＣＫ, 이네이블 신호 ＥＮＡＢ를 받아, 1필드 기간마다 수직 방향으로 주사해서 주사 라인(115-1∼115-m)에 접속된 각 화소회로(111)를 행 단위로 순차 선택하는 처리를 행한다.

즉, 수직구동회로(120)로부터 게이트 라인(115-1)에 대하여 게이트 펄스 ＧＰ1이 주어졌을 때에는 제1행째의 각 열의 화소가 선택된다. 게이트 라인(115-2)에 대하여 주사 펄스 ＧＰ2가 주어졌을 때에는 제2행째의 각 열의 화소가 선택된다. 이하와 같은 방법으로, 게이트 라인(115-3,…,115-m)에 대하여 게이트 펄스 ＧＰ3, …, ＧＰｍ이 순차적으로 주어진다.

이때, 수직 스타트 신호 ＶＳＴ, 수직 클록 ＶＣＫ, 이네이블 신호 ＥＮＡＢ는, 다상 데이터 발생 회로(140)의 타이밍 콘트롤러와는 다른, 도시하지 않은 다른 제2 타이밍 콘트롤러에 의해 생성된다.

제2 타이밍 콘트롤러는 다상 데이터 발생 회로(140)에 공급되는 수평계의 신호 ｈｓｔ, ｈｃｋ1, ｈｃｋ2, ｈｃｋ3, ｈｃｋ4, 및 데이터 d0과 동기하여 동작한다.

수직구동회로(120)는 수평구동회로(130A)가 신호 라인(116-1∼116-n)에 데이터를 출력할 수 있게 하는 출력 이네이블 신호 ＯＴＥＮ과 동기하여 동작한다.

수평구동회로(130A)는, 신호 라인을 복수의 그룹(본 실시예에서는 설명의 간략화를 위해 4그룹으로 하고 있다)으로 분할한다. 각 그룹에 대응해서 신호 드라이버(131∼134)가 설치된다.

도 6은 수평구동회로(130A)의 신호 드라이버(131∼134)에 공급되는 구동 펄스의 일례를 나타낸다.

본 실시예에 있어서, 구동 펄스는, 각 신호 드라이버(131∼134)에 개별적으로 공급된다. 각각의 구동 펄스는 수평 스타트 펄스 ＨＳＴ 및 수평 클록 펄스 ＨＣＫ를 포함한다. 수평 스타트 펄스 ＨＳＴ는 수평 주사의 시작을 지령하는 데 사용된다. 수평 클록 펄스 ＨＣＫ는 수평 주사의 기준이 된다.

신호 드라이버(132)에 공급되는 수평 스타트 펄스 ＨＳＴ2는, 신호 드라이버(131)에 공급되는 수평 스타트 펄스 ＨＳＴ1보다 위상이 클록 주기의 1/4만큼 시프트되어(지연되어) 공급된다.

마찬가지로, 신호 드라이버(133)에 공급되는 수평 스타트 펄스 ＨＳＴ3은, 신호 드라이버(132)에 공급되는 수평 스타트 펄스 ＨＳＴ2보다 위상이 클록 주기의 1/4만큼 시프트되어(지연되어) 공급된다.

신호 드라이버(134)에 공급되는 수평 스타트 펄스 ＨＳＴ4는, 신호 드라이버(133)에 공급되는 수평 스타트 펄스 ＨＳＴ3보다 위상이 클록 주기의 1/4만큼 시프트되어(지연되어) 공급된다.

신호 드라이버(132)에 공급되는 수평 클록 펄스 ＨＣＫ2는, 신호 드라이버(131)에 공급되는 수평 클록 펄스 ＨＣＫ1보다 위상이 클록 주기의 1/4만큼 시프트되어(지연되어) 공급된다.

마찬가지로, 신호 드라이버(133)에 공급되는 수평 클록 펄스 ＨＣＫ3은 신호 드라이버(132)에 공급되는 수평 클록 펄스 ＨＣＫ2보다 위상이 클록 주기의 1/4만큼 시프트되어(지연되어) 공급된다.

신호 드라이버(134)에 공급되는 수평 클록 펄스 ＨＣＫ4는, 신호 드라이버(133)에 공급되는 수평 클록 펄스 ＨＣＫ3보다 위상이 클록 주기의 1/4만큼 시프트되어(지연되어) 공급된다.

도 4 및 도 6의 예에 있어서는, 신호 드라이버(131)는, 수평 주사의 시작을 지령하는 수평 스타트 펄스 ＨＳＴ1, 수평 주사의 기준이 되는 수평 클록 펄스 ＨＣＫ1을 받아서 샘플링 펄스를 생성한다. 수평 스타트 펄스 ＨＳＴ1과 수평 클록 펄스 ＨＣＫ1은 다상 클록 데이터 발생기(140)로부터 공급된다.

신호 드라이버(131)는, 입력되는 화상 데이터 R(적색), G(녹색), B(청색)를, 생성한 샘플링 펄스에 응답해서 순차 샘플링하고, 그 데이터를 각 화소회로(111)에 기록하는 데이터 신호로서 각 신호 라인(116-1∼116-3)에 공급한다.

신호 드라이버(132)는, 수평 주사의 시작을 지령하는 수평 스타트 펄스 ＨＳＴ2, 수평 주사의 기준이 되는 수평 클록 펄스 ＨＣＫ2를 받아서 샘플링 펄스를 생성한다. 수평 스타트 펄스 ＨＳＴ2와 수평 클록 펄스 ＨＣＫ2는 다상 클록 데이터 발생기(140)로부터 공급된다.

신호 드라이버(132)는, 입력되는 화상 데이터 R(적색), G(녹색), B(청색)를, 생성한 샘플링 펄스에 응답해서 순차 샘플링하고, 그 데이터를 각 화소회로(111)에 기록하는 데이터 신호로서 각 신호 라인(116-4∼116-6)에 공급한다.

신호 드라이버(133)는, 수평 주사의 시작을 지령하는 수평 스타트 펄스 ＨＳＴ3, 수평 주사의 기준이 되는 수평 클록 펄스 ＨＣＫ3을 받아서 샘플링 펄스를 생성한다. 수평 스타트 펄스 ＨＳＴ3과 수평 클록 펄스 ＨＣＫ3은 다상 클록 데이터 발생기(140)로부터 공급된다.

신호 드라이버(133)는, 입력되는 화상 데이터 R(적색), G(녹색), B(청색)를, 생성한 샘플링 펄스에 응답해서 순차 샘플링하고, 그 데이터를 각 화소회로(111)에 기록하는 데이터 신호로서 각 신호 라인(116-7∼116-9)에 공급한다.

신호 드라이버(134)는, 수평 주사의 시작을 지령하는 수평 스타트 펄스 ＨＳＴ4, 수평 주사의 기준이 되는 수평 클록 펄스 ＨＣＫ4를 받아서 샘플링 펄스를 생성한다. 수평 스타트 펄스 ＨＳＴ4와 수평 클록 펄스 ＨＣＫ4는 다상 클록 데이터 발생기(140)로부터 공급된다.

신호 드라이버(134)는, 입력되는 화상 데이터 R(적색), G(녹색), B(청색)를, 생성한 샘플링 펄스에 응답해서 순차 샘플링하고, 그 데이터를 각 화소회로(111)에 기록하는 데이터 신호로서 각 신호 라인(116-10∼116-12)에 공급한다.

이렇게, 본 실시예에 있어서는, 수평구동회로(130A)에 있어서, 복수의 신호 라인이 복수의 그룹으로 분할된다. 복수(본 실시예에서는 4개)의 신호 드라이버(131∼134)는 신호 라인의 각 그룹에 대응해서 설치되어, 화상 데이터를 전파한다.

수평 스타트 펄스 ＨＳＴ 1, ＨＳＴ 2, ＨＳＴ 3, ＨＳＴ 4, 및 수평 클록 펄스 ＨＣＫ 1, ＨＣＫ 2, ＨＣＫ 3, ＨＣＫ 4의 위상은 서로 시프트되어 있다. 이들 펄스는 복수의 신호 드라이버(131∼134)를 구동 제어하기 위한 구동 펄스의 역할을 한다.

더 구체적으로는, 신호 드라이버(131∼134)에는, 서로 인접하는 신호 드라이버로 분할되어 데이터가 입력된다.

각 신호 드라이버(131∼134)는, 독립된 위상의 수평 클록 펄스 ＨＣＫ1∼ＨＣＫ4, 수평 스타트 펄스 ＨＳＴ1∼ＨＳＴ4에 의해 제어된다. 화상 데이터는 독립된 클록 펄스, 스타트 펄스에 동기된 타이밍으로 입력된다.

즉, 도 4 및 도 6에 나타낸 바와 같이, 신호 드라이버(131∼134)는 수평 스 타트 펄스 ＨＳＴ, 수평 클록 펄스 ＨＣＫ의 위상을 임의로 시프트해서 동작시킨다(본 실시예에 있어서는 클록 주기의 1/4). 최종적인 화상 신호는 출력 이네이블 신호 ＯＴＥＮ에 동기해서 출력한다.

이에 따라 원래보다 낮은 주파수의 클록 펄스, 스타트 펄스, 이미지 데이터로 신호 드라이버를 구동할 수 있다.

본 실시예에 있어서, 수평구동회로(130A)를 이렇게 구동하는 이유에 대해서 이하에 서술한다.

일반적으로, 인간의 눈은 화상의 프레임 주파수가 60Hz 이상이면 화면의 깜박임을 인식하지 못한다.

그러나 이 주파수에서는 정지화상뿐만 아니라, 동영상의 번짐이, 인간에게 인식된다.

이것을 개선하기 위해서, 동영상의 번짐을 없애기 위해서는, 240Hz의 프레임 주파수가 필요하다.

따라서, 액티브 매트릭스 표시장치에 있어서, 동영상 특성이 현재 문제될 경우, 1초간에 표시하는 프레임수, 프레임 주파수를 통상의 4배로 해서 화상을 표시시켜서, 이러한 특성을 개선한다. 보통 프레임 주파수는 60Hz이다. 따라서 4배의 프레임 주파수는 240Hz가 된다.

보통, ＵＸＧＡ(1600×ＲＧＢ×1200)에서 클록 주파수는 135MHz이다. 일반적인 실리콘 ＩＣ에서는 이 주파수에서 동작 가능하다.

그러나 그 이상의 주파수, 4배의 프레임 주파수가 되면 클록 주파수는 540MHz가 된다. 이 고속의 주파수에서 실리콘 ＩＣ는 동작하기 어렵다.

또한, 이 주파수에서 발생한 화상 신호는 신호선 간의 간섭으로 인해 케이블을 통해 액정표시장치까지 쉽게 전달할 수 없다. 이것을 타개하기 위해서는, 이것보다 주파수를 낮추어야 한다.

본 실시예에서는, 이 주파수를 낮추면서, 화상 데이터의 클록을 유지한다.

다음에 다상 클록 데이터 발생기(140)에 관하여 설명한다.

다상 클록 데이터 발생기(140)는, 수평 스타트 펄스 ｈｓｔ, 수평 클록 펄스 ｈｃｋ1∼ｈｃｋ4를 받고, 이들 펄스를 1/4로 분주 한다. 수평 스타트 펄스 ｈｓｔ, 수평 클록 펄스 ｈｃｋ1∼ｈｃｋ4는 도시하지 않은 그래픽 ＩＣ로부터 공급되고, 예를 들면 정규의 4배의 주파수다.

다상 클록 데이터 발생기(140)는, 분주 한 수평 스타트 펄스 ＨＳＴ1과, 수평 클록 펄스 ＨＣＫ1을 수평구동회로(130A)의 신호 드라이버(131)에 공급한다. 수평 클록 펄스 ＨＣＫ1은 수평 스타트 펄스 ＨＳＴ1로부터 위상이 클록 주기의 1/4만큼 시프트된다(지연된다).

또한 다상 클록 데이터 발생기(140)는, 수평 스타트 펄스 ＨＳＴ1로부터 위상이 클록 주기의 1/4만큼 시프트된 수평 스타트 펄스 ＨＳＴ2를 생성한다. 다상 클록 데이터 발생기(140)는, 이 수평 스타트 펄스 ＨＳＴ2와, 분주 후의 수평 클록 펄스 ＨＣＫ2를 수평구동회로(130A)의 신호 드라이버(132)에 공급한다. 수평 클록 펄스 ＨＣＫ2는 수평 스타트 펄스 ＨＳＴ2로부터 위상이 클록 주기의 1/4만큼 시프트된다(지연된다).

또한 다상 클록 데이터 발생기(140)는, 수평 스타트 펄스 ＨＳＴ2로부터 위상이 클록 주기의 1/4만큼 시프트된 수평 스타트 펄스 ＨＳＴ3을 생성한다. 다상 클록 데이터 발생기(140)는, 이 수평 스타트 펄스 ＨＳＴ3과, 분주 후의 수평 클록 펄스 ＨＣＫ3을 수평구동회로(130A)의 신호 드라이버(133)에 공급한다. 수평 클록 펄스 ＨＣＫ3은 수평 스타트 펄스 ＨＳＴ3으로부터 위상이 클록 주기의 1/4만큼 시프트된다(지연된다).

또한 다상 클록 데이터 발생기(140)는, 수평 스타트 펄스 ＨＳＴ3으로부터 위상이 클록 주기의 1/4만큼 시프트된 수평 스타트 펄스 ＨＳＴ4를 생성한다. 다상 클록 데이터 발생기(140)는, 이 수평 스타트 펄스 ＨＳＴ4와, 분주 후의 수평 클록 펄스 ＨＣＫ4를 수평구동회로(130A)의 신호 드라이버(134)에 공급한다. 수평 클록 펄스 ＨＣＫ4는 수평 스타트 펄스 ＨＳＴ4로부터 위상이 클록 주기의 1/4만큼 시프트된다(지연된다).

이때, 클록 펄스의 위상의 시프트 기간 Φ는 (T/2)를 화상 클록의 반주기라고 하고 N을 분주 되는 수라고 하면, Φ≤(T/2)/N의 관계를 만족하도록 설정된다.

또한 다상 클록 데이터 발생기(140)는, 공급되는 화상 데이터 d0을 라인 버퍼에 배열한다. 그리고 다상 클록 데이터 발생기(140)는, 화상 데이터를 상기 분주 처리와 라인 메모리 버퍼에 배열된 상태로부터 복수(본 실시예에서는 4개)의 독립된 라인 메모리 버퍼에 재배열하고, 그 데이터를 각 라인 메모리 버퍼회로로부터 신호 드라이버측에 공급한다.

도 7은 본 실시예에 따른 다상 클록 데이터 발생기(140)의 구체적인 구성예 를 도시한 도면이다.

도 8은 본 실시예에 따른 다상 클록 데이터 발생기에 의한 타이밍 컨트롤과 분주 후의 데이터의 기록예를 설명하기 위한 도면이다.

다상 클록 데이터 발생기(140)는, 타이밍 콘트롤러(ＴＣ)(141), 데이터 메모리 버퍼 및 카운터(142), 제1 카운터 및 플립플롭(ＣＴ/ＦＦ)(143), 제2 ＣＮＴ/ＦＦ(144), 제3 ＣＮＴ/ＦＦ(145), 및 제4 ＣＮＴ/ＦＦ(146)를 가진다.

타이밍 콘트롤러(141)는, 정규의 4배의 주파수의 수평 스타트 펄스 ｈｓｔ1, 수평 클록 펄스 ｈｃｋ1∼ｈｃｋ4를 받아, 트리거 포인트 신호 a1∼a4를 제1∼ 제4 ＣＮＴ/ＦＦ(143∼146)에 공급한다. 트리거 포인트 신호 a1∼a4는 위상이 서로 Φ씩 시프트된다.

더 구체적으로는, 타이밍 콘트롤러(141)는 트리거 포인트 신호 a1을 제1 ＣＮＴ/ＦＦ(143)에 공급한다. 타이밍 콘트롤러(141)는 트리거 포인트 신호 a1과 위상이 Φ만큼 시프트된 트리거 포인트 신호 a2를 제2 ＣＮＴ/ＦＦ(144)에 공급한다.

또한, 타이밍 콘트롤러(141)는 트리거 포인트 신호 a2와 위상이 Φ만큼 시프트된 트리거 포인트 신호 a3을 제3 ＣＮＴ/ＦＦ(145)에 공급한다. 타이밍 콘트롤러(141)는 트리거 포인트 신호 a3과 위상이 Φ만큼 시프트된 트리거 포인트 신호 a4를 제4 ＣＮＴ/ＦＦ(146)에 공급한다.

또한 타이밍 콘트롤러(141)는, 정규의 4배의 주파수의 수평 스타트 펄스 ｈｓｔ1, 수평 클록 펄스 ｈｃｋ1∼ｈｃｋ4를 받아, 트리거 포인트 신호 b1∼b4를 데이터 메모리 버퍼 및 카운터(142)에 공급한다. 트리거 포인트 신호 b1∼b4는 위상 이 서로 Φ만큼 시프트된다.

더 구체적으로는, 타이밍 콘트롤러(141)는, 트리거 포인트 신호 b1, b2를 데이터 메모리 버퍼 및 카운터(142)에 공급한다. 트리거 포인트 신호 b2는 트리거 포인트 신호 b1과 위상이 Φ만큼 시프트된다.

또한, 타이밍 콘트롤러(141)는, 트리거 포인트 신호 b3, b4를 데이터 메모리 버퍼 및 카운터(142)에 공급한다. 트리거 포인트 신호 b3은 트리거 포인트 신호 b2와 위상이 Φ만큼 시프트된다. 트리거 포인트 신호 b4는 트리거 포인트 신호 b3과 위상이 Φ만큼 시프트된다.

이때, 타이밍 콘트롤러(141)는, 트리거 포인트 신호 a1∼a4와 b1∼b4를 서로 동기가 유지되도록 생성한다.

타이밍 콘트롤러(141)는, 수평기간의 제어신호인 출력 이네이블 신호 ＯＴＥＮ을 생성하고, 그 신호를 수평구동회로(130A) 및 수직구동회로에 출력한다.

데이터 메모리 버퍼 및 카운터(142)는, 입력 데이터 d0을 받고, 타이밍 콘트롤러(141)로부터의 트리거 포인트 신호 b1∼b4에 동기하여, 주기를 4배로 연장시킨다. 데이터 메모리 버퍼 및 카운터(142)는 그 데이터 d0을 데이터 D1, D2, D3, D4,···로 재배열하여 출력한다. 데이터 D1, D2, D3, D4,···는 위상이 서로 Φ씩 시프트된다. 재배열된 데이터 D1, D2, D3, D4,···등은 R(적색), G(녹색), B(청색)의 데이터로 형성된다.

제1 ＣＮＴ/ＦＦ(143)는 트리거 포인트 신호 a1을 받아서 수평 스타트 펄스 ｈｓｔ 및 수평 클록 펄스 ｈｃｋ1을 분주 한다.

제1 ＣＮＴ/ＦＦ(143)는 분주 한 수평 스타트 펄스 ＨＳＴ1과, 수평 클록 펄스 ＨＣＫ1을 수평구동회로(130A)의 신호 드라이버(131)에 공급한다. 수평 클록 펄스 ＨＣＫ1은 수평 스타트 펄스 ＨＳＴ1로부터 위상이 클록 주기의 1/4만큼 시프트된다(지연된다).

제2 ＣＮＴ/ＦＦ(144)는, 트리거 포인트 신호 a2를 받아서 수평 스타트 펄스 ｈｓｔ 및 수평 클록 펄스 ｈｃｋ2를 분주한다. 또한 제2 ＣＮＴ/ＦＦ(144)는 수평 스타트 펄스 ＨＳＴ1로부터 위상이 클록 주기의 1/4만큼 시프트된 수평 스타트 펄스 ＨＳＴ2를 생성한다.

제2 ＣＮＴ/ＦＦ(144)는, 수평 스타트 펄스 ＨＳＴ2와, 수평 클록 펄스 ＨＣＫ2를 수평구동회로(130A)의 신호 드라이버(132)에 공급한다. 분주 후의 수평 클록 펄스 ＨＣＫ2는 수평 스타트 펄스 ＨＳＴ2로부터 위상이 클록 주기의 1/4만큼 시프트된다(지연된다).

제3 ＣＮＴ/ＦＦ(145)는, 트리거 포인트 신호 a3을 받아서 수평 스타트 펄스 ｈｓｔ 및 수평 클록 펄스 ｈｃｋ3을 분주한다. 또한, 제3 ＣＮＴ/ＦＦ(145)는 수평 스타트 펄스 ＨＳＴ2로부터 위상이 클록 주기의 1/4만큼 시프트된(지연된) 수평 스타트 펄스 ＨＳＴ3을 생성한다.

제3 ＣＮＴ/ＦＦ(145)는, 수평 스타트 펄스 ＨＳＴ3과, 수평 클록 펄스 ＨＣＫ3을 수평구동회로(130A)의 신호 드라이버(133)에 공급한다. 분주 후의 수평 클록 펄스 ＨＣＫ3은 수평 스타트 펄스 ＨＳＴ3으로부터 위상이 클록 주기의 1/4만큼 시프트된다(지연된다).

제4 ＣＮＴ/ＦＦ(146)는, 트리거 포인트 신호 a4를 받아서 수평 스타트 펄스 ｈｓｔ 및 수평 클록 펄스 ｈｃｋ4를 분주한다. 또한, 제4 ＣＮＴ/ＦＦ(146)는 수평 스타트 펄스 ＨＳＴ3으로부터 위상이 클록 주기의 1/4만큼 시프트된 수평 스타트 펄스 ＨＳＴ4를 생성한다.

제4 ＣＮＴ/ＦＦ(146)는, 수평 스타트 펄스 ＨＳＴ4와, 수평 클록 펄스 ＨＣＫ4를 수평구동회로(130A)의 신호 드라이버(134)에 공급한다. 분주 후의 수평 클록 펄스 ＨＣＫ4는 수평 스타트 펄스 ＨＳＴ4로부터 위상이 클록 주기의 1/4만큼 시프트된다(지연된다).

이렇게, 다상 클록 데이터 발생기(140)는, 도 8에 나타낸 바와 같이, 4배의 하이 프레임 레이트 표시를 위해, 정규의 4배의 주파수의 수평 클록 펄스 ｈｃｋ1∼ｈｃｋ4와 그것에 동기한 수평구동의 수평 스타트 펄스 ｈｓｔ를 입력한다.

타이밍 콘트롤러(141)는 수평 클록 펄스 ｈｃｋ1∼ｈｃｋ4와 스타트 펄스 ｈｓｔ로부터 트리거 포인트 신호 b1∼b4를 생성한다. 데이터 메모리 버퍼 및 카운터(142)는, 트리거 포인트 신호 b1∼b4를 받아서 1수평기간 내의 수평방향의 화상 데이터를 축적하고, 서로 독립적으로 배열된 신호 드라이버(131∼134)에 적합하도록 그 데이터를 재배열한다.

여기에서, 1수평기간의 입력 및 출력 데이터 기간을 나타낸다. 이에 따라 데이터의 처리가 가능해 진다.

여기에서, T는 「신호 드라이버(ＩＣ)의 제어 클록인 수평 클록 펄스 ＨＣＫ의 주기」, T1은 「4분할 후 1수평기간의 데이터 기간」, T2는 「1수평기간의 데이 터 기간」, T3은 「1수평기간」을 각각 나타낸다.

상기의 기간에 있어서, 하기의 관계가 성립된다.

T3≥T1≥T2

요컨대, 예를 들면 4분할 후의 1수평기간의 데이터 기간 T1은, 본래의 분할 전의 고주파수의 1수평기간의 데이터 기간 T2보다 길고, 1수평기간 T3보다 짧다.

이 관계를 만족시키는 것이, 본 실시예의 특징적인 기능을 실현하는 타이밍 차트를 만족시키는 조건이 된다.

또한 도 7 및 도 8에 나타낸 바와 같이, 본 실시예의 각 신호 드라이버(131∼134)에 공급되는, 위상이 시프트된 각각의 수평 클록 펄스 ＨＣＫ1∼ＨＣＫ4와 수평 스타트 펄스 ＨＳＴ1∼ＨＳＴ4를, 독립된 ＣＮＴ/ＦＦ(143∼146)에 의해 생성시킨다.

각각의 ＣＮＴ/ＦＦ(143∼146)에는, 본래의 영상 소스로부터 화상 클록 펄스 ｈｃｋ와 동기 신호용 스타트 펄스 ｈｓｔ가 입력된다.

이들 펄스는 타이밍 콘트롤러(141)의 제어 하에 분주 처리된다. 또한 동시에 입력되는 화상 데이터 d0도 분주되어, 데이터 메모리 버퍼 및 카운터(142)에 배열된다. 그리고 화상 데이터 d0은 4개의 독립된 데이터 D1∼D4로 재배열된다.

그 결과, 제1∼제4 ＣＮＴ/ＦＦ(143∼146)는, 즉 라인 메모리 버퍼(143, 144, 145, 146)는, 독립된 출력을 각 신호 드라이버측에 공급할 수 있다.

또한, 분주된 클록을 사용하여, 데이터의 위상을 분주에 따른 형태로 시프트할 수 있다.

상기하고, 또한, 도 9 중의 부호 Y로 나타낸 바와 같이, 수평 클록 펄스 ＨＣＫ1은 수평 클록 펄스 ＨＣＫ2와 위상이 시프트되어 있다. 따라서 수평 클록 펄스 ＨＣＫ1은 단지 수평 클록 펄스 ＨＣＫ2의 노이즈 ＮＩＳ에 의한 영향만을 받을 뿐이다.

수평 클록 펄스 ＨＣＫ2도 마찬가지로 수평 클록 펄스 ＨＣＫ3의 노이즈 ＮＩＳ에 의한 영향만을 받을 뿐이다.

즉, 동기 신호에 의한 수평 클록 펄스 ＨＣＫ 1, ＨＣＫ 2, ＨＣＫ 3, ＨＣＫ 4의 전위의 중복으로 인한 노이즈는 감소한다.

따라서, 각 신호 드라이버(131∼134)의 도시하지 않은 버퍼 회로에 의한 파형 정형된 후의 화상 데이터 ＩＭＤ의 파형은, 도 9 중에 부호 Z로 나타낸 바와 같이, 에러부가 없는 정규의 구형 파형이 된다.

클록 펄스의 위상의 시프트 기간 Φ는, 화상 클록의 반주기를 분주되는 수 N(N은 정수)으로 나눈 값 이하가 된다.

이 관계를 나타내면, Φ≤(T/2)/N이 된다.

다음에 상기 구성에 의한 액정표시장치(100)의 동작을 도 4 및 도 8을 참조하여 설명한다.

수직구동회로(120)에서는, 도 4에 나타낸 바와 같이, 수직 스타트 신호 ＶＳＴ, 수직 클록 ＶＣＫ, 이네이블 신호 ＥＮＡＢ를 받아, 각 화소회로(111)를 행 단위로 순차 선택하는 처리가 이루어진다. 수직구동회로(120)에서는, 각 신호를 받아서, 1필드 기간마다 수직방향으로 주사해서 주사 라인(115-1∼115-m)에 접속된 각 화소회로(111)를 행 단위로 순차 선택하는 처리가 이루어진다.

다상 클록 데이터 발생기(140)는 수평 스타트 펄스 ｈｓｔ, 수평 클록 펄스 ｈｃｋ1∼ｈｃｋ4를 받아서, 이들 펄스를 1/4로 분주한다. 수평 스타트 펄스 ｈｓｔ, 수평 클록 펄스 ｈｃｋ1∼ｈｃｋ4는 도시하지 않은 그래픽 ＩＣ로부터, 예를 들면 정규의 4배의 주파수로 공급된다.

다상 클록 데이터 발생기(140)는 분주한 수평 스타트 펄스 ＨＳＴ1과, 수평 클록 펄스 ＨＣＫ1을 수평구동회로(130A)의 신호 드라이버(131)에 공급한다. 수평 클록 펄스 ＨＣＫ1은 수평 스타트 펄스 ＨＳＴ1로부터 위상이 클록 주기의 1/4만큼 시프트된다(지연된다).

같은 방법으로, 다상 클록 데이터 발생기(140)는, 수평 스타트 펄스 ＨＳＴ1로부터 위상이 클록 주기의 1/4만큼 시프트된(지연된) 수평 스타트 펄스 ＨＳＴ2를 생성한다.

다상 클록 데이터 발생기(140)는, 수평 스타트 펄스 ＨＳＴ2와, 분주 후의 수평 클록 펄스 ＨＣＫ2를 수평구동회로(130A)의 신호 드라이버(132)에 공급한다. 수평 클록 펄스 ＨＣＫ2는 수평 스타트 펄스 ＨＳＴ2로부터 위상이 클록 주기의 1/4만큼 시프트된다(지연된다).

또한 다상 클록 데이터 발생기(140)는, 수평 스타트 펄스 ＨＳＴ2로부터 위상이 클록 주기의 1/4만큼 시프트된 수평 스타트 펄스 ＨＳＴ3을 생성한다.

다상 클록 데이터 발생기(140)는, 수평 스타트 펄스 ＨＳＴ3과, 분주 후의 수평 클록 펄스 ＨＣＫ3을 수평구동회로(130A)의 신호 드라이버(133)에 공급한다. 수평 클록 펄스 ＨＣＫ3은 수평 스타트 펄스 ＨＳＴ3로부터 위상이 클록 주기의 1/4만큼 시프트된다(지연된다).

또한, 다상 클록 데이터 발생기(140)는, 수평 스타트 펄스 ＨＳＴ3로부터 위상이 클록 주기의 1/4만큼 시프트된 수평 스타트 펄스 ＨＳＴ4를 생성한다.

다상 클록 데이터 발생기(140)는, 수평 스타트 펄스 ＨＳＴ4와, 분주 후의 수평 클록 펄스 ＨＣＫ4를 수평구동회로(130A)의 신호 드라이버(134)에 공급한다. 수평 클록 펄스 ＨＣＫ4는 수평 스타트 펄스 ＨＳＴ4로부터 위상이 클록 주기의 1/4만큼 시프트된다(지연된다).

또한 다상 클록 데이터 발생기(140)는, 공급되는 화상 데이터 D0을 라인 버퍼에 배열한다. 그리고 다상 클록 데이터 발생기(140)는 화상 데이터를 상기 분주 처리와 라인 메모리 버퍼에 배열된 상태로부터 복수(본 실시예에서는 4개)의 독립된 라인 메모리 버퍼에 재배열하고, 그 데이터를 각 라인 메모리 버퍼회로로부터 신호 드라이버측에 공급한다(도 8).

신호 드라이버(131)는, 수평 주사의 시작을 지령하는 수평 스타트 펄스 ＨＳＴ1, 수평 주사의 기준이 되는 수평 클록 펄스 ＨＣＫ1을 받아서 샘플링 펄스를 생성한다. 수평 스타트 펄스 ＨＳＴ1과 수평 클록 펄스 ＨＣＫ1은 다상 클록 데이터 발생기(140)로부터 공급된다.

또한 신호 드라이버(131)는, 입력되는 화상 데이터 R(적색), G(녹색), B(청색)를, 생성된 샘플링 펄스에 응답해서 순차 샘플링한다.

신호 드라이버(131)는, 출력 이네이블 신호 ＯＴＥＮ에 동기하여, 그 데이터 를 각 화소회로(111)에 기록하는 데이터 신호로서 각 신호 라인(116-1∼116-3)에 공급한다.

마찬가지로, 신호 드라이버(132)는, 수평 주사의 시작을 지령하는 수평 스타트 펄스 ＨＳＴ2, 수평 주사의 기준이 되는 수평 클록 펄스 ＨＣＫ2를 받아서 샘플링 펄스를 생성한다. 수평 스타트 펄스 ＨＳＴ2와 수평 클록 펄스 ＨＣＫ2는 수평 스타트 펄스 ＨＳＴ1 및 수평 클록 펄스 ＨＣＫ1과 각각 위상이 시프트된다.

또한 신호 드라이버(132)는, 입력되는 화상 데이터 R(적색), G(녹색), B(청색)를, 생성한 샘플링 펄스에 응답해서 순차 샘플링한다.

신호 드라이버(132)는, 출력 이네이블 신호 ＯＴＥＮ에 동기하여, 그 데이터를 각 화소회로(111)에 기록하는 데이터 신호로서 각 신호 라인(116-4∼116-6)에 공급한다.

신호 드라이버(133)는, 수평 주사의 시작을 지령하는 수평 스타트 펄스 ＨＳＴ3, 수평 주사의 기준이 되는 수평 클록 펄스 ＨＣＫ3을 받아서 샘플링 펄스를 생성한다. 수평 스타트 펄스 ＨＳＴ3와 수평 클록 펄스 ＨＣＫ3은 수평 스타트 펄스 ＨＳＴ2 및 수평 클록 펄스 ＨＣＫ2와 각각 위상이 시프트된다.

또한 신호 드라이버(133)는, 입력되는 화상 데이터 R(적색), G(녹색), B(청색)를, 생성한 샘플링 펄스에 응답해서 순차 샘플링한다.

신호 드라이버(133)는, 출력 이네이블 신호 ＯＴＥＮ에 동기하여, 그 데이터를 각 화소회로(111)에 기록하는 데이터 신호로서 각 신호 라인(116-7∼116-9)에 공급한다.

신호 드라이버(134)는, 수평 주사의 시작을 지령하는 수평 스타트 펄스 ＨＳＴ4, 수평 주사의 기준이 되는 수평 클록 펄스 ＨＣＫ4를 받아서 샘플링 펄스를 생성한다. 수평 스타트 펄스 ＨＳＴ4와 수평 클록 펄스 ＨＣＫ4는 수평 스타트 펄스 ＨＳＴ3 및 수평 클록 펄스 ＨＣＫ3과 각각 위상이 시프트된다.

또한 신호 드라이버(134)는, 입력되는 화상 데이터 R(적색), G(녹색), B(청색)를, 생성한 샘플링 펄스에 응답해서 순차 샘플링한다.

신호 드라이버(133)는, 출력 이네이블 신호 ＯＴＥＮ에 동기하여, 그 데이터를 각 화소회로(111)에 기록하는 데이터 신호로서 각 신호 라인(116-10∼116-12)에 공급한다.

이때, 수직구동회로(120)는, 출력 이네이블 신호 ＯＴＥＮ을 받아, 출력 이네이블 신호 ＯＴＥＮ이 액티브인 하이 레벨에서 비액티브인 로 레벨로 하강하는 타이밍에서 게이트 펄스를 출력할 수 있다. 출력 이네이블 신호 ＯＴＥＮ은 수평구동회로(130A)가 데이터를 신호 라인(116-1∼116-n)에 출력하는 것을 허용한다.

이상에서 설명한 바와 같이, 본 실시예에 의하면, 복수의 신호 라인을 복수의 그룹으로 분할한다. 각 분할 그룹에 대응하여, 신호 라인에 공급되는 화상 데이터를 전파시키는 복수의 신호 드라이버(131∼134)가 설치된다.

각 신호 드라이버(131∼134)는 독립된 위상의 수평 클록 펄스 ＨＣＫ1∼ＨＣＫ4, 수평 스타트 펄스 ＨＳＴ1∼ＨＳＴ4에 의해 제어된다. 화상 데이터는 독립된 클록 펄스, 스타트 펄스에 동기된 타이밍으로 입력된다.

본 실시예에서 신호 드라이버(131∼134)는 수평 스타트 펄스 ＨＳＴ, 수평 클록 펄스 ＨＣＫ의 위상을 임의로 시프트해서 동작시킨다. 최종적인 화상 신호는 출력 이네이블 신호 ＯＴＥＮ에 동기해서 출력된다.

이에 따라, 원래보다 낮은 주파수의 클록 펄스, 스타트 펄스, 이미지 데이터로 신호 드라이버를 구동할 수 있다.

그 결과, 고화질의 화상을 화질의 손상 없이 고속으로 전송할 수 있다.

또한 하이 프레임 레이트의 화상에 의해, 기존의 프레임 주파수의 화상에 비해 표시장치의 동영상 특성이 현격히 개선되어, 이미지 롤링이 제거된다.

또한 일반적인 클록 주파수에서 동작 가능한 화상 신호용 드라이버를 사용할 수 있으므로, 저렴한 비용으로 표시장치를 생산할 수 있다. 특별히 고속의 화상 신호 드라이버를 사용할 필요는 없다.

이때, 본 발명의 실시예는, 시분할로 패널 내에 화상 데이터를 기록하는 방식에 있어서도 효과적이다. 특히, 도 10에 나타낸 바와 같이, 시분할 스위치를 이용한 경우에 있어서도, 그 시분할수가, 수평선택 기간 내에서 충분히 전기 특성, 화상 특성을 만족시키지 않을 경우, 본 발명의 실시예가 적용된다.

이 경우, 신호 드라이버는, 상기와 마찬가지로, 클록 펄스(제어 클록), 스타트 펄스, 화상 데이터의 입력 주파수를 분주시킨다.

도 10에 있어서, 신호 드라이버(131∼134)로부터의 신호 ＳＶ는, 복수의 전송 게이트 ＴＭＧ을 가지는 셀렉터 ＳＥＬ을 통해 신호 라인(116)(116-1∼116-12)에 전송된다.

각 전송 게이트(analog switch) ＴＧＭ은 선택 신호 S1과 그 반전 신호 ＸＳ1, 선택 신호 S2와 그 반전 신호 ＸＳ2, 선택 신호 S3과 그 반전 신호 ＸＳ3 등에 의해 도통 상태가 제어된다.

이렇게, 고화질(ＵＸＧＡ), 고속 프레임 레이트 방식의 액티브 매트릭스형 표시장치에 의해, 접속 단자 수를 감하고, 접속의 기계적인 신뢰를 향상시키는 셀렉터 시분할 구동방식의 채용이 가능해진다.

이때, 본 실시예에서 사용하는 디지털 데이터를 전송하기 위해서, ＣＭＯＳ signaling, ＬＶＤＳ(Low Voltage Differential Signaling), 또는 ＴＭＤＳ(Transition Minimized Differential Signaling)를 적용할 수 있다. 이들 전송 방식은 다상 클록 데이터 발생기(140)의 입력측, 출력측에서 사용된다.

액티브 매트릭스형 액정표시장치로 대표되는 액티브 매트릭스형 표시장치는, PC, 워드프로세서 등의 OA기기나 텔레비전 수상기 등의 디스플레이에 사용된다. 또한 본 표시장치는, 특히 장치 본체의 소형화, 컴팩트화가 진행되고 있는 휴대전화기나 ＰＤＡ 등의 전자기기의 표시부로 사용하기에 적합하다.

즉, 본 실시예에 있어서의 표시장치(100)는, 도 11a∼11g에 나타내는 여러 가지 전자기기에 적용 가능하다.

예를 들면, 디지털 카메라, 노트형 PC, 휴대전화, 비디오 캠코더 등 모든 분 야의 전자기기의 표시장치에 적용할 수 있다. 이들 전자기기는 전자기기에 입력되거나 전자기기 내에서 생성한 영상신호를, 화상 혹은 영상으로서 표시하도록 설계된다.

이하, 이러한 표시장치가 적용된 전자기기의 예를 이하에 게시한다.

도 11a는 본 발명의 실시예가 적용된 텔레비전(300)의 일례를 게시한다. 텔레비전(300)은, 프런트 패널(301), 필터 유리(302) 등으로 구성된 영상표시 화면(303)을 포함한다. 텔레비전은 본 발명의 실시예에 따른 표시장치를 그 영상표시 화면(303)에 사용함으로써 제작된다.

도 11b, 11c는 본 발명의 실시예가 적용된 디지털 카메라(310)의 일례를 게시한다. 디지털 카메라(310)는, 촬영 렌즈(311), 플래시용 발광부(312), 표시부(313), 컨트롤 스위치(314) 등을 포함한다. 디지털 카메라는 본 발명의 실시예에 따른 표시장치를 그 표시부(313)에 사용함으로써 제작된다.

도 11d는 본 발명의 실시예가 적용된 비디오 캠코더(320)를 나타낸다. 비디오 캠코더(320)는, 본체부(321), 전방을 향한 측면에 피사체 촬영용 렌즈(322), 촬영시의 스타트/스톱 스위치(323), 표시부(324) 등을 포함한다. 비디오 캠코더는 본 발명의 실시예에 따른 표시장치를 그 표시부(324)에 사용함으로써 제작된다.

도 11e, 11f는 본 발명의 실시예가 적용된 휴대 단말장치(330)를 나타낸다. 휴대 단말장치(330)는, 상측 케이싱(331), 하측 케이싱(332), 연결부(여기에서는 힌지부)(333), 디스플레이(334), 서브 디스플레이(335), 픽처 라이트(336), 카메라(337) 등을 포함한다. 휴대 단말장치는 본 발명의 실시예에 따른 표시장치를 그 디스플레이(334)나 서브 디스플레이(335)에 사용함으로써 제작된다.

도 11g는 본 발명의 실시예가 적용된 노트형 PC(340)를 나타낸다. 노트형 PC(340)는 본체(341)에, 문자 등의 정보를 입력할 때 조작되는 키보드(342), 화상을 표시하는 표시부(343) 등을 포함한다. 노트형 PC는 본 발명의 실시예에 따른 표시장치를 그 표시부(343)에 사용함으로써 제작된다.

여기에서, 상기 실시예에서는 액티브 매트릭스형 액정표시장치에 적용했을 경우를 예로 들어서 설명했다. 그러나, 본 발명이 이것에 한정되는 것은 아니고, 일렉트로루미네선스(ＥＬ) 소자를 각 화소의 전기광학소자로서 사용한 ＥＬ표시장치 등의 다른 액티브 매트릭스형 표시장치에도 마찬가지로 적용 가능하다.

첨부된 청구항이나 그와 동등한 범위 내에 있는 한, 설계 요구나 다른 요소에 따라 다양한 변형, 조합, 하위 조합, 변경을 할 수 있다는 것은 당업자에게 당연하게 이해된다.

도 1은 200MHz 전후의 데이터 전송 레이트로 영상데이터를 기록할 수 있게 하는 종래 기술을 설명하기 위한 도면이다.

도 2는 일반적인 수평구동회로의 신호 드라이버에 공급되는 구동 펄스의 일례를 본 실시예의 비교예로서 도시한 도면이다.

도 3은 도 2에 있어서 구동 펄스의 과제를 설명하기 위한 도면이다.

도 5는 출력 이네이블 신호와 게이트 펄스와의 관계를 나타내는 파형도다.

도 6은 수평구동회로의 각 신호 드라이버에 공급되는 구동 펄스의 일례를 도시한 도면이다.

도 7은 본 실시예에 따른 다상 클록 데이터 발생기의 구체적인 구성예를 도시한 도면이다.

도 8은 본 실시예에 따른 다상 클록 데이터 발생기에 의한 타이밍 컨트롤과 분주 후의 데이터 기록의 일례를 설명하기 위한 도면이다.

도 9는 본 실시예의 효과를 설명하기 위한 도면이다.

도 10은 시분할 스위치를 이용한 본 발명의 실시예에 따른 액정표시장치의 구성예를 게시하는 블럭도다.

도 11a 내지 11g는 본 실시예에 따른 표시장치가 사용되는 전자기기의 예를 게시하는 도면이다.

Claims

스위칭소자를 통해 화소 데이터를 기록하는 화소회로가 적어도 복수 열의 매트릭스를 형성하도록 배치된 화소부와,

상기 화소회로의 행 배열에 대응하도록 배치되고, 상기 스위칭소자의 도통을 제어하는 적어도 하나의 주사 라인과,

상기 화소회로의 열 배열에 대응하도록 배치되고, 상기 화소 데이터를 전파하는 복수의 신호 라인과,

상기 신호 라인이 분할된 복수의 그룹에 대응하고, 상기 신호 라인에 공급되는 상기 화상 데이터를 전파하는 복수의 신호 드라이버를 가진 수평구동회로를 구비하고,

상기 각각의 복수의 신호 드라이버는, 각각의 구동 펄스를 받아서 상기 화상 데이터를 대응하는 신호 라인에 전파시키고,

각 신호 드라이버에 공급되는 구동 펄스는 서로 위상이 시프트되는 것을 특징으로 하는 표시장치.
제 1항에 있어서,

상기 신호 드라이버에는 서로 인접하는 신호 드라이버로 분할되어 데이터가 입력되고,

상기 각 신호 드라이버는, 상기 화상 데이터가, 상기 구동 펄스에 동기된 타이밍으로 입력되는 것을 특징으로 하는 표시장치.
제 1항에 있어서,

정규의 주파수보다 높은 주파수의 구동 펄스를 분주하여, 상기 각 신호 드라이버에 서로 위상이 시프트된 구동 펄스를 공급하고, 또한 상기 화상 데이터를 분할해서 상기 각 신호 드라이버에 입력하는 데 적합한 데이터 배열로 재배열해서 공급하는 다상 클록 데이터 발생기를 더 구비한 것을 특징으로 하는 표시장치.
제 2항에 있어서,

정규의 주파수보다 높은 주파수의 구동 펄스를 분주하여, 상기 각 신호 드라이버에 서로 위상이 시프트된 구동 펄스를 공급하고, 또한 상기 화상 데이터를 분할해서 상기 각 신호 드라이버에 입력하는 데 적합한 데이터 배열로 재배열해서 공급하는 다상 클록 데이터 발생기를 더 구비한 것을 특징으로 하는 표시장치.
제 3항에 있어서,

상기 다상 클록 데이터 발생기는, 서로 위상이 시프트된 각각 독립된 구동 펄스를 상기 각 신호 드라이버에 공급하고,

상기 구동 펄스는 각각 클록 펄스와 스타트 펄스를 포함한 것을 특징으로 하는 표시장치.
제 4항에 있어서,

상기 다상 클록 데이터 발생기는, 서로 위상이 시프트된 각각 독립된 구동 펄스를 상기 각 신호 드라이버에 공급하고,

상기 구동 펄스는 각각 클록 펄스와 스타트 펄스를 포함한 것을 특징으로 하는 표시장치.
제 4항에 있어서,

상기 구동 펄스의 위상의 시프트 기간 Φ는, (T/2)를 화상 클록의 반주기라고 하고 N을 분주 되는 수라고 하면, Φ≤(T/2)/N의 관계를 만족하도록 설정되는 것을 특징으로 하는 표시장치.
제 6항에 있어서,

상기 구동 펄스의 위상의 시프트 기간 Φ는, (T/2)를 화상 클록의 반주기라 고 하고 N을 분주 되는 수라고 하면, Φ≤(T/2)/N의 관계를 만족하도록 설정되는 것을 특징으로 하는 표시장치.
제 1항 내지 제 8항 중 어느 한 항에 있어서,

상기 각 신호 드라이버와 그에 대응하는 신호 라인의 사이에, 시분할로 화상 데이터를 선택하는 셀렉터 스위치를 더 구비한 것을 특징으로 하는 표시장치.
스위칭소자를 통해 화소 데이터를 기록하는 화소회로가 적어도 복수 열의 매트릭스를 형성하는 화소부를 배치하는 단계와,

상기 화소회로의 행 배열에 대응해서, 상기 스위칭소자의 도통을 제어하는 적어도 하나의 주사 라인을 배치하는 단계와,

상기 화소회로의 열 배열에 대응해서, 상기 화소 데이터를 전파하는 복수의 신호 라인을 배치하는 단계와,

상기 신호 라인이 분할된 복수의 그룹에 대응해서, 상기 신호 라인에 공급되는 상기 화상 데이터를 전파하는 복수의 신호 드라이버를 가진 수평구동회로를 배치하는 단계와,

서로 위상이 시프트된, 독립된 상기 구동 펄스를 각각 상기 신호 드라이버에 공급하는 단계와,

상기 각각의 복수의 신호 드라이버가, 받은 구동 펄스에 응답해서 상기 화상 데이터를 대응하는 신호 라인에 전파시키도록 하는 단계를 구비하는 것을 특징으로 하는 표시장치의 구동방법.
표시장치를 가지고,

상기 표시장치는,

스위칭소자를 통해 화소 데이터를 기록하는 화소회로가 적어도 복수 열의 매트릭스를 형성하도록 배치된 화소부와,

상기 화소회로의 행 배열에 대응하도록 배치되고, 상기 스위칭소자의 도통을 제어하는 적어도 하나의 주사 라인과,

상기 화소회로의 열 배열에 대응하도록 배치되고, 상기 화소 데이터를 전파하는 복수의 신호 라인과,

상기 신호 라인이 분할된 복수의 그룹에 대응하고, 상기 신호 라인에 공급되는 상기 화상 데이터를 전파하는 복수의 신호 드라이버를 가진 수평구동회로를 구비하고,

상기 각각의 복수의 신호 드라이버는, 각각의 구동 펄스를 받아서 상기 화상 데이터를 대응하는 신호 라인에 전파시키고,

각 신호 드라이버에 공급되는 구동 펄스는 서로 위상이 시프트되는 것을 특징으로 하는 전자기기.