KR20040111016A - 표시 장치 및 표시 제어 회로 - Google Patents

표시 장치 및 표시 제어 회로 Download PDF

Info

Publication number
KR20040111016A
KR20040111016A KR1020040042258A KR20040042258A KR20040111016A KR 20040111016 A KR20040111016 A KR 20040111016A KR 1020040042258 A KR1020040042258 A KR 1020040042258A KR 20040042258 A KR20040042258 A KR 20040042258A KR 20040111016 A KR20040111016 A KR 20040111016A
Authority
KR
South Korea
Prior art keywords
display
display data
memory
data
line
Prior art date
Application number
KR1020040042258A
Other languages
English (en)
Other versions
KR100696915B1 (ko
Inventor
후꾸다다까유끼
이와나가히로후미
다까기지로
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20040111016A publication Critical patent/KR20040111016A/ko
Application granted granted Critical
Publication of KR100696915B1 publication Critical patent/KR100696915B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Liquid Crystal (AREA)

Abstract

표시 데이터에 대해 캐스케이드 접속된 표시 장치에 있어서, 표시 데이터의 역스캔을 실현한다.
정방향 스캔에서, 타이밍 컨트롤부 (303) 는 입력 표시 데이터와 동일한 순서로 표시 데이터를 출력한다. 한편, 역스캔에서, 타이밍 컨트롤부 (303) 는 1 라인분 (1 수평 주기분) 의 표시 데이터에 대해 출력 순서를 반전시킨다. 역스캔을 나타내는 스캔 방향 제어 신호가 입력되면 타이밍 컨트롤부 (303) 는 라인 메모리 (304) 를 이용하여 순서 변경 처리를 실시한다. 화소 데이터의 순서가 반대로 된 표시 데이터는 제어 신호와 함께 출력된다. 스캔 방향 제어 신호에 따라 데이터를 반전 순서로 출력할지 또는 정순서로 출력할지를 선택할 수 있다.

Description

표시 장치 및 표시 제어 회로{DISPLAY DEVICE AND DISPLAY CONTROL CIRCUIT}
본 발명은 표시 장치에 관한 것으로, 특히 표시 신호를 출력하는 표시 구동 회로가 표시 패널의 기판 위에 배치된 표시 장치, 및 표시 제어 회로에 관한 것이다.
퍼스널 컴퓨터, 기타 각종 모니터용 화상 표시 장치로서, 액정 표시 장치가 급속도로 보급되는 추세에 있다. 액정 표시 장치는 전형적으로는 액정 표시 패널과, 그 배면에 배치된 백라이트 유닛을 갖는다. 액정 표시 패널은 그 투과광을 제어하는 것에 의해 화상을 표시한다. 몇가지 타입의 액정 표시 장치 중 하나로 COG (Chip On Glass) 타입의 액정 표시 장치가 알려져 있다. COG 타입의 액정 표시 장치는 액정 표시 패널의 유리 기판 위에 복수의 소스 드라이버 IC 및/또는 복수의 게이트 드라이버 IC 가 형성된다. 그럼으로써, 제조 비용의 삭감에 크게 기여할 수 있다.
종래의 전형적인 액정 표시 장치에 있어서, 타이밍 컨트롤러와 각 소스 드라이버 IC 는 FPC (Flexible Printed Circuit) 를 통해 각각 별개의 배선에 의해 접속되어 있다. 타이밍 컨트롤러로부터 각 소스 드라이버 IC 에 대해, 표시 신호 및 제어 신호 등이 각 배선을 통해 전송된다. 그러나, 소스 드라이버 IC 마다 배선을 형성함으로써 전체 배선 길이가 길어지고, 또한 배선 사이의 크로스 토크가 문제가 된다. 그래서, 복수의 소스 드라이버 IC 를 표시 신호 전송 배선에 대해 캐스케이드 접속하는 방법이 제안되고 있다.
유리 기판 위에 형성된 소스 드라이버 IC 는 표시 신호와 제어 신호의 전송에 관해, 캐스케이드 접속된다. 타이밍 컨트롤러로부터 출력된 표시 신호와 제어 신호는 기판의 가장 끝에 배치된 첫째단 (初段) 의 소스 드라이버 IC 에 입력된다. 첫째단의 소스 드라이버 IC 에 의한 표시 신호의 래치 처리가 종료되면 표시 신호는 기판 위의 배선을 통해 둘째단 (次段) 의 소스 드라이버 IC 에 전송된다. 둘째단의 소스 드라이버 IC 는 첫째단의 소스 드라이버 IC 와 마찬가지로 제어 신호에 따라 표시 신호의 래치 처리를 실시한다. 이하, 후단의 소스 드라이버 IC 가 동일한 처리를 반복한다.
캐스케이드 접속된 COG 방식의 소스 드라이버 IC 를 구비한 액정 표시 장치에 있어서, 드라이버의 입력수를 삭감하고, COG & WOA (Wire On Array) 의 실현에 의한 비용 절감을 도모하는 기술이 제안되어 있다 (예컨대 일본 공개 특허 공보 제 2001-174843호 참조). 액정 표시 장치에서 비디오 I/F 를 통해 입력된 비디오 신호가 분배되는 소스 드라이버 IC 를 캐스케이드 접속하고, 각 소스 드라이버 IC에 대한 배선을 최대한 줄임으로써, COG & WOA 를 실현한다. 즉, 기판 위에 화상 표시 영역을 형성하는 액정 셀과, 비디오 I/F 를 통해 입력된 비디오 신호에 기초하여 이 액정 셀에 대해 전압을 인가하는 소스 드라이버를 구비하고, 이 소스 드라이버 IC 는 액정 셀과 동일한 기판 위에 형성됨과 동시에 신호선을 이용하여 캐스케이드 접속된 복수의 소스 드라이버 IC 를 갖는다.
한편, 전형적인 소스 드라이버 IC 는 스캔 방향의 전환 기능을 구비하고 있다. 이 기능은 소스 드라이버 IC 의 형성 자유도를 확보하기 위해, 또는 디지털 비디오 등에 이용되는 회전 가능한 액정 표시 장치에서 정상적으로 표시하기 위해 이용된다. 예컨대 TAB (Tape Automated Bonding) 방식에서, TCP (Tape Carrier Package) 에 베아칩의 소스 드라이버 IC 를 형성하는 경우, 칩은 TCP 의 이면측 또는 표면측에 형성된다. 스캔 방향의 전환 기능을 이용함으로써, 동일 구조의 IC 가 이면 형성, 표면 형성의 TCP, 또는 COG 의 각 형성 태양에 대응할 수 있다. 또한, 형성 태양은 동일한 경우에, 기판의 상변 또는 하변으로의 형성에 동일 구조의 IC 를 대응시킬 수 있다.
표시 신호의 전송을 위해 소스 드라이버 IC 가 캐스케이드 접속된 경우, 종래의 소스 드라이버 IC 를 이용하여 스캔 방향을 전환하기 위해서는 각 소스 드라이버 IC 는 쌍방향 버퍼를 구비할 필요가 있다. 타이밍 컨트롤러로부터, 표시 신호를 전송하기 위한 배선이 일방의 가장자리의 소스 드라이버 IC 와 타방의 가장자리의 소스 드라이버 IC 의 각각에 접속된다. 정방향으로 스캔하는 경우, 예컨대 좌측 가장자리의 소스 드라이버 IC 에 표시 신호가 입력되고, 후단(後段)의소스 드라이버 IC 에 캐스케이드 접속 배선을 통해 전송된다. 역방향으로 스캔하는 경우, 우측 가장자리의 소스 드라이버 IC 에 표시 신호가 입력되고, 후단의 소스 드라이버 IC 에 정스캔과 반대 방향에 있어서, 캐스케이드 접속 배선을 통해 전송된다. 각 소스 드라이버 IC 의 전송 방향은 제어 신호에 의해 제어된다.
이렇게 소스 드라이버 IC 가 쌍방향 버퍼를 구비함으로써, 소스 드라이버 IC 의 입력 용량이 증대된다. 용량이 증대됨으로써 신호 파형이 무뎌지고, 소스 드라이버 IC 가 정상적으로 동작할 수 있는 주파수가 저하된다. 또는 타이밍 컨트롤러가 정역 스캔의 각각을 위해 표시 신호 출력 단자를 구비할 필요가 있어 단자수가 증대된다.
본 발명은 상기 종래 기술을 감안하여 이루어진 것으로, 표시 신호가 표시 구동 회로 사이를 전송되는 표시 장치에 있어서, 역방향 스캔을 효과적으로 실현할 수 있는 표시 장치를 제공하는 것을 하나의 목적으로 한다.
도 1 은 본 실시 형태에서의 액정 표시 장치의 개략 구성을 나타내는 블록도이다.
도 2 는 본 실시 형태에서의 소스 드라이버 IC 의 개략 구성을 나타내는 회로 블록도이다.
도 3 은 본 실시 형태에서의 타이밍 컨트롤러의 개략 구성을 나타내는 회로 블록도이다.
도 4 는 본 실시 형태에서의 타이밍 컨트롤러의 동작 타이밍을 나타내는 타이밍 차트이다.
도 5 는 본 실시 형태에서의 타이밍 컨트롤러의 동작 타이밍을 나타내는 타이밍 차트이다.
도 6 은 본 실시 형태에서의 타이밍 컨트롤러의 동작 타이밍을 나타내는 타이밍 차트이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 액정 표시 장치 101: 액정 표시 패널
102: 게이트 드라이버 회로부 103: 소스 드라이버 회로부
104: 제어 회로부 105: 타이밍 컨트롤러
106: 전원 회로부 201: 시프트 레지스터부
202: 표시 데이터 래치부 203: 입력 래치
204: 출력 래치 205: DA 변환 회로부
206: 래치 301: 입력 버퍼
302: 출력 버퍼 303: 타이밍 컨트롤부
304: 라인 메모리
본 발명의 제 1 태양에 관한 표시 장치는 복수의 화소를 갖고, 화상 표시 신호에 따라 화상을 표시하는 표시 패널과, 입력된 표시 데이터에 기초하여 상기 표시 패널에 상기 화상 표시 신호를 출력하는 복수의 표시 구동 회로를 갖는 표시 구동 회로군과, 상기 표시 구동 회로군에 상기 표시 데이터를 출력하는 제어 회로를 구비하고, 상기 표시 구동 회로군에 입력된 표시 데이터는 상기 표시 구동 회로 사이를 순차 전송되고, 상기 제어 회로는 소정 화소분의 표시 데이터를 반전된 순서로 상기 표시 구동 회로군에 출력하는 것이다. 그럼으로써, 화상 표시 신호를 반전 순서로 효과적으로 출력할 수 있다.
상기 제 1 태양에서, 상기 표시 장치는 추가로 메모리를 구비하고, 상기 제어 회로는 상기 반전된 표시 데이터를 생성하기 위해 외부로부터 입력된 표시 데이터의 상기 메모리로의 기록 순서와는 반전된 순서로 상기 메모리로부터 표시 데이터를 판독하는 것이 바람직하다. 그럼으로써, 표시 데이터의 반전을 위한 효과적인 회로 구성을 실현할 수 있다. 또한 상기 메모리는 적어도 1 라인분의 메모리 영역을 구비하고, (N－1) 번째 라인의 표시 데이터의 상기 메모리로의 기록 영역과 N 번째 라인의 표시 데이터의 상기 메모리로의 기록 영역은 적어도 일부에 있어서 중복되고, 상기 N 번째 라인의 표시 데이터의 상기 메모리로의 기록 처리와, 상기 (N－1) 번째 라인의 표시 데이터의 상기 메모리로부터의 판독 처리는 병행하여 행해지는 것이 바람직하다. 그럼으로써, 작은 메모리 영역에서 반전 처리를 실현할 수 있다. 또는 상기 메모리는 적어도 2 라인분의 메모리 영역을 구비하고, N 번째 라인의 표시 데이터는 제 1 메모리 영역에 기록되고, (N＋1) 번째 라인의 표시 데이터는 제 2 메모리 영역에 기록되는 것이 바람직하다. 그럼으로써, 반전 처리를 위한 안정적 회로 구성을 실현할 수 있다.
상기 제 1 태양에서, 상기 제어 회로는 외부로부터 입력되는 제어 신호에 기초하여 상기 표시 데이터의 출력 순서를 반전시켜 출력하거나 또는 반전시키지 않고 출력하는 것이 바람직하다. 그럼으로써 표시 데이터의 출력 순서를 선택할 수 있게 된다. 또한 상기 제어 회로는 상기 표시 데이터를 반전시키지 않고 출력하는 경우, 상기 메모리에 표시 데이터를 기록하지 않고 표시 데이터를 출력하는 것이 바람직하다. 그럼으로써 소비 전력 감소에 기여할 수 있다.
상기 제 1 태양에서, 상기 소정 화소분의 표시 데이터는 1 라인분의 표시 데이터인 것이 바람직하다. 그럼으로써, 표시 패널에서의 화상 표시 처리를 효과적으로 실시할 수 있다.
본 발명의 제 2 태양은 표시 데이터의 순차 전송을 위해 캐스케이드 접속된 복수의 표시 구동 회로를 구비하는 표시 장치를 위한 표시 제어 회로로서, 메모리와, 외부로부터 입력된 1 라인의 표시 데이터의 상기 메모리로의 기록 순서와는 반전된 순서로 상기 메모리로부터 표시 데이터를 판독하는 제어 회로와, 상기 제어 회로로부터 취득한 반전된 순서의 표시 데이터를 상기 표시 구동 회로군에 출력하는 출력 회로를 갖는 것이다. 그럼으로써, 화상 표시 신호를 반전 순서로 효과적으로 출력할 수 있다.
본 발명의 제 3 태양에 관한 표시 장치는 복수의 화소를 갖고 화상 표시 신호에 따라 화상을 표시하는 표시 패널과, 입력된 표시 데이터에 기초하여 상기 표시 패널에 상기 화상 표시 신호를 출력하는 복수의 표시 구동 회로를 갖는 표시 구동 회로군과, 상기 표시 구동 회로군에 표시 데이터를 출력하는 제어 회로를 구비하고, 상기 표시 구동 회로군에 입력된 표시 데이터는 상기 표시 구동 회로 사이를 순차 전송되고, 상기 제어 회로는 제어 신호에 기초하여 외부로부터 입력된 표시 데이터의 입력 순서와는 동일한 순서 또는 반대 순서의 출력을 선택하는 것이다. 그럼으로써, 표시 데이터의 출력 순서를 선택할 수 있다.
발명의 실시 형태
이하, 본 발명을 적용 가능한 실시 형태가 설명된다. 이하의 설명은 본 발명의 실시 형태를 설명하는 것으로, 본 발명의 이하의 실시 형태에 한정되는 것은 아니다. 설명을 명확하게 하기 위해, 이하의 기재는 적절히 생략 및 간략화가 이루어져 있다. 또한 당업자라면 이하의 실시 형태의 각 요소를 본 발명의 범위에서 쉽게 변경, 추가, 변환하는 것이 가능할 것이다. 또 각 도면에서 동일한 부호가 붙여진 것은 동일한 요소를 나타내므로 적절히 설명을 생략한다.
도 1 은 본 실시 형태에서의 액정 표시 장치 (100) 의 개략 구성을 나타내는 블록도이다. 도 1 에서 101 은 액정 표시 패널, 102 는 게이트 드라이버 회로부, 103 은 소스 드라이버 회로부, 104 는 제어 회로부이다. 제어 회로부 (104) 는 타이밍 컨트롤러 (105), 및 전원 회로부 (106) 를 구비하고 있다. 전원 회로부 (106) 는 DC/DC 컨버터를 구비하고, 외부 전원으로부터 공급되는 DC 전원으로부터, 각 회로로 공급되는 전압을 생성한다. DC/DC 컨버터로부터의 전압은 게이트 드라이버 회로부 (102), 소스 드라이버 회로부 (103) 또는 타이밍 컨트롤러 (105) 의 각 회로에 공급된다.
액정 표시 패널 (101) 은 매트릭스 형상으로 배치된 복수의 화소로 구성되는 표시 영역과, 그 외주 영역인 테두리 영역을 갖고 있다. 또한, 액정 표시 패널 (101) 은 어레이 회로가 형성된 어레이 기판과 그 대향 기판을 갖고, 그 2 개의 기판 사이에 액정이 봉입되어 있다. 액티브 매트릭스 타입의 액정 표시 패널은 각 화소가 화상 표시 신호의 입출력을 제어하는 스위칭 소자를 구비하고 있다.전형적인 스위칭 소자는 TFT (Thin Film Transistor) 이다.
컬러 액정 표시 장치는 대향 기판 위에 RGB 의 컬러 필터층을 갖고 있다. 액정 표시 패널 (101) 의 표시 영역내의 각 화소는 RGB 중 어느 한 색을 표시한다. 물론, 흑백 디스플레이에서는 흑과 백 중 어느 하나를 표시한다. 어레이 기판 위의 표시 영역 내에는 복수의 신호선과 게이트선이 매트릭스 형상으로 배치되어 있다. 신호선과 게이트선은 서로 거의 직각으로 겹치도록 배치되고, 교차점 근방에 TFT 가 배치된다. 게이트 드라이버 회로부 (102) 로부터 입력되는 게이트 전압에 의해 선택된 각 화소는 소스 드라이버 회로부 (103) 로부터 입력되는 화상 표시 신호 전압에 기초하여 액정에 전계를 인가한다.
게이트 드라이버 회로부 (102) 는 복수의 게이트 드라이버 IC (110) 를 구비하고 있다. 도 1 에서는 게이트 드라이버 IC (110a-d) 가 도시되어 있다. 또한 소스 드라이버 회로부 (103) 는 표시 구동 회로의 일례인 소스 드라이버 IC (120) 를 복수개 구비하고 있다. 도 1 에서는 소스 드라이버 IC (120a-f) 가 도시되어 있다. 본 형태의 드라이버 IC 는 어레이 기판의 절연 기판 위에 직접 설치, 또는 절연 기판 위에 직접 형성된다. 전형적으로는 도 1 에 나타내는 바와 같이 신호선용 복수의 소스 드라이버 IC (120) 가 TFT 어레이 기판의 X 축측에 설치되고, 게이트 전압을 제어하는 게이트선용 복수의 게이트 드라이버 IC (110) 가 Y 축측에 설치된다.
소스 드라이버 IC (120) 로부터 입력되는 전압이 TFT 소스/드레인을 통해 화소 전극에 전송되고, 화소 전극과 공통 전극이 액정에 전계를 인가한다. 이 전압을 변경함으로써 액정으로의 인가 전압을 변화시킬 수 있고, 액정의 광의 투과율을 제어한다. 공통 전극에 공통 전위을 부여하는 회로는 제어 회로 기판 위에 구성된다. 액정 표시 패널은 상기 액티브 매트릭스형 외에 스위칭 소자를 갖지 않는 단순 매트릭스형 등이 알려져 있다. 본 발명은 각종 타입의 액정 표시 패널, 또는 드라이버 회로부에 의해 그 표시가 제어되는 각종 타입의 표시 장치, 예컨대 유기 또는 무기 EL (Electro Luminescence) 표시 장치 등에 적용할 수 있다.
타이밍 컨트롤러 (105) 에는 외부의 퍼스널 컴퓨터 등으로부터, 비디오 인터페이스를 통해 RGB 의 표시 데이터 및 제어 신호가 입력된다. 제어 신호는 예컨대 1 화소분의 표시 데이터의 입력 사이클인 도트 클록 신호, 수평 동기 신호, 수직 동기 신호 등의 동기 신호 및 스캔 방향 제어 신호 등을 포함한다. 타이밍 컨트롤러 (105) 는 비디오 인터페이스를 통해 수신한 데이터를 처리하고, 게이트 드라이버 회로부 (102) 및 소스 드라이버 회로부 (103) 의 각 드라이버 IC 에 공급해야 할 각종 신호 또는 데이터를 필요한 타이밍으로 출력한다.
타이밍 컨트롤러 (105) 는 게이트 드라이버 회로부 (102) 에 제어 신호 (151) 를 공급하고, 소스 드라이버 회로부 (103) 에 제어 신호 (152) 및 표시 데이터 (153) 를 공급한다. 게이트 드라이버 회로부 (102), 또는 소스 드라이버 회로부 (103) 의 각 드라이버 IC 는 제어 신호에 따른 타이밍으로 게이트 신호 또는 화상 표시 신호를 입출력한다. 전형적인 액정 표시 장치에 있어서, 게이트 드라이버 회로부 (102) 는 1 행째에서 후단의 행으로 향해 각 행의 화소를 순차 주사하도록 게이트 신호를 출력한다.
게이트 드라이버 회로부 (102) 에는 전형적으로는 스타트 펄스 신호, 클록 신호, 및 이네이블 신호가 타이밍 컨트롤러 (105) 로부터 입력된다. 게이트 드라이버 IC 는 캐스케이드 접속되어 있고, 스타트 펄스 신호가 클록 신호에 따라 게이트 드라이버 회로부 내를 순차 전송된다. 스타트 펄스 신호가 ON 신호를 출력하는 게이트선을 선택하고, 이네이블 신호가 게이트 신호의 출력을 제어함으로써 각 게이트선에 있어서 순차 ON 신호가 출력된다.
복수의 소스 드라이버 IC (120) 는 표시 데이터의 전송을 위해 캐스케이드 접속되어 있다. 요컨대 각 소스 드라이버 IC (120) 를 위한 표시 데이터가 소스 드라이버 IC (102) 사이에서 전송된다. 표시 데이터는 기판 위에 형성된 배선을 통해 인접하는 소스 드라이버 IC (120) 사이를 전송된다. 타이밍 컨트롤러 (105) 로부터의 제어 신호 (152) 및 표시 데이터 (153) 는 소스 드라이버 회로부 (103) 의 가장 끝에 배치된 소스 드라이버 IC (120a) 에 입력된다. 입력된 표시 데이터 및 제어 신호는 소스 드라이버 IC (120) 사이의 기판 위 전송 배선과 각 소스 드라이버 IC (120) 를 통해 후단의 소스 드라이버 IC (120) 에 전송된다. 또 캐스케이드 접속되는 소스 드라이버 IC 는 패널 (101) 의 기판 위에 한정되지 않고 다른 기판 위에 배치할 수도 있다.
도 2 는 본 형태에서의 소스 드라이버 IC (120) 의 구성을 나타내는 회로 블록도이다. 도 2 에서 201 은 시프트 레지스터부, 202 는 표시 데이터 래치부, 203 은 입력 래치, 204 는 출력 래치, 205 는 DA 변환 회로부이다. 표시 데이터 래치부 (202) 는 복수의 래치부 (206) 를 구비하고, 각 래치 (206) 는 각 신호선에 출력하는 표시 데이터를 래치한다.
시프트 레지스터부 (201) 에 외부로부터 클록 신호 (251) 및 스타트 펄스 신호 (252) 가 입력된다. 표시 데이터 (253) 는 입력 래치 (203) 에 입력된다. 이 밖에 소스 드라이버 IC 에는 표시 제어 신호 (254) 가 입력된다. 표시 제어 신호는 DA 변환 타이밍이나 기준 전압 신호 등을 제어한다. 이들 신호는 캐스케이드 접속된 소스 드라이버 IC 사이를 기판 위 배선을 통해 전송된다.
시프트 레지스터부 (201) 에 입력된 스타트 펄스 신호 (252) 는 시프트 레지스터부 (201) 내에서 클록 신호 (251) 에 따라 순차 전송된다. 시프트 레지스터부 (201) 의 순차 출력은 표시 데이터 래치부 (202) 의 각 래치 (206) 에 입력된다. 표시 데이터 (253) 는 타이밍 조정을 위해 입력 래치 (203) 에 의해 래치된 후, 표시 데이터 래치부 (202) 에 입력된다. 표시 데이터 래치부 (202) 에서, 순차 전송되는 시프트 레지스터부 (201) 로부터의 출력에 따라 각 래치 (206) 가 표시 데이터를 순차 래치한다.
모든 래치 (206) 가 표시 데이터를 래치하면 둘째단의 소스 드라이버 IC 에 대해 클록 신호 (261), 스타트 펄스 신호 (262), 표시 데이터 (263) 를 전송한다. 표시 데이터 (263) 는 전형적으로는 R, G, B 각 6 ∼ 8 비트분의 이진 데이터로 구성된다. 출력 래치 (204) 는 둘째단에서의 표시 데이터 도입 타이밍의 마진 확보를 위해 타이밍을 조정한다. 모든 소스 드라이버 IC 에 의한 래치 처리가 종료되면 DA 변환부 (205) 에 의해 액정 표시 패널에 화상 표시하기 위해 변환된 아날로그 신호인 화상 표시 신호 (264) 가 각 신호선에 동시에 출력된다. 1 수평기간의 표시가 종료된 후, 게이트 드라이버 회로부 (101) 에 의해 표시하는 화소행의 선택이 행해지고, 상기 처리가 반복된다.
도 3 은 본 형태에서의 타이밍 컨트롤러 (105) 의 개략 구성을 나타내는 블록도이다. 타이밍 컨트롤러 (105) 는 화상 표시 신호의 역스캔을 가능하게 하기 위해 표시 데이터의 출력 순서를 교체할 수 있다. 도 3 에서, 301 은 입력 버퍼, 302 는 출력 버퍼, 303 은 타이밍 컨트롤부, 304 는 라인 메모리이다. 외부로부터의 표시 데이터, 동기 신호 및 스캔 방향 제어 신호 등의 제어 신호는 입력 버퍼 (301) 에 입력된다.
타이밍 컨트롤부 (303) 는 입력 버퍼 (301) 로부터 이들 신호/데이터를 취득하고, 필요한 출력 신호/데이터를 생성하기 위한 필요한 처리를 한다. 타이밍 컨트롤부 (303) 는 입력신호/데이터에 기초하여 게이트 드라이버 회로부 (102) 에 출력하는 제어 신호, 및 소스 드라이버 회로부 (103) 에 출력하는 제어 신호와 표시 데이터를 생성한다. 타이밍 컨트롤부 (303) 는 스캔 방향 제어 신호에 따라, 입력된 표시 데이터의 출력 순서를 변경 처리한다.
정방향 스캔에서, 타이밍 컨트롤부 (303) 는 입력 표시 데이터와 동일한 순서로 표시 데이터를 출력한다. 한편, 역스캔에서, 타이밍 컨트롤부 (303) 는 1 라인분 (1 수평 주기분) 의 표시 데이터에 대해 입력 표시 데이터의 순서를 변경한 표시 데이터를 생성한다. 구체적으로는 1 라인 내의 각 화소 데이터의 출력 순서는 입력된 1 라인 내의 각 화소 데이터와 반전된 순서가 된다. 역스캔을 나타내는 스캔 방향 제어 신호가 입력되면 타이밍 컨트롤부 (303) 는 라인 메모리(304) 를 이용하여 순서 변경 처리를 실시한다.
컨트롤부 (303) 는 입력 버퍼 (301) 로부터 표시 데이터를 취득하면 라인 메모리 (304) 에 기록한다. 라인 메모리 (304) 는 1 라인 또는 복수 라인분의 표시 데이터를 기억할 수 있다. 예컨대 1 라인의 모든 데이터가 기억되면 라인 메모리 (304) 에 마지막으로 기록된 최후의 화소에 대응하는 데이터로부터, 순차적으로 표시 데이터가 라인 메모리 (304) 로부터 취득된다. 이렇게 라인 메모리 (304) 는 스택 타입의 메모리 (또는 LIFO 메모리) 로서 기능할 수 있다. 화소 데이터의 순서가 역으로 된 표시 데이터는 출력 버퍼 (302) 로부터 제어 신호와 함께 출력된다.
또 라인 메모리 (304) 를 이용한 순서 변환 처리는 타이밍 컨트롤부에서의 데이터 변환 처리에서의 적절한 공정에서 실시할 수 있다. 출력 데이터의 순서를 선택하기 위해 타이밍 컨트롤부 (303) 는 입력된 표시 데이터를 라인 메모리 (304) 에 입력하고, 스캔 방향 제어 신호에 따라 라인 메모리 (304) 로부터 데이터를 취득하여 반전 순서로 출력할지, 또는 입력 버퍼 (301) 로부터 취득한 데이터를 정순서로 출력할지를 선택할 수 있다.
또는 스캔 방향 제어 신호가 정순서에 의한 출력을 지시하는 경우, 라인 메모리 (304) 에 표시 데이터를 기록하지 않고, 입력 버퍼 (301) 로부터 취득한 표시 데이터를 순서 반전시키지 않고 출력할 수 있다. 메모리에 대한 기록 처리를 생략함으로써, 소비 전력 또는 EMI 를 저하시키는 효과를 나타낸다. 또는 정스캔용 표시 데이터를 출력하는 경우, 일단 라인 메모리 (304) 에 표시 데이터를 기억시킨 후, 입력 순서와는 동일한 순서로 메모리로부터 판독함으로써, 정순서의 표시 데이터를 출력하도록 타이밍 컨트롤러 (105) 를 구성할 수도 있다.
도 4 는 타이밍 컨트롤러 (105) 에서의 동작 타이밍의 일례를 나타내는 타이밍 차트이다. 1 라인분의 화소 데이터는 1024 인 예가 나타나 있다. 도 4 는 정스캔에서의 타이밍 컨트롤러 (105) 로의 표시 데이터의 입력 타이밍 및 표시 데이터의 출력 타이밍의 일례를 나타내고 있다. 클록 신호에 따라 표시 데이터가 소정 순서로 타이밍 컨트롤러 (105) 에 입력되면 소정 클록수 경과후에 동일한 순서로 표시 데이터가 타이밍 컨트롤러 (105) 로부터 출력된다. 요컨대 1 번째로부터 1024 번째의 화소 데이터가 입력되면 동일한 순서로 1 번째로부터 1024 번째의 화소 데이터가 순차 출력된다. 또 입력과 출력 사이의 소프트 클록수는 설계에 따라 달라진다.
도 5 는 역스캔 모드에서, 2 라인분의 라인 메모리를 구비하는 경우의 타이밍 예를 나타내고 있다. 이하의 처리에서, 모든 처리가 클록 신호의 상승 에지에 동기하여 실행되는 예가 나타나 있다. 라인 메모리 (304) 는 제 1 및 제 2 라인 메모리를 구비한다. 도 5 는 타이밍 컨트롤러 (105) 로의 입력 데이터, 제 1 또는 제 2 라인 메모리의 입출력부에 입력되어 있는 데이터, 제 1 라인 메모리에 기억되어 있는 데이터, 제 2 라인 메모리에 기억되어 있는 데이터, 제 1 또는 제 2 라인 메모리로부터의 메모리의 입출력부에 출력된 데이터, 그리고 타이밍 컨트롤러 (105) 로부터 출력되고 있는 데이터의 각각의 타이밍을 나타내고 있다.
501 로서 지시된 시간 영역의 처리에 대해 설명한다. 클록 신호 (예컨대1 클록 25ns) 에 따라 소정 순서로 타이밍 컨트롤러 (105) 에 입력된 1 화소 데이터 (예컨대「1」로 지시되어 있다) 는 예컨대 다음 클록 타이밍에서, 제 1 라인 메모리의 입출력부에 기억된다. 다음 클록 타이밍에서, 메모리 내에 1 화소의 데이터 (「1」) 가 기억된다. 상기 처리는 타이밍 컨트롤러 (105) 로의 입력 순서와는 동일한 순서에 있어서, 1 라인분의 표시 데이터를 위해 반복된다. 제 1 라인 메모리는 N 번째 (N 은 자연수) 의 1 라인분의 모든 데이터를 순차 기억한다.
한편, N 번째 라인의 데이터 입력/기록 처리와 병렬로 제 2 라인 메모리로부터의 (N－1) 번째 라인 표시 데이터의 기록/출력 처리가 실행된다. 라인 메모리로부터 출력되는 데이터의 출력 순서는 라인 메모리에 입력된 순서를 반전시킨 순서이고, 본 예에서는 1024 번째의 화소 데이터부터 출력된다. 제 2 라인 메모리로부터 출력된 데이터는 소정 클록 (예컨대 1 클록) 후에, 출력 버퍼 (302) 로부터 출력된다.
제 2 라인 메모리로부터의 출력 처리가 종료되고, 제 1 라인 메모리에 1 라인분의 데이터가 기억되면 502 로 지시된 시간 영역에 있어서, 제 1 라인 메모리에 기억된 순서와는 반대 순서로 제 1 라인 메모리로부터 N 번째 라인의 표시 데이터가 판독되어 라인 메모리의 입출력부에 출력된다. 출력된 표시 데이터는 예컨대 다음 클록 타이밍에서 입력 순서의 반전 순서로 타이밍 컨트롤러 (105) 로부터 출력된다. 제 1 라인 메모리 또는 타이밍 컨트롤러 (105) 로부터의 데이터 출력과 병행하여 타이밍 컨트롤러 (105) 또는 제 2 라인 메모리로의 (N＋1) 번째 라인의 표시 데이터 입력 처리가 행해진다.
시간 영역 (502) 에 있어서, (N＋1) 번째 라인의 데이터가 타이밍 컨트롤러 (105) 에 입력되면 입력 순서와는 동일한 순서로 제 2 라인 메모리에 기억된다. 이 처리는 제 1 라인 메모리로부터의 상기 N 번째 라인 데이터의 판독 처리와 병행하여 실행된다. 1 라인분의 표시 데이터가 기억되면 입력과는 반대 순서로 제 2 라인 메모리로부터 표시 데이터가 출력된다. 이하, 후단의 라인에 대해 동일한 처리가 반복된다. 2 라인분의 라인 메모리를 구비하고 있는 경우, 라인 메모리로의 기록/판독 타이밍은 다른 처리와 마찬가지로 클록의 상승 또는 하강 에지의 일방에 동기하여 실행할 수 있다. 또 3 라인 이상의 메모리를 구비할 수 있다.
도 6 은 역스캔 모드에 있어서, 1 라인분의 라인 메모리를 구비하는 경우의 타이밍을 나타내고 있다. 도 6 은 타이밍 컨트롤러 (105) 로의 입력 데이터, 라인 메모리의 입출력부로의 입력 데이터, 메모리에 기억되어 있는 데이터, 판독/기록 어드레스, 라인 메모리로부터의 메모리의 입출력부에 출력된 데이터, 그리고 타이밍 컨트롤러 (105) 로부터 출력되고 있는 데이터의 각각의 타이밍을 나타내고 있다.
601 로서 지시되는 시간 영역에 있어서, 클록 신호 (예컨대 1 클록 25ns) 의 상승 에지에 따라 1 화소 데이터 (예컨대「1」로 지시되는 화소 데이터) 가 타이밍 컨트롤러 (105) 에 입력되면 예컨대 다음 상승 에지 타이밍에서 라인 메모리의 입출력부에 그 데이터가 기록된다. 각 화소 데이터의 기록 순서는 타이밍 컨트롤러 (105) 로의 입력 순서와 동일하다. 다음 상승 에지 타이밍에서, 라인 메모리에 화소 데이터「1」의 기록 처리가 이루어지고, 메모리 내에 기억된다. 이 때, 어드레스 데이터는 어드레스값「1」(표시 데이터의 참조 부호와 다르다) 을 나타내고 있다.
본 형태는 1 라인분의 메모리 영역밖에 구비하지 못하므로, 라인 메모리에 대한 입력 처리 전에, 동일 어드레스로부터, 앞 라인의 화소 데이터를 출력한다. 따라서, N 번째 라인의 데이터 입력/기록 처리와 병렬로 (N－1) 번째 라인의 데이터 판독/출력 처리가 실행된다. 라인 메모리로부터의 판독 처리는 기록 처리의 반클록 전의 타이밍에서 실행된다. 기록 처리가 상승 에지의 타이밍에서 실행되는 경우, 하나 전의 하강 에지의 타이밍에서 동일 어드레스로부터 데이터가 판독된다.
도 6 의 601 영역을 참조하면 어드레스「1」에 기억되어 있던 (N－1) 번째 라인의「1024」화소 데이터가 N 번째 라인의「1」화소 데이터가 메모리에 기억되는 반클록 전에 출력되고 있다. 이하, 어드레스값은 업 카운트되고, 타이밍 컨트롤러 (105) 로의 표시 데이터의 입력 순서와는 동일한 순서로, N 번째 라인의 각 화소 데이터가 라인 메모리에 기록된다. 이 처리와 병렬하여 (N－1) 번째 라인의 각 화소 데이터가 라인 메모리로부터 판독된다.
판독 순서는 기록 순서를 반전시킨 순서이다. 이렇게 본 예에서, 메모리 기록/판독 처리는 다른 동작 주파수의 2 배의 주파수로 실행된다. 또한 1 라인의 데이터가 M 개의 화소 데이터 (M 은 자연수) 를 갖는 경우, (N－1) 번째 라인 (N 은 자연수) 의 k 번째 데이터 (k 는 자연수) 가 기억된 영역에 N 번째 라인의(M＋1－k) 번째 데이터가 기억된다. 이러한 구성으로 함으로써, 1 라인분의 메모리 영역에 순차적으로 각 라인의 표시 데이터를 기억할 수 있다.
(N－1) 번째 라인의 표시 데이터의 판독/출력 처리와, N 번째 라인 표시 데이터의 입력/기록 처리가 종료되면 602 로 지시되는 시간에 있어서 다음 라인의 표시 데이터에 관한 처리가 실행된다. 타이밍 컨트롤러 (105) 에는 (N＋1) 번째 라인의 표시 데이터가 입력되고, N 번째 라인 표시 데이터가 출력된다. 어드레스값은 앞 라인 기록/판독 처리와는 반대로 다운 카운트된다. 이렇게 어드레스의 카운트 방향을 처리 라인 마다 교체함으로써 1 라인 표시 데이터의 메모리로의 기록 순서와 판독 순서를 반전시킬 수 있다. 이하, 상기 처리를 반복함으로써, 반전된 순서의 표시 데이터를 소스 드라이버 회로부 (103) 에 출력한다. 또 본 형태에서는 1 라인분의 영역만을 갖고 있으나, 예컨대 1 라인에서 2 라인까지의 메모리 영역을 구비하고, 일부 메모리 영역을 중복하여 사용할 수 있다.
본 실시 형태에 의하면 표시 데이터 전송을 위해 캐스케이드 접속된 소스 드라이버 IC 를 구비하는 표시 장치에 있어서, 타이밍 컨트롤러의 단자수 또는 배선의 증가를 동반하지 않고 정스캔 또는 역스캔을 실시할 수 있다.
본 발명에 의하면 표시 데이터가 구동 회로부 사이를 전송되는 표시 장치에 있어서, 표시 데이터 전송 방향을 효과적으로 전환할 수 있게 된다.

Claims (9)

  1. 복수의 화소를 갖고 화상 표시 신호에 따라 화상을 표시하는 표시 패널;
    입력된 표시 데이터에 기초하여 상기 표시 패널에 상기 화상 표시 신호를 출력하는 복수의 표시 구동 회로를 갖는 표시 구동 회로군; 및
    상기 표시 구동 회로군에 상기 표시 데이터를 출력하는 제어 회로를 구비하고,
    상기 표시 구동 회로군에 입력된 표시 데이터는 상기 표시 구동 회로 사이를 순차 전송되고,
    상기 제어 회로는 소정 화소분의 표시 데이터를 반전된 순서로 상기 표시 구동 회로군에 출력하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 표시 장치는 메모리를 더 구비하고,
    상기 제어 회로는 상기 반전된 표시 데이터를 생성하기 위해 외부로부터 입력된 표시 데이터의 상기 메모리로의 기록 순서와는 반전된 순서로 상기 메모리로부터 표시 데이터를 판독하는 표시 장치.
  3. 제 1 항에 있어서,
    상기 제어 회로는 외부로부터 입력되는 제어 신호에 기초하여 상기 표시 데이터의 출력 순서를 반전시켜 출력하거나 또는 반전시키지 않고 출력하는 표시 장치.
  4. 제 3 항에 있어서,
    상기 제어 회로는 상기 표시 데이터를 반전시키지 않고 출력하는 경우, 상기 메모리에 표시 데이터를 기록하지 않고 표시 데이터를 출력하는 표시 장치.
  5. 제 2 항에 있어서,
    상기 메모리는 적어도 1 라인분의 메모리 영역을 구비하고,
    (N－1) 번째 라인의 표시 데이터의 상기 메모리로의 기록 영역과 N 번째 라인의 표시 데이터의 상기 메모리로의 기록 영역은 적어도 일부에 있어서 중복되고,
    상기 N 번째 라인의 표시 데이터의 상기 메모리로의 기록 처리와, 상기 (N－1) 번째 라인의 표시 데이터의 상기 메모리로부터의 판독 처리는 병행하여 행해지는 표시 장치.
  6. 제 2 항에 있어서,
    상기 메모리는 적어도 2 라인분의 메모리 영역을 구비하고,
    N 번째 라인의 표시 데이터는 제 1 메모리 영역에 기록되고,
    (N＋1) 번째 라인의 표시 데이터는 제 2 메모리 영역에 기록되는 표시 장치.
  7. 제 1 항에 있어서,
    상기 소정 화소분의 표시 데이터는 1 라인분의 표시 데이터인 표시 장치.
  8. 표시 데이터의 순차 전송을 위해 캐스케이드 접속된 복수의 표시 구동 회로를 구비하는 표시 장치를 위한 표시 제어 회로로서,
    메모리;
    외부로부터 입력된 1 라인의 표시 데이터의 상기 메모리로의 기록 순서와는 반전된 순서로 상기 메모리로부터 표시 데이터를 판독하는 제어 회로; 및
    상기 제어 회로로부터 취득한 반전된 순서의 표시 데이터를 상기 표시 구동 회로군에 출력하는 출력 회로를 구비한 표시 제어 회로.
  9. 복수의 화소를 갖고 화상 표시 신호에 따라 화상을 표시하는 표시 패널;
    입력된 표시 데이터에 기초하여 상기 표시 패널에 상기 화상 표시 신호를 출력하는 복수의 표시 구동 회로를 갖는 표시 구동 회로군; 및
    상기 표시 구동 회로군에 표시 데이터를 출력하는 제어 회로를 구비하고,
    상기 표시 구동 회로군에 입력된 표시 데이터는 상기 표시 구동 회로 사이를 순차 전송되고,
    상기 제어 회로는 제어 신호에 기초하여 외부로부터 입력된 표시 데이터의 입력 순서와는 동일한 순서 또는 반대 순서의 출력을 선택하는 표시 장치.
KR1020040042258A 2003-06-16 2004-06-09 표시 장치 및 표시 제어 회로 KR100696915B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00170237 2003-06-16
JP2003170237A JP2005004120A (ja) 2003-06-16 2003-06-16 表示装置及び表示制御回路

Publications (2)

Publication Number Publication Date
KR20040111016A true KR20040111016A (ko) 2004-12-31
KR100696915B1 KR100696915B1 (ko) 2007-03-20

Family

ID=33509116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040042258A KR100696915B1 (ko) 2003-06-16 2004-06-09 표시 장치 및 표시 제어 회로

Country Status (4)

Country Link
US (1) US7499056B2 (ko)
JP (1) JP2005004120A (ko)
KR (1) KR100696915B1 (ko)
TW (1) TWI269260B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866799B2 (en) 2010-02-03 2014-10-21 Samsung Display Co., Ltd. Method of driving display panel and display apparatus for performing the same
WO2021203485A1 (zh) * 2020-04-07 2021-10-14 武汉华星光电技术有限公司 Goa 电路及显示面板

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060058408A (ko) * 2004-11-25 2006-05-30 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
KR101136259B1 (ko) * 2004-12-13 2012-04-19 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 그 구동방법
TWI286239B (en) * 2005-04-27 2007-09-01 Au Optronics Corp Liquid crystal module
JP2007264368A (ja) * 2006-03-29 2007-10-11 Epson Imaging Devices Corp 液晶表示装置
KR100804632B1 (ko) * 2006-05-12 2008-02-20 삼성전자주식회사 전류 소모를 줄이는 데이터 전송 장치 및 방법, 액정 표시장치의 소스 드라이버 및 소스 구동 방법, 이를 포함하는액정 표시 장치
TWI430242B (zh) 2006-08-01 2014-03-11 Samsung Display Co Ltd 顯示器裝置及驅動顯示器裝置的方法
JP4783253B2 (ja) * 2006-09-27 2011-09-28 パナソニック株式会社 パネル表示装置
JP2008102345A (ja) * 2006-10-19 2008-05-01 Nec Electronics Corp 半導体集積回路装置
KR100856124B1 (ko) * 2007-02-06 2008-09-03 삼성전자주식회사 타이밍 컨트롤러 및 이를 구비하는 액정 표시장치
KR100866506B1 (ko) 2007-04-30 2008-11-04 주식회사 동진전자 홈오토 멀티미디어 다기능 표시장치
KR100855995B1 (ko) * 2007-05-23 2008-09-02 삼성전자주식회사 디스플레이 패널 구동 장치 및 방법
KR101533995B1 (ko) * 2007-05-31 2015-07-06 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
TWI336464B (en) * 2007-07-04 2011-01-21 Au Optronics Corp Liquid crystal display panel and driving method thereof
KR101357306B1 (ko) * 2007-07-13 2014-01-29 삼성전자주식회사 Ｌｃｄ 드라이버 ｉｄ에서 인버젼을 구현하기 위한 데이터매핑 방법 및 상기 데이터 매핑 방법을 구현하기에 적합한액정 표시 장치
US20090231175A1 (en) * 2008-03-12 2009-09-17 Hua Wu Multimedia signal processing apparatus
KR100960530B1 (ko) 2008-06-17 2010-06-03 주식회사 동진테크윈 홈오토 멀티미디어 다기능 표시장치에 사용되는 화상반전장치
JP5097057B2 (ja) 2008-08-29 2012-12-12 株式会社沖データ 表示装置
JP2010091686A (ja) * 2008-10-06 2010-04-22 Rohm Co Ltd タイミングコントロール回路およびそれを用いた表示装置および電子機器
KR101319350B1 (ko) 2009-12-18 2013-10-16 엘지디스플레이 주식회사 액정표시장치
TWI417827B (zh) * 2010-10-13 2013-12-01 Innolux Corp 顯示裝置及其驅動方法
US8922473B2 (en) 2010-10-21 2014-12-30 Sharp Kabushiki Kaisha Display device with bidirectional shift register and method of driving same
JP5679172B2 (ja) 2010-10-29 2015-03-04 株式会社ジャパンディスプレイ 液晶表示装置
KR101186102B1 (ko) * 2011-03-18 2012-09-28 주식회사 실리콘웍스 표시장치의 구동회로
CN105070244B (zh) 2015-09-18 2017-10-03 京东方科技集团股份有限公司 驱动电路及其驱动方法、触控显示面板和触控显示装置
TWI757984B (zh) * 2019-11-20 2022-03-11 聯詠科技股份有限公司 顯示驅動系統及用於顯示驅動系統的方法
KR20220085319A (ko) * 2020-12-15 2022-06-22 주식회사 엘엑스세미콘 데이터 구동 회로
TWI847083B (zh) * 2020-12-28 2024-07-01 矽創電子股份有限公司 顯示面板之驅動架構

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3424320B2 (ja) 1994-04-22 2003-07-07 ソニー株式会社 アクティブマトリクス表示装置
JPH08190372A (ja) 1995-01-11 1996-07-23 Hitachi Ltd Ｖｒａｍおよびこれを用いた表示制御システム
JP2968729B2 (ja) 1996-07-30 1999-11-02 日本電気アイシーマイコンシステム株式会社 図形画像表示装置および図形画像表示方法
TW428158B (en) 1998-02-24 2001-04-01 Nippon Electric Co Method and device for driving liquid crystal display element
TW484307B (en) * 1999-06-25 2002-04-21 Sanyo Electric Co Apparatus for controlling a display device
JP3508837B2 (ja) 1999-12-10 2004-03-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶表示装置、液晶コントローラ、ビデオ信号伝送方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866799B2 (en) 2010-02-03 2014-10-21 Samsung Display Co., Ltd. Method of driving display panel and display apparatus for performing the same
WO2021203485A1 (zh) * 2020-04-07 2021-10-14 武汉华星光电技术有限公司 Goa 电路及显示面板
US11749166B2 (en) 2020-04-07 2023-09-05 Wuhan China Star Optoelectronics Technology Co., Ltd. GOA circuit and display panel thereof

Also Published As

Publication number Publication date
KR100696915B1 (ko) 2007-03-20
TWI269260B (en) 2006-12-21
JP2005004120A (ja) 2005-01-06
US20040252112A1 (en) 2004-12-16
TW200501041A (en) 2005-01-01
US7499056B2 (en) 2009-03-03

Similar Documents

Publication Publication Date Title
KR100696915B1 (ko) 표시 장치 및 표시 제어 회로
US7508479B2 (en) Liquid crystal display
JP3832439B2 (ja) 表示装置およびその駆動方法
KR100468562B1 (ko) 고선명 액정 표시 장치
US7193602B2 (en) Driver circuit, electro-optical device, and driving method
JP3606830B2 (ja) コレステリック液晶ディスプレイ用ドライバ
KR101034780B1 (ko) 시프트 레지스터와, 이를 갖는 표시 장치 및 시프트레지스터 구동방법
JP5049400B2 (ja) オンガラスシングルチップ液晶表示装置
JP2006267999A (ja) 駆動回路チップ及び表示装置
JP4466710B2 (ja) 電気光学装置および電子機器
JP4043112B2 (ja) 液晶表示装置およびその駆動方法
JPS6337394A (ja) マトリクス表示装置
TW495628B (en) Flat-panel display device, array substrate, and method for driving flat-panel display device
KR20090004518A (ko) 표시장치와 그 구동방법, 및 그것을 구비한 전자기기
US6633284B1 (en) Flat display device
KR100774895B1 (ko) 액정 표시 장치
JP2000275611A (ja) 液晶表示装置
JP2006221191A (ja) 表示装置およびその駆動方法
KR20070081236A (ko) 박막트랜지스터 기판
KR101006447B1 (ko) 액정 표시 장치 및 그 구동 방법
JP2004139111A (ja) 電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置及び電子機器
US20090237329A1 (en) Display device
JP2005321745A (ja) 表示装置および表示装置の駆動方法
JP2010191449A (ja) 液晶表示装置
JP2001195040A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee