JPH08190372A - Vramおよびこれを用いた表示制御システム - Google Patents

Vramおよびこれを用いた表示制御システム

Info

Publication number
JPH08190372A
JPH08190372A JP7002808A JP280895A JPH08190372A JP H08190372 A JPH08190372 A JP H08190372A JP 7002808 A JP7002808 A JP 7002808A JP 280895 A JP280895 A JP 280895A JP H08190372 A JPH08190372 A JP H08190372A
Authority
JP
Japan
Prior art keywords
address
data
section
sam
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7002808A
Other languages
English (en)
Inventor
Tokai Morino
東海 森野
Tomohisa Kohiyama
智久 小檜山
Takehiro Yamada
剛裕 山田
Katsuzo Sakai
勝三 酒井
Masataka Kobayashi
正隆 小林
Yasuhiro Furukawa
泰宏 古川
Hideo Haruta
日出雄 春田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Micro Software Systems Inc
Original Assignee
Hitachi Ltd
Hitachi Micro Software Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Micro Software Systems Inc filed Critical Hitachi Ltd
Priority to JP7002808A priority Critical patent/JPH08190372A/ja
Publication of JPH08190372A publication Critical patent/JPH08190372A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dram (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【目的】表示画面上の任意の位置の動画ウインドウだけ
を左右反転表示することができるVRAMを提供する。 【構成】RAM部30への書き込み開始カラムアドレス
を受け付けるアドレス受け付け手段4,5と、SAM部
32へのアクセス時に、アドレス受け付け手段で受け付
けた書き込み開始カラムアドレスから、基準となるクロ
ック信号に基づいて昇順もしくは降順にカウントを行な
って当該SAM部の書き込みアドレスを発生するアドレ
ス発生手段60と、アドレス発生手段60におけるカウ
ントを昇順に行なわせるか降順に行なわせるかについ
て、外部から指示を受け付けて前記アドレス発生手段に
指定する指定手段50と、SAM部32から出力された
データの、外部から指定された前記RAM部のカラムア
ドレスへの書き込みを抑止する書き込み抑止手段13と
を備える。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ビデオ画像表示に好適
なビデオランダムアクセスメモリ(VRAM)とこれを
用いた表示装置に関する。
【0002】
【従来の技術】パーソナルコンピュータ(PC)やワー
クステーション(WS)の普及と性能向上により、ウイ
ンドウと呼ぶ矩形の窓を複数表示してそれぞれのウイン
ドウの中で応用プログラムを動作させることが一般的に
なってきている。このような動作を行なうことができる
環境を、以下、本明細書では、ウインドウ表示環境と呼
ぶことにする。このようなウインドウ表示環境が普及し
た背景には、グラフィックス描画処理を高速に行うため
の多くの技術が知られるようになったからである。
【0003】例えば、特開昭59−131979号公報
には、VRAMと呼ばれる表示装置に適したメモリ素子
を用いた表示装置が開示されている。一般に、VRAM
は、ランダムアクセスメモリ(RAM)部とシリアルア
クセスメモリ(SAM)部とで構成されている。RAM
部は、行(カラム)と列(ロウ)とでアドレスを指定
し、データのアクセスを行う。SAM部は、1列分のデ
ータを収容できる容量を備えており、RAM部の1列分
のデータをSAM部に転送して指定した位置から順番に
シリアルに読み出したり、シリアルに入力されたデータ
を1列分RAM部に転送することができる。表示装置で
は、VRAMの内容を順番に読みだし、CRTなどの表
示器に表示する。特に、VRAMは、一旦、RAM部の
データをSAM部に転送した後は、SAM部に読み出し
クロックを与えるだけでSAM部にコピーしたRAM部
の内容が順番に読み出されるため、表示の読み出しの間
も描画処理を行えるようになる。
【0004】また、近年においては、ウインドウ上に動
画を表示することが求められていて、動画の表示装置に
適したVRAMが公知である。従来例としては、特開平
05−047174号公報があり、その構成を図2に示
す。
【0005】図2において、VRAMは、1フレーム分
の動画データを記憶するRAM部30、RAM部30か
ら読みだした1ロウ分のデータを保持する第1のSAM
部31、RAM部30へ書き込むための1ロウ分のデー
タを保持する第2のSAM部32、および、アクセス制
御を行なうコントローラ9を備える。
【0006】図2において、RAM部30は、1フレー
ム分の動画データを記憶するメモリアレイ1、アドレス
入力信号のロウアドレスをデコードするロウデコーダ6
およびアドレス入力信号のカラムアドレスをデコードす
るカラムデコーダ7を有している。
【0007】また、第1のSAM部31は、メモリアレ
イ1の1ロウ分のデータを記憶するシリアルデータレジ
スタ2と、シリアルクロック信号26をカウントするシ
リアルアドレスカウンタ8と、シリアルデータレジスタ
2の任意の位置を指定するデータセレクタ3とを有し、
転送ゲート15を介してメモリアレイ1から1ロウ分の
データをシリアルデータレジスタ2に転送して、シリア
ルクロック信号23に同期してシリアルデータを出力す
ることが可能である。
【0008】また、第2のSAM部32は、メモリアレ
イ1の1ロウ分のデータを記憶するシリアルデータレジ
スタ11と、シリアルクロック信号26をカウントする
シリアルアドレスカウンタ14と、データをメモリアレ
イ1に転送するか否かを示すマスクデータを記憶するマ
スクレジスタ13と、シリアルデータレジスタ11とマ
スクレジスタ13との任意の位置を指定するシリアルビ
ットレジスタ12とを有し、シリアルクロック信号26
に同期してシリアル入力信号25とマスクデータ信号と
を入力し、シリアルデータレジスタ11とマスクレジス
タ13とに入力した信号のデータを記憶して、マスクレ
ジスタ13に記憶する。マスクデータは、ウィンドウ範
囲に従って決定され、ウィンドウ内は、データをメモリ
アレイ1に転送するように許可データとし、ウィンドウ
外はデータをメモリアレイ1に転送しないように不許可
データとする。このように、マスクデータにより、ウィ
ンドウ内におけるビットの動画データだけをメモリアレ
イ1に転送することが可能である。
【0009】また、特開平5−054657号公報に
は、RAMから並列読出しされたデータを、選択によ
り、順方向または逆方向にシリアル変換して出力するS
AM部を備えるVRAMが記載されている。このVRA
Mを適用することにより、表示データを、選択により、
非反転像または反転像にして表示することができる。
【0010】
【発明が解決しようとする課題】近年においては、遠隔
地間で通信を用いて動画データをやり取りしてウインド
ウの中で相手側の動画と自分側の動画を表示してテレビ
会議をすることも行われるようになっている。この場
合、相手側の動画は、通常どうり表示して違和感はない
が、自分側の動画はカメラで撮ったものをそのまま表示
すると左右が逆になったと錯覚してしまう。これは、自
分の姿を見るときは鏡に写った姿を想像してしまうから
である。したがって、自分側の動画は左右を反転して表
示できることが望ましい場合がある。
【0011】しかし、図2に示すようなVRAMを用い
て動画を左右反転して表示する場合、データビットの位
置を示すシリアルアドレスカウンタの値はクロックに同
期して順次上位ビットに移行(アドレスをインクリメン
トする方向)するのみであり、左右反転して表示する場
合は考慮されていない。
【0012】また、前述した特開平5−054657号
公報に記載されているVRAMでは、表示画面の一部、
例えば、特定のウィンドウ内の表示データのみを反転す
ることは考慮されていない。
【0013】本発明の第1の目的は、ウィンドウ内のみ
の動画データを左右反転することができるVRAMを提
供することにある。
【0014】本発明の第2の目的は、上記本発明の第1
の目的のVRAMを用いたビデオ画像表示に好適な表示
制御システムを提供することにある。
【0015】
【課題を解決するための手段】上記第一の目的を達成す
るために、本発明のビデオランダムアクセスメモリ(V
RAM)には、以下のような手段を設ける。データを記
憶するRAM(ランダムアクセスメモリ)部と、シリア
ルに入力したデータを前記RAM部のロウへパラレルに
出力するSAM(シリアルアクセスメモリ)部とを備え
るVRAM(ビデオランダムアクセスメモリ)におい
て、前記RAM部への書き込みを開始するカラムアドレ
スを示す書き込み開始カラムアドレスを受け付けるアド
レス受け付け手段と、前記SAM部へのアクセス時に、
前記アドレス受け付け手段で受け付けた書き込み開始カ
ラムアドレスから、基準となるクロック信号に基づいて
昇順もしくは降順にカウントを行ない、前記シリアルに
入力したデータを書き込むための当該SAM部の書き込
みアドレスを発生するアドレス発生手段と、前記アドレ
ス発生手段におけるカウントを昇順に行なわせるか降順
に行なわせるかについて、外部から指示を受け付けて前
記アドレス発生手段に指定する指定手段と、前記SAM
部から出力されたデータの、外部から指定された前記R
AM部のカラムアドレスへの書き込みを抑止する書き込
み抑止手段とを設けたものである。
【0016】また、上記第二の目的を達成するために、
表示装置への表示制御を行なう表示制御システムにおい
て、データを入力するデータ入力手段と、前記データ入
力手段で入力したデータを前記表示装置の特定エリアに
表示させるために当該特定エリアの指定を受け付けるエ
リア受け付け手段と、前記データ入力手段で入力したデ
ータの表示を反転表示するか否かの指示を受け付ける反
転表示指示手段と、前記データ入力手段で入力したデー
タを記憶するVRAM部と、前記VRAM部に記憶する
データを前記表示装置に表示するための制御を行なう表
示制御手段と、前記データ入力手段で入力したデータを
前記表示装置の特定エリアに表示させるために前記エリ
ア受け付け手段で受け付けた特定エリアに対応する前記
VRAM部のアドレスを指示して前記データ入力手段で
入力したデータを前記VRAM部に書き込む書き込み制
御部とを有し、前記VRAM部は、データを記憶するR
AM(ランダムアクセスメモリ)部と、シリアルに入力
したデータを前記RAM部のロウへパラレルに出力する
SAM(シリアルアクセスメモリ)部と、前記RAM部
への書き込みを開始するカラムアドレスを示す書き込み
開始カラムアドレスを受け付けるアドレス受け付け手段
と、前記SAM部へのアクセス時に、前記アドレス受け
付け手段で受け付けた書き込み開始カラムアドレスか
ら、基準となるクロック信号に基づいて昇順もしくは降
順にカウントを行ない、前記シリアルに入力したデータ
を書き込むための当該SAM部の書き込みアドレスを発
生するアドレス発生手段と、前記アドレス発生手段にお
けるカウントを昇順に行なわせるか降順に行なわせるか
について、外部から指示を受け付けて前記アドレス発生
手段に指定する指定手段と、前記SAM部から出力され
たデータの、外部から指定された前記RAM部のカラム
アドレスへの書き込みを抑止する書き込み抑止手段とを
備える。
【0017】
【作用】アドレス受け付け手段は、RAM部への書き込
み開始カラムアドレスを受け付ける。
【0018】指定手段は、アドレス発生手段におけるカ
ウントを昇順に行なわせるか降順に行なわせるかについ
て、外部から指示を受け付けて前記アドレス発生手段に
指定する。
【0019】アドレス発生手段は、SAM部へのアクセ
ス時に、アドレス受け付け手段で受け付けた書き込み開
始カラムアドレスから、基準となるクロック信号に基づ
いて昇順もしくは降順にカウントを行ない、前記シリア
ルに入力したデータを書き込むための当該SAM部の書
き込みアドレスを発生する。例えば、アドレス発生手段
は前記クロック信号に基づいてインクリメントするイン
クリメントカウンタと、前記クロック信号に基づいてデ
クリメントするデクリメントカウンタとを備え、前記指
定手段による指定が昇順の場合には、前記インクリメン
トカウンタにより前記SAM部の書き込みアドレスを発
生し、前記指定手段による指定が降順の場合には、前記
デクリメントカウンタにより前記SAM部の書き込みア
ドレスを発生することができる。
【0020】書き込み抑止手段は、前記SAM部から出
力されたデータの、外部から指定された前記RAM部の
カラムアドレスへの書き込みを抑止する。
【0021】この書き込み抑止手段により、指定された
カラムアドレスへの書き込みを抑止してそれ以外のエリ
アに書き込みが行なわれる。例えば、ウィンドウ内に入
力したデータを書き込み、指定手段による指示に従いア
ドレス発生手段がSAM部の書き込みアドレスを発生す
るので、降順にSAM部の書き込みアドレスを発生した
場合には、そのデータの表示状態を反転表示することが
できる。
【0022】このように、SAM部のデータの書き込み
位置をクロック信号に同期して順次上位ビットおよび下
位ビットに移行可能であるのでアドレス受け付け手段に
より書き込みの開始位置を変えるだけで外付けの回路な
しに簡単に、ウィンドウ内のデータの順番を逆転させる
ことができる。
【0023】
【実施例】以下、本発明の詳細を図示した実施例によっ
て説明する。
【0024】図1は、本発明の実施例に係るビデオラン
ダムアクセスメモリ(VRAM)のブロック図を示して
いる。
【0025】図1において、VRAMは、動画データを
記憶するRAM部30と、RAM部30から動画データ
を読みだして表示部に表示するときに1ロウ分のデータ
を記憶する第1のSAM部31と、RAM部30への画
像の書き込み時に1ロウ分のデータを記憶する第2のS
AM部32と、メモリアレイ1もしくは各レジスタへの
アクセス制御を行なうコントローラ9と、SAM部32
のデータをRAM部30に書き込む際の制御を行なう転
送ゲート10と、RAM部30のデータをSAM部31
に書き込む際の制御を行なう転送ゲート15とを備え
る。転送ゲート10は、後述するマスクレジスタ13か
ら出力される、各ビットのデータをメモリアレイ1に転
送するか否かを示すマスクデータにより書き込みが許可
されたビットに対応するシリアルデータレジスタ11の
データをRAM部30に転送する。このため、転送ゲー
ト10は、マスクデータによりRAM部30への書き込
みが不許可とされた動画データの書き込みを抑止するデ
ータビット書き込み抑止手段といえる。
【0026】また、外部から入力されるインクリメント
/デクリメント信号70に基づいて、シリアルアドレス
カウンタ60のカウントのインクリメント/デクリメン
トを指示するインクリメント/デクリメントレジスタ5
0をさらに備える。コントローラ9は、制御信号22に
基づいて、メモリアレイ1へのフレームの開始アドレス
が確定したことを示す開始アドレス確定信号71をイン
クリメント/デクリメントレジスタ50に指示する。
【0027】図1において、RAM部30は、1フレー
ム分の動画データを記憶するメモリアレイ1、ロウアド
レスおよびカラムアドレスによりアドレスが指示される
メモリアレイ1についてのアドレス入力信号のロウアド
レスをデコードするロウデコーダ6、および、アドレス
入力信号のカラムアドレスをデコードするカラムデコー
ダ7を有している。
【0028】また、第1のSAM部31は、メモリアレ
イ1の1ロウ分のデータを記憶するシリアルデータレジ
スタ2と、シリアルクロック信号26をカウントするシ
リアルアドレスカウンタ8と、シリアルアドレスカウン
タ8により指示されたアドレスに対応するシリアルデー
タレジスタ2のデータを選択するためのデータセレクタ
3とを有し、転送ゲート15を介してメモリアレイ1か
ら1ロウ分のデータをシリアルデータレジスタ2に転送
し、シリアルクロック信号23に同期してシリアルデー
タを出力することが可能である。
【0029】また、第2のSAM部32は、メモリアレ
イ1の1ロウ分のデータを記憶するシリアルデータレジ
スタ11と、アドレス入力信号21から指示される、書
き込みカラムアドレスの開始時点を示す初期値からシリ
アルクロック信号26に基づいてインクリメントもしく
はデクリメントを行なうシリアルアドレスカウンタ60
と、各ビットのデータをメモリアレイ1に転送するか否
かを示すマスクデータを記憶するマスクレジスタ13
と、シリアルデータレジスタ11とマスクレジスタ13
とに書き込み位置を指定するシリアルビットレジスタ1
2とを有し、シリアルクロック信号26に同期して画像
情報であるシリアル入力信号25とマスクする位置を示
すマスクデータ信号とを入力し、シリアルデータレジス
タ11に入力した信号のデータを記憶し、また、マスク
データ信号に基づいてマスクする位置をマスクレジスタ
13に記憶する。
【0030】以下、図1に示す動作の説明を行う。本実
施例においては、インクリメント/デクリメント信号7
0は、インクリメント/デクリメントレジスタ50に対
して、入力した動画データをそのまま表示装置に表示さ
せる場合にはシリアルアドレスカウンタ60をインクリ
メントさせるように指示し、また、入力した動画データ
を左右反転させて表示装置に表示させたい場合にはシリ
アルアドレスカウンタ60をデクリメントさせるように
指示する。
【0031】図1において、インクリメント/デクリメ
ントレジスタ50には、第二のSAM部32においてシ
リアルアドレスカウンタ60をインクリメントさせるの
かデクリメントを実行させるのかについての情報を、イ
ンクリメント/デクリメント信号70に基づいて格納す
る。シリアルアドレスカウンタ60に書き込みカラムア
ドレスの開始時点を示す初期値をロードする命令が制御
信号22の状態によってコントローラ9に入力される
と、開始アドレス設定信号71がアクティブになりイン
クリメント/デクリメントレジスタ50に伝達され、ア
クティブになった瞬間にインクリメント/デクリメント
信号70の状態をインクリメント/デクリメントレジス
タ50にラッチする。また、インクリメント/デクリメ
ントレジスタ50の内容は、つぎにシリアルアドレスカ
ウンタ60に初期値をロードする命令が実行されるまで
保持される。このようにすることでシリアルアドレスカ
ウンタ60をインクリメントさせるのかデクリメントを
実行させるのかを決定することが可能となり、初期値か
ら書き込みを行なうことができる。
【0032】以下、図3を参照して、シリアルアドレス
カウンタ60の動作の説明を示す。図3は、本発明の特
徴の一つであるシリアルアドレスカウンタ60の構成を
示すブロック図である。図3において、アドレスレジス
タ61はアドレスを保持し、インクリメント回路62は
シリアルクロック26に従ってカウントアップし、デク
リメント回路63はシリアルクロック26に従ってカウ
ントダウンする。インクリメント/デクリメントレジス
タ50の出力は、インクリメント回路61およびデクリ
メント回路62に接続される。このとき、デクリメント
回路62には反転接続する。インクリメント/デクリメ
ントレジスタ50の出力がアクティブのときは、インク
リメント回路61にアクティブな信号が入力されインク
リメント回路61をアクティブにする、一方、デクリメ
ント回路62にはインアクティブな信号が入力されデク
リメント回路62をインアクティブにする。これと同様
に、インクリメント/デクリメントレジスタ50の出力
がインアクティブのときは、インクリメント回路61を
インアクティブにし、デクリメント回路62をアクティ
ブにする。このように、インクリメント回路61とデク
リメント回路62とは、排他的に動作する。つまり、イ
ンクリメント/デクリメントレジスタ50に格納されて
いる情報をもとにクロックに同期してアドレスレジスタ
61の値をインクリメントもしくはデクリメントするこ
とができる。
【0033】つぎに、図1および図4を参照し、図1に
示すSAM部32へデータを書き込む手順を説明する。
図4は、SAM部32へデータを書き込む場合の動作説
明図を示し、シリアルデータレジスタ11およびマスク
レジスタ13にそれぞれ保持するデータの内容と、表示
画面上の表示のウィンドウを示している。図4に示すウ
インドウ内に動画データを表示するために、転送ライン
Y(ラインYのデータは、カラムYにおける1ロウ分の
データに相当する)の動画データをSAM部32に書き
込む場合を考える。ウィンドウ以外のデータは、マスク
レジスタ13により不許可となりマスクされ、ウィンド
ウ外には動画データは表示されない。
【0034】図1および図4において、通常に表示する
場合(左右反転表示をしない場合)には、まず動画デー
タの開始位置データX1(書き込み開始カラムアドレ
ス)を初期値とするため、アドレス入力信号21により
シリアルアドレスカウンタ60(図3に示すインクリメ
ント回路62およびデクリメント回路63)に開始位置
データX1を設定する。このとき、シリアルアドレスカ
ウンタ60の動作をインクリメントにする(図3に示す
インクリメント回路62をアクティブとする)。その
後、シリアルクロック26に同期してシリアルアドレス
カウンタ60により指示されたアドレスがシリアルビッ
トセレクタ12により選択され、動画データをシリアル
データレジスタ11に順次入力する。それと同時に、ウ
ィンドウの範囲に基づいて指示されるマスクデータ信号
27に従ってマスクレジスタ13にRAM部30への転
送を許可/不許可とする値を入力する。この場合、動画
データは、図4におけるX1からX2の方向である実線
の矢印の方向に従ってシリアルデータレジスタ11に書
き込まれていく。
【0035】一方、左右反転表示をする場合には、動画
データの開始位置データX2(書き込み開始カラムアド
レス)を初期値とするため、シリアルアドレスカウンタ
60(図3に示すインクリメント回路62およびデクリ
メント回路63)に開始位置データX2を初期値として
設定する。このとき、シリアルアドレスカウンタ60の
動作をデクリメントにする(図3に示すデクリメント回
路63をアクティブとする)。その後の動作は、左右反
転表示をしない場合と同様に、シリアルクロック26に
同期してシリアルアドレスカウンタ60により指示され
たアドレスがシリアルビットセレクタ12により選択さ
れ、動画データをシリアルデータレジスタ11に順次入
力する。それと同時に、マスクデータ信号27に従って
マスクレジスタ13にRAM部30への転送を許可/不
許可とする値を入力する。この場合、動画データは、図
4におけるX2からX1の方向である破線の矢印の方向
に従ってシリアルデータレジスタ11に書き込まれてい
くことになる。
【0036】これにより、左右反転のデータをSAM部
32のシリアルデータレジスタ11に書き込むことがで
きる。
【0037】つぎに、図5に示すフローチャートを参照
して、1フレーム分の動画データを図1に示すVRAM
に書き込む動作を説明する。最初に、RAM部30のア
ドレスを示すアドレス入力信号21により指示された初
期値をシリアルアドレスカウンタ60にロードする。図
4に示す例の場合、インクリメントの場合はX1、デク
リメントのばあいはX2の値となる。それと同時に、イ
ンクリメント/デクリメントレジスタ50に反転表示を
するかしないかを示す値を設定する(S1610)。つ
ぎに、シリアルクロック信号26に同期させて、動画デ
ータおよびマスクデータを動画の1ライン分、シリアル
データレジスタ11に入力する(S1620)。つぎ
に、1ライン分の動画データの入力が終了したか否かを
判断し(S1630)、入力が終了していない場合に
は、引き続き動画データおよびマスクデータを入力し、
入力が終了している場合には、この1ライン分の動画デ
ータをRAM部のメモリアレイ1に書き込むため、SA
M部32からRAM部30への転送を実行する(S16
40)。この転送は図1に示す転送ゲート10を介して
行なわれ、転送ゲート10は、マスクデータにより書き
込みが許可されたビットに対応するシリアルデータレジ
スタ11のデータをRAM部30に転送する。動画の全
てのラインの転送が終了したか否かを判断することによ
り(S1650)、このような動作を動画のライン数分
行う。これにより、1フレーム分の動画データをRAM
部30に書き込むことができる。
【0038】また、RAM部30からSAM部31への
読出しは、RAM部30のメモリアレイ1に記憶する動
画データを動画の1ライン分シリアルデータレジスタ2
に読みだし、シリアルクロック信号23に同期させて、
データセレクタ3によりシリアルデータとしてシリアル
データ出力信号24に出力される。シリアルデータ出力
信号24は、表示装置に接続され、動画データを順次出
力する。
【0039】つぎに、図6を参照して、nドット×mド
ットの動画のデータがRAM部30のメモリアレイ1に
どのように書き込まれるかを説明する。図6(a)に、
nドット×mドットの動画のデータを示し、図6(b)
に表示画面上のウィンドウ内に通常の反転しない場合の
動画の表示例を示し、図6(c)に表示画面上のウィン
ドウ内に反転する場合の動画の表示例を示す。また、図
6においては、動画データの表示例と共に、0〜n×m
−1までのドットアドレスを示している。
【0040】図6(a)に示すように、動画のデータ
は、0、1、………、n−1、………、m×n−1のよ
うに、左上のデータから1ラインごとに順次データが送
られ、メモリアレイ1に書き込まれる。反転しない場合
は、図6(b)に示すように、表示画面にこのままのイ
メージで表示される。反転する場合には、図6(c)に
に示すように、動画のデータは左上から順に、n−1、
n−2、………、0、つぎに、2n−1、2n−2、…
……n、………、m×n−1、………、n×(n−1)
の順にメモリアレイ1に書き込まれ、表示画面上に表示
される。
【0041】つぎに、図7を参照して本実施例における
VRAMを用いた表示システムの全体構成を説明する。
図7に、本実施例のVRAMを用いた表示システムの構
成例を示す。図7において、VRAM100は、前述し
た図1に示す構成をしている。CPU101は制御部で
あり、主記憶102はCPU101で動作するプログラ
ム等を記憶する。グラフィックス制御部104は、表示
装置における表示制御を行ない、図1に示すランダムデ
ータ入出力信号20、アドレス入力信号21および制御
信号22を介して、CPU101から指示された描画デ
ータをVRAM100に転送する。DAC105は、V
RAM100に格納してある動画データをディジタルか
らアナログ信号に変換する。CRT106は表示装置で
あり、動画データ書き込み制御部107は、動画データ
をVRAM100に書き込む際の制御を行ない、図1に
示すシリアルクロック信号23および26を指示すると
共に、シリアルデータ入力信号25およびアドレス入力
信号21を介して、キャプチャ回路108から出力され
る動画データをVRAM100に転送する。また、動画
データ書き込み制御部107は、VRAM100に対し
てマスクデータ信号27とインクリメント/デクリメン
ト信号70と制御信号22とを指示する。ビデオカメラ
109は動画を入力する動画入力装置であり、キャプチ
ャ回路108は、ビデオカメラ109より入力される動
画をアナログ信号からディジタル信号にディジタイズす
る。入力装置110は、キーボードもしくはマウスなど
であり、動画データをそのまま表示させるか、反転して
表示させるかの指示を少なくとも受け付ける。アクセス
要求信号120は、動画データ書き込み制御部107か
らグラフィックス制御部104に対してVRAM100
へ書き込む動画データが発生したときに出力される。ア
クセス許可信号121は、グラフィックス制御部104
から動画データ書き込み制御部107に対してVRAM
100へのアクセスを許可するときに出力される。非反
転/反転レジスタ122は、入力装置110から入力さ
れる動画データをそのまま表示させるか、反転して表示
させるかの指示を保持する。メインバス103は、CP
U101、入力装置110、グラフィックス制御部10
4および動画データ書き込み制御部107をそれぞれ接
続させるためのバスである。
【0042】以下、図7を参照して動作の説明を行う。
グラフィックスの描画は、描画コマンドをCPU101
よりメインバス103を介してグラフィックス制御部1
04に対して発行する。グラフィックス制御部104
は、描画コマンドが発行されると、図1におけるVRA
M100のランダムデータ入出力信号20が接続される
ランダムアクセスポートよりアドレス入力信号21およ
び制御信号22を用いてRAM部30に描画コマンドに
付加されている描画データを書き込む。また、入力装置
110では、動画データをそのまま表示させるか、反転
して表示させるかの指示を受け付け、非反転/反転レジ
スタ122に受け付けた指示を設定する。非反転/反転
レジスタ122の初期値としては、非反転を保持してお
くようにすることができ、これにより入力装置110で
反転して表示させるかという指示を受け付けない場合に
は、動画データをそのまま表示させるようにできる。実
際に、非反転/反転表示を指示するのは、図8に示すよ
うに、マウス等の入力装置110を用いて非反転もしく
は反転のボタンをクッリクすることでCPU101に対
して指示を出す。CPU101はこれを受けてメインバ
ス103を介して、動画データ書き込み制御部107の
内部にある非反転/反転レジスタ122に、クリックさ
れた非反転もしくは反転の値を書き込む。動画データ書
き込み制御部107では、非反転/反転レジスタ122
の値を参照して、シリアルアドレスカウンタをインクリ
メントかデクリメントかを決定し、非反転表示の時は動
画ウィンドウの左端のアドレスを、反転表示の時には右
端のアドレスを初期値としてシリアルアドレスレジスタ
に設定する。
【0043】一方、ビデオカメラ109より入力される
動画は、キャプチャ回路108でアナログ信号からディ
ジタル信号にディジタイズされる。ディジタイズされた
動画データをVRAM100に書き込むときには、動画
データ書き込み制御部107は、グラフィックス制御部
104に対してアクセス要求信号120を用いてVRA
Mへのアクセス要求を通知する。このアクセス要求に
は、前述した初期値を含めるようにしてもよい。それに
対してグラフィックス制御部104からアクセス許可信
号121によりアクセスが許可されると、動画データ書
き込み制御部107は、図1に示すRAM部30へのア
ドレス入力信号21および制御信号22を用いてSAM
部32のシリアルアドレスカウンタに初期値を設定する
ため、RAM部30のアドレス入力信号21を介してS
AM部32のシリアルアドレスカウンタに初期値の設定
を行う。同時に、動画データ書き込み制御部107は、
動画データ書き込み制御部107の内部にある非反転/
反転レジスタ122の値を参照し、インクリメント/デ
クリメント信号70を介して、VRAM100のインク
リメント/デクリメントレジスタ50に設定内容にした
がってインクリメントするかデクリメントするかを設定
する。つぎに、動画データ書き込み制御部107は、シ
リアルクロックに同期して動画データとマスクデータと
を、シリアルデータ入力信号25、シリアルクロック信
号26およびマスク信号を介してSAM部32のシリア
ルデータレジスタ11に入力する。このマスクデータ
は、メインバス103を介してCPU101から指示さ
れている。動画データ書き込み制御部107がSAM部
32に対して書き込みをしている間は、グラフィックス
制御部104は、ランダムデータ入出力信号20を介し
てRAM部30にアクセスすることができるので、グラ
フィックスの書き込み性能が低下することはない。シリ
アルデータレジスタ11への1ライン分の動画データの
入力が終わると、動画データ書き込み制御部107は、
グラフィックス制御部104に対して、VRAM100
のRAM部30へのアクセス要求を行う。それに対して
アクセス許可信号121がグラフィックス制御部104
からかえされると、SAM部32からRAM部30へ転
送を実行するようにアドレス入力信号21および制御信
号22を用いてRAM部30にアクセスを行う。この一
連の動作を動画のライン数繰り返すことにより1フレー
ムの動画を描画することができる。
【0044】このようなシステムを構成することによ
り、ウィンドウ内の動画のみを簡単に左右反転させるこ
とができる。
【0045】
【発明の効果】本発明のVRAMを用いて表示システム
を構成することにより、簡単な構成で、ビデオ動画など
の表示画面上の任意の位置のウインドウ内の表示画面を
左右反転表示する機能を実現することができる。例え
ば、TV会議などの自分側の動画が左右逆になったと錯
覚しないように、表示画面を左右反転表示することによ
り鏡に写ったイメージで動画を表示することができる。
【図面の簡単な説明】
【図1】本発明の実施例に係るビデオランダムアクセス
メモリ(VRAM)の概要を示すブロック図である。
【図2】従来のビデオランダムアクセスメモリ(VRA
M)の概要を示すブロック図である。
【図3】シリアルアドレスカウンタの構成を示すブロッ
ク図である。
【図4】SAM部へデータを書き込む場合の動作説明図
である。
【図5】本発明の実施例における制御処理のフローチャ
ートである。
【図6】本発明の実施例における表示画面を示す説明図
である。
【図7】本発明の実施例における表示システムの構成図
である。
【図8】本発明の実施例における表示画面を示す説明図
である。
【符号の説明】
1…メモリアレイ、2…シリアルデータレジスタ、3…
データセレクタ、4、5…アドレスバッファ、6…ロウ
でコーダ、7…カラムでコーダ、8…シリアルアドレス
カウンタ、9…制御コントローラ、10…転送ゲート、
11…シリアルデータレジスタ、12…シリアルビット
セレクタ、13…マスクレジスタ、14…シリアルアド
レスカウンタ、15…転送ゲート、16…セレクタ、2
0…ランダムデータ入出力信号、21…アドレス入力信
号、22…制御信号信号、23…シリアルクロック信
号、25…シリアルデータ入力信号、24…シリアルデ
ータ入力信号、26…シリアルクロック信号、27…マ
スクデータ信号、30…ランダムアクセスメモリ(RA
M)部、31…第一のシリアルアクセスメモリ(SA
M)部、32…第二のシリアルアクセスメモリ(SA
M)部、60…シリアルアドレスカウンタ、50…イン
クリメント/デクリメントレジスタ、61…アドレスレ
ジスタ、62…インクリメント回路、63…デクリメン
ト回路、70…インクリメント/デクリメント信号、7
1…開始アドレス確定信号、100…本発明のビデオア
クセスメモリ(VRAM)、101…CPU、102…
主記憶、103…メインバス、104…グラフィックス
制御部、105…DAC、106…CRT、107…動
画データ書き込み制御部、108…キャプチャ回路、1
09…ビデオカメラ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小檜山 智久 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 山田 剛裕 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 酒井 勝三 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 小林 正隆 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立マイクロソフトウェアシステム ズ内 (72)発明者 古川 泰宏 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立マイクロソフトウェアシステム ズ内 (72)発明者 春田 日出雄 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立マイクロソフトウェアシステム ズ内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】データを記憶するRAM(ランダムアクセ
    スメモリ)部と、シリアルに入力したデータを前記RA
    M部のロウへパラレルに出力するSAM(シリアルアク
    セスメモリ)部とを備えるVRAM(ビデオランダムア
    クセスメモリ)において、 前記RAM部への書き込みを開始するカラムアドレスを
    示す書き込み開始カラムアドレスを受け付けるアドレス
    受け付け手段と、 前記SAM部へのアクセス時に、前記アドレス受け付け
    手段で受け付けた書き込み開始カラムアドレスから、基
    準となるクロック信号に基づいて昇順もしくは降順にカ
    ウントを行ない、前記シリアルに入力したデータを書き
    込むための当該SAM部の書き込みアドレスを発生する
    アドレス発生手段と、 前記アドレス発生手段におけるカウントを昇順に行なわ
    せるか降順に行なわせるかについて、外部から指示を受
    け付けて前記アドレス発生手段に指定する指定手段と、 前記SAM部から出力されたデータの、外部から指定さ
    れた前記RAM部のカラムアドレスへの書き込みを抑止
    する書き込み抑止手段とを備えることを特徴とするVR
    AM。
  2. 【請求項2】請求項1において、前記アドレス発生手段
    は、前記クロック信号に基づいてインクリメントするイ
    ンクリメントカウンタと、前記クロック信号に基づいて
    デクリメントするデクリメントカウンタとを備え、前記
    指定手段による指定が昇順の場合には、前記インクリメ
    ントカウンタにより前記SAM部の書き込みアドレスを
    発生し、前記指定手段による指定が降順の場合には、前
    記デクリメントカウンタにより前記SAM部の書き込み
    アドレスを発生することを特徴とするVRAM。
  3. 【請求項3】請求項1において、前記RAM部からパラ
    レルに読みだされたデータをシリアルに出力する第2の
    SAM部をさらに備えることを特徴とするVRAM。
  4. 【請求項4】表示装置への表示制御を行なう表示制御シ
    ステムにおいて、 データを入力するデータ入力手段と、 前記データ入力手段で入力したデータを前記表示装置の
    特定エリアに表示させるために当該特定エリアの指定を
    受け付けるエリア受け付け手段と、 前記データ入力手段で入力したデータの表示を反転表示
    するか否かの指示を受け付ける反転表示指示手段と、 前記データ入力手段で入力したデータを記憶するVRA
    M部と、 前記VRAM部に記憶するデータを前記表示装置に表示
    するための制御を行なう表示制御手段と、 前記データ入力手段で入力したデータを前記表示装置の
    特定エリアに表示させるために前記エリア受け付け手段
    で受け付けた特定エリアに対応する前記VRAM部のア
    ドレスを指示して前記データ入力手段で入力したデータ
    を前記VRAM部に書き込む書き込み制御部とを有し、 前記VRAM部は、 データを記憶するRAM(ランダムアクセスメモリ)部
    と、 シリアルに入力したデータを前記RAM部のロウへパラ
    レルに出力するSAM(シリアルアクセスメモリ)部
    と、 前記RAM部への書き込みを開始するカラムアドレスを
    示す書き込み開始カラムアドレスを受け付けるアドレス
    受け付け手段と、 前記SAM部へのアクセス時に、前記アドレス受け付け
    手段で受け付けた書き込み開始カラムアドレスから、基
    準となるクロック信号に基づいて昇順もしくは降順にカ
    ウントを行ない、前記シリアルに入力したデータを書き
    込むための当該SAM部の書き込みアドレスを発生する
    アドレス発生手段と、 前記アドレス発生手段におけるカウントを昇順に行なわ
    せるか降順に行なわせるかについて、外部から指示を受
    け付けて前記アドレス発生手段に指定する指定手段と、 前記SAM部から出力されたデータの、外部から指定さ
    れた前記RAM部のカラムアドレスへの書き込みを抑止
    する書き込み抑止手段とを備えることを特徴とする表示
    制御システム。
  5. 【請求項5】請求項4において、前記アドレス発生手段
    は、前記クロック信号に基づいてインクリメントするイ
    ンクリメントカウンタと、前記クロック信号に基づいて
    デクリメントするデクリメントカウンタとを備え、前記
    指定手段による指定が昇順の場合には、前記インクリメ
    ントカウンタにより前記SAM部の書き込みアドレスを
    発生し、前記指定手段による指定が降順の場合には、前
    記デクリメントカウンタにより前記SAM部の書き込み
    アドレスを発生することを特徴とする表示制御システ
    ム。
JP7002808A 1995-01-11 1995-01-11 Vramおよびこれを用いた表示制御システム Pending JPH08190372A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7002808A JPH08190372A (ja) 1995-01-11 1995-01-11 Vramおよびこれを用いた表示制御システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7002808A JPH08190372A (ja) 1995-01-11 1995-01-11 Vramおよびこれを用いた表示制御システム

Publications (1)

Publication Number Publication Date
JPH08190372A true JPH08190372A (ja) 1996-07-23

Family

ID=11539694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7002808A Pending JPH08190372A (ja) 1995-01-11 1995-01-11 Vramおよびこれを用いた表示制御システム

Country Status (1)

Country Link
JP (1) JPH08190372A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7499056B2 (en) 2003-06-16 2009-03-03 Mitsubishi Denki Kabushiki Kaisha Display device and display control circuit
WO2010001433A1 (ja) 2008-06-30 2010-01-07 富士通マイクロエレクトロニクス株式会社 メモリ装置及びそれを制御するメモリコントローラ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7499056B2 (en) 2003-06-16 2009-03-03 Mitsubishi Denki Kabushiki Kaisha Display device and display control circuit
WO2010001433A1 (ja) 2008-06-30 2010-01-07 富士通マイクロエレクトロニクス株式会社 メモリ装置及びそれを制御するメモリコントローラ
US8493400B2 (en) 2008-06-30 2013-07-23 Fujitsu Semiconductor Limited Memory device and memory control for controlling the same

Similar Documents

Publication Publication Date Title
JP3992871B2 (ja) 同期ランダムアクセスメモリのアクセス方法
JPH10505935A (ja) 改善されたメモリアーキテクチャ、及びこれを利用するデバイス、システム及び方法
JPH06275069A (ja) シリアルメモリ
JPH0198183A (ja) 記憶装置
JPH0684351A (ja) クロック同期型半導体記憶装置およびそのアクセス方法
EP0509722B1 (en) Data transfer system
JP2008181551A (ja) ベクトルレジスタを備えたコンピュータにおけるベクトルテールゲーティング
US5708839A (en) Method and apparatus for providing bus protocol simulation
JPH08190372A (ja) Vramおよびこれを用いた表示制御システム
US4277836A (en) Composite random access memory providing direct and auxiliary memory access
WO1989008293A1 (en) Bit blitter with narrow shift register
EP0189524B1 (en) Memory unit having arithmetic and logic functions, in particular for graphic processing
JPS60230273A (ja) 拡大・縮小メモリ装置
JPS6285343A (ja) メモリ読み出し回路
JPH0547174A (ja) マルチポートメモリ
JPS60251431A (ja) メモリ表示装置
US5812829A (en) Image display control system and memory control capable of freely forming display images in various desired display modes
JP3343207B2 (ja) メモリインターフェース装置
JP2621361B2 (ja) 図形処理装置
JPS62245376A (ja) 表示メモリ回路
JPS62113193A (ja) 記憶回路
JP3179891B2 (ja) バス制御方式
JPH0554657A (ja) 半導体記憶装置
KR950006177Y1 (ko) 비디오 메모리 액세스 제어회로
JPH05313644A (ja) 画像メモリ