JPH0547174A - マルチポートメモリ - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 簡単な回路構成で表示画面上の任意の位置に
動画像等のウインドウを任意の大きさで表示するための
データをメモリアレイに転送できるマルチポートメモリ
を提供する。 【構成】 ランダムアクセスメモリ３０、第１のシリア
ルアクセスメモリ３１と、メモリアレイ１への転送デー
タを記憶する第２のシリアルデータレジスタ１１、ここ
からメモリアレイ１へのデータ転送をビット単位で制御
する転送マスクデータを記憶する手段であるマスクレジ
スタ１３、シリアルクロックを計数する第２のシリアル
アドレスカウンタ１４および、この出力により第２のシ
リアルデータレジスタ１１とマスクレジスタ１３のビッ
ト位置を選択するシリアルビットセレクタ１２により第
２のシリアルアクセスメモリ３２が構成され、又セレク
タ１５はマスクレジスタ１３に与えるマスクデータをマ
スク選択信号入力端子２８からの信号により切り替える
回路である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体記憶装置に関する
ものであり、特に、画像メモリに利用すると有効である
マルチポートメモリに関するものである。

【０００２】

【従来の技術】計算機上で作成した図形や文字等の画像
データをラスタースキャン型ＣＲＴの画面上に表示する
画像表示装置においては、フレームバッファと呼ばれる
表示画像データを記憶するメモリが必要であり、このメ
モリにはランダムアクセスメモリとシリアルアクセスメ
モリを有し、計算機上で作成したＣＲＴ上の任意の位置
に発生される画像データをランダムアクセスメモリへ書
き込むためのランダムポートと、ランダムアクセスメモ
リの一行のデータをシリアルアクセスメモリへ転送し、
ＣＲＴへの表示に必要な連続データの読み出しをシリア
ルアクセスメモリから行なうシリアルポートを備えたデ
ュアルポートメモリが一般に用いられる。このデュアル
ポートメモリは、例えば日経マグロウヒル社１９８５年
５月２０日付「日経エレクトロニクス」Ｐ１９５〜２１
９に記載されており、図７に示す構成からなる。同図に
おいて、表示画面に対応する画像データを記憶するメモ
リセルから成るメモリセルアレイ１、ロウデコーダ６お
よびカラムデコーダ７でランダムアクセスメモリ３０を
構成しており、メモリセルアレイ１からの転送データを
記憶するためのシリアルデータレジスタ２、シリアルク
ロックを計数するシリアルアドレスカウンタ８およびシ
リアルアドレスカウンタ８の出力によりシリアルデータ
レジスタ２に記憶された任意のビット位置のデータを選
択するデータセレクタ３によりシリアクアクセスメモリ
３１が構成されている。

【０００３】２０〜２４はこのデュアルポートメモリへ
の信号入出力手段を実現するための入出力信号端子およ
び制御信号端子である。２０〜２２はランダムポートの
信号端子であり、２０はランダムデータ入出力端子、２
１はアドレス信号入力端子、２２は制御信号入力端子で
あり、この制御信号入力端子２２に与えられた制御信号
はコントローラ9に入力されメモリ内部の動作を制御し
ている。２３、２４はシリアルポートの信号端子であ
り、２３はシリアルアドレスカウンタ８をカウントアッ
プするためのシリアルクロック入力端子、２４はシリア
ルデータレジスタ２に記憶されたシリアルデータを出力
するためのシリアルデータ出力端子である。 ランダム
ポートからのメモリアレイ１に対する任意の位置への画
像データ書き込み動作時には、アドレス信号入力端子２
１にメモリアレイ１に対するロウアドレスとカラムアド
レスが時分割で与えられ、コントローラ９からの制御信
号によりアドレスバッファ４，５に取り込まれるととも
にロウデコーダ６とカラムデコーダ７に入力され、メモ
リアレイ１の任意の位置がアクセスされる。ランダムデ
ータ入出力端子２０に与えられた画像データがアクセス
された位置へ書き込まれる。

【０００４】メモリアレイ１からのランダムポートへの
画像データ読みだし動作においては、書き込み時と同様
の動作でメモリアレイ１の任意の位置がアクセスされ、
コントローラ９からの制御信号によりランダムデータ入
出力端子２０にアクセスされた位置の記憶データが読み
だされる。

【０００５】シリアルポートからのシリアルデータ読み
だし動作においては、アドレス信号入力端子２１に与え
られたメモリアレイ１に対するロウアドレスと制御信号
入力端子２２に入力される制御信号により転送ゲート１
６が制御され、ロウアドレスで選択されたメモリアレイ
１の１行分のデータがシリアルデータレジスタ２に転送
される。アドレス信号入力端子２１入力されたシリアル
アドレスはシリアルアドレスカウンタ８にロードされ
る。データセレクタ３はシリアルアドレスカウンタ８の
出力で指定されるシリアルデータレジスタ２の任意のビ
ット位置のデータを選択してシリアルデータ出力端子２
４に出力する。シリアルクロック入力端子２３からのシ
リアルクロックをシリアルアドレスカウンタ８でカウン
トアップしていくことにより、データセレクタ３により
選択されるシリアルデータレジスタ２の位置を順次高位
ビットへと移動していくことになり、シリアルデータレ
ジスタ２のデータを連続的に読み出す。

【０００６】図８はシリアルデータ転送とシリアルデー
タ読みだしの動作タイミングチャートを示す図である。
制御信号入力端子２２には図に示すようなロウアドレス
を入力するタイミングを制御するＲＡＳ信号、カラムア
ドレスを入力するタイミングを制御するＣＡＳ信号およ
びシリアルデータ転送を制御するＤＴ／ＯＥ信号が入力
される。ＲＡＳ信号の立ち下がりのタイミングｔ１でア
ドレス入力端子２１よりシリアルデータ転送を行なうメ
モリアレイ１の行アドレスＡ１とＤＴ／ＯＥ信号として
シリアルデータ転送サイクルを示す論理「０」の信号を
入力することによりＤＴ／ＯＥ信号の立ち上がりのタイ
ミングｔ３でメモリアレイ１の選択された１行分のデー
タが転送ゲート１６を介してシリアルデータレジスタ２
に転送される。

【０００７】ＣＡＳ信号の立ち下がりのタイミングｔ２
時に入力されるアドレスＡ２によりシリアルデータレジ
スタ２からの読みだし開始位置を示すアドレスがシリア
ルアドレスカウンタ８にロードされる。タイミングｔ３
以降に入力されるシリアルクロック２３の立ち上がりエ
ッジに同期してシリアルデータレジスタ２に転送された
シリアルデータが連続的に読みだされるが、このとき最
初に読みだされるシリアルデータＣ０はシリアルアドレ
スカウンタ８にロードされたアドレスＡ２で選択される
位置でのシリアルデータレジスタ２のデータであり、以
降シリアルクロック２３に同期してシリアルアドレスカ
ウンタ８がカウントアップすることによりシリアルデー
タレジスタ２の内容がＣ１，Ｃ２，Ｃ３，…のように順
次読みだされる。

【０００８】シリアルデータレジスタ２からデータ読み
だしを行なっている期間はランダムポートからのアクセ
スが可能であり、メモリアレイ１への画像データ書き込
みに使用できるできるので画像データの描画速度の向上
が図られている。

【０００９】

【発明が解決しようとする課題】近年、マルチウィンド
ウ表示が可能な画像表示装置に対してさまざまな機能が
要求されており、計算機上で作成した図形や文字等の画
像データと同時にテレビジョン画像などの動画像を同一
画面上のウィンドウに表示する機能が望まれている。従
来のデュアルポートメモリは、メモリアレイに対して任
意の位置にアクセスするランダムポートに加えシリアル
データレジスタを有するシリアルポートを設けることに
より画像表示装置に用いた場合にはランダムポートから
のメモリアレイ１へのデータ書き込みに使用できる時間
を大幅に増やすことができるので画像データの描画速度
の向上が図られるが、このシリアルポートはＣＲＴへの
表示データ出力用に専用に用いられるものであり、画像
表示装置で前述のような動画像等をも表示するには、メ
モリ自体にに動画像のように連続したデータを書き込む
機能が備わっていないのでメモリ外部に非常に複雑な回
路を用いて実現していた。

【００１０】本発明は、上述の課題に鑑みてなされ、簡
単な回路構成で表示画面上の任意の位置に動画像等のウ
ィンドゥを任意の大きさで表示するためのデータをメモ
リアレイに転送することができるマルチポートメモリを
提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明は上記問題点を解
決するため第１の手段として、ランダムアクセス機能を
有するメモリアレイを備えた半導体メモリであって、シ
リアル出力機能を有する第１のシリアルアクセスメモリ
と、シリアル入力機能を有しシリアルデータ転送を制御
する転送マスクデータを記憶する手段を備えた第２のシ
リアルアクセスメモリと、前記転送マスクデータを記憶
する手段の出力により前記第２のシリアルアクセスメモ
リから前記メモリアレイへのシリアルデータ転送をビッ
ト単位で制御する手段を備えた構成とするものである。

【００１２】第２の手段として、クロックに同期してシ
リアルに入力データを取り込む第１のレジスタと、シリ
アルデータ転送を制御するための転送マスクデータ入力
手段と、前記転送マスク入力手段からのデータと内部で
発生する転送マスクデータとのいずれか一方を選択する
セレクタと、前記セレクタの出力信号を取り込む第２の
レジスタと、前記第２のレジスタの出力によりシリアル
データ転送を行なうトランスファゲートをビット単位で
制御する手段を備えた構成とするものである。

【００１３】第３の手段として、シリアルデータ入力手
段と、クロックに同期して前記シリアルデータ入力手段
からの入力データを取り込む第１のレジスタと、シリア
ルデータ転送を制御するための転送マスクデータ入力手
段と、前記第１のレジスタのデータ取り込みに同期して
前記転送マスクデータ入力手段からのデータを取り込む
第２のレジスタと、前記第１および第２のレジスタのデ
ータ取り込み開始のビット位置のビットを指定するため
のアドレス信号入力手段と、前記アドレス信号入力手段
からのアドレス信号を取り込んだのちに前記クロック計
数して前記第１および第２のレジスタの入力データ取り
込み開始のビット位置から該ビット位置を順次上位ビッ
トへと移行するシリアルアドレスを発生するシリアルア
ドレスカウンタと、前記シリアルアドレスより指定され
たビット位置を選択するためのシリアルビットセレクタ
と、前記第１のレジスタの内容をメモリアレイへ転送す
るためのトランスファゲートと、前記第２のレジスタの
出力により前記トランスファゲートに印加される転送制
御信号をビット単位で制御する手段を備えた構成とする
ものである。

【００１４】第４の手段として、シリアルデータ入力手
段と、クロックに同期して前記シリアルデータ入力手段
からの入力データを取り込む第１のレジスタと、シリア
ルデータ転送を制御するための転送マスクデータ入力手
段と、前記転送マスク入力手段からの転送マスクデータ
と内部で発生する転送マスクデータとのいずれか一方を
選択するセレクタと、前記第１のレジスタのデータ取り
込みに同期して前記セレクタの出力信号を取り込む第２
のレジスタと、前記第１および第２のレジスタのデータ
取り込み開始のビット位置のビットを指定するためのア
ドレス信号入力手段と、前記アドレス信号入力手段から
のアドレス信号を取り込んだのちに前記クロック計数し
て前記第１および第２のレジスタの入力データ取り込み
開始のビット位置から該ビット位置を順次上位ビットへ
と移行するシリアルアドレスを発生するシリアルアドレ
スカウンタと、前記シリアルアドレスより指定されたビ
ット位置を選択するためのシリアルビットセレクタと、
前記第１のレジスタの内容をメモリアレイへ転送するた
めのトランスファゲートと、前記第２のレジスタの出力
により前記トランスファゲートに印加される転送制御信
号をビット単位で制御する手段を備えた構成とするもの
である。

【００１５】

【作用】本発明は上記した構成により、シリアルポート
より入力するデータにより、表示画面上の任意の位置に
動画像等のウィンドウを任意の大きさで表示するための
データをメモリアレイに転送することができるメモリを
実現できるので、簡単な構成でマルチウィンドゥ上に動
画像を表示可能な画像表示装置を構成することができ
る。

【００１６】

【実施例】本発明はメモリアレイに対する任意の位置へ
の書き込み、読みだしを行なうランダムポートとＣＲＴ
への表示データを出力するためのシリアルポートを備え
たデュアルポートメモリに動画像等のシリアルデータ記
憶用に新たなシリアルポートを備えた構成としたもので
ある。

【００１７】図１は、ライン６９を介してカラーマップ
５６に接続されたカラーモニタ５７を有するシステム環
境に用いらている、本発明のマルチポートメモリ５１を
示している。このシステムでは、カラーマップ５６はビ
デオデータバス６８を介して本発明のマルチポートメモ
リ５１に接続され、マルチポートメモリ５１とカラーマ
ップ５６はライン６６および６７を介してそれぞれシリ
アルポート制御回路５５によって制御されている。マル
チポートメモリ５１はデータバス６２およびアドレスバ
ス６３を介して描画ハードウェア５３に接続されてい
る。ランダムポート制御回路５４によって、描画ハード
ウェア５３はライン６４を介して、マルチポートメモリ
５１はライン６５を介してそれぞれ制御されている。描
画ハードウェア５３は標準バス６０に接続されているイ
ンターフェイス５２にライン６１を介して接続されてい
る。また、マルチポートメモリ５１はシリアルデータラ
イン７１およびシリアルマスクライン７２を介してシリ
アルデータ書き込み回路７０に接続されている。

【００１８】本発明のマルチポートメモリ５１は、カラ
ーモニタ５７に実際に表示されている画像を格納する。
マルチポートメモリ５１に格納されている情報は、ビデ
オデータバス６８を介してカラーマップ５６に順次送ら
れ、カラーモニタ５７に表示される。シリアルポート制
御回路５５は、マルチポートメモリ５１に格納されてい
る情報のカラーマップ５６への転送を制御する。

【００１９】カラーモニタ５７に表示する画像を変える
ために、マルチポートメモリ５１内に格納されている情
報を描画ハードウェア５３を介して変更する場合には、
標準バス６０から適宜の命令がインターフェイス５２を
介して描画ハードウェア５３に送られる。ランダムポー
ト制御回路５４は、バス６１から描画ハードウェア５３
が受け取った命令を解釈した情報に基づいて、マルチポ
ートメモリ５１内に格納されている情報の変更を制御す
る。変更する情報のアドレスはアドレスバス６３を介し
て、変更のためのデータはデータバス６２を介してそれ
ぞれ供給される。標準バス６０は、コンピュータに接続
されており、コンピュータにより作成された文字や図形
データ等が標準バス６０を介して描画ハードウェア５３
に与えられる。マルチポートメモリ５１内に格納されて
いる情報をシリアルデータ書き込み回路７０を介して変
更する場合には、シリアルデータバス７３からシリアル
データが与えられる。標準バス６０からはマルチポート
メモリ５１内の変更すべき領域データがインターフェイ
ス５２を介してシリアルデータ書き込み回路７０に送ら
れる。シリアルデータ書き込み回路７０は受け取ったデ
ータを基にシリアルデータライン７１およびシリアルマ
スクライン７２を介して、マルチポートメモリ５１内の
変更すべき領域にシリアルデータラインを転送する。こ
のようにして、マルチポートメモリ５１の情報は修正さ
れて、カラーモニタ５７上の画像を変更することができ
る。

【００２０】図２は本発明におけるマルチポートメモリ
５１の一実施例を示す構成図である。同図において、メ
モリセルアレイ１、ロウデコーダ６およびカラムデコー
ダ７で構成されるランダムアクセスメモリ３０、メモリ
セルアレイ１からの転送データを記憶する第１のシリア
ルデータレジスタ２、シリアルクロックを計数する第１
のシリアルアドレスカウンタ８および第１のシリアルア
ドレスカウンタ８の出力によりシリアルデータレジスタ
２に記憶された任意のビット位置のデータを選択するデ
ータセレクタ３で構成される第１のシリアクアクセスメ
モリ３１および、第１の転送ゲート１６、バッファ４お
よび５は図７に示す従来の構成と同様の機能を有するも
のである。

【００２１】メモリセルアレイ１への転送データを記憶
する第２のシリアルデータレジスタ１１、第２のシリア
ルデータレジスタ１１からメモリセルアレイ１へのデー
タ転送をビット単位で制御する転送マスクデータを記憶
する手段であるマスクレジスタ１３、シリアルクロック
を計数する第２のシリアルアドレスカウンタ１４およ
び、シリアルアドレスカウンタ１４の出力により第２の
シリアルデータレジスタ１１とマスクレジスタ１３のビ
ット位置を選択するシリアルビットセレクタ１２により
第２のシリアクアクセスメモリ３２が構成される。

【００２２】第２のシリアルアドレスカウンタ１４は第
１のシリアルアドレスカウンタ８と同様の機能を有す
る。第２のシリアルデータレジスタ１１はシリアルビッ
トセレクタ１２の出力により指定されるビット位置にシ
リアルデータ入力端子２５からのデータを取り込み、マ
スクレジスタ１３はシリアルビットセレクタ１２の出力
により指定されるビット位置にセレクタ１５の出力を取
り込む。シリアルビットセレクタ１２はデータセレクタ
３と同様に第２のシリアルアドレスカウンタ１４の出力
により第２のシリアルデータレジスタ１１の任意のビッ
ト位置を指定するとともに、マスクレジスタ１３の同じ
ビット位置を指定する。セレクタ１５はマスクレジスタ
１３に与えるマスクデータをマスクデータ入力端子２７
からのデータとするか、論理「１」に固定されたデータ
とするかをマスク選択信号入力端子２８からの信号によ
り切り替える回路である。

【００２３】２０〜２８はこのデュアルポートメモリへ
の信号入出力手段を実現するための入出力信号端子およ
び制御信号端子である。２０〜２２はランダムポートの
信号端子であり、２０はランダムデータ入出力端子、２
１はアドレス信号入力端子、２２は制御信号入力端子で
あり、この制御信号入力端子２２に与えられた制御信号
はコントローラ９に入力されメモリ内部の動作を制御し
ている。２３〜２８はシリアルポートの信号端子であ
り、２３は第１のシリアルアドレスカウンタ８をカウン
トアップするための第１のシリアルクロック入力端子、
２４は第１のシリアルデータレジスタ２に記憶されたシ
リアルデータを出力するためのシリアルデータ出力端
子、２５は第２のシリアルデータレジスタ１１へのシリ
アルデータを入力するためのシリアルデータ入力端子、
２６は第２のシリアルアドレスカウンタ１４をカウント
アップするための第２のシリアルクロック入力端子、２
７はマスクレジスタ１３への転送マスクデータを入力す
るための転送マスクデータ入力端子、２８はセレクタ１
５を切り替えるためのマスク選択信号入力端子である。
ランダムポートからのメモリアレイ１に対する任意の位
置への画像データ書き込みおよび読みだしと、シリアル
データ出力端子２４からのシリアルデータ読みだし動作
については図７に示す従来構成のものと同様の動作を行
なう。

【００２４】以下にシリアルデータ入力端子２５からシ
リアルデータを第２のシリアルデータレジスタ１１へ入
力し、第２のシリアルデータレジスタ１１の内容をメモ
リアレイ１へビット単位で制御する転送動作について説
明する。以下の説明は、セレクタ１５は転送マスクデー
タ入力端子２７からの転送マスクデータを選択し、マス
クレジスタ１３へ出力する場合についてである。

【００２５】アドレス信号入力端子２１に入力されたシ
リアルアドレスは第２のシリアルアドレスカウンタ１４
にロードされる。シリアルビットセレクタ１２は第２の
シリアルアドレスカウンタ１４からのシリアルアドレス
で指定される第２のシリアルデータレジスタ１１のビッ
ト位置を選択してシリアルデータ入力端子２５からの入
力データを書き込むと同時に、マスクレジスタ１３のビ
ット位置として第２のシリアルデータレジスタ１１のビ
ット位置と同じ位置を選択してマスクデータ入力端子２
７からのマスクデータを書き込む。第２のシリアルクロ
ック入力端子２６からのシリアルクロックを第２のシリ
アルアドレスカウンタ１４でカウントアップしていくこ
とにより、シリアルビットセレクタ１２により選択する
第２のシリアルデータレジスタ１１のビット位置を順次
高位ビットへと移行していくことになり第２のシリアル
データレジスタ１１の連続するビットにシリアルデータ
入力端子２５に与えられるデータを連続的に書き込むと
同時に、マスクレジスタ１３の連続するビットにマスク
データ入力端子２７に与えられるマスクデータを連続的
に書き込む。第２のシリアルデータレジスタ１１とマス
クレジスタ１３の出力は第２の転送ゲート１０に与えら
れ、アドレス信号入力端子２１に与えられたメモリアレ
イ１に対するロウアドレスと制御信号入力端子２２に入
力される制御信号により選択されたメモリアレイ１の１
行に第２のシリアルデータレジスタ１１の内容が転送さ
れるが、マスクレジスタ１３のマスクデータは第２の転
送ゲート１０に対する転送または転送禁止をビット単位
で制御する信号であり、マスクレジスタ１３に書き込ま
れたマスクデータに応じて希望するビットのみメモリア
レイ１に対する転送を行なうことができる。

【００２６】第２の転送ゲート１０、第２のシリアルデ
ータレジスタ１１、シリアルビットセレクタ１２、マス
クレジスタ１３の回路構成例を図３に示す。シリアルビ
ットセレクタ１２はデコード回路５０とＡＮＤゲート１
２‐１１〜１２‐１ｎおよびＡＮＤゲート１２‐２１〜
１２‐２ｎで構成される。デコード回路５０は第２のシ
リアルアドレスカウンタ１４からのシリアルアドレスを
受け、第２のシリアルデータレジスタ１１とマスクレジ
スタ１３の１ビットを選択するため１〜ｎの出力の内の
１つのみを論理「１」とする信号を出力する回路であ
り、カラムデコーダ７と同様の回路で構成される。デコ
ード回路５０の出力１〜ｎはシリアルクロック２６が入
力されるＡＮＤゲート１２ー１１〜１２ー１ｎおよびＡ
ＮＤゲート１２‐２１〜１２‐２ｎへ与えられる。この
構成により、ＡＮＤゲート１２‐１１〜１２‐１ｎの内
の１つのゲートおよびＡＮＤゲート１２‐２１〜１２‐
２ｎの内の１つのゲートの出力のみにシリアルクロック
が伝搬することになる。

【００２７】第２のシリアルデータレジスタ１１は１１
‐１〜１１‐ｎのラッチ回路で構成されており、シリア
ルデータ入力端子２５からのシリアルデータがそれぞれ
のラッチ回路のデータ入力Ｄに接続され、クロック入力
端子Ｃｐは対応するビットのＡＮＤゲート１２‐２１〜
１２‐２ｎの出力に接続されている。第２のシリアルク
ロック入力端子２６にシリアルクロックが入力されると
前述のように、シリアルビットセレクタ１２の動作によ
ってＡＮＤゲート１２‐２１〜１２ー２ｎの内の１つの
ゲートの出力のみにシリアルクロックが出力され、この
ゲートに接続されているラッチ回路にのみシリアルクロ
ックが供給されるのでシリアルデータ入力端子２５から
のシリアルデータはクロックが出力されるＡＮＤゲート
に接続されたラッチ回路に書き込まれる。

【００２８】マスクレジスタ１３はラッチ回路１３‐１
〜１３‐ｎで構成されており、セレクタ１５の出力がそ
れぞれのラッチ回路のデータ入力Ｄに接続され、クロッ
ク入力端子Ｃｐは対応するビットのＡＮＤゲート１２‐
１１〜１２‐１ｎの出力に接続されている。ＡＮＤゲー
ト１２‐１１〜１２‐１ｎはＡＮＤゲート１２‐２１〜
１２‐２ｎと同様の動作をするので、セレクタ１５の出
力はシリアルデータが書き込まれたラッチ回路と同じビ
ット位置のラッチ回路に書き込まれる。

【００２９】第２のシリアルアドレスカウンタ１４は第
２のシリアルクロック２６により順次カウントアップす
るので、デコード回路５０の出力において論理「１」と
なる出力のビット位置も順次高位ビットへと移行してい
くことになり、シリアルデータ２５が書き込まれる第２
のシリアルデータレジスタ１１内のラッチ回路のビット
位置およびセレクタ１５の出力が書き込まれるマスクレ
ジスタ１３内のラッチ回路のビット位置も同様に順次移
行していく。したがって、シリアルデータ入力２５およ
びセレクタ１５の出力は第２のシリアルクロック２６に
同期して第２のシリアルデータレジスタ１１およびマス
クレジスタ１３のラッチ回路に順次書き込まれていく。

【００３０】第２の転送ゲート１０はデータ転送用トラ
ンスファゲート１０Ｇ‐１〜１０Ｇ‐ｎとＡＮＤゲート
１０‐１〜１０‐ｎで構成されており、第２のシリアル
データレジスタ１１の出力はトランスファゲート１０Ｇ
‐１〜１０Ｇ‐ｎの一方に接続され、マスクレジスタ１
３の出力はＡＮＤゲート１０‐１〜１０‐ｎの一方に接
続されている。ＡＮＤゲート１０‐１〜１０‐ｎの他方
の入力にはすべてコントローラ９からの転送制御信号４
０が接続され、ＡＮＤゲート１０‐１〜１０‐ｎの出力
がトランスファゲート１０Ｇ‐１〜１０Ｇ‐ｎのゲート
端子に接続されている。マスクレジスタ１３の出力が転
送となっているビットに対応するＡＮＤゲートの出力に
のみ転送制御信号４０が伝搬され、第２のシリアルデー
タレジスタ１１の出力データが書き込み転送サイクルで
メモリアレイ１に転送される。

【００３１】上述のように、ＡＮＤゲート１０‐１〜１
０‐ｎによりマスクレジスタ１３の出力からトランスフ
ァゲート１０Ｇ‐１〜１０Ｇ‐ｎに印加される転送制御
信号を制御する手段を構成するとともに、マスクレジス
タ１３、ＡＮＤゲート１０‐１〜１０‐ｎおよびトラン
スファゲート１０Ｇ‐１〜１０Ｇ‐ｎにより第２のシリ
アルアクセスメモリ３２からランダムアクセスメモリ３
０へのシリアルデータ転送をビット単位で制御する手段
を構成している。

【００３２】ここで、セレクタ１５によるマスクレジス
タ１３へ与えるマスクデータ切り替え機能について説明
する。図４はマスクデータ入力端子２７からのデータを
選択しマスクレジスタ１３へ与える場合の動作説明図で
ある。表示画面上の３個のウィンドウＡ、Ｂ、Ｃにそれ
ぞれ動画像を表示するするためラインＹのデータをシリ
アルデータレジスタ１１からメモリアレイ１へと転送す
る場合、シリアルクロック２６に同期してシリアルデー
タ入力端子２５とマスクデータ入力端子２７より第２の
シリアルデータレジスタ１１とマスクレジスタ１３に１
ラインのデータを書き込み、マスクレジスタ１３の転送
ビットに対応する第２のシリアルデータレジスタ１１の
データ（図中Ｗの領域）をメモリアレイ１のラインＹに
対応する位置に転送する。このように、任意のビット位
置に転送、禁止のマスクデータを任意に設定できるの
で、マスクデータ入力端子２７からマスクレジスタ１３
へマスクデータを与えることにより、表示画面上の任意
の位置に任意のデータを転送することができ、図に示す
ように複数のウィンドウにシリアルポートからのデータ
を転送する場合に有用である。

【００３３】図５は論理「１」のデータを選択しマスク
レジスタ１３へ与える場合の動作説明図である。ここ
で、論理「１」は転送を示すデータである。表示画面上
の１個のウィンドウＡに動画像を表示するするためライ
ンＹのデータを第２のシリアルデータレジスタ１１から
メモリアレイ１へと転送する場合、第２のシリアルアド
レスカウンタ１４に第２のシリアルデータレジスタ１１
への書き込み開始ビット位置Ｘのアドレスをロードし、
転送に必要なデータのビット数だけ第２のシリアルクロ
ック２６を与え、必要なビット数のデータをシリアルデ
ータ入力端子２５から第２のシリアルデータレジスタ１
１へ書き込む。データを第２のシリアルデータレジスタ
１１へ書き込むと同時にマスクレジスタ１３の同じビッ
ト位置に転送を示す論理「１」のデータが書き込まれ
る。マスクレジスタ１３の転送ビットに対応する第２の
シリアルデータレジスタ１１のデータ（図中Ｗの領域）
をメモリアレイ１のラインＹに対応する位置に転送する
と表示画面上にウィンドウＡのデータが転送される。こ
のように、マスクレジスタ１３への書き込みデータと
し、転送を示すデータを与えることにより、第２のシリ
アルデータレジスタ１１に対して転送したいビット数だ
けデータを書き込むだけで任意の位置に必要な幅のデー
タを転送することができるので、シリアルデータ入力の
時間が短縮され高速動作が可能となるとともに、表示画
面上の任意の位置へウィンドウに対応するデータを転送
することができるので、図に示すように１つのウィンド
ウにシリアルポートからのデータを転送する場合に有用
である。なお、図の説明においてはマスクレジスタ１３
への書き込みデータとして論理「１」のデータを与えた
が、このデータは回路構成により論理「１」が転送に対
応するものであって、回路構成に応じては論理「０」で
あっても同様の機能を実現できるものである。

【００３４】図６はマスクデータ入力端子２７からの信
号がマスクレジスタ１３へ与えられるようマスク選択信
号２８によりセレクタ１５を制御した場合のシリアルデ
ータ書き込みと、シリアルデータ転送の動作タイミング
チャートを示す図である。制御信号入力端子２２には図
に示すようなロウアドレスを入力するタイミングを制御
するＲＡＳ信号、カラムアドレスを入力するタイミング
を制御するＣＡＳ信号、シリアルデータ転送サイクルを
示すＤＴ／ＯＥ信号および、シリアルデータ転送が第１
シリアルデータレジスタ２への転送かまたは、第２のシ
リアルデータレジスタ１１からの転送かを制御するＤＴ
ｓｅｌ信号が入力される。

【００３５】第２のシリアルクロック２６の立ち上がり
エッジに同期して入力されるシリアルデータ２５および
マスクデータ２７は第２のシリアルデータレジスタ１１
およびマスクレジスタ１３に書き込まれる。ＲＡＳ信号
の立ち下がりのタイミングｔ１でアドレス入力端子２１
よりシリアルデータ転送を行なうメモリアレイ１の行ア
ドレスＡ１と、ＤＴ／ＯＥ信号としてシリアルデータ転
送サイクルを示す論理「０」の信号および、ＤＴｓｅｌ
信号として転送サイクルが第２のシリアルデータレジス
タ１１の信号をメモリアレイ１へ転送するサイクルであ
ることを示す論理「０」の信号を入力することによりＤ
Ｔ／ＯＥ信号の立ち上がりのタイミングｔ３でシリアル
データレジスタ１１のデータがメモリアレイ１の選択さ
れた１行に転送される。ＣＡＳ信号の立ち下がりのタイ
ミングｔ２時に入力されるアドレスＡ２により次のシリ
アルクロック２６により書き込まれる第２のシリアルデ
ータレジスタ１１およびマスクレジスタ１３への書き込
み開始位置を示すアドレスがシリアルアドレスカウンタ
１４にロードされる。

【００３６】マスクレジスタ１３へ与えるマスクデータ
としてセレクタ１５の制御により、論理「１」のデータ
とする場合も第５図と同様の動作であるが、転送に必要
なビット数のみ第２のシリアルデータレジスタ１１およ
びマスクレジスタ１３へデータを書き込めばよいのでシ
リアルデータ入力の時間が短縮できる。

【００３７】

【発明の効果】本発明のメモリを用いることにより、簡
単なシステム構成で計算機上で作成した図形や文字等の
画像データと同時にテレビジョン画像などの動画像を同
一画面上のウィンドウに表示する画像表示装置を実現で
きるとともに、複数のウィンドウに動画像を表示する機
能や、任意の位置に高速に動画像のウィンドウを表示す
る機能等を実現することができる。

【図面の簡単な説明】

【図１】本発明のマルチポートメモリを用いたシステム
構成の説明図

【図２】本発明によるマルチポートメモリの一実施例を
示す構成図

【図３】同メモリにおける転送ゲート、データレジス
タ、データセレクタ、マスクレジスタの回路構成図

【図４】データ転送の実施例を示す説明図

【図５】データ転送の他の実施例を示す説明図

【図６】本発明のメモリにおけるシリアルデータ入力お
よびデータ転送の動作タイミング図

【図７】従来のデュアルポートメモリの構成図

【図８】同装置のデータ転送およびシリアルデータ出力
の動作タイミング図

【符号の説明】

１ メモリアレイ ２ シリアルデータレジスタ ３ データセレクタ ４,５ バッファ ６ ロウデコーダ ７ カラムデコーダ ８,１４ シリアルアドレスカウンタ ９ コントローラ １０,１６ 転送ゲート １１ シリアルデータレジスタ １２ データセレクタ １３ マスクレジスタ １５ セレクタ ３０ ランダムアクセスメモリ ３１,３２ シリアルアクセルメモリ

Claims (4)

【特許請求の範囲】
1. 【請求項１】ランダムアクセス機能を有するメモリアレ
   イを備えた半導体メモリであって、シリアル出力機能を
   有する第１のシリアルアクセスメモリと、シリアル入力
   機能を有しシリアルデータ転送を制御する転送マスクデ
   ータを記憶する手段を備えた第２のシリアルアクセスメ
   モリと、前記転送マスクデータを記憶する手段の出力に
   より前記第２のシリアルアクセスメモリから前記メモリ
   アレイへのシリアルデータ転送をビット単位で制御する
   手段を備えたことを特徴とするマルチポートメモリ。
2. 【請求項２】クロックに同期してシリアルに入力データ
   を取り込む第１のレジスタと、シリアルデータ転送を制
   御するための転送マスクデータ入力手段と、前記転送マ
   スク入力手段からの転送マスクデータと内部で発生する
   転送マスクデータとのいずれか一方を選択するセレクタ
   と、前記セレクタの出力信号を取り込む第２のレジスタ
   と、前記第２のレジスタの出力によりシリアルデータ転
   送を行なうトランスファゲートをビット単位で制御する
   手段を備えたことを特徴とするマルチポートメモリ。
3. 【請求項３】シリアルデータ入力手段と、クロックに同
   期して前記シリアルデータ入力手段からの入力データを
   取り込む第１のレジスタと、シリアルデータ転送を制御
   するための転送マスクデータ入力手段と、前記第１のレ
   ジスタのデータ取り込みに同期して前記転送マスク入力
   手段からの転送マスクデータを取り込む第２のレジスタ
   と、前記第１および第２のレジスタのデータ取り込み開
   始のビット位置のビットを指定するためのアドレス信号
   入力手段と、前記アドレス信号入力手段からのアドレス
   信号を取り込んだのちに前記クロック計数して前記第１
   および第２のレジスタの入力データ取り込み開始のビッ
   ト位置から該ビット位置を順次上位ビットへと移行する
   シリアルアドレスを発生するシリアルアドレスカウンタ
   と、前記シリアルアドレスより指定されたビット位置を
   選択するためのシリアルビットセレクタと、前記第１の
   レジスタの内容をメモリアレイへ転送するためのトラン
   スファゲートと、前記第２のレジスタの出力により前記
   トランスファゲートに印加される転送制御信号をビット
   単位で制御する手段を備え、前記第１のレジスタが記憶
   する任意のビットデータのみをメモリアレイへ転送する
   ことを特徴とするマルチポートメモリ。
4. 【請求項４】シリアルデータ入力手段と、クロックに同
   期して前記シリアルデータ入力手段からの入力データを
   取り込む第１のレジスタと、シリアルデータ転送を制御
   するための転送マスクデータ入力手段と、前記転送マス
   ク入力手段からの転送マスクデータと内部で発生する転
   送マスクデータとのいずれか一方を選択するセレクタ
   と、前記第１のレジスタのデータ取り込みに同期して前
   記セレクタの出力信号を取り込む第２のレジスタと、前
   記第１および第２のレジスタのデータ取り込み開始のビ
   ット位置のビットを指定するためのアドレス信号入力手
   段と、前記アドレス信号入力手段からのアドレス信号を
   取り込んだのちに前記クロック計数して前記第１および
   第２のレジスタの入力データ取り込み開始のビット位置
   から該ビット位置を順次上位ビットへと移行するシリア
   ルアドレスを発生するシリアルアドレスカウンタと、前
   記シリアルアドレスより指定されたビット位置を選択す
   るためのシリアルビットセレクタと、前記第１のレジス
   タの内容をメモリアレイへ転送するためのトランスファ
   ゲートと、前記第２のレジスタの出力により前記トラン
   スファゲートに印加される転送制御信号をビット単位で
   制御する手段を備え、前記第１のレジスタが記憶する任
   意の位置からの任意の幅のビットデータのみをメモリア
   レイへ転送することを特徴とするマルチポートメモリ。