KR20010020829A - 평면 표시 장치의 구동 방법 - Google Patents

평면 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR20010020829A
KR20010020829A KR1020000024913A KR20000024913A KR20010020829A KR 20010020829 A KR20010020829 A KR 20010020829A KR 1020000024913 A KR1020000024913 A KR 1020000024913A KR 20000024913 A KR20000024913 A KR 20000024913A KR 20010020829 A KR20010020829 A KR 20010020829A
Authority
KR
South Korea
Prior art keywords
image data
horizontal scanning
supplied
data group
period
Prior art date
Application number
KR1020000024913A
Other languages
English (en)
Other versions
KR100339799B1 (ko
Inventor
히로따신이찌
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR20010020829A publication Critical patent/KR20010020829A/ko
Application granted granted Critical
Publication of KR100339799B1 publication Critical patent/KR100339799B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0209Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Abstract

한 화면을 복수의 영역으로 분할하여 구동하는 평면 표시 장치에 있어서, 분할된 화면의 경계면을 눈에 띄지 않도록 하여, 양호한 표시 화상을 실현하는 기술을 개시한다. 이 구동 방법은 1 수평 주사 기간의 최초에 출력되는 화상 데이터의 바로 앞에, 이것과 거의 동일 전압의 보상용 화상 데이터를 부가하고, 앞의 수평 주사 기간에서의 비기록 기간 중에 보상용 화상 데이터를 비디오 버스 배선에 공급한다.

Description

평면 표시 장치의 구동 방법{METHOD FOR DRIVING FLAT PLANE DISPLAY}
본 발명은 액정 표시 장치로 대표되는 평면 표시 장치의 구동 방법에 관한 것으로, 특히 액티브 매트릭스형 액정 표시 장치의 구동 방법에 관한 것이다.
액정 표시 장치로 대표되는 평면 표시 장치는 경량, 박형, 저소비 전력이라는 특성을 살려서 여러 분야에서 이용되고 있다. 특히, 각 화소 마다 스위치 소자를 설치한 액티브 매트릭스형 액정 표시 장치(이하, AM-LCD라 함)는 OA 기기의 디스플레이 장치로서 널리 보급되고 있다.
최근, AM-LCD에 있어서는 화소부나 주변 구동 회로의 스위치 소자로서 p-Si(폴리실리콘) TFT(Thin Film Transistor)를 이용한 것이 주류를 이루고 있다. 이 p-Si TFT 방식의 AM-LCD(이하, p-Si TFT-LCD라 함)는 액정 패널의 유리 기판상에 구동 회로를 집적할 수 있기 때문에 배선의 간이화, 장치의 소형화 등에 유리하다.
p-Si TFT-LCD의 유리 기판상에 집적된 구동 회로와 외부 구동 회로 사이는 FPC(Flexible Printed Carrier) 배선 기판에 의해 접속되어 있다. 외부 구동 회로로부터 액정 패널의 구동 회로로 전달된 아날로그 화상 데이터는 비디오 버스 배선, 아날로그 스위치 회로를 통해 데이터선으로 샘플링된다. 그리고, 데이터선상에 홀드된 화상 데이터는 화소부에 배치된 TFT를 통해 화소 전극에 기록된다.
그런데, 외부 구동 회로로부터 전송되는 화상 데이터의 전송 속도는 예를 들어 SVGA(800×600 화소) 규격의 것에서는 40MHz, 또한 XGA(1024×768 화소) 규격의 것에서는 6.5MHz가 된다. 현재의 p-Si TFT에서는 이러한 속도로 구동 회로를 동작시키는 것은 곤란하며, 데이터의 전송 속도를 느리게 할 필요가 있다. 그래서, 한 화면을 복수의 영역으로 분할하고, 이 복수의 영역을 병렬로 구동하는 구동 방법이 제안되고 있다. 또한, 한 화면을 복수의 영역으로 분할하는 동시에 1 영역을 복수의 블록(1 블록은 데이터선 n개분의 화상 데이터의 집합)으로 분할하고, 각 영역 마다 1 블록씩 순서대로 구동하는 구동 방법도 제안되고 있다. 이 경우는 더 한층 저속화를 달성할 수 있다.
다음에, 한 화면을 복수의 영역으로 분할함과 동시에 1 영역을 복수의 블록으로 분할한 경우의 구동 방법에 대해 설명한다. 여기서는 1 영역을 32 블록으로 분할한 경우에 대해 설명한다. 또한, 여기서 예시하는 영역에서는 1,2,...32의 순서로 블록이 구동되는 것으로 한다.
도 1은 종래의 p-Si TFT-LCD에 있어서, 1 영역을 32 블록으로 분할한 경우의 구동 방법을 나타내는 타이밍도이다.
먼저, 도시하지 않은 외부 구동 회로에 공급되는 화상 데이터(c)와, 외부 구동 회로로부터 구동 회로(이 경우는 데이터선 구동 회로)에 공급되는 1 블록분의 화상 데이터(d)와의 관계에 대해 설명한다.
도 1에 있어서 화상 데이터(d)는 화상 데이터(b)의 내용을 확대한 것이다. 또한, 화상 데이터(c)와 화상 데이터(d)는 비동기의 관계에 있다.
외부 구동 회로에는 예를 들면 개인용 컴퓨터 본체(이하, PC 본체라 함)로부터 R249, R250, ...R256, G249, G250...G256, B249, B250, ... B256이라는, R,G,B에 대응하는 화상 데이터(c)가 각각 직렬로 전달된다. 외부 구동 회로에서는 이들의 화상 데이터를 재배열하여 R249, G249, B249, R250, ... B256이라는 병렬의 화상 데이터(d)로 변환하여 액정 패널의 구동 회로에 공급한다. 화상 데이터의 재배열에 대해서는 다음에 설명하기 때문에 여기서는 재배열 효과만을 나타낸다.
도 1에 도시하는 화상 데이터(d)는 1번째의 블록(이하, 블록1)에 공급되는 화상 데이터의 배열을 나타낸다. 각 블록에는 그 블록 마다 재배열된 1 블록분의 화상 데이터가 통합되어 공급된다. 이와 같은 화상 데이터의 공급을 1 영역의 모든 블록에 대해 순서대로 실행함으로써 1 영역내의 1 수평선상에 화상 데이터가 기록된다.
도 1에 도시한 바와 같이, 1 수평 주사 기간은 기록 기간(W)과 비기록 기간인 블랭킹 기간(B)으로 구분된다. 화상 데이터(b)는 수평 동기 신호(a)의 기록 기간(W)에 동기하여 비디오 버스 배선에 공급된다. 도 1에서는 기록 기간(W)에 있어서, 블록1... 블록31, 블록32와 같이 순서대로 화상 데이터가 공급되는 모습을 나타내고 있다. 그리고, 블랭킹 기간(B)을 거쳐서 다시 블록1에서 블록32까지 화상 데이터가 순서대로 공급된다. 블랭킹 기간(B)에는 표시에 기여하지 않는 적당한 화상 데이터가 공급된다.
그런데, 화상 데이터가 공급되는 데이터선이나 비디오 버스 배선에는 용량 성분이나 저항 성분이 존재한다. 이들 성분의 크기는 제조시의 오차 등에 의해 일정하지 않다. 이 때문에 화상 데이터의 전달에 지연을 일으키는 일이 있다(이것을 전압의 딜레이라 함). 특히, 배선상의 시정수가 큰 경우에는 전압의 딜레이도 커지기 때문에 데이터선에 샘플 홀드되는 화상 데이터가 필요한 전압까지 도달하지 않는 일도 있다. 또한, 구동 회로를 구성하는 시프트 레지스터에도 제조시의 오차가 있다. 이 때문에 어떤 데이터선에서는 필요한 전압을 샘플 홀드할 수 있는데, 다른 데이터선에서는 필요한 전압을 샘플 홀드할 수 없는 일도 있다. 특히, 1 영역을 복수의 블록으로 분할하고, 1 블록마다 순서대로 구동한 경우에는 분할한 영역의 경계선 부근, 즉 기록 기간의 최초에 화상 데이터가 샘플링되는 블록에서는 전압의 딜레이에 의해 데이터선에 샘플 홀드되는 화상 데이터가 정규의 전압에 도달하기 어렵게 된다. 이 때문에 콘트라스트가 저하하고, 경계선이 쉽게 눈에 띄게 되는 문제점이 있었다.
또한, 이러한 전압의 딜레이가 커지면, 어느 데이터선에 샘플링되어야 할 화상 데이터가 인접하는 데이터선에 샘플링되어 버린다. 이중으로 나타나는 화상, 소위 고스트가 발생하게 된다. 이러한 현상은 특히 기록 기간의 최후에 화상 데이터가 샘플링되는 블록에서 발생하기 쉽다.
또한, 1 수평 라인상의 연속하는 화소에 중간조 표시(中間調表示)를 행하고, 최후의 화소에서 블랙 표시로 전환한 경우, 그 라인의 일부가 하얗게되는 현상이 발생된다. 마찬가지로, 1 수평 라인상의 연속하는 화소에 중간조 표시를 행하고, 최후의 화소에서 화이트 표시로 전환한 경우에는 그 라인의 일부가 검어지는 현상이 발생된다. 이러한 현상은 횡방향에 크로스토크가 발생하기 때문에 일어나는 것으로 생각된다. 이러한 표시색의 산란은 표시 품위의 저하를 초래하게 된다.
본 발명의 목적은 화면을 복수의 영역으로 분할하여 구동하는 구동 방법에 있어서, 분할된 화면의 경계선을 눈에 띄지 않게 하여, 양호한 표시 화상을 실현할 수 있는 평면 표시 장치의 구동 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 목적에 더해 고스트의 발생을 방지하여 고품위의 표시 화상을 실현할 수 있는 평면 표시 장치의 구동 방법을 제공하는 것이다.
본 발명의 또다른 목적은 상기 2개의 목적 외에 추가로 횡방향의 크로스토크를 없애서 보다 고품위의 표시 화상을 실현할 수 있는 평면 표시 장치의 구동 방법을 제공하는 것이다.
도 1은 종래예의 구동 방법을 나타내는 타이밍도.
도 2는 실시 형태 1에 도시하는 액정 표시 장치의 전체의 구성을 나타내는 블록도.
도 3은 액정 패널의 회로 구성도.
도 4는 구동 회로 기판의 회로 구성도.
도 5는 액정 패널의 구동 방법을 설명하기 위한 배선도.
도 6은 도 5에 나타내는 에리어 L1의 부분 확대도.
도 7은 데이터선 구동 회로의 부분 회로도.
도 8은 재배열된 화상 데이터의 데이터 배열을 나타내는 설명도.
도 9는 실시 형태 1의 구동 방법을 설명하기 위한 타이밍도.
도 10은 실시 형태 2의 구동 방법을 설명하기 위한 타이밍도.
<도면의 주요 부분에 대한 부호의 설명>
1 : AM부(Active Matrix)
2 : 게이트선 구동 회로
3 : 데이터선 구동 회로
4 : 공통회로
5 : 액정 화소
6 : TFT(Thin Film Transistor)
7 : 대향 전극
8 : 화소 전극
9 : 액정층
11 : 정극성 D/A 컨버터
12 : 부극성 D/A 컨버터
14 : 절연성 기판
15 : 병렬 변환 회로
16 : 선택 출력 회로
17 : 제어 신호 생성부
18 : 화상 데이터 제어 회로
101 : 액정 패널
102 : 구동 회로 기판
103 : 콘트롤 IC(Integrated Circuit)
106, 107 : FPC(Flexible Printed Carrier)
111 : 시프트 레지스터
112 : 샘플 홀드 회로
112a : 신호 전환 회로(홀수번째)
112b : 신호 전환 회로(짝수번째)
113 : 아날로그 스위치 회로
114, 115 : P채널 트랜지스터
116, 117 : N채널 트랜지스터
118 : OR 게이트
119 : AND 게이트
120 : NAND 게이트
121 : NOR 게이트
122, 123 : 인버터
125 : 비디오 버스 배선(정극성)
126 : 비디오 버스 배선(부극성)
G1 ~ Gn : 게이트선
D1 ~ Dm : 데이터선
STV : 수직 동기 신호
CKV : 수직 클록 신호
STH : 수평 동기 신호
CKH :수평 클록 신호
Vpo1 : 극성 반전 신호
L1, L2 : 영역
R1, R2 : 영역
L : 라인
R : 라인
CN-L : 채널
CN-R : 채널
L1P1 ~ 12 : 비디오 버스 배선(정극성)
L1N1 ~ 12 : 비디오 버스 배선(부극성)
R1P1 ~ 12 : 비디오 버스 배선(정극성)
R1N1 ~ 12 : 비디오 버스 배선(부극성)
Q : 시프트 레지스터로부터의 제어 신호
Dm-n : 데이터선
W : 1 수평 주사 기간의 기록 기간
B : 1 수평 주사 기간의 블랭킹 기간
상기 목적을 달성하기 위해 본 발명은 매트릭스 형상으로 배치된 복수의 데이터선 및 복수의 게이트선, 이들 양 선의 교점 근방에 배치된 화소 전극, 상기 게이트선에 공급되는 게이트 신호에 의해 온/오프 제어되고, 온시에 상기 데이터선과 상기 화소 전극 사이를 도통시켜 상기 데이터선에 샘플링된 화상 데이터를 상기 화소 전극에 기록하는 스위치 소자를 포함하는 제1 전극 기판과, 상기 화소 전극에 대해 소정 간격을 두고 대향 배치된 대향 전극을 포함하는 제2 전극 기판과, 상기 제1 전극 기판과 제2 전극 기판 사이에 협지된 광변조층과, 1 수평 주사 기간에 동기하여, 상기 데이터선과 이 데이터선에 도달하는 비디오 버스 배선과의 사이를 도통시켜 데이터선 n개분의 화상 데이터를 상기 데이터선에 샘플링하는 데이터선 구동 회로와, 1 수평 주사 기간에 동기하여, 상기 게이트선에 게이트 신호를 공급하는 게이트선 구동 회로와, 외부로부터 입력된 화상 데이터를 데이터선 n개분의 화상 데이터군으로 변환하고, 이 화상 데이터군을 모아 상기 비디오 버스 배선에 공급하는 외부 전압 구동 회로를 구비한 평면 표시 장치의 구동 방법에 있어서, 1 수평 주사 기간에서의 기록 기간의 최초에 공급되는 화상 데이터군과 거의 동일 전압 보상용 화상 데이터군 A를 앞의 수평 주사 기간에서의 기록 기간의 최후에 공급되는 화상 데이터군 이후에 부가하고, 앞의 수평 주사 기간에서의 비기록 기간 중에 상기 보상용 화상 데이터군 A를 상기 비디오 버스 배선에 공급한다.
상기 구동 방법에 있어서는, 1 수평 주사 기간의 최초에 출력되는 화상 데이터의 바로 앞에 이것과 거의 동일 전압 보상용 화상 데이터 A를 부가하고, 앞의 수평 주사 기간에서의 비기록 기간 중에 상기 보상용 화상 데이터 A를 비디오 버스 배선에 공급하도록 하였으므로 기록 기간의 상승시에, 비디오 버스 배선은 보상용 화상 데이터 A에 의해 차지된 상태가 된다. 이 때문에 기록 기간의 최초에 화상 데이터가 샘플링되는 블록에 있어서, 그 데이터선에 샘플홀드되는 화상 데이터를 정규의 전압까지 도달시킬 수 있다. 따라서, 이 블록에서의 콘트라스의 저하가 방지되고, 분할된 화면의 경계선이 쉽게 눈에 띄지 않게 되므로 양호한 표시 화상을 실현할 수 있다.
상기 다른 목적을 달성하기 위해, 본 발명은 상기 발명에 있어서, 1 수평 주사 기간에서의 기록 기간의 최후에 공급되는 화상 데이터군과 거의 동일 전압의 보상용 화상 데이터군 B를 최후에 공급되는 화상 데이터군에 이어서 부가하고, 1 수평 주사 기간에서의 비기록 기간 중에 보상용 화상 데이터군 B를 상기 비디오 버스 배선에 공급한다.
상기 구동 방법에 있어서는 보상용 화상 데이터 A를 부가함과 동시에 1 수평 주사 기간의 최후에 출력되는 화상 데이터의 바로 다음에 이것과 거의 동일 전압의 보상용 화상 데이터 B를 부가하고, 앞의 수평 주사 기간에서의 비기록 기간 중에 보상용 화상 데이터 B를 비디오 버스 배선에 공급하도록 하였으므로, 상기 보상용 화상 데이터 A의 효과 외에, 기록 기간의 최후에 화상 데이터가 샘플링되는 블록에서의 고스트의 발생을 억제할 수 있기 때문에, 보다 양호한 표시 화상을 실현할 수 있다.
상기 목적을 달성하기 위해, 본 발명은 상기 2개의 발명에 있어서, 보상용 화상 데이터군 B에 이어서, 블랙 표시용 화상 데이터군을 부가하고, 1 수평 주사 기간에서의 비기록 기간 중에, 보상용 화상 데이터군 B에 이어서 블랙 표시용 화상 데이터군을 상기 비디오 버스 배선에 공급한다.
상기 구동 방법에 있어서는, 보상용 화상 데이터 A 및 B를 부가함과 동시에 보상용 화상 데이터 B에 이어서 블랙 표시용 화상 데이터를 부가하고, 앞의 수평 주사 기간에서의 비기록 기간 중에 보상용 화상 데이터 A, B 및 블랙 표시용 화상 데이터를 비디오 버스 배선에 공급하도록 하였으므로, 상기 보상용 화상 데이터 A 및 B의 효과에 덧붙여, 1 수평 라인상의 연속하는 화소에 중간조 표시를 행하고, 최후의 화소에서 화이트 또는 블랙으로 전환하는 표시를 행한 경우에서도, 횡방향의 크로스토크를 없애서 보다 고품위의 표시 화상을 실현할 수 있다.
바람직한 양태로서, 보상용 화상 데이터군 A를 1 수평 주사 기간에서의 기록 기간의 최초에 공급되는 화상 데이터군과 동일한 화상 데이터군으로 한다.
바람직한 양태로서 보상용 화상 데이터군 B를 1 수평 주사 기간에서의 기록 기간의 최후에 공급되는 화상 데이터군과 동일한 화상 데이터군으로 한다.
바람직한 양태로서, 보상용 화상 데이터군 A를 1 수평 주사 기간에서의 기록 기간의 최초에 공급되는 화상 데이터군의 바로 앞에 부가한다.
바람직한 양태로서, 보상용 화상 데이터군 B를 1 수평 주사 기간에서의 기록 기간의 최후에 공급되는 화상 데이터군의 바로 뒤에 부가한다.
바람직한 양태로서, 1 수평 주사 기간에서의 비기록 기간에 있어서 데이터선과 비디오 버스 배선과의 도통을 차단한다.
바람직한 양태로서, 게이트선 구동 회로 및 데이터선 구동 회로를 제1 전극 기판상에 집적한다.
바람직한 양태로서, 데이터선 구동 회로는 비디오 버스 배선을 포함하는 구성으로 한다.
바람직한 양태로서, 데이터선 구동 회로는 복수의 데이터선을 적어도 제1 데이터선군과 제2 데이터선군으로 구분하고, 각각의 데이터선군에 대해 병렬로 화상 데이터를 샘플링함과 동시에 제1 데이터선군과 제2 데이터선군의 경계 부근에 존재하는 데이터선으로부터 서로 이간하는 방향으로 데이터를 샘플링한다.
이러한 양태에 의하면, 분할된 영역의 경계에서의 불연속성을 해소할 수 있다.
실시예
본 발명의 바람직한 양태에 대해 설명한다. 여기서는 본 발명에 관한 평면 표시 장치의 구동 방법을 AM형의 p-Si TFT-LCD에 적용한 경우의 실시 형태에 대해 설명한다.
1.1 실시 형태 1
1.1.1 액정 표시 장치의 구성
도 2는 실시 형태 1에 관한 p-Si TFT-LCD 전체의 구성을 나타내는 블록도이다. 이 p-Si TFT-LCD(100)는 구동 회로가 내장된 액정 패널(101)과, 이 액정 패널(101)에 아날로그 화상 데이터, 수직/수평 동기 신호 및 클록 신호를 공급하는 구동 회로 기판(102)과, 이것을 전기적으로 접속하는 FPC(106)로 구성되어 있다.
도 3은 액정 패널(101)의 회로 구성도이다. 액정 패널(101)은 AM(액티브 매트릭스)부(1), 이 AM부(1)를 구동하는 게이트선 구동 회로(2) 및 데이터선 구동 회로(3)를 구비하고 있다. 공통회로(대향 전극 구동 회로)(4)는 도 2에 도시한 바와 같이 구동 회로 기판(102)측에 배치되는 회로인데, 설명을 용이하게 하기 위해서 도 4에 도시하고 있다.
AM부(1)에는 복수의 액정 화소(5)가 매트릭스 형상으로 배치되어 있다. 각각의 액정 화소(5)는 회소 전극(8), 대향 전극(7) 및 이들 전극간에 유지되는 액정층(9)으로 구성되어 있다. 각 화소 전극(8)으로의 화상 데이터의 공급은 스위치 소자로서의 TFT(6)에 의해 제어된다. 각 TFT(6)의 게이트는 행 마다 공통으로 게이트선 G1, G2 ...Gn에 접속되고, 드레인은 열 마다 데이터선 D1, D2 ...Dm에 접속된다. 소스는 화소 전극(8)에 접속된다. 또한, 모든 액정 화소(5)에 대응하는 대향 전극(7)은 공통으로 공통회로(4)에 접속된다.
게이트선 구동 회로(2)는 도시하지 않은 시프트 레지스터 및 버퍼를 포함하는 회로로 구성되어 있다. 이 게이트선 구동 회로(2)는 구동 회로 기판(102)으로부터 공급되는 수직 동기 신호 STV 및 수직 클록 신호 CKV에 기초하여, 각 게이트선 G1,G2 ...Gn에 어드레스 신호를 공급한다.
데이터선 구동 회로(3)는 제어 신호에 의해 온/오프 제어되고, 온시에 데이터선 D1, D2 ...Dm과 비디오 버스 배선 사이를 도통시키는 아날로그 스위치 회로(도시 생략)와, 이 아날로그 스위치 회로에 제어 신호를 출력하는 샘플 홀드 회로(도시 생략)와, 이 샘플 홀드 회로의 동작 타이밍을 제어하는 시프트 레지시터(도시 생략)로 구성되어 있다. 이 데이터선 구동 회로(3)에는 구동 회로 기판(102)으로부터 수평 동기 신호 STH, 수평 클록 신호 CKH, 극성 반전 신호 Vpo1 및 아날로그 화상 데이터가 공급된다. 데이터선 구동 회로(3)는 후술하는 바와 같이 내부적으로 4분할되어 있다.
앞에서 열거한 TFT(6), 화소 전극(8), 게이트선 구동 회로(2) 및 데이터선 구동 회로(3)는 절연성 기판(14)상에 집적되어 있다. 또한, 게이트선 구동 회로(2) 및 데이터선 구동 회로(3)의 시프트 레지스터나 스위치 회로는 p-Si TFT로 구성되어 있다.
도 2에 도시하는 구동 회로 기판(102)은 콘트롤 IC(103), 정극성 D/A 컨버터(11), 부극성 D/A 컨버터(12) 및 공통회로(4)를 구비하고 있다. 그리고, 구동 회로 기판(102)과 도시하지 않은 PC 본체 사이는 FPC(107)에 의해 접속되어 있다.
또한, 이 예에서는 D/A 컨버터에서의 소비 전력을 경감하기 위해서, 출력 진폭이 작은 2개의 D/A 컨버터를 이용하여 각각을 정극성용과 부극성용으로 나눠서 사용한다. 그리고, 데이터선 구동 회로(3)에서는 정극성의 화상 데이터와 부극성의 화상 데이터를 별도의 경로로 데이터선에 공급하고 있다. 이것에 의해, 데이터선 구동 회로(3)의 비디오 버스 배선을 항상 동일한 극성으로 하고, 화상 데이터의 진폭을 반감화할 수 있다. 단, D/A 컨버터의 구성은 실시 형태의 예에 한정되는 것이 아니라, 1개의 D/A 컨버터를 이용하여 구성할 수도 있다.
도 4는 구동 회로 기판(102)에서의 주요 부분의 회로 구성도이다. 콘트롤 IC(103)에는 도시하지 않은 PC 본체로부터 디지털 화상 데이터, 기준 클록 신호 및 복합 동기 신호(수직/수평을 포함하는 동기 신호)가 공급된다. 액정 패널(101)은 횡방향(1 수평 라인)에 1024개의 화소를 갖고 있다. 1화소는 R, G, B의 3색으로 구성된다. 따라서, 디지털 화상 데이터는 R, G, B의 각 색으로 1024개, 합계 3072개의 비트 데이터로서 공급된다.
콘트롤 IC(103)는 병렬 변환 회로(15), 선택 출력 회로(16), 제어 신호 생성부(17), 화상 데이터 제어 회로(18) 및 도시하지 않은 그 외의 제어 회로에 의해 구성되어 있다.
병렬 변환 회로(15)는 도시하지 않은 PC 본체로부터 공급되는 디지털 화상 데이터를 극성 반전 구동에 적합한 형식으로 재배열한다. 이 병렬 변환 회로(15)에는 도시하지 않은 2라인 메모리가 포함되어 있다.
선택 출력 회로(16)는 프레임 마다의 극성에 따라서 화상 데이터를 정극성 또는 부극성 D/A 컨버터로 나누고, 각각의 D/A 컨버터로 출력한다.
제어 신호 생성부(17)는 도시하지 않은 PC 본체로부터 입력된 기준 클록 신호 및 복합 동기 신호에 기초하여, 극성 반전 신호(Vpo1), 각종 클록 신호 및 그 외의 도시하지 않은 제어 신호를 생성하여 출력한다.
화상 데이터 제어 회로(18)는 병렬 변환 회로(15)로 재배열된 화상 데이터에 보상용 화상 데이터를 부가하여 출력한다. 구체적으로는, 1 수평 주사 기간의 최초에 출력되는 화상 데이터와 동일한 화상 데이터를 보상용 화상 데이터로 하고, 이것을 1 수평 주사 기간의 최초에 출력되는 화상 데이터의 바로 앞에 부가한다.
정극성 D/A 컨버터(11) 및 부극성 D/A 컨버터(12)는 콘트롤 IC(103)로부터 출력된 디지털 화상 데이터를 병렬화하는 동시에, 아날로그 화상 데이터로 변환한다. 이들 화상 데이터는 데이터선 구동 회로(3)의 비디오 버스 배선에 공급된다.
실시 형태 1에 관한 액정 패널(101)에서는 표시 화면이 데이터선을 따라서 4개의 영역으로 분할되어 있다. 그리고, 각 영역 마다 1블록분에 상당하는 24개분의 화상 데이터가 병렬로 공급되도록 구성되어 있다. 정극성 D/A 컨버터(11)로부터는 4개의 영역으로 각각 정극성의 화상 데이터가 12개, 합계 48개 출력된다. 또한 부극성 D/A 컨버터(12)로부터는 4개의 영역으로 각각 부극성의 화상 데이터가 12개, 합계 48개 출력된다.
정극성 D/A 컨버터(11)의 내부에는 도시하지 않은 정극성용 D/A 컨버터부가 48개 배치되어 있다. 또한, 부극성 D/A 컨버터(12)의 내부에는 도시하지 않은 부극성용 D/A 컨버터가 48개 각각 배치되어 있다.
1.1.2 극성 반전 구동의 개략적인 설명
다음에, AM형 LCD에서의 액정 패널의 극성 반전 구동에 대해서 설명한다.
일반적인 LCD에 있어서는, 액정층의 특성 열화를 방지하기 위해서, 1프레임 마다 액정 패널의 화소/대향 전극 사이에 인가하는 전위차의 극성을 반전시킨다. 이와 같은 극성 반전 구동 방법으로서는, 예컨대 인접하는 수직 화소 라인 마다(열 마다) 화소/대향 전극 사이에 인가하는 전위차의 극성을 반전시키는 V(수직) 라인 반전 구동법이나, 인접하는 화소마다 화소/대향 전극 사이에 인가하는 전위차의 극성을 반전시키는 H/V(수평/수직) 라인 반전 구동법 등이 알려져 있다.
그런데, 액정을 구동하기 위해서는 통상 ±5V 정도의 전압이 필요해진다. 따라서, 상기와 같은 반전 구동 방법을 실시하기 위해서는 구동 회로의 출력으로서 10V의 내압이 필요해지고, 소비 전력의 경감은 곤란하였다. 그래서, 소비 전력의 경감을 목적으로 한 액정 표시 장치가 제안되고 있다.
한 예로서, 특원평 9-186151호 공보에는, 외부로부터 입력되는 직렬의 디지털 화상 데이터를 직병렬 변환한 후에 아날로그 신호로 변환하는 복수의 D/A 변환 회로와, 각각의 D/A 변환 회로에 접속된 증폭기를 구비하고, 인접하는 D/A 변환 회로에 접속되는 증폭기를 서로 역극성의 전원전압에 접속하는 동시에, 각각의 증폭기에 한쌍의 스위치 페어를 접속하고, 이 스위치 페어를 구성하는 스위치를 각각 데이터선에 접속한 표시 장치가 개시되어 있다. 이 구성에 의하면, 구동 회로를 동일 극성의 내압으로 동작시킬 수 있기 때문에 소비 전력을 경감할 수 있다. 또한, 인접하는 데이터선으로 표시 신호 버스를 공용할 수 있기 때문에, 표시 신호 버스의 개수를 경감할 수 있으며, 회로 규모를 작게 할 수 있다.
이 특원평 9-186151호 공보에 개시된 표시 장치에서는, 어떤 프레임 기간에 있어서는, 홀수번째 D/A 변환 회로는 홀수번째 데이터선을 구동하고, 짝수번째 D/A 변환 회로는 짝수번째 데이터선을 구동한다. 그리고, 다음 프레임 기간에 있어서는, 홀수번째 D/A 변환 회로는 짝수번째 데이터선을 구동하고, 짝수번째 D/A 변환 회로는 홀수번째 데이터선을 구동한다. 이와 같은 극성 반전 구동을 가능하게 하기 위해서, 미리 외부에 배치된 메모리에 의해 프레임에 따라서 화상 데이터의 재배열을 행하도록 하고 있다.
이하에 설명하는 액정 패널(101)의 구동 방법에 있어서도, 상기 특원평9-186151호의 표시 장치와 동일하게 극성 반전 구동을 행하고, 화상 데이터의 재배열을 행하고 있다.
1.1.3 액정 패널의 구동 방법에 대한 설명
다음에, 액정 패널(101)의 기본적인 구동 방법에 대해서 설명한다.
도 5는 액정 패널(101)의 구동 방법을 설명하기 위한 배선도이다. 도 5에서는 특히 데이터선과 이것에 접속하는 비디오 버스 배선의 관계를 나타내고 있다.
액정 패널(101)에서는 AM부(1)에 의해 구성되는 표시 화면을 데이터선을 따라서 4분할하고 있다. 도 5의 L1, L2, R1, R2는 파선으로 나타내는 3개의 라인으로 분할된 각각의 영역을 나타내고 있다. 각 영역에 공급되는 화상 데이터는 좌우에 있는 2라인(라인 L, 라인 R)을 중심으로 각각 화살표 방향으로 일제히 주사된다. 이것은 분할된 영역의 경계에서의 불연속성을 해소하기 위해서이다.
이와 같은 주사를 행하기 위해서, 데이터선 구동 회로(3)는 내부적으로 4분할되어 있다. 즉, 데이터선 구동 회로(3)를 구성하는 시프트 레지스터, 샘플 홀드 회로 등의 회로군은 영역 마다 설치되어 있다.
이와 같이, 한 화면을 4개의 영역에서 병렬로 구동하도록 구성한 경우는, 한 화면을 1개의 시프트 레지스터에서 구동하는 경우에 비하여, 시프트 레지스터에서의 샘플링 시간을 4배 길게 하는 것이 가능해진다. 이 때문에, 양호한 표시 화상을 실현할 수 있다.
채널 CN-L, CN-R에는 구동 회로 기판(102)으로부터 각각 48개분의 아날로그 화상 데이터가 입력된다. 즉, 채널 CN-L에는 영역 L1, L2에 공급되는 48개(24개×2)의 화상 데이터가 입력되고, 채널 CN-R에는 영역 R1, R2에 공급되는 48개(24개×2)의 화상 데이터가 입력된다.
액정 패널(101)에 입력된 화상 데이터는, 각 영역 마다 배선된 24개의 비디오 버스 배선(예컨대, L1P1, L1N1 ...L1N12)을 통해 도시하지 않은 아날로그 스위치 회로로 출력된다.
비디오 버스 배선은 정극성의 화상 데이터가 공급되는 라인과, 부극성의 화상 데이터가 공급되는 라인이 교대로 배열되어 있다. 도 5에 도시하는 비디오 버스 배선에 있어서, 정극성의 라인에는 "P"를, 부극성의 라인에는 "N"을 각각 붙이고 있다. 예컨대, 비디오 버스 배선 L1P1은 정극성의 라인, L1N1은 부극성의 라인을 나타내고 있다.
도 6은 도 5에 도시하는 영역 L1의 부분 확대도이다. 1개의 영역은 내부가 다시 32개의 블록으로 나눠진다. 그리고, 1개의 블록에서는 R, G, B에 대응하는 데이터선이 각각 8개씩 나눠진다. 예컨대, 블록 1에는 R249 ...R256, G249 ...G256, B249 ...B256가 나눠진다. 또한, 블록 31에는 R9 ...R16, G9 ...G16, B9 ...B16이, 블록 32에는 R1 ...R8, G1 ...G8, B1 ...B8이 각각 나눠진다.
이와 같이, 각 블록에서는 R, G, B에 대응하는 데이터선이 각각 8개씩 나눠진다. 따라서, 1 블록의 합계에서는 데이터선 24개분의 화상 데이터가 동시에 샘플링된다. 이 24개의 데이터선에 샘플링된 화상 데이터는 화면상의 8 화소를 구성한다. 또한, 도 6에 도시한 바와 같이 1개의 블록을 1단위로 하여 32의 블록을 순서대로 샘플링함으로써, 1 수평 라인분의 화상 데이터가 화소에 기록된다.
예컨대, 도 6의 블록 1에서 블록 32의 순으로 샘플링이 행해짐으로써, 도 5의 영역 L1에서는 B256에서 R1로 향하여 화상 데이터가 순서대로 샘플링된다. 다른 영역에서도 동일한 샘플링이 행해진다. 이 결과, 1개의 영역에서는 768개(24×32)의 데이터선에 대하여 화상 데이터의 샘플링이 행해진다. 그리고, 4개의 영역의 합계에서는 1 수평 주사 기간에서 3072개의 데이터선에 대하여 화상 데이터의 샘플링이 행해진다. 이 3072개의 데이터선에 샘플링되는 화상 데이터는 화면상의 1 수평 라인에서 1024 화소를 구성한다. 이와 같은 화상 데이터의 샘플링을 게이트선의 개수만큼 반복함으로써, 1프레임분의 화상 데이터가 각 화소에 순서대로 기록된다.
실시 형태 1의 액정 패널(101)에서는 V라인 반전 구동법을 이용하고 있다. 즉, 각각의 프레임 기간 중에, 데이터선 구동 회로(3)는 인접하는 데이터선의 전위가 서로 기준 전압에 대하여 역극성이 되도록 화상 데이터를 샘플링하고, 또한 각각의 데이터선의 전위는 프레임 기간에서 극성반전된다.
도 7은 데이터선 구동 회로(3)의 부분 회로도이고, 도 6의 영역 L1에 대응하는 부분의 회로 구성을 도시하고 있다. 즉 도 7은 4분할된 데이터선 구동 회로(3)의 1개의 회로 구성을 도시하고 있다. 도 7에 있어서, 공통으로 구성되어 있는 회로 부분은 그 하나를 대표하여 설명한다.
데이터선 구동 회로(3)는 시프트 레지스터(111)와, 이 시프트 레지스터(111)로부터의 제어 신호 Q에 기초하여 아날로그 스위치 회로(113)의 도통을 제어하는 샘플 홀드 회로(112)와, 아날로그 스위치 회로(113)를 구비하고 있다. 데이터선 구동 회로(3)는 구동 회로 기판(102)으로부터 공급된 아날로그 화상 데이터를 수평 클록 신호 CKH에 동기하여, 각 데이터선에 샘플링하도록 구성되어 있다.
시프트 레지스터(111)의 제어 신호 Q는 홀수번째 신호 전환 회로(112a)와, 짝수번째 신호 전환 회로(112ab)에 입력된다. 비디오 버스 배선(125)에는 정극성의 아날로그 신호가 입력되고, 비디오 버스 배선(126)에는 부극성의 아날로그 신호가 입력된다.
아날로그 스위치 회로(113)는 한쌍의 P채널 트랜지스터(114) 및 N채널 트랜지스터(116)와, 한쌍의 P채널 트랜지스터(115) 및 N채널 트랜지스터(117)로 구성되어 있다. 정극성의 비디오 버스 배선(125)은 P채널 트랜지스터(114, 115)를 통해 데이터선 Dm-n, Dm-(n-1)에 접속되어 있다. 한편, 부극성의 비디오 버스 배선(126)은 N채널 트랜지스터(116, 117)를 통해 데이터선 Dm-n, Dm-(n-1)에 접속되어 있다.
P채널 트랜지스터(114)의 게이트는 OR 게이트(118)의 출력 단자에 접속되고, N채널 트랜지스터(116)의 게이트는 AND 게이트(119)의 출력단에 접속된다. 또한, P채널 트랜지스터(115)의 게이트는 NAND 게이트(120)의 출력단에 접속되고, N채널 트랜지스터(117)의 게이트는 NOR 게이트(121)의 출력단에 접속된다.
OR 게이트(118), AND 게이트(119), NAND 게이트(120), NOR 게이트(121)에는 극성 반전 신호 Vpo1이 입력된다. 또한, AND 게이트(119)와 NAND 게이트(120)에는 시프트 레지스터(111)로부터의 제어 신호 Q가 입력된다. OR 게이트(118)에는 시프트 레지스터(111)로부터의 제어 신호 Q가 인버터(122)를 통해 입력된다. NOR 게이트(121)에는 시프트 레지스터(111)로부터의 제어 신호 Q가 인버터(123)를 통해 입력된다. 시프트 레지스터(111)는 수평 클록 신호 CKH에 동기하여, 수평 동기 신호 STH를 순서대로 시프트하도록 구성되어 있다. 시프트 레지스터(111)로부터의 제어 신호 Q는 수평 동기 신호 STH에 기초하여 출력된다.
다음에, 도 7에 도시하는 회로의 동작에 대해서 설명한다. 여기서는, 인접하는 한쌍의 데이터선 Dm-n 및 Dm-(n-1)와, 그것에 인접하는 아날로그 스위치 회로(113), 신호 전환 회로(112a 및 112b)의 동작에 대해서 설명한다. 또한, 신호 전환 회로(112a, 112b)에 공급되는 극성 반전 신호 Vpo1은 Low 레벨이 정극성을, High 레벨이 부극성을 각각 나타내는 것으로 한다. 또한, 극성 반전 신호 Vpo1은 프레임 마다 전환되는 것으로 한다.
1 수평 주사 기간의 기록 기간(W)에서는 다음과 같이 동작한다. 극성 반전 신호 Vpo1이 Low 레벨인 경우, OR 게이트(118)는 시프트 레지스터(111)로부터의 제어 신호 Q를 통과시키는 상태가 되고, AND 게이트(119)의 출력은 Low 레벨이 된다. 또한, NAND 게이트(120)의 출력은 High 레벨이 되고, NOR 게이트(121)는 제어 신호 Q를 반전하여 통과시키는 상태가 된다. 따라서, P채널 트랜지스터(114)는 시프트 레지스터(111)로부터의 제어 신호 Q에 의해서 도통 상태가 되고, N채널 트랜지스터(116) 및 P채널 트랜지스터(115)는 비도통 상태가 된다. 또한, N채널 트랜지스터(117)는 시프트 레지스터(111)로부터의 제어 신호 Q에 의해서 도통 상태가 된다. 그 결과, 데이터선 Dm-n에는 시프트 레지스터(111)로부터의 제어 신호 Q에 기초하여 정극성의 화상 데이터가 샘플링된다. 한편, 데이터선 Dm-(n-1)에는 시프트 레지스터(111)로부터의 제어 신호 Q에 기초하여 부극성의 화상 데이터가 샘플링된다.
극성 반전 신호 Vpo1이 High 레벨인 경우, OR 게이트(118)는 High 레벨이 되고, AND 게이트(119)는 제어 신호 Q를 통과시키는 상태가 된다. 또한, NAND 게이트(120)는 제어 신호 Q를 반전하여 통과시키는 상태가 되고, NOR 게이트(121)의 출력은 Low 레벨이 된다 따라서, P채널 트랜지스터(114)는 비도통 상태가 되고, N채널 트랜지스터(116)는 시프트 레지스터(111)로부터의 제어 신호 Q에 의해서 도통 상태가 된다. 또한, P채널 트랜지스터(115)는 시프트 레지스터(111)로부터의 제어 신호 Q에 의해서 도통 상태가 되고, N채널 트랜지스터(117)는 비도통 상태가 된다. 그 결과, 데이터선 Dm-n에는 시프트 레지스터(111)로부터의 제어 신호 Q에 기초하여 부극성의 화상 데이터가 샘플링된다. 한편, 데이터선 Dm-(n-1)에는 시프트 레지스터(111)로부터의 제어 신호 Q에 기초하여 정극성의 화상 데이터가 샘플링된다.
1 수평 주사 기간의 블랭킹 기간(B)에서는, 시프트 레지스터(111)로부터 제어 신호 Q가 출력되지 않기 때문에, 아날로그 스위치 회로(113)를 구성하는 트랜지스터는 모두 비도통 상태가 된다. 따라서, 그 동안에 비디오 버스 배선(125, 126)에 공급되는 보상용 화상 데이터는 비디오 버스 배선(125, 126)상에 차지된다.
이상의 동작이 프레임 마다 반복됨으로써, 인접하는 데이터선 Dm-n, Dm-(n-1)에는 정극성의 화상 데이터와 부극성의 화상 데이터가 교대로 샘플링된다. 다른 데이터선에 대해서도 인접하는 데이터선에는 정극성의 화상 데이터와 부극성의 화상 데이터가 교대로 샘플링된다.
또한, 도 7에 도시하는 회로 구성에서는, 비디오 버스 배선(125)에는 정극성의 화상 데이터만 공급되고, 비디오 버스 배선(126)에는 부극성의 화상 데이터만 공급된다. 이것에 의하면, 샘플 홀드 회로(112)의 각 게이트 소자를 단극성의 내압으로 동작시킬 수 있기 때문에, 소비 전력을 경감할 수 있다.
1.1.4 화상 데이터의 재배열과 분할의 설명
도 8은 콘트롤 IC(103)로 재배열된 화상 데이터의 데이터 배열을 나타내는 설명도이다. 도면 중 우측은 PC 본체로부터 공급된 1 수평 라인분의 화상 데이터를 영역 L1, L2, R1, R2의 1∼32 블록 마다 재배열한 경우의 데이터열을 나타내고 있다. 또한, 도면 중 좌측은 극성 반전 신호의 극성(Po1)과 그 때의 각 비디오 버스 배선으로의 분할 규칙을 나타내고 있다. Po1=0(Low 레벨)은 극성 반전 신호가 정극성일 때의 분할을, 또한 Po1=1(High 레벨)은 극성 반전 신호가 부극성일 때의 분할을 나타내고 있다.
다음에, 영역 L1의 블록 1을 예로서 데이터의 분할에 대해서 설명한다.
극성 반전 신호가 po1=0인 경우, 블록 1의 비디오 버스 배선 L1P1에는 "R249"가, L1N1에는 "G249"가 각각 공급된다. "R259"의 화상 데이터는 도 7의 P채널 트랜지스터(114)를 통과하여 데이터선 Dm-n으로 샘플링된다. "G249"의 화상 데이터는 도 7의 N채널 트랜지스터(117)를 통과하여 데이터선 Dm-(n-1)로 샘플링된다. 한편, 극성 반전 신호가 Po1=1인 경우, 블록 1의 비디오 버스 배선 L1P1에는 "G249"가, L1N1에는 "R249"가 각각 공급된다. "G249"의 화상 데이터는 도 7의 P채널 트랜지스터(115)를 통과하여 데이터선 Dm-(n-1)로 샘플링된다. "R249"의 화상 데이터는 도 7의 N채널 트랜지스터(116)를 통과하여 데이터선 Dm-n으로 샘플링된다. 도 8에 도시한 바와 같은 데이터의 재배열을 행함으로써, 도 7의 비디오 버스 배선(125)에는 항상 정극성의 화상 데이터만 공급되고, 비디오 버스 배선(126)에는 항상 부극성의 화상 데이터만 공급된다. 즉, 인접하는 데이터선 Dm-n, Dm-(n-1)에서는 프레임 마다 화상 데이터의 극성이 반전되지만, 각 비디오 버스 배선에는 항상 동일 극성의 화상 데이터가 공급된다.
1.1.5 실시 형태 1에 있어서, 비디오 버스 배선에 공급되는 화상 데이터의 구성, 작용 및 효과의 설명
다음에, 실시 형태 1에 있어서, 액정 패널(101)의 비디오 버스 배선에 공급되는 화상 데이터에 대해서 설명한다.
도 9는 실시 형태 1의 p-Si TFT-LCD에 있어서, 1 영역을 32의 블록으로 분할한 경우의 구동 방법을 나타내는 타이밍도이다. 도 9의 타이밍도는 도 1의 타이밍도에 대응하고 있다.
액정 패널(101)의 데이터선 구동 회로(3)에는 아날로그 화상 데이터가 구동 회로 기판(102)으로부터 수평 동기 신호(a)의 상승에 동기한 타이밍으로 전송된다. 이 화상 데이터에는 재배열된 디지털 화상 데이터 및 보상용 화상 데이터 A가 포함되어 있다. 즉, 1 수평 주사 기간의 최초에 출력되는 화상 데이터(블록 1)와 동일한 화상 데이터를 보상용 화상 데이터 A로 하고, 이것을 최초에 출력되는 화상 데이터의 바로 앞에 부가하고 있다. 또한, 도 1에는 도시하고 있지 않지만, 블랭킹 기간(B) 외의 기간에는 표시에 관여하지 않는 적당한 화상 데이터를 공급한다.
도 1에 도시한 바와 같이, 1 수평 주사 기간의 최초에 출력되는 화상 데이터의 바로 앞에 이것과 동일한 보상용 화상 데이터 A를 부가한 경우는, 기록 기간(W)의 상승시에는 이미 비디오 버스 배선은 보상용 화상 데이터에 의해 차지된 상태로 되어 있다. 이 때문에, 데이터선에 최초에 샘플링되는 화상 데이터를 정규 전압까지 도달시킬 수 있다. 이것에 의해, 기록 기간(W)의 최초에 화상 데이터가 샘플링되는 블록 1에 있어서, 화상 데이터가 필요한 전압으로 도달하지 않음으로써 생기는 콘트라스트의 저하를 방지할 수 있다.
따라서, 실시 형태 1의 구동 방법에 의하면, 기록 기간(W)의 최초에 화상 데이터가 샘플링되는 블록에 있어서, 분할된 화면의 경계선을 쉽게 띄지 않게 하여 양호한 표시 화상을 실현할 수 있다.
1.2 실시 형태 2
다음에, 실시 형태 2에 대해서 설명한다. 이 실시 형태 2에 관한 p-Si TFT-LCD의 구성은 실시 형태 1과 거의 동일하기 때문에, 상이점에 대해서만 설명한다. 또한, 실시 형태 1과 동일 부분에 대해서는 동일 부호로 설명한다.
1.2.1 액정 표시 장치의 구성
실시 형태 2의 화상 데이터 제어 회로(18)는, 병렬 변환 회로(15)로 재배열된 화상 데이터에 2개의 보상용 화상 데이터와 블랙 표시용 화상 데이터를 부가하여 출력한다. 구체적으로는, 1 수평 주사 기간의 최초에 출력되는 화상 데이터와 동일한 화상 데이터를 보상용 화상 데이터 A로 하고, 이것을 최초에 출력되는 화상 데이터의 바로 앞에 부가한다. 또한, 1 수평 주사 기간의 최후에 출력되는 화상 데이터와 동일한 화상 데이터를 보상용 화상 데이터 B로 하고, 이것을 최초에 출력되는 화상 데이터의 바로 뒤에 부가한다. 또한, 보상용 화상 데이터 B에 이어서 블랙 표시용 화상 데이터를 부가하고 있다.
1.2.2 실시 형태 2에 있어서, 비디오 버스 배선에 공급되는 화상 데이터의 구성, 작용 및 효과의 설명
다음에, 실시 형태 2에 있어서, 액정 패널(101)의 비디오 버스 배선에 공급되는 화상 데이터에 대해서 설명한다.
도 2는 실시 형태 2의 p-Si TFT-LCD에 있어서, 1 영역을 32의 블록으로 분할한 경우의 구동 방법을 나타내는 타이밍도이다. 도 2의 타이밍도는 도 1 및 도 10의 타이밍도에 대응하고 있다.
액정 패널(101)의 데이터선 구동 회로(3)에는, 아날로그 화상 데이터가 구동 회로 기판(102)으로부터 수평 동기 신호(a)의 상승에 동기한 타이밍으로 전송된다. 이 화상 데이터에는 재배열된 디지털 화상 데이터, 보상용 화상 데이터 A, B 및 블랙 표시용 화상 데이터가 포함되어 있다.
보상용 화상 데이터 A는 1 수평 주사 기간의 최초에 출력되는 화상 데이터(블록 1)와 동일한 화상 데이터이고, 보상용 화상 데이터 B는 1 수평 주사 기간의 최후에 출력되는 화상 데이터(블록 32)와 동일한 화상 데이터이다. 그리고, 블랙 표시용 화상 데이터를 화상 데이터 B에 이어서 1블록분 부가하고 있다. 또한, 블랭킹 기간(B) 외의 기간에는 표시에 관여하지 않는 적당한 화상 데이터를 공급한다.
도 2에 도시한 바와 같이, 1 수평 주사 기간의 최초에 출력되는 화상 데이터의 바로 앞에 이것과 동일한 보상용 화상 데이터 A를 부가한 경우는, 데이터선에 최초에 샘플링되는 화상 데이터를 정규 전압까지 도달시킬 수 있다. 이것에 의해, 기록 기간(W)의 최초에 화상 데이터가 샘플링되는 블록 1에서, 화상 데이터가 필요한 전압에 도달하지 않음으로써 생기는 콘트라스트의 저하를 방지할 수 있다. 또한, 1 수평 주사 기간의 최후에 출력되는 화상 데이터의 바로 뒤에 이것과 동일한 보상용 화상 데이터 B를 부가한 경우는, 기록 기간(W)의 최후에 화상 데이터가 샘플링되는 블록 32에서, 전압의 딜레이에 의한 고스트의 발생을 억제할 수 있다. 또한, 보상용 화상 데이터 B에 이어서 블랙 표시용 화상 데이터를 1블록분 부가함으로써, 횡방향의 크로스토크를 억제할 수 있다. 이 때문에, 1 수평 라인상의 연속하는 화소에 중간조 표시를 행하고, 최후의 화소에서 화이트 또는 블랙 표시로 전환되는 표시를 행한 경우에서도, 그 라인의 일부가 블랙 또는 화이트가 되는 일이 없어지고, 표시색의 산란을 방지할 수 있다.
따라서, 실시 형태 2의 구동 방법에 의하면, 기록 기간(W)의 최초에 화상 데이터가 샘플링되는 블록에 있어서, 분할된 화면의 경계선을 쉽게 띄지 않게 하여 양호한 표시 화상을 실현할 수 있다. 또한, 기록 기간(W)의 최후에 화상 데이터가 샘플링되는 블록에서의 고스트의 발생을 억제할 수 있다. 또한, 1 수평 라인상의 연속하는 화소에 중간조 표시를 행하고, 최후의 화소에서 화이트 또는 블랙 표시로 전환하는 표시를 행한 경우에서도, 횡방향의 크로스토크를 없애서 보다 고품위의 표시 화상을 실현할 수 있다.
본 발명은 그 정신 또는 주요한 특징 사항에서 벗어나지 않고 다른 다양한 형태로 실현할 수 있다.
예컨대, 실시 형태 1에서는 최초에 출력되는 화상 데이터(블록 1)와 동일한 화상 데이터를 보상용 화상 데이터 A로 하고 있다. 그러나, 보상용 화상 데이터 A는 최초에 출력되는 화상 데이터와 거의 동일 전압의 화상 데이터이면 좋고, 반드시 최초에 출력되는 화상 데이터와 동일한 화상 데이터이지 않아도 좋다.
또한, 보상용 화상 데이터 A는 앞의 수평 주사 기간의 블랭킹 기간(B)내에 부가되어 있으면 좋으며, 반드시 기록 기간(W)의 최초에 화상 데이터가 샘플링되는 블록의 바로 앞이 아니어도 좋다.
또한, 블랭킹 기간에서의 화상 데이터의 출력 기간은 블랭킹 기간내이면, 1블록에 대응하는 기간보다도 길어도 또는 짧아도 좋다. 그러나, 비디오 버스 배선에 보상용 화상 데이터를 충분히 차지하기 위해서는, 1블록에 대응하는 기간 이상으로 설정하는 것이 바람직하다.
예컨대, 실시 형태 2에 있어서, 횡방향의 크로스토크를 없애기 위해서는, 블랙 표시용 화상 데이터를 적어도 1블록분 부가하면 된다. 또한, 필요에 따라서 블랙 표시용 화상 데이터를 2블록분 이상 부가하도록 하여도 된다.
또한 실시 형태 2에서는, 실시 형태 1과 동일하게, 최초에 출력되는 화상 데이터(블록 1)와 동일 화상 데이터를 보상용 화상 데이터 A로 하고 있다. 그러나, 보상용 화상 데이터는 최초에 출력되는 화상 데이터와 거의 동일 전압의 화상 데이터이면 좋고, 반드시 최초에 출력되는 화상 데이터와 동일한 화상 데이터가 아니어도 좋다.
또한, 1 수평 주사 기간의 최초에 출력되는 화상 데이터의 바로 앞에 이것과 동일한 보상용 화상 데이터 A를 부가하고, 또한 1 수평 주사 기간의 최후에 출력되는 화상 데이터의 바로 뒤에 이것과 동일한 보상용 화상 데이터 B를 부가하는 것만으로 좋다. 이 경우에 있어서도, 분할된 화면의 경계선을 쉽게 눈에 띄지 않게 하고, 또한 기록 기간(W)의 최후에 화상 데이터가 샘플링되는 블록에서의 고스트의 발생을 억제할 수 있다.
또한, 실시 형태 1 및 2에서는 V라인 반전 구동법을 이용한 예에 대해서 나타내었지만, 또한, 데이터선에 공급하는 화상 데이터의 극성을 행 마다 반전시키는, 소위 H/V 라인 반전 구동법을 이용할 수도 있다.
이와 같이, 본 명세서에 기재한 바람직한 실시 형태는 예시적인 것이고, 한정적인 것은 아니다. 본 발명의 범위는 청구범위에 의해서 나타내어지고, 이들 청구범위의 의미에 들어가는 모든 변형예는 본 발명에 포함되는 것이다.

Claims (11)

  1. 매트릭스 형상으로 배치된 복수의 데이터선 및 복수의 게이트선, 이들 양 선의 교점 근방에 배치된 화소 전극, 상기 게이트선에 공급되는 게이트 신호에 의해 온/오프 제어되고, 온시에 상기 데이터선과 상기 화소 전극 사이를 도통시켜 상기 데이터선에 샘플링된 화상 데이터를 상기 화소 전극에 기록하는 스위치 소자를 포함하는 제1 전극 기판과,
    상기 화소 전극에 대해 소정 간격을 두고 대향 배치된 대향 전극을 포함하는 제2 전극 기판과,
    상기 제1 전극 기판과 제2 전극 기판 사이에 협지된 광변조층과,
    1 수평 주사 기간에 동기하여, 상기 데이터선과 이 데이터선에 도달하는 비디오 버스 배선 사이를 도통시켜 데이터선 n개분의 화상 데이터를 상기 데이터선에 샘플링하는 데이터선 구동 회로와,
    1 수평 주사 기간에 동기하여, 상기 게이트선에 게이트 신호를 공급하는 게이트선 구동 회로와,
    외부로부터 입력된 화상 데이터를 데이터선 n개분의 화상 데이터군으로 변환하고, 이 화상 데이터군을 모아 상기 비디오 버스 배선에 공급하는 외부 구동 회로를 구비한 평면 표시 장치의 구동 방법에 있어서,
    1 수평 주사 기간에서의 기록 기간의 최초에 공급되는 화상 데이터군과 거의 동일 전압의 보상용 화상 데이터군 A를, 미리 수평 주사 기간에서의 기록 기간의 최후에 공급되는 화상 데이터군 이후에 부가하고,
    앞의 수평 주사 기간에서의 비기록 기간 중에 상기 보상용 화상 데이터군 A를 상기 비디오 버스 배선에 공급하도록 한 것을 특징으로 하는 평면 표시 장치의 구동 방법.
  2. 제1항에 있어서, 상기 보상용 데이터군 A는 1 수평 주사 기간에서의 기록 기간의 최초에 공급되는 화상 데이터군과 동일한 것을 특징으로 하는 평면 표시 장치의 구동 방법.
  3. 제1항에 있어서, 1 수평 주사 기간에서의 기록 기간의 최후에 공급되는 화상 데이터군과 거의 동일 전압의 보상용 화상 데이터군 B를 상기 최후에 공급되는 화상 데이터군에 이어서 부가하고,
    1 수평 주사 기간에서의 비기록 기간 중에, 상기 보상용 화상 데이터군 B를 상기 비디오 버스 배선에 공급하도록 한 것을 특징으로 하는 평면 표시 장치의 구동 방법.
  4. 제3항에 있어서, 상기 보상용 화상 데이터군 B에 이어서 블랙 표시용 화상 데이터군을 부가하고,
    1 수평 주사 기간에서의 비기록 기간 중에, 상기 보상용 화상 데이터군 B에 이어서 블랙 표시용 화상 데이터군을 상기 비디오 버스 배선에 공급하도록 한 것을 특징으로 하는 평면 표시 장치의 구동 방법.
  5. 제3항 또는 제4항에 있어서, 상기 보상용 화상 데이터군 B는 1 수평 주사 기간에서의 기록 기간의 최후에 공급되는 화상 데이터군과 동일한 것을 특징으로 하는 평면 표시 장치의 구동 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 보상용 화상 데이터군 A를 1 수평 주사 기간에서의 기록 기간의 최초에 공급되는 화상 데이터군의 바로 앞에 부가하는 것을 특징으로 하는 평면 표시 장치의 구동 방법.
  7. 제3항 또는 제4항에 있어서, 상기 보상용 화상 데이터군 B를 1 수평 주사 기간에서의 기록 기간의 최후에 공급되는 화상 데이터군의 바로 뒤에 부가하는 것을 특징으로 하는 평면 표시 장치의 구동 방법.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 1 수평 주사 기간에서의 비기록 기간에서는, 상기 데이터선과 상기 비디오 버스 배선과의 도통을 차단하는 것을 특징으로 하는 평면 표시 장치의 구동 방법.
  9. 제1항에 있어서, 상기 게이트선 구동 회로 및 상기 데이터선 구동 회로는 상기 제1 전극 기판상에 집적된 것인 것을 특징으로 하는 평면 표시 장치의 구동 방법.
  10. 제9항에 있어서, 상기 데이터선 구동 회로는 상기 비디오 버스 배선을 포함하는 것을 특징으로 하는 평면 표시 장치의 구동 방법.
  11. 제9항 또는 제10항에 있어서, 상기 데이터선 구동 회로는 상기 복수의 데이터선을 적어도 제1 데이터선군과 제2 데이터선군으로 구분하여, 각각의 데이터선군에 대하여 병렬로 화상 데이터를 샘플링하는 동시에,
    상기 제1 데이터선군과 제2 데이터선군의 경계 부분에 존재하는 데이터선으로부터 서로 이간하는 방향으로 화상 데이터를 샘플링하는 것을 특징으로 하는 평면 표시 장치의 구동 방법.
KR1020000024913A 1999-05-11 2000-05-10 평면 표시 장치의 구동 방법 KR100339799B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP13039199 1999-05-11
JP1999-130391 1999-05-11

Publications (2)

Publication Number Publication Date
KR20010020829A true KR20010020829A (ko) 2001-03-15
KR100339799B1 KR100339799B1 (ko) 2002-06-07

Family

ID=15033205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000024913A KR100339799B1 (ko) 1999-05-11 2000-05-10 평면 표시 장치의 구동 방법

Country Status (5)

Country Link
US (1) US6552705B1 (ko)
EP (1) EP1052615B1 (ko)
KR (1) KR100339799B1 (ko)
DE (1) DE60018836T2 (ko)
TW (1) TW564388B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519829B1 (ko) * 2001-07-09 2005-10-06 세이코 엡슨 가부시키가이샤 전기 광학 장치의 구동 방법, 화상 처리 회로, 전자 기기,및 보정 데이터 생성 방법
KR20190014669A (ko) * 2017-08-03 2019-02-13 엘지디스플레이 주식회사 유기발광 표시장치 및 유기발광 표시장치의 데이터 처리방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7081875B2 (en) * 2000-09-18 2006-07-25 Sanyo Electric Co., Ltd. Display device and its driving method
KR100769169B1 (ko) * 2001-09-04 2007-10-23 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 장치
JP2004118015A (ja) * 2002-09-27 2004-04-15 Sanyo Electric Co Ltd 表示装置
KR100528351B1 (ko) * 2002-12-03 2005-11-15 학교법인 한양학원 액정표시장치의 구동방법 및 패널구조
KR20060060570A (ko) * 2004-11-30 2006-06-05 산요덴키가부시키가이샤 표시 장치용 구동 회로 및 플렉시블 프린트 배선판 및액티브 매트릭스형 표시 장치
JP4552776B2 (ja) * 2005-06-30 2010-09-29 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010334B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070001975A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4661400B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
US7755587B2 (en) * 2005-06-30 2010-07-13 Seiko Epson Corporation Integrated circuit device and electronic instrument
KR100828792B1 (ko) * 2005-06-30 2008-05-09 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
US7764278B2 (en) * 2005-06-30 2010-07-27 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4830371B2 (ja) * 2005-06-30 2011-12-07 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010335B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4186970B2 (ja) * 2005-06-30 2008-11-26 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070001984A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010336B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010332B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4151688B2 (ja) * 2005-06-30 2008-09-17 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070035500A1 (en) * 2005-08-11 2007-02-15 Keisuke Takeo Data bus structure and driving method thereof
JP4665677B2 (ja) 2005-09-09 2011-04-06 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4586739B2 (ja) * 2006-02-10 2010-11-24 セイコーエプソン株式会社 半導体集積回路及び電子機器
US20100231810A1 (en) * 2007-11-07 2010-09-16 Motomitsu Itoh Display device, liquid crystal display device, television set
JP4433039B2 (ja) 2007-11-14 2010-03-17 ソニー株式会社 表示装置及びその駆動方法と電子機器
US20090160881A1 (en) * 2007-12-20 2009-06-25 Seiko Epson Corporation Integrated circuit device, electro-optical device, and electronic instrument
JP4973482B2 (ja) * 2007-12-20 2012-07-11 セイコーエプソン株式会社 集積回路装置、電気光学装置及び電子機器
JP4492694B2 (ja) * 2007-12-20 2010-06-30 セイコーエプソン株式会社 集積回路装置、電気光学装置及び電子機器
JP5185155B2 (ja) * 2009-02-24 2013-04-17 株式会社ジャパンディスプレイセントラル 液晶表示装置
JP5955098B2 (ja) * 2012-05-24 2016-07-20 シャープ株式会社 液晶表示装置、データ線駆動回路、および液晶表示装置の駆動方法
TWI573052B (zh) * 2013-02-01 2017-03-01 Can react to the CPU command of the touch display driver circuit
JP6305050B2 (ja) * 2013-12-18 2018-04-04 キヤノン株式会社 画像処理装置、画像処理方法及びプログラム
KR20210054093A (ko) * 2019-11-04 2021-05-13 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0238867B1 (en) 1986-02-21 1994-12-14 Canon Kabushiki Kaisha Display apparatus
US4922240A (en) * 1987-12-29 1990-05-01 North American Philips Corp. Thin film active matrix and addressing circuitry therefor
JP2755689B2 (ja) * 1989-06-12 1998-05-20 株式会社東芝 液晶表示用集積回路および液晶表示装置
JPH07175454A (ja) * 1993-10-25 1995-07-14 Toshiba Corp 表示制御装置および表示制御方法
JPH08171363A (ja) 1994-10-19 1996-07-02 Sony Corp 表示装置
JP3424387B2 (ja) * 1995-04-11 2003-07-07 ソニー株式会社 アクティブマトリクス表示装置
JP3454971B2 (ja) * 1995-04-27 2003-10-06 株式会社半導体エネルギー研究所 画像表示装置
JP3110980B2 (ja) 1995-07-18 2000-11-20 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 液晶表示装置の駆動装置及び方法
TW317354U (en) 1996-09-10 1997-10-01 Ind Tech Res Inst Thin film transistor liquid crystal driving device
JP3661193B2 (ja) * 1997-07-16 2005-06-15 セイコーエプソン株式会社 液晶装置及びその駆動方法、並びにそれを用いた投写型表示装置及び電子機器
JP3044037B2 (ja) 1998-03-26 2000-05-22 株式会社東芝 平面表示装置
TW504598B (en) 1998-03-26 2002-10-01 Toshiba Corp Flat display apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519829B1 (ko) * 2001-07-09 2005-10-06 세이코 엡슨 가부시키가이샤 전기 광학 장치의 구동 방법, 화상 처리 회로, 전자 기기,및 보정 데이터 생성 방법
KR20190014669A (ko) * 2017-08-03 2019-02-13 엘지디스플레이 주식회사 유기발광 표시장치 및 유기발광 표시장치의 데이터 처리방법

Also Published As

Publication number Publication date
TW564388B (en) 2003-12-01
DE60018836D1 (de) 2005-04-28
DE60018836T2 (de) 2006-03-23
EP1052615A2 (en) 2000-11-15
EP1052615A3 (en) 2002-08-28
EP1052615B1 (en) 2005-03-23
KR100339799B1 (ko) 2002-06-07
US6552705B1 (en) 2003-04-22

Similar Documents

Publication Publication Date Title
KR100339799B1 (ko) 평면 표시 장치의 구동 방법
US8154498B2 (en) Display device
KR100242443B1 (ko) 도트 반전 구동을 위한 액정 패널 및 이를 이용한 액정 표시 장치
JP3516382B2 (ja) 液晶表示装置及びその駆動方法並びに走査線駆動回路
US7696970B2 (en) Driving circuit, display device, and driving method for the display device
KR100463817B1 (ko) 데이터신호선 구동회로 및 이를 포함하는 화상표시장치
KR100324912B1 (ko) 평면표시장치
KR950013444B1 (ko) 액정 표시장치
US20010013852A1 (en) Liquid crystal display device
JP2005195703A (ja) 表示駆動装置及びその駆動制御方法並びに該表示駆動装置を備えた表示装置
TWI409741B (zh) 光電裝置及電子機器
US6437775B1 (en) Flat display unit
US20070097056A1 (en) Driving method and data driving circuit of a display
KR100631112B1 (ko) 인버젼 방식의 액정패널 구동방법 및 장치
JP4902185B2 (ja) 表示装置
US7522147B2 (en) Source driver and data switching circuit thereof
US7002563B2 (en) Driving method for flat-panel display device
KR100317823B1 (ko) 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법
KR20020083924A (ko) 액정 표시 장치
US6633284B1 (en) Flat display device
JP4984337B2 (ja) 表示パネルの駆動回路及び表示装置
JP2000162577A (ja) 平面表示装置、アレイ基板、および平面表示装置の駆動方法
JP2001027887A (ja) 平面表示装置の駆動方法
JP3044037B2 (ja) 平面表示装置
JP4283172B2 (ja) 液晶電気光学装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090429

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee