KR100324912B1 - 평면표시장치 - Google Patents

평면표시장치 Download PDF

Info

Publication number
KR100324912B1
KR100324912B1 KR1019990010538A KR19990010538A KR100324912B1 KR 100324912 B1 KR100324912 B1 KR 100324912B1 KR 1019990010538 A KR1019990010538 A KR 1019990010538A KR 19990010538 A KR19990010538 A KR 19990010538A KR 100324912 B1 KR100324912 B1 KR 100324912B1
Authority
KR
South Korea
Prior art keywords
output
circuit
signal
voltage
clock
Prior art date
Application number
KR1019990010538A
Other languages
English (en)
Other versions
KR19990078310A (ko
Inventor
아키야마이치로
야마나카사토루
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR19990078310A publication Critical patent/KR19990078310A/ko
Application granted granted Critical
Publication of KR100324912B1 publication Critical patent/KR100324912B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

V라인 반전구동 또는 H/V라인 반전구동을 행하는 액정표시장치에 있어서, 입력 클럭신호의 정지시에 액정으로의 직류 인가에 의한 특성열화를 방지함과 더불어 부품점수를 적게한다.
클럭감시회로(124)는, 수평클럭신호(CKH)가 정지한 경우에, 정극성 D/A컨버터(11)와 부극성 D/A컨버터(12)의 출력이 외부입력과 동일 전위로 되도록 스위치회로(113,123)의 입력을 선택한다. 이에 의해, D/A컨버터의 출력과 공통회로의 출력은 거의 동일 전위로 되기 때문에, 액정으로의 직류전압의 인가가 방지된다.

Description

평면표시장치{PLANE DISPLAY DEVICE}
본 발명은 평면표시장치에 관한 것으로, 예컨대 액티브 매트릭스(active matrix)형의 액정표시장치 등의 구동회로에 관한 것이다.
액정표시장치로 대표되는 평면표시장치는 경량, 박형, 저소비전력의 특성을 살려 각종분야에서 이용되고 있다. 특히, 광변조층으로서 액정층이 사용된 액정표시장치는 OA(Office Automation)기기나 가전기기 등의 디스플레이 장치로서 폭넓게 사용되고 있다. 그 중에서도, 각 화소마다 스위치소자를 설치한 액티브 매트릭스형 액정표시장치는 OA기기의 디스플레이 장치로서 급격히 보급되고 있다.
이와 같은 액정표시장치에서는 액정층에 인가되는 모든 영상신호가 항상 단극성이면, 장시간에 걸쳐 액정층에 직류성분이 인가되는 것으로 되기 때문에, 액정층이 열화하는 등의 문제가 생긴다. 이를 방지하기 위해, 액정층에 인가되는 전압의 극성을 프레임(fram) 주기로 반전시키는 극성 반전구동이 행해지고 있다.
상기와 같은 액정표시장치는 외부로부터 입력되는 기준클럭신호 및 영상신호에 기초하여 동작한다. 이 기준클럭신호가 무엇인가의 이유에 의해 정지 또는 오동작 하면, 액정층에는 직류성분이 장시간에 걸쳐 인가되는 것으로 되어 액정층의 열화를 초래, 나아가서는 화상표시에 이상을 초래한다.
그래서, 장치내에 클럭 감시회로를 설치, 기준클럭신호의 이상이 발생한 경우에는 구동계 고전압을 차단하는 것으로 액정층에 장시간에 걸쳐 직류성분이 인가되는 것을 방지하도록 한 기술이 제안되고 있다. 그러나, 이와 같은 종래예의 구성에 있어서는 실장되는 부품점수를 증대시켜, 부품의 공통화를 도모하는 것이 어려워지는 등의 문제가 있기 때문에, 생산성의 향상이나 저비용화의 달성이 곤란했었다.
본 발명은 상기 사정을 감안하여 이루어진 것으로, 기준클럭신호의 정지시에 액정층으로의 직류인가를 방지함과 더불어, 부품점수의 삭감과 부품의 공통화를 가능하게 하는 평면표시장치를 제공하는 것에 그 목적이 있다.
도 1은 제1실시예에 있어서의 D/A컨버터와 공통회로의 회로구성을 나타낸 블록도,
도 2a, 2b는 공통회로의 다른 회로구성을 나타낸 회로도,
도 3은 제2실시예에 있어서의 D/A컨버터와 공통회로의 회로구성을 나타낸 블록도,
도 4는 실시예에 따른 액정표시장치의 전체구성을 나타낸 블록도,
도 5는 액정패널의 회로구성도,
도 6은 구동회로기판의 회로구성도,
도 7은 실시예에 따른 액정패널의 구동방법을 설명하기 위한 배선도,
도 8은 도 7에 나타낸 영역(L1)의 부분확대도,
도 9는 데이터선 구동회로의 부분회로도,
도 10은 콘트롤IC로 배열변환된 화상신호의 데이터 배열을 나타낸 설명도이다.
〈도면의 주요부분에 대한 부호의 설명〉
10,20 --- D/A컨버터, 11,21 --- 정극성 D/A컨버터,
12,22 --- 부극성 D/A컨버터, 13,23,33 --- 공통회로,
100 --- 액정표시장치, 101 --- 액정패널,
102 --- 구동회로기판, 110 --- 시프트 레지스터,
111 --- 샘플홀드회로, 113 --- 스위치회로,
114,124,215,225 --- 클럭 감시회로 113,123,133 --- 스위치회로,
213,223 --- 제1스위치회로, 214,224 --- 제2스위치회로.
상기한 과제를 해결하기 위한 제1항의 발명은 화소전극, 대향전극 및 이들 전극간에 개재(介在)된 광변조층을 포함하는 표시화소가 매트릭스형상으로 배치된 표시패널(panel)과, 디지털 영상신호, 클럭신호, 제1전압 및 상기 제1전압 보다도 낮은 제2전압을 입력으로 하고, 상기 클럭신호에 기초하여 상기 디지털 영상신호를 제1아날로그 영상신호로 변환하는 제1 D/A변환회로, 상기 디지털 영상신호, 상기 클럭신호, 상기 제2전압 및 상기 제2전압 보다도 낮은 제3전압을 입력으로 하고, 상기 클럭신호에 기초하여 상기 디지털 영상신호를 제2아날로그 영상신호로 변환하는 제2 D/A변환회로, 상기 제1 및 제2 D/A변환회로에 디지털 영상신호 및 클럭신호를 출력하는 구동제어부 및, 상기 표시패널의 각 화소전극에 상기 제1아날로그 영상신호 및 상기 제2아날로그 영상신호에 기초한 신호전압을 출력하는 데이터선 구동회로부를 갖춘 평면표시장치에 있어서, 상기 제1 및 제2 D/A변환회로는 상기 클럭신호의 정지를 감시하는 클럭 감시부와, 상기 클럭 감시부의 출력에 기초하여 상기 제1 및 제2아날로그 영상신호의 각각을 소정의 중간전압으로 설정하는 선택출력부를 갖춘 동일구조의 회로인 것을 특징으로 한다.
제2항의 발명은 제1항에 있어서, 상기 선택출력부는 상기 클럭 감시부의 출력에 기초하여 상기 제1 및 제2아날로그 영상신호를 상기 제2전압으로 설정하는 것을 특징으로 한다.
제3항의 발명은 제1항에 있어서, 상기 평면표시장치는 상기 제1 및 제2 D/A변환회로중 어느 한쪽에 포함되는 상기 클럭 감시부로부터의 출력에 기초하여 상기 대향전극에 소정의 상기 중간전압을 공급하는 대향전극 구동회로를 구비한 것을 특징으로 한다.
제4항의 발명은 제3항에 있어서, 상기 대향전극 구동회로는 상기 제1 및 제 2 D/A변환회로중 어느 한쪽에 포함되는 상기 클럭 감시부로부터의 출력에 기초하여 상기 대향전극에 실질적인 제2전압을 공급하는 것을 특징으로 한다.
제5항의 발명은 제1항에 있어서, 상기 제1 및 제2 D/A변환회로의 상기 선택출력부는 각각 상기 제1 및 제2 D/A변환회로중 어느 한쪽의 상기 클럭 감시부의 출력에 기초하여 제어되는 것을 특징으로 한다.
제6항의 발명은 제1항에 있어서, 상기 제1 및 제2 D/A변환회로의 상기 선택출력부는 각각의 상기 클럭 감시부의 출력에 기초하여 제어되는 것을 특징으로 한다.
제7항의 발명은 제1항에 있어서, 상기 클럭 감시부는 구동제어부로부터 공급되는 수평 클럭신호의 정지를 감시하는 것을 특징으로 한다.
제8항의 발명은 제7항에 있어서, 상기 구동제어부로부터 공급되는 수평 클럭신호는 기준 클럭신호를 기초로 생성되는 것을 특징으로 한다.
제9항의 발명은 제1항에 있어서, 상기 표시패널은 절연성 기판 상에 상기 화소전극 및 상기 데이터선 구동회로부를 일체적으로 포함하는 것을 특징으로 한다.
제10항의 발명은 제9항에 있어서, 상기 데이터선 구동회로부는 상기 제1 및 제2아날로그 영상신호를 전송하는 비디오 버스배선, 시프트 레지스터 및 상기 시프트 레지스터의 출력에 기초하여 상기 제1 또는 제2아날로그 영상신호를 샘플링 하는 샘플링수단을 포함한 것을 특징으로 한다.
제11항의 발명은 제10항에 있어서, 상기 데이터선 구동회로부는 반도체층으로서 다결정실리콘이 이용되고 있는 것을 특징으로 한다.
제12항의 발명은 제10항에 있어서, 상기 구동제어부는 상기 디지털 영상신호의 배열변환을 행하는 배열변환수단과, 이 배열변환수단의 출력을 상기 제1 또는 제2 D/A변환회로에 선택적으로 출력하는 선택출력부를 포함하는 것을 특징으로 한다.
(실시예)
이하, 본 발명의 실시예를 도면을 참조하면서 상세히 설명한다.
이하, 본 발명에 따른 평면표시장치를 개인용 컴퓨터의 액정표시장치에 적용한 경우의 실시예에 대해 설명한다. 본 실시예에서는 p-Si(poly Silicon)형 TFT(Thin Film Transistor)를 이용함으로써, 구동회로가 내장된 액티브 매트릭스형의 액정패널을 구비한 액정표시장치에 대해 설명한다.
도 4는 본 실시예에 따른 액정표시장치의 전체구성을 나타낸 블록도이다. 이 액정표시장치(100)는 구동회로가 내장된 액정패널(101)과, 이 액정패널(101)에 아날로그의 영상신호를 공급하는 구동회로기판(102) 및, 이들을 전기적으로 접속하는 플렉시블 배선기판(106; FPC(Flexible Printed Circuit)으로 구성되어 있다.
도 5는 액정패널(101)의 회로구성도이다. 액정패널(101)은 액티브 매트릭스부(1)와, 이 액티브 매트릭스부(1)를 구동하는 게이트선 구동회로(2) 및 데이터선 구동회로(3)를 구비하고 있다. 공통(common)회로(4; 대향전극 구동회로)는 도 4에 나타낸 바와 같이 구동회로기판(102)측에 배치되는 회로인데, 설명을 용이하게 하기 위해 도 5에 나타내고 있다.
액티브 매트릭스부(1)는 복수의 액정화소(5)가 매트릭스형상으로 배치되어 구성된다. 각각의 액정화소(5)는 화소전극(8), 대향전극(7) 및, 이들 전극간에 유지되는 액정층(9)으로 구성되어 있다. 각 화소전극(8)으로의 영상신호의 공급은 스위치소자로서의 TFT(6)에 의해 제어되고 있다. 각 TFT(6)의 게이트는, 행마다 공통으로 게이트선(G1,G2 … Gn)에 접속되고, 드레인은 열마다 데이터선(D1,D2 … Dm)에 접속되어 있다. 소스는 화소전극(8)에 접속되어 있다. 또한, 모든 액정화소(5)에 대응하는 대향전극(7)은 공통으로 공통회로(4)에 접속되어 있다.
게이트선 구동회로(2)는 도시하지 않은 시프트 레지스터 및 버퍼를 포함하는 회로로 구성되어 있다. 이 게이트선 구동회로(2)는 수직동기신호(STV) 및 수직클럭신호(CKV)에 기초하여 각 게이트선(G1,G2 … Gn)에 어드레스신호를 공급한다.
데이터선 구동회로(3)는 외부로부터 입력된 아날로그의 영상신호를 데이터선(D1,D2 … Dm)에 공급하는 샘플홀드(sample hold)회로(도시하지 않았슴)와, 이 샘플홀드회로의 동작타이밍을 제어하는 시프트 레지스터(도시하지 않았슴) 등에 의해 구성되어 있다. 이 데이터선 구동회로(3)에는 수평스타트(start)신호(STH), 수평클럭신호(CKH) 및 아날로그의 영상신호가 공급된다. 더욱이, 이 실시예의 데이터선 구동회로(3)는 후술하는 바와 같이 내부적으로 4분할되어 있다. 데이터선 구동회로(3)의 구성에 대해서는 후에 설명한다.
상기 TFT(6), 화소전극(8), 게이트선 구동회로(2) 및 데이터선 구동회로(3)는 절연성기판(14) 상에 일체적으로 형성되어 있다. 또한, 게이트선 구동회로(2) 및 데이터선 구동회로(3)는 p-Si형 TFT로 구성되어 있다.
도 4에 나타낸 구동회로기판(102)은 콘트롤IC(103), 정극성 D/A컨버터(11), 부극성 D/A컨버터(12) 및, 공통회로(4)를 구비하고 있다. 그리고, 구동회로기판(102)과 도시하지 않은 개인용 컴퓨터의 프로세서와의 사이에는 FPC(107)에 의해 접속되어 있다.
도 6은 구동회로기판(102)의 회로구성도이다. 콘트롤IC(103)에는 도시하지 않은 개인용 컴퓨터의 프로세서로부터 디지털의 영상신호와 기준클럭신호가 공급된다. 디지털의 영상신호로서는 R, G, B의 각 색으로 각각 1024개, 게이트선의 1라인에서는 3072화소분의 데이터가 순차공급된다.
콘트롤IC(103)는 프로세서로부터 공급되는 영상신호를 후술하는 극성반전 구동을 위해 배열변환 하는 2라인 메모리를 포함하는 배열변환회로(15)와, 각각의 영상신호의 프레임마다의 극성에 따라, 정극성 또는 부극성 D/A컨버터로의 분배출력을 행하는 선택출력회로(16)를 포함한다. 또한, 동일한 프로세서로부터 취입된 기준클럭신호에 기초하여 극성반전신호(Vpol)나 각종의 클럭신호를 생성하여 출력하는 제어신호 생성부(17)를 포함한다.
정극성 D/A컨버터(11) 및 부극성 D/A컨버터(12)는 콘트롤IC(103)로부터 공급된 디지털의 영상신호를 아날로그로 변환하여 액정패널(101)로 공급한다. 본 실시예에 따른 액정패널(101)에서는 후술하는 바와 같이 표시화면이 데이터선에 걸쳐 4개의 영역으로 분할되어 있으며, 각 영역마다 24개의 영상신호가 공급되도록 구성되어 있다. 정극성 D/A컨버터(11)로부터는 4개의 영역으로 각각 정극성의 영상신호가 12개, 합쳐서 48개 출력되고, 부극성 D/A컨버터(12)로부터는 4개의 영역으로 각각 부극성의 영상신호가 12개, 합쳐서 48개 출력된다.
도 6에 나타낸 정극성 D/A컨버터(11)의 내부에는 도시하지 않은 정극성용의 D/A컨버터부가 48개, 부극성 D/A컨버터(12)의 내부에는 도시하지 않은 부극성용의 D/A컨버터부가 48개 각각 배치되어 있다. 정극성 D/A컨버터(11) 및 부극성 D/A컨버터(12)의 구성에 대해서는 후에 상세히 설명한다.
여기서, 상기와 같은 액티브 매트릭스형의 액정표시장치에 있어서의 액정패널의 극성반전 구동에 대해 설명한다.
일반적인 액정표시장치에 있어서는, 액정층의 특성열화를 방지하기 위해, 1프레임마다 액정패널의 화소/대향전극간에 인가하는 전위차의 극성을 반전시키고 있다. 이와 같은 극성반전 구동의 방법으로서는, 예컨대 인접하는 수직화소라인마다(열마다) 화소/대향전극간에 인가하는 전위차의 극성을 반전시키는 V(수직)라인 반전 구동법이나, 인접하는 화소마다 화소/대향전극간에 인가하는 전위차의 극성을 반전시키는 H/V(수평/수직)라인 반전구동법 등이 알려져 있다.
그런데, 액정을 구동하기 위해서는 통상 ±5V정도의 전압이 필요하다. 따라서, 상기와 같은 반전구동법을 실시하는데는 구동회로의 출력으로서 10V의 내압이 필요하여 소비전력의 경감은 곤란했었다. 그래서, 소비전력의 경감을 목적으로 한 액정표시장치가 제안되고 있다.
예컨대, 특원평9-186151호 공보에는 외부로부터 입력되는 직렬(serial)의 표시데이터를 직병렬 변환하여 아날로그신호로 변환하는 복수의 D/A변환회로와, 각각의 D/A변환회로에 접속된 증폭기를 구비하고, 인접하는 D/A변환회로에 접속되는 증폭기를 서로 역극성의 전원전압에 접속함과 더불어, 각각의 증폭기에 1쌍의 스위치쌍을 접속하고, 이 스위치쌍을 구성하는 스위치를 각각 데이터신호선에 접속한 표시장치가 개시되어 있다. 이 구성에 의하면, 구동회로를 단일극성의 내압으로 동작시킬 수 있기 때문에, 소비전력을 경감할 수 있다. 또한, 인접하는 신호선으로표시신호버스를 공용할 수 있기 때문에, 표시신호버스의 갯수를 감소시킬 수 있어 회로규모를 작게할 수 있다.
이 특원평9-186151호 공보에 개시된 표시장치에서는, 어떤 프레임 기간에 있어서는 기수번째의 D/A변환회로는 기수번째의 데이터선을 구동하고, 우수번째의 D/A변환회로는 우수번째의 데이터선을 구동한다. 그리고, 다음의 프레임 기간에 있어서는 기수번째의 D/A변환회로는 우수번째의 데이터선을 구동하고, 우수번째의 D/A변환회로는 기수번째의 데이터선을 구동한다. 이와 같은 극성반전 구동을 가능하게 하기 위해, 미리 외부에 배치된 메모리에 의해 프레임에 따라 영상신호의 배열변환을 행하도록 하고 있다. 이하에 설명하는 액정패널(101)의 구동방법에 있어서도, 상기 특원평9-186151호의 표시장치와 마찬가지로 극성반전 구동을 행해, 영상신호의 배열변환을 행하고 있다.
다음에, 본 실시예에 따른 액정패널(101)의 구동방법에 대해 설명한다.
도 7은 본 실시예에 따른 액정패널(101)의 구동방법을 설명하기 위한 배선도이고, 주로 데이터선과 이에 접속하는 내부배선(비디오 버스배선)의 관계를 나타내고 있다.
본 실시예에 따른 액정패널(101)에서는 액티브 매트릭스부(1)에 의해 구성되는 표시화면을 데이터선에 걸쳐 4분할 하고 있다. 도 7의 L1, L2, R1, R2는 분할된 각각의 표시영역을 나타내고 있다. 각 영역에 공급되는 영상신호는 화면을 4분할 하는 3개의 라인중, 좌우의 2라인(라인 L, 라인 R)을 중심으로 하여 그 분할의 경계에서의 불연속성을 해소하기 위해 각각 화살표방향으로 향해 일제히 주사된다. 이와 같은 주사를 행하기 위해, 데이터선 구동회로(3; 도 4)는 내부적으로 4분할되어 있다. 즉, 데이터선 구동회로(3)를 구성하는 시프트 레지스터, 샘플홀드회로 등의 회로군은 각각의 영역마다 설치되어 있다. 이 예와 같이, 4개의 영역에서 동시에 샘플링 하여 출력하도록 구성한 경우는, 1화면을 1개의 시프트 레지스터로 순차 샘플링 하여 출력하는 경우에 비해, 시프트 레지스터에서의 샘플링 시간을 4배 길게하는 것이 가능해져 양호한 표시화상을 실현할 수 있다.
CN-L, CN-R에는 도 4의 구동회로기판(102)으로부터 아날로그의 영상신호가 공급된다. 이 CN-L, CN-R에는 각 영역에 공급되는 24개분의 영상신호가 입력된다. 즉, CN-L에는 영역 L1, L2에 각각 공급되는 48개(24개×2)의 영상신호가 입력되고, CN-R에는 영역 R1, R2에 각각 공급되는 48개(24개×2)의 영상신호가 입력된다.
액정패널(101)에 입력된 영상신호는 각 영역마다 배선된 24개의 비디오 버스배선(예컨대, L1P1, L1N1 … L1N12)을 통해, 후술하는 스위치회로(127)로 출력된다. 비디오 버스배선은 정극성의 영상신호로서 출력된 데이터가 공급되는 라인과, 부극성의 영상신호로서 출력된 데이터가 공급되는 라인이 교대로 배열되어 있다. 도 7에 나타낸 비디오 버스배선에서는 정극성의 라인에는 'P'를, 부극성의 라인에는 'N'을 각각 붙이고 있다. 예컨대, 비디오 버스배선(L1P1)은 정극성의 라인, L1N1은 부극성의 라인을 나타내고 있다.
도 8은 도 7에 나타낸 영역(L1)의 부분확대도이다. 1개의 영역은 내부적으로 더 32개의 블록으로 분할되어 있다. 그리고, 1개의 블록에서는 R, G, B의 각 색이 각각 8개씩 분배되어 있다. 예컨대, 블록(1)에는 R1 … R8, G1 … G8, B1 … B8이, 블록(2)에는 R9 … R16, G9 … G16, B9 … B16이, 각각 분배되어 있다. 또한, 블록(32)에는 R249 … R256, G249 … G256, B249 … B256이 분할되어 있다. 이와 같이, 각 블록에서는 R, G, B의 각 색마다 각각 8개의 분할이 있고, 1블록에서는 합계 24개분의 영상신호가 동시에 샘플링 된다. 더욱이, 도 8에 나타낸 바와 같이 1개의 블록을 1단위로 하여 32블록을 차례로 샘플링 함으로써, 각 영역에서의 영상신호가 샘플링 되어 출력된다. 예컨대, 도 8의 블록(32)으로부터 블록(1)의 순으로 샘플링이 행해짐으로써, 도 7의 영역(L1)에서는 B256으로부터 R1으로 향해 영상신호가 순차 샘플링 되어 출력된다. 다른 영역에서도 동일한 샘플링이 행해진다. 이와 같이, 1개의 영역에서는 24×32로 768화소의 샘플링이 행해지는 것으로 되기 때문에, 4개 영역의 합계에서는 게이트선 1라인분으로 3072개의 화소에 대응하는 샘플링이 달성된다. 이와 같은 샘플링 출력을 게이트선의 수만큼 반복함으로써, 1프레임분의 영상신호가 각 화소에 순차 기록된다.
본 실시예에 따른 액정패널(101)의 구동방법에서는 V라인 반전구동법을 이용하고 있다. 즉, 각각의 프레임 기간중에 데이터선 구동회로(3)는 인접하는 데이터선의 전위가 서로 역극성으로 되도록 데이터선을 구동하면서 각각의 데이터선의 전위는 프레임 주기로 극성반전 된다.
도 9는 데이터선 구동회로(3)의 부분회로도이고, 도 7의 영역(L1)에 대응하는 부분의 회로구성을 나타내고 있다. 본 실시예의 데이터선 구동회로(3)는 4분할된 영역에 대응하여 내부적으로 4분할되어 있다. 도 9는 분할된 1개의 회로구성을 나타내고 있다.
데이터선 구동회로(3)는 시프트 레지스터(110)와, 이 시프트 레지스터(110)로부터의 출력(Q)에 기초하여 아날로그의 영상신호를 샘플링 하는 샘플홀드회로(111)를 구비하고, 구동회로기판(102; 도 4)으로부터 공급된 아날로그의 영상신호를 수평클럭신호(CKH)에 동기하여 직병렬 변환하여 각 데이터선에 출력하도록 구성되어 있다.
시프트 레지스터(110)의 출력(Q)은 기수번째의 신호절환회로(108), 우수번째의 신호절환회로(109)에 입력된다. 기수번째의 신호절환회로(108)는 스위치회로(127)중, 데이터선(Dm-n)과 접속하는 1쌍의 Pch트랜지스터(128) 및 Nch트랜지스터(116)에 접속되고, 우수번째 신호절환회로(109)는 스위치회로(127)중, 데이터선(Dm-(n-1))과 접속하는 1쌍의 Pch트랜지스터(115) 및 Nch트랜지스터(117)에 접속된다. 비디오 버스배선(125)에는 정극성의 R, G, B의 아날로그신호가 입력되고, 비디오 버스배선(126)에는 부극성의 R, G, B의 아날로그신호가 입력된다.
스위치회로(127)의 각각은, 1쌍의 복수의 Pch(P channel)트랜지스터 및 Nch트랜지스터로 구성되어 있다. 정극성의 비디오 버스배선(125)은 Pch트랜지스터(128,115)를 매개로 데이터선(Dm-n, Dm-(n-1))에 접속되어 있다. 한편, 부극성의 비디오 버스배선(126)은 Nch트랜지스터(116,117)를 매개로 데이터선(Dm-n, Dm-(n-1))에 접속되어 있다.
Pch트랜지스터(128)의 게이트는 OR게이트(118)의 출력단자에 접속되고, Nch트랜지스터(116)의 게이트는 AND게이트(119)의 출력단에 접속되어 있다. 또한, Pch트랜지스터(115)의 게이트는 NAND게이트(120)의 출력단에 접속되고, Nch트랜지스터(117)의 게이트는 NOR게이트(129)의 출력단에 접속되어 있다.
OR게이트(118), AND게이트(119), NAND게이트(120), NOR게이트(129)에는 극성반전신호(Vpol)가 입력된다. 또한, AND게이트(119)와 NAND게이트(120)는 시프트 레지스터(110)의 출력(Q)에 접속되어 있다. OR게이트(118)에는 시프트 레지스터(110)로부터의 출력(Q)이 인버터(130)를 매개로 접속되고, NOR게이트(129)에는 시프트 레지스터(110)로부터의 출력(Q)이 인버터(134)를 매개로 접속되어 있다. 시프트 레지스터(110)는 수평클럭신호(CKH)에 동기하고, 수평스타트신호(STH)를 순차 시프트하도록 구성되어 있다. 시프트 레지스터(110)로부터의 출력(Q)은 수평스타트신호(STH)에 기초하여 출력된다.
다음에, 도 9에 나타낸 회로의 동작에 대해 설명한다. 여기에서는 인접하는 1쌍의 데이터선(Dm-n,Dm-(n-1))과, 그에 접속하는 스위치회로(127), 신호절환회로(108,109)의 동작에 대해 설명한다. 극성반전신호(Vpol)는 프레임마다 절환되는 것으로 한다.
극성반전신호(Vpol)가 Low레벨인 경우, OR게이트(118)는 시프트 레지스터(110)로부터의 출력(Q)을 통과시키는 상태로 되어, AND게이트(119)의 출력은 Low레벨로 된다. 또한, NAND게이트(120)의 출력은 High레벨로 되어, NOR게이트(129)는 출력(Q)을 반전하여 통과시키는 상태로 된다. 따라서, Pch트랜지스터(128)는 시프트 레지스터(110)로부터의 출력(Q)에 의해 도통상태로 되고, Nch트랜지스터(116) 및 Pch트랜지스터(115)는 비도통상태로 된다. 또한,Nch트랜지스터(117)는 시프트 레지스터(110)로부터의 출력(Q)에 의해 도통상태로 된다. 그 결과, 데이터선(Dm-n)에는 시프트 레지스터(110)로부터의 출력(Q)에 기초하여 정극성의 영상신호가 출력된다. 한편, 데이터선(Dm-(n-1))에는 시프트 레지스터(110)로부터의 출력(Q)에 기초하여 부극성의 영상신호가 출력된다.
극성반전신호(Vpol)가 High레벨인 경우, OR게이트(118)는 High레벨로 되고, AND게이트(119)는 출력(Q)을 통과시키는 상태로 된다. 또한, NAND게이트(120)는 출력(Q)을 반전하여 통과시키는 상태로되어, NOR게이트(129)의 출력은 Low레벨로 된다. 따라서, Pch트랜지스터(128)는 비도통상태로 되고, Nch트랜지스터(116)는 시프트 레지스터(110)로부터의 출력(Q)에 의해 도통상태로 된다. 또한, Pch트랜지스터(115)는 시프트 레지스터(110)로부터의 출력(Q)에 의해 도통상태로 되고, Nch트랜지스터(117)는 비도통상태로 된다. 그 결과, 데이터선(Dm-n)에는 시프트 레지스터(110)로부터의 출력(Q)에 기초하여 부극성의 영상신호가 출력된다. 한편, 데이터선(Dm-(n-1))에는 시프트 레지스터(110)로부터의 출력(Q)에 기초하여 정극성의 영상신호가 출력된다.
이상의 동작이 프레임마다 반복됨으로써 인접하는 데이터선(Dm-n, Dm-(n-1))에는 정극성의 영상신호와 부극성의 영상신호가 교대로 출력된다. 다른 데이터선에 대해서도, 동일한 바와 같이 인접하는 데이터선에는 정극성의 영상신호와 부극성의 영상신호가 교대로 출력된다. 또한, 상기의 회로구성에 있어서는 비디오 버스배선(125)에는 정극성의 영상신호만이 출력되고, 비디오 버스배선(126)에는 부극성의 영상신호만이 출력된다. 이에 의하면, 샘플홀드회로(111)의 각 게이트소자를 단극성의 내압으로 동작시키는 것이 가능하기 때문에, 소비전력을 경감할 수 있다.
도 10은 콘트롤IC(103; 도 6)로 배열변환된 영상신호의 데이터 배열을 나타낸 설명도이다. 도면중 우측은 프로세서로부터 공급된 1라인분의 영상신호를 영역(L1,L2,R1,R2)의 1~32블록마다 배열변환된 경우의 데이터열을 나타내고 있다. 또한, 도면중 좌측은 극성반전신호의 극성(Pol)과 그 때의 각 비디오 버스배선으로의 분배의 룰(rule)을 나타내고 있다.
영역(L1)의 블록(1)을 예로 하여 데이터의 분배를 설명한다. 극성반전신호가 Pol = 0인 경우, 블록(1)의 비디오 버스배선(L1P1)에는 'R249'가, L1N1에는 'G249'가 각각 공급된다. 'R249'의 영상신호는 도 9의 Pch트랜지스터(128)를 통과하여 데이터선(Dm-n)으로부터 출력되고, 'G249'의 영상신호는 도 9의 Nch트랜지스터(117)를 통과하여 데이터선(Dm-(n-1))으로부터 출력된다. 한편, 극성반전신호가 Pol = 1인 경우, 블록(1)의 비디오 버스배선(L1P1)에는 'G249'가, L1N1에는 'R249'가 각각 공급된다. 'G249'의 영상신호는 도 9의 Pch트랜지스터(115)를 통과하여 데이터선(Dm-(n-1))으로부터 출력되고, 'R249'의 영상신호는 도 9의 Nch트랜지스터(116)를 통과하여 데이터선(Dm-n)으로부터 출력된다.
도 10에 나타낸 바와 같은 데이터의 배열변환을 행함으로써, 도 9의 비디오 버스배선(125)에는 항상 정극성의 영상신호만이 출력되고, 비디오 버스배선(126)에는 항상 부극성의 영상신호만이 출력되는 것으로 된다. 즉, 인접하는 데이터선(Dm-n, Dm-(n-1))에서는 프레임마다 영상신호의 극성이 반전되지만, 각 비디오 버스배선에는 항상 동극성의 영상신호가 출력된다.
상기 실시예에서는 V라인 반전구동법을 이용한 예에 대해 나타냈지만, 더욱이 데이터선으로 공급하는 영상신호의 극성을 행마다 반전시키는, 소위 H/V라인 반전구동법을 이용할 수도 있다.
다음에, 도 6에 나타낸 정극성 D/A컨버터(11), 부극성 D/A컨버터(12) 및 공통회로(4)의 회로구성예를 제1실시예, 제2실시예로서 설명한다. 더욱이, 이하에 나타낸 실시예에 있어서, 액정패널(101)에 대해서는 상술한 V라인 반전구동이 행해지고, 정극성/부극성의 전위는 각각 별도의 D/A컨버터IC의 출력으로 얻도록 구성되어 있는 것으로 한다.
[제1실시예]
도 1은 제1실시예에 있어서의 D/A컨버터(10)와 공통회로(13)의 회로구성을 나타낸 블록도이다.
D/A컨버터(10)는 정극성 D/A컨버터(11)와 부극성 D/A컨버터(12)로 구성되어 있다. 이들, 정극성 D/A컨버터(11)와 부극성 D/A컨버터(12)는 모두 동일구조, 동일내압의 IC칩으로 구성되어 있다.
정극성 D/A컨버터(11)는 콘트롤IC(103; 도 6)로부터 입력되는 디지털의 영상신호(디지털 신호입력)를 D/A변환하고, 데이터선측에 기준전압에 대해 정극성의 아날로그신호로서 출력하고 있다. 또한, 부극성 D/A컨버터(12)는 동일하게 디지털의 영상신호를 D/A변환하고, 데이터선측에 기준전압에 대해 부극성의 아날로그신호로서 출력하고 있다.
정극성 D/A컨버터(11)는 D/A컨버터부(111)와, 출력버퍼(112), 스위치회로(113) 및, 클럭감시회로(114)로 구성되어 있다. 외부로부터는 전원전위(Vdd)로서 +10V, 접지전위(Vss)로서 +5V가 입력된다.
부극성 D/A컨버터(12)는 D/A컨버터(121)와, 출력버퍼(122), 스위치회로(123) 및, 클럭감시회로(124)로 구성되어 있다. 외부로부터는 전원전위(Vdd)로서 +5V, 접지전위(Vss)로서 0(GND)이 입력된다.
콘트롤IC(103; 도 6)로부터 정극성 D/A컨버터(11) 및 부극성 D/A컨버터(12)에 디지털의 영상신호 및 수평클럭신호(CKH)가 입력되면, 각 D/A컨버터의 D/A컨버터부(111,121)는 수평클럭신호(CKH)에 동기하여 영상신호를 샘플홀드하고, 아날로그신호로 변환하여 출력버퍼(112,122)에 출력한다. 이후, 아날로그신호는 출력버퍼(112,122)로부터 스위치회로(113,123)를 통해 액정패널측으로 출력된다.
도 1에서는 설명을 간단히 하기 위해 정극성 D/A컨버터(11) 및 부극성 D/A컨버터(12)에 있어서, D/A컨버터부, 출력버퍼 및 스위치회로를 각각 1개씩 나타내고 있지만, D/A컨버터부, 출력버퍼 및 스위치회로는 영상신호의 출력수에 따른 수(본 실시예에서는 24)만큼 배치된다. 후술하는 도 3도 동일하다.
클럭감시회로(114,124)는 기준클럭신호를 기초로 생성되는 수평클럭신호(CKH)가 입력하고 있는가, 또는 정지하고 있는가를 감시하고 있다. 기준클럭신호가 무엇인가의 이유에 의해 정지 또는 오동작한 경우는 수평클럭신호도 정상적으로 입력되지 않게된다. 클럭감시회로(114,124)는 수평클럭신호(CKH)의 상태에 따라, 다른 제어신호를 스위치회로(113,123,133)로 출력한다. 클럭감시회로(114,124)는 정극성 D/A컨버터(11)와 부극성 D/A컨버터(12)에 각각 1개씩 배치되어 있다.
정극성 D/A컨버터(11)와 부극성 D/A컨버터(12)에는 동일한 수평클럭신호(CKH)가 입력되기 때문에, 수평클럭신호(CKH)는 어느 한쪽의 클럭감시회로로 감시하면 좋다. 도 1에 나타낸 D/A컨버터(10)에서는 부극성 D/A컨버터(12)로 수평클럭신호(CKH)를 감시하도록 회로가 구성되어 있다.
스위치회로(113,123)는 외부로부터 입력되는 +5V의 전압 및 출력버퍼(112,122)로부터 출력되는 아날로그신호 출력중의 1개를 선택하여 출력하는 스위치회로이다. 2개의 스위치회로(113,123)에 있어서의 입력의 선택은 부극성의 D/A컨버터(12)의 클럭감시회로(124)로부터 출력되는 제어신호에 의해 제어된다. D/A컨버터(10)에 수평클럭신호(CKH)가 입력되고 있는 동안은 클럭감시회로(124)로부터의 제어신호에 의해, 입력으로서 아날로그신호 출력이 선택된다. 한편, 수평클럭신호(CKH)가 정지한 경우에는 클럭감시회로(124)로부터의 제어신호에 의해, 입력으로서 외부입력인 +5V의 전압이 선택된다.
대향전극측에 접속하는 공통회로(13)는 Pch트랜지스터 및 저항으로 구성되는 전류증폭부(131)와, 이 전류증폭부(131)에 소정의 전압을 공급하는 연산증폭기(132; operation amplifier) 및, 이 연산증폭기(132)의 입력측에 접속된 스위치회로(133)로 구성되어 있다. 공통회로(13)의 전류증폭부(131)는 +10V와 접지(GND)에 접속되어 있다. 또한, 스위치회로(133)는 +10V와 접지의 사이에서 저항분할된 직류의 공통제어전압(Vc) 및, 정극성 D/A컨버터(11)와 부극성 D/A컨버터(12)의 각각의 입력전압의 1개와 동일한 +5V의 전압의 2입력중 1개를 선택출력하는 것이다. 입력의 선택은 부극성 D/A컨버터(12)의 클럭감시회로(124)로부터 출력되는 제어신호에 의해 제어된다.
D/A컨버터(10)에 수평클럭신호(CKH)가 입력되고 있는 동안은 클럭감시회로(124)로부터의 제어신호에 의해, 공통회로(13)의 스위치회로(133)에 있어서는 입력으로서 공통제어전압(Vc)이 선택되고, 이에 기초하여 +4.5V의 직류의 공통전압(Vcom)이 출력된다. 한편, D/A컨버터(10)로의 수평클럭신호(CKH)가 정지한 때는 클럭감시회로(124)로부터의 제어신호에 의해, 공통회로(13)의 스위치회로(133)에서는 입력으로서 외부입력의 +5V의 전압이 선택되고, +5V의 직류의 공통전압(Vcom)이 출력된다.
다음에, 상기와 같이 구성된 D/A컨버터(10)의 동작에 대해 설명한다.
부극성 D/A컨버터(12)의 클럭감시회로(124)는 수평클럭신호(CKH)의 상태를 감시하고 있으며, 수평클럭신호(CKH)가 입력되고 있는 동안은 스위치회로(113,123)의 입력으로서 아날로그신호 출력이 선택되도록 제어신호를 출력한다. 동시에, 이 제어신호에 의해 공통회로(13)의 스위치회로(133)의 입력으로서 공통제어전압(Vc)이 선택된다.
한편, 클럭감시회로(124)는 수평클럭신호(CKH)의 입력이 정지한 경우는, 스위치회로(113,123)의 입력으로서 외부입력의 +5V의 전압이 선택되도록 제어신호를출력한다. 이 결과, 정극성 D/A컨버터(11) 및 부극성 D/A컨버터(12)의 출력은 모두 +5V로 된다. 동시에, 이 제어신호에 의해 공통회로(13)의 스위치회로(133)의 입력으로서 외부입력의 +5V의 전압이 선택된다. 이 결과, 공통회로(13)의 출력(Vcom)도 2개의 D/A컨버터로부터의 출력과 동일하게 +5V로 된다.
상기 구동회로에 의하면, 수평클럭신호(CKH)가 정지한 경우에, D/A컨버터의 출력전압과 공통전압의 쌍방을 동일전압(+5V)으로 할 수 있기 때문에, 액정에 직류전압이 인가되는 것을 방지할 수 있다,
본 제1실시예의 D/A컨버터(10)에서는 수평클럭신호(CKH)가 정지한 경우에, 클럭감시회로(124)의 제어신호에 의해 공통회로(13)의 출력을 2개의 D/A컨버터와 동전위의 +5V로 설정하도록 회로를 구성하고 있다. 이외의 실시예로서는 공통회로로서, 예컨대 도 2a에 나타낸 바와 같이, 스위치회로(132)를 생략한 구성으로 할 수도 있다. 이 경우는, 상기한 실시예에 비해 수평클럭신호(CKH)의 상태에 관계없이, 예컨대 항상 +4.5V의 직류의 공통전압(Vcom)이 출력되게 된다. 이 때문에, 액정층에는 약간의 직류성분이 인가되는 것으로 되지만, 회로구성을 간략화 할 수 있어 장치의 저렴화가 달성된다.
[제2실시예]
도 3은 제2실시예에 있어서의 D/A컨버터(20)와 공통회로(23)의 회로구성을 나타낸 블록도이다.
D/A컨버터(20)는 정극성 D/A컨버터(21)와 부극성 D/A컨버터(22)로 구성되어 있다. 이들 정극성 D/A컨버터(21)와 부극성 D/A컨버터(22)는 모두 동일구조, 동일내압의 IC칩으로 구성되어 있다.
정극성 D/A컨버터(21)는 콘트롤IC(103; 도 6)로부터 입력되는 디지털의 영상신호(디지털 신호입력)를 D/A변환하고, 데이터선측에 기준전압에 대해 정극성의 아날로그신호로서 출력하고 있다. 또한, 부극성 D/A컨버터(22)는 동일하게 영상신호를 D/A변환하고, 데이터선측에 기준전압에 대해 부극성의 아날로그신호로서 출력하고 있다.
정극성 D/A컨버터(21)는 D/A컨버터부(211)와, 출력버퍼(212), 제1스위치회로(213), 제2스위치회로(214) 및, 클럭감시회로(215)로 구성되어 있다. 외부로부터는 전원전위(Vdd)로서 +10V, 접지전위(Vss)로서 +5V가 입력된다.
부극성 D/A컨버터(22)는 D/A컨버터부(221)와, 출력버퍼(222), 제1스위치회로(223), 제2스위치회로(224) 및 클럭감시회로(225)로 구성되어 있다. 외부로부터는 전원전위(Vdd)로서 +5V, 접지전위(Vss)로서 0(GND)이 입력된다.
콘트롤IC(103; 도 6)로부터 정극성 D/A컨버터(21) 및 부극성 D/A컨버터(22)에 디지털의 영상신호 및 수평클럭신호(CKH)가 입력되면, 각 D/A컨버터의 D/A컨버터부(211,221)는 수평클럭신호(CKH)에 동기하여 영상신호를 샘플홀드하고, 아날로그신호로 변환하여 출력버퍼(212,222)로 출력한다. 이후, 아날로그신호는 출력버퍼(212,222)로부터 제2스위치회로(214,224)를 통해 액정패널측으로 출력된다.
정극성 D/A컨버터(21)와 부극성 D/A컨버터(22)에는 동일한 수평클럭신호(CKH)가 입력되기 때문에, 수평클럭신호(CKH)는 어느 한쪽의 클럭감시회로로 감시하면 좋다. 도 3에 나타낸 D/A컨버터(20)에서는 정극성D/A컨버터(21)와 부극성 D/A컨버터(12)로 각각 수평클럭신호(CKH)를 감시하도록 회로가 구성되어 있다.
정극성 D/A컨버터(21)의 제1스위치회로(213)는 +10V의 전원전위(Vdd) 및 +5V의 접지전위(Vss)의 2입력중 1개를 출력하는 스위치회로이다. 제1스위치회로(213)에 있어서의 입력의 선택은 설정단자(216)의 접속위치에 의해 설정할 수 있다. 설정단자(216)로서는 전원전위용과 접지전위용의 도시하지 않은 2개의 단자가 준비되어 있다. 이 정극성 D/A컨버터(21)에서는 접지전위용의 설정단자(216)에 접속되어 있다. 따라서, 제1스위치회로(213)로부터는 +5V의 접지전위(Vss)가 출력된다.
한편, 부극성 D/A컨버터(22)의 제1스위치회로(223)는 +5V의 전원전위(Vdd) 및 0V의 접지전위(Vss)의 2입력중의 1개를 출력하는 스위치회로이다. 이 제1스위치회로(223)에 있어서도 전원전위용과 접지전위용의 도시하지 않은 2개의 단자가 준비되어 있으며, 입력의 선택은 설정단자(226)의 접속위치에 의해 설정할 수 있다. 이 부극성 D/A컨버터(22)에서는 전원전위용의 설정단자(226)에 접속되어 있다. 따라서, 제1스위치회로(223)로부터는 +5V의 전원전위(Vdd)가 출력된다.
정극성 D/A컨버터(21)의 제2스위치회로(214)는 출력버퍼(212)로부터 출력되는 아날로그신호 출력 및, 제1스위치회로(213)의 출력인 접지전위의 2입력중의 1개를 선택하여 출력하는 스위치회로이다. 입력의 선택은 클럭감시회로(215)의 출력에 의해 제어된다. D/A컨버터(20)에 수평클럭신호(CKH)가 입력되고 있는 동안은 클럭감시회로(215)로부터의 제어신호에 의해, 입력으로서 아날로그신호 출력이 선택된다. 한편, 수평클럭신호(CKH)가 정지한 경우에는, 클럭감시회로(215)로부터의 제어신호에 의해, 입력으로서 +5V의 접지전위가 선택된다.
부극성 D/A컨버터(22)의 제2스위치회로(224)는 출력버퍼(222)로부터 출력되는 아날로그신호 출력 및, 제1스위치회로(223)의 출력인 전원전위의 2입력중의 1개를 선택하여 출력하는 스위치회로이다. 입력의 선택은 클럭감시회로(225)의 출력에 의해 제어된다. D/A컨버터(20)에 수평클럭신호(CKH)가 입력되고 있는 동안은 클럭감시회로(225)로부터의 제어신호에 의해, 입력으로서 아날로그신호 출력이 선택된다. 한편, 수평클럭신호(CKH)가 정지한 경우에는, 클럭감시회로(225)로부터의 제어신호에 의해, 입력으로서 +5V의 전원전위가 선택된다.
대향전극측에 접속하는 공통회로(23)는 상기의 실시예와 마찬가지로 Pch트랜지스터 및 저항으로 구성되는 전류증폭부(231)와, 이 전류증폭부(231)에 소정의 전압을 공급하는 연산증폭기(232) 및, 이 연산증폭기(232)의 입력측에 접속된 스위치회로(233)로 구성되어 있다. 공통회로(23)의 전류증폭부(231)는 +10V와 접지(GND)에 접속되어 있다. 또한, 스위치회로(233)는 +10V와 접지(GND)에 접속되어 있다. 또한, 스위치회로(133)는 +10V와 접지의 사이에서 저항분할된 직류의 공통제어전압(Vc) 및, 정극성 D/A컨버터(21)와 부극성 D/A컨버터(22)의 각각의 입력전압의 1개와 동일한 +5V의 전압의 2입력중의 1개를 선택출력하는 것이다. 입력의 선택은 부극성 D/A컨버터(22)의 클럭감시회로(225)로부터 출력되는 제어신호에 의해 제어된다.
그리고, D/A컨버터(20)에 수평클럭신호(CKH)가 입력되고 있는 동안은 클럭감시회로(225)로부터의 제어신호에 의해, 입력으로서 공통제어전압(Vc)이 선택된다. 한편, 수평클럭신호(CKH)가 정지한 경우에는 클럭감시회로(225)로부터의 제어신호에 의해, 입력으로서 +5V의 전원전위가 선택된다.
다음에, 상기와 같이 구성된 D/A컨버터(20)의 동작에 대해 설명한다.
정극성 D/A컨버터(21)와 부극성 D/A컨버터(22)의 클럭감시회로(215,225)는 수평클럭신호(CKH)를 감시하고 있으며, 수평클럭신호(CKH)가 입력되고 있는 동안은 제2스위치회로(214,224)의 입력으로서 아날로그신호 출력이 선택되도록 제어신호를 출력한다. 동시에, 이 제어신호에 의해 공통회로(23)의 스위치회로(233)의 입력으로서 공통제어전압(Vc)이 선택된다.
한편, 수평클럭신호(CKH)가 정지한 경우에는 각 클럭감시회로(215,225)는 다음과 같이 동작한다. 클럭감시회로(215)는 수평클럭신호(CKH)의 입력이 정지하면, 제2스위치회로(214)의 입력으로서 +5V의 접지전위가 선택되도록 제어신호를 출력한다. 또한, 클럭감시회로(225)는 수평클럭신호(CKH)의 입력이 정지하면, 제2스위치회로(224)의 입력으로서 +5V의 전원전위가 선택되도록 제어신호를 출력한다. 이 결과, 정극성 D/A컨버터(21) 및 부극성 D/A컨버터(22)의 출력은 모두 +5V로 된다. 동시에, 클럭감시회로(225)로부터의 제어신호에 의해, 공통회로(23)의 스위치회로(233)의 입력으로서 외부입력의 +5V의 전압이 선택된다. 이 결과, 공통회로(23)의 출력(Vcom)도 2개의 D/A컨버터로부터의 출력과 동일하게 +5V로 된다.
상기 구동회로에 의하면, 수평클럭신호(CKH)가 정지한 경우에, D/A컨버터의 출력전압과 공통전압의 쌍방을 동일전압(+5V)으로 할 수 있기 때문에, 액정에 직류전압이 인가되는 것을 방지할 수 있다. 특히, 제2실시예의 D/A컨버터에서는 구조적으로 출력측의 단자수를 적게할 수 있기 때문에, 기판상에 이끌어지는 출력배선의 수를 감소시킬 수 있다.
본 제2실시예에 있어서도, 도 2에 나타낸 바와 같이 스위치회로(132)를 생략한 구성으로 할 수도 있다. 또한, 공통회로(23)의 스위치회로(233)에 있어서의 입력의 선택을 정극성 D/A컨버터(21)의 클럭감시회로(215)로부터 출력되는 제어신호에 의해 제어하도록 구성해도 된다.
상술한 제1실시예 및 제2실시예에 있어서의 정극성 D/A컨버터와 부극성 D/A컨버터에서는 클럭감시회로가 내장되어 있기 때문에, 종래와 같이 클럭감시회로가 외부에 독립하여 배치되어 있는 것에 비해, 부품점수를 적게할 수 있다. 또한, 정극성 D/A컨버터와 부극성 D/A컨버터 모두 동일구조이면서 동일내압의 IC칩을 이용할 수 있기 때문에, 양산에 의한 저비용화를 기대할 수 있다.
또한, 상술한 실시예는 모두 공통회로로서 직류전압을 출력하는 경우를 예로 들어 설명했지만, 도 2b에 나타낸 바와 같이 소정 주기로 기준전압에 대해 극성반전하는 것이어도 상관없다.
즉, 도 2b에 나타낸 공통회로(33)는 직렬접속된 1쌍의 트랜지스터로 이루어진 푸쉬풀(push pull)회로를 포함하는 전류증폭부(331)와, 이 전류증폭부(331)에 소정의 전압을 공급하는 연산증폭기(332) 및, 이 연산증폭기(332)의 입력측에 접속된 스위치회로(333)로 구성되고, 공통회로(33)의 전류증폭부(331)는 +10V와 접지(GND)에 접속되어 있다. 또한, 스위치회로(333)는 진폭 3V의극성반전신호(Vpol)와, 도시하지 않은 정극성 D/A컨버터와 부극성 D/A컨버터의 각각의 입력전압의 1개와 동일한 +5V의 전압의 2입력중 1개를 선택출력하는 것이다. 이 입력의 선택은 상기한 실시예와 마찬가지로, 예컨대 부극성 D/A컨버터의 클럭감시회로로부터 출력되는 제어신호에 의해 제어되도록 구성할 수 있다.
그리고, 이 공통회로(33)에 의하면, D/A컨버터에 수평클럭신호(CKH)가 입력되고 있는 동안은 클럭감시회로로부터의 제어신호에 의해, 입력으로서 극성반전신호(Vpol)가 선택되고, 이에 기초하여 진폭 5V의 교류의 공통전압(Vcom)이 출력된다. 한편, 수평클럭신호(CKH)가 정지한 경우에는 클럭감시회로로부터의 제어신호에 의해, 입력으로서 +5V의 전원전위가 선택되고, 이에 기초하여 +5V의 직류의 공통전압(Vcom)이 출력된다.
이와 같은 공통회로와 조합시킴으로써도, 상기한 실시예와 동일한 효과를 얻을 수 있다.
상기 기술한 바와 같이 본 발명에 따른 평면표시장치에 있어서는, 입력클럭신호가 정지한 경우에는, 각각의 D/A변환회로의 출력전위를 대향전극전위와 거의 동일하게 설정하도록 했기 때문에, 원하지 않는 직류전압이 장시간에 걸쳐 인가되지 않게 되어, 직류전압의 인가에 의한 액정의 특성열화를 방지할 수 있다.
또한, 클럭감시회로를 내장하고 있기 때문에, 종래와 같이 감시회로를 외부에 독립하여 배치한 것에 비해 부품점수를 삭감할 수 있을 뿐만 아니라, 부품을 공통화 할 수 있기 때문에, 생산성의 향상이나 저비용화를 달성할 수 있다.

Claims (17)

  1. 화소전극, 대향전극 및 이들 전극간에 개재된 광변조층을 포함하는 표시화소가 매트릭스형상으로 배치된 표시패널과,
    디지털 영상신호, 클럭신호, 제1전압 및 상기 제1전압 보다도 낮은 제2전압을 입력으로 하고, 상기 클럭신호에 기초하여 상기 디지털 영상신호를 제1아날로그 영상신호로 변환하는 제1 D/A변환회로,
    상기 디지털 영상신호, 상기 클럭신호, 상기 제2전압 및 상기 제2전압 보다도 낮은 제3전압을 입력으로 하고, 상기 클럭신호에 기초하여 상기 디지털 영상신호를 제2아날로그 영상신호로 변환하는 제2 D/A변환회로,
    상기 제1 및 제2 D/A변환회로에 디지털 영상신호 및 클럭신호를 출력하는 구동제어부 및,
    상기 표시패널의 각 화소전극에 상기 제1아날로그 영상신호 및 상기 제2아날로그 영상신호에 기초한 신호전압을 출력하는 데이터선 구동회로부를 구비한 평면표시장치에 있어서,
    상기 제1 및 제2 D/A변환회로는 상기 클럭신호의 정지를 감시하는 클럭 감시부와, 상기 클럭 감시부의 출력에 기초하여 상기 제1 및 제2아날로그 영상신호의 각각을 소정의 중간전압으로 설정하는 선택출력부를 갖춘 동일구조의 회로인 것을 특징으로 하는 평면표시장치.
  2. 제1항에 있어서, 상기 선택출력부는 상기 클럭 감시부의 출력에 기초하여 상기 제1 및 제2아날로그 영상신호를 상기 제2전압으로 설정하는 것을 특징으로 하는 평면표시장치.
  3. 제1항에 있어서, 상기 평면표시장치는 상기 제1 및 제2 D/A변환회로중 어느 한쪽에 포함되는 상기 클럭 감시부로부터의 출력에 기초하여 상기 대향전극에 소정의 상기 중간전압을 공급하는 대향전극 구동회로를 구비하여 구성된 것을 특징으로 하는 평면표시장치.
  4. 제3항에 있어서, 상기 대향전극 구동회로는 상기 제1 및 제 2D/A변환회로중 어느 한쪽에 포함되는 상기 클럭 감시부로부터의 출력에 기초하여 상기 대향전극에 실질적인 제2전압을 공급하는 것을 특징으로 하는 평면표시장치.
  5. 제1항에 있어서, 상기 제1 및 제2 D/A변환회로의 상기 선택출력부는 각각 상기 제1 및 제2 D/A변환회로중 어느 한쪽의 상기 클럭 감시부의 출력에 기초하여 제어되는 것을 특징으로 하는 평면표시장치.
  6. 제1항에 있어서, 상기 제1 및 제2 D/A변환회로의 상기 선택출력부는 각각의 상기 클럭 감시부의 출력에 기초하여 제어되는 것을 특징으로 하는 평면표시장치.
  7. 제1항에 있어서, 상기 클럭 감시부는 구동제어부로부터 공급되는 수평 클럭신호의 정지를 감시하는 것을 특징으로 하는 평면표시장치.
  8. 제7항에 있어서, 상기 구동제어부로부터 공급되는 수평 클럭신호는 기준 클럭신호를 기초로 생성되는 것을 특징으로 하는 평면표시장치.
  9. 제1항에 있어서, 상기 표시패널은 절연성 기판 상에 상기 화소전극 및 상기 데이터선 구동회로부를 일체적으로 포함하는 것을 특징으로 하는 평면표시장치.
  10. 제9항에 있어서, 상기 데이터선 구동회로부는 상기 제1 및 제2아날로그 영상신호를 전송하는 비디오 버스배선, 시프트 레지스터 및 상기 시프트 레지스터의 출력에 기초하여 상기 제1 또는 제2아날로그 영상신호를 샘플링 하는 샘플링수단을 포함하는 것을 특징으로 하는 평면표시장치.
  11. 제10항에 있어서, 상기 데이터선 구동회로부는 반도체층으로서 다결정실리콘이 이용되고 있는 것을 특징으로 하는 평면표시장치.
  12. 제10항에 있어서, 상기 구동제어부는 상기 디지털 영상신호의 배열변환을 행하는 배열변환수단과, 이 배열변환수단의 출력을 상기 제1 또는 제2 D/A변환회로에선택적으로 출력하는 선택출력부를 포함하는 것을 특징으로 하는 평면표시장치.
  13. 절연성 기판상에 배치되는 데이터선 및 게이트선의 교점 부근에 배치되는 스위치소자를 매개로 접속되는 화소전극과, 상기 화소전극에 대향배치되는 대향전극 및, 이들 전극간에 유지되는 광변조층을 포함하는 표시화소를 매트릭스형상으로 배치하여 이루어진 표시영역과,
    클럭신호에 기초하여 외부로부터 입력되는 디지털 영상신호를 아날로그 변환하고, 상기 데이터선에 대응하는 아날로그 영상신호를 출력하는 제1D/A변환회로 및 제2D/A변환회로 및,
    상기 아날로그 영상신호를 대응하는 상기 데이터선으로 출력함과 동시에, 데이터선을 구동하는 데이터선 구동회로를 구비하고,
    상기 제1 및 제2D/A변환회로의 적어도 한쪽은, 상기 클럭신호의 정지를 감시하는 클럭 감시부와, 상기 클럭 감시부의 출력에 기초하여 상기 아날로그 영상신호를 소정 전압으로 설정하는 선택출력부를 구비한 것을 특징으로 하는 평면표시장치.
  14. 제13항에 있어서, 상기 제1D/A변환회로는 기준전압에 대해 정극성의 아날로그신호를 출력하고, 상기 제2D/A변환회로는 상기 기준전압에 대해 부극성의 아날로그신호를 출력하는 것을 특징으로 하는 평면표시장치.
  15. 제14항에 있어서, 상기 선택출력부는 상기 클럭 감시부의 출력에 기초하여 상기 소정 전압을 상기 기준전압으로 설정하는 것을 특징으로 하는 평면표시장치.
  16. 제13항에 있어서, 상기 대향전극은 상기 클럭 감시부의 출력에 기초하여 상기 소정 전압으로 설정되는 것을 특징으로 하는 평면표시장치.
  17. 절연성 기판상에 배치되는 데이터선 및 게이트선의 교점 부근에 배치되는 스위치소자를 매개로 접속되는 화소전극과, 상기 화소전극에 대향배치되는 대향전극 및, 이들 전극간에 유지되는 광변조층을 포함하는 표시화소를 매트릭스형상으로 배치하여 이루어진 표시영역과,
    클럭신호에 기초하여 외부로부터 입력되는 디지털 영상신호를 아날로그 변환하고, 상기 데이터선에 대응하는 아날로그 영상신호를 출력하는 D/A변환회로,
    상기 아날로그 영상신호를 대응하는 상기 데이터선으로 출력함과 동시에, 데이터선을 구동하는 데이터선 구동회로 및,
    상기 클럭신호의 정지를 감시하는 클럭 감시부를 구비하고,
    상기 클럭 감시부로부터의 출력에 기초하여 상기 화소전극 및 상기 대향전극을 거의 동일한 전압으로 설정하는 것을 특징으로 하는 평면표시장치.
KR1019990010538A 1998-03-26 1999-03-26 평면표시장치 KR100324912B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1998-79816 1998-03-26
JP7981698 1998-03-26

Publications (2)

Publication Number Publication Date
KR19990078310A KR19990078310A (ko) 1999-10-25
KR100324912B1 true KR100324912B1 (ko) 2002-02-28

Family

ID=13700737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990010538A KR100324912B1 (ko) 1998-03-26 1999-03-26 평면표시장치

Country Status (3)

Country Link
US (1) US6201523B1 (ko)
KR (1) KR100324912B1 (ko)
TW (1) TW504598B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW564388B (en) 1999-05-11 2003-12-01 Toshiba Corp Method of driving flat-panel display device
JP4166015B2 (ja) * 1999-08-05 2008-10-15 東芝松下ディスプレイテクノロジー株式会社 平面表示装置
JP3777913B2 (ja) * 1999-10-28 2006-05-24 株式会社日立製作所 液晶駆動回路及び液晶表示装置
KR100683519B1 (ko) * 1999-12-23 2007-02-15 엘지.필립스 엘시디 주식회사 액정 패널의 충전 특성 보상회로 및 충전 특성 보상방법
KR100692289B1 (ko) * 2000-02-10 2007-03-09 가부시키가이샤 히타치세이사쿠쇼 화상표시장치
JP3739663B2 (ja) * 2000-06-01 2006-01-25 シャープ株式会社 信号転送システム、信号転送装置、表示パネル駆動装置、および表示装置
JP3965548B2 (ja) * 2001-02-23 2007-08-29 株式会社日立製作所 駆動回路および画像表示装置
KR100790242B1 (ko) * 2001-04-27 2007-12-31 매그나칩 반도체 유한회사 적,녹,청 신호의 미세 조정을 위한 듀얼 모드 디지탈아날로그 변환기
KR100527089B1 (ko) * 2002-11-04 2005-11-09 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 공통전압 조정회로
US7050027B1 (en) * 2004-01-16 2006-05-23 Maxim Integrated Products, Inc. Single wire interface for LCD calibrator
JP4584131B2 (ja) * 2005-04-18 2010-11-17 ルネサスエレクトロニクス株式会社 液晶表示装置及びその駆動回路
KR101165842B1 (ko) * 2005-06-30 2012-07-13 엘지디스플레이 주식회사 모바일용 액정 표시 장치 및 그 구동 방법
US7587464B2 (en) * 2006-03-16 2009-09-08 Exceptional Innovation, Llc Device automation using networked device control having a web services for devices stack
US8725845B2 (en) * 2006-03-16 2014-05-13 Exceptional Innovation Llc Automation control system having a configuration tool
US8001219B2 (en) * 2006-03-16 2011-08-16 Exceptional Innovation, Llc User control interface for convergence and automation system
US7509402B2 (en) * 2006-03-16 2009-03-24 Exceptional Innovation, Llc Automation control system having a configuration tool and two-way ethernet communication for web service messaging, discovery, description, and eventing that is controllable with a touch-screen display
US8155142B2 (en) * 2006-03-16 2012-04-10 Exceptional Innovation Llc Network based digital access point device
US7496627B2 (en) 2006-03-16 2009-02-24 Exceptional Innovation, Llc Automation control system having digital logging
US7966083B2 (en) * 2006-03-16 2011-06-21 Exceptional Innovation Llc Automation control system having device scripting
US8209398B2 (en) * 2006-03-16 2012-06-26 Exceptional Innovation Llc Internet protocol based media streaming solution
US7590703B2 (en) * 2006-03-27 2009-09-15 Exceptional Innovation, Llc Set top box for convergence and automation system
WO2007124453A2 (en) * 2006-04-20 2007-11-01 Exceptional Innovation Llc Touch screen for convergence and automation system
WO2008011218A2 (en) * 2006-05-19 2008-01-24 Exceptional Innovation. Llc Air-cooling system configuration for touch screen
US7667968B2 (en) * 2006-05-19 2010-02-23 Exceptional Innovation, Llc Air-cooling system configuration for touch screen
TWI332757B (en) * 2006-06-14 2010-11-01 Realtek Semiconductor Corp Circuit and method for reducing mismatch between signal converters
US7962130B2 (en) * 2006-11-09 2011-06-14 Exceptional Innovation Portable device for convergence and automation solution
TWI500013B (zh) * 2012-11-22 2015-09-11 Innocom Tech Shenzhen Co Ltd 液晶顯示面板及液晶顯示裝置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07109544B2 (ja) * 1991-05-15 1995-11-22 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置並びにその駆動方法及び駆動装置
DE69221434T2 (de) * 1991-11-15 1997-12-11 Asahi Glass Co Ltd Bildanzeigevorrichtung und Verfahren zu ihrer Steuerung
JP3764504B2 (ja) * 1995-02-28 2006-04-12 ソニー株式会社 液晶表示装置
JP3520131B2 (ja) * 1995-05-15 2004-04-19 株式会社東芝 液晶表示装置
JPH09101506A (ja) * 1995-07-31 1997-04-15 Victor Co Of Japan Ltd 液晶表示装置
JPH09258169A (ja) * 1996-03-26 1997-10-03 Toshiba Corp アクティブマトリクス型液晶表示装置
JPH10153986A (ja) * 1996-09-25 1998-06-09 Toshiba Corp 表示装置
US6091391A (en) * 1998-03-20 2000-07-18 Motorola, Inc. Circuit for producing a contrast voltage signal for a liquid crystal display which uses a differential comparator, capacitors, transmission gates and feedback to reduce quiescent current

Also Published As

Publication number Publication date
KR19990078310A (ko) 1999-10-25
US6201523B1 (en) 2001-03-13
TW504598B (en) 2002-10-01

Similar Documents

Publication Publication Date Title
KR100324912B1 (ko) 평면표시장치
KR100339799B1 (ko) 평면 표시 장치의 구동 방법
US7474306B2 (en) Display panel including a plurality of drivers having common wires each for providing reference voltage
CN1848232B (zh) 用于驱动液晶显示的半导体集成电路
KR100378556B1 (ko) 액정 표시 장치
US9230496B2 (en) Display device and method of driving the same
US20050200591A1 (en) Image display apparatus
US5818406A (en) Driver circuit for liquid crystal display device
KR950019835A (ko) 화상 표시 장치
US6897841B2 (en) Liquid crystal display device and electronic apparatus comprising it
KR100314390B1 (ko) 평면표시장치
KR100200940B1 (ko) 표시장치
US6795050B1 (en) Liquid crystal display device
KR100701137B1 (ko) 액티브 매트릭스형 표시 장치
JP4984337B2 (ja) 表示パネルの駆動回路及び表示装置
US6633284B1 (en) Flat display device
JP4664466B2 (ja) 表示装置
JP2001195033A (ja) 表示装置の検査方法
JP3044037B2 (ja) 平面表示装置
JP3968925B2 (ja) 表示駆動装置
JP2000137459A (ja) 集積回路装置およびそれを用いた液晶表示装置
JP2004309949A (ja) 液晶表示装置
JP2001027887A (ja) 平面表示装置の駆動方法
JP4283172B2 (ja) 液晶電気光学装置
JP2001195034A (ja) アレイ基板及びその検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060131

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee