이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 5는 본 발명의 공통전압 조정회로를 적용하여 제작한 액정표시패널의 전면을 나타낸 도면이다. 여기서 도 2와 동일한 부분에 대해서 동일한 참조부호를 사용한다.
도 6은 본 발명의 공통전압 조정회로를 적용하여 제작한 액정표시패널의 배면을 나타낸 도면이다. 여기서 도 3과 동일한 부분에 대해서 동일한 참조부호를 사용한다.
도 7은 본 발명의 공통전압 조정회로를 적용하여 제작한 다른 실시예의 액정표시패널의 배면을 나타낸 도면이다. 여기서 도 4와 동일한 부분에 대해서 동일한 참조부호를 사용한다.
본 발명의 실시예가 적용된 액정표시패널이 종래의 기술과 다른점은 도 5, 도 6 및 도 7에 나타낸 바와 같이, 액정표시패널의 전면 베젤에 설치되어 있던 가변저항의 값을 조정하기 위한 홈(102)과 게이트-인쇄회로기판(PCB)(110)에 설치되어 있던 가변저항(124)이 제거된다는 것이다.
도 8은 본 발명의 제 1실시예에 따른 공통전압 조정회로를 설명하기 위한 블록도로서, 도시된 바와 같이, 공통전압 조정을 위한 업/다운(UP/DOWN)신호에 응답하여 펄스폭 변조신호(PWM)를 출력하는 펄스신호 발생부(200)와, 펄스신호 발생부(200)로부터의 펄스폭 변조신호(PWM)를 직류레벨로 평활하는 평활부(202)와, 평활부에서 평활된 신호를 소정레벨로 증폭하여 공통전압신호를 출력하는 증폭부(204)로 구성된다.
상기 펄스신호 발생부(200)는 소프웨어적으로 조정이 가능하도록 외부에 두 개의 컨트롤 핀과 출력핀을 구비하며, 이들 컨트롤 핀을 통해 업/다운(UP/DOWN)신호를 입력받고, 출력핀을 통해 펄스폭 변조신호(PWM)를 출력한다.
상기 평활부(202)는 일단을 통해 상기 펄스폭 변조신호를 입력받는 제 3저항(R3)과, 제 3저항(R3)의 타단과 접지사이에 결합된 제 1커패시터(C1)로 구성된다.
상기 증폭부(204)는 반전단자(-)와 출력단 사이에 결합된 제 4저항(R4)과, 반전단자(-)와 접지사이에 결합된 제 5저항(R5)과, 평활부(202)에서 평활된 신호를 비반전단자(+)로 입력받아 소정레벨로 증폭하여 공통전압신호(VCOM)를 출력하는 비반전 증폭기(204a)로 구성된다. 상기 비반전 증폭기(204a)는 통합보드상에서 AVDD전원을 공급받는다.
도 9는 본 발명의 제 1실시예에 따른 펄스폭 변조신호를 나타낸 파형도이고, 도 10은 본 발명의 제 1실시예에 따른 평활신호를 나타낸 도면이고, 도 11은 본 발명의 실시예에 따른 공통전압 조정메뉴를 나타낸 도면이다.
상기와 같이 구성된 본 발명의 제 1실시예에 대한 동작을 도 9 내지 도 11을 참조하여 설명하면 다음과 같다.
먼저, 공통전압 조정을 위한 업/다운키 입력이 있을 경우 업/다운신호(UP/DOWN)가 펄스신호 발생부(200)에 인가되고, 이 업/다운신호(UP/DOWN) 따라 펄스신호 발생부(200)는 펄스폭 변조신호(PWM)를 발생한다.
상기 펄스폭 변조신호(PWM)는 도 9에 나타낸 바와 같이, T1의 주기를 가지며, 공통전압의 레벨을 조정하기 위해서 t0에서 t1구간인 Δt의 변화폭을 가지고, 펄스신호 발생부(200)의 출력핀을 통해 출력된다.
상기 펄스폭 변조신호(PWM)는 공통전압신호(VCOM)가 최적의 값을 갖도록 초기에 t0에서 t1구간의 중간에 오도록 설계된다. 이때 펄스폭 변조신호(PWM)의 듀티비는 50%가 된다. 이와 같이 듀티비를 50%가 공통전압신호(VCOM)의 최적 값이 되도록 증폭부(204)의 제 4저항(R4)과 제 5저항(R5)의 비가 정해진다.
일반적으로, 공통전압신호는 액정표시장치의 편차에 따라 약간씩 달라지기 때문에 조정이 필요하게 되는바, 본 발명의 제 1실시예에서는 도 11의 공통전압 조종메뉴를 액정표시화면에 표시하고, 업/다운키의 누룸에 의해 메뉴상의 표시바가 -측 또는 +측으로 증가 또는 감소하도록 한다. 상기 표시바는 디폴트 값으로 중앙에 위치하게 된다.
그 다음, 상기 펄스폭 변조신호(PWM)는 평활부(202)에 인가되어 평활된다. 도 10에 나타낸 바와 같이, 평활된 신호(VIN)는 펄스폭 변조신호(PWM)의 듀티비가 증가함에 따라 그 DC전압레벨이 증가하고, 펄스폭 변조신호(PWM)의 듀티비가 감소함에 따라 그 DC전압레벨이 감소한다.
그 다음, 상기 평활부(202)에서 평활된 신호(VIN)는 증폭부(204)의 비반전단자(+)에 인가되고, 증폭부(204)는 DC전압레벨의 평활된 신호(VIN)를 공통전압신호(VCOM)로 사용하기에 충분한 레벨로 증폭한다.
본 발명의 제 1실시예에 따라 증폭부(204)의 비반전증폭회로에서는 아래의 수학식 1과 같이 공통전압신호(VCOM)를 발생하며, 이 공통전압신호(VCOM)는 펄스폭 변조신호(PWM)의 듀티비 50%가 공통전압신호의 최적 값이 되도록 증폭부(204)의 제 4저항(R4)과 제 5저항(R5)의 비에 의해 정해진다.
본 발명의 제 1실시예에 따라 상기 펄스폭 변조신호(PWM)의 듀티비는 공통전압신호(VCOM)의 편차범위 이상으로 조절될 수 있다.
도 12는 본 발명의 제 2실시예에 따른 공통전압 조정회로를 설명하기 위한 블록도로서, 도시된 바와 같이, 공통전압 조정을 위한 업/다운신호(UP/DOWN)에 응답하여 동기신호(SCL)와 직렬 디지털 데이터신호(SDA)를 출력하는 데이터 발생부(300)와, 데이터 발생부(300)으로부터의 동기신호(SCL)에 응답하여 직렬 디지털 데이터신호(SDA)를 아날로그신호로 변환하여 출력하는 디지털-아날로그 변환부(302)와, 디지털-아날로그 변환부(302)에 의해 변환된 아날로그신호를 완충하여 공통전압신호를 출력하는 버퍼증폭부(304)로 구성된다.
상기 데이터 발생부(300)는 소프트웨어적으로 조정이 가능하도록 업다운신호를 입력하기 위한 두 개의 컨트롤핀과, 동기신호(SCL)와 직렬 디지털 데이터신호(SDA)를 각각이 출력하기 위한 두 개의 출력핀을 구비한다.
상기 데이터 발생부(300)와 디지털-아날로그 변환부(302) 사이에서 동기신호 전송을 위한 라인에는 전류제한저항인 제 6저항(R6)이 결합되고, 직렬 디지털 데이터신호(SDA)를 전송하기 위한 라인에는 전류제한 저항인 제 7저항(R7)이 결합된다.
상기 버퍼증폭부(304)는 공통전압신호(VCOM)를 반전단자(-)로 피드백하고, 디지털-아날로그 변환부(302)에 의해 변환된 아날로그신호를 비반전단자(+)를 통해 입력받아 완충한 후 공통전압신호(VCOM)를 출력하는 버퍼증폭기(304a)와, 공통전압신호의 교류성분을 제거하기 위해 출력단과 접지사이에 결합된 제 2커패시터(C2)로 구성된다.
상기 버퍼증폭부(304)는 트랜지스터를 사용하여 구성될 수 있으며, 경우에 따라서는 디지털-아날로그 변환부(302)의 출력이 공통전압신호로서 그대로 사용될 수 있다.
도 13은 본 발명의 제 2실시예에 따른 동기신호 및 직렬 디지털 데이터신호를 나타낸 파형도이다.
상기와 같이 구성된 본 발명의 제 2실시예의 동작을 도 13을 참조하여 설명하면 다음과 같다.
먼저, 공통전압조정을 위한 업/다운키 입력이 있을 경우 업/다운신호(UP/DOWN)가 펄스신호 발생부(300)에 인가되고, 이 업/다운신호(UP/DOWN) 따라 펄스신호 발생부(300)는 도 13에 나타낸 바와 같이, 동기신호(SCL)와 직렬 디지털 데이터신호(SDA)를 발생한다.
본 발명의 제 2실시예에서는 디지털-아날로그 변환부(302)의 해상도를 8비트로 하기 때문에 스타트 동기신호(START)와 스톱 동기신호(STOP) 구간에서 발생되는 8비트의 직렬 디지털 데이터신호(SDA)를 디지털-아날로그 변환부(302)에 인가한다. 여기서 해상도를 8비트로 한다는 것은 공통전압신호(VCOM)의 가변가능 레벨을 28개(256단계)로 할 수 있다는 것을 의미한다.
상기 8비트의 직렬 디지털 데이터신호(SDA)의 디폴트 값이 10000000으로 설정되어 있다고 가정하면, 이 상태에서 다운키의 입력이 있을 경우 8비트의 직렬 디지털 데이터신호(SDA)는 점점 감소되는 방향으로 변하여 최종적으로 00000000의 값이 될 것이고, 반면에 업키의 입력이 있을 경우 8비트의 직렬 디지털 데이터신호(SDA)는 점점 증가하는 방향으로 변하여 최종적으로 11111111의 값이 될 것이다.
상기 직렬 디지털 데이터신호(SDA)의 비트수는 공통전압신호(VCOM)의 가변범위에 따라 달라지게 되는 데, 정밀하게 조정해야할 필요가 있을 때는 비트수를 늘려주면 된다. 이때, 비트수는 공통전압신호의 편차범위 이상으로만 조절된다.
그 다음, 도 13에 나타낸 바와 같이, 스타트 동기신호(START)와 스톱 동기신호(STOP) 구간에서 발생된 직렬 디지털 데이터신호(SDA)가 디지털-아날로그 변환부(302)에 입력되면, 디지털-아날로그 변환부(302)는 이 직렬 디지털 데이터신호(SDA)를 아날로그신호로 변환하여 버퍼증폭기(304a)의 비반전단자(+)로 출력한다.
그러면, 버퍼증폭부(304)는 디지털-아날로그 변환부(302)에 의해 변환된 아날로그신호를 유니티 게인(Unity Gain)만큼 증폭하여 공통전압신호로서 출력한다. 이때 출력되는 공통전압신호의 성분중 교류성분은 제 2커패시터(C2)에 의해 걸러진다.
도 14는 본 발명의 제 3실시예에 따른 공통전압 조정회로를 설명하기 위한 블록도로서, 도시된 바와 같이, 공통전압 조정을 위한 업/다운신호(UP/DOWN)에 응답하여 동기신호(PCL)와 병렬 디지털 데이터신호(D0~Dn)를 출력하는 데이터 발생부(400)와, 데이터 발생부(400)로부터의 동기신호(PCL)에 응답하여 병렬 디지털 데이터신호(D0~Dn)를 아날로그신호로 변환하는 디지털-아날로그 변환부(402)와, 디지털-아날로그 변환부(402)에 의해 변환된 아날로그신호를 완충하여 공통전압신호(VCOM)를 출력하는 버퍼증폭부(404)로 구성된다.
상기 데이터 발생부(400)는 소프트웨어적으로 조정이 가능하도록 업다운신호를 입력하기 위한 두 개의 컨트롤핀과, 동기신호(PCL)와 병렬 디지털 데이터신호(D0~Dn)를 각각이 출력하기 위한 n+2개의 출력핀을 구비한다.
상기 데이터 발생부(400)와 디지털-아날로그 변환부(402) 사이에 있어서, 동기신호 전송을 위한 라인에 전류제한 저항인 제 8저항(R8)이 결합되고, 병렬 디지털 데이터신호(D0~Dn)를 전송하기 위한 라인에 전류제한 저항인 복수의 저항(RCL0~RCLn)이 대응하여 결합된다.
상기 버퍼증폭부(404)는 공통전압신호(VCOM)를 반전단자(-)로 피드백하고, 디지털-아날로그 변환부(402)에 의해 변환된 아날로그신호를 비반전단자(+)를 통해 입력받아 완충한 후 공통전압신호(VCOM)를 출력하는 버퍼증폭기(404a)와, 공통전압신호(VCOM)의 교류성분을 제거하기 위해 출력단과 접지사이에 결합된 제 3커패시터(C3)로 구성된다.
본 발명의 제 3실시예에서는 디지털-아날로그 변환부(402)의 해상도를 8비트로 하기 때문에 디지털-아날로그 변환부(402)는 동기신호(PCL)에 응답하여 8비트의 병렬 디지털 데이터신호를 입력받아 아날로그 신호로 변환한다. 여기서 해상도를 8비트로 한다는 것은 공통전압신호(VCOM)의 가변가능 레벨을 28개(256단계)로 할 수 있다는 것을 의미한다.
상기 병렬 디지털 데이터신호(D0~Dn)의 비트수는 공통전압신호(VCOM)의 가변범위에 따라 달라지게 되는 데, 정밀하게 조정해야할 필요가 있을 때는 비트수를 늘려주면 된다. 이때, 비트수는 공통전압신호의 편차범위 이상으로만 조절된다.
상기와 같이 구성된 본 발명의 제 3실시예는 상기 제 2실시예와 유사하지만, 데이터 발생부(400)가 직렬 디지털 데이터신호(SDA) 대신 병렬 디지털 데이터(D0~Dn)를 출력하도록 구성되고, 디지털-아날로그 변환부(402)는 병렬 디지털 데이터(D0~Dn)를 아날로그신호롤 변환하도록 구성된 다는 점에서 큰 차이점이 있다.
도 15는 본 발명의 제 4실시예에 따른 공통전압 조정회로를 설명하기 위한 블록도로서, 도시된 바와 같이, 공통전압조정을 위해 제 1 및 제 2선택신호(C0,C1)의 조합에 따라 동기신호(SCL)와 직렬 디지털 데이터신호(SDA)를 입력받아 저장하고, 상기 제 1 및 제 2선택신호(C0,C1)의 조합에 따라 그 저장된 동기신호(SCL)와 직렬 디지털 데이터신호(SDA)를 출력하는 데이터 저장부(500)와, 상기 동기신호(SCL)에 응답하여 데이터 저장부(500)로부터 상기 직렬 디지털 데이터신호(SDA)를 입력받아 아날로그신호로 변환하는 디지털-아날로그 변환부(502)와, 디지털-아날로그 변환부(502)에 의해 변환된 아날로그신호를 완충하여 공통전압신호(VCOM)를 출력하는 버퍼증폭부(504)로 구성된다.
상기 데이터 저장부(500)는 임의의 데이터를 저장하고, 그 저장된 값을 수정할 수 있으며, 또한 그 저장된 데이터를 직렬 형식의 디지털 데이터로 출력할 수 있도록 두 개의 인에이블단자(W/En, O/En)와, 동기신호(SCL)와 직렬 디지털 데이터신호(SDA)를 대응하여 입력하기 위한 두 개의 입력단자를 구비한다.
상기 인에이블단자(W/En)는 제 1선택신호(C0)를 입력받기 위해 사용되고, 제 9저항(R9)을 경유하여 접지에 결합된다. 상기 인에이블단자(O/En)는 제 2선택신호(C1)를 입력받기 위해 사용되고, 제 10저항(R10)을 경유하여 전원전압(VDD)에 결합된다.
상기 동기신호 입력단자는 전류제한저항이 제 11저항(R11)을 경유하여 디지털-아날로그 변환부(502)와 결합되고, 상기 직렬 디지털 데이터신호(SDA)는 전류제한저항인 제 12저항(R12)을 경유하여 디지털-아날로그 변환부(502)와 결합된다.
상기 동기신호(SCL)는 데이터 저장부(500)에 입력됨과 동시에 디지털-아날로그 변환부(502)에도 입력된다.
상기 버퍼증폭부(504)는 공통전압신호(VCOM)를 반전단자(-)로 피드백하며, 디지털-아날로그 변환부(502)에 의해 변환된 아날로그신호를 비반전단자(+)를 통해 입력받아 완충한 후 공통전압신호(VCOM)를 출력하는 버퍼증폭기(504a)와, 공통전압신호(VCOM)의 교류성분을 제거하기 위해 출력단과 접지사이에 결합된 제 4커패시터(C4)로 구성된다.
상기와 같이 구성된 본 발명의 제 4실시예에서는 4개의 입력신호 즉, 제 1 및 제 2선택신호(C0,C1)와 동기신호(SCL)와 직렬 디지털 데이터신호(SDA)가 데이터 저장부(500)에 인가된다. 이때, 4개의 입력 상태는 아래의 표 1과 같다.
|
테스트 |
기입 |
FIX |
C0 |
L |
L |
NC |
C1 |
L |
H |
NC |
SCL |
CLOCK |
CLOCK |
NC |
SDA |
DATA |
DATA |
NC |
여기서, L은 논리레벨 "로우"상태를, H는 논리레벨 "하이"상태를, NC는 Non Connection 상태를 각각 의미한다.
본 발명의 제 4실시예에 대한 동작을 상기 표 1을 참조하여 설명하면, 먼저, 공통전압의 최적 값을 테스트하기 위한 테스트 모드에서는 제 1선택신호(C0)의 상태가 논리레벨 "로우"이고, 제 2선택신호가 논리레벨 "로우"가 되고, 이때, 데이터 저장부(500)는 쓰기가 되지 않고, 출력도 되지 않는 상태가 된다.
따라서, 테스트 모드시에는 동기신호(SCL)와 직렬 디지털 데이터신호(SDA)는 데이터 저장부(500)로 입력되지 않고 디지털-아날로그 변환부(502)로 바로 입력된 후 아날로그신호로 변환된다.
한편, 외부에서 최적의 직렬 디지털 데이터신호(SDA)가 정해지면, 이 데이터신호를 데이터 저장부(500)에 저장해야되는 데, 이를 위해 표 1의 기입모드를 사용한다. 상기 기입모드에는 제 1선택신호(C0)가 논리레벨 "로우"상태가 되고, 제 2선택신호(C1)가 논리레벨 "하이"상태가 된다. 이 경우 데이터 저장부(500)는 쓰기는 가능하지만 출력이 되지 않는 상태가 된다.
그 다음, 데이터의 입력이 완료된 상태에서 액정표시장치를 제작한 후 4개의 입력을 "오픈"시키면, 본 발명의 제 4실시예는 표 1에 나타낸 바와 같이, FIX모드가 된다. 이 FIX모드에서는 제 1 및 제 2선택신호(C0,C1)와, 동기신호(SCL)와 직렬 디지털 데이터신호(SDA)를 입력하기 위한 입력단자가 "NC"상태가 된다. 이 경우 데이터 저장부(500)는 제 9저항(R9) 및 제 10저항(R10)에 의해서 쓰기는 금지되고, 출력만 가능한 상태가 된다.
따라서, FIX모드에서는 데이터 저장부(500)에 저장된 직렬 디지털 데이터신호(SDA)가 아날로그-디지털 변환 및 증폭 과정을 거쳐서 최적의 공통전압신호(VCOM)로 출력된다.
본 발명의 제 4실시예에서 디지털-아날로그 변환부(502)와, 버퍼증폭부(504)의 동작은 상기 제 2실시예와 동일하므로, 이하 그 상세한 설명은 생략하기로 한다.
도 16은 본 발명의 제 5실시예에 따른 공통전압 조정회로를 설명하기 위한 블록도로서, 도시된 바와 같이, 공통전압조정을 위해 제 1 및 제 2선택신호(C0,C1)의 조합에 따라 동기신호(PCL)와 병렬 디지털 데이터신호(D0~Dn)를 입력받아 저장하고, 제 1 및 제 2선택신호(C0,C1)의 조합에 따라 그 저장된 동기신호(PCL)와 병렬 디지털 데이터신호(D0~Dn)를 출력하는 데이터 저장부(600)와, 상기 동기신호(PCL)에 응답하여 데이터 저장부(600)로부터 상기 병렬 디지털 데이터신호(D0~Dn)를 입력받아 아날로그신호로 변환하는 디지털-아날로그 변환부(602)와, 디지털-아날로그 변환부(602)에 의해 변환된 아날로그신호를 완충하여 공통전압신호(VCOM)를 출력하는 버퍼증폭부(604)로 구성된다.
상기 데이터 저장부(600)는 임의의 데이터를 저장하고, 그 저장된 값을 수정할 수 있으며, 또한 그 저장된 데이터를 직렬 형식의 디지털 데이터로 출력할 수 있도록 두 개의 인에이블단자(W/En, O/En)와, 동기신호(PCL)와 병렬 디지털 데이터신호(D0~Dn)를 대응하여 입력하기 위한 복수의 입력단자를 구비한다.
상기 인에이블단자(W/En)는 제 1선택신호(C0)를 입력받기 위해 사용되고, 제 13저항(R13)을 경유하여 접지에 결합된다. 상기 인에이블단자(O/En)는 제 2선택신호(C1)를 입력받기 위해 사용되고, 제 14저항(R14)을 경유하여 전원전압(VDD)에 결합된다.
상기 동기신호 입력단자는 전류제한저항인 제 15저항(R15)을 경유하여 디지털-아날로그 변환부(602)와 결합되고, 상기 병렬 디지털 데이터신호(D0~Dn)는 전류제한저항인 복수의 저항(RCL0'~RCLn')을 경유하여 디지털-아날로그 변환부(602)와 결합된다.
상기 동기신호(PCL)는 데이터 저장부(600)에 입력됨과 동시에 디지털-아날로그 변환부(602)에도 입력된다.
상기 버퍼증폭부(604)는 공통전압신호(VCOM)를 반전단자(-)로 피드백하며, 디지털-아날로그 변환부(602)에 의해 변환된 아날로그신호를 비반전단자(+)를 통해 입력받아 완충한 후 상기 공통전압신호(VCOM)를 출력하는 버퍼증폭기(604a)와, 상기 공통전압신호(VCOM)의 교류성분을 제거하기 위해 출력단과 접지사이에 결합된 제 5커패시터(C5)로 구성된다.
상기와 같이 구성된 본 발명의 제 5실시예에서는 제 1 및 제 2선택신호(C0,C1)와 동기신호(SCL)와 병렬 디지털 데이터신호(D0~Dn)가 데이터 저장부(500)에 인가된다. 이때 상기 신호들의 입력 상태는 아래의 표 2와 같다.
|
테스트 |
기입 |
FIX |
C0 |
L |
L |
NC |
C1 |
L |
H |
NC |
PCL |
CLOCK |
CLOCK |
NC |
D0 |
DATA |
DATA |
NC |
D1 |
DATA |
DATA |
NC |
D2 |
DATA |
DATA |
NC |
… |
… |
… |
… |
Dn |
DATA |
DATA |
NC |
여기서, L은 논리레벨 "로우"상태를, H는 논리레벨 "하이"상태를, NC는 Non Connection 상태를 각각 의미한다.
본 발명의 제 5실시예에 대한 동작을 상기 표 2을 참조하여 설명하면, 먼저, 공통전압의 최적 값을 테스트하기 위한 테스트 모드에서는 제 1선택신호(C0)의 상태가 논리레벨 "로우"이고, 제 2선택신호가 논리레벨 "로우"가 되고, 이때, 데이터 저장부(600)는 쓰기가 되지 않고, 출력도 되지 않는 상태가 된다.
따라서, 테스트 모드시에는 동기신호(PCL)와 병렬 디지털 데이터신호(D0~Dn)는 데이터 저장부(600)로 입력되지 않고 디지털-아날로그 변환부(602)로 바로 입력된 후 아날로그신호로 변환된다.
한편, 외부에서 최적의 병렬 디지털 데이터신호(D0~Dn)가 정해지면, 이 데이터신호를 데이터 저장부(600)에 저장해야되는 데, 이를 위해 표 2의 기입모드를 사용한다. 상기 기입모드에는 제 1선택신호(C0)가 논리레벨 "로우"상태가 되고, 제 2선택신호(C1)가 논리레벨 "하이"상태가 된다. 이 경우 데이터 저장부(600)는 쓰기는 가능하지만 출력이 되지 않는 상태가 된다.
그 다음, 기입모드가 완료된 상태에서 액정표시장치를 제작한 후 4개의 입력을 "오픈"시키면, 본 발명의 제 5실시예는 표 2에 나타낸 바와 같이, FIX모드가 된다. 이 FIX모드에서는 제 1 및 제 2선택신호(C0,C1)와, 동기신호(PCL)와 병렬 디지털 데이터신호(D0~Dn)를 입력하기 위한 입력단자들이 "NC"상태가 된다. 이 경우 데이터 저장부(500)는 제 13저항(R13) 및 제 14저항(R14)에 의해서 쓰기는 금지되고, 출력만 가능한 상태가 된다.
본 발명의 제 5실시예에서 디지털-아날로그 변환부(602)와, 버퍼증폭부(604)의 동작은 상기 제 2실시예와 동일하므로, 이하 그 상세한 설명은 생략하기로 한다.
도 17은 본 발명의 제 6실시예에 따른 공통전압 조정회로를 설명하기 위한 블록로서, 도시된 바와 같이, 제 1 및 제 2선택신호(C0,C1)와 펄스폭 변조신호(PWM)를 입력받고, 상기 제 1 및 제 2선택신호(C0,C1)의 조합에 따라 상기 펄스폭 변조신호(PWM)를 저장하거나 출력하는 데이터 저장부(700)와, 테스트모드시 외부에서 입력되는 펄스폭 변조신호(PWM)를 직류레벨로 평활하고, 기입모드시 데이터 저장부(700)에서 입력되는 펄스폭 변조신호(PWM)를 직류레벨로 평활하는 평활부(702)와, 평활부(702)에서 평활된 신호를 소정레벨로 증폭하여 공통전압신호(VCOM)를 출력하는 증폭부(704)로 구성된다.
상기 데이터 저장부(700)는 임의의 데이터를 저장하고, 그 저장된 값을 수정할 수 있으며, 또한 그 저장된 데이터를 직렬 형식의 디지털 데이터로 출력할 수 있도록 두 개의 인에이블단자(W/En, O/En)와, 펄스폭 변조신호(PWM)을 입력 또는 출력하기 위한 입/출력 단자를 구비한다.
상기 기입 인에이블단자(W/En)는 제 1선택신호(C0)를 입력받기 위해 사용되고, 제 16저항(R16)을 경유하여 접지에 결합된다. 상기 출력 인에이블단자(O/En)는 제 2선택신호(C1)를 입력받기 위해 사용되고, 제 17저항(R17)을 경유하여 전원전압(VDD)에 결합된다.
상기 평활부(702)는 일단을 통해 외부 또는 데이터 저장부(700)로부터 펄스폭 변조신호(PWM)신호를 입력받는 제 18저항(R18)과, 제 18저항(R18)의 타단과 접지사이에 결합된 제 6커패시터(C6)로 구성된다.
상기 증폭부(704)는 반전단자(-)와 출력단 사이에 결합된 제 19저항(R4)과, 반전단자(-)와 접지사이에 결합된 제 20저항(R20)과, 평활부(702)에서 평활된 신호를 비반전단자(+)로 입력받아 소정레벨로 증폭하여 공통전압신호(VCOM)를 출력하는 비반전 증폭기(704a)로 구성된다. 상기 비반전 증폭기(704a)는 통합보드상에서 AVDD전원을 공급받는다.
상기와 같이 구성된 제 6실시예는 3개의 입력신호 즉, 제 1 및 제 2선택신호(C0,C1)와 펄스폭 변조신호(PWM)가 데이터 저장부(700)에 인가된다. 이때, 3개의 입력신호의 상태는 아래의 표 3과 같다.
|
테스트 |
기입 |
FIX |
C0 |
L |
L |
NC |
C1 |
L |
H |
NC |
PWM |
PULSE |
PULSE |
NC |
여기서, L은 논리레벨 "로우"상태를, H는 논리레벨 "하이"상태를, NC는 Non Connection 상태를 각각 의미한다.
본 발명의 제 6실시예의 동작을 상기 표 3을 참조하여 설명하면, 먼저 공통전압의 최적 값을 테스트하기 위한 테스트모드에서는 제 1선택신호(C0)의 상태가 논리레벨 "로우"이고, 제 2선택신호가 논리레벨 "로우"가 되고, 데이터 저장부(700)는 쓰기가 되지 않고 출력도 되지 않는 상태가 된다.
따라서, 테스트모드시에는 펄스폭 변조신호(PWM)는 데이터 저장부(700)로 입력되지 않고 디지털-아날로그 변환부(702)로 바로 입력된 후 아날로그신호로 변환된다.
한편, 외부에서 최적인 펄스폭 변조신호(PWM)의 듀티비가 정해지면, 이 데이터신호를 데이터 저장부(700)에 저장해야되는 데, 이를 위해 표 3의 기입모드를 적용한다. 상기 기입모드에는 제 1선택신호(C0)가 논리레벨 "로우"상태가 되고, 제 2선택신호(C1)가 논리레벨 "하이"상태가 된다. 이 경우 데이터 저장부(700)는 쓰기는 가능하지만 출력이 되지 않는 상태가 된다.
그 다음, 기입모드가 완료된 상태에서 액정표시장치를 제작한 후 4개의 입력을 "오픈"시키면, 본 발명의 제 6실시예는 표 3에 나타낸 바와 같이, FIX모드가 된다. 이 FIX모드에서는 제 1 및 제 2선택신호(C0,C1)와 펄스폭 변조신호(PWM)를 입력하기 위한 입력단자들이 "NC"상태가 된다. 이 경우 데이터 저장부(700)는 제 16저항(R16) 및 제 17저항(R17)에 의해서 쓰기는 금지되고, 출력만 가능한 상태가 된다.
따라서, FIX모드에서는 데이터 저장부(700)에 저장된 펄스폭 변조신호(PWM)가 아날로그-디지털 변환 및 증폭 과정을 거쳐서 최적의 공통전압신호(VCOM)로 출력된다.
도 18은 본 발명의 제 1실시예를 적용하여 구현한 공통전압 조정회로이고, 도 19는 도 18의 노드별 측정데이터를 나타낸 도면이고, 도 20 내지 도 27는 도 18의 노드별 측정파형을 나타낸 파형이다. 여기서 노드(a)에서의 측정값은 펄스폭 변조신호의 듀티비를, 노드(b)에서의 측정값은 평활 DC값을, 노드(C)에서의 측정값은 공통전압신호 값을 각각 나타낸다.
도 20은 공통전압조정 메뉴값이 00일때의 노드(a,b,c)에서의 측정파형을 나타낸 파형도로서, 주파수는 167.127㎑이고, 듀티비는 45.18%이고, 평활 DC값은 1.508V이고, 공통전압신호 값은 3.676V이다.
도 21은 공통전압조정 메뉴값이 01일때의 노드(a,b,c)에서의 측정파형을 나타낸 파형도로서, 주파수는 167.087㎑이고, 듀티비는 45.55%이고, 평활 DC값은 1.518V이고, 공통전압신호 값은 3.704V이다.
도 22는 공통전압조정 메뉴값이 02일때의 노드(a,b,c)에서의 측정파형을 나타낸 파형도로서, 주파수는 167.115㎑이고, 듀티비는 45.30%이고, 평활 DC값은 1.548V이고, 공통전압신호 값은 3.766V이다..
도 23은 공통전압조정 메뉴값이 03일때의 노드(a,b,c)에서의 측정파형을 나타낸 파형도로서, 주파수는 167.051㎑이고, 듀티비는 46.72%이고, 평활 DC값은 1.556V이고, 공통전압신호 값은 3.794V이다.
도 24는 공통전압조정 메뉴값이 04일때의 노드(a,b,c)에서의 측정파형을 나타낸 파형도로서, 주파수는 167.176㎑이고, 듀티비는 47.07%이고, 평활 DC값은 1.571V이고, 공통전압신호 값은 3.831V이다.
도 25는 공통전압조정 메뉴값이 05일때의 노드(a,b,c)에서의 측정파형을 나타낸 파형도로서, 주파수는 167.176㎑이고, 듀티비는 47.13%이고, 평활 DC값은 1.566V이고, 공통전압신호 값은 3.834V이다.
도 26은 공통전압조정 메뉴값이 06일때의 노드(a,b,c)에서의 측정파형을 나타낸 파형도로서, 주파수는 167.176㎑이고, 듀티비는 47.51%이고, 평활 DC값은 1.580V이고, 공통전압신호 값은 3.861V이다.
도 27은 공통전압조정 메뉴값이 07일때의 노드(a,b,c)에서의 측정파형을 나타낸 파형도로서, 주파수는 167.156㎑이고, 듀티비는 47.94%이고, 평활 DC값은 1.590V이고, 공통전압신호 값은 3.895V이다.