JP2004157519A - 液晶表示装置の共通電圧調整回路 - Google Patents

Abstract

【課題】可変抵抗等の別途のハードウェアを追加することなく、液晶周辺主ボードで生成する剰余パルス幅変調信号を用いて共通電圧をソフトウェア的に調整可能にすることにより、前記共通電圧の修正を容易にし、破損の危険性を減らし、製造コストを低減できる、液晶表示装置の共通電圧調整回路を供する。
【解決手段】共通電圧の調整のためのアップ／ダウン信号に応答してパルス幅変調信号を出力するパルス信号発生手段と、前記パルス信号発生手段からのパルス幅変調信号を直流レベルに平滑する平滑手段と、前記平滑手段で平滑された信号を所定レベルで増幅して共通電圧信号を出力する増幅手段と、を備えることを特徴とする。
【選択図】図８

Description

本発明は、液晶表示装置の共通電圧調整回路に係り、特に、共通電圧をソフトウェア的に調整することができる液晶表示装置の共通電圧調整回路に関するものである。

一般に、ＴＦＴ−ＬＣＤは、画素電極と共通電極との間に形成されるキャパシタの充・放電を通じて液晶の配向を変化させて光透過率を調節することにより、画像を表示する装置である。前記画素電極には、データラインとスイッチングの役目を行なうＴＦＴを通じて信号電圧が印加され、前記共通電極には共通電圧が印加されるが、フリッカー（Ｆｌｉｃｋｅｒ）の発生を最小化するために、共通電圧は共通電圧調整回路により既設定された値に微細調整される。

図１は、従来技術に係る液晶表示装置の共通電圧調整回路を示す回路図であって、図示のように、電源供給段と接地との間に直列結合された第１、第２の抵抗及び可変抵抗（Ｒ１、Ｒ２、ＶＲ１）からなり、電源電圧を分配する電圧分配部１０と、出力段と接地との間に結合されたキャパシタ（Ｃ１）とを有し、可変抵抗（ＶＲ１）により調整された分配電圧を基準電圧として非反転入力段（＋）を通じて入力され、出力信号（ＶＣＯＭ）を反転入力段（−）にフィードバックし、前記調整された分配電圧を緩衝した後、共通電圧信号（ＶＣＯＭ）として出力するバッファ増幅器２０とからなる。

図２は、図１の回路を適用して製作した液晶表示パネルの前面を示す図であって、参照符号１００は液晶表示パネルの前面ベーゼルの幅を示し、１０２は可変抵抗値を調整するための溝を示す。

図３は、図１の回路を適用して製作した液晶表示パネルの背面を示す図であって、図示のように、液晶表示パネルのデータラインを駆動するためのソース・ドライブＩＣ１０４と、液晶表示パネルのゲートラインを駆動するためのゲート・ドライブＩＣ１０６と、ソース・ドライブＩＣ１０４に電源及び駆動信号を供給するソース印刷回路基板ＰＣＢ１０８と、ゲート・ドライブＩＣ１０６に電源及び駆動信号を供給するゲート印刷回路基板ＰＣＢ１１０と、ソース印刷回路基板ＰＣＢ１０８とゲート印刷回路基板ＰＣＢ１１０とを連結させるための第１のケーブル１１２と、ＬＶＤＳ、ＴＴＬ及びＴＭＤＳ等の入力映像信号をディジタル形態に変換し、分解能を調整するためのインタフェース回路と液晶表示パネルを駆動するための液晶駆動回路とが一体化された液晶周辺主ボード（以下、「統合ボード」という）１１４と、統合ボード１１４とソース印刷回路基板ＰＣＢ１０８とを連結させるための第２のケーブル１１６と、液晶表示装置のバックライトを駆動するためのインバータ１１８とを示し、統合ボード１１４に映像信号を入力するためのコネクタ１２０と、統合ボード１１４とインバータ１１８とを連結する第３のケーブル１２２と、共通電圧の微細調整のために使用される可変抵抗１２４とが含まれている。

図４は、図１の回路を適用して製作した液晶表示パネルの他の実施形態を示す図であって、前記インタフェース回路とインバータを省略して、液晶表示パネルの背面を簡略に示す図である。図３に示す構成と同一部分に対し、同一参照符号を使用する。

従来の共通電圧調整回路は、図２及び図３に示すように、ゲート印刷回路基板ＰＣＢ１１０に搭載される。統合ボード１１４は、電源電圧（ＡＶＤＤ）を発生するブロックを含み、電源電圧（ＡＶＤＤ）を第２のケーブル１１６を通じてソース印刷回路基板ＰＣＢ１０８及びゲート印刷回路基板ＰＣＢ１１０に供給する。ここで、電源電圧（ＡＶＤＤ）は、共通電圧調整回路の出力である共通電圧（ＶＣＯＭ）のレベルより十分に大きい値の電源である。

図２及び図３を参照して、従来の共通電圧調整回路の動作を簡略に説明すると、先ず、統合ボード１１４から発生された電源電圧（ＡＶＤＤ）が共通電圧調整回路に供給されると、電圧分配部１０は、可変抵抗（ＶＲ１）により設定された値に依存して第１及び第２の抵抗（Ｒ１、Ｒ２）と可変抵抗（ＶＲ１）により電源電圧（ＡＶＤＤ）を分配し、その分配された電圧を基準電圧としてバッファ増幅器２０に入力する。そうすると、バッファ増幅器２０は前記基準電圧をユニティゲイン（Ｕｎｉｔｙ ｇａｉｎ）分だけ増幅して安定した共通電圧信号（ＶＣＯＭ）を出力する。

従来の共通電圧調整回路では、安定した共通電圧信号を出力するための手段として、値段の安いトランジスタのような部品を使用することもあり、可変抵抗の出力を直接に共通電圧信号として用いることもある。

前記のような従来の共通電圧調整回路を適用して液晶表示装置を製作する場合、図２及び図３に示すように、可変抵抗値を調整するための溝をパネルの前面に、または、場合によってはパネルの背面に設けなければならないので、液晶表示装置の設計に際して、ベーゼルの幅を狭く設計しなければならない場合、制約を伴い、ゲート印刷回路基板のない液晶表示装置を具現する場合、可変抵抗の位置をソース印刷回路基板に移さなければならないので、機構設計に困難が生じることになる。

また、従来の共通電圧調整回路を適用して液晶表示装置を製作する場合、可変抵抗の精度に伴う微細調整に困難が生じ、機構的な不都合により可変抵抗が破損される不良が生じることもあり、そして、可変抵抗を使用することにより製造コストが増加することになる。

また、従来の共通電圧調整回路を適用して液晶表示装置を製作する場合、共通電圧の調整の完了の後、前記液晶表示装置を用いて、モニター等のような完全なディスプレイ装置として製作すると、今後前記ディスプレイ装置を分解しない限り、共通電圧の再調整が不可能になるという短所がある。

特開２００２−３４１８３２号公報

従って、本発明は、前記の問題を解決するために、可変抵抗等の別途のハードウェアを追加することなく、統合ボード（液晶周辺主ボード）で生成する剰余パルス幅変調信号を用いて共通電圧をソフトウェア的に調整可能にすることにより、前記共通電圧の修正を容易にし、破損の危険性を減らし、製造コストを低減できる、液晶表示装置の共通電圧調整回路を供することを目的とする。

前記の目的を達成するため、本発明の請求項１に係る液晶表示装置の共通電圧調整回路は、特に第１の実施形態に係り、共通電圧の調整のためのアップ／ダウン信号に応答してパルス幅変調信号を出力するパルス信号発生手段と、前記パルス信号発生手段からのパルス幅変調信号を直流レベルに平滑する平滑手段と、前記平滑手段で平滑された信号を所定レベルで増幅して共通電圧信号を出力する増幅手段と、を備えることを特徴とする。

好ましくは請求項２に係り、前記平滑手段は、一端を通じて前記パルス幅変調信号を入力する第３の抵抗と、前記第３の抵抗の他端と接地との間に結合された第１のキャパシタと、からなることを特徴とする。

好ましくは請求項３に係り、前記増幅手段は、反転端子と出力段との間に結合された第４の抵抗と、反転端子と接地との間に結合された第５の抵抗と、前記平滑手段で平滑された信号を非反転端子として入力して所定レベルに増幅して共通電圧信号を出力する非反転増幅器と、からなることを特徴とする。

前記の目的を達成するため、本発明の請求項４に係る液晶表示装置の共通電圧調整回路は、特に第２の実施形態に係り、共通電圧の調整のためのアップ／ダウン信号に応答して同期信号と直列ディジタルデータ信号とを出力するデータ発生手段と、前記データ発生手段からの同期信号に応答して前記直列ディジタルデータ信号をアナログ信号に変換するディジタル・アナログ変換手段と、前記ディジタル・アナログ変換手段により変換されたアナログ信号を緩衝して共通電圧信号を出力するバッファ増幅手段と、を備えることを特徴とする。

好ましくは請求項５に係り、前記バッファ増幅手段は、前記共通電圧信号を反転端子にフィードバックし、前記ディジタル・アナログ変換手段により変換されたアナログ信号を非反転端子を通じて入力して緩衝した後、前記共通電圧信号を出力するバッファ増幅器と、前記共通電圧信号の交流成分を除去するために、出力段と接地との間に結合された第２のキャパシタと、を備えることを特徴とする。

前記の目的を達成するため、特に第３の実施形態に係り、本発明の請求項６に係る液晶表示装置の共通電圧調整回路は、共通電圧の調整のためのアップ／ダウン信号に応答して同期信号と並列ディジタルデータ信号を出力するデータ発生手段と、前記データ発生手段からの同期信号に応答して前記並列ディジタルデータ信号をアナログ信号に変換するディジタル・アナログ変換手段と、前記ディジタル・アナログ変換手段により変換されたアナログ信号を緩衝して共通電圧信号を出力するバッファ増幅手段と、を備えることを特徴とする。

好ましくは請求項７に係り、前記バッファ増幅信号は、前記共通電圧信号を反転端子にフィードバックし、前記ディジタル・アナログ変換手段により変換されたアナログ信号を非反転端子を通じて入力して緩衝した後、前記共通電圧信号を出力するバッファ増幅器と、前記共通電圧信号の交流成分を除去するために、出力段と接地との間に結合された第３のキャパシタと、を備えることを特徴とする。

前記の目的を達成するため、本発明の請求項８に係る液晶表示装置の共通電圧調整回路は、共通電圧の調整のために、第１及び第２の選択信号と同期信号と直列ディジタルデータ信号とを入力とし、前記第１及び第２の選択信号の組合せにより、前記同期信号と直列ディジタルデータ信号とを格納または出力するデータ格納手段と、前記データ格納手段の出力の場合、前記データ格納手段から供給される同期信号に応答して前記データ格納手段からの直列ディジタルデータ信号をアナログ信号に変換し、前記データ格納手段の書込み及び出力禁止の場合、外部から入力される同期信号に応答して外部から入力される直列ディジタルデータ信号をアナログ信号に変換するディジタル・アナログ変換手段と、前記ディジタル・アナログ変換手段により変換されたアナログ信号を緩衝して共通電圧信号を出力するバッファ増幅手段と、を備えることを特徴とする。

好ましくは、特に本発明の第４の実施形態に係り、共通電圧の調整のために、同期信号と直列ディジタルデータ信号と第１及び第２の選択信号とを入力して、前記同期信号と直列ディジタルデータ信号と第１及び第２の選択信号との組合せによりデータを格納または出力するデータ格納手段と、前記同期信号に応答して前記データ格納手段から前記直列ディジタルデータ信号を入力してアナログ信号に変換するディジタル・アナログ変換手段と、前記ディジタル・アナログ変換手段により変換されたアナログ信号を緩衝して共通電圧信号を出力するバッファ増幅手段とを備えることを特徴とする。

好ましくは請求項９に係り、前記データ格納手段は、前記第１及び第２の選択信号がディスエーブルされる場合、書込み及び読取りが禁止されることを特徴とする。

好ましくは請求項１０に係り、前記データ格納手段は、前記第１の選択信号がディスエーブルされ、前記第２の選択信号がイネーブルされる場合、書込みのみが可能な状態になることを特徴とする。

好ましくは請求項１１に係り、前記データ格納手段は、前記同期信号と直列ディジタルデータ信号と第１及び第２の選択信号との入力をオープンの場合、出力のみが可能な状態になることを特徴とする。

好ましくは請求項１２に係り、前記バッファ増幅手段は、前記共通電圧信号を反転端子にフィードバックし、前記ディジタル・アナログ変換手段により変換されたアナログ信号を非反転端子を通じて入力して緩衝した後、前記共通電圧信号を出力するバッファ増幅器と、前記共通電圧信号の交流成分を除去するために、出力段と接地との間に結合された第４のキャパシタと、を備えることを特徴とする。

好ましくは請求項１３に係り、前記直列ディジタルデータ信号のビット数は、前記共通電圧信号の偏差範囲以上に調節することができることを特徴とする。

前記の目的を達成するため、本発明の請求項１４に係る液晶表示装置の共通電圧調整回路は、共通電圧の調整のために、同期信号と並列ディジタルデータ信号と第１及び第２の選択信号とを入力とし、前記第１及び第２の選択信号の組合せにより、前記同期信号及び並列ディジタルデータ信号を格納または出力するデータ格納手段と、前記データ格納手段の書込み及び出力禁止の場合、外部から入力される同期信号に応答して外部から入力される並列ディジタルデータ信号をアナログ信号に変換し、前記データ格納手段の出力の場合、前記データ格納手段から供給する同期信号に応答して前記データ格納手段からの並列ディジタルデータ信号をアナログ信号に変換するディジタル・アナログ変換手段と、前記ディジタル・アナログ変換手段により変換されたアナログ信号を緩衝して共通電圧信号を出力するバッファ増幅手段と、を備えることを特徴とする。

好ましくは、特に本発明の第５の実施形態に係り、共通電圧の調整のために、同期信号と並列ディジタルデータ信号と第１及び第２の選択信号とを入力し、前記同期信号と並列ディジタルデータ信号と第１及び第２の選択信号との組合せによりデータを格納または出力するデータ格納手段と、前記同期信号に応答して前記データ格納手段から前記直列ディジタルデータ信号を入力してアナログ信号に変換するディジタル・アナログ変換手段と、前記ディジタル・アナログ変換手段により変換されたアナログ信号を緩衝して共通電圧信号を出力するバッファ増幅手段とを備えることを特徴とする。

好ましくは請求項１５に係り、前記データ格納手段は、前記第１及び第２の選択信号が共に論理レベル“ロウ”状態である場合、書込み及び読取りが禁止されることを特徴とする。

好ましくは請求項１６に係り、前記データ格納手段は、前記第１の選択信号が、論理レベル“ロウ”状態であり、前記第２の選択信号が論理レベル“ハイ”状態である場合、書込みのみが可能な状態になることを特徴とする。

好ましくは請求項１７に係り、前記データ格納手段は、前記同期信号と並列ディジタルデータ信号と第１及び第２の選択信号との入力をオープンの場合、出力のみが可能な状態になることを特徴とする。

好ましくは請求項１８に係り、前記ディジタル・アナログ変換手段は、前記第１及び第２の選択信号が論理レベル“ロウ”状態である場合、外部から入力される同期信号及び並列ディジタルデータ信号を入力してアナログ信号を生成することを特徴とする。

好ましくは請求項１９に係り、前記バッファ増幅手段は、前記共通電圧信号を反転端子にフィードバックし、前記ディジタル・アナログ変換手段により変換されたアナログ信号を非反転端子を通じて入力して緩衝した後、前記共通電圧信号を出力するバッファ増幅器と、前記共通電圧信号の交流成分を除去するために、出力段と接地との間に結合された第５のキャパシタと、を備えることを特徴とする。

好ましくは請求項２０に係り、前記並列ディジタルデータ信号のビット数は、前記共通電圧信号の偏差範囲以上に調節することができることを特徴とする。

前記の目的を達成するため、本発明の請求項２１に係る液晶表示装置の共通電圧調整回路は、第１及び第２の選択信号とパルス幅変調信号とを入力して、前記第１及び第２の選択信号の組合せにより、前記パルス幅変調信号を格納または出力するデータ格納手段と、
テストモードの場合、外部から入力されるパルス幅変調信号を直流レベルに平滑し、書込みモードの場合、データ格納部から入力されるパルス幅変調信号を直流レベルに平滑する平滑手段と、前記平滑部で平滑された信号を所定レベルに増幅して共通電圧信号を出力する増幅手段と、を備えることを特徴とする。

好ましくは、特に本発明の第６の実施形態に係り、第１及び第２の選択信号とパルス幅変調信号とを入力して、前記第１及び第２の選択信号の組合せにより、前記パルス幅変調信号を格納または出力するデータ格納手段と、
前記データ格納手段から前記パルス幅変調信号を入力して直流レベルに平滑する平滑手段と、前記平滑部で平滑された信号を所定レベルに増幅して共通電圧信号を出力する増幅手段と、を備えることを特徴とする。

好ましくは請求項２２に係り、前記平滑手段は、一端を通じて前記格納手段及び外部からのパルス幅変調信号を入力する第１８の抵抗と、前記第３の抵抗の他端と接地との間に結合された第６のキャパシタと、からなることを特徴とする。

好ましくは請求項２３に係り、前記増幅手段は、反転端子と出力段との間に結合された第１９の抵抗と、反転端子と接地との間に結合された第２０の抵抗と、前記平滑手段で平滑された信号を非反転端子に入力されて所定のレベルに増幅して、前記出力段を通じて共通電圧信号を出力する非反転増幅器と、からなることを特徴とする。

好ましくは請求項２４に係り、前記パルス幅変調信号は、共通電圧信号の出力が最適値となるように、デューティ比が５０％に設定されることを特徴とする。

好ましくは請求項２５に係り、前記パルス幅変調信号のデューティ比は、前記共通電圧信号の偏差範囲以上に調節することができることを特徴とする。

本発明によれば、統合ボードで生成する剰余パルス幅変調信号を用いて別途ハードウェアを追加することなく、共通電圧をソフトウェア的に調整できるようにすることにより、液晶表示装置の組立後であっても、その共通電圧の修正が容易にできる、という効果がある。

また、本発明によれば、共通電圧を微細調整するため、可変抵抗を使用する代わりに、統合ボードで生成する剰余パルス幅変調信号を用いて調整できるようにすることにより、破損の危険性を減らし、製造コストを低減できるという、別のの効果がある。

また、本発明によれば、液晶表示パネルの前面ベーゼルに設けられていた、可変抵抗の値を調整するための溝とゲート印刷回路基板に設けられていた可変抵抗とを除去することができるので、ゲート印刷回路基板やソース印刷回路のない製品を設計する場合も、その自由度が向上するという、又別の効果がある。

以下、添付の図面を参照しながら本発明の望ましい実施形態をより詳細に説明する。

図５は、本発明による共通電圧調整回路を適用して製作した液晶表示パネルの前面を示す図である。ここで、図２と同一の部分に対しては同一参照符号を使用する。

図６は、本発明による共通電圧調整回路を適用して製作した液晶表示パネルの背面を示す図である。ここで、図３と同一の部分に対しては同一参照符号を使用する。

図７は、本発明による共通電圧調整回路を適用して製作した、他の実施形態の液晶表示パネルの背面を示す図である。ここで、図４と同一の部分に対しては同一参照符号を使用する。

本発明による共通電圧調整回路を適用して製作した液晶表示パネルが、従来の技術によるものと異なる点は、図５、図６及び図７に示すように、液晶表示パネルの前面ベーゼルに設けられていた、可変抵抗の値を調整するための溝１０２とゲート印刷回路基板ＰＣＢ１１０に設けられていた可変抵抗１２４が除去されることである。

図８は、本発明の第１の実施形態に係る、共通電圧調整回路を説明するためのブロック図であって、図示のように、共通電圧調整のためのアップ／ダウン信号（ＵＰ／ＤＯＷＮ）に応答してパルス幅変調信号（ＰＷＭ）を出力するパルス信号発生部２００と、パルス信号発生部２００からのパルス幅変調信号（ＰＷＭ）を直流レベルに平滑する平滑部２０２と、平滑部で平滑された信号を所定レベルに増幅して共通電圧信号を出力する増幅部と２０４からなる。

前記パルス信号発生部２００は、ソフトウェア的調整が可能になるように、外部に２つのコントロールピンと出力ピンとを備え、これらコントロールピンを通じてアップ／ダウン信号（ＵＰ／ＤＯＷＮ）を入力とし、出力ピンを通じてパルス幅変調信号（ＰＷＭ）を出力する。

前記平滑部２０２は、一端を通じて前記パルス幅変調信号を入力する第３の抵抗（Ｒ３）と、第３の抵抗（Ｒ３）の他端と接地との間に結合された第１のキャパシタ（Ｃ１）とからなる。

前記増幅部２０４は、反転端子（−）と出力段との間に結合された第４の抵抗（Ｒ４）と、反転端子（−）と接地との間に結合された第５の抵抗（Ｒ５）と、平滑部２０２で平滑化された信号を非反転端子（＋）の入力とし、所定レベルに増幅して共通電圧信号（ＶＣＯＭ）を出力する非反転増幅器２０４ａとからなる。前記非反転増幅器２０４ａには、後述の統合ボードからＡＶＤＤ電源を供給する。

図９は、本発明の第１の実施形態に係る、パルス幅変調信号を示す波形図であり、図１０は、本発明の第１の実施形態に係る平滑信号を示す図であり、図１１は、本発明の実施形態に係る共通電圧調整メニューを示す図である。
前記のように構成された本発明の第１の実施形態に対する動作を図９〜図１１を参照して説明すると次の通りである。

先ず、共通電圧の調整のためのアップ／ダウンキーの入力がある場合、アップ／ダウン信号（ＵＰ／ＤＯＷＮ）がパルス信号発生部２００に印加され、前記アップ／ダウン信号（ＵＰ／ＤＯＷＮ）によりパルス信号発生部２００はパルス幅変調信号（ＰＷＭ）を発生する。

前記パルス幅変調信号（ＰＷＭ）は、図９に示すように、Ｔ１の周期を有し、共通電圧のレベルを調整するために、パルスの幅は、ｔ０からｔ１の区間である△ｔの変化幅を有し、パルス信号発生部２００の出力ピンを通じて出力する。

前記パルス幅変調信号（ＰＷＭ）は、共通電圧信号（ＶＣＯＭ）が最適の値を有するように、初期にｔ０からｔ１の区間の中央に来るように設計される。その際、パルス幅変調信号（ＰＷＭ）のデューティ比は５０％となる。デューティ比が５０％の際に共通電圧信号（ＶＣＯＭ）が最適値をとるように、増幅部２０４の第４の抵抗（Ｒ４）と第５の抵抗（Ｒ５）との比を定める。

一般に、共通電圧信号は、液晶表示装置の偏差により少しずつ変わるので、調整が必要となる。本発明の第１の実施形態においては、図１１の共通電圧調整メニューを液晶表示画面に表示し、アップ／ダウンキーの押圧によりメニュー上の表示バー（黒地）が−側または＋側に増加または低減できるようにする。前記表示バーはデフォルト値で中央に位置することになる。

次に、前記パルス幅変調信号（ＰＷＭ）は、平滑部２０２に印加されて平滑される。図１０に示すように、平滑された信号（ＶＩＮ）は、パルス幅変調信号（ＰＷＭ）のデューティ比が増加すると、そのＤＣ電圧レベルが増加し、パルス幅変調信号（ＰＷＭ）のデューティ比が低減すると、そのＤＣ電圧レベルが低減する。

次に、前記平滑部２０２で平滑された信号（ＶＩＮ）は、増幅部２０４の非反転端子（＋）に印加され、増幅部２０４は、ＤＣ電圧レベルの平滑された信号（ＶＩＮ）を共通電圧信号（ＶＣＯＭ）に使用するのに十分なレベルに増幅する。

本発明の第１の実施形態では、増幅部２０４の非反転増幅回路は、下記の数式１の共通電圧信号（ＶＣＯＭ）を発生し、この共通電圧信号（ＶＣＯＭ）は、パルス幅変調信号（ＰＷＭ）のデューティ比が５０％の際に最適値となるように、増幅部２０４の第４の抵抗（Ｒ４）と第５の抵抗（Ｒ５）の比を定める。

（数式１） ＶＣＯＭ＝ＶＩＮ・（１＋（Ｒ４／Ｒ５））

本発明の第１の実施形態では、前記パルス幅変調信号（ＰＷＭ）のデューティ比は、共通電圧信号（ＶＣＯＭ）の必要な偏差範囲をカバーするように調節できる。

図１２は、本発明の第２に実施形態に係る共通電圧調整回路を説明するためのブロック図であって、図示のように、共通電圧調整のためのアップ／ダウン信号（ＵＰ／ＤＯＷＮ）に応答して同期信号（ＳＣＬ）と直列ディジタルデータ信号（ＳＤＡ）とを出力するデータ発生部３００と、データ発生部３００からの同期信号（ＳＣＬ）に応答して直列ディジタルデータ信号（ＳＤＡ）をアナログ信号に変換して出力するディジタル・アナログ変換部３０２と、ディジタル・アナログ変換部３０２により変換されたアナログ信号を緩衝して共通電圧信号を出力するバッファ増幅部３０４とからなる。

前記データ発生部３００は、ソフトウェア的調整が可能になるように、アップ／ダウン信号を入力するための２つのコントロールピンと、同期信号（ＳＣＬ）と直列ディジタルデータ信号（ＳＤＡ）を各々出力するための２つの出力ピンとを備える。

前記データ発生部とディジタル・アナログ変換部３０２との間の、同期信号を伝送するラインには、電流制限抵抗である第６の抵抗（Ｒ６）が結合され、直列ディジタルデータ信号（ＳＤＡ）を伝送するラインには、電流制限抵抗である第７の抵抗（Ｒ７）が結合される。

前記バッファ増幅部３０４は、共通電圧信号（ＶＣＯＭ）を反転端子（−）にフィードバックし、前記ディジタル・アナログ変換部３０２により変換されたアナログ信号を非反転端子（＋）を通じて入力して緩衝した後、共通電圧信号を出力するバッファ増幅器３０４ａと、共通電圧信号の交流成分を除去するために、出力段と接地との間に結合された第２のキャパシタ（Ｃ２）とからなる。

前記バッファ増幅部３０４は、トランジスタを使用して構成することができ、場合によっては、ディジタル・アナログ変換部３０２の出力を共通電圧信号としてそのまま使用することもできる。

図１３は、本発明の第２の実施形態に係る、同期信号及び直列ディジタルデータ信号を示す波形図である。
上記のように構成された本発明の第２の実施形態の動作を、図１３を参照して説明すると次の通りである。

先ず、共通電圧調整のためのアップ／ダウンキーの入力がある場合、アップ／ダウン信号（ＵＰ／ＤＯＷＮ）がパルス信号発生部３００に印加され、このアップ／ダウン信号（ＵＰ／ＤＯＷＮ）によりパルス信号発生部３００は、図１３に示すように、同期信号（ＳＣＬ）と直列ディジタルデータ信号（ＳＤＡ）とを発生する。

本発明の第２の実施形態では、ディジタル・アナログ変換部３０２の分解能を８ビットにとってあり、スタート同期信号（ＳＴＡＲＴ）とストップ同期信号（ＳＴＯＰ）の区間で発生される８ビットの直列ディジタルデータ信号（ＳＤＡ）をディジタル・アナログ変換部３０２に印加する。ここで、分解能を８ビットとすることは、共通電圧信号の可変可能レベルを２の８乗個（２５６段階）にできることを意味する。

前記８ビットの直列ディジタルデータ信号（ＳＤＡ）のデフォルト値が１０００００００（２進）と設定されていると仮定すると、この状態でダウンキーの入力がある場合、８ビットの直列ディジタルデータ信号（ＳＤＡ）は漸減される方向に変わって最終的に００００００００（２進）の値になり、反対に、アップキーの入力がある場合、８ビットの直列ディジタルデータ信号（ＳＤＡ）は漸増する方向に変わって最終的に１１１１１１１１（２進）の値になるのである。

前記直列ディジタルデータ信号（ＳＤＡ）のビット数は、共通電圧信号の所望の偏差範囲が大きく、あるいは精密に調整する必要がある場合には、増加すればよい。その際、共通電圧信号の可変範囲は所望の偏差範囲をカバーするように調節される。

次に、図１３に示すように、スタート同期信号（ＳＴＡＲＴ）とストップ同期信号（ＳＴＯＰ）の区間で発生された直列ディジタルデータ信号（ＳＤＡ）がディジタル・アナログ変換部３０２に入力されると、ディジタル・アナログ変換部３０２は、前記直列ディジタルデータ信号（ＳＤＡ）をアナログ信号に変換して、バッファ増幅器３０４ａの非反転端子（＋）に出力する。

そうすると、バッファ増幅部３０４は、ディジタル・アナログ変換部３０２により変換されたアナログ信号をユニティゲイン（Ｕｎｉｔｙ Ｇａｉｎ）分だけ増幅して共通電圧信号として出力する。その際、出力される共通電圧信号の成分中、交流成分は第２のキャパシタ（Ｃ２）により漉過される。

図１４は、本発明の第３の実施形態に係る共通電圧調整回路を説明するためのブロック図であって、図示のように、共通電圧調整のためのアップ／ダウン信号（ＵＰ／ＤＯＷＮ）に応答して同期信号（ＰＣＬ）と並列ディジタルデータ信号（Ｄ０〜Ｄｎ）とを出力するデータ発生部４００と、データ発生部４００からの同期信号（ＰＣＬ）に応答して並列ディジタルデータ信号（Ｄ０〜Ｄｎ）をアナログ信号に変換するディジタル・アナログ変換部４０２と、ディジタル・アナログ変換部４０２により変換されたアナログ信号を緩衝して共通電圧信号（ＶＣＯＭ）を出力するバッファ増幅部４０４とからなる。

前記データ発生部４００は、ソフトウェア的調整が可能になるように、アップ／ダウン信号を入力するための２つのコントロールピンと、同期信号（ＰＣＬ）と並列ディジタルデータ信号（Ｄ０〜Ｄｎ）とを各々出力するための、ｎ＋２個の出力ピンを備える。

前記データ発生部４００とディジタル・アナログ変換部４０２との間の、同期信号を伝送するラインには、電流制限抵抗である第８の抵抗（Ｒ８）が結合され、並列ディジタルデータ信号（Ｄ０〜Ｄｎ）を伝送するラインには、電流制限抵抗である複数の抵抗（ＲＣＬ０〜ＲＣＬｎ）が対応して結合される。

前記バッファ増幅部４０４は、共通電圧信号（ＶＣＯＭ）を反転端子（−）にフィードバックし、ディジタル・アナログ変換部４０２により変換されたアナログ信号を非反転端子（＋）を通じて入力して緩衝した後、共通電圧信号を出力するバッファ増幅器４０４ａと、共通電圧信号の交流成分を除去するために、出力段と接地との間に結合された第３のキャパシタ（Ｃ３）とからなる。

本発明の第３の実施形態では、ディジタル・アナログ変換部４０２の分解能を８ビットにとってあり、ディジタル・アナログ変換部４０２は、同期信号（ＰＣＬ）に応答して８ビットの並列ディジタルデータ信号を入力としてアナログ信号に変換する。ここで、分解能を８ビットとすることは、共通電圧信号の可変可能レベルを２の８乗個（２５６段階）にできることを意味する。

前記並列ディジタルデータ信号（Ｄ０〜Ｄｎ）のビット数は、共通電圧信号の所望の偏差範囲が大きく、あるいは精密に調整する必要がある場合には、増加すればよい。その際、共通電圧信号の可変範囲は所望の偏差範囲をカバーするように調節される。

前記のように構成された本発明の第３の実施形態は、前記第２の実施形態と類似しているが、データ発生部４００が直列ディジタルデータ信号（ＳＤＡ）の代わりに、並列ディジタルデータ信号（Ｄ０〜Ｄｎ）を出力するように構成され、ディジタル・アナログ変換部４０２は、並列ディジタルデータ信号（Ｄ０〜Ｄｎ）をアナログ信号に変換するように構成されるという点で大きい差がある。

図１５は、本発明の第４の実施形態に係る共通電圧調整回路を説明するためのブロック図であって、図示のように、共通電圧の調整のために、第１及び第２の選択信号（Ｃ０、Ｃ１）の組合せにより、同期信号（ＳＣＬ）と直列ディジタルデータ信号（ＳＤＡ）を入力して格納し、第１及び第２の選択信号（Ｃ０、Ｃ１）の組合せにより、その格納された同期信号（ＳＣＬ）と直列ディジタルデータ信号（ＳＤＡ）とを出力するデータ格納部５００と、前記同期信号（ＳＣＬ）に応答してデータ格納部５００から前記直列ディジタルデータ信号（ＳＤＡ）を入力してアナログ信号に変換するディジタル・アナログ変換部５０２と、ディジタル・アナログ変換部５０２により変換されたアナログ信号を緩衝して共通電圧信号（ＶＣＯＭ）を出力するバッファ増幅部５０４とからなる。

前記データ格納部５００は、任意のデータを格納し、前記格納された値を更新することができ、また、前記格納されたデータを直列形式のディジタルデータとして出力できるように、２つのイネーブル端子（Ｗ／Ｅｎ、０／Ｅｎ）と、同期信号（ＳＣＬ）と直列ディジタルデータ信号（ＳＤＡ）とを入出力する２つの端子とを備える。

前記イネーブル端子（Ｗ／Ｅｎ）は、第１の選択信号（Ｃ０）を入力するために使用され、第９の抵抗（Ｒ９）を経由して接地に結合される。前記イネーブル端子（０／Ｅｎ）は、第２の選択信号（Ｃ１）を入力するために使用され、第１０の抵抗（Ｒ１０）を経由して電源電圧（ＶＤＤ）に結合される。

前記同期信号端子（ＳＣＬ）は、電流制限抵抗である第１１の抵抗（Ｒ１１）を経由してディジタル・アナログ変換部５０２と結合され、前記直列ディジタルデータ信号端子（ＳＤＡ）は、電流制限抵抗である第１２の抵抗（Ｒ１２）を経由してディジタル・アナログ変換部５０２と結合される。

前記同期信号（ＳＣＬ）は、データ格納部５００に入力されると共に、ディジタル・アナログ変換部５０２にも入力される。

前記バッファ増幅部５０４は、共通電圧信号（ＶＣＯＭ）を反転端子（−）にフィードバックし、ディジタル・アナログ変換部５０２により変換されたアナログ信号を非反転端子（＋）を通じて入力されて緩衝した後、共通電圧信号を出力するバッファ増幅器５０４ａと、共通電圧信号の交流成分を除去するために、出力段と接地との間に結合された第４のキャパシタ（Ｃ４）とからなる。

前記のように構成された本発明の第４の実施形態では、４つの入力信号、即ち、第１及び第２の選択信号（Ｃ０、Ｃ１）と同期信号（ＳＣＬ）と直列ディジタルデータ信号（ＳＤＡ）とがデータ格納部５００に印加される。その際、４つの信号の状態は、下記の表１の通りである。

ここで、Ｌは論理レベル“ロウ”状態を、Ｈは論理レベル“ハイ”状態を、ＮＣは“非接続（Ｎｏｎ Ｃｏｎｎｅｃｔｉｏｎ）”状態を各々意味する。

本発明の第４の実施形態に対する動作を、前記表１を参照して説明すると、先ず、共通電圧の最適値をテストするためのテストモードでは、第１の選択信号（Ｃ０）、第２の選択信号（Ｃ１）が共にＬであり、その際、データ格納部５００は書込みも出力もできない状態になる。

従って、テストモードの場合には、同期信号（ＳＣＬ）と直列ディジタルデータ信号（ＳＤＡ）は、データ格納部５００に入力されず、ディジタル・アナログ変換部５０２に直接入力され、アナログ信号に変換される。

一方、外部から最適の直列ディジタルデータ信号（ＳＤＡ）が定まると、前記データ信号をデータ格納部５００に格納しなければならないが、このため、表１の書込みモードを使用する。前記書込みモードでは、第１の選択信号（Ｃ０）をＬに、第２の選択信号（Ｃ１）をＨにする。この場合、データ格納部５００は、書込みは可能であるが、出力は不可能な状態になる。

次に、データの入力が完了された状態で、液晶表示装置を製作した後、４つの入力を“オープン”にすると、本発明の第４の実施形態は、表１に示すように、ＦＩＸモードになる。前記ＦＩＸモードでは、第１及び第２の選択信号（Ｃ０、Ｃ１）と、同期信号（ＳＣＬ）と直列ディジタルデータ信号（ＳＤＡ）とを入力するための入力端子とが“ＮＣ”状態になる。この場合、データ格納部５００は、第９の抵抗（Ｒ９）及び第１０の抵抗（Ｒ１０）により、書込みは禁止され、出力のみ可能な状態になる。

従って、ＦＩＸモードでは、データ格納部５００に格納された直列ディジタルデータ信号（ＳＤＡ）が、アナログーディジタル変換及び増幅過程を経て最適の共通電圧信号として出力される。

本発明の第４の実施形態において、ディジタル・アナログ変換部５０２と、バッファ増幅部５０４の動作は、前記第２の実施形態と同一なので、以下、その詳細な説明は省略する。

図１６は、本発明の第５の実施形態に係る共通電圧調整回路を説明するためのブロック図であって、図示のように、共通電圧の調整のために、第１及び第２の選択信号（Ｃ０、Ｃ１）の組合せにより、同期信号（ＰＣＬ）と並列ディジタルデータ信号（Ｄ０〜Ｄｎ）を入力して格納し、第１及び第２の選択信号（Ｃ０、Ｃ１）の組合せにより、その格納された同期信号（ＰＣＬ）と並列ディジタルデータ信号（Ｄ０〜Ｄｎ）とを出力するデータ格納部６００と、前記同期信号（ＰＣＬ）に応答してデータ格納部６００から前記並列ディジタルデータ信号（Ｄ０〜Ｄｎ）を入力してアナログ信号に変換するディジタル・アナログ変換部６０２と、ディジタル・アナログ変換部６０２により変換されたアナログ信号を緩衝して共通電圧信号（ＶＣＯＭ）を出力するバッファ増幅部６０４とからなる。

前記データ格納部６００は、任意のデータを格納し、その格納された値を更新することができ、また、前記格納されたデータを並列形式のディジタルデータとして出力することができるように、２つのイネーブル端子（Ｗ／Ｅｎ、０／Ｅｎ）と、同期信号（ＰＣＬ）と並列ディジタルデータ信号（Ｄ０〜Ｄｎ）とを入出力する複数の端子とを備える。

前記イネーブル端子（Ｗ／Ｅｎ）は、第１の選択信号（Ｃ０）を入力するために使用され、第１３の抵抗（Ｒ１３）を経由して接地に結合される。前記イネーブル端子（０／Ｅｎ）は、第２の選択信号（Ｃ１）を入力するために使用され、第１４の抵抗（Ｒ１４）を経由して電源電圧（ＶＤＤ）に結合される。

前記同期信号入力端子は、電流制限抵抗である第１５の抵抗（Ｒ１５）を経由してディジタル・アナログ変換部６０２と結合され、前記並列ディジタルデータ信号（Ｄ０〜Ｄｎ）は、電流制限抵抗である複数の抵抗（ＲＣＬ０’〜ＲＣＬｎ’）を経由してディジタル・アナログ変換部６０２と結合される。

前記同期信号（ＰＣＬ）は、データ格納部６００に入力されると共に、ディジタル・アナログ変換部６０２にも入力される。

前記バッファ増幅部６０４は、共通電圧信号（ＶＣＯＭ）を反転端子（−）にフィードバックし、ディジタル・アナログ変換部６０２により変換されたアナログ信号を非反転端子（＋）を通じて入力して緩衝した後、共通電圧信号を出力するバッファ増幅器６０４ａと、前記共通電圧信号の交流成分を除去するために、出力段と接地との間に結合された第５のキャパシタ（Ｃ５）とからなる。

前記のように構成された本発明の第５の実施形態では、第１及び第２の選択信号（Ｃ０、Ｃ１）と同期信号（ＰＣＬ）と並列ディジタルデータ信号（Ｄ０〜Ｄｎ）とがデータ格納部６００に印加される。その際、前記の信号の状態は、下記の表２の通りである。

ここで、Ｌは論理レベル“ロウ”状態を、Ｈは論理レベル“ハイ”状態を、ＮＣは“非接続（Ｎｏｎ Ｃｏｎｎｅｃｔｉｏｎ）”状態を各々意味する。

本発明の第５の実施形態に対する動作を、前記表２を参照して説明すると、先ず、共通電圧の最適値をテストするためのテストモードでは、第１の選択信号（Ｃ０）、第２の選択信号（Ｃ１）が共にＬであり、その際、データ格納部６００は書込みも出力もできない状態になる。

従って、テストモードの場合には、同期信号（ＰＣＬ）と並列ディジタルデータ信号（Ｄ０〜Ｄｎ）とは、データ格納部６００に入力されず、ディジタル・アナログ変換部６０２に直接入力され、アナログ信号に変換される。

一方、外部から最適の並列ディジタルデータ信号（Ｄ０〜Ｄｎ）が定まると、前記データ信号をデータ格納部６００に格納しなければならないが、このため、表２の書込みモードを使用する。前記書込みモードでは、第１の選択信号（Ｃ０）をＬ，第２の選択信号（Ｃ１）をＨにする。この場合、データ格納部６００は、書込みは可能であるが、出力は不可能な状態になる。

次に、データの書込みが完了した状態で、液晶表示装置を製作した後、４つの入力を“オープン”にすると、本発明の第５の実施形態は、表２に示すように、ＦＩＸモードになる。前記ＦＩＸモードでは、第１及び第２の選択信号（Ｃ０、Ｃ１）と同期信号（ＰＣＬ）と並列ディジタルデータ信号（Ｄ０〜Ｄｎ）とを入力するための入力端子がすべて“ＮＣ”状態になる。この場合、データ格納部６００は、第１３の抵抗（Ｒ１３）及び第１４の抵抗（Ｒ１４）により、書込みは禁止され、出力のみ可能な状態になる。

本発明の第５の実施形態において、ディジタル・アナログ変換部６０２とバッファ増幅部６０４との動作は、前記第２の実施形態と同一なので、以下、その詳細な説明は省略する。

図１７は、本発明の第６の実施形態に係る共通電圧調整回路を説明するためのブロック図であって、図示のように、第１及び第２の選択信号（Ｃ０、Ｃ１）とパルス幅変調信号（ＰＷＭ）とを入力し、前記第１及び第２の選択信号（Ｃ０、Ｃ１）の組合せにより、前記パルス幅変調信号（ＰＷＭ）を格納または出力するデータ格納部７００と、テストモードの場合、外部から入力される変調信号（ＰＷＭ）を直流レベルに平滑し、書込みモードの場合、データ格納部７００から入力されるパルス幅変調信号（ＰＷＭ）を直列レベルに平滑する平滑部７０２と、平滑部７０２で平滑された信号を所定レベルに増幅して共通電圧信号（ＶＣＯＭ）を出力する増幅部７０４とからなる。

前記データ格納部７００は、任意のデータを格納し、前記格納された値を修正することができ、また、前記格納されたデータを直列形式のディジタルデータに出力することができるように、２つのイネーブル端子（Ｗ／Ｅｎ、０／Ｅｎ）と、パルス幅変調信号（ＰＷＭ）を入力または出力するための入／出力端子とを備える。

前記書込みイネーブル端子（Ｗ／Ｅｎ）は、第１の選択信号（Ｃ０）を入力するために使用され、第１６の抵抗（Ｒ１６）を経由して接地に結合される。前記出力イネーブル端子（０／Ｅｎ）は、第２の選択信号（Ｃ１）を入力するために使用され、第１７の抵抗（Ｒ１７）を経由して電源電圧（ＶＤＤ）に結合される。

前記平滑部７０２は、一端を通じて外部またはデータ格納部７００からパルス幅変調信号（ＰＷＭ）を入力する第１８の抵抗（Ｒ１８）と、第１８の抵抗（Ｒ１８）の他端と接地との間に結合された第６のキャパシタ（Ｃ６）とからなる。

前記増幅部７０４は、反転端子（−）と出力段との間に結合された第１９の抵抗（Ｒ１９）と、反転端子（−）と接地との間に結合された第２０の抵抗（Ｒ２０）と、平滑部７０２で平滑された信号を非反転端子（＋）に入力して、所定レベルに増幅して共通電圧信号（ＶＣＯＭ）を出力する非反転増幅器７０４ａとからなる。前記非反転増幅器７０４ａには、統合ボードからＡＶＤＤ電源を供給する。

前記のように構成された本発明の第６の実施形態は、３つの入力信号、即ち、第１及び第２の選択信号（Ｃ０、Ｃ１）とパルス幅変調信号（ＰＷＭ）とがデータ格納部７００に印加される。その際、３つの入力信号の状態は、下記の表３の通りである。

ここで、Ｌは論理レベル“ロウ”状態を、Ｈは論理レベル“ハイ”状態を、ＮＣは“非接続（Ｎｏｎ Ｃｏｎｎｅｃｔｉｏｎ）”状態を各々意味する。

本発明の第６の実施形態の動作を、前記表３を参照して説明すると、先ず、共通電圧の最適値をテストするためのテストモードでは、第１の選択信号（Ｃ０）、第２の選択信号が共にＬであり、その際、データ格納部７００は書込みも出力もできない状態になる。

従って、テストモードの場合には、パルス幅変調信号（ＰＷＭ）は、データ格納部７００に入力されず、平滑部７０２に直接入力され、平滑される。

一方、外部から最適のパルス幅変調信号（ＰＷＭ）のデューティ比が定まると、前記最適のパルス幅変調信号（ＰＷＭ）をデータ格納部７００に格納しなければならないが、このため、表３の書込みモードを適用する。前記書込みモードでは、第１の選択信号（Ｃ０）をＬ、第２の選択信号（Ｃ１）をＨにする。この場合、データ格納部７００は、書込みは可能であるが、出力は不可能な状態になる。

次に、書込みモードが完了された状態で、液晶表示装置を製作した後、３つの入力を“オープン”にすると、本発明の第６の実施形態は、表３に示すように、ＦＩＸモードになる。前記ＦＩＸモードでは、第１及び第２の選択信号（Ｃ０、Ｃ１）と、パルス幅変調信号（ＰＷＭ）を入力するための入力端子がすべて“ＮＣ”状態になる。この場合、データ格納部７００は第１６の抵抗（Ｒ１６）及び第１７の抵抗（Ｒ１７）により、書込みは禁止され、出力のみ可能な状態になる。

従って、ＦＩＸモードでは、データ格納部７００に格納されたパルス幅変調信号（ＰＷＭ）が、アナログ・ディジタル変換及び増幅過程を経て最適の共通電圧信号（ＶＣＯＭ）として出力される。

図１８は、本発明の第１の実施形態を具体化した共通電圧調整回路であり、図１９は、図１８のノード別測定データを示す図である。ここで、「ＰＷＭ ＤＵＴＹ」、「平滑ＤＣ値」、「ＶＣＯＭ ＶＡＬＵＥ」は、各々、図１８の、ノード（ａ）、（ｂ）、（ｃ）における測定値である、パルス幅変調信号のデューティ比、平滑ＤＣ値、共通電圧信号値を示す。
次に、図２０〜図２７は、図１８のノード（ａ）、（ｂ）、（ｃ）の実測波形を示す波形図であり、各々右端の番号１、２、３で示す。なお、図の左側は縦軸、横軸の表示スケールを表し、すべて横軸（時間）は５μｓ／ＤＩＶ、縦軸（電圧値）は２．００Ｖ／ＤＩＶであることを意味する。

図２０は、共通電圧調整メニュー値が００である場合のノード（ａ）、（ｂ）、（ｃ）における測定波形を示す波形図であって、周波数が１６７．１２７ｋＨｚで、デューティ比は４５．１８％で、平滑ＤＣ値は１．５０８Ｖで、共通電圧信号値は３．６７６Ｖである。

図２１は、共通電圧調整メニュー値が０１である場合のノード（ａ）、（ｂ）、（ｃ）における測定波形を示す波形図であって、周波数が１６７．０８７ｋＨｚで、デューティ比は４５．５５％で、平滑ＤＣ値は１．５１８Ｖで、共通電圧信号値は３．７０４Ｖである。

図２２は、共通電圧調整メニュー値が０２である場合のノード（ａ）、（ｂ）、（ｃ）における測定波形を示す波形図であって、周波数が１６７．１１５ｋＨｚで、デューティ比は４５．３０％で、平滑ＤＣ値は１．５４８Ｖで、共通電圧信号値は３．７６６Ｖである。

図２３は、共通電圧調整メニュー値が０３である場合のノード（ａ）、（ｂ）、（ｃ）における測定波形を示す波形図であって、周波数が１６７．０５１ｋＨｚで、デューティ比は４６．７２％で、平滑ＤＣ値は１．５５６Ｖで、共通電圧信号値は３．７９４Ｖである。

図２４は、共通電圧調整メニュー値が０４である場合のノード（ａ）、（ｂ）、（ｃ）における測定波形を示す波形図であって、周波数が１６７．１７６ｋＨｚで、デューティ比は４７．０７％で、平滑ＤＣ値は１．５７１Ｖで、共通電圧信号値は３．８３１Ｖである。

図２５は、共通電圧調整メニュー値が０５である場合のノード（ａ）、（ｂ）、（ｃ）における測定波形を示す波形図であって、周波数が１６７．１７６ｋＨｚで、デューティ比は４７．１３％で、平滑ＤＣ値は１．５６６Ｖで、共通電圧信号値は３．８３４Ｖである。

図２６は、共通電圧調整メニュー値が０６である場合のノード（ａ）、（ｂ）、（ｃ）における測定波形を示す波形図であって、周波数が１６７．１７６ｋＨｚで、デューティ比は４５．５１％で、平滑ＤＣ値は１．５８０Ｖで、共通電圧信号値は３．８６１Ｖである。

図２７は、共通電圧調整メニュー値が０７である場合のノード（ａ）、（ｂ）、（ｃ）における測定波形を示す波形図であって、周波数が１６７．１５６ｋＨｚで、デューティ比は４７．９４％で、平滑ＤＣ値は１．５９０Ｖで、共通電圧信号値は３．８９５Ｖである。

前記においては、本発明の特定の実施形態を図示しながら説明したが、これらが、請求項に開示した発明の技術的範囲内で、当業者により多様に変形実施される可能性があることは自明であろう。

従来技術に係る液晶表示装置の共通電圧調整回路を説明するための回路図である。 図１の回路を適用して製作した液晶表示パネルの前面を示す図である。 図１の回路を適用して製作した液晶表示パネルの背面を示す図である。 図１の回路を適用して製作した他の実施形態の液晶表示パネルの背面を示す図である。 本発明の共通電圧調整回路を適用して製作した液晶表示パネルの前面を示す図である。 本発明の共通電圧調整回路を適用して製作した液晶表示パネルの背面を示す図である。 本発明の共通電圧調整回路を適用して製作した他の実施形態の液晶表示パネルの背面を示す図である。 本発明の第１の実施形態に係る共通電圧調整回路を説明するためのブロック図である。 本発明の第１の実施形態に係るパルス幅変調信号を示す波形図である。 本発明の第１の実施形態に係る平滑信号を示す図である。 本発明の第１の実施形態に係る共通電圧調整メニューを示す図である。 本発明の第２の実施形態に係る共通電圧調整回路を説明するためのブロック図である。 本発明の第２の実施形態に係る同期信号及び直列ディジタルデータ信号を示す波形図である。 本発明の第３の実施形態に係る共通電圧調整回路を説明するためのブロック図である。 本発明の第４の実施形態に係る共通電圧調整回路を説明するためのブロック図である。 本発明の第５の実施形態に係る共通電圧調整回路を説明するためのブロック図である。 本発明の第６の実施形態に係る共通電圧調整回路を説明するためのブロック図である。 本発明の第１の実施形態を適用して具現した共通電圧調整回路を示すブロック図である。 図１８のノード別測定データを示す図である。 図１８のノード別測定波形を示す図である。 図１８のノード別測定波形を示す図である。 図１８のノード別測定波形を示す図である。 図１８のノード別測定波形を示す図である。 図１８のノード別測定波形を示す図である。 図１８のノード別測定波形を示す図である。 図１８のノード別測定波形を示す図である。 図１８のノード別測定波形を示す図である。

符号の説明

１０ 電圧分配部
２０、３０４、４０４、５０４、６０４ バッファ増幅部
１０４、１０６ ソース・ドライブＩＣ
１０６ ゲート・ドライブＩＣ
１０８ ソース印刷回路基板ＰＣＢ
１１０ ゲート印刷回路基板
１１２ 第１のケーブル
１１４ 統合ボード
１１６ 第２のケーブル
１１８ インバータ
１２０ コネクタ
１２２ 第３のケーブル
２００、３００ パルス信号発生部
２０２、７０２ 平滑部
２０４、３０４、４０４、５０４、６０４、７０４ 増幅部
３０２、４０２、５０２、６０２ ディジタル・アナログ変換部
４００、６００、７００ データ格納部

Claims (25)

1. 共通電圧の調整のためのアップ／ダウン信号に応答してパルス幅変調信号を出力するパルス信号発生手段と、
   前記パルス信号発生手段からのパルス幅変調信号を直流レベルに平滑する平滑手段と、
   前記平滑手段で平滑された信号を所定レベルで増幅して共通電圧信号を出力する増幅手段と、
   を備えることを特徴とする液晶表示装置の共通電圧調整回路。
2. 前記平滑手段は、一端を通じて前記パルス幅変調信号を入力する第３の抵抗と、前記第３の抵抗の他端と接地との間に結合された第１のキャパシタと、からなることを特徴とする請求項１記載の液晶表示装置の共通電圧調整回路。
3. 前記増幅手段は、反転端子と出力段との間に結合された第４の抵抗と、反転端子と接地との間に結合された第５の抵抗と、前記平滑手段で平滑された信号を非反転端子として入力して所定レベルに増幅して共通電圧信号を出力する非反転増幅器と、からなることを特徴とする請求項１記載の液晶表示装置の共通電圧調整回路。
4. 共通電圧の調整のためのアップ／ダウン信号に応答して同期信号と直列ディジタルデータ信号とを出力するデータ発生手段と、
   前記データ発生手段からの同期信号に応答して前記直列ディジタルデータ信号をアナログ信号に変換するディジタル・アナログ変換手段と、
   前記ディジタル・アナログ変換手段により変換されたアナログ信号を緩衝して共通電圧信号を出力するバッファ増幅手段と、
   を備えることを特徴とする液晶表示装置の共通電圧調整回路。
5. 前記バッファ増幅手段は、前記共通電圧信号を反転端子にフィードバックし、前記ディジタル・アナログ変換手段により変換されたアナログ信号を非反転端子を通じて入力して緩衝した後、前記共通電圧信号を出力するバッファ増幅器と、前記共通電圧信号の交流成分を除去するために、出力段と接地との間に結合された第２のキャパシタと、を備えることを特徴とする請求項４記載の液晶表示装置の共通電圧調整回路。
6. 共通電圧の調整のためのアップ／ダウン信号に応答して同期信号と並列ディジタルデータ信号を出力するデータ発生手段と、
   前記データ発生手段からの同期信号に応答して前記並列ディジタルデータ信号をアナログ信号に変換するディジタル・アナログ変換手段と、
   前記ディジタル・アナログ変換手段により変換されたアナログ信号を緩衝して共通電圧信号を出力するバッファ増幅手段と、
   を備えることを特徴とする液晶表示装置の共通電圧調整回路。
7. 前記バッファ増幅信号は、前記共通電圧信号を反転端子にフィードバックし、前記ディジタル・アナログ変換手段により変換されたアナログ信号を非反転端子を通じて入力して緩衝した後、前記共通電圧信号を出力するバッファ増幅器と、前記共通電圧信号の交流成分を除去するために、出力段と接地との間に結合された第３のキャパシタと、を備えることを特徴とする請求項６記載の液晶表示装置の共通電圧調整回路。
8. 共通電圧の調整のために、第１及び第２の選択信号と同期信号と直列ディジタルデータ信号とを入力とし、前記第１及び第２の選択信号の組合せにより、前記同期信号と直列ディジタルデータ信号とを格納または出力するデータ格納手段と、
   前記データ格納手段の出力の場合、前記データ格納手段から供給される同期信号に応答して前記データ格納手段からの直列ディジタルデータ信号をアナログ信号に変換し、前記データ格納手段の書込み及び出力禁止の場合、外部から入力される同期信号に応答して外部から入力される直列ディジタルデータ信号をアナログ信号に変換するディジタル・アナログ変換手段と、
   前記ディジタル・アナログ変換手段により変換されたアナログ信号を緩衝して共通電圧信号を出力するバッファ増幅手段と、
   を備えることを特徴とする液晶表示装置の共通電圧調整回路。
9. 前記データ格納手段は、前記第１及び第２の選択信号がディスエーブルされる場合、書込み及び読取りが禁止されることを特徴とする請求項８記載の液晶表示装置の共通電圧調整回路。
10. 前記データ格納手段は、前記第１の選択信号がディスエーブルされ、前記第２の選択信号がイネーブルされる場合、書込みのみが可能な状態になることを特徴とする請求項８記載の液晶表示装置の共通電圧調整回路。
11. 前記データ格納手段は、前記同期信号と直列ディジタルデータ信号と第１及び第２の選択信号との入力をオープンの場合、出力のみが可能な状態になることを特徴とする請求項８記載の液晶表示装置の共通電圧調整回路。
12. 前記バッファ増幅手段は、前記共通電圧信号を反転端子にフィードバックし、前記ディジタル・アナログ変換手段により変換されたアナログ信号を非反転端子を通じて入力して緩衝した後、前記共通電圧信号を出力するバッファ増幅器と、前記共通電圧信号の交流成分を除去するために、出力段と接地との間に結合された第４のキャパシタと、を備えることを特徴とする請求項８記載の液晶表示装置の共通電圧調整回路。
13. 前記直列ディジタルデータ信号のビット数は、前記共通電圧信号の偏差範囲以上に調節することができることを特徴とする請求項４〜８のいずれかに記載の液晶表示装置の共通電圧調整回路。
14. 共通電圧の調整のために、同期信号と並列ディジタルデータ信号と第１及び第２の選択信号とを入力とし、前記第１及び第２の選択信号の組合せにより、前記同期信号及び並列ディジタルデータ信号を格納または出力するデータ格納手段と、
    前記データ格納手段の書込み及び出力禁止の場合、外部から入力される同期信号に応答して外部から入力される並列ディジタルデータ信号をアナログ信号に変換し、前記データ格納手段の出力の場合、前記データ格納手段から供給する同期信号に応答して前記データ格納手段からの並列ディジタルデータ信号をアナログ信号に変換するディジタル・アナログ変換手段と、
    前記ディジタル・アナログ変換手段により変換されたアナログ信号を緩衝して共通電圧信号を出力するバッファ増幅手段と、
    を備えることを特徴とする液晶表示装置の共通電圧調整回路。
15. 前記データ格納手段は、前記第１及び第２の選択信号が共に論理レベル“ロウ”状態である場合、書込み及び読取りが禁止されることを特徴とする請求項１４記載の液晶表示装置の共通電圧調整回路。
16. 前記データ格納手段は、前記第１の選択信号が、論理レベル“ロウ”状態であり、前記第２の選択信号が論理レベル“ハイ”状態である場合、書込みのみが可能な状態になることを特徴とする請求項１４記載の液晶表示装置の共通電圧調整回路。
17. 前記データ格納手段は、前記同期信号と並列ディジタルデータ信号と第１及び第２の選択信号との入力をオープンの場合、出力のみが可能な状態になることを特徴とする請求項１４記載の液晶表示装置の共通電圧調整回路。
18. 前記ディジタル・アナログ変換手段は、前記第１及び第２の選択信号が論理レベル“ロウ”状態である場合、外部から入力される同期信号及び並列ディジタルデータ信号を入力してアナログ信号を生成することを特徴とする請求項１４記載の液晶表示装置の共通電圧調整回路。
19. 前記バッファ増幅手段は、前記共通電圧信号を反転端子にフィードバックし、前記ディジタル・アナログ変換手段により変換されたアナログ信号を非反転端子を通じて入力して緩衝した後、前記共通電圧信号を出力するバッファ増幅器と、前記共通電圧信号の交流成分を除去するために、出力段と接地との間に結合された第５のキャパシタと、を備えることを特徴とする請求項１４記載の液晶表示装置の共通電圧調整回路。
20. 前記並列ディジタルデータ信号のビット数は、前記共通電圧信号の偏差範囲以上に調節することができることを特徴とする請求項６ないし１４のいずれかに記載の液晶表示装置の共通電圧調整回路。
21. 第１及び第２の選択信号とパルス幅変調信号とを入力して、前記第１及び第２の選択信号の組合せにより、前記パルス幅変調信号を格納または出力するデータ格納手段と、
    テストモードの場合、外部から入力されるパルス幅変調信号を直流レベルに平滑し、書込みモードの場合、データ格納部から入力されるパルス幅変調信号を直流レベルに平滑する平滑手段と、
    前記平滑部で平滑された信号を所定レベルに増幅して共通電圧信号を出力する増幅手段と、
    を備えることを特徴とする液晶表示装置の共通電圧調整回路。
22. 前記平滑手段は、一端を通じて前記格納手段及び外部からのパルス幅変調信号を入力する第１８の抵抗と、前記第３の抵抗の他端と接地との間に結合された第６のキャパシタと、からなることを特徴とする請求項２１記載の液晶表示装置の共通電圧調整回路。
23. 前記増幅手段は、反転端子と出力段との間に結合された第１９の抵抗と、反転端子と接地との間に結合された第２０の抵抗と、前記平滑手段で平滑された信号を非反転端子に入力されて所定のレベルに増幅して、前記出力段を通じて共通電圧信号を出力する非反転増幅器と、からなることを特徴とする請求項２１記載の液晶表示装置の共通電圧調整回路。
24. 前記パルス幅変調信号は、共通電圧信号の出力が最適値となるように、デューティ比が５０％に設定されることを特徴とする請求項１ないし２１のいずれかに記載の液晶表示装置の共通電圧調整回路。
25. 前記パルス幅変調信号のデューティ比は、前記共通電圧信号の偏差範囲以上に調節することができることを特徴とする請求項１ないし２１のいずれかに記載の液晶表示装置の共通電圧調整回路。

Images