DE60018836T2

DE60018836T2 - Verfahren zur Ansteuerung einer flachen Anzeigetafel

Info

Publication number: DE60018836T2
Application number: DE60018836T
Authority: DE
Inventors: Shinichi Minato-ku Hirota
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1999-05-11
Filing date: 2000-05-08
Publication date: 2006-03-23
Anticipated expiration: 2020-05-09
Also published as: EP1052615A3; TW564388B; US6552705B1; KR20010020829A; DE60018836D1; KR100339799B1; EP1052615B1; EP1052615A2

Description

Die vorliegende Patentanmeldung beansprucht die Vorteile der früheren japanischen Patentanmeldung Nr. H11-130391, eingereicht am 11. Mai 1999.
Hintergrund der Erfindung
1. Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf Verfahren zum Antreiben einer Flachbildschirm-Vorrichtung, wie einer Flüssigkristall-Anzeigenvorrichtung und insbesondere auf ein Verfahren zum Antreiben einer Aktivmatrix-Flüssigkristall-Anzeigenvorrichtung.
2. Beschreibung verwandten Stands der Technik
Flachbildschirmvorrichtungen, insbesondere Flüssigkristall-Bildschirmvorrichtungen sind leicht, dünn und von niedrigem Stromverbrauch und werden vielfältig eingesetzt. Unter ihnen sind Aktixmatrix-Flüssigkristall-Anzeigevorrichtungen (AM-LCDs), die Schaltelemente für jedes Pixel einsetzen, in Büros populär im Einsatz.
Die für AM-LCDs eingesetzten Schaltelemente sind hauptsächlich Polysilizium-TFTs. Die AM-LCDs mit Polysilizium-TFTs sind zum Integrieren von Treibern auf einem Glassubstrat eines Flüssigkristallpaneels in der Lage und sind daher für das Vereinfachen der Verdrahtung und eine Größenminderung vorteilhaft.
Bei einem AM-LCD mit Polysilizium-TFTs werden auf einem Glassubstrat eines Flüssigkristall (LC) (Liquid Crystal)- Paneels integrierte Treiber durch FPCs (flexible Druckschaltungen, flexible printed circuits) mit einem externen Treiber verbunden. Der externe Treiber sendet analoge Videodaten an die Treiber auf dem LC-Paneel. Die analogen Videodaten werden durch Videobusleitungen und Analogschalter für Datenleitungen des LC-Paneels abgetastet. Die Datenleitungen halten Videodaten, die in Pixelelektroden des LC-Paneels durch am Pixelbereich bereitgestellte TFTs eingeschrieben werden.
Der externe Treiber sendet analoge Videodaten zum Treiber auf dem LC-Paneel bei einer Geschwindigkeit von 40 MHz für SVGA (800 × 600 Pixel) und 65 MHz für XGA (1024 × 768 Pixel). Diese Geschwindigkeiten sind für derzeitige Polysilizium-TFTs zu schnell und müssen daher verlangsamt werden. Um dies zu erreichen, unterteilt ein Vorschlag einen anzuzeigenden Rahmen ("Frame") auf einem LC-Paneel in Bereiche und treibt die Bereiche simultan. Ein anderer Vorschlag unterteilt einen Rahmen in Bereiche, unterteilt jeden dieser Bereiche in Blöcke, die jeweils "n"-Datenleitungen enthalten, und treibt die Bereiche simultan an, während die Blöcke einer nach dem anderen in jedem sequenziell angetrieben werden. Dieser Vorschlag ist in der Lage, die Betriebsgeschwindigkeit von TFTs abzusenken als jener Vorschlag.
Ein Verfahren zum Treiben eines AM-LCDs mit Polysilizium-TFTs durch Unterteilen eines Rahmens in Bereiche und jedes Bereichs in Blöcke wird erläutert. Das unten erwähnte Beispiel teilt jeden Bereich in 32 Blöcke und treibt die Blöcke von Block 1 bis zum Block 32 sequenziell.
1 ist ein Zeitdiagramm, welches den Betrieb des AM-LCD zeigt, dessen Rahmen in Bereiche und jeder Bereich in 32 Blöcke unterteilt ist.
Ein (nicht gezeigter) externer Treiber empfängt Videodaten (c), bereitet Videodaten (d) für jeden Block vor und sendet die Videodaten (d) an einen Datenleitungstreiber auf dem LCD.
Die Videodaten (d) entsprechen den Videodaten (b) für einen Block. Die Videodaten (c) sind asynchron zu den Videodaten (d).
Der externe Treiber empfängt die Videodaten (c), die beispielsweise Rotdaten R249 bis R256, Gründaten G249 bis G256 und Blaudaten B249 bis B256 in Reihe beinhalten, von beispielsweise einem Personal Computer (PC). Der externe Treiber re-arrangiert diese Datenstücke, bereitet die parallelen Videodaten (d) wie etwa R249, G249 und B249 bis R256, G256 und B256 vor und speist diese Videodaten (d) an den Datenleitungstreiber auf der LCD. Die Details des Re-Arrangements von Datenstücken werden später erläutert.
Die Videodaten (d) werden beispielsweise dem Block 1 übersandt. Jeder Block sammelt kollektiv seine eigenen Videodaten und die Blöcke in jedem Bereich empfangen Videodaten sequenziell, um eine horizontale Zeile in jedem Bereich auszufüllen.
Eine horizontale Abtastperiode besteht aus einer Schreibperiode (W) und einer Austastperiode (B). Die Videodaten (b) werden in einer Schreibperiode (W) eines horizontalen Synchronsignals (a), welches jede horizontale Abtastperiode festlegt, zugeführt. Die Videobusleitungen sind mit in den Blöcken jeden Bereichs enthaltenden Datenleitungen verbunden. In 1 empfangen die Blöcke 1 bis 32 sequenziell Videodaten durch die Videobusleitungen während einer Schreibperiode (W). Nach einer Austastperiode (B) empfangen die Blöcke 1 bis 32 wieder nacheinander Daten. In jeder Austastperiode (B) werden Videodaten zugeführt, die für eine Anzeige irrelevant sind.
Die Datenleitungen und Videobusleitungen weisen Kapazitäts- und Widerstandselemente auf, deren Größen aufgrund von Herstellvariationen variieren. Diese Elemente verursachen eine Videodatenübertragungsverzögerung, d.h. eine Spannungsverzögerung. Die Spannungsverzögerung wächst mit einer Zeitkonstante in der Verdrahtung. Eine große Spannungsverzögerung verhindert, dass für eine Datenleitung abgetastete Videodaten eine benötigte Spannung annehmen. Ein Schieberegister im Treiber auf dem LCD involviert Herstellvariationen, und diese Variationen verursachen auch unzureichende Spannungen auf einigen Datenleitungen. Wenn die Blöcke in jedem Bereich sequenziell abgetastet werden, empfängt ein Block, der nahe an der Grenze des Bereiches liegt, d.h. ein erster beim Start eines Schreibzeitraums zu treibender Block, oft unzureichende Spannungen für Videodaten, die für den ersten Block abgetastet werden. Dies führt zu einer Kontrastverminderung des Blocks und dazu, dass die Grenze des Bereichs bemerkbar wird.
Eine große Spannungsverzögerung veranlasst auch eine Doppelabtastung von Videodaten dazu, ein sogenanntes Geisterbild zu zeigen. Das Geisterbild tritt häufig im letzten Block eines jeden Bereichs am Ende einer Schreibperiode auf.
Wenn eine horizontale Zeile in aufeinander folgenden Pixeln Halbtöne und in einem letzten Pixel Schwarz anzeigt, wird die horizontale Zeile teilweise weiß. Wenn eine horizontale Zeile in aufeinanderfolgenden Pixeln Halbtöne und in einem letzten Pixel weiß anzeigt, wird die horizontale Zeile teilweise schwarz. Diese Probleme treten aufgrund von horizontalem Übersprechen auf und beeinträchtigen die Qualität der Anzeige.
US 5,113,181 beschreibt eine Anzeigenvorrichtung einschließlich einer Mehrzahl von in Reihen und Spalten angeordneten Pixel. Es sind Steuerleitungen vorgesehen, um individuelle Pixel der Anordnung von Reihen und Spalten anzutreiben. Ein Multiplex-Schaltelement ist an jedem Pixel versetzt, um ein Bild bereitzustellen. 4 zeigt ein Zeitdiagramm von Bildsignalen, Schaltsignalen an Signalleitungen und Schaltelementen gemäß eines Pixelabtastsignals. Videosignale werden durch einen Quellentreiber in Digitalsignale umgewandelt. Die Digitalsignale werden Signalleitungen einer Matrixschaltung zugeführt. Nachdem die Gatter von Pixelschalttransistoren auf einer Abtastleitung abgeschaltet sind, wird die Polarität einer gemeinsamen Elektrode umgekehrt und dann werden die Gatter des ersten Blocks von Transistoren eingeschaltet. Das Quellentreibersignal wird auf einen Pegel eingestellt, der dem Videosignal während einer Zeitperiode entspricht, die einem Schaltsignal für den ersten Transistor entspricht.
Zusammenfassung der Erfindung
Eine Aufgabe der vorliegenden Erfindung ist die Bereitstellung eines Verfahren zum Treiben einer Flachpaneel-Anzeigenvorrichtung, die einen Rahmen in Bereiche unterteilt, und in der Lage ist, Grenzen zwischen den Bereichen unmerklich zu machen und Bilder auf der Anzeige klar darzustellen.
Eine andere Aufgabe der vorliegenden Erfindung ist die Bereitstellung eines Verfahrens zum Treiben einer Flachpaneel-Anzeigenvorrichtung, das in der Lage ist, Geisterbilder zu verhindern und hochqualitative Bilder auf der Anzeige darzustellen.
Noch eine andere Aufgabe der vorliegenden Erfindung ist die Bereitstellung eines Verfahrens zum Treiben einer Flachpaneel-Anzeigenvorrichtung, das dazu in der Lage ist, horizontales Übersprechen zu eliminieren und hochqualitative Bilder auf der Anzeige anzuzeigen.
Um die Aufgaben zu lösen, stellt die vorliegende Erfindung ein Verfahren zum Treiben einer Flachpaneelanzeige gemäß dem im unabhängigen Patentanspruch 1 Beanspruchten bereit. Auch wird eine Flachpaneel-Anzeigenvorrichtung gemäß demjenigen im unabhängigen Patentanspruch 12 bereitgestellt.
Als Ergebnis sind die Videobusleitungen bereits durch die Kompensationsdaten "A" am Beginn der Schreibperiode der fraglichen horizontalen Abtastperiode geladen. Das heißt, dass die Datenleitungen eines ersten, am Beginn der Schreibperiode abzutastenden Blocks korrekte Spannungen für die Videodaten aufweisen können. Dann präsentiert der erste Block einen geeigneten Kontrast, um die Grenze unmerklich zu machen, wodurch Bilder auf der Anzeige klar angezeigt werden.
Das Verfahren kann weiterhin die Schritte des Vorbereitens für jede horizontale Abtastperiode von Kompensationsdaten "B" beinhalten, deren Spannungen im wesentlichen gleich jenen der an die Videobusleitungen am Ende einer Schreibperiode der fraglichen horizontalen Abtastperiode zuzuführenden Videodaten sind, und des Zuführens der Kompensationsdaten "B" an die Videobusleitungen während einer Austastperiode der fraglichen horizontalen Abtastperiode.
Das heißt, dass zusätzlich zu den Kompensationsdaten "A" das Verfahren für jede horizontale Abtastperiode Kompensationsdaten "B" vorbereitet, deren Spannungen im wesentlichen gleich mit jenen von an die Videobusleitungen am Ende einer Schreibperiode der fraglichen horizontalen Abtastperiode zu liefernden Videodaten sind und liefert die Kompensationsdaten "B" während einer Austastperiode der fraglichen horizontalen Abtastperiode an die Videobusleitungen. Die Kompensationsdaten "B" verhindern ein Geisterbild, um die Qualität der Anzeige weiter zu verbessern.
Das Verfahren kann weiterhin die Schritte des Vorbereitens für jede horizontale Abtastperiode von Schwarz-Videodaten und Zuführen der Schwarz-Videodaten nach den Kompensationsdaten "B" an die Videobusleitungen während einer Austastperiode der fraglichen horizontalen Abtastperiode enthalten.
Das heißt, dass zusätzlich zu den Kompensationsdaten "A" und "B" das Verfahren für jede horizontale Abtastperiode Schwarz-Videodaten vorbereitet und die Schwarz-Videodaten nach den Kompensationsdaten "B" während einer Austastperiode der fraglichen horizontalen Abtastperiode an die Videobusleitungen schickt. Die Schwarz-Videodaten verhindern horizontales Übersprechen, wenn eine horizontale Zeile Halbtöne in aufeinanderfolgenden Pixeln und schwarz oder weiß in einem letzten Pixel anzeigt, wodurch die Anzeigequalität verbessert wird.
Als eine bevorzugte Ausführungsform können die für eine horizontale Abtastperiode vorbereiteten Kompensationsdaten "A" gleich mit Videodaten sein, die zum Beginn einer Schreibperiode der horizontalen Abtastperiode an die Videobusleitungen geliefert werden sollen.
Als eine bevorzugte Ausführungsform können die für eine horizontale Abtastperiode vorbereiteten Kompensationsdaten "B" gleich mit an die Videobusleitungen am Ende einer Schreibperiode der horizontalen Abtastperiode gelieferten Videodaten sein.
Als bevorzugte Ausführungsform können die für eine horizontale Abtastperiode vorbereiteten Kompensationsdaten "A" den Videobusleitungen zugeleitet werden, gerade bevor Videodaten für den Beginn einer Schreibperiode der Horizontalabtastperiode den Videobusleitungen zugeführt werden.
Als bevorzugte Ausführungsform können die für eine horizontale Abtastperiode vorbereiteten Kompensationsdaten "B" den Videobusleitungen zugeleitet werden, gerade nachdem Videodaten für das Ende einer Schreibperiode der horizontalen Abtastperiode den Videobusleitungen zugeführt werden.
Als bevorzugte Ausführungsform können die Datenleitungen während der Austastperiode jeder horizontalen Abtastperiode von den Videobusleitungen getrennt werden.
Als bevorzugte Ausführungsform können der Steuerleitungstreiber und Datenleitungstreiber auf dem ersten Elektrodensubstrat integriert sein.
Als bevorzugte Ausführungsform kann der Datenleitungstreiber die Videobusleitungen enthalten.
Als bevorzugte Ausführungsform können die Datenleitungen in zumindest erste und zweite Gruppen unterteilt sein und der Datenleitungstreiber Videodaten simultan für die ersten und zweiten Gruppen abtasten, ausgehend von einer Datenleitung nahe einer Grenze zwischen den ersten und zweiten Gruppen, zu einer Datenleitung am entgegengesetzten Ende in jeder der ersten und zweiten Gruppen.
Gemäß dieser Ausführungsform kann die Diskontinuität längs einer Grenze zwischen angrenzenden Bereichen eliminiert werden.
Kurze Beschreibung der Zeichnungen
1 ist ein Zeitdiagramm, welches ein Verfahren zum Treiben einer Flachbildschirm-Vorrichtung gemäß dem Stand der Technik zeigt;
2 zeigt allgemein eine LCD, das gemäß einer ersten Ausführungsform der vorliegenden Erfindung getrieben wird;
3 ist ein Schaltungsdiagramm, welches ein LC-Paneel der LCD von 2 zeigt;
4 ist ein Schaltdiagramm, welches einen externen Treiber der LCD von 2 zeigt;
5 ist ein Verdrahtungsdiagramm, welches ein Verfahren zum Treiben der LCD von 2 erläutert;
6 ist eine, einen Bereich L1 von 5 zeigende vergrößerte Ansicht;
7 ist ein Schaltdiagramm, welches einen Teil eines Datenleitungstreibers der LCD von 2 zeigt;
8 zeigt gemäß der ersten Ausführungsform re-arrangierte Videodaten;
9 ist ein Zeitdiagramm, welches die erste Ausführungsform erläutert; und
10 ist ein Zeitdiagramm, welches ein LCD-Treiberverfahren gemäß einer zweiten Ausführungsform der vorliegenden Erfindung erläutert.
Beschreibung der bevorzugten Ausführungsformen
Ausführungsformen der vorliegenden Erfindung werden unter Bezugnahme auf die beigefügten Zeichnungen erläutert. Bei diesen Ausführungsformen wird die vorliegende Erfindung auf AM-LCDs mit Polysilizium-TFTs angewendet.
1.1 Erste Ausführungsform
1.1.1 Struktur der LCD
2 zeigt allgemein eine LCD mit Polysilizium-TFT, die gemäß einer ersten Ausführungsform der vorliegenden getrieben wird. Die LCD 100 hat ein LC-Paneel 101 mit Treibern, eine Treiberkarte 102 zum Zuführen von analogen Videodaten, vertikalen und horizontalen Synchronsignalen und Taktsignalen an das Paneel 101 und flexible Schaltkreise (FPCs) 106 zum elektrischen Verbinden des Paneels 101 und der Treiberkarte 102 miteinander.
3 ist ein das Paneel 101 zeigendes Schaltungsdiagramm. Das Paneel 101 weist einen Aktivmatrixbereich 1, einen Steuerleitungstreiber 2 und einen Datenleitungstreiber 3 auf. Die Treiber 2 und 3 treiben den Aktivmatrixteil 1. Eine gemeinsame Schaltung (Gegenelektrodentreiber) 4 ist auf der Treiberkarte 102 angeordnet, wie in 2 gezeigt und wird auch in 3 aus Gründen der Verständlichkeit gezeigt.
Der Aktivmatrixteil 1 weist in einer Matrix angeordnete Flüssigkristallpixel 5 auf. Jedes der Pixel 5 besteht aus einer Pixelelektrode 8, einer Gegenelektrode 7 und einer zwischen den Elektroden 8 und 7 gesandwichten Flüssigkristallschicht 9. Die Pixelelektrode 8 ist mit einem als Schaltelement dienenden TFT 6 verbunden, um Videodaten in die Pixelelektrode 8 zu schreiben. Das Gatter des TFT 6 ist mit einer entsprechenden der Steuerleitungen G1 bis Gn verbunden, die Reihen auf dem Aktivmatrixteil 1 bilden. Der Drain-Anschluss des TFT 6 ist mit einer entsprechenden der Datenleitungen D1 bis Dm verbunden, die die Spalten des Aktivmatrixteils 1 bilden. Die Quelle des TFT 6 ist mit der Pixelelektrode 8 verbunden. Die Gegenelektroden 7 aller Pixel 5 sind mit einer gemeinsamen Schaltung 4 verbunden.
Der Steuerleitungstreiber 2 weist ein Schieberegister (nicht gezeigt) und einen Puffer (nicht gezeigt) auf. In Reaktion auf ein vertikales Synchronsignal STV und vertikales Taktsignal CKV, die von der Treiberkarte 102 bereitgestellt werden, liefert der Steuerleitungstreiber 2 ein Adresssignal sequenziell an die Steuerleitungen G1 bis Gn.
Der Datenleitungstreiber 3 weist Analogschalter (nicht gezeigt) zum Verbinden der Datenleitungen D1 bis Dm mit Videobusleitungen auf, der durch ein Steuersignal an- und abgeschaltet wird, eine Abtasthalteschaltung (nicht gezeigt) zum Zuführen eines Steuersignals an die Analogschalter und ein Schieberegister (nicht gezeigt) zum Steuern des Betriebszeitverlaufs der Probenhalteschaltung. Der Datenleitungstreiber 3 empfängt ein horizontales Synchronsignal STH, ein horizontales Taktsignal CKH, ein Polaritätsumkehrsignal Vpol und analoge Videodaten von der Treiberschaltung 102. Der Datenleitungstreiber 3 ist in vier Teile unterteilt, wie später erläutert.
Die TFTs 6, Pixelelektroden 8, der Steuerleitungstreiber 2 und der Datenleitungstreiber 3 sind auf einem isolierenden Substrat 14 integriert. Auch Schieberegister und Schalter im Steuerleitungstreiber 2 und im Datenleitungstreiber 3 sind aus Polysilizium-TFT hergestellt.
Die Treiberkarte 102 von 2 weist einen Steuerungs-IC 103, einen positiven D/A-Wandler 11, einen negativen D/A-Wandler 12 und eine gemeinsame Schaltung 4 auf. Die Treiberkarte 102 ist mit einem Personal Computer (PC) (nicht gezeigt) durch eine FPC 107 verbunden.
Um den Stromverbrauch zu vermindern, verwendet die erste Ausführungsform die zwei D/A-Wandler 11 und 12, die beide kleine Ausgangsamplituden aufweisen, einen für die positive Polarität und den anderen für die negative Polarität. Demgemäss liefert der Datenleitungstreiber 3 positive Videodaten und negative Videodaten durch getrennte Pfade an die Datenleitungen, und die Polaritäten der Videobusleitungen im Datenleitungstreiber 3 werden nicht geändert, wodurch die Amplitude der Videodaten halbiert wird. Die vorliegende Erfindung ist jedoch nicht auf diese Anordnung mit zwei D/A-Wandlern beschränkt. Die vorliegende Erfindung ist auch mit einem einzelnen D/A-Wandler erzielbar.
4 zeigt essentielle Teile der Treiberkarte 102. Der Steuer-IC 103 empfängt digitale Videodaten, Referenztaktsignal und komposites Synchronsignal (einschließlich vertikaler und horizontaler Synchronsignale) vom PC. Das Paneel 101 enthält 1024 Pixel in jeder horizontalen Zeile (Reihe). Jedes Pixel besteht aus roten (R), grünen (G) und blauen (B) Subpixeln. Digitale Videodaten vom PC beinhalten nämlich 3072 Teile (1024 × 3) Bitdaten für jede horizontale Zeile.
Der Steuer-IC 103 hat eine Re-Arrangement-Schaltung 15, einen Selektor 16, einen Steuersignalgenerator 17, einen Videodaten-Controller 18 und andere Steuerungen (nicht gezeigt).
Die Re-Arrangement-Schaltung 15 re-arrangiert digitale Videodaten vom PC so, dass die Daten für die Videobusleitungen korrekt anhand der Polaritätsumkehrung erfasst werden können. Die Re-Arrangement-Schaltung 15 enthält einen 2-Zeilenspeicher (nicht gezeigt).
Der Selektor 16 stellt selektiv die re-arrangierten Daten den D/A-Wandlern 11 und 12 anhand der Polarität eines Rahmens bereit.
Der Steuersignalgenerator 17 empfängt das Referenztaktsignal und das komposite Synchronsignal vom PC und erzeugt das Polaritätsumkehrsignal Vpol, die Taktsignale und andere Steuersignale.
Die Videodatensteuerung 18 fügt den re-arrangierten Daten Kompensationsdaten hinzu. Genauer gesagt, bereitet die Videodatensteuerung 18 Kompensationsdaten vor, die gleich den am Beginn einer horizontalen Abtastperiode bereitgestellten Videodaten sind und fügt die Kompensationsdaten gerade vor den am Beginn der horizontalen Abtastperiode bereitgestellten Videodaten ein.
Die positiven und negativen D/A-Wandler 11 und 12 wandeln die vom Steuer-IC 103 bereitgestellten digitalen Videodaten in analoge parallele Videodaten um, die den Videobusleitungen der Datenleitungstreiber 3 zugeführt werden.
Gemäß der ersten Ausführungsform ist ein Rahmen eines auf einem Paneel 103 angezeigten Bilds in vier Bereiche längs der Datenleitungen und jeder Bereich in 32 Blöcke unterteilt. Jeder Block enthält 24 Datenleitungen. Jeder der vier Bereiche empfängt durch die 24 Datenleitungen simultan 24 Stücke Videodaten für einen der 32 Blöcke. Detaillierter stellt der Positiv-D/A-Wandler 11 12 Stücke von positiven Videodaten an jeden Bereich bereit, d.h. 48 Stücke von positiven Videodaten insgesamt für die vier Bereiche. Der negative D/A-Wandler 12 stellt 12 Stücke negativer Videodaten jedem Bereich bereit, d.h. 48 Stücke negative Videodaten insgesamt für die vier Bereiche.
Der D/A-Wandler 11 enthält 48 positive Wandlerelemente (nicht gezeigt), und der D/A-Wandler 12 enthält 48 negative D/A-Wandlerelemente (nicht gezeigt).
1.1.2 Polaritätsumkehrung
Die Polaritätsumkehrung zum Antreiben von Paneel 101 wird erläutert.
Um die Qualität einer Flüssigkristallschicht zu erhalten, alterniert eine Standard-LCD die Polaritäten von an den Pixelelektroden und Gegenelektroden anliegenden Potentialdifferenzen von Rahmen zu Rahmen. Um die Polaritäten umzukehren, gibt es V-Linien-Umkehrverfahren, die Potentialdifferenzpolaritäten von vertikale Linie zu vertikale Linie (Spalte um Spalte) alternieren und ein H-V-Linien-Umkehrverfahren, das Potential-Differenz-Polaritäten von Pixel zu Pixel alterniert.
Um Flüssigkristalle anzutreiben, ist eine Spannung von etwa ±5 V notwendig. Demgemäss erfordern diese Umkehrverfahren Treiber, die eine Spannungsfestigkeit von 10 V aufweisen und damit kaum den Stromverbrauch vermindern. Um dieses Problem zu lösen, sind LCDs mit niedrigem Stromverbrauch vorgeschlagen worden.
Ein Beispiel solcher LCDs mit niedrigem Stromverbrauch ist in der japanischen ungeprüften Patent-Offenlegungsschrift Hei-9-186161 offenbart. Die LCD dieser Offenbarung hat D/A-Wandler zum Umwandeln von seriellen Digitalvideodaten in parallele Analogdaten und jeweils mit den D/A-Wandlern verbundene Verstärker. Die mit den angrenzenden D/A-Wandlern verbundenen Verstärker sind mit Spannungsquellen entgegengesetzter Polaritäten verbunden. Jeder Verstärker hat ein Paar Schalter, die jeweils mit Datenleitungen verbunden sind.
Gemäß dieser Offenbarung können Treiber eine Lastspannung derselben Polarität aufweisen, um den Stromverbrauch zu senken. Angrenzende Datenleitungen können einen Videodatenbus teilen, um die Anzahl von Videodatenbussen wie auch die Schaltungsgrößen zu vermindern.
Gemäß dieser Offenbarung treiben ungerade D/A-Wandler ungerade Datenleitungen und gerade D/A-Wandler treiben gerade Datenleitungen in einer Rahmenperiode. In der nächsten Rahmenperiode treiben die ungeraden D/A-Wandler die geraden Datenleitungen und die geraden D/A-Wandler treiben die ungeraden Datenleitungen. Um Polaritäten umzukehren, verwendet die Offenbarung einen externen Speicher zum Re-Arrangieren von Videodaten von Rahmen zu Rahmen.
Ein unten erwähntes LC-Paneel-Treiberverfahren verwendet dieselbe Polaritätsumkehrtechnik und Videodaten-Rearrangement-Technik wie die oben erwähnte Offenbarung.
1.1.3 Verfahren von Treiben eines LC-Paneels
Es wird ein grundlegendes Verfahren zum Antreiben des LC-Paneels 101 (2) erläutert.
5 ist ein Verdrahtungsdiagramm, welches das Verfahren zum Treiben des Paneels 101 und die Beziehung zwischen Datenleitungen und damit verbundene Videobusleitungen zeigt.
Das Paneel 101 ist in vier Bereiche L1, L2, R1 und R2 längs der Datenleitungen unterteilt. Grenzen dieser Bereiche sind mit gepunkteten Linien angezeigt. Die Datenleitungen in den vier Bereichen werden von den Grenzen L und R in Pfeilrichtungen abgetastet, um die Diskontinuität längs der Grenzen der vier Bereiche zu eliminieren.
Um eine solche Abtastung zu erzielen, ist der Datenleitungstreiber 3 intern in vier Teile geteilt. Der Datenleitungstreiber 3 hat nämlich Schieberegister, Abtasthalteregister etc. für die jeweils vier Bereiche.
Im Vergleich zum Antreiben eines Rahmens mit einem Schieberegister kann das simultane Antreiben von vier Bereichen eines Rahmens mit vier Schieberegistern die Abtastzeit jedes Schieberegisters vervierfachen, um die Qualität der Anzeige zu verbessern.
Jeder der Kanäle CN-L und CN-R empfängt 48 Stücke analoger Videodaten von der Treiberkarte 102. Es empfängt nämlich der Kanal CN-L 48 Stücke analoger Videodaten für die Bereiche L1 und L2, von denen jeder 24 Stücke analoger Videodaten empfängt, und es empfängt der Kanal CN-R 48 Stücke analoger Videodaten für die Bereiche R1 und R2, von denen jeder 24 Stücke analoger Videodaten empfängt.
Jeder der vier Bereiche L1, L2, R1 und R2 des Paneels 101 weist 24 Videobusleitungen, wie etwa L1P1, L1N1, ..., L1N12 auf, um die Videodaten an Analogschalter (nicht gezeigt) weiterzuleiten.
Die Videobusleitungen enthalten welche, um positive Videodaten zu empfangen und welche, um negative Videodaten zu empfangen. Die positiven und negativen Videobusleitungen sind alternierend angeordnet. Jede Videobusleitung, die positive Videobusdaten empfängt, hat einen Suffix "P" und jede Videoleitung, die negative Videodaten empfängt, hat einen Suffix "N" in 5. Beispielsweise empfängt die Videobusleitung L1P1 positive Videodaten und die Videobusleitung L1N1 empfängt negative Videodaten.
6 ist eine vergrößerte Ansicht, die den Bereich von L1 von 5 zeigt. Jeder Bereich ist in 32 Blöcke unterteilt und jeder Block enthält 8 Datenleitungen für jeweils rot, grün und blau, d.h. insgesamt 24 Datenleitungen in jedem Block. Beispielsweise hat der Block 1 Datenleitungen zum Empfangen von Datenstücken R249 bis R256, G249 bis G256 und B249 bis B256. In ähnlicher Weise hat der Block 32 Datenleitungen zum Empfangen von Datenstücken R1 bis R8, G1 bis G8 und B1 bis B8.
Jeder Block tastet simultan 24 Datenstücke durch die 24 Datenleitungen ab, einschließlich 8 Datenleitungen für rot, 8 Datenleitungen für grün und 8 Datenleitungen für blau. Die durch jeden Block durch die 24 Datenleitungen abgetasteten Stücke bilden 8 Pixel in einer horizontalen Linie (Reihe) auf dem Paneel 101. In jedem der Bereiche L1, L2, R1 und R2 tasten die 32 Blöcke sequenziell Videodaten ab und schreiben die Videodaten in eine horizontale Linie.
Im Bereich L1 von 6 werden die Videodaten für die 32 Blöcke sequenziell vom Block 1 bis zum Block 32 abgetastet. Im Bereich L1 werden nämlich die Videodatenstücke R1 bis B256 von dem Datenstück B256 zum Datenstück R1 abgetastet. In den anderen Bereichen L2, R1 und R2 werden Videodatenstücke in derselben Weise abgetastet. Da jeder Block 24 Datenleitungen enthält, enthält jeder Bereich 768 Datenleitungen (24 × 32), weil jeder Bereich aus 32 Blöcken besteht. Dies bedeutet, dass eine horizontale Abtastperiode, die vier Bereiche abdeckt, 3072 Datenleitungen involviert. Für diese 3072 Datenleitungen abgetastete Videodatenstücke bilden 1024 Pixel längs jeder horizontalen Linie. Solche Videodatenabtastung wird für alle Steuerleitungen wiederholt, die jeweils horizontalen Leitungen entsprechen, um einen Rahmen des Paneels 102 zu beschreiben.
Die erste Ausführungsform treibt das Paneel 102 gemäß dem V-Linienumkehrverfahren. In jeder Rahmenperiode tastet der Datenleitungstreiber 3 Videodaten entgegengesetzter Polarität ab, so dass die Potentiale von angrenzenden Datenleitungen entgegengesetzte Polaritäten in Bezug zu einer Referenzspannung haben können. Zusätzlich werden die Polaritäten der Datenleitungen von Rahmen zu Rahmen umgekehrt.
7 zeigt einen Teil des Datenleitungstreibers zum Antreiben des Bereichs L1 von 6. Der in 7 gezeigte Teil ist einer von vier Abschnitten des Datenleitungstreibers L3, welche die Bereiche L1, L2, R1 bzw. R2 treiben. In 7 sind Elemente mit Bezugszeichen repräsentative Elemente von ähnlichen Teilen.
Der in 7 gezeigte Teil des Datenleitungstreibers 3 besteht aus einem Schieberegister 111, einer Abtasthalteschaltung 112 und einer Analogschalter-Schaltung 113. Das Schieberegister 111 stellt ein Steuersignal Q bereit, gemäß dem die Abtasthalteschaltung 112 den Durchgang der Analogschalter-Schaltung 113 steuert. Der Datenleitungstreiber 3 tastet von der Treiberkarte 102 bereitgestellte analoge Videodaten für die Datenleitung in Synchronisation mit dem horizontalen Taktsignal CKH ab.
Das Steuersignal Q wird ungeraden Schaltern 112a und geraden Schaltern 112b zugeführt. Eine Videobusleitung 125 empfängt ein positives Analogsignal, und eine Videobusleitung 126 empfängt ein negatives Analogsignal.
Die Analogschalter-Schaltung 113 enthält ein Paar von p-Kanaltransistoren 114 und n-Kanaltransistoren 116 und ein Paar von p-Kanaltransistoren 115 und n-Kanaltransistoren 117. Die positive Videobusleitung 125 ist mit Datenleitungen Dm-n und Dm-(n – 1) über die Transistoren 114 und 115 verbunden. Die negative Videobusleitung 126 ist über die Transistoren 116 und 117 mit den Datenleitungen Dm-n und Dm-(n – 1) verbunden.
Der Steueranschluss des Transistors 114 ist mit einem Ausgangsanschluss eines OR-Gatters 118 verbunden. Der Steueranschluss des Transistors 116 ist mit einem Ausgangsanschluss eines AND-Gatters 119 verbunden. Der Steueranschluss des Transistors 115 ist mit einem Ausgangsanschluss eines NAND-Gatters 120 verbunden. Der Steueranschluss des Transistors 117 ist mit einem Ausgangsanschluss eines NOR-Gatters 121 verbunden.
Die Gatterelemente 118 bis 121 empfangen das Polaritätsumkehrsignal Vpol. Die Gatterelemente 119 und 120 empfangen das Steuersignal Q vom Schieberegister 111. Das OR-Gatter 118 empfängt das Steuersignal Q durch einen Inverter 122. Das NOR-Gatter 121 empfängt das Steuersignal Q durch einen Inverter 123. Das Schieberegister 111 schiebt sequenziell das horizontale Synchronsignal STH synchron zum horizontalen Taktsignal CKH. Das Schieberegister 111 stellt das Steuersignal Q anhand dem horizontalen Synchronsignal STH bereit.
Der Betrieb der angrenzenden Datenleitungen Dm-n und Dm-(n – 1) und der zugehörigen Analogschalter 113 und Schalter 112a und 112b werden erläutert. Das Polaritätsumkehrsignal Vpol, das den Schaltern 112a und 112b zugeführt wird, ist niedrig, um eine positive Polarität anzuzeigen und hoch, um eine negative Polarität anzuzeigen. Das Signal Vpol wird von Rahmen zu Rahmen geändert.
Es wird ein Betrieb in einer Schreibperiode in einer horizontalen Abtastperiode erläutert. Falls das Polaritätsumkehrsignal Vpol niedrig ist, leitet das OR-Gatter 118 das Steuersignal Q weiter und der Ausgang des AND-Gatters 119 ist niedrig. Der Ausgang des NAND-Gatters 120 ist hoch und das NOR-Gatter 121 stellt eine Inversion des Steuersignals Q bereit. Als Ergebnis wird der Transistor 114 in Reaktion auf das Steuersignal Q durchgehend und die Transistoren 116 und 115 werden sperrend. Der Transistor 117 wird in Reaktion auf das Steuersignal Q durchgehend. Folglich tastet die Datenleitung Dm-n positive Videodaten gemäß dem Steuersignal Q ab und die Datenleitung Dm-(n – 1) tastet negative Videodaten gemäß dem Steuersignal Q ab.
Falls das Polaritätsumkehrsignal Vpol hoch ist, geht das das OR-Gatter 118 auf hoch und das AND-Gatter 119 leitet das Steuersignal Q weiter. Das NAND-Gatter 120 stellt eine Umkehr des Steuersignals Q bereit, und der Ausgang des NOR-Gatters 121 wird niedrig. Als Ergebnis wird in Reaktion auf das Steuersignal Q der Transistor 114 sperrend und der Transistor 116 durchgehend. Der Transistor 115 wird in Reaktion auf das Steuersignal Q durchgehend und der Transistor 117 wird sperrend. Folglich tastet die Datenleitung Dm-n anhand des Steuersignals Q negative Videodaten ab und die Datenleitung Dm-(n – 1) tastet anhand des Steuersignals Q positive Videodaten ab.
Während einer Austastperiode in jeder horizontalen Abtastperiode stellt das Schieberegister 111 kein Steuersignal Q bereit und daher sind die Transistoren in der Analogschalter-Schaltung 113 alle sperrend. Während der Austastperiode werden den Videobusleitungen 125 und 126 Kompensationsdaten zugeführt, um die Videobusleitungen 125 und 126 zu laden.
Der obige Vorgang wird von Rahmen zu Rahmen wiederholt, so dass die Datenleitungen Dm-n und Dm-(n – 1) alternierend positive und negative Videodaten abtasten. In ähnlicher Weise tasten die anderen Datenleitungen alternierend positive und negative Videodaten ab.
In 7 empfängt die Videobusleitung 125 nur positive Videodaten und die Videobusleitung 126 empfängt nur negative Videodaten. Es wird nämlich jedes Gatterelement in der Abtasthalteschaltung 112 mit einer Spannungsfestigkeit einzelner Polarität betrieben, wodurch der Stromverbrauch gesenkt wird.
1.14 Daten-Re-Arrangement und Verteilung
8 zeigt durch den Steuerungs-IC 103 re-arrangierte Videodaten. Die rechte Seite von 8 zeigt von dem PC gelieferte und vom Steuer-IC 103 re-arrangierte Videodatenstücke, um sie in einer horizontalen Linie auf dem Paneel 101 anzuzeigen. Die re-arrangierten Videodatenstücke werden an die 32 Blöcke jedes der Bereiche L1, L2, R1 und R2 des Paneels 101 verteilt. Die linke Seite von 8 zeigt die Polarität (POL) des Polaritätsumkehrsignals Vpol und entscheidet über die Verteilung der Videodatenstücke für die Videobusleitungen anhand des Signals Vpol. Wenn POL = 0 (niedrig), ist das Polaritätsumkehrsignal Vpol positiv, und falls POL = 1 (hoch), ist das Signal Vpol negativ.
Es wird die Datenverteilung für Block 1 im Bereich L1 erläutert.
Falls POL = 0, empfängt der Block 1 ein Videodatenstück R249 durch die Videobusleitung L1P1 und ein Datenvideostück G249 durch die Videobusleitung L1N1. Das Datenstück R249 wird durch den p-Kanaltransistor 114 (7) für die Datenleitung Dm-n abgetastet. Das Datenstück G249 wird durch den n-Kanaltransistor 117 für die Datenleitung Dm-(n – 1) abgetastet. Falls POL = 1, empfängt der Block 1 ein Videodatenstück G249 durch die Videobusleitung L1P1 und das Videodatenstück R249 durch die Videobusleitung L1N1. Das Datenstück G249 wird durch den p-Kanaltransistor 115 für die Datenleitung Dm-(n – 1) abgetastet und das Datenstück R249 wird durch den n-Kanaltransistor 116 für die Datenleitung Dm-n abgetastet. Die Re-Arrangement-Datenstücke von 8 führen dazu, dass die Videobusleitung 125 immer positive Videodatenstücke empfängt und die Videobusleitung 126 negative Videodatenstücke. Obwohl die angrenzenden Datenleitungen Dm-n und Dm-(n – 1) abwechselnd positive und negative Datenstücke empfangen, empfängt jede der Busleitungen 125 und 126 immer Videodaten derselben Polarität.
1.15 Videodaten an Videobusleitungen gemäß der ersten Ausführungsform
Den Videobusleitungen des Paneels 101 gemäß der ersten Ausführungsform zugeführte Videodaten werden erläutert.
9 ist ein Zeitdiagramm, welches das LCD-Treiberverfahren der ersten Ausführungsform zeigt.
Das Treiberverfahren von 9 treibt das Paneel 101 von 2. Die erste Ausführungsform unterteilt das Paneel 101 in vier Bereiche und jeden Bereich in 32 Blöcke.
Der Datenleitungstreiber 3 empfängt analoge Videodaten von der Treiberkarte 102 synchron zum Ansteigen eines horizontalen Synchronsignals (a). Die analogen Videodaten enthalten re-arrangierte Videodaten und Kompensationsdaten A. Die Kompensationsdaten A sind gleich den Videodaten für den Block 1, der am Start einer horizontalen Abtastperiode liegt. Die Kompensationsdaten A werden in einer Austastperiode zugeführt, die direkt den Videodaten für Block 1 vorhergeht. Im verbleibenden Teil der Austastperiode werden für eine Anzeige irrelevante Signale zugeführt.
Die Kompensationsdaten A laden die Videobusleitungen vor dem Beginn einer Schreibperiode der fraglichen horizontalen Abtastperiode. Dies sichert korrekte Spannungen für die Videodaten für die Datenleitungen des Blocks 1, und daher stellt der Block 1 immer einen korrekten Kontrast bereit.
Als Ergebnis wird eine Grenze am Beginn der Schreibperiode unmerklich, so dass Paneel 101 hochqualitative Bilder anzeigen kann.
1.2 Zweite Ausführungsform
Es wird ein Verfahren zum Antreiben einer LCD gemäß der zweiten Ausführungsform der vorliegenden Erfindung erläutert. Die zweite Ausführungsform wird als ein Beispiel auf eine LCD mit Polysilizium-TFTs von 2 angewandt.
1.2.1 Struktur der LCD
Gemäß der zweiten Ausführungsform fügt die Videodatensteuerung 18 (4) zwei Stücke von Kompensationsdaten und ein Stück von Schwarz-Videodaten den durch die Re-Arrangement-Schaltung 15 bereitgestellten re-arrangierten Videodaten hinzu. Genauer gesagt, bereitet die zweite Ausführungsform Kompensationsdaten A vor, die gleich mit Videodaten für den Beginn einer horizontalen Abtastperiode sind und fügt die Kompensationsdaten A gerade vor den Videodaten für den Beginn der horizontalen Abtastperiode ein. Auch die zweite Ausführungsform bereitet Kompensationsdaten B vor, die gleich mit Videodaten für das Ende einer horizontalen Abtastperiode sind und fügt die Kompensationsdaten B gerade nach den Videodaten für das Ende der horizontalen Abtastperiode ein. Weiterhin bereitet die zweite Ausführungsform Schwarz-Videodaten vor und fügt die Schwarz-Videodaten nach den Kompensationsdaten B ein.
1.2.2 Videodaten an Videobusleitungen gemäß der zweiten Ausführungsform
Es werden den Videobusleitungen des Paneels 101 gemäß der zweiten Ausführungsform zugeführte Videodaten erläutert.
10 ist ein Zeitdiagramm, welches den Betrieb der zweiten Ausführungsform erläutert. Wie bei der ersten Ausführungsform unterteilt die zweite Ausführungsform das Paneel 101 in vier Bereiche und jeden Bereich in 32 Blöcke.
Der Datenleitungstreiber 103 empfängt analoge Videodaten von der Treiberkarte 102 synchron zum Ansteigen eines horizontalen Synchronsignals (a). Die analogen Videodaten enthalten re-arrangierte Videodaten, Kompensationsdaten A, Kompensationsdaten B und Schwarz-Videodaten.
Die Kompensationsdaten A sind gleich mit Videodaten für den Block 1, der am Beginn einer horizontalen Abtastperiode liegt. Die Kompensationsdaten B sind gleich mit Videodaten für den Block 32, der am Ende der horizontalen Abtastperiode liegt. Die den Kompensationsdaten B hinzugefügten Schwarz-Videodaten dauern eine Blockperiode. Der verbleibende Teil jeder Austastperiode empfängt für die Anzeige irrelevante Daten.
Die gerade vor den, für den Start einer horizontalen Abtastperiode bereitgestellten, Videodaten eingefügten Kompensationsdaten A helfen beim Steigern der Spannung des für den Start der horizontalen Abtastperiode bereitgestellten Videodaten auf korrekte Pegel. Als Ergebnis stellt der Block 1 einen benötigten Kontrast sicher. Die den für das Ende der horizontalen Abtastperiode bereitgestellten Videodaten hinzugefügten Kompensationsdaten B verhindern ein Geisterbild aufgrund einer Spannungsverzögerung im Block 32, die am Ende einer Schreibperiode der horizontalen Abtastperiode liegt. Die den Kompensationsdaten B zugefügten Schwarz-Videodaten unterdrücken ein horizontales Übersprechen. Selbst falls eine horizontale Linie aufeinanderfolgende Pixel involviert, die Halbtöne anzeigen und ein letztes Pixel, das schwarz oder weiß anzeigt, verhindern die den Kompensationsdaten B hinzugefügten Schwarz-Videodaten die Störung in der horizontalen Linie. Sie verhindern nämlich, dass die horizontale Linie teilweise weiß oder schwarz wird.
Die zweite Ausführungsform macht eine Grenze längs dem ersten Block eines jeden Bereichs des Paneels 101 unmerklich, wodurch Bilder auf dem Paneel 101 korrekt angezeigt werden. Die zweite Ausführungsform unterdrückt ein Geisterbild in zumindest einem Block, der am Ende einer Schreibperiode in jedem Bereich liegt. Selbst falls eine horizontale Linie Halbtöne in aufeinanderfolgenden Pixeln und schwarz oder weiß in einem letzten Pixel anzeigt, verursacht die zweite Ausführungsform kein horizontales Übersprechen und zeigt auf dem Paneel 101 hochqualitative Bilder an.
Verschiedene Modifikationen werden für Fachleute möglich werden, nachdem sie die Lehren der vorliegenden Erfindung aufgenommen haben, ohne von deren Schutzumfang abzuweichen.
Beispielsweise müssen die Kompensationsdaten A, die gleich mit Videodaten für den ersten Block einer horizontalen Linie gemäß der ersten Ausführungsform sind, nicht mit den Videodaten für den ersten Block gleich sein, falls die Spannungen der Kompensationsdaten A im wesentlichen gleich mit jenen der Videodaten für den ersten Block sind.
Es ist nicht immer notwendig, die Kompensationsdaten A gerade vor dem ersten Block einzufügen. Sie können irgendwo in einer Austastperiode der vorherigen horizontalen Abtastperiode eingefügt werden.
Die Periode der Kompensationsdaten in einer Austastperiode kann kürzer oder länger als die Periode eines Blocks sein. Um die Videobusleitungen hinreichend mit den Kompensationsdaten zu laden, wird es bevorzugt, dass die Periode der Kompensationsdaten länger als die Periode eines Blockes ist.
Um horizontales Übersprechen zu eliminieren, fügt die zweite Ausführungsform Schwarz-Videodaten zumindest einer Blockperiode in eine Austastperiode ein. Die Periode der Schwarz-Videodaten kann gleich zwei oder mehr Blöcken sein.
Die zweite Ausführungsform macht die Kompensationsdaten A gleich mit den Videodaten für den ersten Block, der am Beginn einer horizontalen Linie in jedem Bereich ist. Die Kompensationsdaten A der zweiten Ausführungsform sind nicht notwendigerweise gleich den Videodaten für den ersten Block, falls die Spannungen der Kompensationsdaten A maßgeblich gleich jenen der Videodaten für den ersten Block sind.
Es ist möglich, die Kompensationsdaten, die gleich den am Beginn einer horizontalen Abtastperiode bereitgestellten ersten Videodaten sind, gerade vor den ersten Videodaten einzufügen und fügt die Kompensationsdaten B, die gleich sind den am Ende der horizontalen Abtastperiode bereitgestellten Videodaten, gerade nach den letzten Videodaten ein. Diese Technik macht eine Grenze jedes Bereichs unmerklich und unterdrückt Geisterbilder im letzten Block in einer Schreibperiode.
Obwohl die ersten und zweiten Ausführungsformen das V-Linienumkehrverfahren verwenden, ist die vorliegende Erfindung auch auf das H-V-Linienumkehrverfahren anwendbar, welches die Polaritäten von Videodaten von Reihe zu Reihe invertiert.
Die oben erwähnten Ausführungsformen dienen nur beispielhaften Zwecken und sollen die vorliegende Erfindung nicht beschränken. Der Schutzumfang der vorliegenden Erfindung wird in den nachfolgenden Ansprüchen spezifiziert, und es versteht sich, dass alle Modifikationen, die unter die Ansprüche fallen, durch den Schutzumfang der vorliegenden Erfindung abgedeckt sind.

Claims

Verfahren zum Antreiben einer Flachbildschirm-Vorrichtung, die aufweist: ein erstes Elektrodensubstrat einschließlich Datenleitungen und Steuerleitungen, die eine Matrix bilden, an Schnittstellen der Daten- bzw. Steuerleitungen ausgebildete Pixelelektroden, und jeweils für die Pixelelektroden vorgesehene Schaltelemente, wobei jedes der Schaltelemente durch ein Steuersignal an- und ausgeschaltet wird, das durch eine entsprechende der Steuerleitungen läuft und das, falls eingeschaltet, eine entsprechende Datenleitung mit der entsprechenden Pixelelektrode verbindet, um aufgenommene Videodaten auf der Datenleitung auf die Pixelelektrode zu schreiben; ein zweites Elektrodensubstrat einschließlich Gegenelektroden, die zu den Pixelelektroden, mit einem vorgegebenen Spalt dazwischen, hinweisen; eine zwischen dem ersten und zweiten Elektrodensubstrat eingefügte optische Modulationsschicht; einen Datenleitungstreiber zum Verbinden von "n" der Datenleitungen mit Videobusleitungen und Abtasten von Videodaten für die n Datenleitungen synchron zu einer horizontalen Abtastperiode; einen Steuerleitungstreiber zum Zuführen eines Steuersignals an eine der Steuerleitungen synchron zu einer horizontalen Abtastperiode; und einen externen Treiber zum Umwandeln von externen Videodaten in Videodaten für "n" der Datenleitungen und zum gemeinsamen Zuführen der Videodaten zu den Datenbusleitungen, wobei das Verfahren die Schritte umfasst: Vorbereiten von, für jede horizontale Abtastperiode, ersten Kompensationsdaten (A), deren Spannungen im wesentlichen gleich denen von, den Videobusleitungen am Beginn einer Schreibperiode der fraglichen horizontalen Abtastperiode zuzuführenden Videodaten sind; und Zuführen der ersten Kompensationsdaten (A) zu den Videobusleitungen während einer Austastperiode einer horizontalen Abtastperiode, um die Videobusleitungen vor dem Beginn der fraglichen horizontalen Abtastperiode zu laden.
Verfahren nach Anspruch 1, weiterhin umfassend die Schritte: für jede horizontale Abtastperiode, Vorbereiten zweiter Kompensationsdaten (B), deren Spannungen im wesentlichen gleich denen von, den Videobusleitungen am Ende einer Schreibperiode der fraglichen horizontalen Abtastperiode zuzuführenden Videodaten sind; und Zuführen der zweiten Kompensationsdaten (B) zu den Videobusleitungen während einer Austastperiode der fraglichen horizontalen Abtastperiode.
Verfahren nach Anspruch 2, weiterhin umfassend die Schritte: für jede horizontale Abtastperiode, Vorbereiten von Schwarzvideodaten; und Zuführen der Schwarzvideodaten nach den zweiten Kompensationsdaten (B) zu den Videobusleitungen während einer Austastperiode der fraglichen horizontalen Abtastperiode.
Verfahren nach einem der Ansprüche 1 bis 3, wobei: die für eine horizontale Abtastperiode vorbereiteten ersten Kompensationsdaten (A) gleich mit, den Videobusleitungen am Beginn einer Schreibperiode der horizontalen Abtastperiode zuzuführenden Videodaten sind.
Verfahren nach einem der Ansprüche 2 bis 4, wobei: für eine horizontale Abtastperiode vorbereitete zweite Kompensationsdaten (B) gleich mit, den Videobusleitungen am Ende einer Schreibperiode der horizontalen Abtastperiode zuzuführenden Videodaten sind.
Verfahren nach einem der Ansprüche 1 bis 5, wobei: für eine horizontale Abtastperiode vorbereitete erste Kompensationsdaten (A) den Videobusleitungen gerade vor, den Videobusleitungen am Beginn einer Schreibperiode der horizontalen Abtastperiode zuzuführenden Videodaten zugeführt werden.
Verfahren nach einem der Ansprüche 2 bis 6, wobei: die für eine horizontale Abtastperiode vorbereiteten zweiten Kompensationsdaten (B) den Videobusleitungen gerade nach, den Videobusleitungen am Ende einer Schreibperiode der horizontalen Abtastperiode zuzuführenden Videodaten zugeführt werden.
Verfahren nach einem der Ansprüche 1 bis 7, wobei: die Datenleitungen während der Austastperiode jeder horizontalen Abtastperiode von den Videobusleitungen getrennt werden.
Verfahren nach Anspruch 1, wobei: die Steuerleitungstreiber und Datenleitungstreiber auf dem ersten Elektrodensubstrat integriert sind.
Verfahren nach Anspruch 9, wobei: der Datenleitungstreiber die Videobusleitungen enthält.
Verfahren nach einem der Ansprüche 9 und 10, wobei: die Datenleitungen in zumindest erste und zweite Gruppen unterteilt sind; und der Datenleitungstreiber Videodaten simultan für die ersten und zweiten Gruppen erfasst, so dass die erfassten Videodaten den Datenleitungen von der Datenleitung nahe einer Grenze zwischen den ersten und zweiten Gruppen zu einer Datenleitung am entgegengesetzten Ende in jeder der ersten und zweiten Gruppen hin zugeführt werden.
Flachbildschirm-Anzeigevorrichtung, aufweisend: ein erstes Elektrodensubstrat einschließlich Datenleitungen und Steuerleitungen, die eine Matrix bilden, an Schnittstellen der Daten- bzw. Steuerleitungen ausgebildete Pixelelektroden, und jeweils für die Pixelelektroden vorgesehene Schaltelemente, wobei jedes der Schaltelemente durch ein Steuersignal an- und ausgeschaltet wird, das durch eine entsprechende der Steuerleitungen läuft und das, falls eingeschaltet, eine entsprechende Datenleitung mit der entsprechenden Pixelelektrode verbindet, um aufgenommene Videodaten auf der Datenleitung auf die Pixelelektrode zu schreiben; ein zweites Elektrodensubstrat einschließlich Gegenelektroden, die zu den Pixelelektroden, mit einem vorgegebenen Spalt dazwischen, hinweisen; eine zwischen dem ersten und zweiten Elektrodensubstrat eingefügte optische Modulationsschicht; einen Datenleitungstreiber zum Verbinden von "n" der Datenleitungen mit Videobusleitungen und Abtasten von Videodaten für die n Datenleitungen synchron zu einer horizontalen Abtastperiode; einen Steuerleitungstreiber zum Zuführen eines Steuersignals an eine der Steuerleitungen synchron zu einer horizontalen Abtastperiode; und einen externen Treiber zum Umwandeln von externen Videodaten in Videodaten für "n" der Datenleitungen und zum gemeinsamen Zuführen der Videodaten zu den Datenbusleitungen, und eine Videodatensteuerung zum Vorbereiten von, für jede horizontale Abtastperiode, ersten Kompensationsdaten (A), deren Spannungen im wesentlichen gleich denen von, den Videobusleitungen am Beginn einer Schreibperiode der fraglichen horizontalen Abtastperiode zuzuführenden Videodaten sind; und zum Zuführen der ersten Kompensationsdaten (A) zu den Videobusleitungen während einer Austastperiode einer horizontalen Abtastperiode, um die Videobusleitungen vor dem Beginn der fraglichen horizontalen Abtastperiode zu laden.