-
Die
vorliegende Erfindung bezieht sich auf eine Datenleitungs-Ansteuerungsvorrichtung
für eine Matrixanzeigeeinrichtung
und auf eine Matrixanzeigeeinrichtung, die solch eine Ansteuerungsvorrichtung
enthält.
Die Anzeigevorrichtung kann beispielsweise vom Typ der Dünnschicht-Transistor
(TFT)-Aktivmatrix-Anzeigeeinrichtung (AMLCD)-Art sein, und die Ansteuerungsvorrichtung
kann monolithisch mittels der Silizium-auf-Isolator (SOI)-Technologie integriert
werden.
-
1 der
beigefügten
Zeichnungen stellt eine typische, bekannte Art der Aktivmatrix-Anzeigeeinrichtung
dar, wie sie zum Beispiel durch Lewis et al. "Driver Circuits for AMLCDs", Journal of the
Society for Information Display, Seiten 56-64, 1995, offenbart ist.
Die Anzeigeeinrichtung umfasst eine Aktivmatrix 1 von N
Zeilen und M Spalten von Bildelementen (Pixels). Die M Spalten der
Pixel haben Datenleitungen, die mit einer Datenleitungs-Ansteuerungsvorrichtung 2 verbunden
sind, dessen Eingang 3 serielle, anzuzeigende Bilddaten
empfängt.
Die Zeilen der Pixel werden mit Abtastleitungen verbunden, die mit
einer Abtastleitungs-Ansteuerungsvorrichtung 4 verbunden
sind. Die Abtastleitungs-Ansteuerungsvorrichtung 4 stellt
das Abtasten oder Ansteuerungssignale bereit, um das Aktualisieren
der Pixel mit den Bilddaten zu steuern.
-
Der
untere Teil von 1 stellt einen vergrößerten Teil
der Aktivmatrix 1 dar, die die individuellen Pixel zeigt.
Jedes Pixel hat eine Pixelelektrode 5, die durch einen
Dünnschicht-Transistor 6 gesteuert
wird. Jeder Transistor 6 weist ein Gatter, das mit der
gemeinsamen Reihen-Abtastleitung, wie etwa 7, verbunden
ist, und eine Source auf, die mit einer gemeinsamen Spalten-Datenleitung, wie
etwa 8, verbunden ist. Der Drain des Transistors 6 ist
mit der Elektrode 5 verbunden.
-
Um
die Bilddaten, die durch jedes Pixel angezeigt werden, zu aktualisieren,
wird die entsprechende Spannung an die Datenleitung 8 angelegt, um
an der Source des Pixeltransistors 6 angelegt zu sein.
Die Abtastleitungs- Ansteuerungsvorrichtung 4 bietet
einen Abtastimpuls mit dem entsprechenden Zeitablauf über die
Abtastleitung 7 zu dem Gatter des Transistors 6,
so dass der Transistor von seinem nicht-leitenden Zustand in seinen
leitenden Zustand geschaltet wird. Die Ladung von der Datenleitung wird
folglich zu dem Pixelspeicherkondensator übertragen bis die Spannung
an der Elektrode 5 im Wesentlichen gleich der Spannung
ist, die durch die Datenleitungs-Ansteuerungsvorrichtung 2 zu
der entsprechenden Datenleitung geliefert wird. Wenn das Aktualisieren
der Pixel beendet worden ist, wird das Abtastsignal durch die Ansteuerungsvorrichtung 4 entfernt,
so dass der Transistor 6 in seinen nicht-leitenden Zustand
zurückkehrt,
bis ein weiterer Aktualisierungszyklus für die Pixel stattfindet.
-
Eine
Anzeigeeinrichtung der Art, die in 1 gezeigt
ist, kann mit einem zeitlich punktweisen Ansteuerungsschema verwendet
werden, zum Beispiel in dem Fall einer analogen Anzeigeeinrichtung
von kleiner Größe und niedriger
Pixelauflösung.
In dem Fall umfasst die Ansteuerungsvorrichtung 2 ein entsprechendes
Paar von komplementären
Abtasttransistoren, die ein Übertragungsgatter
bilden, das zwischen jeder Datenleitung 8 und dem Eingang 3 verbunden
ist. Ein Schieberegister steuert die Leitung der Übertragungsgatter
derart, dass nur ein Gate jeweils leitend ist. Ein analoges Videosignal,
das eine Zeile oder Linie von anzuzeigenden Bilddaten darstellt,
wird an den Eingang 3 geliefert, oder die entsprechende
Reihe der Matrix 1 wird durch die Abtastleitungs-Ansteuerungsvorrichtung 4 aufgeschaltet, die
ein Abtastsignal an die entsprechende Abtastleitung 7 anlegt.
Jedes der Übertragungsgatter
der Datenleitungs-Ansteuerungsvorrichtung 2 wird
abwechselnd durch das Schieberegister der Ansteuerungsvorrichtung 2 synchron
mit den Bilddaten aufgeschaltet, so dass die Pixel der aufgeschalteten
Linie oder Zeile jeweils eines in einer Sequenz aktualisiert werden.
-
Wenn
die Linie der Pixel aktualisiert worden ist, schaltet die Abtastleitungs-Ansteuerungsvorrichtung 4 die
nächste
Zeile von Pixeln auf, und der Vorgang wird wiederholt bis alle der
Linien von Pixeln aktualisiert worden sind. Der Vorgang wird dann
für jeden
Rahmen von Bilddaten, die in einer Sequenz zu der Anzeigeeinrichtung
geliefert sind, wiederholt.
-
Für eine Anzeigeeinrichtung
mit einer Rahmenaktualisierungsrate f und einer Matrix von N mal M
Pixel ist die Datenratenfrequenz von den Bilddaten, für jede Farbe
in dem Fall einer Farbanzeigeeinrichtung, fNM.
-
Folglich
ist die Zeit, die für
die Aktualisierung jedes Pixels zur Verfügung steht, kleiner oder gleich 1/fNM.
Die kombinierten Widerstände
jedes Übertragungsgatters,
jeder Datenleitung 8 und jedes Pixeltransistors 6,
wenn die Leitfähigkeit
einige Kiloohm betragen kann, und bilden zusammen mit der parasitären Kapazität der Datenleitung,
des Pixelspeicher-Kondensators
und des Flüssigkristall-Kondensators,
der mehrere Zehntel Picofarad betragen kann, eine Zeitkonstante,
die ausreichend kleiner sein muss als die Pixelaktualisierungsperiode,
so dass die Anzeigeeinrichtung vollständig aktualisiert wird. Dies
schränkt
die Größe der Anzeigeeinrichtung
und der Rahmenaktualisierungsrate, die erreicht werden kann, ein.
Obwohl es möglich
ist, Mehrphasensignale zu verwenden, um eine gleichzeitige, zeitliche
punktweise Ansteuerung durchzuführen,
ist die Signalverarbeitung, die benötigt wird, um die benötigten Mehrphasen-Anzeigedatensignale
zu erzeugen, erheblich.
-
Für große Anzeigeeinrichtungen,
wo eine mehrphasige, zeitliche punktweise Ansteuerung undurchführbar ist,
wird eine zeitliche linienweise Ansteuerungsvorrichtung verwendet,
um im Wesentlichen mehr Zeit für
das Laden der Datenleitung zu ermöglichen. Diese Technik kann
mit analogen Bilddaten oder mit digitalen Bilddaten durch das Bereitstellen
einer Digital-zu-Analog-Umwandlung
innerhalb der Datenleitungs-Ansteuerungsvorrichtung 2 verwendet
werden.
-
2 der
beigefügten
Zeichnungen stellt eine Anzeigeeinrichtung dar, die eine Zeitlich
linienweise Ansteuerungsvorrichtung mit digitalen Bilddaten bereitstellt.
Die Anzeigeeinrichtung umfasst eine Aktivmatrix 1 von Pixeln,
zum Beispiel von der Art, die in 1 gezeigt
ist. Die Datenleitungs-Ansteuerungsvorrichtung 2 von 1 wird
durch "obere" und "untere" digitale Daten-Ansteuerungsvorrichtungen 2a und 2b,
die physikalisch oberhalb und unterhalb der Aktivmatrix 1 angeordnet
sind, ersetzt. Dies ist oftmals aufgrund des großen Bereiches, der für die Ansteuerungsvorrichtungs-Elektronik
benötigt
wird, notwendig. Die Ansteuerungsvorrichtungen 2a und 2b steuern
entsprechende Sätze
von verschachtelten Datenleitungen 8a und 8b an.
Die Abtastleitungs-Ansteuerungsvorrichtung 4 ist
in der Art die gleiche, wie sie in 1 gezeigt
ist, und liefert Abtast- oder Ansteuerungssignale S1, ... SN jeweils
eines in einer sich wiederholenden Sequenz zu der Abtastleitung 7.
-
Jede
der Daten-Ansteuerungsvorrichtungen 2a, 2b umfasst
eine Steuerlogik 9a, 9b, die Steuer- und Synchronisationssignale
FPVDCK (flat Panel video clock = Flachpanelvideotakt), FPDE (flat
Panel display enable = Flachpanelanzeigeaufsteuerung) und HSYNC
(horizontal synchronisation = horizontale Synchronisation) empfängt und
die entsprechende Steuersignale zu dem Rest der Ansteuerungsvorrichtung
liefert. Jede der Ansteuerungsvorrichtungen 2a, 2b umfasst
ein Eingangsregister 10a, 10b, ein Speicherregister 11a, 11b und
ein Digital-zu-Analog (D/A)-Umsetzer-Feld 12a, 12b.
Jedes Eingangsregister ist mit einem Farbdaten-Eingangsbus verbunden,
der n digitale Bilddaten für
rote, grüne
und blaue Bildpixel empfängt.
Jedes Umsetzer-Feld 12a und 12b empfängt Gamma-Korrektur-Referenzspannungen,
die in der D/A-Umwandlung verwendet werden, um die Nicht-Linearität der Flüssigkristallspannung-Umwandlung
zu kompensieren. Die Abtastleitungs-Ansteuerungsvorrichtung 4 empfängt die
Signale HSYNC und VSYNC (horizontale und vertikale Synchronisationssignale).
-
Rote,
grüne und
blaue Bilddaten, die in 2 durch R(O:n-1), G(O:n-1) und
B(O:n-1) dargestellt sind, werden als parallele n-Bit-Daten mit
den Daten für
die Pixel, die aufeinander folgend geliefert werden, geliefert.
Das Eingangsregister 10a, 10b umfasst eine Reihe
von Schieberegistern mit einer Vielzahl von Stufen, wobei jede davon
ein 3n-Bit-Register umfasst. Die Stufen der Register 10a, 10b haben
parallele Ausgänge,
die mit dem Speicherregister 11a, 11b verbunden
sind, welche eine Anzahl von 3n-Bit-Verriegelungsstufen umfasst, die gleich
der Anzahl der Schieberegister-Stufen
sind.
-
Die
digitalen Bilddaten werden jeweils als eine Linie zu einem Zeitpunkt
in das Eingaberegister 10a eingegeben. Wenn eine volle
Datenlinie eingegeben worden ist, werden die Daten von dem Eingaberegister 10a, 10b zu
dem Speicherregister 1la, 11b übertragen. Ein Abtastsignal
wird an die Abtastlinie 7 der zu aktualisierenden Pixelreihe
angelegt. Das Umsetzer-Feld 12a, 12b wandelt das
Bild, das in den Verriegelungsstufen des Registers 11a, 11b gespeichert
ist, in die entsprechenden Datenspannungen um und liefert diese
zu den Datenleitungen 8a, 8b. Folglich wird jeweils
eine komplette Linie oder Zeile von Pixeln zu einem Zeitpunkt aktualisiert.
-
Während dem
Aktualisieren einer Zeile von Pixeln werden Bilddaten für die nächste Zeile
von Pixeln in das Eingabe-Schieberegister 10a, 10b eingegeben.
Wenn das Eingaberegister die vollständige Zeile von Bilddaten empfangen
hat, werden die Bilddaten zu dem Speicherregister übertragen
und die Abtastleitungs-Ansteuerungsvorrichtung 4 liefert
ein Signal zu der Abtastleitung 7 der nächsten, zu aktualisierenden
Zeile von Pixeln.
-
Mittels
dieser Technik werden die Pixel jeder Linie oder Zeile in einer
Zeit gleich 1/fN aktualisiert. Die Aktualisierungsperiode für jedes
Pixel ist daher im Wesentlichen größer als jene in der zeitlich
punktweisen Ansteuerungstechnik. Folglich ist mehr Zeit verfügbar, um
das Laden der Datenleitung mittels der zeitlich linienweisen Technik
zu ermöglichen.
-
GB 2 323 958 und
EP 0 869 471 offenbaren eine
Technik, die eine Ansteuerungsvorrichtung mit einer halben Linie
zu einer Zeit durch das Bereitstellen einer Daten-Ansteuerungsvorrichtung
bietet, die zwei Hälften
umfasst, die aufeinander folgend die Datenabtastung und Datenleitungs-Ansteuerung bei einer
Linien-Zeitfrequenz jedoch mit einer halben Linienzeit 1/2fN phasenversetzt
zueinander durchführt. Wenn
die erste Hälfte
der Daten-Ansteuerungsvorrichtung die Bilddaten abtastet, steuert
die zweite Hälfte
der Ansteuerungsvorrichtung eine Hälfte einer Zeile von Pixeln
an. Wenn die Daten durch die erste Hälfte der Daten-Ansteuerungsvorrichtung
abgetastet worden sind, wechselt sein Betriebsmodus derart, dass
die zweite Hälfte
der Zeile von Pixeln angesteuert wird. Zu der gleichen Zeit startet
die zweite Hälfte der
Daten-Ansteuerungsvorrichtung mit dem Abtasten der Bilddaten.
-
Die
Anordnung, die in 2 gezeigt ist, benötigt einen
Speicher, nämlich
die Eingabe- und Speicherregister 10a, 10b, 11a, 11b,
mit einer ausreichenden Kapazität,
um zwei Linien von Bilddaten zu speichern. Die Ansteuerungsvorrichtungsanordnung mit
einer halben Linie zu einer Zeit vermindert den Speicherbedarf,
da nur eine Linie von Bilddaten gespeichert werden muss.
-
Der
große
Speicherbedarf für
eine zeitlich linienweise Ansteuerung, wie sie in 2 dargestellt ist,
führt dazu,
dass die Daten-Ansteuerungsvorrichtung,
die gewöhnlich
in zwei Hälften
unterteilt wird und oberhalb und unterhalb der Aktivmatrix 1 anzuordnen
ist. Jedoch ist die Schwierigkeit, dass die Leistungen der D/A-Umsetzer
in den Feldern 12a und 12b zusammenpassen, ein
Nachteil dieser Anordnung. Die Schwierigkeit ist erhöht, wo solche
Schaltungen in der Form von Niedrigtemperatur- Polysilizium-Vorrichtungen sind und
die Größe der Anzeigeeinrichtungen
groß ist.
-
US 5,604,511 offenbart eine
Anordnung, die versucht, diesen Nachteil durch Multiplexen der D/A-Umsetzer
innerhalb der Daten-Ansteuerungsvorrichtung
zu überwinden.
In dieser Anordnung wird ein Signal-Umsetzer verwendet, um alle
digitalen Bilddaten in Signalniveaus umzuwandeln, die für die Ansteuerung
der Anzeige-Aktivmatrix geeignet sind. Jedoch benötigt dies
einen D/A-Umsetzer, der in der Lage ist, bei der Datenratenfrequenz
der Pixel zu arbeiten, und der folglich jede Umwandlung innerhalb 1/fNM-Sekunde
durchführen
muss.
-
US 5,170,158 offenbart eine
Anordnung, in der D/A-Umsetzer innerhalb der Daten-Ansteuerungsvorrichtung
im Multiplex betrieben werden, so dass es weniger Umsetzer als Pixelspalten
in der Aktivmatrix gibt. Insbesondere wird jede Datenlinie gespeichert
und mittels der Zeitmultiplex-Technik in Datenleitungs-Signale umgesetzt,
so dass jeder D/A-Umsetzer die Umwandlungen für einige Pixel von Bilddaten
pro Linie durchführt.
Die Anordnungen, die in den
2 und
6 der
US 5,170,158 gezeigt sind,
umfassen vier Umsetzer, wobei jeder mit einem Schieberegister mit
einer Kapazität
zum Speichern eines Viertels der Linien von Bilddaten verbunden
ist. Die Eingänge
der Schieberegister sind mit einem gemeinsamen Bilddaten-Eingang
verbunden. In der Anordnung, die in
10 der
US 5,170,158 gezeigt ist, speichert
ein Schieberegister eine gesamte Datenlinie, und die Umsetzer empfangen
Daten von Verriegelungsstufen zum Speichern eines Pixels von Bilddaten.
Die Verriegelungsstufen werden mit aufeinander folgenden Stufen
des Linienkapazitäts-Schieberegisters
verbunden. Die Anordnung, die in
12 von
US 5,170,158 gezeigt ist,
ist ähnlich
der von
10, jedoch hat das Schieberegister
eine Kapazität
zum Speichern eines Fünftels
einer Linie von Bilddaten. Die Anordnung, die in
15 von
US 5,170,158 gezeigt ist,
hat ein Schieberegister, das eine gesamte Linie von Bilddaten speichert.
Die Umsetzer sind durch einen Multiplexer mit Verriegelungsstufen
verbunden, die wechselweise mit dem Schieberegister verbunden sind,
wobei die Anzahl der Verriegelungsstufen gleich der Anzahl der Schieberegister-Stufen
ist. In dieser Anordnung wird eine Speicherkapazität von zwei
Linien von Bilddaten benötigt.
Die Anordnungen, die in den
18 und
21 von
US
5,170,158 gezeigt sind, haben ein Schieberegister mit einer
Kapazität
eines Fünftels
einer Linie von Bilddaten. Die Umsetzer sind durch einen Multiplexer
mit einem Satz von Verriegelungsstufen verbunden, wobei jedes mit
einer Stufe des Schieberegisters verbunden ist und eine Kapazität zum Speichern
von fünf
Pixeln von Bilddaten hat. Demgemäß benötigen diese
Anordnungen eine Speicherkapazität
von einer Linie von Bilddaten.
-
Gemäß einem
ersten Aspekt der Erfindung wird eine Datenleitungs-Ansteuerungsvorrichtung zur
Verbindung mit M Datenleitungen einer Matrixanzeigeeinrichtung bereit
gestellt, die x Datenleitungsschaltungen aufweist, deren Eingänge mit
einem gemeinsamen Eingang verbunden sind, um ein serielles Bildsignal
zu empfangen, wobei x kleiner als M ist, wobei jede der Datenleitungsschaltungen
umfasst: einen Speicher zum Speichern eines Bildelements von Bilddaten
zu einem Zeitpunkt; einen Multiplexer, um in dem Speicher einer
Sequenz Bilddaten für
m Bildelemente von wenigstens einem Teil einer Linie von Bilddaten
zu speichern, wobei m größer als
1 ist; und einen Demultiplexer, um ein Leitungssignal, das den Bilddaten
entspricht, die in dem Speicher gespeichert sind, an jede der m
aus den M Datenleitungen in einer Sequenz zuzuführen, wobei die m Bildelemente
und die m Datenleitungen für
wenigstens einige der x Datenleitungsschaltungen nicht nebeneinander
liegen, und die dadurch gekennzeichnet sind, dass die m Datenleitungen
(n+ik)-te Datenleitungen aufweist, wobei n eine erste vorgegebene, positive
ganze Zahl ist, k eine zweite vorgegebene, positive ganze Zahl ist,
die kein Vielfaches von m ist, und dass i einen Satz von m aufeinander
folgenden ganzen Zahlen darstellt.
-
Abgesehen
von den Daten-Ansteuerungsvorrichtungen an den Zeilenenden ermöglicht solch eine
Anordnung die gleiche Anordnung von seitlichem Routing zwischen
den Datenleitungsschaltungen und den Datenleitungen.
-
Solch
eine Anordnung benötigt
weniger Umsetzer und geringere digitale Speicherkapazität als die
bekannten Anordnungen, beispielsweise die hierin zuvor beschriebenen.
Insbesondere werden x Umsetzer benötigt, und eine Speicherkapazität von nur
x Pixeln von Bilddaten ist notwendig. Folglich werden weniger Komponenten
und ein geringerer Bereich von Schaltungsintegration benötigt. Dies
bietet eine Ansteuerungsvorrichtung mit reduziertem Stromverbrauch,
gesteigerter Ausbeute und reduzierten Kosten.
-
In
vielen Implementierungen vermeidet solch eine Anordnung den Bedarf,
die oberen und unteren Ansteuerungsvorrichtungen, die in 2 der beigefügten Zeichnungen
dargestellt sind, bereitzustellen. Da die Ansteuerungsvorrichtungs-Komponenten
mit höherer
Gleichmäßigkeit über einem
kleineren geometrischen Bereich hergestellt werden können, kann die
Genauigkeit der D/A-Umwandlung und das Puffern, wo vorhanden, gesteigert
werden. Dies bietet wiederum eine gesteigerte Anzeige-Bildqualität. Auch
wird die Herstellung erleichtert, da die Datenleitungen an den Rändern der
Matrix gegenüber
der Daten-Ansteuerungsvorrichtung geerdet werden können, um
die Aktivmatrix TFTs während
einer Flüssigkristall-Abreibphase
in der Herstellung eines AMLCD zu schützen.
-
Die
Ansteuerungsvorrichtungs-Anordnung ermöglicht es, die Zeit zwischen
aufeinander folgenden Arbeitsvorgängen jeder Datenleitungsschaltung zu
erhöhen.
Zum Beispiel, wo die Datenleitungsschaltungen D/A-Umsetzer aufweisen,
kann die maximal zulässige
Umwandlungszeit gesteigert werden, so dass eine Umwandlung genauer
ausgeführt
werden kann. Auch kann mehr Zeit zum Laden von Datenleitungen aus
Referenzspannungen wie in bestimmten Arten von D/A-Umsetzern verfügbar gemacht
werden. Wo Anordnungen dieser Art ein Übertragungsgatter zusammen
mit jeder Datenleitung aufweisen, können die Transistoren der Übertragungsgatter
sehr viel kleiner hergestellt werden, während die benötigte Aktualisierungsrate
erreicht wird.
-
k
kann gleich 5 sein.
-
Jeder
Speicher kann einen digitalen Speicher umfassen. Jede der Datenleitungsschaltungen kann
einen Digital-zu-Analog-Umsetzer zwischen dem Speicher und dem Demultiplexer
umfassen.
-
Jeder
Demultiplexer kann m Übertragungsgatter
aufweisen.
-
Jeder
Demultiplexer kann m Ausgänge
aufweisen, die mit m Speicherschaltungen und Puffer verbunden sind.
In einer Anordnung kann jede Speicherschaltung einen ersten Kondensator,
einen ersten Schalter, um jeweils einen der Demultiplexerausgänge mit
dem ersten Kondensator zu verbinden, einen zweiten Kondensator,
der mit dem Eingang des Puffers verbunden ist, und einen zweiten
Schalter, um den ersten Kondensator mit dem zweiten Kondensator
zu verbinden, aufweisen. In einer Anordnung kann jeder Speicher
erste und zweite Kondensatoren und eine Schaltungsanordnung aufweisen, die
in einem ersten Schaltzustand den ersten Kondensator mit einem entsprechenden
der Demultiplexer-Ausgänge
und den zweiten Kondensator mit dem Eingang des Puffers verbindet
und die in einem zweiten Schaltzustand den zweiten Kondensator mit
einem entsprechenden der Demultiplexer-Ausgänge und den ersten Kondensator
mit dem Eingang des Puffers verbindet.
-
Der
Multiplexer jeder Datenleitungsschaltung kann den Speicher und eine
Steuerschaltung aufweisen, um den Zeitablauf der Speicherung von Bilddaten
von dem gemeinsamen Eingang zu steuern.
-
m
kann gleich 3 sein. In einer Anordnung kann der gemeinsame Eingang
rote, grüne
und blaue Untereingänge
haben, und der Eingang jeder Datenleitungsschaltung kann mit einem
der Untereingänge verbunden
sein. In einer anderen Anordnung kann der gemeinsame Eingang rote,
grüne und
blaue Untereingänge
haben, und jede Datenleitungsschaltung kann einen weiteren Multiplexer
haben, dessen Eingänge
mit den Untereingängen
verbunden sind.
-
Jede
Datenleitungsschaltung kann m Ausgangsschalter umfassen, um die
Verbindung des Demultiplexers mit den m Datenleitungen zu ermöglichen,
wobei die Ausgangsschalter als Gruppen angeordnet sind, die abwechselnd
aufgeschaltet werden.
-
Gemäß einem
zweiten Aspekt der Erfindung wird eine Matrixanzeigeeinrichtung
bereitgestellt, die eine Ansteuerungsvorrichtung gemäß dem ersten Aspekt
der Erfindung umfasst.
-
Die
Anzeigevorrichtung kann eine Flüssigkristall-Anzeigeeinrichtung
umfassen.
-
Die
Anzeigeeinrichtung kann eine Aktiv- oder Passivmatrix-Anzeigeeinrichtung
umfassen.
-
Die
Erfindung wird ferner als Beispiel unter Bezugnahme auf die beigefügten Zeichnungen
beschrieben, in denen:
-
1 ein
schematisches Schaltungsblockdiagramm einer ersten bekannten Art
der Aktivmatrix-Anzeigeeinrichtung ist;
-
2 ein
schematisches Schaltungsblockdiagramm einer zweiten bekannten Art
der Aktivmatrix-Anzeigeeinrichtung ist;
-
3 ein
schematisches Schaltungsdiagramm ist, das einen Teil einer Datenleitungs-Ansteuerungsvorrichtung
und einer Aktivmatrix-Anzeigeeinrichtung
darstellt, die ein erstes Ausführungsbeispiel
der Erfindung bilden;
-
4 ein
schematisches Schaltungsblockdiagramm einer Aktivmatrix-Anzeigeeinrichtung
ist, die ein zweites Ausführungsbeispiel
der Erfindung bildet;
-
5 ein
schematisches Schaltungsdiagramm ist, das ein Teil der Anzeigeeinrichtung
von 4 darstellt;
-
6 ein
Zeitablaufdiagramm ist, das die Betriebsweise der Anzeigeeinrichtung
von 4 darstellt;
-
7 ein
schematisches Schaltungsdiagramm ist, das einen anderen Teil der
Anzeigeeinrichtung von 4 darstellt;
-
8 ein
schematisches Schaltungsdiagramm des Teiles einer Anzeigeeinrichtung
ist, die ein drittes Ausführungsbeispiel
der Erfindung bildet;
-
9 ein
schematisches Schaltungsblockdiagramm einer Anzeigeeinrichtung ist,
die ein viertes Ausführungsbeispiel
der Erfindung bildet;
-
10 ein
Zeitablaufdiagramm ist, das die Betriebsweise der Anzeigeeinrichtung
von 9 darstellt;
-
11a und 11b schematische
Schaltungsdiagramme sind, die analoge Speicheranordnungen darstellen;
-
12 ein
schematisches Blockdiagramm ist, das ein Teil einer Anzeigeeinrichtung
darstellt, die ein fünftes
Ausführungsbeispiel
der Erfindung bildet; und
-
13 ein
schematisches Schaltungsblockdiagramm des Teiles einer Anzeigeeinrichtung
ist, die ein sechstes Ausführungsbeispiel
der Erfindung bildet.
-
Ähnliche
Bezugszeichen beziehen sich auf ähnliche
Teile, durchgängig
in allen Zeichnungen.
-
3 stellt
den Schaltplan einer Datenleitungs-Ansteuerungsvorrichtung 2 dar,
die ein Ausführungsbeispiel
der Erfindung bildet. Die Spaltenanzahlen der Pixelspalten und Datenleitungen
sind zu oberst von 3 für einen Teil einer Aktivmatrix
und die zugehörigen
Datenleitungs-Ansteuerungsvorrichtungsschaltungen,
entfernt von den Enden der Zeilen oder Linien von Pixeln, gezeigt.
Parallele digitale n-Bit-Bilddaten D(0:n-1) werden seriell zu einem
gemeinsamen Eingang 3 zugeführt, und der gemeinsame Eingang
wird mit einer Vielzahl von Datenleitungsschaltungen oder Spaltendaten-Ansteuerungsvorrichtungen 20 verbunden.
Jede Schaltung 20 umfasst ein paralleles n Bit-Speicherregister
oder eine Verriegelungsstufe 21 mit n parallelen Eingängen, die über einen
n Bit-Datenbus 22 mit
dem gemeinsamen Eingang 3 verbunden sind. Die parallelen
n Bit-Ausgänge
des Speicherregisters 21 werden mit den Eingängen eines
D/A-Umsetzers 23 verbunden, der gemeinsame Referenzspannungen
oder -ströme für den Umwandlungsprozess
von einer Leitung 24 empfängt, die für alle der Schaltungen 20 gemeinsam ist.
Der Ausgang des Umsetzers 23 wird mit dem Eingang eines
Spalten-Demultiplexers 25 verbunden, dessen
Ausgänge
mit Leitungs-Ansteuerungsvorrichtungen
versehen sein können
und die mit den Datenleitungen 8 der Aktivmatrix-Anzeigeeinrichtung verbunden
sind.
-
Die
Datenleitungs-Ansteuerungsvorrichtung 2 ist angeordnet,
um M Pixelspalten-Datenleitungen 8 anzusteuern, von denen
nur einige in 3 gezeigt sind. Die Ansteuerungsvorrichtung 2 umfasst
M/m Schaltungen 20, wobei in der Anordnung, die mittels Darstellung
gezeigt ist, m gleich 3 ist. Folglich wird außer den Schaltungen 20,
die an den Reihenenden benötigt
werden, die Anzahl von Spaltendaten-Ansteuerungsvorrichtungen 20 auf
ein Drittel von jenen vermindert, was in herkömmlichen Anordnungen benötigt werden
würde.
-
Die
Speicherregister 21 und die Umsetzer 23 werden
effektiv entlang der Anzeigematrix bei m Spaltenintervallen unter
Abstand angeordnet und jede arbeitet m mal während jedes Linien-Aktualisierungszeitablaufes.
Die Spalten-Demultiplexer 25 haben m Ausgänge, die
mit entsprechenden Pixelspalten-Abtastleitungen 8 verbunden
sind, die in solch einer Weise beabstandet sind, um die verfügbare Zeit für die Registerabtastungs-
und D/A-Umwandlungsvorgänge
um einen Faktor von k Pixeldaten-Zeitperioden durch seitliche Beabstandung
der Verbindungen durch k Spalten zu steigern, wobei in der dargestellten
Anordnung, die in 3 gezeigt ist, k gleich 5 ist.
Zum Beispiel hat die zu der [n]-ten Spalte gehörige Schaltung 20 einen
ersten verbundenen Demultiplexer-Ausgang, um Pixelaktualisierungs-Bilddaten zu einem
Zeitpunkt t[n] zu der [n]-ten Spaltendatenleitung zu liefern. Der
zweite Demultiplexer-Ausgang der gleichen Ansteuerungsvorrichtung 20 liefert
Pixel-Aktualisierungsdaten zu einer Zeit t(n-5) zu der [n-5]-ten
Spaltendatenleitung. Der dritte Demultiplexer-Ausgang der gleichen Schaltung 20 liefert
Pixel-Aktualiserungsdaten zu einer Zeit t(+5) zu der Datenleitung
der [n+5]-ten Spaltendatenleitung. Folglich ist die Zeit, die für jede Speicherung
und D/A-Umwandlungsvorgang für
jeden der Schaltungen 20 verfügbar ist, gleich 5 Pixeldaten-Zeitperioden
(5/fMN).
-
Damit
das gleiche seitliche Routing für
die Verbindungen zwischen jeder Schaltung 20 und den Datenleitungen,
die sie ansteuern, angenommen wird, sollte k kein Vielfaches von
m sein. Aufgrund der begrenzten Länge jeder Linie oder Zeile
von Pixeln ist das Routing für
die Schaltungen 20 an den Reihenenden unterschiedlich von
demjenigen, das von den Reihenenden entfernt ist. Jedoch wird eine große Verminderung
in der Anzahl der Schaltungen 20 erreicht, und der Datenspeicherbedarf
wird auf M/m Pixel von Bilddaten vermindert.
-
4 stellt
die Anordnung einer Anzeigeeinrichtung mit relativ niedriger Auflösung dar,
die eine digitale Daten-Ansteuerungsvorrichtung 2 für die Art einschließt, die
in 3 für
zeitlich punktweise Ansteuerung dargestellt ist. Als Beispiel ist
die Anzeigeeinrichtung von der Aktivmatrix-Art, jedoch kann die Ansteuerungsvorrichtung 2 ebenso
gut in einer Anzeigeeinrichtung vom Passivmatrix-Typ verwendet werden.
Die Aktivmatrix 1 kann beispielsweise eine farbige oder
monochrome reflektierende Flüssigkristall-Anzeigeeinrichtung
sein, wo die relativ geringe Kontrastverhältnis-Fähigkeit relativ wenig Datenbits pro
Pixel benötigt.
Die Ansteuerungsvorrichtung 2 enthält die Steuerlogik 9,
die hierin zuvor als Beispiel beschrieben und in 2 gezeigt
ist. Die Speicherregister 21 bilden zusammen mit der Steuerlogik 9 ein Zeit-Multiplex-Abtastfeld 30,
so dass jedes Register 21 unter Steuerung der Steuerlogik 9 als
ein Multiplexer dient, um in einer Sequenz Bilddaten, wie Pixelbilddaten,
in dem Register zu speichern, die zu den entsprechenden Abtastleitungen 8 von
jener Ansteuerungsschaltung 20 zu liefern sind. Die D/A-Umsetzer 23 sind
als ein Zeitmultiplex-Decoder und Spannungsauswahlfeld 31 ausgeführt, und
die Spalten-Demultiplexer 25 sind als ein Feld 32 ausgeführt.
-
Um
einen Vergleich zuzulassen, ist die Höhe der Daten-Ansteuerungsvorrichtung 2 in 3 in
ungefähr
dem gleichen Maßstab
wie die Ansteuerungsvorrichtungen 2a und 2b in 2 gezeichnet.
Dies stellt die Verminderung im Integrationsbereich und folglich
in der Anzahl von Komponenten dar, die in einem typischen Ausführungsbeispiel
der vorliegenden Erfindung erreicht werden kann.
-
5 stellt
eine typische Anordnung der Spaltendaten-Ansteuerungsschaltungen 20 zur
Verwendung in der Anzeigeeinrichtung von 4 dar. Die
Register 21 umfassen Parallel-Ein/Parallel-Aus-4-Bit-Register, die mit
einem 4-Bit-Datenbus 22 verbunden sind, welcher in diesem
Fall monochrome serielle Bilddaten empfängt. Die Ausgänge jedes Registers 21 sind
mit einem 4-zu-16-Leitungsdecoder und Spannungswähler verbunden, der den D/A-Umsetzer 23 bildet.
Der Ausgang des Decoders und des Wählers 23 wird zu dem
Spalten-Demultiplexer 25 und folglich durch das seitliche
Datenleitungs-Routing 26 zu den Pixelspalten-Datenleitungen 8 zugeführt.
-
Wie
hierin zuvor unter Bezugnahme auf 3 beschrieben
ist, werden bei den Spaltendaten-Ansteuerungsschaltungen 20 drei
Mal dem Multiplex unterworfen, so dass m gleich 3 ist und die Anzahl
der Ansteuerungsschaltungen 20 ungefähr ein Drittel der Anzahl von
Pixelspalten-Datenleitungen 8 ist. Jedoch können andere
Multiplexstufen verwendet werden, beispielsweise durch viermaliges
Multiplexen der Ansteuerungsschaltungen 2, so dass jede mit
vier Pixel-Datenleitungen 8 verbunden ist, würde hier
ein Faktor von vier Mal weniger Ansteuerungsschaltungen 20 als
Pixelspalten vorhanden sein.
-
Wiederum
wurde das seitliche Datenleitungs-Routing 26 ausgewählt, so
dass k gleich 5 ist. Folglich sind die benachbarten Paare von Spalten, mit
denen der Spalten-Demultiplexer 25 verbunden ist, durch
fünf Pixelspalten
unter Abstand angeordnet, so dass fünf Pixeldaten-Zeitperioden
für jeden Umwandlungsvorgang
verfügbar
sind. Jedoch kann k als jede erwünschte
Anzahl so ausgewählt
und vorgesehen sein, dass es nicht ein Vielfaches von m ist, wobei
das seitliche Datenleitungs-Routing 26 für jede der
Ansteuerungsschaltungen 20 außer an der Enden der Pixelreihen,
die gleichen sein werden.
-
6 ist
ein Zeitablaufdiagramm, das die Arbeitsweise der Ansteuerungsschaltungen 20 darstellt,
wie sie in 5 gezeigt sind. Die Ansteuerungsschaltungen
werden durch die Spaltennummern gekennzeichnet, die in 5 oberhalb
jeder Schaltung 20 gezeigt sind. Beispielsweise beginnt die
der Spalte [n-3] zugeordnete Ansteuerungsschaltung einen Datenleitungs-Ansteuerungsvorgang, wenn
die Pixel-Bilddaten für
ein Pixel in der [n-8]-ten Spalte an dem 4-Bit-Datenbus 22 vorhanden
ist. Diese Ansteuerungsschaltung wird nicht benötigt, um einen anderen Umwandlungsvorgang
zu beginnen, bis die Bilddaten für
die [n-3]-te Pixel von Reihen an dem Datenbus 22 vorhanden
ist. Folglich hat die Ansteuerungsschaltung 20 in der Theorie
fünf Pixeldaten-Zeitperioden,
um den Vorgang des Abtastens der Pixeldaten, das Decodieren der
Daten in ein geeignetes Signal für
die entsprechende Datenleitung und das Laden der Datenleitung durchzuführen. Tatsächlich kann
die gesamte Zeitperiode weniger als fünf Pixeldaten-Zeitperioden
sein, jedoch sollten wenigstens vier Pixeldaten-Zeitperioden für jeden
Umwandlungsvorgang verfügbar
sein.
-
Wie
es auch in 6 dargestellt ist, arbeitet jede
Ansteuerungsschaltung 20 drei Mal (m = 3). Jedoch, wie
es hierin zuvor erwähnt
ist, können
die Ansteuerungsschaltungen 20 einem höheren Multiplexgrad unterworfen
sein werden, um die Anzahl der Ansteuerungsschaltungen 20 auf
Kosten der Steigerung der seitlichen Datenleitungs-Routingskomplexität zu vermindern.
-
7 stellt
ein spezifisches Beispiel eines Umsetzers 23 und Demultiplexers 25 für eine der
Ansteuerungsschaltungen 20 ausführlicher dar. Der D/A-Umsetzer
umfasst einen 4-Bit-zu-16-Leitungsdecoder 23a, der die
4-Bit-Pixeldaten von dem Register 21 empfängt und
einer seiner 16 Ausgänge
gemäß der binären Anzahl,
die durch die digitalen Daten dargestellt ist, ansteuert.
-
Die
Ausgänge
des Decoders 23a sind mit einem Spannungswähler 23b verbunden,
der sechzehn Übertragungsgatter,
wie etwa 60, umfasst, wobei jedes durch einen entsprechenden
der Decoderausgänge
gesteuert ist. Jeder der Übertragungsgatter 60 umfasst
zwei parallele komplementäre
Transistoren 61, 62, wobei eines der Gates das
Steuersignal direkt empfängt
und die anderen der Gates das Steuersignal über einen Inverter 63 empfangen.
Jedes Übertragungsgatter
ist zwischen einem entsprechenden der sechzehn gamma-korrigierten
Referenzspannungsleitungen, die den Bus 24 bilden, und einem
Ausgang 33 des Spannungswählers 23b verbunden.
Folglich bestimmt der angesteuerte Ausgang des Decoders 23a,
welche der Spannungen, die an dem Bus 24 vorhanden sind,
an den Ausgang des D/A-Umsetzers
zugeführt
wird.
-
Der
Demultiplexer 25 umfasst drei Übertragungsgatter, wie etwa 34,
die durch Datenleitungs-Auswahlsignale, die zu einem Steuereingang 35 des
Demultiplexers 25 zugeführt
sind, gesteuert werden. Jedes der Übertragungsgatter 34 ist
zwischen dem Ausgang 33 des Spannungswählers 23b und einem
entsprechenden der drei Datenleitungen 8 verbunden, welchen
die Ansteuerungsschaltung 20 zugeordnet sind. Folglich
wird durch die Aufsteuerung einer der Leitungen, die mit dem Eingang 35 des Demultiplexers 25 verbunden
ist, der Ausgang des Umsetzers mit einem der Datenleitungen 8 verbunden.
-
Die
Datenleitungen 8 werden durch zwei seriell verbundene Übertragungsgatter,
nämlich 60,
in den Spannungswähler 23b und
ein anderes 34 in den Spaltendemultiplexer 25 geladen.
Diese Gates müssen
sorgfältig
geschaltet werden, um die Ladungsinjektion an den Datenleitungen 8 zu
minimieren.
-
8 stellt
eine digitale 4-Bit-Farb- oder RGB-Daten-Ansteuerungsvorrichtung dar, die im Wesentlichen
von der gleichen Art ist, wie jene, die in 5 gezeigt
ist. Jedoch sind die Spaltendaten-Ansteuerungsschaltungen 20 für jede Farbe
wiederholt, so dass hier M Schaltungen für M Datenleitungen 8 bestehen.
Wiederum ist m gleich 3 und k ist gleich 5.
-
Jede
der Ansteuerungsschaltungen 20 empfängt 4-Bit-Daten von einem der
drei Datenbusse 22, die mit dem gemeinsamen Eingang 3 verbunden sind.
Folglich bearbeitet jede Ansteuerungsschaltung 20 eine
einzelne Farbe von drei Datenleitungen 8, die durch fünf Pixelspalten
unter Abstand angeordnet sind. Die Busse 22, die Verbindungen
innerhalb jeder Ansteuerungsschaltung 20, das seitliche
Datenleitungs-Routing 26 und die Pixeldaten-Leitungen 8 sind
als feste Linien für
blau, gepunktete Linien für grün und gestrichelte
Linien für
rot gezeigt.
-
Zum
Zeitpunkt t(n) sind die roten, grünen und blauen Daten an den
RGB-Bussen 22 für die Pixel
in der [n]-ten Spalte. Die Ansteuerungsschaltung 20 für die [n]-Spalte
steuert die grüne
Datenleitung an, die [n-5]-te Ansteuerungsschaltung 20 steuert
die blaue Datenleitung an und die [n+5]-te Schaltung 20 steuert die
rote Datenleitung der [n]-ten Spaltendatenleitung 8 an.
-
9 stellt
eine Farbanzeigeeinrichtung mit hoher Bitauflösung von einer ähnlichen
Art zu jener dar, die in
4 gezeigt ist, wobei sie jedoch
die Ansteuerungstechnik mit einer halben Linie pro Zeitpunkt ausdrückt, die
in
GB 2 323 958 und
in
EP 0 869 471 offenbart
ist. Das Feld
32 enthält
eine entsprechende Leitungsansteuerung
40, um jede der
Datenleitung
8 über
einen Schalter
41 anzusteuern. Die Schalter
41 für die Datenleitungen
8 von
der ersten Hälfte
der Zeile in der Aktivmatrix
1 haben Steuereingänge, die
zusammen und über
eine Steuerleitung
42 verbunden sind, um ein Steuersignal
A zu empfangen. Die Schalter
41 für die zweite Hälfte der
Zeile haben Steuereingänge,
die mit einer gemeinsamen Steuerleitung
43 verbunden sind,
um ein Steuersignal B zu empfangen. Die Steuersignale A und B werden
durch die Steuerlogik
9 zugeführt.
-
Der
Betrieb der Anzeigeeinrichtung, die in 9 gezeigt
ist, ist durch die Wellenform-Diagramme, die in 10 gezeigt
sind, dargestellt. Die Schalter 41 werden aktiviert, um
die entsprechenden Ansteuerungsvorrichtungen 40 mit den
Datenleitungen 8 zu verbinden, wenn das Steuersignal A
oder B auf einem hohen Niveau ist. Andererseits werden die Schalter 41 geöffnet, um
die Leitungs-Ansteuerungsvorrichtungen 40 von
den Datenleitungen 8 zu trennen. 10 zeigt
die vertikalen und horizontalen Synchronisationssignale, das Flachplanel-Anzeigefreigabe
(FPDE)-Signal, das Abtastsignal für Spalte 1 der Aktivmatrix 1 (die
linke Spalte) und die D/A-Umsetzungszeitperioden für die Spalten 1,
M/2, M/2+1 und M. Die ersten drei Ansteuerungssignale S1, S2 und
S3 werden auch zusammen mit den Schaltsteuersignalen A und B gezeigt.
-
Die
abfallende Flanke des horizontalen Synchronisationssignals bei der
Zeit t0 tritt sofort auf, bevor die Bilddaten für die Zeile von Pixeln aktualisiert sind.
Die erste Hälfte
der Zeilen- oder Liniendaten werden zwischen der Zeit t0 und der
Zeit t1 abgetastet. Zum Zeitpunkt t1 geht das Abtastsignal S1 für die erste
Zeile und das Steuersignal A hoch, so dass die Schalter 41 der
Ansteuerungsschaltungen 20 für die Datenleitungen 8 in
den Spalten 1 bis M/2 aktiviert werden und die entsprechenden
Pixel der ersten Hälfte
der Zeile aktualisiert werden.
-
Während der
selben Periode werden die Bilddaten für die zweite Hälfte der
Zeile abgetastet und durch die Ansteuerungsschaltungen 20 für die Spalten
M/2+1 bis M umgewandelt. Zu dem Zeitpunkt t2 geht das Steuersignal
A herunter, so dass die Ansteuerungsschaltungen 20 für die erste
Hälfte
der Zeile von den Datenleitungen 8 getrennt werden. Das Steuersignal
B geht im selben Moment hoch, so dass die verbleibenden Ansteuerungsschaltungen
mit den entsprechenden Datenleitungen verbunden werden. Das Ansteuerungssignal
S1 ist weiter hoch, so dass die Pixel in der zweiten Hälfte der
ersten Zeile aktualisiert werden. Die Aktualisierung der vollständigen Zeile
endet beim Zeitpunkt t3. Das Ansteuerungssignal S1 geht herunter,
das Ansteuerungssignal S2 für die
nächste
Linie geht hoch und der Vorgang wird wiederholt.
-
Die
Digital/Analog-Umwandlungsverzögerung
ist in 10 dargestellt. Zu dem Zeitpunkt
t1 werden die Abtastleitung, die das Ansteuerungssignal S1 empfängt, und
das Steuersignal A aktiviert. Zwischen dem Zeitpunkt t1 und dem
Zeitpunkt t2 muss die Digital/Analog-Umwandlung und die Datenleitungsladung
für alle
Datenleitungen 8 der halben Zeile vervollständigt werden.
In dem dargestellten Beispiel werden alle Umwandlungen bei dem Zeitpunkt
t1 "vervollständigt", so dass diese Einschränkung erfüllt ist.
-
Um
eine zeitlich linienweise Ansteuerung durchzuführen, wie sie hierin zuvor
beschrieben ist, benötigt
jede Ansteuerungsschaltung 20 einen zusätzlichen analogen Speicher,
und zwei Beispiele von Speicherschaltungen sind für diesen
Zweck in den 11a und 11b dargestellt.
Die Speicherschaltung ist zwischen dem Demultiplexer-Ausgang und der
entsprechenden Datenleitung 8 verbunden. Die analogen Speicherschaltungen
ermöglichen
es, dass der Ausgang von jedem Demultiplexer 25 abgetastet wird,
während
die Leitungsansteuerung oder der Puffer 40 gleichzeitig
die Datenleitung 8 mit Pixeldaten von der vorhergehenden
Bildzeile ansteuert.
-
Die
Speicherschaltung, die in 11a gezeigt
ist, umfasst erste und zweite Kondensatoren C1 und C2 und erste
und zweite Schalter 45 und 46. Der Kondensator
C1 ist durch den Schalter 45 mit dem Ausgang des Demultiplexers 25 verbunden,
um das Ausgangssignal abzutasten, während die in dem Kondensator
C2 gespeicherte Ladung den Eingang des Puffers 40 ansteuert.
Um die "Daten" in dem Kondensator
C1 zu übertragen,
wird der Schalter 46 geschlossen, so dass die Ladungen
auf den Kondensatoren C1 und C2 aufgeteilt werden und C2 dann die
frischen "Daten" zu dem Puffer 40 zuführt. Der Schalter 46 kann
dann erneut geöffnet
und der Schalter 45 geschlossen werden, um die nächste Abtastung
zu übertragen.
-
11b zeigt eine alternative Anordnung,
in der zwei Kondensatoren C1 und C2 als Speicherelemente verwendet
werden, jedoch durch die Schalter 47 bis 50 gesteuert
werden. Die Schalter 47 und 50 werden gesteuert,
um im Gleichklang miteinander geöffnet
oder geschlossen zu werden, wie es die Schalter 48 und 49 sind.
Folglich, während
einer der Kondensatoren C1 und C2 von dem Ausgang des Demultiplexers über den
entsprechenden Schalter 47 oder 49 zu laden ist,
wird der Kondensator von dem Puffer 40 getrennt, wohingegen
der andere Kondensator den Puffer steuert.
-
12 stellt
eine Farb-Anzeigeeinrichtung mit hoher Bitauflösung einer Art dar, die ähnlich zu
jener ist, die in 8 gezeigt ist, so dass jede
Spaltendaten-Ansteuerungsschaltung 20 für eine einzelne Farbe arbeitet.
Jedes der Farbkomponenten-Signale hat eine Grauskalen-Kapazität von 6
Bits, so dass die Register 21 6-Bit-Parallel-Ein/Parallel-Aus-Register oder
Verriegelungsstufen umfassen.
-
Die
Anzeigeeinrichtung von 12 unterscheidet sich weiter
von jener von 8 darin, dass die Digital/Analog-Umwandlung
durch skalierte Kondensatorumsetzer 23, die durch die drei
am wenigsten wichtigen Bits des Registers 21 gesteuert
werden, und einen Gamma-Korrektur-Spannungswähler 51 ausgeführt wird,
der durch die drei wichtigsten Bits des Registers 21 gesteuert
wird. Folglich wählen
die wichtigsten Bits jeder Pixeldaten die Gamma-Korrektur-Referenzspannungen
aus, welche einen Bereich definieren, innerhalb dessen eine Digital/Analog-Umwandlung
mit niedriger Auflösung
durch den Umsetzer 23 ausgeführt wird.
-
Die
Anzeigeeinrichtung von 12 beinhaltet eine Speicherschaltung
derart, die in den 11a und 11b dargestellt ist, und dies ist diagramm-artig
durch die Speicherkondensatoren 52 angezeigt, die mit den
Datenleitungs-Puffern 40 verbunden sind. Folglich arbeitet
die digitale Daten-Ansteuerungsvorrichtung 2, die in 12 gezeigt
ist, mittels der zeitlich zeilenweisen Ansteuerungstechnik, wie
sie hierin zuvor beschrieben ist. Jedoch, wenn die Anzeigeeinrichtung
von 12 benötigt
wird, um mittels der Ansteuerungstechnik mit einer halben Linie
zu einer Zeit, wie sie hierin zuvor beschrieben ist, zu arbeiten, kann
eine einfachere Speicherschaltung verwendet werden, zum Beispiel
umfassend einen einzelnen Speicherkondensator und einen Puffer für jede Datenleitung.
-
13 stellt
eine Anzeigeeinrichtung und eine Datenleitungs-Ansteuerungsvorrichtung dar, welche
sich von jenen in 12 dadurch unterscheiden, dass
jede Spaltendaten-Ansteuerungsschaltung 20 die rote, grüne und blaue
Umwandlung ausführt. Folglich
wird jede Ansteuerungsschaltung 20 mit den Drei-Farben-Datenbussen 22 durch
einen RGB-Multiplexer 55 verbunden. Die Multiplexer 55 gewährleisten,
dass die Ansteuerungsschaltung 20 Daten von dem korrekten
Bus abtasten. Folglich, zu einem Zeitpunkt t(n), tastet die Ansteuerungsschaltung 20 der Spalte
[n-5] den blauen Datenbus ab, die Ansteuerungsschaltung 20 der
Spalte [n] tastet Daten auf dem grünen Datenbus ab, und die Ansteuerungsschaltung 20 der
Spalte [n+5] empfängt
Daten von dem roten Datenbus.
-
Im
Vergleich zu der Anordnung, die in 12 gezeigt
ist, benötigt
die Datenleitungs-Ansteuerungsvorrichtung 2 von 13 zusätzliche
Schaltungen in Form der Multiplexer 55. Jedoch ist das
seitliche Datenleitungs-Routing 26 leicht vereinfacht.