DE10259326A1

DE10259326A1 - Flüssigkristallanzeige

Info

Publication number: DE10259326A1
Application number: DE10259326A
Authority: DE
Inventors: Sang Chang Yun; Hong Sung Song
Original assignee: LG Philips LCD Co Ltd
Current assignee: LG Display Co Ltd
Priority date: 2001-12-19
Filing date: 2002-12-18
Publication date: 2003-08-14
Anticipated expiration: 2022-12-19
Also published as: GB0229486D0; US20030151584A1; GB2383462B; DE10259326B4; US7477224B2; CN100429691C; CN1427391A; FR2833742A1; FR2833742B1; GB2383462A; JP2003233362A

Abstract

Diese Erfindung betrifft eine Flüssigkristallanzeige, die dazu fähig ist, den Energieverbrauch zu reduzieren und zusätzlich ihre Bildqualität zu verbessern. DOLLAR A Eine Flüssigkristallanzeige der vorliegenden Erfindung enthält ein Flüssigkristallanzeigepaneel, das Flüssigkristallzellen hat, definiert zwischen kreuzenden Gate-Leitungen und Daten-Leitungen und alternierend angeschlossen durch Dünnschichttransistoren an die angrenzenden Daten-Leitungen, welche voneinander unterschiedlich sind, mit i (i ist eine positive Zahl) horizontalen Leitungen; einen Gate-Treiber zum Treiben der Gate-Leitungen; und einen Daten-Treiber zum Treiben der Daten-Leitungen und aufweisend eine Multiplexer-Anordnung zum Bestimmen eines Ausgabekanals von eingegebenen Pixeldaten und Hinzufügen eines Leerdatenelements in Reaktion auf die Steuersignale, von welchen die Polarität mit "i" horizontale Leitungen invertiert wird, und eine Digital-Analog-Wandler-Anordnung zum Umwandeln der Pixeldaten und der Leerdaten in ein Pixelsignal und ein Leersignal, von welchen die Polarität mittels der Daten-Leitungen und mittels Frames invertiert wird.

Description

Gebiet der Erfindung

Diese Erfindung betrifft eine Flüssigkristallanzeige, und insbesondere eine Flüssigkristallanzeige, die zum Verringern des Energieverbrauchs fähig ist und zusätzlich ihre Bildqualität verbessert.

Im Allgemeinen steuert eine Flüssigkristallanzeige (LCD) einen Lichtdurchlassgrad eines Flüssigkristalls mit dielektrischer Anisotropie unter Verwendung eines elektrischen Feldes zum Anzeigen eines Bildes. Zu diesem Zweck weist die LCD ein Flüssigkristallanzeigepaneel auf, das matrixartig angeordnete Flüssigkristallzellen hat, und weist einen Treiberschaltkreis zum Treiben des Flüssigkristallanzeigepaneels auf.

In dem Flüssigkristallanzeigepaneel steuern Flüssigkristallzellen einen Lichtdurchlassgrad in Übereinstimmung mit dem Pixelsignal zum Anzeigen eines Bildes. Der Treiberschaltkreis enthält einen Gate-Treiber zum Treiben der Gate-Leitungen, einen Daten-Treiber zum Treiben der Daten- Leitungen, eine Zeitsteuerung, welche den Gate-Treiber und den Daten-Treiber mit einem Zeitsteuer-Signal und Pixeldaten versorgt, und eine Energie bereitstellende Energiequelle.

Beispielsweise weist, wie in Fig. 1 gezeigt, die Flüssigkristallanzeige ein Flüssigkristallanzeigepaneel 2 auf, das matrixartig angeordnete Flüssigkristallzellen Clc, einen Gate-Treiber 4 zum Treiben von Gate-Leitungen GL1 bis GLn des Flüssigkristallanzeigepaneels 2 und einen Daten-Treiber 4 zum Treiben von Daten-Leitungen DL1 bis DLm des Flüssigkristallanzeigepaneels 2 aufweist.

In Fig. 1 weist das Flüssigkristallanzeigepaneel 2 eine Flüssigkristallzelle Clc und Dünnschichttransistoren ("thin film transistors", TFTs) auf, von denen jeder an einer Kreuzung zwischen den n Gate-Leitungen GL1 bis GLn und den m Daten- Leitungen DL1 bis DLm vorgesehen ist. Der TFT legt ein Videosignal von der Daten-Leitung DL1 bis DLm an die Flüssigkristallzelle Clc in Reaktion auf ein Abtast-Signal von den Gate-Leitungen GL1 bis GLn an. Die Flüssigkristallzelle Clc kann äquivalent als Flüssigkristall-Kapazitäten Clc mit einer gegenüberliegenden gemeinsamen Elektrode ausgedrückt werden, mit einem Flüssigkristall dazwischen und einer an den TFT angeschlossenen Pixelelektrode.

Der Gate-Treiber 4 legt sequentiell ein Abtast-Signal an die Gate-Leitungen GL1 bis GLn zum Treiben des TFT an, der an die zugehörige Gate-Leitung angeschlossen ist.

Der Daten-Treiber 6 wandelt Pixeldaten in Analog-Pixelsignale um, zum Anlegen von Videosignalen für eine horizontale Leitung an die Daten-Leitungen DL1 bis DLm während einer Horizontal- Periode, wenn ein Gate-Signal an die Gate-Leitung GL angelegt ist. In diesem Fall wandelt der Daten-Treiber die Pixeldaten mit der Hilfe von Gammaspannungen ("gamma voltage") von einem Gammaspannungs-Generator (nicht gezeigt) in Pixelsignale um, um sie zuzuführen.

Um die Verschlechterung des Flüssigkristalls zu verhindern und um die Anzeigequalität des Bildes zu verbessern, wird eine solche Flüssigkristallanzeige mit einem Inversions- Treibverfahren wie beispielsweise einem Frame-Inversionssystem, einem Leitung- (oder Spalten-) Inversionssystem oder einem Punkt-Inversionssystem getrieben.

In dem Frame-Inversionssystem sind Polaritäten der Flüssigkristallzellen innerhalb eines Frames dieselben und werden immer dann invertiert, wenn ein Frame geändert wird. Ein solches Frame-Inversionssystem hat ein Problem, dass mittels Frames Flackern auftritt.

In dem Leitungs-Inversionssystem werden die Polaritäten der Flüssigkristallzellen bei horizontalen Leitungen und Frames invertiert, wie in Fig. 2A bzw. Fig. 2B gezeigt. Solch ein Leitungs-Inversionssystem hat ein Problem, dass ein Übersprechen zwischen den Flüssigkristallzellen von horizontaler Richtung existiert, was ein Flackern in einem horizontalen Streifenmuster verursacht.

In dem Spalten-Inversionssystem werden Polaritäten der Flüssigkristallzellen bei vertikalen Leitungen und Frames invertiert, wie in Fig. 3A bzw. Fig. 3B gezeigt. Solch ein Spalten-Inversions-Treibsystem hat ein Problem, dass ein Übersprechen zwischen den Flüssigkristallzellen von vertikaler Richtung existiert, was ein Flackern in einem vertikalen Streifenmuster verursacht.

In dem Punkt-Inversionssystem, wie in Fig. 4A und 4B gezeigt, sind die Polaritäten von Flüssigkristallzellen entgegengesetzt zu jenen der horizontal oder vertikal angrenzenden Flüssigkristallzellen und werden bei Frames invertiert.

Mit anderen Worten werden in dem Punkt-Inversionssystem Pixelsignale an jede Flüssigkristallzelle bereitgestellt, für ihre positive(+) Polarität und negative(-) Polarität, so dass sie alternierend auftreten, wenn es von den linken oberen Flüssigkristallzellen in die rechten Flüssigkristallzellen und in die unteren Flüssigkristallzellen geht, wie in Fig. 4A gezeigt, bei den ungeradzahlig nummerierten Frames; und Pixelsignale werden an jede Flüssigkristallzelle bereitgestellt, für ihre negative(-) Polarität und positive(+) Polarität, so dass die alternierend auftreten, wenn es von den linken oberen Flüssigkristallzellen in die rechten Flüssigkristallzellen und in die unteren Flüssigkristallzellen geht, wie in Fig. 4B gezeigt, bei den geradzahlig nummerierten Frames.

Solch ein Punkt-Inversions-Treibsystem ist von einem zwischen den angrenzenden Flüssigkristallzellen in vertikalen und horizontalen Richtungen auftretenden Flackern frei, dadurch ist im Vergleich zu anderen Inversionssystemen exzellentere Bildqualität bereitgestellt.

Allerdings hat das Punkt-Inversion-Treibsystem einen Nachteil, dass, da die Polaritäten der von dem Daten-Treiber an die Daten-Leitungen angelegten Pixelsignale in den horizontalen und vertikalen Richtungen invertiert werden sollten, eine Schwankungssumme des Pixelsignals, das heißt eine Frequenz des Pixelsignals, größer als bei anderen Inversionssystemen ist, was eine Erhöhung in dem Energieverbrauch bewirkt.

ZUSAMMENFASSUNG DER ERFINDUNG

Demzufolge ist es ein Ziel der vorliegenden Erfindung, eine Flüssigkristallanzeige bereitzustellen, die zum erheblichen Verringern des Energieverbrauchs und zusätzlich zum Verbessern ihrer Bildqualität fähig ist, wenn ein Flüssigkristallanzeigepaneel in N (hierbei ist N eine positive Zahl) Punkt-Inversionssystem getrieben wird.

Um diese und andere Ziele der Erfindung zu erreichen, weist eine Flüssigkristallanzeige gemäß einem Aspekt der vorliegenden Erfindung ein Flüssigkristallanzeigepaneel mit Flüssigkristallzellen auf, definiert zwischen sich kreuzenden Gate-Leitungen und Daten-Leitungen und durch Dünnschichttransistoren an die angrenzenden Daten-Leitungen alternierend angeschlossen, welche voneinander unterschiedlich sich, mit i (i ist eine positive Zahl) horizontalen Leitungen; einen Gate-Treiber zum Treiben der Gate-Leitungen; und einen Daten-Treiber zum Treiben der Daten-Leitungen und welcher eine Multiplexer-Anordnung zum Bestimmen eines Ausgabekanals eingegebener Pixeldaten und Hinzufügen eines Leerdatenelements in Reaktion auf die Steuersignale aufweist, von welchen die Polarität mit 'i' horizontalen Leitungen invertiert wird, und eine Digital-Analog-Wandler-Anordnung zum Umwandeln der Pixeldaten und der Leerdaten in ein Pixelsignal und ein Leersignal, von welchen die Polarität mit den Daten-Leitungen und mit Frames invertiert wird.

In der Flüssigkristallanzeige weist das Flüssigkristallanzeigepaneel eine erste horizontale Leitung auf, die aus den Flüssigkristallzellen besteht, die an die an die linke Seite davon angrenzenden Daten-Leitungen angeschlossen sind; und eine zweite horizontale Leitung, die aus den Flüssigkristallzellen besteht, die an die an die rechte Seite davon angrenzenden Daten-Leitungen angeschlossen sind.

In der Flüssigkristallanzeige sind die erste horizontale Leitung und die zweite horizontale Leitung alternierend mit einer horizontalen Leitung angeordnet.

In der Flüssigkristallanzeige sind die erste horizontale Leitung und die zweite horizontale Leitung alternierend mit zwei horizontalen Leitungen angeordnet.

In der Flüssigkristallanzeige erhält die Multiplexer-Anordnung einen Ausgabekanal von den Pixeldaten genauso wie einen Eingabekanal und versorgt den letzten Ausgabekanal mit den Leerdaten während einer ersten Horizontal-Periode, wenn die erste horizontale Leitung getrieben wird, und verschiebt die Pixeldaten um einen Kanal zum Bereitstellen an den Ausgabekanal und versorgt den ersten Ausgabekanal mit den Leerdaten während einer zweiten Horizontal-Periode, wenn die erste horizontale Leitung getrieben wird.

In der Flüssigkristallanzeige weist der Daten-Treiber ferner eine Schieberegister-Anordnung auf, die ein sequentielles Abtast-Signal bereitstellt; eine Latch-Anordnung, welche die Pixeldaten um eine spezifische Anzahl von Kanälen in Übereinstimmung mit dem Abtast-Signal sequentiell latcht, um sie der Multiplexer-Anordnung zu der selben Zeit auszugeben und bereitzustellen; und eine Puffer-Anordnung, die das Pixelsignal und das Leersignal von der Digital-Analog-Wandler-Anordnung puffert, um sie den Daten-Leitungen jeweils bereitzustellen.

Eine Flüssigkristallanzeige gemäß einem anderen Aspekt der vorliegenden Erfindung weist ein Flüssigkristallanzeigepaneel auf, das Flüssigkristallzellen hat, definiert zwischen sich kreuzenden Gate-Leitungen und Daten-Leitungen und durch Dünnschichttransistoren an die angrenzenden Daten-Leitungen, welche voneinander unterschiedlich sind, alternierend angeschlossen, mit i (i ist eine positive Zahl) horizontalen Leitungen; einen Gate-Treiber zum Treiben der Gate-Leitungen;
einen Daten-Treiber zum Umwandeln eingegebener Pixeldaten und Leerdaten in Pixelsignale und Leersignale, von welchen die Polarität durch die Daten-Leitung und durch den Frame invertiert wird, um sie den Daten-Leitungen bereitzustellen;
und eine Zeitsteuerung zum Steuern des Gate-Treibers und des Daten-Treibers, und zu derselben Zeit, Hinzufügen der Leerdaten zu einem beliebigen Kanal aus dem ersten Kanal oder dem letzten Kanal mit den Pixeldaten, zum Bereitstellen an den Daten- Treiber in Reaktion auf das Steuersignal, welches mit der i Horizontal-Periode invertiert wird.

In der Flüssigkristallanzeige sind die erste horizontale Leitung und die zweite horizontale Leitung alternierend mit der horizontalen Leitung angeordnet.

In der Flüssigkristallanzeige stellt die Zeitsteuerung die Pixeldaten und die Leerdaten, hinzugefügt als der letzte Kanal, an den Daten-Treiber in einer ersten Horizontal-Periode zum Treiben der ersten horizontalen Leitung bereit und stellt die Pixeldaten, Verzögert um einen Kanal, und die Leerdaten, hinzugefügt zu dem ersten Kanal, an den Daten-Treiber in einer zweiten Horizontal-Periode zum Treiben der zweiten horizontalen Leitung bereit.

Die Flüssigkristallanzeige, die Zeitsteuerung weist einen Steuersignal-Generator auf, der Steuersignale erzeugt, welche den Gate-Treiber und den Daten-Treiber steuern, und Steuersignale erzeugt, von welchen die Polarität mit der i Horizontal-Periode invertiert wird; eine Pixeldaten- Anordnungseinheit, die eingegebene Pixeldaten zum Ausgeben durch eine Mehrzahl von ersten Bussen während einer Datenfreigabe-Periode anordnet, und welche die Leerdaten durch die ersten Busse bereitstellt; eine Verzögerungseinheit zum Verzögern, um einen Kanal, der Pixeldaten und der Leerdaten, übermittelt über den letzten Bus aus den ersten Bussen; und einen Multiplexer, der, über eine Mehrzahl von zweiten Bussen, die Leerdaten und die durch die ersten Busse eingegebenen Daten, wie sie sind, bereitstellt, in Reaktion auf das Steuersignal, oder der die Pixeldaten, eingegeben durch die ersten Busse, mit den Leerdaten, verzögert um einen Kanal, kombiniert, zum Bereitstellen durch die zweiten Busse.

In der Flüssigkristallanzeige stellt der Multiplexer über die zweiten Busse die Leerdaten und die Pixeldaten, eingegeben durch die ersten Busse, in einer ersten Horizontal-Periode zum Treiben der ersten horizontalen Leitungen bereit, wie sie sind, und in einer zweiten Horizontal-Periode zum Treiben der zweiten horizontalen Leitung, verschiebt er die Pixeldaten, eingegeben durch die ersten Busse, außer dem letzten ersten Bus, um einen Kanal, zum Bereitstellen durch die zweiten Busse außer dem ersten zweiten Bus, und stellt die Pixeldaten und die Leerdaten bereit, um einen Kanal verzögert, durch den ersten zweiten Bus.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Diese und andere Ziele der Erfindung werden anhand der folgenden ausführlichen Beschreibung der Ausführungsbeispiele der vorliegenden Erfindung unter Bezugnahme auf die begleitenden Zeichnungen offensichtlich werden, in welchen:
Fig. 1 eine schematische Ansicht ist, welche die Konfiguration einer herkömmlichen Flüssigkristallanzeige zeigt;
Fig. 2A und Fig. 2B Ansichten zum Erklären eines Leitungs- Inversion-Treibsystems der Flüssigkristallanzeige sind;
Fig. 3A und Fig. 3B Ansichten zum Erklären eines Spalten- Inversion-Treibsystems der Flüssigkristallanzeige sind;
Fig. 4A und Fig. 4B Ansichten zum Erklären eines Punkt- Inversion-Treibsystems der Flüssigkristallanzeige sind;
Fig. 5 eine schematische Ansicht ist, die eine Konfiguration einer Flüssigkristallanzeige gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt;
Fig. 6 eine schematische Ansicht ist, die eine andere Konfiguration des Flüssigkristallanzeigepaneels ist, angewendet auf die vorliegende Erfindung;
Fig. 7 ein ausführliches Blockdiagramm ist, das eine Konfiguration des in Fig. 5 gezeigten Daten-Treibers zeigt;
Fig. 8 eine schematische Ansicht ist, die eine Konfiguration einer Flüssigkristallanzeige gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung zeigt;
Fig. 9A und Fig. 9B Wellenform-Diagramme einer Datenausgabe des Drei-Bus-Systems der Zeitsteuerung sind, die in Fig. 8 gezeigt ist;
Fig. 10A und Fig. 10B Wellenform-Diagramme einer Datenausgabe eines Sechs-Bus-Systems der Zeitsteuerung sind, die in Fig. 8 gezeigt ist;
Fig. 11 eine schematische Ansicht ist, die eine Konfiguration einer Flüssigkristallanzeige für ein vertikales 2-Punkt-Inversion-Treiben gemäß noch einem anderen Ausführungsbeispiel der vorliegenden Erfindung ist;
Fig. 12 eine schematische Ansicht ist, die noch eine andere Konfiguration des Flüssigkristallanzeigepaneels ist, angewendet auf die vorliegende Erfindung;
Fig. 13A und Fig. 13B Diagramme sind, die ein Pixelsignal und ein Leersignal zeigen, angelegt an das in Fig. 11 gezeigte Flüssigkristallpaneel; und
Fig. 14 eine schematische Ansicht ist, die eine Konfiguration einer Flüssigkristallanzeige für ein vertikales 2-Punkt-Inversion-Treiben gemäß noch einem anderen Ausführungsbeispiel der vorliegenden Erfindung ist.

AUSFÜHRLICHE BESCHREIBUNG DES BEVORZUGTEN AUSFÜHRUNGSBEISPIELS

Bezugnehmend auf Fig. 5 bis 14 werden bevorzugte Ausführungsbeispiele der vorliegenden Erfindung ausführlich beschrieben.
Bezugnehmend auf Fig. 5 ist dort eine Flüssigkristallanzeige gemäß einem Ausführungsbeispiel der vorliegenden Erfindung gezeigt.
Die in Fig. 5 gezeigte Flüssigkristallanzeige weist ein Flüssigkristallanzeigepaneel 12 mit Flüssigkristallzellen auf, die matrixartig angeordnet sind, einen Gate-Treiber 14 zum Treiben von Gate-Leitungen GL1 bis GLn des Flüssigkristallanzeigepaneels 12, einen Daten-Treiber 16 zum Treiben von Daten-Leitungen DL1 bis DLm+1 des Flüssigkristallanzeigepaneels 12, und eine Zeitsteuerung 18 zum Steuern des Gate-Treibers 14 und des Daten-Treibers 16.
Das Flüssigkristallanzeigepaneel 12 enthält N Zahlen von Gate- Leitungen GL1 bis GLn, und M+1 Zahlen von Daten-Leitungen DL1 bis DLm+1, welche die Gate-Leitungen GL1 bis GLn kreuzen und von diesen isoliert sind. Und das Flüssigkristallpaneel 12 weist eine Flüssigkristallzelle PXL und einen Dünnschichttransistor auf, vorgesehen in jedem Bereich, der durch Kreuzungsstellen zwischen den Gate-Leitungen GL1 bis GLn und den Daten-Leitungen DL1 bis DLm+1 definiert ist. Der TFT stellt der Flüssigkristallzelle PXL das Pixelsignal von den Daten-Leitungen DL1 bis DLm+1 in Reaktion auf das Abtast-Signal von den Gate-Leitungen GL1 bis GLn bereit. Die Flüssigkristallzelle PXL, in Reaktion auf das Pixelsignal, steuert den Lichtdurchlassgrad mittels Treibens der Flüssigkristalle, die zwischen den gemeinsamen Elektroden (nicht gezeigt) angeordnet sind.
Im Besonderen sind die Dünnschichttransistoren und die Flüssigkristallzellen PXL zickzackartig angeordnet, wo sie wiederum angeordnet sind, entlang der Daten-Leitung DL. Mit anderen Worten sind die Flüssigkristallzellen PXL und die Dünnschichttransistoren, die in derselben Spalte enthalten sind, alternierend an eine andere angrenzender Daten-Leitungen mittels horizontaler Leitungen angeschlossen.
Beispielsweise sind die Dünnschichttransistoren und die Flüssigkristallzellen PXL an den ungeradzahlig nummerierten horizontalen Leitungen, angeschlossen an die ungeradzahlig nummerierten Gate-Leitungen GL1, GL3, GL5. . ., jeweils an die 1- ten bis m-ten Daten-Leitungen DL1 bis DLm angrenzend an die linke Seite davon angeschlossen, in dem Fall des in Fig. 5 gezeigten Flüssigkristallanzeigepaneels 12. Entsprechend sind die Flüssigkristallzellen PXL an den ungeradzahlig numerierten horizontalen Leitungen mit dem Pixelsignal geladen, über den Dünnschichttransistor, von den Daten-Leitungen DL angrenzend an die linke Seite davon.
Andererseits sind die Dünnschichttransistoren und die Flüssigkristallzellen PXL an den geradzahlig nummerierten horizontalen Leitungen, angeschlossen an die geradzahlig nummerierten Gate-Leitungen GL2, GL4, GL6. . ., jeweils an die 2- ten bis (m+1)ten Daten-Leitungen DL2 bis DLm+1 angrenzend an die rechte Seite davon angeschlossen. Entsprechend sind die Flüssigkristallzellen PXL an den geradzahlig nummerierten horizontalen Leitungen mit dem Pixelsignal geladen, über den Dünnschichttransistor, von den Daten-Leitungen DL angrenzend an die rechte Seite davon.
Anders sind in dem in Fig. 6 gezeigten Flüssigkristallanzeigepaneel 15 die Dünnschichttransistoren und die Flüssigkristallzellen PXL an den ungeradzahlig nummerierten horizontalen Leitungen, angeschlossen an die ungeradzahlig nummerierten Gate-Leitungen GL1, GL3, GL5, . . ., jeweils an die 2-ten bis (m+1)ten Daten-Leitungen DL2 bis DLm+1 angrenzend an die rechte Seiten davon angeschlossen. Entsprechend sind die Flüssigkristallzellen PXL an den ungeradzahlig nummerierten horizontalen Leitungen mit dem Pixelsignal geladen, über den Dünnschichttransistor, von den Daten-Leitungen DL angrenzend an die rechte Seite davon.
Andererseits sind die Dünnschichttransistoren und die Flüssigkristallzellen PXL an den geradzahlig nummerierten horizontalen Leitungen, angeschlossen an die geradzahlig nummerierten Gate-Leitungen GL2, GL4, GL6. . ., jeweils an die 1- ten bis m-ten Daten-Leitungen DL1 bis DLm angrenzend an die linke Seite davon angeschlossen. Entsprechend sind die Flüssigkristallzellen PXL an den geradzahlig nummerierten horizontalen Leitungen mit dem Pixelsignal geladen, über den Dünnschichttransistor, von den Daten-Leitungen DL angrenzend an die linke Seite davon.
Die Zeitsteuerung 18 erzeugt Zeitsteuer-Signale, welche den Gate-Treiber 14 und den Daten-Treiber 16 steuern, und stellt Pixeldaten-Signale an den Daten-Treiber 16 bereit. Gate- Zeitsteuer-Signale, erzeugt an der Zeitsteuerung 18, enthalten einen Gate-Startpuls GSP, ein Gate-Schiebe-Taktsignal GSC, ein Gate-Ausgabefreigabe-Signal GOE und etc. Daten-Zeitsteuer- Signale, erzeugt an der Zeitsteuerung 18, enthalten einen Source-Startpuls SSP, ein Source-Schiebe-Taktsignal SSC, ein Source-Ausgabefreigabe-Signal SOE, Polaritätssteuer-Signal POC und etc.
Der Gate-Treiber 14 legt sequentiell Abtast-Signale an die Gate-Leitungen GL1 bis GLn in Verwendung der Gate-Zeitsteuer- Signale an. Entsprechend treibt der Gate-Treiber 14 die Dünnschichttransistoren bei horizontalen Leitungen in Reaktion auf das Abtast-Signal.
Der Daten-Treiber 16 wandelt die Pixeldaten in Analog- Pixelsignale um, zum Anlegen der Pixelsignale von einer horizontalen Leitung an die Daten-Leitungen DL1 bis DLm+1 bei Horizontal-Perioden, wenn ein Abtast-Signal an die Gate-Leitung GL angelegt wird. In diesem Falle wandelt der Daten-Treiber 16 die Pixeldaten in Pixelsignale mit der Hilfe von Gammaspannungen von einem Gammaspannungs-Generator (nicht gezeigt) um, um diese bereitzustellen.
Ferner legt der Daten-Treiber 16 die Pixelsignale auf die Weise eines Spalten-Inversion-Treibsystems an, wo die Polarität des Pixelsignals an Daten-Leitungen DL invertiert wird. Mit anderen Worten legt der Daten-Treiber 16 Pixelsignale mit einer entgegengesetzten Polarität an die ungeradzahlig nummerierten Daten-Leitungen DL1, DL3, . . . und die geradzahlig nummerierten Daten-Leitungen DL2, DL4, . . ., an, und die Polarität des Pixelsignals, das den Daten-Leitungen DL bereitgestellt wird, wird bei Frames invertiert.
In diesem Fall, da die Flüssigkristallzellen PXL zickzackartig um die Daten-Leitungen DL1 bis DLm+1 angeordnet sind, welchen das Pixelsignal mittels des Spalten-Inversionssystems bereitgestellt wird, werden die Flüssigkristallzellen PXL mit dem Punkt-Inversionssystem getrieben.
Insbesondere verändert der Daten-Treiber 16 den Ausgabekanal des Pixelsignals mittels Horizontal-Perioden alternierend, zum Bereitstellen korrekter Pixelsignale an die Flüssigkristallzellen PXL, die zickzackartig entlang den Daten- Leitungen DL1 bis DLm+1 angeordnet sind.
Im Fall des Bereitstellens von Pixelsignalen an die Flüssigkristallzellen PXL, angeschlossen an die rechte Seite von den Daten-Leitungen DL1 bis DLm+1, stellt der Daten-Treiber 16 m Zahlen von gültigen Pixelsignalen m Zahlen von Daten- Leitungen DL1 bis DLM und Leersignale den m+1 Zahlen von Daten- Leitungen DLm+1 bereit. Im Unterschied dazu, im Falle des Bereitstellens von Pixelsignalen an die Flüssigkristallzellen PXL, angeschlossen an die linke Seite der Daten-Leitungen DL1 bis DLm+1, stellt der Daten-Treiber 16 m Zahlen von gültigen Pixelsignalen den 2 bis m+1 Zahlen von Daten-Leitungen DL2 bis DLm+1 bereit, mittels Verschiebens dieser um einen Kanal zu der rechten Seite hin, und stellt Leersignale den 1-ten Daten- Leitungen DL1 bereit.
Wenn beispielsweise die Flüssigkristallzellen PXL die ungeradzahlig nummerierte horizontale Leitung treibt, angeschlossen an die rechte Seite der Daten-Leitungen DL1 bis DLm+1, wie in Fig. 5 gezeigt, stellt der Daten-Treiber 16 m Zahlen von gültigen Pixelsignalen den 1-ten bis m-ten Daten- Leitungen DL1 bis DLm bereit, und stellt zusätzlich der (m+1)- ten Daten-Leitung DLm+1 Leersignale bereit. Und, wenn die Flüssigkristallzellen PXL die geradzahlig nummerierte horizontale Leitung treibt, angeschlossen an die linke Seite der Daten-Leitungen DL1 bis DLm+1, stellt der Daten-Treiber 16 m Zahlen von gültigen Pixelsignalen den 2-ten bis (m+1)ten Daten-Leitungen DL2 bis DLm+1 bereit, mittels Verschiebens dieser um einen Kanal zu der rechten Seite hin, und stellt Leersignale der 1-ten Daten-Leitung bereit.
Im Unterschied dazu, wenn die Flüssigkristallzellen PXL die ungeradzahlig nummerierte horizontale Leitung treibt, angeschlossen an die linke Seite der Daten-Leitungen DL1 bis DLm+l, wie in Fig. 6 gezeigt, stellt der Daten-Treiber 16 m Zahlen von gültigen Pixelsignalen den 2-ten bis (m+1)ten Daten- Leitungen DL2 bis DLm+1 bereit, mittels Verschiebens dieser um einen Kanal zu der rechten Seite hin, und stellt Leersignale der 1-ten Daten-Leitung bereit. Und, wenn die Flüssigkristallzellen PXL die geradzahlig nummerierte horizontale Leitung treibt, angeschlossen an die linke Seite der Daten-Leitungen DL1 bis DLm+1, stellt der Daten-Treiber 16 m Zahlen von gültigen Pixelsignalen den 1-ten bis m-ten Daten- Leitungen DL1 bis DLm bereit, und zusätzlich Leersignale der (m+1)-ten Daten-Leitung DLm+1.
Dementsprechend wird die Bildqualität mittels der Flüssigkristallzellen PXL verbessert, getrieben in dem Punkt- Inversionssystem, und da der Daten-Treiber 16 Pixelsignale mittels des Spalten-Inversionssystems bereitstellt, ist sein Energieverbrauch erheblich geringer als wenn die Pixelsignale mittels des Punkt-Inversionssystems bereitgestellt werden.
Fig. 7 ist ein Blockdiagramm, das eine ausführliche Konfiguration des in Fig. 5 gezeigten Daten-Treibers 16 zeigt. Bezugnehmend auf Fig. 7 enthält der Daten-Treiber 16 eine Schieberegister-Anordnung 20 zum Anlegen sequentieller Abtast- Signale, eine Latch-Anordnung 22 zum Latchen und Ausgeben von Pixeldaten in Reaktion auf die Abtast-Signale, eine Multiplexer (MUX) Anordnung 24, welche die Route von Pixeldaten bestimmt, eingegeben von der Latch-Anordnung 22, eine Digital-Analog- Wandler (DAC) Anordnung 26 zum Umwandeln der Pixeldaten von der MUX-Anordnung 24 in Analog-Pixelsignale, eine Puffer-Anordnung 28 zum Puffern und Ausgeben der Pixelsignale von der DAC- Anordnung 26.
Eine Mehrzahl von Schieberegistern, enthalten in der Schieberegister-Anordnung 22, schieben sequentiell einen Source-Startpuls SSP von der Zeitsteuerung 18 in Reaktion auf ein Source-Abtast-Taktsignal SSC, um dieses als ein Abtast- Signal auszugeben.
Eine Mehrzahl von Latches, enthalten in der Latch-Anordnung 22, latchen sequentiell mittels Abtastens Pixeldaten von der Zeitsteuerung 18 mit einer bestimmten Einheit in Reaktion auf das Abtast-Signal von der Schieberegister-Anordnung 20, und dann gibt die Latch-Anordnung 22 simultan die gelatchte Pixel- Anordnung aus, in Reaktion auf ein Source-Ausgabefreigabe- Signal (SOE) von der Zeitsteuerung 18.
Die MUX-Anordnung 24 wählt die Route von den Pixeldaten von der Latch-Anordnung 22 bei Horizontal-Perioden in Reaktion auf das Steuersignal von der Zeitsteuerung 18 aus. Insbesondere gibt die MUX-Anordnung 24 die eingegebenen Pixeldaten ohne die Änderung des Kanals während ungeradzahlig nummerierter (oder geradzahlig nummerierter) Horizontal-Periode aus, wenn die an die rechte Seite der Daten-Leitungen DL1 bis DLm+1 angeschlossenen Flüssigkristallzellen PXL getrieben werden, und hat den letzten Kanal bereitgestellte Leerdaten. Im Unterschied dazu gibt die MUX-Anordnung 24 die eingegebenen Pixeldaten mittels Verschiebens einen Kanal nach rechts hin aus, während geradzahlig nummerierter (oder ungeradzahlig nummerierter) Horizontal-Periode, wenn die an die linke Seite der Daten- Leitungen DL1 bis DLm+1 angeschlossenen Flüssigkristallzellen PXL getrieben werden, und hat an den ersten Kanal bereitgestellte Leerdaten.
Hierfür weist die MUX-Anordnung 24 m Zahlen von MUX auf, und jeder der MUX empfängt zwei angrenzende Latches zum selektiven Ausgeben in Übereinstimmung mit dem Steuersignal von der Zeitsteuerung 18. Hierin, außer den ersten und den m-ten Latches unter einer Mehrzahl von Latches, werden die Ausgaben der anderen Latches von zwei angrenzenden MUX geteilt. Und das der MUX-Anordnung 24 bereitgestellte Steuersignal wird in seiner Polarität mit Horizontal-Perioden invertiert.
Eine Mehrzahl von DACs, enthalten in der DAC-Anordnung 26, wandeln die Pixeldaten und die Leerdaten von der MUX-Anordnung 24 in Pixelsignale und Leersignale mit der Hilfe von positiven und negativen Gammaspannungen von einem Gammaspannungs- Generator (nicht gezeigt) um, um diese auszugeben. Insbesondere wandelt die DAC-Anordnung 26 die ungeradzahlig nummerierten und geradzahlig nummerierten Pixeldaten in Pixelsignale mit einer entgegengesetzten Polarität um, um diese zum Zweck eines Spalten-Inversion-Treibens in Reaktion auf das Polaritätssteuer-Signal POL von der Zeitsteuerung 18 auszugeben.
Die Puffer-Anordnung 28 puffert die Pixelsignale und die Leersignale von der DAC-Anordnung 26 und gibt sie dann an die Daten-Leitungen DL1 bis DLm+1 aus.
Entsprechend werden Pixelsignale, von welchen die Polarität bei Daten-Leitungen und bei Frames invertiert werden, den Daten- Leitungen DL1 bis DL,+1 bereitgestellt. Und die gültigen Pixelsignale werden den 1-ten bis m-ten Daten-Leitungen DL1 bis DLm und die Leersignale der m+1-ten Daten-Leitung DLm+1 während der ungeradzahlig nummerierten (oder geradzahlig nummerierten) Horizontal-Periode bereitgestellt, und die Leersignale werden den 1-ten Daten-Leitungen DL1 und die gültigen Pixelsignale der 2-ten bis m+1-ten Daten-Leitung DL2 bis DLm+1 während geradzahlig nummerierter oder der ungeradzahlig nummerierten Horizontal-Periode bereitgestellt. Nachfolgend können die zickzackartig entlang den Daten-Leitungen DL1 bis DLm+1 angeordneten Flüssigkristallzellen mit dem Punkt- Inversionssystems getrieben werden. Folglich kann, da der Daten-Treiber 16 mit dem Spalten-Inversionssystems getrieben wird und die Flüssigkristallzellen mit dem Punkt- Inversionssystems getrieben werden, der Energiebedarf in bemerkenswerter Weise verringert werden.
Fig. 8 stellt eine Flüssigkristallanzeige gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung dar.
Die in Fig. 8 gezeigte Flüssigkristallanzeige hat dieselben Elemente wie die in Fig. 7 gezeigte Flüssigkristallanzeige, außer dass es einen Unterschied in der Funktion der Zeitsteuerung 40 und des Daten-Treibers 50 gibt.
Bei der Flüssigkristallanzeige 12 sind die Flüssigkristallzellen PXL und die TFTs in jedem Bereich vorgesehen, der mittels Kreuzungen zwischen den Gate-Leitungen GL1 bis GLn und den Daten-Leitungen DL1 bis DLm+1 definiert ist, um in einem Matrixmuster angeordnet zu sein.
Die TFTs und die Flüssigkristallzellen PXL sind zickzackartig angeordnet, wobei sich ihre Position von rechts nach links oder vice versa abwechseln, entlang den Daten-Leitungen DL1 bis DLm+1. Mit anderen Worten sind die in derselben Spalte enthaltenen Flüssigkristallzellen und TFTs alternierend an andere angrenzende Daten-Leitungen angeschlossen, mittels horizontaler Leitungen.
Beispielsweise ist das Flüssigkristallanzeigepaneel 12 an die TFTs der ungeradzahlig nummerierten oder geradzahlig nummerierten horizontalen Leitung angeschlossen, und die Flüssigkristallzellen PXL sind an die 1-ten bis m-ten Daten- Leitungen DL1 bis DLm angeschlossen, jeweils linksseitig davon angrenzend. Andererseits sind die Flüssigkristallzellen PXL und die TFTs der geradzahlig nummerierten horizontalen Leitungen an die 2-ten bis (m+1)-ten Daten-Leitungen DL2 bis DLm+2 angeschlossen, jeweils rechtsseitig davon angrenzend.
Der Gate-Treiber 14 legt sequentiell Abtast-Signale an die Gate-Leitungen GL1 bis GLn unter Verwendung von Gate- Zeitsteuer-Signalen von der Zeitsteuerung 40 an. Entsprechend treibt der Gate-Treiber 14 die TFTs mittels horizontaler Leitungen in Reaktion auf die Abtast-Signale.
Der Daten-Treiber 50 wandelt die eingegebenen Pixeldaten in Analog-Pixelsignale zum Anlegen der Pixelsignale von einer horizontalen Leitung an die Daten-Leitungen DL1 bis DLm+1 mit Horizontal-Perioden um, wenn die Abtast-Signale an die Gate- Leitung GL angelegt werden. In diesem Fall wandelt der Daten- Treiber 50 die Pixeldaten in Pixelsignale mit der Hilfe von Gammaspannungen von einem Gammaspannungs-Generator (nicht gezeigt) um, um diese bereitzustellen.
Ferner legt der Daten-Treiber 50 die Pixelsignale mittels eines Spalten-Inversions-Treibsystems an, wobei die Pixelsignale mittels Daten-Leitungen DL1 bis DLm+1 invertiert werden. Mit anderen Worten legt der Daten-Treiber 50 Pixelsignale mit einer entgegengesetzten Polarität an die ungeradzahlig nummerierten Daten-Leitungen DL1, DL3, . . . und die geradzahlig nummerierten Daten-Leitungen DL2, DL4, . . . an, die Polarität der an die Daten-Leitungen DL1 bis DLm+1 angelegten Pixelsignale wird mittels Frames invertiert. In diesem Fall werden, da die zickzackartig angeordneten Flüssigkristallzellen PXL auf der Basis der Daten-Leitungen DL1 bis DLm+1, an welche die Pixelsignale in dem Spalten-Inversion-Treibersystem bereitgestellt werden, die Flüssigkristallzellen mittels des Punkt-Inversionssystems getrieben.
Im Besonderen, zum Bereitstellen fehlerfreier Pixelsignale an die zickzackartig entlang der Daten-Leitungen DL1 bis DLm+1 angeordneten Flüssigkristallzellen PXL, stellt der Daten- Treiber 50 die Leersignale der 1-ten Daten-Leitung DL1 und die gültigen Pixelsignale den 2-ten bis (m+1)-ten Daten-Leitungen DL2 bis DLm+1 in der ungeradzahlig nummerierten (oder geradzahlig nummerierten) Horizontal-Periode bereit. Und die gültigen Pixelsignale werden den 1-ten bis m-ten Daten- Leitungen DL1 bis DLm bereitgestellt, und die Leersignale der (m+1)-ten Daten-Leitungen DLm+1 in der geradzahlig nummerierten (oder ungeradzahlig nummerierten) Horizontal-Periode.
Die Zeitsteuerung 40 generiert Steuersignale zum Steuern eines Treibens des Gate-Treibers 14 und des Daten-Treibers 50 und legt Pixeldaten an den Daten-Treiber 50 an. Gate-Zeitsteuer- Signale, erzeugt an der Zeitsteuerung 40, enthalten Gate- Startpuls GSP, Gate-Schiebetakt-Signal GSC, Gate- Ausgabefreigabe-Signal GOE und etc. Die an der Zeitsteuerung 40 erzeugten Daten-Zeitsteuer-Signale enthalten Source-Startpuls SSP, Source-Schiebe-Taktsignal SSC, Source-Ausgabefreigabe- Signal SOE, Polaritätssteuer-Signal POL und etc.
Insbesondere stellt die Zeitsteuerung 40 m Zahlen von Pixeldaten von einer horizontalen Leitung sequentiell mittels einer bestimmten Einheit in der ungeradzahlig nummerierten (oder geradzahlig nummerierten) Horizontal-Periode bereit, und zusätzlich werden die Leerdaten als (m+1)-te Pixeldaten bereitgestellt. Und in der geradzahlig nummerierten (oder ungeradzahlig nummerierten) Horizontal-Periode werden die m Zahlen von Pixeldaten verzögert um einen Kanal bereitgestellt, und zusätzlich werden Leersignale als die ersten Pixeldaten bereitgestellt.
Zum Zwecke eines solchen Treibens enthält die Zeitsteuerung 40 einen Steuersignal-Generator 42 zum Generieren von Steuersignalen, eine Pixeldaten-Anordnungseinheit 44 zum Anordnen und Ausgeben von Eingabe-Pixeldaten, ein Register 46 zum Verzögern der letzten Pixeldaten der von der Pixeldaten- Anordnungseinheit 44 ausgegebenen Pixeldaten, und einen MUX 48 zum selektiven Kombinieren der Pixeldaten von der Pixeldaten-Anordnungseinheit 44 und der von dem Register 46 verzögerten Pixeldaten.
Der Steuersignal-Generator 42 erzeugt Gate-Zeitsteuer-Signale zum Steuern des Gate-Treibers 14 und Daten-Zeitsteuer-Signale zum Steuern des Daten-Treibers 50 in Verwendung von Horizontal- Synchronisations-Signal H, Vertikal-Synchronisations-Signal 9, Haupt-Taktsignal MCLK etc. Ferner erzeugt der Steuersignal- Generator 42 ein MUX 48 Steuersignal. Im Falle von diesem erzeugt der Steuersignal-Generator 42, in Verwendung des Horizontal-Synchronisations-Signals H, das Steuersignal, das auf die ungeradzahlig nummerierte Horizontal-Periode und die geradzahlig nummerierte Horizontal-Periode hinweist, das heißt, von welchem die Polarität mittels Horizontal-Periode invertiert wird, um es so dem MUX 48 bereitzustellen.
Die Pixeldaten-Anordnungseinheit 44 ordnet Eingabe-Pixeldaten an und gibt sie abhängig von einer Datenübermittlungsbus- Hierarchie aus. Beispielsweise gibt die Pixeldaten- Anordnungseinheit 44 simultan die Pixeldaten von R, G und B durch drei Busse aus, oder gibt simultan die Pixeldaten von ungeradzahlig nummerierten R, G und B und die Pixeldaten von geradzahlig nummerierten R, G und B durch sechs Busse aus. Die durch die anderen Busse ausschließlich dem letzten Bus unter solchen Bussen ausgegebenen Pixeldaten werden dem MUX 48 bereitgestellt, und die durch den letzten Bus ausgegebenen Pixeldaten werden gemeinsam dem MUX 48 und dem Register 46 bereitgestellt. Auch nimmt die Pixeldaten-Anordnungseinheit 44 Proben von den Leerdaten BK in einem Leerintervall, das zwischen Datenfreigabe-Intervallen zum Ausgeben in dem Datenfreigabe-Intervall existiert.
Das Register 46 speichert temporär die Pixeldaten, die über den letzten Bus der von der Pixeldaten-Anordnungseinheit 44ausgegebenen Pixeldaten übermittelt werden, und verzögert diese um einen Kanal.
Der MUX 48 gibt m Zahlen von Pixeldaten und die Leerdaten aus, (m+1)-te Daten, eingegeben durch drei Busse oder sechs Busse von der Pixeldaten-Anordnungseinheit 44 in der ungeradzahlig nummerierten (oder geradzahlig nummerierten) Horizontal-Periode in Reaktion auf das Steuersignal.
Auch verschiebt MUX 48, in Reaktion auf das Steuersignal, zum Ausgeben der eingegebenen Pixeldaten, über dem ersten oder dem zweiten Bus, von der Pixeldaten-Anordnungseinheit 44 zu dem zweiten oder dem dritten Bus in der geradzahlig nummerierten (oder ungeradzahlig nummerierten) Horizontal-Periode. Oder er verschiebt zum Ausgeben der Pixeldaten, eingegeben durch den ersten bis fünften Bus, zu dem zweiten bis sechsten Bus.
Und die Pixeldaten des letzten Bus, welche das Register 46 um einen Kanal verzögert, das heißt des dritten oder des sechsten Bus, wird an den ersten Bus ausgegeben. In diesem Falle werden die Leerdaten, gespeichert an dem Register 46 während des Leerintervalls, als die ersten Daten des ersten Bus in dem geradzahlig nummerierten (oder ungeradzahlig nummerierten) Horizontal-Intervall bereitgestellt.
Fig. 9A und 9B sind Zeitdiagramme von Leerdaten und Pixeldaten, bereitgestellt von der Zeitsteuerung 40, über die drei Busse, an den Daten-Treiber 50 in der ungeradzahlig nummerierten (oder geradzahlig nummerierten) Horizontal-Periode und geradzahlig nummerierten (oder ungeradzahlig nummerierten) Horizontal- Periode.
Bezugnehmend auf Fig. 9A stellt die Zeitsteuerung 40, in der ungeradzahlig nummerierten (oder geradzahlig nummerierten) Horizontal-Periode ein Leerdatenelement BK und m/3 Zahlen von Rot-Pixeldaten R1, R2, R3, . . ., Rm/3 über den ersten Bus DB1 dem Daten-Treiber 50 bereit, m/3 Zahlen von Grün-Pixeldaten G1, G2, G3, . . ., Gm/3 über den zweiten Bus DB2 und m/3 Zahlen von Blau-Pixeldaten B1, B2, B3, . . ., Bm/3 über den dritten Bus DB3. Auf diese Weise stellt die Zeitsteuerung 40 m Zahlen der gültigen Pixeldaten R, G und H dem Daten-Treiber 50 durch den ersten bis dritten Bus DB1 bis DB3 während des Freigabeintervalls des Datenfreigabe-Signals DE bereit. Und die Zeitsteuerung 40 stellt die Leerdaten BK bereit, sequentiell der Freigabe-Periode folgend.
Entsprechend gibt der Daten-Treiber 50 ein Leerdatenelement BK und m Zahlen von gültigen Pixeldaten R, G und B von der Zeitsteuerung 40 aus. Und der Daten-Treiber 50 wandelt die eingegebenen m Zahlen von gültigen Pixeldaten R, G und B in das Analog-Pixelsignal zum Bereitstellen an die ersten bis m-ten Daten-Leitungen DL1 bis DLm um und wandelt gleichzeitig ein Leerdatenelement BK in das Analog-Leersignal zum Bereitstellen an die (m+1)-te Daten-Leitung DLm+1 um.
Bezugnehmend auf Fig. 9B stellt die Zeitsteuerung 40, in der geradzahlig nummerierten (oder ungeradzahlig nummerierten) Horizontal-Periode m/3 Zahlen von Rot-Pixeldaten R1, R2, R3, . . ., Rm/3 dem Daten-Treiber 50 mittels Verschiebens dieser zu dem zweiten Bus DB2 bereit, und m/3 Zahlen von Grün-Pixeldaten G1, G2, G3, . . ., Gm/3 mittels Verschiebens dieser zu dem dritten Bus DB3. Und die Zeitsteuerung 40 stellt dem Daten- Treiber 50, über den ersten Bus DB1, m/3 Zahlen von Blau- Pixeldaten B1, B2, B3, . . ., Bm/3 und ein Leerdatenelement BK bereit, verzögert um einen Kanal. Auf diese Weise stellt die Zeitsteuerung 40 ein Leerdatenelement BK und m-1 Zahlen der gültigen Pixeldaten R, G und B, verschoben um einen Kanal, dem Daten-Treiber 50 durch den ersten bis dritten Bus DB1 bis DB3 während des Freigabe-Intervalls des Datenfreigabe-Signals DE bereit. Und die Zeitsteuerung 40 stellt ferner das letzte gültige Pixeldatenelement Dm/3 bereit, welches um einen Kanal verschoben ist, sequentiell folgend der Freigabe-Periode.
Entsprechend gibt der Daten-Treiber 50 ein Leerdatenelement BK und m Zahlen von gültigen Pixeldaten R, G und B von der Zeitsteuerung 40 ein. Und der Daten-Treiber 50 wandelt die eingegebenen m Zahlen von gültigen Pixeldaten R, G und B, verschoben um einen Kanal, in das Analog-Pixelsignal zum Bereitstellen an die zweiten bis (m+1)-ten Daten-Leitungen DL2 bis DLm+2 um und wandelt gleichzeitig ein Leerdatenelement BK in das Analog-Leersignal zum Bereitstellen an die erste Daten- Leitung DL1 um.
Fig. 10A und 10B sind Zeitdiagramme von Leerdaten und Pixeldaten, bereitgestellt von der Zeitsteuerung 40, über die sechs Busse, an den Daten-Treiber 50 in der ungeradzahlig nummerierten (oder geradzahlig nummerierten) Horizontal-Periode und geradzahlig nummerierten (oder ungeradzahlig nummerierten) Horizontal-Periode.
Bezugnehmend auf Fig. 10A stellt die Zeitsteuerung 40 in der ungeradzahlig nummerierten (oder geradzahlig nummerierten) Horizontal-Periode ein Leerdatenelement BK und m/6 Zahlen von ungeradzahlig nummerierten Rot-Pixeldaten OR1, OR2, OR3, . . ., ORm/6 über den ersten Bus DB1 an den Daten-Treiber 50 bereit, m/6 Zahlen von ungeradzahlig nummerierten Grün-Pixeldaten OG1, OG2, OG3, . . ., OGm/6 über den zweiten Bus DB2, m/6 Zahlen von ungeradzahlig nummerierten Blau-Pixeldaten OB1, OB2, OB3, . . ., OBm/6 über den dritten Bus DB3, m/6 Zahlen von geradzahlig nummerierten Rot-Pixeldaten ER1, ER2, ER3, . . ., ERm/6 über den vierten Bus DB4, m/6 Zahlen von geradzahlig nummerierten Grün- Pixeldaten EG1, EG2, EG3, . . ., EGm/6 über den fünften Bus DB5 und m/6 Zahlen von geradzahlig nummerierten Blau-Pixeldaten EB1, EB2, EB3, . . ., EBm/6 über den sechsten Bus DB6.
Auf diese Weise stellt die Zeitsteuerung 40 m Zahlen der gültigen Pixeldaten R, G und B dem Daten-Treiber 50 durch den ersten bis sechsten Bus DB1 bis DB6 während des Freigabeintervalls des Datenfreigabe-Signals DE bereit. Und die Zeitsteuerung 40 stellt das Leerdatenelement BK sequentiell folgend der Freigabe-Periode bereit.
Entsprechend gibt der Daten-Treiber 50 ein Leerdatenelement BK und m Zahlen von gültigen Pixeldaten R, G und B ein. Und der Daten-Treiber 50 wandelt die m Zahlen von gültigen Pixeldaten R, G und B in das Analog-Pixelsignal zum Bereitstellen an die ersten bis m-ten Daten-Leitungen DL1 bis DLm um und wandelt gleichzeitig ein Leerdatenelement BK in das Analog-Leersignal zum Bereitstellen an die (m+1)-te Daten-Leitung DLm+1 um.
Bezugnehmend auf Fig. 108 stellt die Zeitsteuerung 40, in der geradzahlig nummerierten (oder ungeradzahlig nummerierten) Horizontal-Periode m/6 Zahlen von ungeradzahlig nummerierten Rot-Pixeldaten OR1, OR2, OR3, . . ., ORm/6 dem Daten-Treiber 50 mittels Verschiebens dieser zu dem zweiten Bus DB2 bereit, m/6 Zahlen von ungeradzahlig nummerierten Grün-Pixeldaten OG1, OG2, OG3, . . ., OGm/3 zu dem dritten Bus DB3, m/6 Zahlen von ungeradzahlig nummerierten Blau-Pixeldaten OB1, OB2, OB3, . . ., OBm/6 an den vierten Bus DB4, m/6 Zahlen von geradzahlig nummerierten Rot-Pixeldaten ER1, ER2, ER3, . . ., ERm/6 an den fünften Bus DB5, m/6 Zahlen von geradzahlig nummerierten Grün- Pixeldaten EG1, EG2, EG3, . . ., EGm/6 an den sechsten Bus DB6.
Und die Zeitsteuerung 40 stellt dem Daten-Treiber 50, über den ersten Bus DB1, m/6 Zahlen von geradzahlig nummerierten Blau- Pixeldaten EB1, EB2, EB3, . . ., EBm/6 und ein Leerdatenelement BK bereit, verzögert um einen Kanal. Auf diese Weise stellt die Zeitsteuerung 40 ein Leerdatenelement BK, welches um einen Kanal verschoben ist, und m-1 Zahlen der gültigen Pixeldaten R, G und B an den Daten-Treiber 50 durch den ersten bis sechsten Bus DB1 bis DB6 während des Datenfreigabe-Intervalls bereit. Und die Zeitsteuerung 40 stellt ferner das letzte gültige Pixeldatenelement Dm/6 bereit, welches um einen Kanal verschoben ist, sequentiell folgend der Freigabe-Periode.
Entsprechend gibt der Daten-Treiber 50 ein Leerdatenelement BK und m Zahlen von gültigen Pixeldaten R, G und B aus. Und der Daten-Treiber 50 wandelt die eingegebenen m Zahlen von gültigen Pixeldaten R, G und B, verschoben um einen Kanal, in das Analog-Pixelsignal zum Bereitstellen an die zweiten bis (m+1)-ten Daten-Leitungen DL2 bis DLm+2 um und wandelt gleichzeitig ein Leerdatenelement BK in das Analog-Leersignal zum Bereitstellen an die erste Daten-Leitung DL2 um.
Ähnlich werden Leerdaten bereitgestellt, von dem ersten oder dem letzten Pixeldatenelement, zusammen mit den m Zahlen von gültigen Pixeldaten mittels Horizontal-Perioden in der Zeitsteuerung 40. Und der Daten-Treiber 50 wandelt die m Zahlen von gültigen Pixeldaten und ein Leerdatenelement in Pixelsignale und Leersignale des Spalten-Inversionssystems um, um diese den Flüssigkristallpaneelen 12 und 15 bereitzustellen. Folglich werden die Flüssigkristallpaneele 12 und 15 in dem Punkt-Inversionssystem getrieben.
Andererseits, wenn die Flüssigkristallpaneele 12 und 15 in dem Punkt-Inversionssystem getrieben werden, tritt Flackern auf, falls ein bestimmtes Punkt-Muster beim Fensterschließen ("Window Shut Down") angezeigt wird. Dies beruht darauf, dass andere Muster die Frequenz von 60 Hz haben, die Vertikal- Treibfrequenz, im Gegensatz dazu hat das bestimmte Punkt-Muster die Frequenz von 30 Hz, so dass Flackern von 30 Hz Frequenz auftritt. Um dieses Flackern zu verhindern, wird die Frequenz des Flackerns mittels Übernehmens des vertikalen Zwei-Punkt- Inversionssystems auf 60 Hz gebracht. In diesem Fall wird die Frequenz des Flackerns identisch zu der Vertikal-Treibfrequenz, die für Menschen nicht wahrnehmbar ist.
Bezugnehmend auf Fig. 11 ist eine Flüssigkristallanzeige für ein vertikales Zwei-Punkt-Inversionssystem-Treiben gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung gezeigt.
Die in Fig. 11 gezeigte Flüssigkristallanzeige enthält ein Flüssigkristallanzeigepaneel 52 mit matrixartig angeordneten Flüssigkristallzellen, einen Gate-Treiber 54 zum Treiben von Gate-Leitungen GL1 bis GLn des Flüssigkristallanzeigepaneels 52, einen Daten-Treiber 56 zum Treiben von Daten-Leitungen DL1 bis DLm+l des Flüssigkristallanzeigepaneels 52 und eine Zeitsteuerung 58 zum Steuern des Gate-Treibers 54 und des Daten-Treibers 56.
Das Flüssigkristallanzeigepaneel 52 enthält N Zahlen von Gate- Leitungen GL1 bis GLn, und M+1 Zahlen von Daten-Leitungen DL1 bis DLm+1, welche die Gate-Leitungen GL1 bis GLn kreuzen und von diesen isoliert sind. Und das Flüssigkristallpaneel 52 enthält eine Flüssigkristallzelle PXL und einen Dünnschichttransistor, vorgesehen in jedem von mittels Kreuzungen zwischen den Gate-Leitungen GL1 bis GLn und den Daten-Leitungen DL1 bis DLm+1 definierten Bereichen. Der TFT stellt der Flüssigkristallzelle PXL das Pixelsignal von den Daten-Leitungen DL1 bis DLm+1 in Reaktion auf das Abtast-Signal von den Gate-Leitungen GL1 bis GLn bereit. Die Flüssigkristallzelle PXL steuert in Reaktion auf das Pixelsignal den Lichtdurchlassgrad mittels Treibens der zwischen den gemeinsamen Elektroden (nicht gezeigt) angeordneten Flüssigkristallen. Im Speziellen sind die Dünnschichttransistoren und die Flüssigkristallzellen PXL zickzackartig angeordnet, wobei sie der Reihe nach an zwei horizontalen Leitungen angeordnet sind, entlang der Daten- Leitung DL. Mit anderen Worten sind die in derselben Spalte enthaltenen Flüssigkristallzellen PXL und die TFTs alternierend mit zwei horizontalen Leitungen an andere angrenzende Daten- Leitungen angeschlossen.
Beispielsweise sind die TFTs und die Flüssigkristallzellen PXL an den an die (4k-3)-ten und (4k-2)-ten Gate-Leitungen GL1, GL2, GL5, GL6, . . . angeschlossenen (4k-3)-ten (hierbei ist k eine positive Zahl) und (4k-2)-ten horizontalen Leitungen jeweils an die 1-ten bis m-ten Daten-Leitungen DL1 bis DLm angrenzend an die linke Seite davon angeschlossen, in dem. Falle des in Fig. 11 gezeigten Flüssigkristallanzeigepaneels 52. Entsprechend sind die Flüssigkristallzellen PXL an den (4k-3)- ten und (4k-2)-ten horizontalen Leitungen mit dem Pixelsignal geladen, über dem TFT, von den Daten-Leitungen DL angrenzend an die linke Seite davon.
Andererseits sind die TFTs und die Flüssigkristallzellen PXL an den an die (4k-1)-ten und (4k)-ten Gate-Leitungen GL3, GL4, GL7, GL8, . . . angeschlossenen (4k-1)-ten und (4k)-ten horizontalen Leitungen jeweils an die 2-ten bis (m+1)-ten Daten-Leitungen DL2 bis DLm+1 angeschlossen, angrenzend an die rechte Seite davon. Entsprechend sind die Flüssigkristalazellen PXL an den (4k-1)-ten und (4k)-ten horizontalen Leitungen mit dem Pixelsignal geladen, über den TFT, von den Daten-Leitungen DL angrenzend an die rechte Seite davon.
Anders sind in dem in Fig. 12 gezeigten Flüssigkristallanzeigepaneel 15 die TFTs und die Flüssigkristallzellen PXL an den an die (4k-3)-ten und (4k-2)- ten Gate-Leitungen GL1, GL2, GL5, GL6, . . . angeschlossenen (4k-3)-ten und (4k-2)-ten horizontalen Leitungen jeweils an die 2- ten bis (m+1)-ten Daten-Leitungen DL2 bis DLm+1 angeschlossen, angrenzend an die rechte Seite davon. Entsprechend sind die Flüssigkristallzellen PXL an den (4k-3)-ten und (4k-2)-ten horizontalen Leitungen mit dem Pixelsignal geladen, über den TFT, von den Daten-Leitungen DL angrenzend an die rechte Seite davon.
Andererseits sind die TFTs und die Flüssigkristallzellen PXL an den an die (4k-1)-ten und (4k)-ten Gate-Leitungen GL3, GL4, GL7, GL8, . . . angeschlossenen (4k-1)-ten und (4k)-ten horizontalen Leitungen jeweils an die 1-ten bis m-ten Daten- Leitungen DL1 bis DLm angeschlossen, angrenzend an die linke Seite davon. Entsprechend sind die Flüssigkristallanzeigen PXL an den (4k-1)-ten und (4k)-ten horizontalen Leitungen mit dem Pixelsignal geladen, über den TFT, von den Daten-Leitungen DL angrenzend an die linke Seite davon.
Die Zeitsteuerung 58 erzeugt Zeitsteuer-Signale, welche den Gate-Treiber 54 und den Daten-Treiber 56 steuern, und stellt Pixeldaten-Signale dem Daten-Treiber 56 bereit. Gate- Zeitsteuer-Signale, erzeugt an der Zeitsteuerung 58, enthalten einen Gate-Startpuls GSP, ein Gate-Verschiebe-Taktsignal GSC, ein Gate-Ausgabefreigabe-Signal GOE und etc. Daten-Zeitsteuer- Signale, erzeugt an der Zeitsteuerung 58, enthalten einen Source-Startpuls SSB, ein Source-Schiebe-Taktsignal SSC, ein Source-Ausgabefreigabe-Signal SOE, Polaritätssteuer-Signal POC und etc.
Der Gate-Treiber 54 legt sequentiell Abtast-Signale an die Gate-Leitungen GL1 bis GLn in Verwendung der Gate-Zeitsteuer- Signale an. Entsprechend treibt der Gate-Treiber 54 die Dünnschichttransistoren mittels horizontaler Leitungen in Reaktion auf das Abtast-Signal.
Der Daten-Treiber 56 wandelt die Pixeldaten in Analog- Pixelsignale zum Anlegen der Pixelsignale einer horizontalen Leitung an die Daten-Leitungen DL1 bis DLm+1 bei Horizontal- Perioden um, wenn ein Abtast-Signal an die Gate-Leitung GL angelegt ist. In diesem Fall wandelt der Daten-Treiber 56 die Pixeldaten in Pixelsignale mit der Hilfe von Gammaspannungen von einem Gammaspannungs-Generator (nicht gezeigt) um, um diese bereitzustellen.
Ferner legt der Daten-Treiber 56 Pixelsignale in der Weise eines Spalten-Inversion-Treibsystems an, wo die Polarität des Pixelsignals an Daten-Leitungen DL invertiert wird. Mit anderen Worten legt der Daten-Treiber 56 Pixelsignale mit einer entgegengesetzten Polarität an die ungeradzahlig nummerierten Daten-Leitungen DL1, DL3, . . . und die geradzahlig nummerierten Daten-Leitungen DL2, DL4, . . . an, und die Polarität des an die Daten-Leitungen DL bereitgestellten Pixelsignals wird mit Frames invertiert.
In diesem Fall werden, da die Flüssigkristallzellen PXL alternierend an die unterschiedlichen aneinander angrenzenden Daten-Leitungen angeschlossen sind, auf der Basis der Daten- Leitungen DL1 bis DLm+1, an welche das Pixelsignal in dem Spalten-Inversionssystem bereitgestellt wird, die Flüssigkristallzellen PXL in dem vertikalen Zwei-Punkt- Inversionssystem getrieben.
Insbesondere verändert der Daten-Treiber 56 alternierend den Ausgabe-Kanal des Pixelsignals mit zwei Horizontal-Perioden zum Bereitstellen korrekter Pixelsignale an die Flüssigkristallzellen PXL, von welchen die Position alternierend geändert wird, entlang den Daten-Leitungen DL1 bis DLm+1 mit zwei horizontalen Leitungen.
In dem Fall des Bereitstellens von Pixelsignalen an die Flüssigkristallzellen PXL, angeschlossen an die rechte Seite der Daten-Leitungen DL1 bis DLm+1, stellt der Daten-Treiber 56 m Zahlen von gültigen Pixelsignalen den m Zahlen von Daten- Leitungen DL1 bis DLM bereit, und Leersignale an die m+1 Zahlen Daten-Leitungen DLm+1. Im Unterschied dazu stellt, in dem Fall des Bereitstellens von Pixelsignalen an die Flüssigkristallzellen PXL, angeschlossen an die linke Seite der Daten-Leitungen DL1 bis DLm+1, der Daten-Treiber 56 m Zahlen von gültigen Pixelsignalen den 2 bis m+1 Zahlen von Daten- Leitungen DL2 bis DLm+1 bereit, mittels Verschiebens dieser um einen Kanal zu der rechten Seite hin, und Leersignale an die 1- ten Daten-Leitungen DL1.
Wenn beispielsweise die Flüssigkristallzellen PXL die an die rechte Seite der Daten-Leitungen DL1 bis DLm+1 angeschlossene (4k-3)-te und (4k-2)-te horizontale Leitung treibt, wie in Fig. 11 gezeigt, stellt der Daten-Treiber 56 m Zahlen von gültigen Pixelsignalen den 1-ten bis m-ten Daten-Leitungen DL1 bis DLm bereit, und zusätzlich Leersignale an die (m+1)-te Daten- Leitung DLm+1. Und wenn die Flüssigkristallzellen PXL die an die linke Seite der Daten-Leitungen DL1 bis DLm+1 angeschlossene (4k-1)-te und (4k)-te horizontale Leitung treibt, stellt der Daten-Treiber 56 m Zahlen von gültigen Pixelsignalen den 2-ten bis (m+1)-ten Daten-Leitungen DL2 bis DLm+1 mittels Verschiebens dieser um einen Kanal zu der rechten Seite hin bereit, und Leersignaldaten an die erste Daten- Leitung.
Im Unterschied dazu, wenn die Flüssigkristallzellen PXL die an die linke Seite der Daten-Leitungen DL1 bis DLm+1 angeschlossene (4k-3)-te und (4k-2)-te horizontale Leitung treibt, wie in Fig. 12 gezeigt, stellt der Daten-Treiber 56 m Zahlen von gültigen Pixelsignalen an die 2-ten bis (m+1)-ten Daten-Leitungen DL2 bis DLm+1 bereit, mittels Verschiebens dieser um einen Kanal zu der rechten Seite hin, und Leersignale an die 1-te Daten-Leitung. Und wenn die Flüssigkristallzellen PXL die an die linke Seite der Daten-Leitungen DL1 bis DLm+1 angeschlossene (4k-1)-te und (4k)-te horizontale Leitung treibt, stellt der Daten-Treiber 56 m Zahlen von gültigen Pixelsignalen den 1-ten bis m-ten Daten-Leitungen DL1 bis DLm bereit, und zusätzlich Leersignale der (m+1)-ten Daten-Leitung DLm+1.
Die realisierte Konfiguration eines solchen Daten-Treibers 56 ist dieselbe wie in Fig. 7 gezeigt. Allerdings ist der einzige Unterschied, dass die MUX-Anordnung 24 den Kanal der Pixeldaten an zwei Horizontal-Perioden verändert. Ausführlichere Beschreibung für die Konfiguration und den Betrieb, identisch dazu, wird wegzulassen.
Bezugnehmend auf Fig. 7 latcht und gibt aus die Latch-Anordnung 22 die Pixeldaten von der Zeitsteuerung 58 in Reaktion auf das Abtast-Signal der Schieberegister-Anordnung 20.
Die MUX-Anordnung 24 verändert die Route der Pixeldaten von der Latch-Anordnung 22 bei zwei Horizontal-Perioden in Reaktion auf das Steuersignal von der Zeitsteuerung 58. Insbesondere gibt die MUX-Anordnung 24 die eingegebenen Pixeldaten ohne die Veränderung des Kanals während (4k-3)-ter und (4k-2)-ter {oder (4k-1)-ter und (4k)-ter} Horizontal-Periode aus, wenn die an die rechte Seite der Daten-Leitungen DL1 bis DLm+1 angeschlossenen Flüssigkristallzellen PXL getrieben werden, und hat an den letzten Kanal bereitgestellte Leerdaten. Im Unterschied dazu gibt die MUX-Anordnung 24 die eingegebenen Pixeldaten mittels Verschiebens einen Kanal nach rechts während (4k-1)-ter und (4k)-ter {oder (4k-3)-ter und (4k-2)-ter} Horizontal-Periode aus, wenn die an die linke Seite der Daten- Leitungen DL1 bis DLm+1 angeschlossenen Flüssigkristallzellen PXL getrieben werden, und hat an den ersten Kanal bereitgestellte Leerdaten.
Hierfür hat das an die MUX-Anordnung 24 eingegebene Steuersignal seine Polarität bei zwei Horizontal-Perioden invertiert.
DAC-Anordnung 26 wandelt die Pixeldaten und Leerdaten von der MUX-Anordnung 24 in das Pixelsignal und das Leersignal um, welche ihre Polarität entgegengesetzt zu dem angrenzenden Kanal haben, in Reaktion auf das Polaritätsteuer-Signal POL für Spalten-Inversion, und gibt sie aus.
Die Puffer-Anordnung 28 stellt die Pixelsignale und Leersignale von DAC-Anordnung 26 den jeweiligen Daten-Leitungen DL1 bis DLm+1 bereit.
Entsprechend werden an die Daten-Leitungen DL1 bis DLm+1 Pixelsignale und Leersignale bereitgestellt, von welchen die Polarität bei Daten-Leitungen und bei Frames invertiert ist, wie in Fig. 13A und 13B gezeigt.
Fig. 13A und 13B stellen Pixelsignale und Leersignale dar, die an die Daten-Leitungen DL1 bis DLm+1 des in Fig. 11 gezeigten Flüssigkristallpaneels in dem ungeradzahlig nummerierten Frame und dem geradzahlig nummerierten Frame bereitgestellt sind.
Bezugnehmend auf Fig. 13A, in dem ungeradzahlig nummerierten Frame in der (4k-3)-ten und (4k-2)-ten Horizontal-Periode, werden die Pixelsignale R, G und B von rot, grün und blau an die ersten bis m-ten Daten-Leitungen DL1 bis DLm bereitgestellt, und gleichzeitig werden die Leersignale BK an die (m+1)-te Daten-Leitung DLm+1 bereitgestellt. Und m/3 Zahlen von jedem der Pixelsignale R, G und B von rot, grün und blau werden an die zweiten bis (m+1)-ten Daten-Leitungen DL2 bis DLm+1 bereitgestellt, und gleichzeitig werden die Leersignale BK an die erste Daten-Leitung DL1 in der (4k-1)-ten und (4k)- ten Horizontal-Periode 2H, 3H, . . ., n-1H, nH bereitgestellt.
Während solchem ungeradzahlig nummerierten Frame-Intervall wird ein Pixelsignal mit positiver Polarität immer an die ungeradzahlig nummerierten Daten-Leitungen DL1, DL3, . . ., DLm+1 angelegt, und ein Pixelsignal mit negativer Polarität wird immer an die geradzahlig nummerierten Daten-Leitungen angelegt. Entsprechend werden die Flüssigkristallzellen PXL, von welchen die Position mit zwei horizontalen Leitungen alterniert wird, in dem vertikalen Zwei-Punkt-Inversionssystem getrieben.
Bezugnehmend auf Fig. 13B, in dem geradzahlig nummerierten Frame in der (4k-3)-ten und (4k-2)-ten Horizontal-Periode, werden die Pixelsignale R, G und B von rot, grün und blau an die zweiten bis (m+1)-ten Daten-Leitungen DL2 bis DLm+1 bereitgestellt, und gleichzeitig werden die Leersignale BK an die erste Daten-Leitung DL1 bereitgestellt. Und m/3 Zahlen von jedem der Pixelsignale R, G und B von rot, grün und blau werden an die ersten bis m-ten Daten-Leitungen DL1 bis DLm bereitgestellt, und gleichzeitig werden die Leersignale BK an die (m+1)-ten Daten-Leitung DLm+1 in der (4k-1)-ten und (4k)- ten Horizontal-Periode 2H, 3H, . . ., n-1H, nH bereitgestellt.
Während solchem geradzahlig nummerierten Frame-Intervall, im Gegensatz zu dem obigen ungeradzahlig nummerierten Frame, wird ein Pixelsignal mit negativer Polarität immer an die ungeradzahlig nummerierten Daten-Leitungen DL1, DL3, . . ., DLm+1 angelegt, und ein Pixelsignal mit positiver Polarität wird immer an die geradzahlig nummerierten Daten-Leitungen angelegt. Entsprechend werden die Flüssigkristallzellen PXL, von welchen die Position mit zwei horizontalen Leitungen alterniert wird, in dem vertikalen Zwei-Punkt-Inversionssystem getrieben.
Fig. 14 stellt eine Flüssigkristallanzeige für die vertikale Zwei-Punkt-Inversion gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung dar.
Die in Fig. 14 gezeigte Flüssigkristallanzeige hat dieselben Elemente wie die in Fig. 11 gezeigte Flüssigkristallanzeige, außer dass es einen Unterschied in der Funktion der Zeitsteuerung 70 und des Daten-Treibers 80 gibt.
Das Flüssigkristallanzeigepaneel 52 hat die Flüssigkristallzellen PXL und die TFTs in jedem Bereich vorgesehen, der mittels Kreuzungen zwischen den Gate-Leitungen GL1 bis GLn und den Daten-Leitungen DL1 bis DLm+1 definiert ist, um in einem Matrix-Raster angeordnet zu sein.
Die TFTs und die Flüssigkristallzellen PXL sind zickzackartig angeordnet, wobei ihre Position von rechts nach links oder vice versa bei zwei horizontalen Leitungen eine Wendung erfährt, entlang den Daten-Leitungen DL1 bis DLm+1. Mit anderen Worten sind die Flüssigkristallzellen und TFTs, die in derselben Spalte enthalten sind, an andere angrenzende Daten-Leitungen mit zwei horizontalen Leitungen alternierend angeschlossen.
Beispielsweise sind die Flüssigkristallzellen PXL und die TFTs der an die (4k-3)-ten und (4k-2)-ten {oder (4k-1)-ten und (4k)- ten} Gate-Leitungen angeschlossenen (4k-3)-ten und (4k-2)-ten {oder (4k-1)-ten und (4k)-ten} horizontalen Leitungen jeweils an die 1-ten bis m-ten Daten-Leitungen DL1 bis DLm angeschlossen, angrenzend an die linke Seite davon.
Entsprechend werden die Flüssigkristallzellen PXL der (4k-3)- ten und (4k-2)-ten {oder (4k-1)-ten und (4k)-ten} horizontalen Leitungen durch die TFTs mit dem Pixelsignal von der Daten- Leitung DL geladen, angrenzend an die linke Seite davon.
Andererseits sind die Flüssigkristallzellen PXL und die TFTs der an die (4k-1)-ten und (4k)-ten (oder (4k-3)-ten und (4k-2)- ten) Gate-Leitungen angeschlossenen (4k-1) -ten und (4k)-ten {oder (4k-3)-ten und (4k-2)-ten} horizontalen Leitungen jeweils an die 2-ten bis (m+1)-ten Daten-Leitungen DL2 bis DLm+2 angeschlossen, angrenzend an die rechte Seite davon.
Entsprechend sind die Flüssigkristallzellen PXL der (4k-1)-ten und (4k)-ten {oder (4k-3)-ten und (4k-2)-ten} horizontalen Leitungen durch die TFTs mit dem Pixelsignal von der Daten- Leitung DL angrenzend an die rechte Seite davon geladen.
Der Gate-Treiber 54 legt sequentiell Abtast-Signale an die Gate-Leitungen GL1 bis GLn in Verwendung von Gate-Zeitsteuer- Signalen von der Zeitsteuerung 70 an.
Der Daten-Treiber 80 wandelt die eingegebenen Pixeldaten in Analog-Pixelsignale zum Anlegen der Pixelsignale von einer horizontalen Leitung an die Daten-Leitungen DL1 bis DLm+1 bei Horizontal-Perioden um, wenn die Abtast-Signale an die Gate- Leitung GL angelegt werden. In diesem Fall wandelt der Daten- Treiber 80 die Pixeldaten mit der Hilfe von Gammaspannungen von einem Gammaspannungs-Generator (nicht gezeigt) in Pixelsignale um, um sie bereitzustellen.
Ferner legt der Daten-Treiber 80 die Pixelsignale mittels des Spalten-Inversion-Treibsystems an, wo die Pixelsignale an Daten-Leitungen DL1 bis DLm+1 invertiert werden. Mit anderen Worten legt der Daten-Treiber 80 Pixelsignale mit einer entgegengesetzten Polarität an die ungeradzahlig nummerierten Daten-Leitungen DL1, DL3, . . . und die geradzahlig nummerierten Daten-Leitungen DL2, DL4, . . . an, die Polarität der an die Daten-Leitungen DL1 bis DLm+1 bereitgestellten Pixelsignale wird mit Frames invertiert. In diesem Fall werden, da die Flüssigkristallzellen PXL an die voneinander unterschiedlichen angrenzenden Daten-Leitungen angeschlossen sind, während sie mit zwei horizontalen Leitungen in der Basis der Daten- Leitungen DL1 bis DLm+1 alterniert werden, an welche die Pixelsignale in dem Spalten-Inversion-Treibsystem bereitgestellt werden, die Flüssigkristallzellen mittels des vertikalen Zwei-Punkt-Inversionssystems getrieben.
Im Speziellen stellt, zum Bereitstellen fehlerfreier Pixelsignale an die Flüssigkristallzellen PXL, angeordnet auf zickzackartige Weise entlang der Daten-Leitungen DL1 bis DLm+1, der Daten-Treiber 80 die Leersignale der 1-ten Daten-Leitung DL1 und die gültigen Pixelsignale den 2-ten bis (m+1)-ten Daten-Leitungen DL2 bis DLm+1 in der (4k-3)-ten und (4k-2)-ten {oder (4k-1)-ten und (4k)-ten} Horizontal-Periode bereit. Und die gültigen Pixelsignale werden den 1-ten bis m-ten Daten- Leitungen DL1 bis DLm bereitgestellt, und die Leersignale der (m+1)-ten Daten-Leitung DLm+1 in der (4k-1)-ten und (4k)-ten {oder (4k-3)-ten und (4k-2)-ten} Horizontal-Periode.
Die Zeitsteuerung 70 erzeugt Steuersignale zum Steuern eines Treibens des Gate-Treibers 54 und des Daten-Treibers 80 und legt Pixeldaten an den Pixeltreiber 80 an. Gate-Zeitsteuer- Signale, erzeugt an der Zeitsteuerung 70, enthalten Gate- Startpuls GSP, Gate-Verschiebe-Taktsignal GSC, Gate- Ausgabefreigabe-Signal GOE und etc. Die Daten-Zeitsteuer- Signale, erzeugt an der Zeitsteuerung 70, enthalten Source- Startpuls SSP, Source-Schiebe-Taktsignal SSP, Source- Ausgabefreigabe-Signal SOE, Polaritätsteuer-Signal POL und etc.
Insbesondere stellt die Zeitsteuerung 70 m Zahlen von Pixeldaten von einer horizontalen Leitung sequentiell mittels einer bestimmten Einheit in der (4k-3)-ten und (4k-2)-ten (oder (4k-1)-ten und (4k)-ten} Horizontal-Periode bereit, und zusätzlich werden die Leerdaten als (m+1)-te Pixeldaten bereitgestellt. Und in der (4k-1)-ten und (4k)-ten {oder (4k-3)-ten und (4k-2)-ten} Horizontal-Periode werden die m Zahlen von Pixeldaten mit Verzögerung von einem Kanal bereitgestellt, und zusätzlich werden Leersignale als die ersten Pixeldaten bereitgestellt.
Zum Zweck solch eines Treibens enthält die Zeitsteuerung 70 einen Steuersignal-Generator 72 zum Erzeugen von Steuersignalen, eine Pixeldaten-Anordnungseinheit 74 zum Anordnen und Ausgeben von Eingabe-Pixeldaten, ein Register 76 zum Verzögern der letzten Pixeldaten der von der Pixeldaten- Anordnungseinheit 74 ausgegebenen Pixeldaten, und einen MUX 78 zum selektiven Kombinieren der Pixeldaten von der Pixeldaten- Anordnungseinheit 74 und der von dem Register 76 verzögerten Pixeldaten.
Der Steuersignal-Generator 72 erzeugt Gate-Zeitsteuer-Signale zum Steuern des Gate-Treibers 54 und Daten-Zeitsteuer-Signale zum Steuern des Daten-Treibers 80 in Verwendung von Horizontalsychronisations-Signal H, Vertikalsynchronisations- Signal 9, Haupttaktsignal MCLK etc. Ferner erzeugt der Steuersignal-Generator 72 ein MUX 78 Steuersignal. In diesem Falle erzeugt der Steuersignal-Generator 72 unter Verwendung des Horizontal-Synchronisations-Signals H das Steuersignal, das die (4k-3)-te und (4k-2)-te Horizontal-Periode und die (4k-1)- te und (4k)-te Horizontal-Periode anzeigt, das heißt von welchem die Polarität mit zwei Horizontal-Perioden invertiert wird, um es dem MUX 78 bereitzustellen.
Die Pixeldaten-Anordnungseinheit 74 ordnet Eingabe-Pixeldaten an und gibt sie abhängig von einer Datenübermittlungsbus- Hierarchie aus. Beispielsweise gibt die Pixeldaten- Anordnungseinheit 74 simultan die Pixeldaten von R, G, und B durch drei Busse aus, oder gibt simultan die Pixeldaten von ungeradzahlig nummerierten R, G, und B und die Pixeldaten von geradzahlig nummerierten R, G, und B durch sechs Busse aus. Die Pixeldaten, die durch die anderen Busse mit Ausnahme des letzten Bus aus solchen Bussen ausgegeben werden, werden dem MUX 78 bereitgestellt, und die durch den letzten Bus ausgegebenen Pixeldaten werden gemeinsam dem MUX 78 und dem Register 76 bereitgestellt. Auch nimmt die Pixeldaten- Anordnungseinheit 74 Samples von den Leerdaten BK in einem Leerintervall, das zwischen Datenfreigabe-Intervallen existiert, zum Ausgeben in dem Datenfreigabe-Intervall.
Das Register 76 speichert temporär die über den letzten Bus übermittelten Pixeldaten von den Pixeldaten, die von der Pixeldaten-Anordnungseinheit 74 ausgegeben werden, und verzögert sie um einen Kanal.
Der MUX 78 gibt m Zahlen der Pixeldaten und Leerdaten aus, (m+1)-te Daten, eingegeben durch drei Busse oder sechs Busse von der Pixeldaten-Anordnungseinheit 74 in der (4k-3)-ten und (4k-2)-ten {oder (4k-1)-ten und (4k)-ten} Horizontal-Periode in Reaktion auf das Steuersignal.
Auch verschiebt MUX 78 in Reaktion auf das Steuersignal, zum Ausgeben der eingegebenen Pixeldaten, über den ersten oder den zweiten Bus, von der Pixeldaten-Anordnungseinheit 74, an den zweiten oder dem dritten Bus in der (4k-1)-ten und (4k)-ten {oder (4k-3)-ten und (4k-2)-ten} Horizontal-Periode. Oder er verschiebt zum Ausgeben der durch den ersten bis den fünften Bus eingegebenen Pixeldaten an den zweiten bis sechsten Bus. Und die Pixeldaten des letzten Bus, welche das Register 76 um einen Kanal verzögert, das heißt, der dritte oder der sechste Bus, wird an den ersten Bus ausgegeben. In diesem Falle werden die während des Leerintervalls an dem Register 46 gespeicherten Leerdaten als die ersten Daten des ersten Bus in dem (4k-1)-ten und (4k)-ten {oder (4k-3)-ten und (4k-2)-ten} Horizontal- Intervall bereitgestellt.
In der Zeitsteuerung 70 mit solch einer Konfiguration sind die Pixeldaten und die Leerdaten, bereitgestellt an den Daten- Treiber 80 durch den dritten oder den sechsten Bus in der (4k-3)-ten und (4k-2)-ten {oder (4k-1)-ten und (4k)-ten} Horizontal-Periode und der (4k-1)-ten und (4k)-ten {oder (4k-3)-ten und (4k-2)-ten} Horizontal-Periode, dieselben wie in den vorangehenden Fig. 9A bis 10B.
Bezugnehmend auf Fig. 9 stellt die Zeitsteuerung 70 in der (4k-3)-ten und (4k-2)-ten {oder (4k-1)-ten und (4k)-ten} Horizontal-Periode ein Leerdatenelement BK und m/3 Zahlen von Rot-Pixeldaten R1, R2, R3, . . ., Rm/3 über den ersten Bus DB1 an den Daten-Treiber 80 bereit, m/3 Zahlen von Grün-Pixeldaten G1, G2, G3, . . ., Gm/3 über den zweiten Bus DB2, und m/3 Zahlen von Blau-Pixeldaten B1, B2, B3, . . ., Bm/3 über den dritten Bus DB3. Auf diese Weise stellt die Zeitsteuerung 70 m Zahlen von gültigen Pixeldaten R, G und B an den Daten-Treiber 80 durch den ersten bis dritten Bus DB1 bis DB3 während des Freigabe- Intervalls des Datenfreigabe-Signals DE bereit. Und die Zeitsteuerung 70 stellt die Leerdaten BK der Freigabeperiode folgend sequentiell bereit.
Entsprechend gibt der Daten-Treiber 80 ein Leerdatenelement BK und m Zahlen von gültigen Pixeldaten R, G und B ein. Und der Daten-Treiber 80 wandelt die m Zahlen von gültigen Pixeldaten R, G und B in das Analog-Pixelsignal zum Bereitstellen an die ersten bis m-ten Daten-Leitungen DL1 bis DLm um und wandelt gleichzeitig ein Leerdatenelement BK in das Analog-Leersignal zum Bereitstellen an die (m+1)-te Daten-Leitung DLm+1 um.
Bezugnehmend auf Fig. 9B stellt die Zeitsteuerung 70 in der (4k-1)-ten und (4k)-ten {oder (4k-3)-ten und (4k-2)-ten} Horizontal-Periode m/3 Zahlen von Rot-Pixeldaten R1, R2, R3, Rm/3 an den Daten-Treiber 80 mittels Verschiebens dieser an den zweiten Bus DB2 bereit, und m/3 Zahlen von Grün- Pixeldaten G1, G2, G3, . . ., Gm/3 mittels Verschiebens dieser an den dritten Bus DB3. Und die Zeitsteuerung 70 stellt dem Daten- Treiber 80 über den ersten Bus DB1 m/3 Zahlen von Blau- Pixeldaten B1, B2, B3, . . ., Bm/3 und ein Leerdatenelement BK bereit, verzögert um einen Kanal. Auf diese Weise stellt die Zeitsteuerung 70 ein Leerdatenelement BK und m-1 Zahlen von gültigen Pixeldaten R, G und B, verschoben um einen Kanal, an den Daten-Treiber 70 durch den ersten bis dritten Bus DB1 bis DB3 während des Freigabe-Intervalls des Datenfreigabe-Signals DE bereit. Und die Zeitsteuerung 70 stellt ferner das letzte gültige Pixeldatenelement Dm/3 bereit, welches um einen Kanal verschoben ist, sequentiell folgend der Freigabe-Periode.
Entsprechend gibt der Daten-Treiber 80 ein Leerdatenelement BK und m Zahlen von gültigen Pixeldaten R, G, und B ein. Und der Daten-Treiber 80 wandelt die eingegebenen m Zahlen von gültigen Pixeldaten R, G und B, verschoben um einen Kanal, in das Analog-Pixelsignal zum Bereitstellen an die zweiten bis (m+1)- ten Daten-Leitungen DL2 bis DLm+2 um und wandelt gleichzeitig ein Leerdatenelement BK in das Analog-Leersignal zum Bereitstellen an die erste Daten-Leitung DL1 um.
Bezugnehmend auf Fig. 10A stellt die Zeitsteuerung 70 in der (4k-3)-ten und (4k-2)-ten {oder (4k-1)-ten und (4k)-ten} Horizontal-Periode ein Leerdatenelement BK und m/6 Zahlen. von ungeradzahlig nummerierten Rot-Pixeldaten OR1, OR2, OR3, . . ., ORm/6 über den ersten Bus DB1 an den Daten-Treiber 80 bereit, m/6 Zahlen von ungeradzahlig nummerierten Grün-Pixeldaten OG1, OG2, OG3, . . ., OGm/6 über den zweiten Bus DB2, m/6 Zahlen von ungeradzahlig nummerierten Blau-Pixeldaten OB1, OB2, OB3, . . ., OBm/6 über den dritten Bus DB3, m/6 Zahlen von geradzahlig nummerierten Rot-Pixeldaten ER1, ER2, ER3, . . ., ERm/6 über den vierten Bus DB4, m/6 Zahlen von geradzahlig nummerierten Grün- Pixeldaten EG1, EG2, EG3, . . ., EGm/6 über den fünften Bus DB5 und m/6 Zahlen von geradzahlig nummerierten Blau-Pixeldaten EB1, EB2, EB3, . . ., EBm/6 über den sechsten Bus DB6.
Auf diese Weise stellt die Zeitsteuerung 70 m Zahlen von gültigen Pixeldaten R, G und B an den Daten-Treiber 80 durch den ersten bis sechsten Bus DB1 bis DB6 während des Freigabe- Intervalls des Datenfreigabe-Signals DE bereit. Und die Zeitsteuerung 70 stellt die Leerdaten BK sequentiell folgend der Freigabe-Periode bereit.
Entsprechend gibt der Daten-Treiber 80 ein Leerdatenelement BK und m Zahlen von gültigen Pixeldaten R, G und B ein. Und der Daten-Treiber 80 wandelt die m Zahlen von gültigen Pixeldaten R, G und B in das Analog-Pixelsignal zum Bereitstellen an die ersten bis m-ten Daten-Leitungen DL1 bis DLm um und wandelt gleichzeitig ein Leerdatenelement BK in das Analog-Leersignal zum Bereitstellen an die (m+1)-te Daten-Leitung DLm+1 um.
Bezugnehmend auf Fig. 105 stellt die Zeitsteuerung 70 in der (4k-1)-ten und (4k)-ten {oder (4k-3)-ten und (4k-2)-ten} Horizontal-Periode rn/6 Zahlen von ungeradzahlig nummerierten Rot-Pixeldaten OR1, OR2, OR3, . . ., ORm/6 an den Daten-Treiber 80 mittels Verschiebens dieser an den zweiten Bus DB2 bereit, m/6 Zahlen von ungeradzahlig nummerierten Grün-Pixeldaten OG1, OG2, OG3, . . ., OGm/3 an den dritten Bus DB3 und m/6 Zahlen von ungeradzahlig nummerierten Blau-Pixeldaten OB1, OB2, OB3, . . ., OBm/6 an den vierten Bus DB4, m/6 Zahlen von geradzahlig nummerierten Rot-Pixeldaten ER1, ER2, ER3, . . ., ERm/6 an den fünften Bus DB5, m/6 Zahlen von geradzahlig nummerierten Grün- Pixeldaten EG1, EG2, EG3, . . ., EGm/6 an den sechsten Bus DB6.
Und die Zeitsteuerung 70 stellt an den Daten-Treiber 80 über den ersten Bus DB1 m/6 Zahlen von geradzahlig nummerierten Blau-Pixeldaten EB1, EB2, EB3, . . ., EBm/6 und ein Leerdatenelement BK verzögert um einen Kanal bereit. Auf diese Weise stellt die Zeitsteuerung 70 ein Leerdatenelement 8K, welches um einen Kanal verschoben ist, und m-1 Zahlen von den gültigen Pixeldaten R, G, und B an den Daten-Treiber 80 durch den ersten bis sechsten Bus DB1 bis DB6 während des Datenfreigabe-Intervalls bereit. Und die Zeitsteuerung 70 stellt ferner das letzte gültige Pixeldatenelement Dm/6 bereit, welches um einen Kanal verschoben ist, sequentiell folgend der Freigabe-Periode.
Entsprechend gibt der Daten-Treiber 80 ein Leerdatenelement BK und m Zahlen von gültigen Pixeldaten R, G und B ein, verschoben um einen Kanal. Und der Daten-Treiber 80 wandelt die eingegebenen m Zahlen von gültigen Pixeldaten R, G, und B, verschoben um einen Kanal, in das Analog-Pixelsignal zum Bereitstellen an die zweiten bis (m+1)-ten Daten-Leitungen DL2 bis DLm+2 um und wandelt gleichzeitig ein Leerdatenelement BK in das Analog-Leersignal zum Bereitstellen an die erste Daten- Leitung DL1 um.
Ähnlich werden Leerdaten bereitgestellt, von den ersten oder den letzten Pixeldaten, gemeinsam mit den m Zahlen von gültigen Pixeldaten bei zwei Horizontal-Perioden in der Zeitsteuerung 70. Und der Daten-Treiber 80 wandelt m Zahlen von gültigen Pixeldaten und ein Leerdatenelement in Pixelsignale und Leersignale des Spalten-Inversionssystems um, zum Bereitstellen dieser an das Flüssigkristallpaneel 52. Folglich wird das Flüssigkristallpaneel 52 in dem vertikalen Zwei-Punkt- Inversionssystem getrieben.
Andererseits ist in den Ausführungsbeispielen der vorliegenden Erfindung nur der Fall beschrieben, dass die Flüssigkristallzellen an die voneinander unterschiedlichen angrenzenden Daten-Leitungen mit horizontalen Leitungen oder mit zwei horizontalen Leitungen alternierend angeschlossen sind, jedoch ist es möglich, dass sie zueinander alternierend mit drei horizontalen Leitungen oder mit mehreren horizontalen Leitungen angeschlossen sind.
Wie oben beschrieben, hat die Flüssigkristallanzeige gemäß der vorliegenden Erfindung die Flüssigzellen an die voneinander unterschiedlichen angrenzenden Daten-Leitungen alternierend angeschlossen mit i ('i' ist eine positive Zahl) horizontalen Leitungen entlang der Daten-Leitung, um zickzackartig angeordnet zu sein. Folglich stellt die Flüssigkristallanzeige gemäß der folgenden Erfindung das Pixelsignal bereit, von welchem die Polarität mit dem Spalten-Inversionssystem bestimmt ist, um so Flüssigkristallzellen dazu zu bringen, in der Lage zu sein, in i-Punkt-Inversionssystem betrieben zu werden. Auch stellt die Flüssigkristallanzeige gemäß der vorliegenden Erfindung das Leersignal als das erste oder das letzte Pixeldatenelement gemeinsam mit den m Zahlen von gültigen Pixelsignalen jede i Horizontal-Periode bereit, um zu bewirken, dass das korrekte Pixelsignal den entlang der Leitung zickzackartig angeordneten Flüssigkristallzellen geliefert wird.
Folglich ist die Flüssigkristallanzeige gemäß der vorliegenden Erfindung dazu fähig, nicht nur ihren Energieverbrauch verglichen mit i-Punkt-Inversionssystem in bemerkenswerter Weise zu verringern, sondern auch ihre Bildqualität zu erhöhen, da sie in dem i-Punkt-Inversionssystem mit dem Energieverbrauch des Spalten-Inversionssystems treibt.
Obwohl die vorliegende Erfindung mittels der in den oben beschriebenen Figuren gezeigten Ausführungsbeispielen beschrieben worden ist, sollte es für den Durchschnitts- Fachmann in dem technischen Gebiet selbstverständlich sein, dass die Erfindung nicht auf die Ausführungsbeispiele beschränkt ist, sondern dass stattdessen verschiedenartige Veränderungen oder Modifikationen davon möglich sind, ohne von dem Geist der Erfindung abzukommen. Entsprechend soll der Umfang der Erfindung nur mittels der beigefügten Patentansprüche und ihrer Äquivalente bestimmt werden.

Claims

1. Eine Flüssigkristallanzeige, aufweisend:
ein Flüssigkristallanzeigepaneel, das Flüssigkristallzellen hat, die zwischen kreuzenden Gate- Leitungen und Daten-Leitungen definiert sind und alternierend durch Dünnschichttransistoren an die angrenzenden Daten- Leitungen angeschlossen sind, welche unterschiedlich voneinander sind, mit i (i ist eine positive Zahl) horizontalen Leitungen;
einen Gate-Treiber zum Treiben der Gate-Leitungen; und
einen Daten-Treiber zum Treiben der Daten-Leitungen, und welcher aufweist eine Multiplexer-Anordnung zum Bestimmen eines Ausgabekanals von eingegebenen Pixeldaten und Hinzufügen eines Leerdatenelements in Reaktion auf die Steuersignale, von welchen die Polarität mit 'i' horizontalen Leitungen invertiert wird, und eine Digital-Analog-Wandler-Anordnung zum Umwandeln der Pixeldaten und der Leerdaten in ein Pixelsignal und ein Leersignal, von welchen die Polarität mit den Daten-Leitungen und mit Frames invertiert ist.

2. Die Flüssigkristallanzeige gemäß Anspruch 1, wobei das Flüssigkristallanzeigepaneel aufweist:
eine erste horizontale Leitung, bestehend aus den Flüssigkristallzellen, die an die an die linke Seite davon angrenzenden Daten-Leitungen angeschlossen sind; und
eine zweite horizontale Leitung, bestehend aus den Flüssigkristallzellen, die an die an die rechte Seite davon angrenzenden Daten-Leitungen angeschlossen sind.

3. Die Flüssigkristallanzeige gemäß Anspruch 2, wobei die erste horizontale Leitung und die zweite horizontale Leitung alternierend mit der horizontalen Leitung angeordnet sind.

4. Die Flüssigkristallanzeige gemäß Anspruch 2, wobei die erste horizontale Leitung und die zweite horizontale Leitung alternierend mit zwei horizontalen Leitungen angeordnet sind.

5. Die Flüssigkristallanzeige gemäß Anspruch 2, wobei die Multiplexer-Anordnung einen Ausgabekanal von den Pixeldaten gleich wie einen Eingabekanal beibehält und die Leerdaten, die an den letzten Ausgabekanal während einer ersten Horizontal- Periode bereitstellt, wenn die erste horizontale Leitung getrieben wird, und die Pixeldaten um einen Kanal verschiebt, zum Bereitstellen an den Ausgabekanal, und die Leerdaten an den ersten Ausgabekanal während einer zweiten Horizontal-Periode bereitstellt, wenn die erste horizontale Leitung getrieben wird.

6. Die Flüssigkristallanzeige gemäß Anspruch 1, wobei der Daten-Treiber ferner enthält:
eine Schieberegister-Anordnung, die ein sequentielles Abtast-Signal bereitstellt;
eine Latch-Anordnung, die sequentiell die Pixeldaten um eine spezifische Anzahl von Kanälen in Übereinstimmung mit dem Abtast-Signal latcht, zum Ausgeben und Bereitstellen dieser an die Multiplexer-Anordnung zu der selben Zeit; und
eine Puffer-Anordnung, welche das Pixelsignal und das Leersignal von der Digital-Analog-Wandler-Anordnung puffert, zum Bereitstellen dieser an die jeweiligen Daten-Leitungen.

7. Eine Flüssigkristallanzeige, aufweisend:
ein Flüssigkristallanzeigepaneel, das Flüssigkristallzellen hat, die zwischen kreuzenden Gate- Leitungen und Daten-Leitungen definiert sind und durch Dünnschichttransistoren an die angrenzenden Daten-Leitungen alternierend angeschlossen sind, welche voneinander unterschiedlich sind, mit i (i ist eine positive Zahl) horizontalen Leitungen;
einen Gate-Treiber zum Treiben der Gate-Leitungen;
einen Daten-Treiber zum Umwandeln von eingegebenen Pixeldaten und Leerdaten in Pixelsignale und Leersignale, von welchen die Polarität mit der Daten-Leitungen und mit dem Frames invertiert ist, zum Bereitstellen dieser an die Daten- Leitungen; und
eine Zeitsteuerung zum Steuern des Gate-Treibers und des Daten-Treibers, und gleichzeitig, Hinzufügen der Leerdaten zu einem beliebigen Kanal aus dem ersten Kanal oder dem letzten Kanal mit den Pixeldaten zum Bereitstellen an den Daten-Treiber in Reaktion auf das Steuersignal, welches mit der i Horizontal- Periode invertiert wird.

8. Die Flüssigkristallanzeige gemäß Anspruch 7, wobei das Flüssigkristallanzeigepaneel enthält:
eine erste horizontale Leitung, bestehend aus den Flüssigkristallzellen, die an die an die linke Seite davon angrenzenden Daten-Leitungen angeschlossen sind; und
eine zweite horizontale Leitung, bestehend aus den Flüssigkristallzellen, die an die an die rechte Seite davon angrenzenden Daten-Leitungen angeschlossen sind.

9. Die Flüssigkristallanzeige gemäß Anspruch 8, wobei die erste horizontale Leitung und die zweite horizontale Leitung alternierend mit der horizontalen Leitung angeordnet sind.

10. Die Flüssigkristallanzeige gemäß Anspruch 8, wobei die erste horizontale Leitung und die zweite horizontale Leitung alternierend mit zwei horizontalen Leitungen angeordnet sind.

11. Die Flüssigkristallanzeige gemäß Anspruch 8, wobei die Zeitsteuerung die Pixeldaten und die als der letzte Kanal hinzugefügten Leerdaten an den Daten-Treiber in einer ersten Horizontal-Periode zum Treiben der ersten horizontalen Leitung bereitstellt, und die um einen Kanal verzögerten Pixeldaten und die zu dem ersten Kanal hinzugefügten Leerdaten an den Daten- Treiber in einer zweiten Horizontal-Periode zum Treiben der zweiten horizontalen Leitung bereitstellt.

12. Die Flüssigkristallanzeige gemäß Anspruch 8, wobei die Zeitsteuerung aufweist:
einen Steuersignal-Generator, der Steuersignale erzeugt, welche den Gate-Treiber und den Daten-Treiber steuern, und Steuersignale erzeugt, von welchen die Polarität mit der i Horizontal-Periode invertiert wird;
eine Pixeldaten-Anordnungseinheit, welche eingegebene Pixeldaten zum Ausgeben durch eine Mehrzahl der ersten Busse während einer Datenfreigabe-Periode anordnet, und welche die Leerdaten durch die ersten Busse bereitstellt;
eine Verzögerungseinheit zum Verzögern, um einen Kanal, der Pixeldaten und der Leerdaten, übermittelt durch den letzten Bus aus den ersten Bussen; und
einen Multiplexer, der über eine Mehrzahl der zweiten Busse die Leerdaten und die Daten, die durch die ersten Busse eingegeben sind, wie sie sind, in Reaktion auf das Steuersignal bereitstellt, oder der die Pixeldaten, eingegeben durch die ersten Busse, mit den um einen Kanal verzögerten Leerdaten kombiniert, zum Bereitstellen durch die zweiten Busse.

13. Die Flüssigkristallanzeige gemäß Anspruch 12, wobei der Multiplexer bereitstellt, über den zweiten Bus, die Leerdaten und die Pixeldaten, eingegeben durch die ersten Busse in einer ersten Horizontal-Periode zum Treiben der ersten horizontalen Leitung, wie sie sind, und in einer zweiten Horizontal-Periode zum Treiben der zweiten horizontalen Leitung, die Pixeldaten, eingegeben durch die ersten Busse, außer dem letzten ersten Bus, um einen Kanal verschiebt, zum Bereitstellen durch die zweiten Busse außer dem ersten zweiten Bus, und die Pixeldaten und die Leerdaten, verzögert um einen Kanal, durch den ersten zweiten Bus bereitstellt.