JP5182781B2 - 表示装置及びデータドライバ - Google Patents
表示装置及びデータドライバ Download PDFInfo
- Publication number
- JP5182781B2 JP5182781B2 JP2006291709A JP2006291709A JP5182781B2 JP 5182781 B2 JP5182781 B2 JP 5182781B2 JP 2006291709 A JP2006291709 A JP 2006291709A JP 2006291709 A JP2006291709 A JP 2006291709A JP 5182781 B2 JP5182781 B2 JP 5182781B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- source
- amplifier
- source output
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
図4は、本発明の第1の実施形態の液晶表示装置の構成を示す図である。液晶表示装置10は、液晶表示パネル1を備えており、液晶表示パネル1の有効表示領域2には、走査線Gとデータ線Dと画素3とが集積化されている。画素3は、走査線Gとデータ線Dとが交差する位置に設けられている。
P1=(6Cline+M・CSW)V2・f ・・・(1a),
である。ここで、Clineは、各制御信号線の配線容量であり、CSWは、各スイッチ105aのゲート容量であり、Mは、スイッチ105aの数(即ち、データ線Dの数)であり、Vは、スイッチ105aを駆動する電圧であり、fは、一水平期間中の制御信号線の信号変化回数である。一方、図6の本実施形態の液晶表示装置10の構成では、一水平期間にデマルチプレクサ5を動作させるために必要な電力P2は、
P2=(3Cline+M・CSW)V2・f, ・・・(1b)
であり、図1のデマルチプレクサ105で消費される電力P1よりも小さい。
図8は、本実施形態の液晶表示装置10の第1水平期間及び第2水平期間の動作を示すタイミングチャートである。ここで、第i水平期間とは、走査線Giに接続されている画素3が駆動される期間をいう。本実施形態では、水平同期信号HSYNCが活性化されることによって(本実施形態では、水平同期信号HSYNCがLowレベルにプルダウンされることによって)各水平期間が開始されると定義されていることに留意されたい。以下では、ソース出力S1、S2に対応する画素3(即ち、データ線DR1、DG1、DB1、DR2、DG2、DB2に接続されている画素3)の駆動について説明を行うが、他のソース出力Sに対応する画素3も同様にして駆動されることは、当業者には理解されよう。
図6を参照して、第1の実施形態の液晶表示装置10の一つの問題点は、最後にγ直結駆動をしないと、隣接するソース出力Sがそれらに接続された配線7との間の容量カップリングにより、一方のソース出力Sの電圧レベルの変動により他方のソース出力Sの電圧レベルも変動し得る点にある。例えば、ソース出力S1が、出力アンプ171によって駆動された後で出力アンプ171から切り離されると、ソース出力S1の電圧レベルは、ソース出力S2が出力アンプ171によって駆動され始めたときに大きく変動してしまうことがある。これは、データ線Dの電圧レベルの変動、ひいては、画素3に書き込まれる駆動電圧の変動を招き、画質の低下を招くため好ましくない。第2の実施形態では、各ソース出力Sが、隣接するソース出力Sの電圧レベルの変動の影響を受けにくい液晶表示装置の構成及び動作が提示される。
図11Aは、本実施形態の液晶表示装置10Aの動作を示すタイミングチャートである。以下では、ソース出力S1〜S4に対応する画素3(即ち、データ線DR1〜DR4、DG1〜DG4、DB1〜DB4に接続されている画素3)の駆動について説明を行うが、他のソース出力Sに対応する画素3も同様にして駆動されることは、当業者には容易に理解されよう。
まず、データ線DR1に接続されているR画素3が駆動される。詳細には、制御信号DACSW1及びAMPOUTSW1が活性化され、D/Aコンバータ151の出力が出力アンプ171の入力に接続され、更に出力アンプ171の出力がソース出力S1に接続される。この結果、データ線DR1がデマルチプレクサ5の時分割スイッチ5R1及びデマルチプレクサ19のスイッチ19aを介して出力アンプ171に接続され、データ線DR1に画素データXR1に対応する駆動電圧が供給される。供給された駆動電圧は、データ線DR1に接続されているR画素3に書き込まれる。
(1)制御信号DACSW1、DACSW3が同時に活性化されない。
(2)制御信号DACSW2、DACSW4が同時に活性化されない。
(3)各制御信号DACSWj(j=1、2、3、4)は、少なくとも、制御信号AMPOUTSWjが活性化されている間は活性化されている。
図12は、第3の実施形態の液晶表示装置10Bの構成を示す図である。図12は、ソース出力S1〜S4に関連する部分のみの構成が図示されているが、液晶表示装置10Bには、図12の構成が繰り返して設けられていると理解されなくてはならない。
(1)制御信号MUXSW1、MUXSW3が同時に活性化されない。
(2)制御信号MUXSW2、MUXSW4が同時に活性化されない。
(3)各制御信号MUXSWj(j=1、2、3、4)は、少なくとも、制御信号AMPOUTSWjが活性化されている間は活性化されている。
2:有効表示領域
3:画素
3a:TFT
3b:画素電極
3c:共通電極
4:走査線ドライバ回路
5:デマルチプレクサ
5R、5G、5B、:時分割スイッチ
6、6A〜6C:データドライバIC
7:配線
8:絞り込み領域
10、10A〜10C:液晶表示装置
11:ラッチ
12:レジスタ
13:マルチプレクサ
14:階調電圧発生回路
14a:階調電圧線
15:D/Aコンバータ
16:マルチプレクサ
16a〜16d:スイッチ
17:出力アンプ
18:ダイレクトスイッチ
18a〜18d:スイッチ
19:デマルチプレクサ
19a〜19h:スイッチ
20:タイミング制御回路
21:マルチプレクサ
21a〜21d:スイッチ
100、100A:液晶表示装置
101、101A:液晶表示パネル
102:有効表示領域
103:画素
104:走査線ドライバ回路
105:デマルチプレクサ
105a:スイッチ
106、106A:データドライバIC
107:配線
108:絞り込み領域
111:D/Aコンバータ
112:出力アンプ
113:デマルチプレクサ
Claims (15)
- 表示パネルと、
複数のソース出力から駆動電圧を出力して前記表示パネルを駆動するデータドライバ
とを具備し
前記データドライバは、
画素データに対応する階調電圧を受け取り、前記階調電圧に応答して前記駆動電圧を出力する複数の出力アンプと、
前記出力アンプを、複数のソース出力のうちから選択された選択ソース出力に電気的に接続するように構成されたドライバ側デマルチプレクサ
とを備え、
前記表示パネルは、
複数のデータ線と、
前記複数のデータ線のうちから選択されたデータ線を、前記複数のソース出力に電気的に接続するように構成されたパネル側デマルチプレクサ
とを備え、
前記データドライバは、更に、
複数の階調電圧を受け取り、前記複数の階調電圧のうちから前記画素データに対応する前記階調電圧を出力する複数のD/Aコンバータと、
前記複数のD/Aコンバータのうちから選択されたD/Aコンバータの出力を前記出力アンプに接続するように構成されたマルチプレクサと、
前記複数のD/Aコンバータの出力を前記複数のソース出力に電気的に接続するように構成されたダイレクトスイッチ
とを備え、
前記複数のソース出力は、第1ソース出力及び第2ソース出力を含み、
前記複数の出力アンプは、第1出力アンプを含み、
前記複数のD/Aコンバータは、第1D/Aコンバータ及び第2D/Aコンバータを含み、
前記マルチプレクサは、前記第1D/Aコンバータと前記第2D/Aコンバータとのうちから選択された一方のD/Aコンバータの出力を前記第1出力アンプの入力に接続するように構成され、
前記ドライバ側デマルチプレクサは、前記第1出力アンプの出力を、前記第1ソース出力と前記第2ソース出力のうちから選択された一方のソース出力に接続するように構成され、
前記ダイレクトスイッチは、前記第1D/Aコンバータと前記第2D/Aコンバータとを、それぞれ、前記第1ソース出力と前記第2ソース出力とに接続するように構成され、
或る水平期間内の第1の期間において、前記ドライバ側デマルチプレクサは、前記第1出力アンプの出力を前記第1ソース出力に接続し、
前記或る水平期間内の、前記第1の期間に続く第2の期間において、前記ドライバ側デマルチプレクサは、前記第1出力アンプの出力を前記第2ソース出力に接続し、
前記或る水平期間に続く次水平期間内の第3の期間において、前記ドライバ側デマルチプレクサは、前記第1出力アンプの出力を前記第2ソース出力に接続し、
前記次水平期間内の、前記第3の期間に続く第4の期間において、前記ドライバ側デマルチプレクサは、前記第1出力アンプの出力を前記第1ソース出力に接続する
表示装置。 - 表示パネルと、
複数のソース出力から駆動電圧を出力して前記表示パネルを駆動するデータドライバ
とを具備し
前記データドライバは、
画素データに対応する階調電圧を受け取り、前記階調電圧に応答して前記駆動電圧を出力する複数の出力アンプと、
前記出力アンプを、複数のソース出力のうちから選択された選択ソース出力に電気的に接続するように構成されたドライバ側デマルチプレクサ
とを備え、
前記表示パネルは、
複数のデータ線と、
前記複数のデータ線のうちから選択されたデータ線を、前記複数のソース出力に電気的に接続するように構成されたパネル側デマルチプレクサ
とを備え、
前記データドライバは、更に、
複数の階調電圧を受け取り、前記複数の階調電圧のうちから前記画素データに対応する前記階調電圧を出力する複数のD/Aコンバータと、
前記複数のD/Aコンバータのうちから選択されたD/Aコンバータの出力を前記出力アンプに接続するように構成されたマルチプレクサと、
前記複数のD/Aコンバータの出力を前記複数のソース出力に電気的に接続するように構成されたダイレクトスイッチ
とを備え、
前記複数のソース出力は、第1ソース出力及び第2ソース出力を含み、
前記複数の出力アンプは、第1出力アンプを含み、
前記複数のD/Aコンバータは、第1D/Aコンバータ及び第2D/Aコンバータを含み、
前記マルチプレクサは、前記第1D/Aコンバータと前記第2D/Aコンバータとのうちから選択された一方のD/Aコンバータの出力を前記第1出力アンプの入力に接続するように構成され、
前記ドライバ側デマルチプレクサは、前記第1出力アンプの出力を、前記第1ソース出力と前記第2ソース出力のうちから選択された一方のソース出力に接続するように構成され、
前記ダイレクトスイッチは、前記第1D/Aコンバータと前記第2D/Aコンバータとを、それぞれ、前記第1ソース出力と前記第2ソース出力とに接続するように構成され、
或るフレーム期間の第m水平期間内の第1の期間において、前記ドライバ側デマルチプレクサは、前記第1出力アンプの出力を前記第1ソース出力に接続し、
前記或るフレーム期間の前記第m水平期間内の、前記第1の期間に続く第2の期間において、前記ドライバ側デマルチプレクサは、前記第1出力アンプの出力を前記第2ソース出力に接続し、
或るフレーム期間に続く次フレーム期間の第m水平期間内の第3の期間において、前記ドライバ側デマルチプレクサは、前記第1出力アンプの出力を前記第2ソース出力に接続し、
前記次フレーム期間の前記第m水平期間内の、前記第3の期間に続く第4の期間において、前記ドライバ側デマルチプレクサは、前記第1出力アンプの出力を前記第1ソース出力に接続する
表示装置。 - 表示パネルと、
複数のソース出力から駆動電圧を出力して前記表示パネルを駆動するデータドライバ
とを具備し
前記データドライバは、
画素データに対応する階調電圧を受け取り、前記階調電圧に応答して前記駆動電圧を出力する複数の出力アンプと、
前記出力アンプを、複数のソース出力のうちから選択された選択ソース出力に電気的に接続するように構成されたドライバ側デマルチプレクサ
とを備え、
前記表示パネルは、
複数のデータ線と、
前記複数のデータ線のうちから選択されたデータ線を、前記複数のソース出力に電気的に接続するように構成されたパネル側デマルチプレクサ
とを備え、
前記データドライバは、更に、
複数の階調電圧を受け取り、前記複数の階調電圧のうちから前記画素データに対応する前記階調電圧を出力する複数のD/Aコンバータと、
前記複数のD/Aコンバータのうちから選択されたD/Aコンバータの出力を前記出力アンプに接続するように構成されたマルチプレクサと、
前記複数のD/Aコンバータの出力を前記複数のソース出力に電気的に接続するように構成されたダイレクトスイッチ
とを備え、
前記複数のソース出力は、この順序で並べられた第1ソース出力、第2ソース出力、第3ソース出力、及び第4ソース出力を含み、
前記複数の出力アンプは、第1出力アンプ及び第2出力アンプを含み、
前記複数のD/Aコンバータは、第1〜第4D/Aコンバータを含み、
前記マルチプレクサは、前記第1D/Aコンバータ及び前記第3D/Aコンバータのうちから選択された一方のD/Aコンバータの出力を前記第1出力アンプの入力に接続するように構成され、且つ、前記第2D/Aコンバータ及び前記第4D/Aコンバータのうちから選択された一方のD/Aコンバータの出力を前記第2出力アンプの入力に接続するように構成され、
前記ドライバ側デマルチプレクサは、前記第1出力アンプの出力を、前記第1ソース出力及び前記第3ソース出力のうちから選択された一方のソース出力に接続するように構成され、且つ、前記第2出力アンプの出力を、前記第2ソース出力及び前記第4ソース出力のうちから選択された一方のソース出力に接続するように構成され、
前記ダイレクトスイッチは、前記第1〜第4D/Aコンバータを、それぞれ、前記第1〜第4ソース出力に接続するように構成された
表示装置。 - 請求項3に記載の表示装置であって、
前記ドライバ側デマルチプレクサは、第1時刻において、前記第1出力アンプの出力を前記第1ソース出力に接続し、前記第1時刻の後の第2時刻において、前記第1出力アンプの出力を前記第1ソース出力に接続しながら前記第2出力アンプの出力を前記第2ソース出力に接続し、前記第2時刻の後の第3時刻において、前記第1出力アンプの出力を前記第1ソース出力から切り離すように制御され、
前記ダイレクトスイッチは、前記第3時刻において、前記第1D/Aコンバータの出力を前記第1ソース出力に接続するように制御される
表示装置。 - 表示パネルと、
複数のソース出力から駆動電圧を出力して前記表示パネルを駆動するデータドライバ
とを具備し
前記データドライバは、
画素データに対応する階調電圧を受け取り、前記階調電圧に応答して前記駆動電圧を出力する複数の出力アンプと、
前記出力アンプを、複数のソース出力のうちから選択された選択ソース出力に電気的に接続するように構成されたドライバ側デマルチプレクサ
とを備え、
前記表示パネルは、
複数のデータ線と、
前記複数のデータ線のうちから選択されたデータ線を、前記複数のソース出力に電気的に接続するように構成されたパネル側デマルチプレクサ
とを備え、
前記データドライバは、更に、
複数の階調電圧を受け取り、前記複数の階調電圧のうちから第1画素データに対応する第1階調電圧を出力する第1D/Aコンバータと、
前記複数の階調電圧のうちから第2画素データに対応する第2階調電圧を出力する第2D/Aコンバータ
とを具備し、
前記複数のソース出力は、この順序で並べられた第1ソース出力、第2ソース出力、第3ソース出力、及び第4ソース出力を含み、
前記複数の出力アンプは、
前記第1D/Aコンバータから前記第1階調電圧を受け取り、前記第1階調電圧に応答して第1駆動電圧を出力する第1出力アンプと、
前記第2D/Aコンバータから前記第2階調電圧を受け取り、前記第2階調電圧に応答して第2駆動電圧を出力する第2出力アンプ
とを備え、
前記ドライバ側デマルチプレクサは、前記第1出力アンプの出力を、前記第1ソース出力及び前記第3ソース出力のうちから選択された一方のソース出力に接続するように構成され、且つ、前記第2出力アンプの出力を、前記第2ソース出力及び前記第4ソース出力のうちから選択された一方のソース出力に接続するように構成された
表示装置。 - 請求項5に記載の表示装置であって、
前記ドライバ側デマルチプレクサは、第1時刻において前記第1出力アンプの出力を前記第1ソース出力に接続し、前記第1時刻の後の第2時刻において、前記第1出力アンプの出力を前記第1ソース出力に接続しながら前記第2出力アンプの出力を前記第2ソース出力に接続するように制御される
表示装置。 - 請求項6に記載の表示装置であって、
前記ドライバ側デマルチプレクサは、前記第2時刻の後の第3時刻において、前記第2
出力アンプの出力を前記第2ソース出力に接続しながら前記第1出力アンプの出力を前記
第3ソース出力に接続し、且つ、前記第3時刻の後の第4時刻において、前記第1出力ア
ンプの出力を前記第3ソース出力に接続しながら前記第2出力アンプの出力を前記第4ソ
ース出力に接続するように制御され、
更に、前記ドライバ側デマルチプレクサは、前記第1時刻において前記第2出力アンプ
の出力を前記第4ソース出力に接続するように制御される
表示装置。 - 表示パネルと、
複数のソース出力から駆動電圧を出力して前記表示パネルを駆動するデータドライバ
とを具備し
前記データドライバは、
画素データに対応する階調電圧を受け取り、前記階調電圧に応答して前記駆動電圧を出力する複数の出力アンプと、
前記出力アンプを、複数のソース出力のうちから選択された選択ソース出力に電気的に接続するように構成されたドライバ側デマルチプレクサ
とを備え、
前記表示パネルは、
複数のデータ線と、
前記複数のデータ線のうちから選択されたデータ線を、前記複数のソース出力に電気的に接続するように構成されたパネル側デマルチプレクサ
とを備え、
前記データドライバは、更に、複数の階調電圧を受け取り、前記複数の階調電圧のうちから選択された第1〜第4階調電圧をそれぞれに出力する第1〜第4D/Aコンバータを備え、
前記複数のソース出力は、この順序で並べられた第1ソース出力、第2ソース出力、第3ソース出力、第4ソース出力、第5ソース出力、第6ソース出力、第7ソース出力、及び第8ソース出力を含み、
前記複数の出力アンプは、
前記第1〜第4D/Aコンバータから、それぞれ前記第1〜第4階調電圧を受け取り、それぞれ前記第1〜第4階調電圧に応答して第1〜第4駆動電圧を出力する第1〜第4出力アンプを備え、
前記ドライバ側デマルチプレクサは、前記第1出力アンプの出力を、前記第1ソース出力及び前記第3ソース出力のうちから選択された一方のソース出力に接続するように構成され、前記第2出力アンプの出力を、前記第2ソース出力及び前記第4ソース出力のうちから選択された一方のソース出力に接続するように構成され、前記第3出力アンプの出力を、前記第5ソース出力及び前記第7ソース出力のうちから選択された一方のソース出力に接続するように構成され、前記第4出力アンプの出力を、前記第6ソース出力及び前記第8ソース出力のうちから選択された一方のソース出力に接続するように構成されており、且つ、
前記ドライバ側デマルチプレクサは、前記第1出力アンプの出力を前記第1ソース出力に接続すると同時に前記第4出力アンプの出力を前記第8ソース出力に接続し、前記第2出力アンプの出力を前記第4ソース出力に接続すると同時に前記第3出力アンプの出力を前記第5ソース出力に接続するように構成された
表示装置。 - 請求項8に記載の表示装置であって、
前記ドライバ側デマルチプレクサは、第1時刻において前記第1出力アンプの出力を前記第1ソース出力に接続すると共に前記第4出力アンプの出力を前記第8ソース出力に接続し、前記第1時刻の後の第2時刻において、前記第2出力アンプの出力を前記第2ソース出力に接続すると共に前記第3出力アンプの出力を前記第7ソース出力に接続し、前記第2時刻の後の第3時刻において、前記第1出力アンプの出力を前記第3ソース出力に接続すると共に前記第4出力アンプの出力を前記第6ソース出力に接続し、前記第3時刻の後の第4時刻において、前記第2出力アンプの出力を前記第4ソース出力に接続すると共に前記第3出力アンプの出力を前記第5ソース出力に接続するように制御される
表示装置。 - 請求項8に記載の表示装置であって、
前記ドライバ側デマルチプレクサは、第1時刻において前記第2出力アンプの出力を前記第4ソース出力に接続すると共に前記第3出力アンプの出力を前記第5ソース出力に接続し、前記第1時刻の後の第2時刻において、前記第1出力アンプの出力を前記第3ソース出力に接続すると共に前記第4出力アンプの出力を前記第6ソース出力に接続し、前記第2時刻の後の第3時刻において、前記第2出力アンプの出力を前記第2ソース出力に接続すると共に前記第3出力アンプの出力を前記第7ソース出力に接続し、前記第3時刻の後の第4時刻において、前記第1出力アンプの出力を前記第1ソース出力に接続すると共に前記第4出力アンプの出力を前記第8ソース出力に接続するように制御される
表示装置。 - 複数のデータ線と、前記複数のデータ線のうちから駆動されるべきデータ線を選択するパネル側デマルチプレクサとを備える表示パネルを駆動するデータドライバであって、
前記パネル側デマルチプレクサの入力に接続される複数のソース出力と、
画素データに対応する階調電圧を受け取り、前記階調電圧に応答して駆動電圧を出力する複数の出力アンプと、
前記出力アンプを、前記複数のソース出力のうちから選択されたソース出力に電気的に接続するように構成されたドライバ側デマルチプレクサと、
前記パネル側デマルチプレクサを制御する制御信号を生成する制御回路と、
複数の階調電圧を受け取り、前記複数の階調電圧のうちから前記画素データに対応する前記階調電圧を出力する複数のD/Aコンバータと、
前記複数のD/Aコンバータのうちから選択されたD/Aコンバータの出力を前記出力アンプに接続するように構成されたマルチプレクサと、
前記複数のD/Aコンバータの出力を前記複数のソース出力に電気的に接続するように構成されたダイレクトスイッチ
とを具備し、
前記複数のソース出力は、第1ソース出力及び第2ソース出力を含み、
前記複数の出力アンプは、第1出力アンプを含み、
前記複数のD/Aコンバータは、第1D/Aコンバータ及び第2D/Aコンバータを含み、
前記マルチプレクサは、前記第1D/Aコンバータと前記第2D/Aコンバータとのうちから選択された一方のD/Aコンバータの出力を前記第1出力アンプの入力に接続するように構成され、
前記ドライバ側デマルチプレクサは、前記第1出力アンプの出力を、前記第1ソース出力と前記第2ソース出力のうちから選択された一方のソース出力に接続するように構成され、
前記ダイレクトスイッチは、前記第1D/Aコンバータと前記第2D/Aコンバータとを、それぞれ、前記第1ソース出力と前記第2ソース出力とに接続するように構成され、
或る水平期間内の第1の期間において、前記ドライバ側デマルチプレクサは、前記第1出力アンプの出力を前記第1ソース出力に接続し、
前記或る水平期間内の、前記第1の期間に続く第2の期間において、前記ドライバ側デマルチプレクサは、前記第1出力アンプの出力を前記第2ソース出力に接続し、
前記或る水平期間に続く次水平期間内の第3の期間において、前記ドライバ側デマルチプレクサは、前記第1出力アンプの出力を前記第2ソース出力に接続し、
前記次水平期間内の、前記第3の期間に続く第4の期間において、前記ドライバ側デマルチプレクサは、前記第1出力アンプの出力を前記第1ソース出力に接続する
データドライバ。 - 複数のデータ線と、前記複数のデータ線のうちから駆動されるべきデータ線を選択するパネル側デマルチプレクサとを備える表示パネルを駆動するデータドライバであって、
前記パネル側デマルチプレクサの入力に接続される複数のソース出力と、
画素データに対応する階調電圧を受け取り、前記階調電圧に応答して駆動電圧を出力する複数の出力アンプと、
前記出力アンプを、前記複数のソース出力のうちから選択されたソース出力に電気的に接続するように構成されたドライバ側デマルチプレクサと、
前記パネル側デマルチプレクサを制御する制御信号を生成する制御回路と、
複数の階調電圧を受け取り、前記複数の階調電圧のうちから前記画素データに対応する前記階調電圧を出力する複数のD/Aコンバータと、
前記複数のD/Aコンバータのうちから選択されたD/Aコンバータの出力を前記出力アンプに接続するように構成されたマルチプレクサと、
前記複数のD/Aコンバータの出力を前記複数のソース出力に電気的に接続するように構成されたダイレクトスイッチ
とを具備し、
前記複数のソース出力は、第1ソース出力及び第2ソース出力を含み、
前記複数の出力アンプは、第1出力アンプを含み、
前記複数のD/Aコンバータは、第1D/Aコンバータ及び第2D/Aコンバータを含み、
前記マルチプレクサは、前記第1D/Aコンバータと前記第2D/Aコンバータとのうちから選択された一方のD/Aコンバータの出力を前記第1出力アンプの入力に接続するように構成され、
前記ドライバ側デマルチプレクサは、前記第1出力アンプの出力を、前記第1ソース出力と前記第2ソース出力のうちから選択された一方のソース出力に接続するように構成され、
前記ダイレクトスイッチは、前記第1D/Aコンバータと前記第2D/Aコンバータとを、それぞれ、前記第1ソース出力と前記第2ソース出力とに接続するように構成され、
或るフレーム期間の第m水平期間内の第1の期間において、前記ドライバ側デマルチプレクサは、前記第1出力アンプの出力を前記第1ソース出力に接続し、
前記或るフレーム期間の前記第m水平期間内の、前記第1の期間に続く第2の期間において、前記ドライバ側デマルチプレクサは、前記第1出力アンプの出力を前記第2ソース出力に接続し、
或るフレーム期間に続く次フレーム期間の第m水平期間内の第3の期間において、前記ドライバ側デマルチプレクサは、前記第1出力アンプの出力を前記第2ソース出力に接続し、
前記次フレーム期間の前記第m水平期間内の、前記第3の期間に続く第4の期間において、前記ドライバ側デマルチプレクサは、前記第1出力アンプの出力を前記第1ソース出力に接続する
データドライバ。 - 複数のデータ線と、前記複数のデータ線のうちから駆動されるべきデータ線を選択するパネル側デマルチプレクサとを備える表示パネルを駆動するデータドライバであって、
前記パネル側デマルチプレクサの入力に接続される複数のソース出力と、
画素データに対応する階調電圧を受け取り、前記階調電圧に応答して駆動電圧を出力する複数の出力アンプと、
前記出力アンプを、前記複数のソース出力のうちから選択されたソース出力に電気的に接続するように構成されたドライバ側デマルチプレクサと、
前記パネル側デマルチプレクサを制御する制御信号を生成する制御回路と、
複数の階調電圧を受け取り、前記複数の階調電圧のうちから前記画素データに対応する前記階調電圧を出力する複数のD/Aコンバータと、
前記複数のD/Aコンバータのうちから選択されたD/Aコンバータの出力を前記出力アンプに接続するように構成されたマルチプレクサと、
前記複数のD/Aコンバータの出力を前記複数のソース出力に電気的に接続するように構成されたダイレクトスイッチ
とを具備し、
前記複数のソース出力は、この順序で並べられた第1ソース出力、第2ソース出力、第3ソース出力、及び第4ソース出力を含み、
前記複数の出力アンプは、第1出力アンプ及び第2出力アンプを含み、
前記複数のD/Aコンバータは、第1〜第4D/Aコンバータを含み、
前記マルチプレクサは、前記第1D/Aコンバータ及び前記第3D/Aコンバータのうちから選択された一方のD/Aコンバータの出力を前記第1出力アンプの入力に接続するように構成され、且つ、前記第2D/Aコンバータ及び前記第4D/Aコンバータのうちから選択された一方のD/Aコンバータの出力を前記第2出力アンプの入力に接続するように構成され、
前記ドライバ側デマルチプレクサは、前記第1出力アンプの出力を、前記第1ソース出力及び前記第3ソース出力のうちから選択された一方のソース出力に接続するように構成され、且つ、前記第2出力アンプの出力を、前記第2ソース出力及び前記第4ソース出力のうちから選択された一方のソース出力に接続するように構成され、
前記ダイレクトスイッチは、前記第1〜第4D/Aコンバータを、それぞれ、前記第1〜第4ソース出力に接続するように構成された
データドライバ。 - 複数のデータ線と、前記複数のデータ線のうちから駆動されるべきデータ線を選択するパネル側デマルチプレクサとを備える表示パネルを駆動するデータドライバであって、
前記パネル側デマルチプレクサの入力に接続される複数のソース出力と、
画素データに対応する階調電圧を受け取り、前記階調電圧に応答して駆動電圧を出力する複数の出力アンプと、
前記出力アンプを、前記複数のソース出力のうちから選択されたソース出力に電気的に接続するように構成されたドライバ側デマルチプレクサと、
前記パネル側デマルチプレクサを制御する制御信号を生成する制御回路と、
複数の階調電圧を受け取り、前記複数の階調電圧のうちから第1画素データに対応する第1階調電圧を出力する第1D/Aコンバータと、
前記複数の階調電圧のうちから第2画素データに対応する第2階調電圧を出力する第2D/Aコンバータ
とを具備し、
前記複数のソース出力は、この順序で並べられた第1ソース出力、第2ソース出力、第3ソース出力、及び第4ソース出力を含み、
前記複数の出力アンプは、
前記第1D/Aコンバータから前記第1階調電圧を受け取り、前記第1階調電圧に応答して第1駆動電圧を出力する第1出力アンプと、
前記第2D/Aコンバータから前記第2階調電圧を受け取り、前記第2階調電圧に応答して第2駆動電圧を出力する第2出力アンプ
とを備え、
前記ドライバ側デマルチプレクサは、前記第1出力アンプの出力を、前記第1ソース出力及び前記第3ソース出力のうちから選択された一方のソース出力に接続するように構成され、且つ、前記第2出力アンプの出力を、前記第2ソース出力及び前記第4ソース出力のうちから選択された一方のソース出力に接続するように構成された
データドライバ。 - 複数のデータ線と、前記複数のデータ線のうちから駆動されるべきデータ線を選択するパネル側デマルチプレクサとを備える表示パネルを駆動するデータドライバであって、
前記パネル側デマルチプレクサの入力に接続される複数のソース出力と、
画素データに対応する階調電圧を受け取り、前記階調電圧に応答して駆動電圧を出力する複数の出力アンプと、
前記出力アンプを、前記複数のソース出力のうちから選択されたソース出力に電気的に接続するように構成されたドライバ側デマルチプレクサと、
前記パネル側デマルチプレクサを制御する制御信号を生成する制御回路と、
複数の階調電圧を受け取り、前記複数の階調電圧のうちから選択された第1〜第4階調電圧をそれぞれに出力する第1〜第4D/Aコンバータ
とを具備し、
前記複数のソース出力は、この順序で並べられた第1ソース出力、第2ソース出力、第3ソース出力、第4ソース出力、第5ソース出力、第6ソース出力、第7ソース出力、及び第8ソース出力を含み、
前記複数の出力アンプは、前記第1〜第4D/Aコンバータから、それぞれ前記第1〜第4階調電圧を受け取り、それぞれ前記第1〜第4階調電圧に応答して第1〜第4駆動電圧を出力する第1〜第4出力アンプを備え、
前記ドライバ側デマルチプレクサは、前記第1出力アンプの出力を、前記第1ソース出力及び前記第3ソース出力のうちから選択された一方のソース出力に接続するように構成され、前記第2出力アンプの出力を、前記第2ソース出力及び前記第4ソース出力のうちから選択された一方のソース出力に接続するように構成され、前記第3出力アンプの出力を、前記第5ソース出力及び前記第7ソース出力のうちから選択された一方のソース出力
に接続するように構成され、前記第4出力アンプの出力を、前記第6ソース出力及び前記第8ソース出力のうちから選択された一方のソース出力に接続するように構成されており、且つ、
前記ドライバ側デマルチプレクサは、前記第1出力アンプの出力を前記第1ソース出力に接続すると同時に前記第4出力アンプの出力を前記第8ソース出力に接続し、前記第2出力アンプの出力を前記第4ソース出力に接続すると同時に前記第3出力アンプの出力を前記第5ソース出力に接続するように構成された
データドライバ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006291709A JP5182781B2 (ja) | 2006-10-26 | 2006-10-26 | 表示装置及びデータドライバ |
US11/976,573 US8068083B2 (en) | 2006-10-26 | 2007-10-25 | Display apparatus, data driver and method of driving display panel |
CN2007101678286A CN101197117B (zh) | 2006-10-26 | 2007-10-26 | 显示装置、数据驱动器及驱动显示面板的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006291709A JP5182781B2 (ja) | 2006-10-26 | 2006-10-26 | 表示装置及びデータドライバ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008107655A JP2008107655A (ja) | 2008-05-08 |
JP5182781B2 true JP5182781B2 (ja) | 2013-04-17 |
Family
ID=39329547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006291709A Active JP5182781B2 (ja) | 2006-10-26 | 2006-10-26 | 表示装置及びデータドライバ |
Country Status (3)
Country | Link |
---|---|
US (1) | US8068083B2 (ja) |
JP (1) | JP5182781B2 (ja) |
CN (1) | CN101197117B (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010026086A (ja) * | 2008-07-16 | 2010-02-04 | Seiko Epson Corp | 電気光学装置の駆動装置及び方法、並びに電気光学装置及び電子機器 |
JP2010224220A (ja) * | 2009-03-24 | 2010-10-07 | Seiko Epson Corp | 駆動回路及び駆動方法、並びに電気光学装置及び電子機器 |
JP5328461B2 (ja) * | 2009-04-21 | 2013-10-30 | ルネサスエレクトロニクス株式会社 | 演算増幅器 |
KR101178887B1 (ko) | 2010-06-07 | 2012-09-03 | 주식회사 실리콘웍스 | Amoled 디스플레이 장치 |
US9047832B2 (en) * | 2012-03-14 | 2015-06-02 | Apple Inc. | Systems and methods for liquid crystal display column inversion using 2-column demultiplexers |
US9047826B2 (en) * | 2012-03-14 | 2015-06-02 | Apple Inc. | Systems and methods for liquid crystal display column inversion using reordered image data |
US20130328882A1 (en) * | 2012-06-08 | 2013-12-12 | Apple Inc. | Named Area Generation |
JP2014085619A (ja) * | 2012-10-26 | 2014-05-12 | Lapis Semiconductor Co Ltd | 表示パネルドライバ及びその駆動方法 |
TWI595296B (zh) * | 2014-09-23 | 2017-08-11 | 元太科技工業股份有限公司 | 顯示器 |
JP2017167424A (ja) * | 2016-03-17 | 2017-09-21 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の制御方法および電子機器 |
WO2018190395A1 (ja) * | 2017-04-13 | 2018-10-18 | シャープ株式会社 | アクティブマトリクス基板およびデマルチプレクサ回路 |
CN109307957A (zh) * | 2017-07-27 | 2019-02-05 | 昆山维信诺科技有限公司 | 一种封装片以及封装方法 |
CN107608147A (zh) * | 2017-10-11 | 2018-01-19 | 深圳市华星光电半导体显示技术有限公司 | 一种玻璃基板的布线结构、玻璃基板及显示装置 |
TWI761663B (zh) * | 2018-03-01 | 2022-04-21 | 聯詠科技股份有限公司 | 觸控顯示驅動裝置及其驅動方法 |
JP7110853B2 (ja) * | 2018-09-11 | 2022-08-02 | セイコーエプソン株式会社 | 表示ドライバー、電気光学装置、電子機器及び移動体 |
JP6737323B2 (ja) * | 2018-11-21 | 2020-08-05 | セイコーエプソン株式会社 | 表示ドライバー、電気光学装置及び電子機器 |
US11005492B2 (en) * | 2018-12-31 | 2021-05-11 | Tektronix, Inc. | Dual output signal paths for signal source channels to optimize for bandwidth and amplitude range |
US11798509B2 (en) * | 2019-04-12 | 2023-10-24 | Lapis Semiconductor Co., Ltd. | Display driver and display apparatus |
CN113781948B (zh) | 2021-09-24 | 2023-11-28 | 武汉华星光电技术有限公司 | 显示面板及显示装置 |
JP2024046994A (ja) | 2022-09-26 | 2024-04-05 | ラピステクノロジー株式会社 | 表示装置及びソースドライバ |
JP2024051833A (ja) | 2022-09-30 | 2024-04-11 | ラピステクノロジー株式会社 | 表示装置及びソースドライバ |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05173506A (ja) | 1991-12-24 | 1993-07-13 | Fujitsu Ltd | 液晶表示装置 |
KR100430091B1 (ko) * | 1997-07-10 | 2004-07-15 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
JPH11167373A (ja) * | 1997-10-01 | 1999-06-22 | Semiconductor Energy Lab Co Ltd | 半導体表示装置およびその駆動方法 |
JPH11327518A (ja) * | 1998-03-19 | 1999-11-26 | Sony Corp | 液晶表示装置 |
JP2001034237A (ja) * | 1999-07-21 | 2001-02-09 | Fujitsu Ltd | 液晶表示装置 |
US6756962B1 (en) * | 2000-02-10 | 2004-06-29 | Hitachi, Ltd. | Image display |
JP2002318566A (ja) | 2001-04-23 | 2002-10-31 | Hitachi Ltd | 液晶駆動回路及び液晶表示装置 |
KR100815898B1 (ko) * | 2001-10-13 | 2008-03-21 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 데이터 구동 장치 및 방법 |
KR100864917B1 (ko) * | 2001-11-03 | 2008-10-22 | 엘지디스플레이 주식회사 | 액정표시장치의 데이터 구동 장치 및 방법 |
US7006072B2 (en) | 2001-11-10 | 2006-02-28 | Lg.Philips Lcd Co., Ltd. | Apparatus and method for data-driving liquid crystal display |
DE10259326B4 (de) * | 2001-12-19 | 2018-11-29 | Lg Display Co., Ltd. | Flüssigkristallanzeige |
JP2003208132A (ja) * | 2002-01-17 | 2003-07-25 | Seiko Epson Corp | 液晶駆動回路 |
JP4516280B2 (ja) * | 2003-03-10 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 表示装置の駆動回路 |
JP4425556B2 (ja) * | 2003-03-28 | 2010-03-03 | シャープ株式会社 | 駆動装置およびそれを備えた表示モジュール |
KR100566605B1 (ko) * | 2003-06-23 | 2006-03-31 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 데이터 구동회로 및 그 구동방법 |
JP3882796B2 (ja) | 2003-07-22 | 2007-02-21 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
JP4744075B2 (ja) * | 2003-12-04 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 表示装置、その駆動回路およびその駆動方法 |
JP2005266346A (ja) | 2004-03-18 | 2005-09-29 | Seiko Epson Corp | 基準電圧発生回路、データドライバ、表示装置及び電子機器 |
JP5055744B2 (ja) | 2004-11-05 | 2012-10-24 | 日本電気株式会社 | 液晶表示装置、プロジェクタ装置、携帯端末装置、液晶表示装置の駆動方法 |
US7158065B2 (en) | 2005-02-04 | 2007-01-02 | Tpo Displays Corp. | Signal driving circuits |
JP2006301166A (ja) * | 2005-04-19 | 2006-11-02 | Hitachi Displays Ltd | 表示装置及びその駆動方法 |
KR101192769B1 (ko) * | 2005-06-03 | 2012-10-18 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR101169052B1 (ko) * | 2005-06-30 | 2012-07-27 | 엘지디스플레이 주식회사 | 액정표시장치의 아날로그 샘플링 장치 |
-
2006
- 2006-10-26 JP JP2006291709A patent/JP5182781B2/ja active Active
-
2007
- 2007-10-25 US US11/976,573 patent/US8068083B2/en active Active
- 2007-10-26 CN CN2007101678286A patent/CN101197117B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101197117A (zh) | 2008-06-11 |
US8068083B2 (en) | 2011-11-29 |
CN101197117B (zh) | 2012-01-11 |
JP2008107655A (ja) | 2008-05-08 |
US20080100605A1 (en) | 2008-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5182781B2 (ja) | 表示装置及びデータドライバ | |
US8334862B2 (en) | Display panel drive technique for reducing power consumption | |
JP4400605B2 (ja) | 表示駆動装置及び表示装置 | |
JP6399574B2 (ja) | 表示装置及びその駆動方法 | |
US9373298B2 (en) | Display device and driving method thereof | |
US20100253668A1 (en) | Liquid crystal display, liquid crystal display driving method, and television receiver | |
JP5312779B2 (ja) | 液晶表示装置、データ駆動ic、及び液晶表示パネル駆動方法 | |
US20090027322A1 (en) | Display Apparatus and Driving Method Thereof | |
JP2008089823A (ja) | マトリックス表示装置の駆動回路、表示装置及びマトリックス表示装置の駆動方法 | |
JP2006267525A (ja) | 表示装置用駆動装置および表示装置用駆動方法 | |
JP2007279539A (ja) | ドライバ回路、表示装置及びその駆動方法 | |
KR20160094469A (ko) | 표시장치 | |
WO2009101877A1 (ja) | 表示装置およびその駆動方法 | |
JP4894151B2 (ja) | アクティブマトリックス表示装置 | |
EP1246160A2 (en) | Method for driving active matrix type liquid crystal display | |
US8009155B2 (en) | Output buffer of a source driver applied in a display | |
WO2009133906A1 (ja) | 映像信号線駆動回路および液晶表示装置 | |
JP2004226684A (ja) | 画像表示パネルおよび画像表示装置 | |
JP2007328120A (ja) | 液晶表示装置の駆動方法およびその装置 | |
JP4111521B2 (ja) | 電気光学装置 | |
US20100309108A1 (en) | Liquid crystal display device | |
JP5418388B2 (ja) | 液晶表示装置 | |
JP5024311B2 (ja) | 表示装置の駆動方法 | |
KR100864975B1 (ko) | 액정표시장치의 구동장치 및 구동방법 | |
KR102323772B1 (ko) | 액정표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5182781 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |