JP2005266346A - 基準電圧発生回路、データドライバ、表示装置及び電子機器 - Google Patents

Abstract

【課題】 パネルのデータ線への出力ピッチの制限を設けず低消費電力化を図りながらガンマ補正のための基準電圧発生回路、データドライバ、表示装置及び電子機器を提供する。
【解決手段】 基準電圧発生回路１００は、抵抗回路の両端の電圧を抵抗分割した複数の抵抗分割ノードに複数の基準電圧を出力するガンマ補正抵抗回路１１０と、抵抗回路の両端に高電位側電圧及び低電位側電圧を供給する高電位側電圧供給回路１２０及び低電位側電圧供給回路１３０とを含む。高電位側電圧供給回路１２０及び低電位側電圧供給回路１３０は、１画素を構成する色成分ごとに用意された高電位側電圧及び低電位側電圧を、色成分ごとに切り替えて抵抗回路の両端に高電位側電圧及び低電位側電圧を供給する。ガンマ補正抵抗回路１１０は、電気光学装置のデータ線を駆動する駆動部の入力として選択するための複数の基準電圧信号線に色成分ごとに切り替えられる複数の基準電圧を供給する。
【選択図】 図１２

Description

本発明は、基準電圧発生回路、データドライバ、表示装置及び電子機器に関する。

従来より、液晶装置等の電気光学装置に代表される表示装置は、小型化かつ高精細化が要求されている。中でも液晶装置は、低消費電力化が実現され、携帯型の電子機器に搭載されることが多い。

ところで近年、エレクトロルミネセンス（electroluminescence：以下ＥＬと略す）素子を用いたＥＬ装置が注目されている。特に有機材料の薄膜により形成されたＥＬ素子を有する有機ＥＬ装置は、自発光型であるためバックライトが不要となり広視野角を実現する。また、液晶パネルと比較すると高速応答であるため、簡素な構成でカラー動画表示を容易に実現できるようになる。このような表示装置が例えば携帯電話機の表示部として搭載された場合、多階調化による色調豊富な画像表示が要求される。

一般に、画像表示を行うための駆動信号は、表示装置の表示特性に応じてガンマ補正が行われる。このガンマ補正は、ガンマ補正回路により行われる。液晶装置を例にとれば、ガンマ補正回路を用いることで、階調表示を行うための階調データに基づいて、最適な画素の透過率を実現するように補正された駆動電圧を出力できる。そしてこの駆動電圧に基づいてデータ線が駆動される。
特開２００１−２９０４５７号公報

ところで、有機ＥＬ素子等の自発光素子の階調特性（電圧・輝度特性）は、１画素を構成する色成分ごとに異なる。そのため、色成分ごとにガンマ補正を行う必要がある。抵抗素子を用いて所定の範囲の電圧を分圧した電圧を駆動電圧として出力する場合、ガンマ補正は、階調特性に応じて分圧して補正された複数の電圧の中から階調データに対応する駆動電圧を選択出力することで実現できる。

しかしながら、このようなガンマ補正を実現するガンマ補正回路を有機ＥＬ素子がマトリクス状に配列されたパネルのデータ線ごとに設ける場合、該データ線を駆動するデータ線駆動回路の出力ピッチに制限を設けることとなる。表示画像の高精細化には、データ線の配線ピッチを狭くすることが必要となるため、上述のようにガンマ補正回路を設けた場合、高精細化に対応したデータ線駆動回路を提供できなくなるという問題がある。また、それぞれのガンマ補正回路の抵抗素子に電流が流れ、低消費電力化を図ることができないという問題もある（例えば特許文献１の図１、図６参照）。

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、表示パネルのデータ線への出力ピッチの制限を設けることなく低消費電力化を図りながらガンマ補正を行うための基準電圧発生回路、データドライバ、表示装置及び電子機器を提供することにある。

上記課題を解決するために本発明は、階調データに対応して選択される基準電圧を含む複数の基準電圧を発生するための基準電圧発生回路であって、抵抗回路を有し、該抵抗回路の両端の電圧を抵抗分割した複数の抵抗分割ノードに複数の基準電圧を出力するガンマ補正抵抗回路と、前記抵抗回路の両端に、高電位側電圧及び低電位側電圧を供給する第１及び第２の電圧供給回路とを含み、前記第１及び第２の電圧供給回路が、１画素を構成する色成分ごとに用意された高電位側電圧及び低電位側電圧の少なくとも１つを、色成分ごとに切り替えて前記抵抗回路の両端に前記高電位側電圧及び低電位側電圧を供給し、前記ガンマ補正抵抗回路が、電気光学装置の第１及び第２のデータ線を駆動する第１及び第２の駆動部の入力として選択するための複数の基準電圧信号線の各基準電圧信号線に、色成分ごとに切り替えられる複数の基準電圧の各基準電圧を供給する基準電圧発生回路に関係する。

本発明においては、ガンマ補正抵抗回路の抵抗回路の両端に供給される高電位側電圧及び低電位側電圧が色成分ごとに切り替えられる。そのためガンマ補正抵抗回路が出力する複数の基準電圧が、色成分ごとに切り替えられることになる。これにより、階調特性が色成分ごとに異なる場合であっても、色成分ごとに適切なガンマ補正ができるようになる。

更に本発明においては、ガンマ補正抵抗回路が、電気光学装置の第１及び第２のデータ線を駆動する第１及び第２の駆動部に共用される複数の基準電圧信号線に対して、上記の複数の基準電圧を供給するようにしたので、データ線ごとに基準電圧発生回路を設ける必要がなくなり、該基準電圧発生回路を含むデータドライバのデータ線への出力ピッチに制限を設けなくて済む。従って、高精細化に対応したデータドライバへの提供に寄与できるようになる。

また、データ線ごとに基準電圧発生回路を設けた場合に比べて、本発明では１つの基準電圧発生回路を複数のデータ線への駆動に共用できるので、ガンマ補正のための抵抗回路に流れる消費電流を大幅に削減できるようになる。

また本発明に係る基準電圧発生回路では、前記ガンマ補正抵抗回路が、前記複数の抵抗分割ノードのうちいずれか２つの抵抗分割ノード間に挿入された補正スイッチ回路を含み、前記補正スイッチ回路が、直列に接続された抵抗素子とスイッチ素子とを有し、該補正スイッチ回路が挿入された前記抵抗分割ノード間を電気的に接続又は遮断することができる。

また本発明に係る基準電圧発生回路では、前記ガンマ補正抵抗回路が、複数の基準電圧のうち少なくとも１つの基準電圧を、色成分ごとに異ならせることができる。

本発明によれば、上記効果に加えて、補正スイッチ回路が挿入された抵抗分割ノード間の抵抗値を微調整できるようになるので、電気光学装置の表示特性や製造ばらつき、人間の眼の視認特性、色成分ごとに微調整できるようになる。従って、低消費電力化を実現しながら、良好な表示特性を実現する基準電圧発生回路を提供できる。

また本発明に係る基準電圧発生回路では、１画素を構成する色成分が、Ｒ成分、Ｇ成分及びＢ成分であり、Ｒ成分の高電位側電圧及び低電位側電圧の差がＧ成分の高電位側電圧及び低電位側電圧の差より大きく、かつＧ成分の高電位側電圧及び低電位側電圧の差がＢ成分の高電位側電圧及び低電位側電圧の差より大きくてもよい。

本発明によれば、Ｂ成分が発光を開始する電圧が最も高く印加電圧に応じて輝度の立ち上がりが急峻であり、Ｇ成分に比べてＲ成分の方が所定の輝度に達するまでの電圧範囲が広い階調特性を有する電気光学装置に好適なガンマ補正を実現するための基準電圧発生回路を提供できる。

また本発明に係る基準電圧発生回路では、１画素を構成する色成分が、Ｒ成分、Ｇ成分及びＢ成分であり、前記高電位側電圧は、Ｒ成分の高電位側電圧、Ｇ成分の高電位側電圧及びＢ成分の高電位側電圧のうち、Ｂ成分の高電位側電圧が最も低くてもよい。

本発明によれば、Ｂ成分が発光を開始する電圧が最も高く印加電圧に応じて輝度の立ち上がりが急峻である階調特性を有する電気光学装置に好適なガンマ補正を実現するための基準電圧発生回路を提供できる。

また本発明に係る基準電圧発生回路では、前記第１の電圧供給回路が、ボルテージフォロワ接続された演算増幅器を含み、該演算増幅器は、ｐチャネル型駆動トランジスタによりその出力が駆動されてもよい。

本発明においては、第１の電圧供給回路の出力の電位を引き下げるより、抵抗回路の一端を高電位側に引き上げる能力が必要とされる。そのため第１の電圧供給回路の出力の電位を引き下げる構成を有するいわゆるＡＢ級の演算増幅回路を採用する場合に比べて、無駄な電流経路を削減し、低消費電力化を図ることができる。

また本発明に係る基準電圧発生回路では、前記第２の電圧供給回路が、ボルテージフォロワ接続された演算増幅器を含み、該演算増幅器は、ｎチャネル型駆動トランジスタによりその出力が駆動されてもよい。

本発明においては、第２の電圧供給回路の出力の電位を引き上げるより、抵抗回路の他端を低電位側に引き下げる能力が必要とされる。そのため第２の電圧供給回路の出力の電位を引き上げる構成を有するいわゆるＡＢ級の演算増幅回路を採用する場合に比べて、無駄な電流経路を削減し、低消費電力化を図ることができる。

また本発明に係る基準電圧発生回路では、前記階調データが、１画素を構成する色成分ごとに時分割により多重化されており、前記第１及び第２の電圧供給回路が、前記階調データの各色成分の時分割タイミングごとに、各色成分の高電位側電圧及び低電位側電圧の少なくとも１つを切り替えて前記抵抗回路の両端に供給することができる。

本発明によれば、複数の基準電圧の中から階調データに対応した基準電圧を選択するための回路を、色成分ごとに設ける必要がなくなるため、該基準電圧発生回路を内蔵するデータドライバの構成を簡素化できる。

また本発明は、複数の走査線及び複数のデータ線を含む電気光学装置の前記複数のデータ線を階調データに基づいて駆動するためのデータドライバであって、上記のいずれか記載の基準電圧発生回路と、前記複数の基準電圧のうち、第１及び第２の階調データに対応した基準電圧を第１及び第２のデータ電圧として出力するデータ電圧生成回路と、前記第１のデータ電圧に基づいて前記第１のデータ線を駆動する第１の駆動部と、前記第２のデータ電圧に基づいて前記第２のデータ線を駆動する第２の駆動部とを含むデータドライバに関係する。

また本発明は、複数の走査線及び複数のデータ線を含む電気光学装置の前記複数のデータ線を階調データに基づいて駆動するためのデータドライバであって、上記記載の基準電圧発生回路と、１画素の各色成分の階調データを時分割して多重化する多重化回路と、前記複数の基準電圧のうち、前記多重化回路によって多重化された第１及び第２の階調データに対応した基準電圧を第１及び第２のデータ電圧として出力するデータ電圧生成回路と、前記第１のデータ電圧に基づいて前記第１のデータ線を駆動する第１の駆動部と、前記第２のデータ電圧に基づいて前記第２のデータ線を駆動する第２の駆動部とを含むデータドライバに関係する。

本発明によれば、電気光学装置のデータ線への出力ピッチの制限を設けることなく、低消費電力化を図りながらガンマ補正を行うデータドライバを提供できる。また、色成分ごとに階調特性が異なる場合であっても、色成分ごとに適切なガンマ補正を行い電気光学装置のデータ線を駆動するデータドライバを提供できる。

また本発明は、複数の走査線と、複数のデータ線と、前記複数の走査線及び前記複数のデータ線によって特定される複数の画素と、前記複数の走査線を走査する走査ドライバと、前記複数のデータ線を駆動する上記記載のデータドライバとを含む表示装置に関係する。

また本発明は、複数の走査線と、複数のデータ線と、各色成分データ線が１画素を構成する色成分ごとに設けられた複数の色成分データ線と、前記複数の走査線及び前記複数の色成分データ線によって特定される複数の画素と、前記複数の走査線を走査する走査ドライバと、前記複数のデータ線を駆動する上記記載のデータドライバと、各デマルチプレクサがデータ線ごとに設けられ、各デマルチプレクサが各データ線と該各データ線に対応する複数の色成分データ線のいずれかとを前記階調データの時分割タイミングに同期して電気的に接続する複数のデマルチプレクサとを含む表示装置に関係する。

また本発明に係る表示装置では、前記複数の画素の各画素が、エレクトロルミネセンス素子を含むことができる。

本発明によれば、データ線の配線ピッチを狭くして高精彩化を実現し、かつ色成分ごとに適切なガンマ補正を低消費電力で可能とする表示装置を提供できる。

また本発明は、上記のいずれか記載の表示装置を含む電子機器に関係する。

本発明によれば、色成分ごとに適切なガンマ補正を低消費電力で行って高精彩な画像を表示する表示装置を含む電子機器を提供できる。

以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。

１． 表示装置
図１に、本実施形態における表示装置の構成例のブロック図を示す。

本実施形態における表示装置１０は、表示パネル２０、走査線駆動回路（走査ドライバ）３０、データ線駆動回路（データドライバ）４０、表示コントローラ５０を含む。なお、表示装置１０にこれらのすべての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。

以下では、表示パネル２０が、有機ＥＬパネルであるものとして説明するが、本発明はこれに限定されるものではない。

表示パネル２０（広義には電気光学装置）は、複数の走査線（狭義にはゲート線）と、複数のデータ線（狭義にはソース線と）と、走査線及びデータ線により特定される画素を含む。

表示パネル２０は、低温ポリシリコン（Low Temperature Poly-Silicon：以下ＬＴＰＳと略す。）プロセスにより形成される。ＬＴＰＳプロセスによれば、スイッチ素子（例えば、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ））等を含む画素が形成されるパネル基板（例えばガラス基板）上に、スイッチ回路や駆動回路等を直接形成することができる。そのため、部品数を削減し、表示パネルの小型軽量化が可能となる。またＬＴＰＳでは、これまでのシリコンプロセスの技術を応用して、開口率を維持したまま画素の微細化を図ることができる。更にまたＬＴＰＳは、アモルファスシリコン（amorphous silicon：ａ−Ｓｉ）に比べて電荷の移動度が大きく、かつ寄生容量が小さいため、これまでのシリコンプロセスで形成された表示パネルでは実現できなかった表示駆動ができるようになる。

その中の１つとして、表示パネル２０は、データ線ごとに、パネル基板上に形成されたデマルチプレクサを含む。各デマルチプレクサは、データ線駆動回路４０によって色成分ごとに時分割で出力された駆動信号を、色成分ごとに設けられた色成分データ線に分配する。こうすることで、データ線駆動回路４０の出力ピッチに余裕を持たせることができる。この場合、表示パネル２０は、複数の走査線と、複数のデータ線と、複数の色成分データ線と、複数の画素（表示素子）と、複数のデマルチプレクサとを含むということができる。各色成分データ線は、１画素を構成する色成分ごとに設けられる。各画素は、複数の走査線のいずれか及び複数の色成分データ線のいずれかによって特定される。各デマルチプレクサは、データ線ごとに設けられる。そして各デマルチプレクサは、各データ線と該各データ線に対応する色成分数分の色成分データ線のいずれかとを階調データの時分割タイミングに同期して電気的に接続する。

このような表示パネル２０は、アクティブマトリクス基板（例えばガラス基板）に形成される。このアクティブマトリクス基板には、図１のＹ方向に複数配列されそれぞれＸ方向に伸びる走査線Ｇ_１〜Ｇ_Ｍ（Ｍは２以上の自然数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるデータ線Ｓ_１〜Ｓ_Ｎ（Ｎは２以上の自然数）とが配置されている。そして表示パネル２０は、各デマルチプレクサの入力に各データ線が接続されるデマルチプレクサＤＭＵＸ_１〜ＤＭＵＸ_Ｎを含む。各デマルチプレクサの出力は、１画素を構成する色成分ごとに設けられたＲ成分データ線、Ｇ成分データ線及びＢ成分データ線に接続される。従って、表示パネル２０は、Ｘ方向に複数配列されそれぞれＹ方向に伸びるＲ成分データ線ＲＳ_１〜ＲＳ_Ｎ、Ｇ成分データ線ＧＳ_１〜ＧＳ_Ｎ、及びＢ成分データ線ＢＳ_１〜ＢＳ_Ｎが配置されているということができる。

走査線Ｇ_Ｋ（１≦Ｋ≦Ｍ、Ｋは自然数）とＲ成分データ線ＲＳ_Ｌ（１≦Ｌ≦Ｎ、Ｌは自然数）、Ｇ成分データ線ＧＳＬ及びＢ成分データ線ＢＳＬとの交差点に対応する位置に、それぞれ画素（表示素子）ＤＥＲ_ＫＬ、ＤＥＧ_ＫＬ、ＤＥＢ_ＫＬが設けられている。

図２に、図１の画素ＤＥＲ_ＫＬ、ＤＥＧ_ＫＬ、ＤＥＢ_ＫＬの一例の電気的な等価回路を示す。各画素は、有機ＥＬ素子を有している。各画素の構成は同様で、有機ＥＬ素子の発光材が色成分ごとに異なる。

走査線Ｇ_ＫとＲ成分データ線ＲＳ_Ｌとの交差点に対応する位置に設けられた画素ＤＥＲ_ＫＬに着目すると、画素ＤＥＲ_ＫＬは、スイッチングトランジスタＳＴＦＴ_ＫＬＲと、駆動トランジスタＤＴＦＴ_ＫＬＲと、保持容量ＣＬ_ＫＬＲと、有機ＥＬ素子ＯＬＥＤ_ＫＬＲとを含む。

スイッチングトランジスタＳＴＦＴ_ＫＬＲのゲートは、走査線Ｇ_Ｋに接続される。スイッチングトランジスタＳＴＦＴ_ＫＬＲのソースは、Ｒ成分データ線ＲＳ_Ｌに接続される。スイッチングトランジスタＳＴＦＴ_ＫＬＲのドレインは、駆動トランジスタＤＴＦＴ_ＫＬＲのゲートに接続される。駆動トランジスタＤＴＦＴ_ＫＬＲのソース（ドレイン）には、所与の高電位側電源電圧ＶＤＤが供給される。駆動トランジスタＤＴＦＴ_ＫＬＲのドレイン（ソース）には、有機ＥＬ素子ＯＬＥＤ_ＫＬＲの陽極（アノード電極）が接続される。有機ＥＬ素子ＯＬＥＤ_ＫＬＲの陰極（カソード電極）には、接地電源電圧ＶＳＳが供給される。保持容量ＣＬ_ＫＬＲは、駆動トランジスタＤＴＦＴ_ＫＬＲのゲートと、接地電源電圧ＶＳＳが供給される電源線との間に挿入される。

選択された走査線Ｇ_Ｋに走査電圧が印加され、スイッチングトランジスタＳＴＦＴ_ＫＬＲがオンになると、保持容量ＣＬ_ＫＬＲの一端にＲ成分データ線ＲＳ_Ｌのデータ電圧が印加される。従って、保持容量ＣＬ_ＫＬＲは、Ｒ成分データ線ＲＳ_Ｌのデータ電圧に対応した電荷を充電する。

このとき駆動トランジスタＤＴＦＴ_ＫＬＲのゲートには、Ｒ成分データ線ＲＳ_Ｌのデータ電圧が印加される。従って、駆動トランジスタＤＴＦＴ_ＫＬＲがオンとなり、有機ＥＬ素子ＯＬＥＤ_ＫＬＲの順方向に電圧が供給される。そして、スイッチングトランジスタＳＴＦＴ_ＫＬＲがオフになった後も、駆動トランジスタＤＴＦＴ_ＫＬＲのゲートには、保持容量ＣＬ_ＫＬＲの一端の電圧が印加されるので、有機ＥＬ素子ＯＬＥＤ_ＫＬＲの順方向に電圧が供給され続ける。

図３に、有機ＥＬ素子ＯＬＥＤ_ＫＬＲの構造の説明図を示す。

有機ＥＬ素子ＯＬＥＤ_ＫＬＲは、ガラス基板６０に、データ線として設けられる陽極６２となる透明電極（例えばＩＴＯ（Indium Thin Oxide））が形成される。陽極６２の上方には、走査線として設けられる陰極６４が形成される。そして、陽極６２と陰極６４との間に、発光層等を含む有機層が形成される。

有機層は、陽極６２の上面に形成された正孔輸送層６６と、正孔輸送層６６の上面に形成された発光層６８と、発光層６８と陰極６４との間に形成された電子輸送層７０とを有する。

データ線と走査線との間の電位差を与えると、即ち陽極６２と陰極６４との間に電位差を与えると、陽極６２からの正孔と陰極６４からの電子とが発光層６８内で再結合する。このとき発生したエネルギーにより発光層６８の分子が励起状態となり、基底状態に戻るときに放出されるエネルギーが光となる。この光は、透明電極で形成された陽極６２とガラス基板６０とを通る。

こうして発光層６８からの発光色を、色成分ごとに変えることでカラーの画像を表示できるようになる。

図１において、走査線駆動回路３０は、表示パネル２０の走査線Ｇ_１〜Ｇ_Ｍを走査（順次駆動）する。

一方、データ線駆動回路４０は、階調データに基づいて表示パネル２０のデータ線Ｓ_１〜Ｓ_Ｎを駆動する。このときデータ線駆動回路４０は、色成分ごとに時分割で多重化された駆動信号を用いて、各データ線を駆動する。

表示コントローラ５０は、図示しない中央処理装置（Central Processing Unit：ＣＰＵ）等のホストにより設定された内容に従って、走査線駆動回路３０及びデータ線駆動回路４０を制御する。より具体的には、表示コントローラ５０は、走査線駆動回路３０及びデータ線駆動回路４０に対しては、例えば動作モードの設定や内部で生成した垂直同期信号や水平同期信号の供給を行う。

このような構成の表示装置１０は、表示コントローラ５０の制御の下、外部から供給される階調データに基づいて、走査線駆動回路３０及びデータ線駆動回路４０が協調して表示パネル２０を駆動する。

なお、図１では、表示装置１０が表示コントローラ５０を含む構成になっているが、表示コントローラ５０を表示装置１０の外部に設けてもよい。或いは、表示コントローラ５０と共にホストを表示装置１０に含めるようにしてもよい。また、走査線駆動回路３０、データ線駆動回路４０、及び表示コントローラ５０の一部又は全部を表示パネル２０上に形成してもよい。

また図１において、走査線駆動回路３０及びデータ線駆動回路４０を集積化して、半導体装置（集積回路、ＩＣ）として表示ドライバを構成してもよい。またこの表示ドライバが、表示コントローラ５０を内蔵してもよい。

１．１ 走査線駆動回路
図４に、図１の走査線駆動回路３０の構成例を示す。

走査線駆動回路３０は、シフトレジスタ３２、出力バッファ３４を含む。

シフトレジスタ３２は、各走査線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ３２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯをフリップフロップに保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。ここで入力されるイネーブル入出力信号ＥＩＯは、表示コントローラ５０から供給される垂直同期信号である。

出力バッファ３４は、シフトレジスタ３２からのシフト出力をバッファリングして走査線に出力し、走査線を駆動する。

１．２ データ線駆動回路
図５に、図１のデータ線駆動回路４０の構成例のブロック図を示す。以下では、説明の便宜上、１画素の階調データが１８ビット（各色成分の階調データが６ビット）であるものとして説明するが、これに限定されるものではない。

データ線駆動回路（データドライバ）４０は、シフトレジスタ４１、データラッチ４２、ラインラッチ４３、多重化回路４４、ＤＡＣ（Digital-to-Analog Converter）（広義にはデータ電圧生成回路）４５、基準電圧発生回路４６、出力バッファ４７を含む。

シフトレジスタ４１は、各データ線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ４１は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯを保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。

データラッチ４２には、表示コントローラ５０から１８ビット（６ビット（階調データ）×３（ＲＧＢ各色））単位で階調データ（ＤＩＯ）が入力される。データラッチ４２は、この階調データ（ＤＩＯ）を、シフトレジスタ４１の各フリップフロップで順次シフトされたイネーブル入出力信号ＥＩＯに同期してラッチする。

ラインラッチ４３は、表示コントローラ５０から供給される水平同期信号ＬＰに同期して、データラッチ４２でラッチされた１水平走査単位の階調データをラッチする。

多重化回路４４は、１画素を構成するＲ成分、Ｇ成分及びＢ成分の各階調データを時分割で多重化した多重化データを生成する。多重化回路４４の時分割タイミングは、１水平走査期間内にＲ成分、Ｇ成分及びＢ成分の各階調データが時分割されるように設定される。

ＤＡＣ４５は、各データ線に供給すべきアナログのデータ電圧（広義には駆動電圧）を生成する。具体的にはＤＡＣ４５は、多重化回路４４からのデジタルの多重化データに基づいて、基準電圧発生回路４６からの複数の基準電圧のいずれかを選択し、多重化データに含まれるデジタルの階調データに対応するアナログのデータ電圧を出力する。

基準電圧発生回路４６は、複数の基準電圧を発生する。これらの複数の基準電圧はデータ線ごとに共用される。即ち、データ線ごとに多重化データに含まれるデジタルの階調データに対応するアナログのデータ電圧を、基準電圧発生回路４６からの複数の基準電圧の中から選択する。

出力バッファ４７は、ＤＡＣ４５からのデータ電圧をバッファリングしてデータ線に出力し、データ線を駆動する。具体的には、出力バッファ４７は、データ線ごとに設けられたボルテージフォロワ接続の演算増幅回路（広義には駆動部）を含み、これらの各演算増幅回路が、ＤＡＣ４７からのデータ電圧をインピーダンス変換して、各データ線に出力する。

図６に、図５のシフトレジスタ４１、データラッチ４２及びラインラッチ４３の構成例の回路図を示す。

シフトレジスタ４１は、第１〜第ＮのＤＦＦ２−１〜２−Ｎを有する。以下では、第ｉ（１≦ｉ≦Ｎ、ｉは整数）のＤＦＦ２−ｉを、ＤＦＦ２−ｉと表す。シフトレジスタ４１では、ＤＦＦ２−１〜ＤＦＦ２−Ｎが直列に接続されて構成される。即ち、ＤＦＦ２−ｊ（１≦ｊ≦Ｎ−１、ｊは整数）のデータ出力端子Ｑが、次段のＤＦＦ２−（ｊ＋１）のデータ入力端子Ｄに接続される。

ＤＦＦ２−１〜ＤＦＦ２−Ｎのデータ出力端子Ｑからはシフト出力ＳＦＯ１〜ＳＦＯＮが出力される。ＤＦＦ２−１のデータ入力端子Ｄには、イネーブル入出力信号ＥＩＯが入力される。また、ＤＦＦ２−１〜ＤＦＦ２−Ｎのクロック入力端子Ｃには、共通にクロック信号（ドットクロック）ＣＬＫが入力される。

データラッチ４２は、第１〜第Ｎのラッチ用ＤＦＦを有する。以下では、第ｉ（１≦ｉ≦Ｎ、ｉは整数）のラッチ用ＤＦＦを、ＬＤＦＦｉと表す。但し、ＬＤＦＦは、クロック入力端子Ｃへの入力信号の立ち下がりで、データ入力端子Ｄへの入力信号を保持する。また、ＬＤＦＦは、１画素を構成する階調データのビット数分のデータを保持する。即ち、各ＬＤＦＦのデータ入力端子Ｄには、Ｒ成分用の階調データのビット数６、Ｇ成分用の階調データのビット数６、及びＢ成分用の階調データのビット数６の総和である１８ビットのデータが入力される。そして、ＬＤＦＦｉのクロック入力端子Ｃには、シフトレジスタ４１からのシフト出力ＳＦＯｉが供給される。ラッチデータＬＡＴｉは、ＬＤＦＦｉのデータ出力端子Ｑのデータである。ＬＤＦＦ１〜ＬＤＦＦＮのデータ入力端子Ｄには、階調データＤＩＯをクロック信号ＣＬＫの立ち下がりに同期させた階調ラッチデータが、共通に入力される。

ラインラッチ４３は、第１〜第Ｎのラインラッチ用ＤＦＦを有する。以下では、第ｉ（１≦ｉ≦Ｎ、ｉは整数）のラインラッチ用ＤＦＦを、ＬＬＤＦＦｉと表す。但し、ＬＬＤＦＦｉは、１画素を構成する階調データのビット数分のデータを保持する。そして、ＬＬＤＦＦｉのクロック入力端子Ｃには、水平同期信号ＬＰが供給される。ラインラッチデータＬＬＡＴｉは、ＬＬＤＦＦｉのデータ出力端子Ｑのデータである。ＬＬＤＦＦｉのデータ入力端子Ｄには、ＬＤＦＦｉのデータ出力端子Ｑが接続される。

なおＤＦＦ１−１〜ＤＦＦ１−Ｎ、ＬＤＦＦ１〜ＬＤＦＦＮ、ＬＬＤＦＦ１〜ＬＬＤＦＦＮは、図示しない反転リセット信号によって初期化される。

図７に、図６のシフトレジスタ４１、データラッチ４２の動作例のタイミング図を示す。

データラッチ４２には、階調データＤＩＯとして、Ｒ成分用の階調データ、Ｇ成分用の階調データ及びＢ成分用の階調データを単位とした１画素分の階調データが、クロック信号ＣＬＫに同期して順次供給される。

そして、階調データＤＩＯの先頭位置に対応して、イネーブル入出力信号ＥＩＯがＨレベルとなる。このときシフトレジスタ４１では、イネーブル入出力信号ＥＩＯのシフト動作が行われる。即ち、シフトレジスタ４１は、イネーブル入出力信号ＥＩＯをクロック信号ＣＬＫの立ち上がりで取り込む。そしてシフトレジスタ４１は、クロック信号ＣＬＫの立ち上がりに同期してシフトされたパルスを、各段のシフト出力ＳＦＯ１〜ＳＦＯＮとして順次出力する。

データラッチ４２は、シフトレジスタ４１の各段のシフト出力の立ち下がりエッジで、階調ラッチデータを取り込む。その結果、データラッチ４２は、ＬＤＦＦ１、ＬＤＦＦ２、・・・の順に、階調ラッチデータを取り込む。ＬＤＦＦ１〜ＬＤＦＦＮに取り込まれた階調データは、ラッチデータＬＡＴ１〜ＬＡＴＮとして出力される。

ラインラッチ４３は、データラッチ４２に取り込まれたデータを、一水平走査期間ごとにラッチする。こうしてラインラッチ４３にラッチされた一水平走査分の階調データは、多重化回路４４に供給される。

図８に、図６の多重化回路４４、ＤＡＣ４５及び出力バッファ４７の構成例を示す。図８では、ラインラッチデータＬＬＡＴＬ、ＬＬＡＴ（Ｌ＋１）が供給されるデータ線Ｓ_Ｌ、Ｓ_Ｌ＋１のみを示しているが、他のデータ線も同様である。

ここで、ラインラッチデータＬＬＡＴＬは、６ビットのＲ成分用の階調データＲ_ＬＤ、６ビットのＧ成分用の階調データＧ_ＬＤ、６ビットのＢ成分用の階調データＢ_ＬＤを含む。同様に、ラインラッチデータＬＬＡＴ（Ｌ＋１）は、６ビットのＲ成分用の階調データＲ_Ｌ＋１Ｄ、６ビットのＧ成分用の階調データＧ_Ｌ＋１Ｄ、６ビットのＢ成分用の階調データＢ_Ｌ＋１Ｄを含む。

多重化回路４４は、Ｒ成分選択信号Ｒｓｅｌ、Ｇ成分選択信号Ｇｓｅｌ及びＢ成分選択信号Ｂｓｅｌに基づいて、データ線ごとに多重化データを生成する。より具体的には、多重化回路４４は、データ線ごとに多重化スイッチＭＵＬＳＷ_１〜ＭＵＬＳＷ_Ｎを含む。図８では、データ線Ｓ_Ｌに対応して設けられた多重化スイッチＭＵＬＳＷ_Ｌが、Ｒ成分選択信号Ｒｓｅｌ、Ｇ成分選択信号Ｇｓｅｌ及びＢ成分選択信号Ｂｓｅｌに基づいて、Ｒ成分用の階調データＲ_ＬＤ、Ｇ成分用の階調データＧ_ＬＤ、及びＢ成分用の階調データＢ_ＬＤを多重化した６ビットの多重化データＭＵＬＤ_Ｌを生成する。同様に、データ線Ｓ_Ｌ＋１に対応して設けられた多重化スイッチＭＵＬＳＷ_Ｌ＋１が、Ｒ成分選択信号Ｒｓｅｌ、Ｇ成分選択信号Ｇｓｅｌ及びＢ成分選択信号Ｂｓｅｌに基づいて、Ｒ成分用の階調データＲ_Ｌ＋１Ｄ、Ｇ成分用の階調データＧ_Ｌ＋１Ｄ、及びＢ成分用の階調データＢ_Ｌ＋１Ｄを多重化した６ビットの多重化データＭＵＬＤ_Ｌ＋１を生成する。

ＤＡＣ４５は、データ線ごとに設けられた基準電圧選択ＲＯＭ（Read Only Memory）回路ＶＳＥＬ_１〜ＶＳＥＬ_Ｎを含む。図８では、データ線Ｓ_Ｌに対応して設けられた基準電圧選択ＲＯＭ回路ＶＳＥＬ_Ｌが、多重化データＭＵＬＤ_Ｌに基づいて、色成分ごとに、基準電圧発生回路４６からの複数の基準電圧の中から１つの基準電圧を選択する。即ち、基準電圧選択ＲＯＭ回路ＶＳＥＬ_Ｌは、多重化データＭＵＬＤ_Ｌに多重化されたＲ成分用の階調データＲ_ＬＤに基づいて、複数の基準電圧の中から１つの基準電圧を選択する。同様に、基準電圧選択ＲＯＭ回路ＶＳＥＬ_Ｌは、多重化データＭＵＬＤ_Ｌに多重化されたＧ成分用の階調データＧ_ＬＤに基づいて、複数の基準電圧の中から１つの基準電圧を選択する。更に基準電圧選択ＲＯＭ回路ＶＳＥＬ_Ｌは、多重化データＭＵＬＤ_Ｌに多重化されたＢ成分用の階調データＢ_ＬＤに基づいて、複数の基準電圧の中から１つの基準電圧を選択する。

各色成分の階調データのビット数が６であるため、基準電圧発生回路４６は、６４（＝２^６）種類の基準電圧Ｖ０〜Ｖ６３を発生する。そして基準電圧発生回路４６は、多重化データＭＵＬＤ_１〜ＭＵＬＤ_Ｎの各色成分の階調データの時分割タイミングに応じて、Ｒ成分用の複数の基準電圧Ｖ０Ｒ〜Ｖ６３Ｒ、Ｇ成分用の複数の基準電圧Ｖ０Ｇ〜Ｖ６３Ｇ及びＢ成分用の複数の基準電圧Ｖ０Ｂ〜Ｖ６３Ｂのいずれかを複数の基準電圧Ｖ０〜Ｖ６３として出力するようになっている。

出力バッファ４７は、データ線ごとに設けられた複数の演算増幅回路ＯＰＣ_１〜ＯＰＣ_Ｌを含む。図８では、演算増幅回路ＯＰＣ_Ｌは、基準電圧選択ＲＯＭ回路ＶＳＥＬ_Ｌの出力のデータ電圧ＤＰ_Ｌに基づいてデータ線Ｓ_Ｌを駆動する。

図９に、図８の基準電圧選択ＲＯＭ回路ＶＳＥＬ_Ｌの構成例の模式的な説明図を示す。図９では、基準電圧選択ＲＯＭ回路ＶＳＥＬ_Ｌの構成を示すが、基準電圧選択ＲＯＭ回路ＶＳＥＬ_１〜ＶＳＥＬ_Ｎは同様の構成を有している。

基準電圧選択ＲＯＭ回路ＶＳＥＬ_Ｌには、６ビットの多重化データＭＵＬＤ_Ｌである正転データＤ５〜Ｄ０と、該正転データＤ５〜Ｄ０の各ビットを反転した反転データＸＤ５〜ＸＤ０が入力される。そして、正転データＤ５〜Ｄ０及び反転データＸＤ５〜ＸＤ０の各ビットのパターンに応じて、基準電圧Ｖ０〜Ｖ６３が供給される６４本の基準電圧信号線のうちいずれか１つと、データ電圧ＤＰ_Ｌが供給される信号線とが電気的に接続されるようになっている。

例えばトランジスタ素子Ｑ１のゲートに正転データＤ５を供給し、該トランジスタ素子Ｑ１のソースに、基準電圧Ｖ６３が供給される階調電圧信号線を接続する。そしてトランジスタＱ１のドレインに、トランジスタＱ２のソースを接続する。該トランジスタＱ２のゲートには反転データＸＤ５が供給され、該トランジスタＱ２のドレインには図示しないトランジスタＱ３のソースを接続する。しかしながら、トランジスタＱ２はイオン注入によってチャネル領域を形成しておき常時オン状態となるようにする。こうして基準電圧選択ＲＯＭ回路ＶＳＥＬ_Ｌを構成することで、正転データＤ５〜Ｄ０及び反転データＸＤ５〜ＸＤ０に基づいていずれか１つの基準電圧がデータ電圧ＤＰ_Ｌとして出力できる。

図１０に、基準電圧選択ＲＯＭ回路ＶＳＥＬ_Ｌの動作例のタイミング図を示す。ここでは、基準電圧選択ＲＯＭ回路ＶＳＥＬ_Ｌの動作例を示しているが、他の基準電圧選択ＲＯＭ回路の動作も同様である。

Ｒ成分選択信号Ｒｓｅｌによって規定されるＲ成分選択期間では、Ｒ成分用の基準電圧Ｖ０Ｒ〜Ｖ６３Ｒが基準電圧Ｖ０〜Ｖ６３として基準電圧選択ＲＯＭ回路ＶＳＥＬ_Ｌに供給される。Ｇ成分選択信号Ｇｓｅｌによって規定されるＧ成分選択期間では、Ｇ成分用の基準電圧Ｖ０Ｇ〜Ｖ６３Ｇが基準電圧Ｖ０〜Ｖ６３として基準電圧選択ＲＯＭ回路ＶＳＥＬ_Ｌに供給される。Ｂ成分選択信号Ｂｓｅｌによって規定されるＢ成分選択期間では、Ｂ成分用の基準電圧Ｖ０Ｂ〜Ｖ６３Ｂが基準電圧Ｖ０〜Ｖ６３として基準電圧選択ＲＯＭ回路ＶＳＥＬ_Ｌに供給される。

そしてＲ成分選択期間では、Ｒ成分用の基準電圧Ｖ０Ｒ〜Ｖ６３Ｒの中から、Ｒ成分用の階調データＲ_ＬＤに対応したいずれか１つの基準電圧が選択されて、該基準電圧に基づいてデータ線Ｓ_Ｌが駆動される。Ｇ成分選択期間では、Ｇ成分用の基準電圧Ｖ０Ｇ〜Ｖ６３Ｇの中から、Ｇ成分用の階調データＧ_ＬＤに対応したいずれか１つの基準電圧が選択されて、該基準電圧に基づいてデータ線Ｓ_Ｌが駆動される。Ｂ成分選択期間では、Ｂ成分用の基準電圧Ｖ０Ｂ〜Ｖ６３Ｂの中から、Ｂ成分用の階調データＢ_ＬＤに対応したいずれか１つの基準電圧が選択されて、該基準電圧に基づいてデータ線Ｓ_Ｌが駆動される。

このように基準電圧選択ＲＯＭ回路ＶＳＥＬ_Ｌには、多重化データＭＵＬＤ_Ｌの各色成分の階調データの時分割タイミングに合わせて、各色成分の６４種類の基準電圧Ｖ０〜Ｖ６３が切り替えられて供給される。そして、基準電圧選択ＲＯＭ回路ＶＳＥＬ_Ｌは、多重化データＭＵＬＤ_Ｌの各色成分の階調データの時分割タイミングに合わせて電位が変化するデータ電圧ＤＰ_Ｌを出力できる。

２． 基準電圧発生回路
図１１に、各色成分の有機ＥＬ素子の電圧・輝度特性の一例を示す。図１１では、横軸が有機ＥＬ素子の印加電圧、縦軸が該有機ＥＬ素子の発光輝度であり、色成分ごとに有機ＥＬ素子の印加電圧と発光輝度との関係を示している。

図１１に示すように、同じ印加電圧であっても、色成分ごとに輝度が異なる。そのため、図１１に示す電圧・輝度特性を有する有機ＥＬ素子を画素に含むパネルを駆動する場合、異なる色成分同士で同じ階調データであっても、色成分ごとに異なるデータ電圧を生成する必要がある。従って、この場合、基準電圧発生回路が、色成分ごとに基準電圧を変更する必要がある。

また図１１から明らかなように、Ｂ成分は、Ｒ成分及びＧ成分と異なり、発光を開始する電圧が高い。そしてＢ成分は、一旦発光を開始すると、Ｒ成分及びＧ成分より大きな輝度が得られるようになる。このような電圧・輝度特性（階調特性）を考慮に入れて、本実施形態における基準電圧発生回路は、色成分ごとに異なる複数の基準電圧を発生できる。

以下、本実施形態における基準電圧発生回路について詳細に説明する。

図１２に、本実施形態における基準電圧発生回路の構成例のブロック図を示す。

図１２に示す基準電圧発生回路１００は、図５に示す基準電圧発生回路４６として用いることができる。基準電圧発生回路１００は、ガンマ補正抵抗回路１１０と、高電位側電圧生成回路（第１の電圧供給回路）１２０と、低電位側電圧供給回路（第２の電圧供給回路）１３０とを含む。

図１３に、図１２のガンマ補正抵抗回路１１０の構成例の回路図を示す。

ガンマ補正抵抗回路１１０は、抵抗回路１１２を有する。抵抗回路１１２の両端には、高電位側電圧ＶＨ及び低電位側電圧ＶＬが供給される。そして、抵抗回路１１２は、各基準電圧が抵抗回路１１２の両端の電圧を抵抗分割して生成される複数の基準電圧を生成する。抵抗回路１１２の複数の抵抗分割ノードの各抵抗分割ノードには、各基準電圧信号線が接続されており、各基準電圧が各基準電圧信号線に出力される。

図１２において、高電位側電圧供給回路１２０は、抵抗回路１１２の高電位側電圧ＶＨを供給する。そして高電位側電圧供給回路１２０は、１画素を構成する色成分ごとに高電位側電圧ＶＨを切り替えて抵抗回路１１２の一端に該高電位側電圧ＶＨを供給する。

低電位側電圧供給回路１３０は、抵抗回路１１２の低電位側電圧ＶＬを供給する。そして低電位側電圧供給回路１３０は、１画素を構成する色成分ごとに低電位側電圧ＶＬを切り替えて抵抗回路１１２の一端に該低電位側電圧ＶＬを供給する。

なお本実施形態では、高電位側電圧供給回路１２０及び低電位側電圧供給回路１３０は、１画素を構成する色成分ごとに高電位側電圧及び低電位側電圧の少なくとも１つを切り替えることができればよい。

こうしてガンマ補正抵抗回路１１０が、６４種類の基準電圧Ｖ０〜Ｖ６３を生成し、該基準電圧Ｖ０〜Ｖ６３をデータ線ごとに設けれた図９の構成の各基準電圧選択ＲＯＭに供給する。即ち、表示パネル（電気光学装置）２０のデータ線Ｓ_Ｌ、Ｓ_Ｌ＋１（第１及び第２のデータ線）を駆動する演算増幅回路ＯＰＣ_Ｌ、ＯＰＣ_Ｌ＋１（第１及び第２の駆動部）が駆動するための電圧を選択するための複数の基準電圧信号線に、色成分ごとに切り替えられる複数の基準電圧を出力するということができる。

更に本実施形態では、階調データが、１画素を構成する色成分ごとに時分割により多重化されており、高電位側電圧供給回路１２０及び低電位側電圧供給回路１３０が、階調データの各色成分の時分割タイミングごとに、各色成分の高電位側電圧及び低電位側電圧の少なくとも１つを切り替えて抵抗回路１１２の両端に供給できる。

図１３では、ガンマ補正抵抗回路１１０は、抵抗回路１１２に加えて、更に少なくとも１つの補正スイッチ回路を含むことができる。この補正スイッチ回路は、抵抗回路１１２の複数の抵抗分割ノードのうちいずれか２つの抵抗分割ノード間に挿入される。この補正スイッチ回路は、直列に接続された抵抗素子とスイッチ素子とを有する。そして、該補正スイッチ回路が挿入された抵抗分割ノード間を電気的に接続又は遮断する。この補正スイッチ回路を用いることで、複数の基準電圧のうち少なくとも１つの基準電圧を、色成分ごとに異ならせることができる。

なお図１３では、ガンマ補正抵抗回路１１０が、複数の補正スイッチ回路を含んでいる。より具体的には、ガンマ補正抵抗回路１１０が、マトリクス状に設けられた複数の補正スイッチ回路を含むということができる。

更に具体的には、ガンマ補正抵抗回路１１０は、抵抗回路１１２の各抵抗分割ノード間に接続された複数の補正スイッチ回路ＡＳＷ１−１〜１−４、・・・、ＡＳＷ６２−１〜６２−４、ＡＳＷ６３−１〜６３−４を含む。ここで例えば補正スイッチ回路ＡＳＷ１−１〜１−４は、基準電圧Ｖ０、Ｖ１を供給する２つの基準電圧信号線に接続された２つの抵抗分割ノード間に挿入される。また補正スイッチ回路ＡＳＷ６２−１〜６２−４は、基準電圧Ｖ６１、Ｖ６２を供給する２つの基準電圧信号線に接続された２つの抵抗分割ノード間に挿入される。同様に補正スイッチ回路ＡＳＷ６３−１〜６３−４は、基準電圧Ｖ６２、Ｖ６３を供給する２つの基準電圧信号線に接続された２つの抵抗分割ノード間に挿入される。そして補正スイッチ回路ＡＳＷ１−１〜１−４のスイッチ素子は、補正スイッチ制御信号ｃ１−１〜ｃ１−４によってオンオフ制御される。同様に、補正スイッチ回路ＡＳＷ６２−１〜６２−４のスイッチ素子は、補正スイッチ制御信号ｃ６２−１〜ｃ６２−４によってオンオフ制御され、補正スイッチ回路ＡＳＷ６３−１〜６３−４のスイッチ素子は、補正スイッチ制御信号ｃ６３−１〜ｃ６３−４によってオンオフ制御される。

そして本実施形態では、上述の補正スイッチ制御信号により、色成分ごとに、抵抗回路１１２の抵抗分割ノード間の抵抗分割比を異ならせることができる。

同一の抵抗分割ノード間に接続される複数の補正スイッチ回路のそれぞれの抵抗素子の抵抗値は同一であってもよいし、所定の比で抵抗値を互いに異ならせるようにしてもよい（例えば１：２：４：８）。本実施形態では、抵抗回路１１２の各抵抗分割ノード間の抵抗値は、次の関係を有することが望ましい。

図１４に、アクティブマトリクス型の表示パネルの画素の等価回路を示す。図１４では、図２の画素ＤＥＲ_ＫＬのみを示している。

一般に、有機ＥＬ素子ＯＬＥＤ_ＫＬＲの輝度が、その消費電力に比例して大きくなることが知られている。ここで消費電力は、有機ＥＬ素子ＯＬＥＤ_ＫＬＲに流れる電流をＩとするとＩ^２に比例する。従って有機ＥＬ素子ＯＬＥＤ_ＫＬＲの輝度は、図１４の駆動トランジスタＤＴＦＴ_ＫＬＲのドレイン電流Ｉｄの２乗に比例するということができる。

駆動トランジスタＤＴＦＴ_ＫＬＲのゲート電圧をＶｇ、閾値電圧をＶｔｈとすると、飽和領域にあるトランジスタのドレイン電流Ｉｄは（Ｖｇ−Ｖｔｈ）^２に比例する。即ち、駆動トランジスタＤＴＦＴ_ＫＬＲのゲート電圧Ｖｇと、有機ＥＬ素子ＯＬＥＤ_ＫＬＲの輝度とが、ほぼ線形関係にあると考えることができる。駆動トランジスタＤＴＦＴ_ＫＬＲのゲート電圧Ｖｇは、Ｒ成分データ線ＲＳ_Ｌのデータ電圧にほぼ等しいため、該データ電圧がその中から選択される複数の基準電圧Ｖ０〜Ｖ６３の各基準電圧間がほぼ線形関係を有していればよい。この場合、抵抗回路１１２の各抵抗分割ノード間の抵抗値を同一にすることで実現できる。そして、表示パネルの特性、表示パネルの製造ばらつきや人間の眼の視認特性に応じて、図１３に示す補正スイッチ回路により各基準電圧を微調整することが望ましい。

以上のように、本実施形態における基準電圧発生回路１００を図１４に示す画素を有するパネルを駆動するデータ線駆動回路に適用する場合には、抵抗回路１１２の各抵抗分割ノード間の抵抗値が同一であることが望ましい。

なお本実施形態における基準電圧発生回路１００は、このような抵抗回路１１２の各抵抗分割ノード間の抵抗値に限定されず、いわゆる有機ＥＬ素子を有する単純マトリクス型の表示パネルを駆動するデータ線駆動回路に適用することもできることは言うまでもない。

図１２において、セレクタ１４０は、補正スイッチ制御信号ｃ１−１〜ｃ１−４、・・・、ｃ６２−１〜ｃ６２−４、ｃ６３−１〜ｃ６３−４を生成する。そしてセレクタ１４０は、色成分ごとに補正スイッチ制御信号ｃ１−１〜ｃ１−４、・・・、ｃ６２−１〜ｃ６２−４、ｃ６３−１〜ｃ６３−４を出力できる。

より具体的には、セレクタ１４０には、Ｒ成分用の補正スイッチ制御信号ｃ１−１Ｒ〜ｃ１−４Ｒ、・・・、ｃ６２−１Ｒ〜ｃ６２−４Ｒ、ｃ６３−１Ｒ〜ｃ６３−４Ｒ、Ｇ成分用の補正スイッチ制御信号ｃ１−１Ｇ〜ｃ１−４Ｇ、・・・、ｃ６２−１Ｇ〜ｃ６２−４Ｇ、ｃ６３−１Ｇ〜ｃ６３−４Ｇ、及びＢ成分用の補正スイッチ制御信号ｃ１−１Ｂ〜ｃ１−４Ｂ、・・・、ｃ６２−１Ｂ〜ｃ６２−４Ｂ、ｃ６３−１Ｂ〜ｃ６３−４Ｂが供給される。そして、セレクタ１４０は、Ｒ成分選択信号Ｒｓｅｌがアクティブのとき、Ｒ成分用の補正スイッチ制御信号ｃ１−１Ｒ〜ｃ１−４Ｒ、・・・、ｃ６２−１Ｒ〜ｃ６２−４Ｒ、ｃ６３−１Ｒ〜ｃ６３−４Ｒを、補正スイッチ制御信号ｃ１−１〜ｃ１−４、・・・、ｃ６２−１〜ｃ６２−４、ｃ６３−１〜ｃ６３−４として出力する。セレクタ１４０は、Ｇ成分選択信号Ｇｓｅｌがアクティブのとき、Ｇ成分用の補正スイッチ制御信号ｃ１−１Ｇ〜ｃ１−４Ｇ、・・・、ｃ６２−１Ｇ〜ｃ６２−４Ｇ、ｃ６３−１Ｇ〜ｃ６３−４Ｇを、補正スイッチ制御信号ｃ１−１〜ｃ１−４、・・・、ｃ６２−１〜ｃ６２−４、ｃ６３−１〜ｃ６３−４として出力する。セレクタ１４０は、Ｂ成分選択信号Ｂｓｅｌがアクティブのとき、Ｂ成分用の補正スイッチ制御信号ｃ１−１Ｂ〜ｃ１−４Ｂ、・・・、ｃ６２−１Ｂ〜ｃ６２−４Ｂ、ｃ６３−１Ｂ〜ｃ６３−４Ｂを、補正スイッチ制御信号ｃ１−１〜ｃ１−４、・・・、ｃ６２−１〜ｃ６２−４、ｃ６３−１〜ｃ６３−４として出力する。

Ｒ成分用の補正スイッチ制御信号ｃ１−１Ｒ〜ｃ１−４Ｒ、・・・、ｃ６２−１Ｒ〜ｃ６２−４Ｒ、ｃ６３−１Ｒ〜ｃ６３−４Ｒは、Ｒ成分用ガンマ補正設定レジスタ１５０−Ｒの設定値に基づいて生成される。Ｇ成分用の補正スイッチ制御信号ｃ１−１Ｇ〜ｃ１−４Ｇ、・・・、ｃ６２−１Ｇ〜ｃ６２−４Ｇ、ｃ６３−１Ｇ〜ｃ６３−４Ｇは、Ｇ成分用ガンマ補正設定レジスタ１５０−Ｇの設定値に基づいて生成される。Ｂ成分用の補正スイッチ制御信号ｃ１−１Ｂ〜ｃ１−４Ｂ、・・・、ｃ６２−１Ｂ〜ｃ６２−４Ｂ、ｃ６３−１Ｂ〜ｃ６３−４Ｂは、Ｂ成分用ガンマ補正設定レジスタ１５０−Ｂの設定値に基づいて生成される。Ｒ成分用ガンマ補正設定レジスタ１５０−Ｒ、Ｇ成分用ガンマ補正設定レジスタ１５０−Ｇ及びＢ成分用ガンマ補正設定レジスタ１５０−Ｂの各設定値は、表示コントローラ５０によって設定される。

また基準電圧発生回路１００は、ガンマ補正制御回路１６０を含む。ガンマ補正制御回路１６０は、Ｒ成分選択信号Ｒｓｅｌ、Ｇ成分選択信号Ｇｓｅｌ及びＢ成分選択信号Ｂｓｅｌを生成する。Ｒ成分選択信号Ｒｓｅｌ、Ｇ成分選択信号Ｇｓｅｌ及びＢ成分選択信号Ｂｓｅｌは、同時にアクティブとならないように生成される。なおガンマ補正制御回路１６０は、基準電圧発生回路１００の外部に設けられてもよい。

次に、高電位側電圧供給回路１２０、低電位側電圧供給回路１３０及びガンマ補正制御回路１６０について説明する。

図１５に、図１２の高電位側電圧供給回路１２０の構成例のブロック図を示す。

高電位側電圧供給回路１２０は、Ｒ成分用高電位側電圧ＶＨＲ、Ｇ成分用高電位側電圧ＶＨＧ及びＢ成分用高電位側電圧ＶＨＢのいずれか１つを高電位側電圧ＶＨとして出力する。そのため高電位側電圧供給回路１２０は、高電位側電圧供給スイッチＨＳＷを含む。

高電位側電圧供給スイッチＨＳＷは、Ｒ成分選択信号ＲｓｅｌがアクティブのときＲ成分用高電位側電圧ＶＨＲを高電位側電圧ＶＨとして出力する。高電位側電圧供給スイッチＨＳＷは、Ｇ成分選択信号ＧｓｅｌがアクティブのときＧ成分用高電位側電圧ＶＨＧを高電位側電圧ＶＨとして出力する。高電位側電圧供給スイッチＨＳＷは、Ｂ成分選択信号ＢｓｅｌがアクティブのときＢ成分用高電位側電圧ＶＨＢを高電位側電圧ＶＨとして出力する。

Ｒ成分用高電位側電圧ＶＨＲは、Ｒ成分用高電位設定レジスタ１２２−Ｒの設定値に基づいて、所与の電圧を抵抗分割した複数の基準高電位側電圧のうちのいずれか１つとして出力される。Ｇ成分用高電位側電圧ＶＨＧは、Ｇ成分用高電位設定レジスタ１２２−Ｇの設定値に基づいて、所与の電圧を抵抗分割した複数の基準高電位側電圧のうちのいずれか１つとして出力される。Ｂ成分用高電位側電圧ＶＨＢは、Ｂ成分用高電位設定レジスタ１２２−Ｂの設定値に基づいて、所与の電圧を抵抗分割した複数の基準高電位側電圧のうちのいずれか１つとして出力される。

Ｒ成分用高電位設定レジスタ１２２−Ｒ、Ｇ成分用高電位設定レジスタ１２２−Ｇ及びＢ成分用高電位設定レジスタ１２２−Ｂの各設定値は、表示コントローラ５０によって設定される。

このように高電位側電圧供給回路１２０では、色成分ごとに生成された高電位側電圧が高電位側電圧供給スイッチＨＳＷによって選択される。そして、ボルテージフォロワ接続された演算増幅器ＯＰＨが、この選択された電圧をインピーダンス変換して高電位側電圧ＶＨとして出力する。

図１６に、図１５のボルテージフォロワ接続された演算増幅器ＯＰＨの構成例の回路図を示す。

この演算増幅器ＯＰＨは、ｐチャネル型駆動トランジスタＰＴ１３によりその出力が駆動される。このような演算増幅器ＯＰＨは、第１の差動部ＤＩＦ１と、第１の駆動部ＤＲＶ１とを含み、ボルテージフォロワ接続することにより形成できる。

第１の駆動部ＤＲＶ１は、ｐチャネル型駆動トランジスタＰＴ１３を含む一方で、ｎチャネル型駆動トランジスタを含まない構成を有する。この第１の駆動部ＤＲＶ１は、ｐチャネル型駆動トランジスタＰＴ１３と、電流源ＩＳ１２とを含む。ｐチャネル型駆動トランジスタＰＴ１３の一端は、電源電圧ＶＯＵＴ側に接続され、他端は演算増幅器ＯＰＨの出力側に接続される。電流源ＩＳ１２の一端は、接地電源電圧ＶＳＳに接続され、他端は演算増幅器ＯＰＨの出力側に接続される。図１６において、コンデンサＣＣ１は位相補償用である。

第１の差動部ＤＩＦ１は、ゲートが第１の差動部ＤＩＦ１の出力ＤＱ１に共通接続されたｐチャネル型トランジスタＰＴ１１、ＰＴ１２と、ゲートが第１の差動部ＤＩＦ１の入力Ｉ１、ＸＩ１に接続されたｎチャネル型トランジスタＮＴ１１、ＮＴ１２と、接地電源電圧ＶＳＳ側に設けられた電流源ＩＳ１１を含む。

そして演算増幅器ＯＰＨでは、その出力Ｑ１が第１の差動部ＤＩＦ１の入力ＸＩ１（反転入力）に接続されており、ボルテージフォロワ接続になっている。

このような構成の演算増幅器ＯＰＨでは、電流の流れる経路がＩ１１、Ｉ１２の２本だけとなる。従って、演算増幅器ＯＰＨは、電流経路が３本以上のいわゆるＡＢ級の演算増幅回路に比べて、無駄に流れる電流を少なくでき、低消費電力化を図ることができる。

また演算増幅器ＯＰＨでは、出力Ｑ１の電圧レベルを低電位側に引き下げる必要がそれほど無い場合、電流源ＩＳ１２に流れる電流Ｉ１２を非常に小さくできる。図１２に示す高電位側電圧供給回路１２０では、演算増幅器ＯＰＨが抵抗回路１１２の一端を低電位側に引き下げる必要がなく、むしろ抵抗回路１１２の一端を高電位側に引き上げる能力が必要とされる。そのため、演算増幅器ＯＰＨを図１６に示す構成とすることで、低消費電力化を図ることができる。

図１７に、図１２の低電位側電圧供給回路１３０の構成例のブロック図を示す。

低電位側電圧供給回路１３０は、Ｒ成分用低電位側電圧ＶＬＲ、Ｇ成分用低電位側電圧ＶＬＧ及びＢ成分用低電位側電圧ＶＬＢのいずれか１つを低電位側電圧ＶＬとして出力する。そのため低電位側電圧供給回路１３０は、低電位側電圧供給スイッチＬＳＷを含む。

低電位側電圧供給スイッチＬＳＷは、Ｒ成分選択信号ＲｓｅｌがアクティブのときＲ成分用低電位側電圧ＶＬＲを低電位側電圧ＶＬとして出力する。低電位側電圧供給スイッチＬＳＷは、Ｇ成分選択信号ＧｓｅｌがアクティブのときＧ成分用低電位側電圧ＶＬＧを低電位側電圧ＶＬとして出力する。低電位側電圧供給スイッチＬＳＷは、Ｂ成分選択信号ＢｓｅｌがアクティブのときＢ成分用低電位側電圧ＶＬＢを低電位側電圧ＶＬとして出力する。

Ｒ成分用低電位側電圧ＶＬＲは、Ｒ成分用低電位設定レジスタ１３２−Ｒの設定値に基づいて、所与の電圧を抵抗分割した複数の基準低電位側電圧のうちのいずれか１つとして出力される。Ｇ成分用低電位側電圧ＶＬＧは、Ｇ成分用低電位設定レジスタ１３２−Ｇの設定値に基づいて、所与の電圧を抵抗分割した複数の基準低電位側電圧のうちのいずれか１つとして出力される。Ｂ成分用低電位側電圧ＶＬＢは、Ｂ成分用低電位設定レジスタ１３２−Ｂの設定値に基づいて、所与の電圧を抵抗分割した複数の基準低電位側電圧のうちのいずれか１つとして出力される。

Ｒ成分用低電位設定レジスタ１３２−Ｒ、Ｇ成分用低電位設定レジスタ１３２−Ｇ及びＢ成分用低電位設定レジスタ１３２−Ｂの各設定値は、表示コントローラ５０によって設定される。

このように低電位側電圧供給回路１３０では、色成分ごとに生成された低電位側電圧が低電位側電圧供給スイッチＬＳＷによって選択される。そして、ボルテージフォロワ接続された演算増幅器ＯＰＬが、この選択された電圧をインピーダンス変換して低電位側電圧ＶＬとして出力する。

図１８に、図１７のボルテージフォロワ接続された演算増幅器ＯＰＬの構成例の回路図を示す。

この演算増幅器ＯＰＬは、ｎチャネル型駆動トランジスタＮＴ２３によりその出力が駆動される。このような演算増幅器ＯＰＬは、第２の差動部ＤＩＦ２と、第２の駆動部ＤＲＶ２とを含み、ボルテージフォロワ接続することにより形成できる。

第２の駆動部ＤＲＶ２は、ｎチャネル型駆動トランジスタＮＴ２３を含む一方で、ｐチャネル型駆動トランジスタを含まない構成を有する。この第２の駆動部ＤＲＶ２は、ｎチャネル型駆動トランジスタＮＴ２３と、電流源ＩＳ２２とを含む。ｎチャネル型駆動トランジスタＮＴ２３の一端は、接地電源電圧ＶＳＳ側に接続され、他端は演算増幅器ＯＰＬの出力側に接続される。電流源ＩＳ２２の一端は、電源電圧ＶＯＵＴ側に接続され、他端は演算増幅器ＯＰＬの出力側に接続される。図１８において、コンデンサＣＣ２は位相補償用である。

第２の差動部ＤＩＦ２は、ゲートが第２の差動部ＤＩＦ２の出力ＤＱ２に共通接続されたｎチャネル型トランジスタＮＴ２１、ＮＴ２２と、ゲートが第２の差動部ＤＩＦ２の入力Ｉ２、ＸＩ２に接続されたｐチャネル型トランジスタＰＴ２１、ＰＴ２２と、電源電圧ＶＯＵＴ側に設けられた電流源ＩＳ２１を含む。

そして演算増幅器ＯＰＬでは、その出力Ｑ２が第２の差動部ＤＩＦ２の入力ＸＩ２（反転入力）に接続されており、ボルテージフォロワ接続になっている。

このような構成の演算増幅器ＯＰＬでは、電流の流れる経路がＩ２１、Ｉ２２の２本だけとなる。従って、演算増幅器ＯＰＬは、電流経路が３本以上のいわゆるＡＢ級の演算増幅回路に比べて、無駄に流れる電流を少なくでき、低消費電力化を図ることができる。

また演算増幅器ＯＰＬでは、出力Ｑ２の電圧レベルを高電位側に引き上げる必要がそれほど無い場合、電流源ＩＳ２２に流れる電流Ｉ２２を非常に小さくできる。図１２に示す低電位側電圧供給回路１３０では、演算増幅器ＯＰＬが抵抗回路１１２の他端を高電位側に引き上げる必要がない。そのため、演算増幅器ＯＰＬを図１８に示す構成とすることで、低消費電力化を図ることができる。

本実施形態では、図１１に示す電圧・輝度特性に従って、上述の高電位側電圧供給回路１２０及び低電位側電圧供給回路１３０が、高電位側電圧ＶＨ及び低電位側電圧ＶＬを供給する場合、以下のような電圧であることが望ましい。

Ｒ成分用高電位側電圧ＶＨＲ及びＲ成分用低電位側電圧ＶＬＲの差ΔＶＲが、Ｇ成分用高電位側電圧ＶＨＧ及びＧ成分用低電位側電圧ＶＬＧの差ΔＶＧより大きく、かつΔＶＧが、Ｂ成分用高電位側電圧ＶＨＢ及びＢ成分用低電位側電圧ＶＬＢの差ΔＶＢより大きいことが望ましい（ΔＶＲ＞ΔＶＧ＞ΔＶＢ）。図１１に示すように、Ｂ成分の発光開始電圧が最も高く、Ｂ成分の輝度の立ち上がりが急峻であるため、所定の範囲の輝度を階調数で分割する場合、Ｂ成分の電圧範囲が最も狭くなるからである。またＧ成分に比べてＲ成分の方が、発光開始後に所定の輝度に達するまでの電圧範囲が広いため、ΔＶＲがΔＶＧより大きくする。

また同様の理由で、ガンマ補正抵抗回路１１０の各抵抗分割ノード間の抵抗値を色成分ごとに着目すると、Ｂ成分の各抵抗分割ノード間の抵抗値が最も小さいということができる。

そして、Ｒ成分用高電位側電圧ＶＨＲ、Ｇ成分用高電位側電圧ＶＨＧ及びＢ成分用高電位側電圧ＶＨＢのうち、Ｂ成分用高電位側電圧ＶＨＢが最も低いことが望ましい（ＶＨＲ,ＶＨＧ＞ＶＨＢ）。これも、図１１に示すように、Ｂ成分の発光開始電圧が最も高く、できるだけ広い電圧範囲で複数の階調レベルに分割する方が望ましいからである。

図１９に、図１２のガンマ補正制御回路１６０の構成例のブロック図を示す。

ガンマ補正制御回路１６０は、色相コントロールタイミング回路１６２を含む。色相コントロールタイミング回路１６２は、色成分ごとの時分割タイミングを規定するＲ成分選択信号Ｒｓｅｌ、Ｇ成分選択信号Ｇｓｅｌ及びＢ成分選択信号Ｂｓｅｌを生成する。この色相コントロールタイミング回路１６２は、水平同期信号ＬＰ及びクロック信号（ドットクロック）ＣＬＫに基づいて、Ｒ成分選択信号Ｒｓｅｌ、Ｇ成分選択信号Ｇｓｅｌ及びＢ成分選択信号Ｂｓｅｌを生成できる。

更に具体的には、色相コントロールタイミング回路１６２は、Ｒ成分表示時間レジスタ１６４−Ｒの設定値に基づいて、Ｒ成分選択信号Ｒｓｅｌを生成する。また色相コントロールタイミング回路１６２は、Ｇ成分表示時間レジスタ１６４−Ｇの設定値に基づいて、Ｇ成分選択信号Ｇｓｅｌを生成する。更に色相コントロールタイミング回路１６２は、Ｂ成分表示時間レジスタ１６４−Ｂの設定値に基づいて、Ｂ成分選択信号Ｂｓｅｌを生成する。

図２０に、図１９の色相コントロールタイミング回路１６２の構成例の回路図を示す。

色相コントロールタイミング回路１６２には、Ｒ成分表示時間レジスタ１６４−Ｒに設定されたＲ成分表示開始時間データ及びＲ成分表示終了時間データが入力される。また色相コントロールタイミング回路１６２には、同様にＧ成分表示時間レジスタ１６４−Ｇに設定されたＧ成分表示開始時間データ及びＧ成分表示終了時間データ、Ｂ成分表示時間レジスタ１６４−Ｂに設定されたＢ成分表示開始時間データ及びＢ成分表示終了時間データが入力される。

また色相コントロールタイミング回路１６２では、水平時間カウンタＨＣＯＵＮＴが、クロック信号ＣＬＫの立ち上がりエッジに同期してカウント値ＣＴをインクリメントし、カウント値ＣＴをコンパレータＣＭＰ１−Ｒ、ＣＭＰ２−Ｒ、ＣＭＰ１−Ｇ、ＣＭＰ２−Ｇ、ＣＭＰ１−Ｂ、ＣＭＰ２−Ｂに供給する。

コンパレータＣＭＰ１−Ｒは、カウント値ＣＴと、Ｒ成分表示開始時間データとを比較して、両方の値が一致したときにその出力をＨレベルとする。コンパレータＣＭＰ２−Ｒは、カウント値ＣＴと、Ｒ成分表示終了時間データとを比較して、両方の値が一致したときにその出力をＨレベルとする。他のコンパレータも同様である。

リセットセットフリップフロップＲＳＦ−Ｒは、コンパレータＣＭＰ１−Ｒの出力がＨレベルのときその出力をセットし（Ｈレベルにセットし）、コンパレータＣＭＰ２−Ｒの出力がＨレベルのときその出力をリセットする（Ｌレベルにセットする）。そしてリセットセットフリップフロップＲＳＦ−Ｒの出力が、Ｒ成分選択信号Ｒｓｅｌとなる。なおリセットセットフリップフロップＲＳＦ−Ｒは、水平同期信号ＬＰがＨレベルのときにもリセットされるようになっている。

リセットセットフリップフロップＲＳＦ−Ｇ、ＲＳＦ−Ｂも同様にして、それぞれＧ成分選択信号Ｇｓｅｌ、Ｂ成分選択信号Ｂｓｅｌを出力する。

図２１に、本実施形態の基準電圧発生回路及びこれを含むデータ線駆動回路の動作例のタイミング図を示す。

まずガンマ補正制御回路１６０の色相コントロールタイミング回路１６２には、水平同期信号ＬＰ及びクロック信号ＣＬＫが入力される。そしてクロック信号ＣＬＫに基づいてインクリメントされるカウント値がＲ成分表示開始時間データと一致したとき（Ｅ１）、Ｒ成分選択信号ＲｓｅｌがＨレベルとなる。その後、該カウント値がＲ成分表示終了時間データと一致したとき（Ｅ２）、Ｒ成分選択信号ＲｓｅｌがＬレベルとなる。

Ｒ成分選択信号ＲｓｅｌがＨレベルの期間がＲ成分選択期間となり、高電位側電圧供給回路１２０が、Ｒ成分用高電位側電圧ＶＨＲを高電位側電圧ＶＨとして抵抗回路１１２の一端に供給し、低電位側電圧供給回路１３０が、Ｒ成分用低電位側電圧ＶＬＲを低電位側電圧ＶＬとして抵抗回路１１２の他端に供給する。

またＲ成分選択期間では、セレクタ１４０が、Ｒ成分用の補正スイッチ制御信号ｃ１−１Ｒ〜ｃ１−４Ｒ、・・・、ｃ６２−１Ｒ〜ｃ６２−４Ｒ、ｃ６３−１Ｒ〜ｃ６３−４Ｒを、補正スイッチ制御信号ｃ１−１〜ｃ１−４、・・・、ｃ６２−１〜ｃ６２−４、ｃ６３−１〜ｃ６３−４として出力する。従ってガンマ補正抵抗回路１１０の抵抗回路１１２は、各抵抗分割ノード間の抵抗値がＲ成分用に補正される。このため、基準電圧信号線には、Ｒ成分用にガンマ補正された基準電圧Ｖ０Ｒ〜Ｖ６３Ｒが、基準電圧Ｖ０〜Ｖ６３として各基準電圧選択ＲＯＭ回路に出力される。

基準電圧選択ＲＯＭ回路ＶＳＥＬ_１〜ＶＳＥＬ_Ｎのうち例えば基準電圧選択ＲＯＭ回路ＶＳＥＬ_Ｌは、Ｒ成分の階調データＲ_ＬＤに基づいて、基準電圧Ｖ０〜Ｖ６３のいずれか１つの基準電圧をデータ電圧ＤＰ_ＬＲとして選択する。そして、演算増幅回路ＯＰＣ_Ｌがデータ電圧ＤＰ_ＬＲに基づいて、表示パネル２０のデータ線Ｓ_Ｌを駆動する。他のデータ線に対応して設けられた基準電圧選択ＲＯＭ回路及び演算増幅回路も同様である。

表示パネル２０には、例えばデータ線駆動回路４０において上述のように生成されたＲ成分選択信号Ｒｓｅｌ、Ｇ成分選択信号Ｇｓｅｌ及びＢ成分選択信号Ｂｓｅｌが供給される。そして表示パネル２０のデマルチプレクサＤＭＵＸ_Ｌは、Ｒ成分選択信号Ｒｓｅｌに基づいて、データ線Ｓ_ＬとＲ成分データ線ＲＳ_Ｌとを電気的に接続し、Ｒ成分データ線ＲＳ_Ｌに演算増幅回路ＯＰＣ_Ｌのデータ電圧ＤＰ_ＬＲが供給されることになる。

またクロック信号ＣＬＫに基づいてインクリメントされるカウント値がＧ成分表示開始時間データと一致したとき（Ｅ３）、Ｇ成分選択信号ＧｓｅｌがＨレベルとなる。その後、該カウント値がＧ成分表示終了時間データと一致したとき（Ｅ４）、Ｇ成分選択信号ＧｓｅｌがＬレベルとなる。

Ｇ成分選択信号ＧｓｅｌがＨレベルの期間がＧ成分選択期間となり、高電位側電圧供給回路１２０が、Ｇ成分用高電位側電圧ＶＨＧを高電位側電圧ＶＨとして抵抗回路１１２の一端に供給し、低電位側電圧供給回路１３０が、Ｇ成分用低電位側電圧ＶＬＧを低電位側電圧ＶＬとして抵抗回路１１２の他端に供給する。

またＧ成分選択期間では、セレクタ１４０が、Ｇ成分用の補正スイッチ制御信号ｃ１−１Ｇ〜ｃ１−４Ｇ、・・・、ｃ６２−１Ｇ〜ｃ６２−４Ｇ、ｃ６３−１Ｇ〜ｃ６３−４Ｇを、補正スイッチ制御信号ｃ１−１〜ｃ１−４、・・・、ｃ６２−１〜ｃ６２−４、ｃ６３−１〜ｃ６３−４として出力する。従ってガンマ補正抵抗回路１１０の抵抗回路１１２は、各抵抗分割ノード間の抵抗値がＧ成分用に補正される。このため、基準電圧信号線には、Ｇ成分用にガンマ補正された基準電圧Ｖ０Ｇ〜Ｖ６３Ｇが、基準電圧Ｖ０〜Ｖ６３として各基準電圧選択ＲＯＭ回路に出力される。

基準電圧選択ＲＯＭ回路ＶＳＥＬ_１〜ＶＳＥＬ_Ｎのうち例えば基準電圧選択ＲＯＭ回路ＶＳＥＬ_Ｌは、Ｇ成分の階調データＧ_ＬＤに基づいて、基準電圧Ｖ０〜Ｖ６３のいずれか１つの基準電圧をデータ電圧ＤＰ_ＬＧとして選択し、演算増幅回路ＯＰＣ_Ｌがデータ電圧ＤＰ_ＬＧに基づいて、表示パネル２０のデータ線Ｓ_Ｌを駆動する。そして表示パネル２０のデマルチプレクサＤＭＵＸ_Ｌは、Ｇ成分選択信号Ｇｓｅｌに基づいて、データ線Ｓ_ＬとＧ成分データ線ＧＳ_Ｌとを電気的に接続し、Ｇ成分データ線ＧＳ_Ｌに演算増幅回路ＯＰＣ_Ｌのデータ電圧ＤＰ_ＬＧが供給されることになる。他のデータ線に対応して設けられた基準電圧選択ＲＯＭ回路及び演算増幅回路も同様である。

更にクロック信号ＣＬＫに基づいてインクリメントされるカウント値がＢ成分表示開始時間データと一致したとき（Ｅ５）、Ｂ成分選択信号ＢｓｅｌがＨレベルとなる。その後、該カウント値がＢ成分表示終了時間データと一致したとき（Ｅ６）、Ｂ成分選択信号ＢｓｅｌがＬレベルとなる。

Ｂ成分選択信号ＢｓｅｌがＨレベルの期間がＢ成分選択期間となり、高電位側電圧供給回路１２０が、Ｂ成分用高電位側電圧ＶＨＢを高電位側電圧ＶＨとして抵抗回路１１２の一端に供給し、低電位側電圧供給回路１３０が、Ｂ成分用低電位側電圧ＶＬＢを低電位側電圧ＶＬとして抵抗回路１１２の他端に供給する。

またＢ成分選択期間では、セレクタ１４０が、Ｂ成分用の補正スイッチ制御信号ｃ１−１Ｂ〜ｃ１−４Ｂ、・・・、ｃ６２−１Ｂ〜ｃ６２−４Ｂ、ｃ６３−１Ｂ〜ｃ６３−４Ｂを、補正スイッチ制御信号ｃ１−１〜ｃ１−４、・・・、ｃ６２−１〜ｃ６２−４、ｃ６３−１〜ｃ６３−４として出力する。従ってガンマ補正抵抗回路１１０の抵抗回路１１２は、各抵抗分割ノード間の抵抗値がＢ成分用に補正される。このため、基準電圧信号線には、Ｂ成分用にガンマ補正された基準電圧Ｖ０Ｂ〜Ｖ６３Ｂが、基準電圧Ｖ０〜Ｖ６３として各基準電圧選択ＲＯＭ回路に出力される。

基準電圧選択ＲＯＭ回路ＶＳＥＬ_１〜ＶＳＥＬ_Ｎのうち例えば基準電圧選択ＲＯＭ回路ＶＳＥＬ_Ｌは、Ｂ成分の階調データＢ_ＬＤに基づいて、基準電圧Ｖ０〜Ｖ６３のいずれか１つの基準電圧をデータ電圧ＤＰ_ＬＢとして選択し、演算増幅回路ＯＰＣ_Ｌがデータ電圧ＤＰ_ＬＢに基づいて、表示パネル２０のデータ線Ｓ_Ｌを駆動する。そして表示パネル２０のデマルチプレクサＤＭＵＸ_Ｌは、Ｂ成分選択信号Ｂｓｅｌに基づいて、データ線Ｓ_ＬとＢ成分データ線ＢＳ_Ｌとを電気的に接続し、Ｂ成分データ線ＢＳ_Ｌに演算増幅回路ＯＰＣ_Ｌのデータ電圧ＤＰ_ＬＢが供給されることになる。他のデータ線に対応して設けられた基準電圧選択ＲＯＭ回路及び演算増幅回路も同様である。

３． 電子機器
本実施形態における表示装置は、電子機器の表示部として搭載される。より具体的には表示装置は、携帯電話機、携帯型情報機器（ＰＤＡ等）、デジタルカメラ、プロジェクタ、携帯型オーディオプレーヤ、マスストレージデバイス、ビデオカメラ、電子手帳又はＧＰＳ（Global Positioning System）などの種々の電子機器に組み込むことができる。

図２２に、本実施形態における表示装置が適用された電子機器のブロック図の一例を示す。図２２では、例えば電子機器として携帯電話機のブロック図の例を示している。

本実施形態における表示装置９００は、バスを介してＭＰＵ９１０と接続される。このバスには、メモリ９２０、通信部９３０も接続される。

ＭＰＵ９１０は、バスを介して各部を制御する。メモリ９２０は、例え表示装置９００の表示パネル９０２の画素に１対１に対応する記憶領域を有し、ＭＰＵ９１０によってランダムに書き込まれた画像データが、走査方向にしたがってシーケンシャルに読み出されるようになっている。

通信部９３０は、外部（例えばホスト装置や他の電子機器）との間で通信を行うための各種の制御を行うものであり、その機能は、各種プロセッサあるいは通信用ＡＳＩＣ等のハードウェアやプログラム等により実現できる。

このような電子機器において、例えばＭＰＵ９１０は、表示コントローラ９０４に対して、データドライバ９０６や走査ドライバ９０８の動作モード（表示画像のサイズ、水平走査周期及び垂直走査周期を決定するための情報等）を設定する。表示コントローラ９０４は、表示パネル９０２の駆動に必要な各種タイミング信号を生成してデータドライバ９０６に供給する。データドライバ９０６は、本実施形態におけるデータ線駆動回路４０と同様の構成を有している。また走査ドライバ９０８は、本実施形態における走査線駆動回路３０と同様の構成を有し、表示コントローラ９０４からの表示制御に基づいて、表示パネル９０２の走査線を走査する。

図２３に、本実施形態における表示装置が適用された電子機器の一例としての携帯電話の斜視図を示す。

携帯電話１２００は、複数の操作ボタン１２０２、受話口１２０４、送話口１２０６、パネル１２０８を備える。パネル１２０８は、本実施形態における表示装置を構成する表示パネルが適用される。このパネル１２０８は、待ち受け時には電波強度や、番号、文字などを表示する一方、着信時又は発信時には、全領域を表示領域とする。この場合、表示領域を制御することで、電力消費を低減することができる。

なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の有機ＥＬパネルの駆動に適用されるものに限らず、その他のエレクトロクミネッセンス、液晶装置、プラズマディスプレイ装置の駆動に適用可能である。

また本実施形態では、１画素が３ドットから構成され、Ｒ成分、Ｇ成分及びＢ成分を有するものとして説明したが、これに限定されるものではない。１画素が２種類の色成分、又は１画素が４種類以上の色成分から構成される場合であっても同様である。

更に本実施形態において、表示パネルのデマルチプレクサＤＭＵＸ_１〜ＤＭＵＸ_Ｎの機能を、データ線駆動回路４０に設けるようにすることも可能である。

また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。

本実施形態における表示装置の構成例のブロック図。 図１の画素の一例の電気的な等価回路を示す図。 有機ＥＬ素子の構造の説明図。 図１の走査線駆動回路の構成例のブロック図。 図１のデータ線駆動回路の構成例のブロック図。 図５のシフトレジスタ、データラッチ及びラインラッチの構成例の回路図。 図６のシフトレジスタ、データラッチの動作例のタイミング図。 図６の多重化回路、ＤＡＣ及び出力バッファの構成例のブロック図。 図８の基準電圧選択ＲＯＭ回路の構成例の模式的な説明図。 基準電圧選択ＲＯＭ回路の動作例のタイミング図。 各色成分の有機ＥＬ素子の電圧・輝度特性の一例を示す図。 本実施形態における基準電圧発生回路の構成例のブロック図。 図１２のガンマ補正抵抗回路の構成例の回路図。 アクティブマトリクス型の表示パネルの画素の等価回路を示す図。 図１２の高電位側電圧供給回路の構成例のブロック図。 図１５のボルテージフォロワ接続された演算増幅器の構成例の回路図。 図１２の低電位側電圧供給回路の構成例のブロック図。 図１７のボルテージフォロワ接続された演算増幅器の構成例の回路図。 図１２のガンマ補正制御回路の構成例のブロック図。 図１９の色相コントロールタイミング回路の構成例の回路図。 本実施形態の基準電圧発生回路及びこれを含むデータ線駆動回路の動作例のタイミング図。 本実施形態における表示装置が適用された電子機器のブロック図の一例を示す図。 本実施形態における表示装置が適用された電子機器の一例としての携帯電話の斜視図。

符号の説明

１０ 表示装置、２０ 表示パネル、３０ 走査線駆動回路（走査ドライバ）、
４０ データ線駆動回路（データドライバ）、４１ シフトレジスタ、
４２ データラッチ、４３ ラインラッチ、４４ 多重化回路、
４５ ＤＡＣ（データ電圧生成回路）、４６、１００ 基準電圧発生回路、
４７ 出力バッファ、５０ 表示コントローラ、１１０ ガンマ補正抵抗回路、
１２０ 高電位側電圧供給回路、１３０ 低電位側電圧供給回路、１４０ セレクタ、
１５０−Ｒ Ｒ成分用ガンマ補正設定レジスタ、
１５０−Ｇ Ｇ成分用ガンマ補正設定レジスタ、
１５０−Ｂ Ｂ成分用ガンマ補正設定レジスタ、
１６０ ガンマ補正制御回路、Ｖ０〜Ｖ６３ 基準電圧、ＶＨ 高電位側電圧、
ＶＬ 低電位側電圧、Ｂｓｅｌ Ｂ成分選択信号、ＢＳ_Ｌ、ＢＳ_Ｌ＋１ Ｂ成分データ線、
ｃ１−１〜ｃ１−４、・・・、ｃ６３−１〜ｃ６３−４ 補正スイッチ制御信号、
ｃ１−１Ｒ〜ｃ１−４Ｒ、・・・、ｃ６３−１Ｒ〜ｃ６３−４Ｒ Ｒ成分用の補正スイッチ制御信号、
ｃ１−１Ｇ〜ｃ１−４Ｇ、・・・、ｃ６３−１Ｇ〜ｃ６３−４Ｇ Ｇ成分用の補正スイッチ制御信号、
ｃ１−１Ｂ〜ｃ１−４Ｂ、・・・、ｃ６３−１Ｂ〜ｃ６３−４Ｂ Ｂ成分用の補正スイッチ制御信号、
ＤＥＲ_ＫＬ、ＤＥＧ_ＫＬ、ＤＥＢ_ＫＬ 画素、
ＤＭＵＸ_１〜ＤＭＵＸ_Ｎ、ＤＭＵＸ_Ｌ、ＤＭＵＸ_Ｌ＋１ デマルチプレクサ、
Ｇｓｅｌ Ｇ成分選択信号、ＧＳ_Ｌ、ＧＳ_Ｌ＋１ Ｇ成分データ線、
Ｒｓｅｌ Ｒ成分選択信号、ＲＳ_Ｌ、ＲＳ_Ｌ＋１ Ｒ成分データ線、
Ｓ_１〜Ｓ_Ｎ、Ｓ_Ｌ、Ｓ_Ｌ＋１ データ線、Ｇ_１〜Ｇ_Ｍ、Ｇ_Ｋ、Ｇ_Ｋ＋１ 走査線

Claims (14)

1. 階調データに対応して選択される基準電圧を含む複数の基準電圧を発生するための基準電圧発生回路であって、
   抵抗回路を有し、該抵抗回路の両端の電圧を抵抗分割した複数の抵抗分割ノードに複数の基準電圧を出力するガンマ補正抵抗回路と、
   前記抵抗回路の両端に、高電位側電圧及び低電位側電圧を供給する第１及び第２の電圧供給回路とを含み、
   前記第１及び第２の電圧供給回路が、
   １画素を構成する色成分ごとに用意された高電位側電圧及び低電位側電圧の少なくとも１つを、色成分ごとに切り替えて前記抵抗回路の両端に前記高電位側電圧及び低電位側電圧を供給し、
   前記ガンマ補正抵抗回路が、
   電気光学装置の第１及び第２のデータ線を駆動する第１及び第２の駆動部の入力として選択するための複数の基準電圧信号線の各基準電圧信号線に、色成分ごとに切り替えられる複数の基準電圧の各基準電圧を供給することを特徴とする基準電圧発生回路。
2. 請求項１において、
   前記ガンマ補正抵抗回路が、
   前記複数の抵抗分割ノードのうちいずれか２つの抵抗分割ノード間に挿入された補正スイッチ回路を含み、
   前記補正スイッチ回路が、
   直列に接続された抵抗素子とスイッチ素子とを有し、該補正スイッチ回路が挿入された前記抵抗分割ノード間を電気的に接続又は遮断することを特徴とする基準電圧発生回路。
3. 請求項１又は２において、
   前記ガンマ補正抵抗回路が、
   複数の基準電圧のうち少なくとも１つの基準電圧を、色成分ごとに異ならせることを特徴とする基準電圧発生回路。
4. 請求項１乃至３のいずれかにおいて、
   １画素を構成する色成分が、
   Ｒ成分、Ｇ成分及びＢ成分であり、
   Ｒ成分の高電位側電圧及び低電位側電圧の差がＧ成分の高電位側電圧及び低電位側電圧の差より大きく、かつＧ成分の高電位側電圧及び低電位側電圧の差がＢ成分の高電位側電圧及び低電位側電圧の差より大きいことを特徴とする基準電圧発生回路。
5. 請求項１乃至４のいずれかにおいて、
   １画素を構成する色成分が、
   Ｒ成分、Ｇ成分及びＢ成分であり、
   前記高電位側電圧は、
   Ｒ成分の高電位側電圧、Ｇ成分の高電位側電圧及びＢ成分の高電位側電圧のうち、Ｂ成分の高電位側電圧が最も低いことを特徴とする基準電圧発生回路。
6. 請求項１乃至５のいずれかにおいて、
   前記第１の電圧供給回路が、
   ボルテージフォロワ接続された演算増幅器を含み、
   該演算増幅器は、ｐチャネル型駆動トランジスタによりその出力が駆動されることを特徴とする基準電圧発生回路。
7. 請求項１乃至６のいずれかにおいて、
   前記第２の電圧供給回路が、
   ボルテージフォロワ接続された演算増幅器を含み、
   該演算増幅器は、ｎチャネル型駆動トランジスタによりその出力が駆動されることを特徴とする基準電圧発生回路。
8. 請求項１乃至７のいずれかにおいて、
   前記階調データが、
   １画素を構成する色成分ごとに時分割により多重化されており、
   前記第１及び第２の電圧供給回路が、
   前記階調データの各色成分の時分割タイミングごとに、各色成分の高電位側電圧及び低電位側電圧の少なくとも１つを切り替えて前記抵抗回路の両端に供給することを特徴とする基準電圧発生回路。
9. 複数の走査線及び複数のデータ線を含む電気光学装置の前記複数のデータ線を階調データに基づいて駆動するためのデータドライバであって、
   請求項１乃至８のいずれか記載の基準電圧発生回路と、
   前記複数の基準電圧のうち、第１及び第２の階調データに対応した基準電圧を第１及び第２のデータ電圧として出力するデータ電圧生成回路と、
   前記第１のデータ電圧に基づいて前記第１のデータ線を駆動する第１の駆動部と、
   前記第２のデータ電圧に基づいて前記第２のデータ線を駆動する第２の駆動部とを含むことを特徴とするデータドライバ。
10. 複数の走査線及び複数のデータ線を含む電気光学装置の前記複数のデータ線を階調データに基づいて駆動するためのデータドライバであって、
    請求項８記載の基準電圧発生回路と、
    １画素の各色成分の階調データを時分割して多重化する多重化回路と、
    前記複数の基準電圧のうち、前記多重化回路によって多重化された第１及び第２の階調データに対応した基準電圧を第１及び第２のデータ電圧として出力するデータ電圧生成回路と、
    前記第１のデータ電圧に基づいて前記第１のデータ線を駆動する第１の駆動部と、
    前記第２のデータ電圧に基づいて前記第２のデータ線を駆動する第２の駆動部とを含むことを特徴とするデータドライバ。
11. 複数の走査線と、
    複数のデータ線と、
    前記複数の走査線及び前記複数のデータ線によって特定される複数の画素と、
    前記複数の走査線を走査する走査ドライバと、
    前記複数のデータ線を駆動する請求項９又は１０記載のデータドライバとを含むことを特徴とする表示装置。
12. 複数の走査線と、
    複数のデータ線と、
    各色成分データ線が１画素を構成する色成分ごとに設けられた複数の色成分データ線と、
    前記複数の走査線及び前記複数の色成分データ線によって特定される複数の画素と、
    前記複数の走査線を走査する走査ドライバと、
    前記複数のデータ線を駆動する請求項１０記載のデータドライバと、
    各デマルチプレクサがデータ線ごとに設けられ、各デマルチプレクサが各データ線と該各データ線に対応する複数の色成分データ線のいずれかとを前記階調データの時分割タイミングに同期して電気的に接続する複数のデマルチプレクサとを含むことを特徴とする表示装置。
13. 請求項１１又は１２において、
    前記複数の画素の各画素が、
    エレクトロルミネセンス素子を含むことを特徴とする表示装置。
14. 請求項１０乃至１３のいずれか記載の表示装置を含むことを特徴とする電子機器。

Images