KR20170014953A - 전압 생성 회로 - Google Patents

전압 생성 회로 Download PDF

Info

Publication number
KR20170014953A
KR20170014953A KR1020150109040A KR20150109040A KR20170014953A KR 20170014953 A KR20170014953 A KR 20170014953A KR 1020150109040 A KR1020150109040 A KR 1020150109040A KR 20150109040 A KR20150109040 A KR 20150109040A KR 20170014953 A KR20170014953 A KR 20170014953A
Authority
KR
South Korea
Prior art keywords
voltage
voltage control
control signal
response
ground terminal
Prior art date
Application number
KR1020150109040A
Other languages
English (en)
Inventor
이현철
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150109040A priority Critical patent/KR20170014953A/ko
Priority to US15/015,266 priority patent/US10007287B2/en
Publication of KR20170014953A publication Critical patent/KR20170014953A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Abstract

설정 전압의 전압 레벨에 대응되는 전류의 양을 갖는 전류를 출력 노드에 제공하는 전류 제공부; 및 전압 제어 신호에 응답하여 저항 레벨이 결정되며, 상기 출력 노드와 접지단 사이에 연결되는 전압 레벨 제어부를 포함하며, 상기 전압 레벨 제어부는 온도 특성이 서로 다른 제 1 전류 패스부와 제 2 전류 패스부를 포함하는 것을 특징으로 한다.

Description

전압 생성 회로{Voltage Generating Circuit}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 전압 생성 회로에 관한 것이다.
반도체 집적 회로는 외부에서 전압을 공급받아 동작한다. 이때, 반도체 집적 회로는 외부에서 공급받은 전압으로부터 내부에서 필요한 전압 레벨을 갖는 전압을 생성하여 이용하기도 한다.
온도 변화에 민감한 트랜지스터로 구성된 반도체 집적 회로는 온도 변화에 따라 민감하게 반응한다.
온도 변화에도 안정된 전압 레벨의 전압을 생성하는 전압 생성 회로를 구현하여 온도 변화에도 안정된 동작을 수행하는 반도체 집적 회로를 구현하고자 한다.
본 발명은 온도 변화에도 안정된 전압 레벨의 전압을 생성하는 전압 생성 회로를 제공하기 위한 것이다.
본 발명의 실시예에 따른 전압 생성 회로는 설정 전압의 전압 레벨에 대응되는 전류의 양을 갖는 전류를 출력 노드에 제공하는 전류 제공부; 및 전압 제어 신호에 응답하여 저항 레벨이 결정되며, 상기 출력 노드와 접지단 사이에 연결되는 전압 레벨 제어부를 포함하며, 상기 전압 레벨 제어부는 온도 특성이 서로 다른 제 1 전류 패스부와 제 2 전류 패스부를 포함하는 것을 특징으로 한다.
본 발명의 실시예에 따른 전압 생성 회로는 설정 전압을 생성하는 설정 전압 생성부; 상기 설정 전압에 응답하여 출력 노드에 전류를 제공하는 전류 제공부; 전압 제어 신호에 응답하여 상기 출력 노드에 제공되는 전류 중 일부를 접지단으로 흘리는 제 1 전류 패스부; 상기 전압 제어 신호에 응답하여 상기 출력 노드에 제공되는 전류 중 나머지를 접지단으로 흘리는 제 2 전류 패스부; 및 셋팅 신호 및 모드 신호에 응답하여 상기 전압 제어 신호를 생성하는 전압 제어 신호 생성부를 포함한다.
본 발명의 실시예에 따른 전압 생성 회로는 설정 전압에 응답하여 출력 노드에 전류를 제공하는 전류 제공부; 전압 제어 신호에 응답하여 상기 출력 노드에 제공되는 전류 중 일부를 접지단으로 흘리는 제 1 전류 패스부; 상기 전압 제어 신호에 응답하여 상기 출력 노드에 제공되는 전류 중 나머지를 접지단으로 흘리는 제 2 전류 패스부; 및 파워 다운 모드시 노멀 모드보다 상기 출력 노드의 전압 레벨이 낮아지도록 상기 전압 제어 신호를 생성하는 전압 제어 신호 생성부를 포함하며, 상기 제 1 전류 패스부는 온도가 높아질수록 저항 레벨이 낮아지고, 상기 제 2 전류 패스부는 온도가 높아질수록 저항 레벨이 높아지는 것을 특징으로 한다.
본 발명에 따른 전압 생성 회로는 온도 변화에도 안정된 전압 레벨의 전압을 생성할 수 있어, 이를 이용하는 반도체 집적 회로의 온도 변화에 대한 동작 신뢰도를 높일 수 있다.
도 1은 본 발명의 실시예에 따른 전압 생성 회로의 구성도,
도 2는 도 1의 전압 제어 신호 생성부의 구성도,
도 3은 본 발명의 실시예에 따른 전압 생성 회로를 설명하기 위한 도면이다.
본 발명의 실시예에 따른 전압 생성 회로는 도 1에 도시된 바와 같이, 설정 전압 생성부(100), 전류 제공부(200), 전압 레벨 제어부(300), 및 전압 제어 신호 생성부(400)를 포함할 수 있다.
상기 설정 전압 생성부(100)는 기설정된 전압 레벨의 설정 전압(V_set)을 생성하여 출력한다. 상기 설정 전압 생성부(100)는 위들러 회로(widlar circuit)을 포함할 수 있다.
상기 전류 제공부(200)는 상기 설정 전압(V_set)의 전압 레벨에 대응하는 전류를 출력 노드(Node_out)에 제공한다. 예를 들어, 상기 전류 제공부(200)는 상기 설정 전압(V_set)의 전압 레벨이 낮을수록 상기 출력 노드(Node_out)에 제공하는 전류의 양을 증가시킨다.
상기 전류 제공부(200)는 제 1 트랜지스터(P1)를 포함할 수 있다. 상기 제 1 트랜지스터(P1)는 게이트에 상기 설정 전압(V_set)을 인가 받고, 소오스에 외부 전압(V_ext)을 인가 받으며, 드레인에 상기 출력 노드(Node_out)가 연결된다.
상기 전압 레벨 제어부(300)는 상기 출력 노드(Node_out)와 접지단(VSS) 사이에 연결되며, 제 1 내지 제 3 전압 제어 신호(V_ctrl<0:2>)에 응답하여 상기 출력 노드(Node_out)와 상기 접지단(VSS) 사이의 저항 레벨을 제어한다. 더욱 상세하게 설명하면, 상기 전압 레벨 제어부(300)는 상기 출력 노드(Node_out)와 상기 접지단(VSS) 사이에 온도 특성이 다른 두 개의 전류 패스를 형성하고, 상기 제 1 내지 제 3 전압 제어 신호(V_ctrl<0:2>)에 응답하여 전류 패스들의 저항 레벨을 제어한다. 따라서, 상기 전압 레벨 제어부(300)는 상기 출력 노드(Node_out)에서 제공되는 전류 중 상기 제 1 내지 제 3 전압 제어 신호(V_ctrl<0:2>)에 따른 저항 레벨에 대응되는 전류의 양만큼 상기 접지단(VSS)으로 흘려, 상기 출력 노드(Node_out)의 전압 레벨을 제어할 수 있다.
상기 전압 레벨 제어부(300)는 제 1 전류 패스부(310), 및 제 2 전류 패스부(320)를 포함할 수 있다. 상기 제 1 및 제 2 전류 패스부(310, 320)는 온도 특성이 서로 다를 수 있다. 상기 제 1 및 제 2 전류 패스부(310, 320)는 상기 출력 노드(Node_out)와 접지단(VSS)사이에 병렬로 연결될 수 있다. 따라서, 상기 제 1 전류 패스부(310)는 상기 제 1 내지 제 3 전압 제어 신호(V_ctrl<0:2>)에 응답하여 상기 출력 노드(Node_out)에 제공되는 전류 중 일부를 접지단(VSS)으로 흘리고, 상기 제 2 전류 패스부(320)는 상기 제 1 내지 제 3 전압 제어 신호(V_ctrl<0:2>)에 응답하여 상기 출력 노드(Node_out)에 제공되는 전류 중 나머지를 접지단(VSS)으로 흘린다.
상기 제 1 전류 패스부(310)는 상기 출력 노드(Node_out)와 접지단(VSS) 사이에 연결되고, 온도 변화 및 상기 제 1 내지 제 3 전압 제어 신호(V_ctrl<0:2>)에 응답하여 저항 레벨이 결정된다. 예를 들어, 상기 제 1 전류 패스부(310)는 온도가 높아질수록 저항 레벨이 낮아지며, 상기 제 1 내지 제 3 전압 제어 신호(V_ctrl<0:2>)에 따라 저항 레벨을 가변시킬 수 있다. 상기 제 1 전류 패스부(310)는 상기 출력 노드(Node_out)와 접지단(VSS) 사이에 직렬로 연결된 제 1 내지 제 4 능동 저항 소자(311, 312, 313, 314) 및 제 1 내지 제 3 스위치(315, 316, 317)를 포함할 수 있다. 상기 제 1 내지 제 4 능동 저항 소자(311, 312, 313, 314)는 온도 변화에 따라 저항 레벨이 가변되는 소자로서, 온도가 높아질수록 저항 레벨이 낮아지는 특성을 가지고 있다.
상기 제 1 능동 저항 소자(311)는 게이트와 드레인에 상기 출력 노드(Node_out)가 연결되고, 소오스에 상기 제 2 능동 소자(312)가 연결된 제 1 트랜지스터(N1)로 구성될 수 있다.
상기 제 2 능동 저항 소자(312)는 게이트에 상기 출력 노드(Node_out)가 연결되고, 드레인에 상기 제 1 트랜지스터(N1)의 소오스가 연결되며, 소오스에 상기 제 3 능동 저항 소자(313)가 연결된 제 2 트랜지스터(N2)로 구성될 수 있다.
상기 제 3 능동 저항 소자(313)는 게이트에 상기 출력 노드(Node_out)가 연결되고, 드레인에 상기 제 2 트랜지스터(N2)의 소오스가 연결되며, 소오스에 상기 제 4 능동 저항 소자(314)가 연결된 제 3 트랜지스터(N3)로 구성될 수 있다. 상기 제 4 능동 저항 소자(314)는 게이트에 상기 출력 노드(Node_out)가 연결되고, 드레인에 상기 제 3 트랜지스터(N3)의 소오스가 연결되며, 소오스에 접지단(VSS)이 연결된 제 4 트랜지스터(N4)로 구성될 수 있다.
상기 제 1 스위치(315)는 상기 제 1 전압 제어 신호(V_ctrl<0>)에 응답하여 상기 제 3 능동 저항 소자(313)로부터 흘러나오는 전류를 상기 제 4 능동 저항 소자(314) 및 접지단(VSS) 중 하나에 제공한다. 예를 들어, 상기 제 1 스위치(315)는 상기 제 1 전압 제어 신호(V_ctrl<0>)가 인에이블되면 상기 제 3 능동 저항 소자(313)로부터 흘러나오는 전류를 상기 제 4 능동 저항 소자(314)에 제공하지 않고 접지단(VSS)으로 우회(bypass)시킨다.
상기 제 1 스위치(315)는 게이트에 상기 제 1 전압 제어 신호(V_ctrl<0>)를 입력 받고, 드레인에 상기 제 3 능동 저항 소자(313) 즉 상기 제 3 트랜지스터(N3)의 소오스가 연결되며, 소오스에 접지단(VSS)이 연결되는 제 5 트랜지스터(N5)로 구성될 수 있다.
상기 제 2 스위치(316)는 상기 제 2 전압 제어 신호(V_ctrl<1>)에 응답하여 상기 제 2 능동 저항 소자(312)로부터 흘러나오는 전류를 상기 제 3 능동 저항 소자(313) 및 접지단(VSS) 중 하나에 제공한다. 예를 들어, 상기 제 2 스위치(316)는 상기 제 2 전압 제어 신호(V_ctrl<1>)가 인에이블되면 상기 제 2 능동 저항 소자(312)로부터 흘러나오는 전류를 상기 제 3 능동 저항 소자(313)에 제공하지 않고 접지단(VSS)으로 우회시킨다.
상기 제 2 스위치(316)는 게이트에 상기 제 2 전압 제어 신호(V_ctrl<1>)를 입력 받고, 드레인에 상기 제 2 능동 저항 소자(312) 즉 상기 제 2 트랜지스터(N2)의 소오스가 연결되며, 소오스에 접지단(VSS)이 연결되는 제 6 트랜지스터(N6)로 구성될 수 있다.
상기 제 3 스위치(317)는 상기 제 3 전압 제어 신호(V_ctrl<2>)에 응답하여 상기 제 1 능동 저항 소자(311)로부터 흘러나오는 전류를 상기 제 2 능동 저항 소자(312) 및 접지단(VSS) 중 하나에 제공한다. 예를 들어, 상기 제 3 스위치(317)는 상기 제 3 전압 제어 신호(V_ctrl<2>)가 인에이블되면 상기 제 1 능동 저항 소자(311)로부터 흘러나오는 전류를 상기 제 2 능동 저항 소자(312)에 제공하지 않고 접지단(VSS)으로 우회시킨다.
상기 제 3 스위치(317)는 게이트에 상기 제 3 전압 제어 신호(V_ctrl<2>)를 입력 받고, 드레인에 상기 제 1 능동 저항 소자(311) 즉 상기 제 1 트랜지스터(N1)의 소오스가 연결되며, 소오스에 접지단(VSS)이 연결되는 제 7 트랜지스터(N7)로 구성될 수 있다.
상기 제 2 전류 패스부(320)는 상기 출력 노드(Node_out)와 접지단(VSS) 사이에 연결되고, 온도 변화 및 상기 제 1 내지 제 3 전압 제어 신호(V_ctrl<0:2>)에 응답하여 저항 레벨이 결정된다. 예를 들어, 상기 제 2 전류 패스부(320)는 온도가 높아질수록 저항 레벨이 높아지며, 상기 제 1 내지 제 3 전압 제어 신호(V_ctrl<0:2>)에 따라 저항 레벨을 가변시킬 수 있다.
상기 제 2 전류 패스부(320)는 상기 출력 노드(Node_out)와 접지단(VSS) 사이에 직렬로 연결된 제 1 내지 제 4 수동 저항 소자(321, 322, 323, 324) 및 제 4 내지 제 6 스위치(325, 326, 327)를 포함할 수 있다. 상기 제 1 내지 제 4 수동 저항 소자(321, 322, 323, 324)는 온도 변화에 따라 저항 레벨이 가변되는 소자로서, 온도가 높아질수록 저항 레벨이 높아지는 특성을 가지고 있다.
상기 제 1 수동 저항 소자(321)는 일단에 상기 출력 노드(Node_out)가 연결되고 타단에 상기 제 2 수동 저항 소자(321)의 일단이 연결되는 제 1 저항(R1)으로 구성될 수 있다.
상기 제 2 수동 저항 소자(322)는 일단에 상기 제 1 수동 저항 소자(321) 즉, 상기 제 1 저항(R1)의 타단이 연결되는 제 2 저항(R2)으로 구성될 수 있다.
상기 제 3 수동 저항 소자(323)는 일단에 상기 제 2 수동 저항 소자(322) 즉 상기 제 2 저항(R2)의 타단이 연결되는 제 3 저항(R3)으로 구성될 수 있다. 상기 제 4 수동 저항 소자(324)는 일단에 상기 제 3 수동 저항 소자(323) 즉 상기 제 3 저항(R3)의 타단이 연결되는 제 4 저항(R4)으로 구성될 수 있다.
상기 제 4 스위치(325)는 상기 제 1 전압 제어 신호(V_ctrl<0>)에 응답하여 상기 제 3 수동 저항 소자(323)로부터 흘러나오는 전류를 상기 제 4 수동 저항 소자(324) 및 접지단(VSS) 중 하나에 제공한다. 예를 들어, 상기 제 4 스위치(325)는 상기 제 1 전압 제어 신호(V_ctrl<0>)가 인에이블되면 상기 제 3 수동 저항 소자(323)로부터 흘러나오는 전류를 상기 제 4 수동 저항 소자(324)에 제공하지 않고 접지단(VSS)으로 우회(bypass)시킨다.
상기 제 4 스위치(325)는 게이트에 상기 제 1 전압 제어 신호(V_ctrl<0>)를 입력 받고, 드레인에 상기 제 3 수동 저항 소자(323) 즉 상기 제 3 저항(R3)의 타단이 연결되며, 소오스에 접지단(VSS)이 연결되는 제 8 트랜지스터(N8)로 구성될 수 있다.
상기 제 5 스위치(326)는 상기 제 2 전압 제어 신호(V_ctrl<1>)에 응답하여 상기 제 2 수동 저항 소자(322)로부터 흘러나오는 전류를 상기 제 3 수동 저항 소자(323) 및 접지단(VSS) 중 하나에 제공한다. 예를 들어, 상기 제 5 스위치(326)는 상기 제 2 전압 제어 신호(V_ctrl<1>)가 인에이블되면 상기 제 2 수동 저항 소자(322)로부터 흘러나오는 전류를 상기 제 3 수동 저항 소자(323)에 제공하지 않고 접지단(VSS)으로 우회시킨다.
상기 제 5 스위치(326)는 게이트에 상기 제 2 전압 제어 신호(V_ctrl<1>)를 입력 받고, 드레인에 상기 제 2 수동 저항 소자(322) 즉 상기 제 2 저항(R2)의 타단이 연결되며, 소오스에 접지단(VSS)이 연결되는 제 9 트랜지스터(N9)로 구성될 수 있다.
상기 제 6 스위치(327)는 상기 제 3 전압 제어 신호(V_ctrl<2>)에 응답하여 상기 제 1 수동 저항 소자(321)로부터 흘러나오는 전류를 상기 제 2 수동 저항 소자(322) 및 접지단(VSS) 중 하나에 제공한다. 예를 들어, 상기 제 6 스위치(327)는 상기 제 3 전압 제어 신호(V_ctrl<2>)가 인에이블되면 상기 제 1 수동 저항 소자(321)로부터 흘러나오는 전류를 상기 제 2 수동 저항 소자(322)에 제공하지 않고 접지단(VSS)으로 우회시킨다.
상기 제 6 스위치(327)는 게이트에 상기 제 3 전압 제어 신호(V_ctrl<2>)를 입력 받고, 드레인에 상기 제 1 수동 저항 소자(322) 즉 상기 제 1 저항(R1)의 타단 연결되며, 소오스에 접지단(VSS)이 연결되는 제 10 트랜지스터(N10)로 구성될 수 있다.
상기 제 1 및 제 2 전류 패스부(310, 320)는 상기 제 1 내지 제 3 전압 제어 신호(V_ctrl<0:2>)에 의해 저항 레벨이 가변될 수 있다. 또한 상기 제 1 및 제 2 전류 패스부(310, 320)는 상기 제 1 내지 제 3 전압 제어 신호(V_ctrl<0:2>) 중 상기 제 1 전압 제어 신호(V_ctrl<0>)가 인에이블되었을 때 제일 높은 저항 레벨을 가지며, 상기 제 3 전압 제어 신호(V_ctrl<2>)가 인에이블되었을 때 제일 낮은 저항 레벨을 갖는다. 또한, 상기 제 1 및 제 2 전류 패스부(310, 320) 각각은 실시예로서 직렬로 연결된 4개의 능동 저항 소자 및 수동 저항 소자를 개시한 것일 뿐, 그의 개수에 한정하지 않으며, 스위치의 개수 또한 한정하지 않는다. 더욱이 상기 제 1 및 2 전류 패스부(310, 320)는 온도 특성이 다른 복수개의 저항 소자들을 각각 포함하고, 복수개의 전압 제어 신호(V_ctr l<0:2>)에 응답하여 저항 레벨을 가변시킬 수 있는 구성으로서의 실시예를 개시한 것일 뿐이다.
상기 전압 제어 신호 생성부(400)는 셋팅 신호(Set_s) 및 모드 신호(DPD_mode)에 응답하여 출력한다. 예를 들어, 상기 전압 제어 신호 생성부(400)는 상기 셋팅 신호(Set_s)에 응답하여 전압 제어 정보를 저장하고, 저장된 전압 제어 정보를 상기 모드 신호(DPD_mode)에 응답하여 출력한다. 더욱 상세히 설명하면, 상기 전압 제어 신호 생성부(400)는 상기 셋팅 신호(Set_s)에 따라 상기 제 1 내지 제 3 전압 제어 신호(V_ctrl<0:2>) 중 하나를 인에이블시킬 전압 제어 정보를 저장하고, 상기 모드 신호(DPD_mode)가 인에이블되면 저장된 전압 제어 정보에 따라 상기 제 1 내지 제 3 전압 제어 신호(V_ctrl<0:2>) 중 하나를 인에이블시킨다. 이때, 상기 모드 신호(DPD_mode)는 파워 다운 모드 신호일 수 있으며, 상기 파워 다운 모드 신호는 반도체 집적 회로가 파워 다운 모드일 경우 인에이블되는 신호이다. 본 발명의 실시예에 따른 전압 생성 회로는 파워 다운 모드일 때 인에이블되는 모드 신호(DPD_mode)를 예로 하여 설명하였으나, 노멀 모드보다 전류 소모를 줄이기 위한 모드 예를 들어, 스텐바이 모드(standby mode), 딥 파워 다운 모드(deep power down mode) 등에 모두 적용될 수 있다.
상기 전압 제어 신호 생성부(400)는 도 2에 도시된 바와 같이, 설정 저장부(410), 및 출력 제어부(420)를 포함할 수 있다.
상기 설정 저장부(410)는 상기 셋팅 신호(Set_s)에 응답하여 전압 제어 정보를 저장하고, 저장된 전압 제어 정보를 제 1 내지 제 3 저장 신호(Sa_s<0:2>)로서 출력한다. 상기 설정 저장부(410)는 플립플롭(flip-flop), 레지스터(register), 모드 레지스터 셋(mode register set), 및 캠(CAM)등으로 구성될 수 있다.
상기 출력 제어부(420)는 상기 모드 신호(DPD_mode)에 응답하여 상기 제 1 내지 제 3 저장 신호(Sa_s<0:2>)를 상기 제 1 내지 제 3 전압 제어 신호(V_ctrl<0:2>)로서 출력한다. 예를 들어, 상기 출력 제어부(420)는 상기 모드 신호(DPD_mode)가 인에이블되면 상기 제 1 내지 제 3 저장 신호(Sa_s<0:2>)를 상기 제 1 내지 제 3 전압 제어 신호(V_ctrl<0:2>)로서 출력한다. 상기 출력 제어부(420)는 상기 모드 신호(DPD_mode)가 디스에이블되면 상기 제 1 내지 제 3 저장 신호(Sa_s<0:2>)와는 무관하게 상기 제 1 내지 제 3 전압 제어 신호(V_ctrl<0:2>)를 디스에이블시킨다.
상기 출력 제어부(420)는 제 1 내지 제 3 낸드 게이트(ND1, ND2, ND3), 및 제 1 내지 제 3 인버터(IV1, IV2, IV3)를 포함할 수 있다. 상기 제 1 낸드 게이트(ND1)는 상기 제 1 저장 신호(Sa_s<0>) 및 상기 모드 신호(DPD_mode)를 입력 받는다. 상기 제 1 인버터(IV1)는 상기 제1 낸드 게이트(ND1)의 출력 신호를 입력 받아 상기 제 1 전압 제어 신호(V_ctrl<0>)로서 출력한다. 상기 제 2 낸드 게이트(ND2)는 상기 제 2 저장 신호(Sa_s<1>) 및 상기 모드 신호(DPD_mode)를 입력 받는다. 상기 제 2 인버터(IV2)는 상기 제 2 낸드 게이트(ND2)의 출력 신호를 입력 받아 상기 제 2 전압 제어 신호(V_ctrl<1>)로서 출력한다. 상기 제 3 낸드 게이트(ND3)는 상기 제 3 저장 신호(Sa_s<2>) 및 상기 모드 신호(DPD_mode)를 입력 받는다. 상기 제 3 인버터(IV3)는 상기 제 3 낸드 게이트(ND3)의 출력 신호를 입력 받아 상기 제 3 전압 제어 신호(V_ctrl<2>)로서 출력한다.
이와 같이 구성된 본 발명의 실시예에 따른 전압 생성 회로의 동작을 설명하면 다음과 같다.
설정 전압 생성부(100)로부터 설정된 전압 레벨의 설정 전압(V_set)이 생성된다.
전류 제공부(200)는 상기 설정 전압(V_set)의 전압 레벨에 대응되는 전류의 양을 출력 노드(Node_out)로 제공한다.
상기 출력 노드(Node_out)에 제공되는 전류는 전압 레벨 제어부(300)를 통해 접지단(VSS)으로 흐른다. 이때, 상기 출력 노드(Node_out)에 형성되는 전압의 전압 레벨은 상기 전압 레벨 제어부(300)의 저항 레벨에 따라 결정된다. 상기 출력 노드(Node_out)에서 형성되는 전압을 내부 전압(V_int)이라고 한다.
상기 전압 레벨 제어부(300)는 제 1 전류 패스부(310) 및 제 2 전류 패스부(320)로 구성된다.
상기 제 1 전류 패스부(310)는 직렬로 연결된 제 1 내지 제 4 능동 저항 소자(311, 312, 313, 314)를 포함한다.
상기 제 2 전류 패스부(320)는 직렬로 연결된 제 1 내지 제 4 수동 저항 소자(321, 322, 323, 324)를 포함한다. 이때, 상기 제 1 내지 제 4 능동 저항 소자(311, 312, 313, 314)는 온도가 높아질수록 저항 레벨이 낮아진다. 한편, 상기 제 1 내지 제 4 수동 소자(321, 322, 323, 324)는 온도가 높아질수록 저항 레벨이 높아진다.
도 3를 참조하여, 상기 제 1 및 제 2 전류 패스부(310, 320)의 동작을 설명한다. 이때, 본 발명의 실시예에 따른 전압 생성 회로는 도 1에 도시된 바와 같이, 복수개의 능동 저항 소자를 포함하는 제 1 전류 패스부(310) 및 복수개의 수동 저항 소자를 포함하는 제 2 전류 패스부(320)를 예로 하여 설명하였지만, 도 3에서는 더욱 간략히 하나의 능동 저항 소자를 포함하는 제 1 전류 패스부(310-1) 및 하나의 능동 저항 소자를 포함하는 제 2 전류 패스부(320-)를 예로 하여 설명한다.
능동 저항 소자(N)를 포함하는 상기 제 1 전류 패스부(310-1)는 온도가 높아질수록 저항 레벨이 낮아지고, 수동 저항 소자(R)를 포함하는 상기 제 2 전류 패스부(320-1)는 온도가 높아질수록 저항 레벨이 높아진다.
상기 제 1 및 제 2 전류 패스부(310-1, 320-1)는 전류 제공부(200-1)로부터 제공되는 일정한 전류량을 제공받으므로, 상기 제 1 전류 패스부(310)는 온도가 높아질수록 상기 제 1 전류 패스부(310)에 의해 형성되는 전압의 전압 레벨을 낮아지고, 상기 제 2 전류 패스부(320)는 온도가 높아질수록 상기 상기 제 2 전류 패스부(320)에 의해 형성되는 전압의 전압 레벨은 높아진다.
따라서, 상기 전류 제공부(200-1)로부터 일정한 량의 전류가 제공되면 상기 제 1 및 제 2 전류 패스부(310-1, 320-1)가 공통 연결된 출력 노드(Node_out)의 전압 레벨은 온도 변화와는 무관하게 일정해진다.
본 발명의 실시예에 따른 전압 생성 회로는 도1에 도시된 바와 같이, 제 1 내지 제 3 전압 제어 신호(V_ctrl<0:2>) 중 하나를 인에이블시켜, 상기 제 1 전류 패스부(310), 및 상기 제 2 전류 패스부(320)의 저항 레벨을 제어함으로써, 상기 출력 노드(Node_out)의 전압 레벨 즉 내부 전압(V_int)의 전압 레벨을 제어할 수 있다. 상기 제 1 및 제 2 전류 패스부(310, 320)는 상기 제 1 전압 제어 신호(V_ctrl<0>)가 인에이블되었을 때 가장 높은 저항 레벨을 가지므로, 상기 제 1 제어 신호(V_ctrl<0>)가 인에이블되었을 때 상기 제 1 및 제 2 전류 패스부(310, 320)에 가장 높은 전압이 형성된다. 또한 상기 제 1 및 제 2 전류 패스부(310, 320)는 상기 제 3 전압 제어 신호(V_ctrl<2>)가 인에이블되었을 때 가장 낮은 저항 레벨을 가지므로, 상기 제 3 전압 제어 신호(V_ctrl<2>)가 인에이블되었을 때 가장 낮은 전압이 형성된다. 결국, 상기 출력 노드(Node_out)의 전압 즉 상기 내부 전압(V_int) 또한 상기 제 1 전압 제어 신호(V_ctrl<0>)가 인에이블되었을 때 제일 높은 전압 레벨을 가지고, 상기 제 3 전압 제어 신호(V_ctrl<2>)가 인에이블되었을 때 제일 낮은 전압 레벨을 갖는다.
본 발명의 실시예에 따른 전압 생성 회로는 온도와는 무관하게 일정한 전압 레벨을 갖는 내부 전압을 생성하면서도, 전압 제어 신호에 응답하여 내부 전압의 전압 레벨을 높이거나 낮출 수 있다.
또한, 본 발명의 실시예에 따른 전압 생성 회로는 도 2를 참조하면, 상기 제 1 내지 제 3 전압 제어 신호(V_ctrl<0:2>) 중 하나의 신호가 인에이블되어 상기 제 1 및 제 2 전류 패스부(310, 320)에 입력되기 위해서는 상기 모드 신호(DPD_mode)가 인에이블되어야 한다. 즉, 본 발명의 실시예에 따른 전압 생성 회로는 모드가 전환될 경우, 즉 노멀 모드에서 파워 다운 모드로 전환될 경우 상기 출력 노드(Node_out)의 전압 레벨을 설정 저장부(410)에 저장된 전압 제어 정보에 따라 낮출 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (19)

  1. 설정 전압의 전압 레벨에 대응되는 전류의 양을 갖는 전류를 출력 노드에 제공하는 전류 제공부; 및
    전압 제어 신호에 응답하여 저항 레벨이 결정되며, 상기 출력 노드와 접지단 사이에 연결되는 전압 레벨 제어부를 포함하며,
    상기 전압 레벨 제어부는
    온도 특성이 서로 다른 제 1 전류 패스부와 제 2 전류 패스부를 포함하는 것을 특징으로 하는 전압 생성 회로.
  2. 제 1 항에 있어서,
    상기 전압 레벨 제어부는
    상기 출력 노드에서 제공되는 전류 중 상기 전압 제어 신호에 따른 저항 레벨에 대응되는 전류의 양만큼 상기 접지단으로 흘려 상기 출력 노드의 전압 레벨을 제어하는 것을 특징으로 하는 전압 생성 회로.
  3. 제 2 항에 있어서,
    상기 전압 레벨 제어부는
    상기 출력 노드와 상기 접지단 사이에 병렬로 연결되는 상기 제 1 전류 패스부와 상기 제 2 전류 패스부를 포함하는 것을 특징으로 하는 전압 생성 회로.
  4. 제 3 항에 있어서,
    상기 제 1 전류 패스부는
    온도가 높아질수록 저항 레벨이 낮아지고, 상기 전압 제어 신호에 응답하여 상기 저항 레벨을 결정할 수 있는 것을 특징으로 하는 전압 생성 회로.
  5. 제 4 항에 있어서,
    상기 제 1 전류 패스부는
    온도가 높아질수록 저항 레벨이 낮아지는 복수개의 능동 저항 소자가 직렬로 상기 출력 노드와 상기 접지단 사이에 연결되며,
    상기 복수개의 능동 저항 소자 사이의 각 노드와 상기 접지단 사이를 연결하는 복수개의 스위치를 포함하며,
    상기 복수개의 스위치는 상기 전압 제어 신호에 응답하여 하나의 스위치만 턴온되는 것을 특징으로 하는 전압 생성 회로.
  6. 제 3 항에 있어서,
    상기 제 2 전류 패스부는
    온도가 높아질수록 저항 레벨이 높아지고, 상기 전압 제어 신호에 응답하여 상기 저항 레벨을 결정할 수 있는 것을 특징으로 하는 전압 생성 회로.
  7. 제 6 항에 있어서,
    상기 제 2 전류 패스부는
    온도가 높아질수록 저항 레벨이 높아지는 복수개의 수동 저항 소자가 직렬로 상기 출력 노드와 상기 접지단 사이에 연결되며,
    상기 복수개의 수동 저항 소자 사이의 각 노드와 상기 접지단 사이를 연결하는 복수개의 스위치를 포함하며,
    상기 복수개의 스위치는 상기 전압 제어 신호에 응답하여 하나의 스위치만 턴온되는 것을 특징으로 하는 전압 생성 회로.
  8. 설정 전압을 생성하는 설정 전압 생성부;
    상기 설정 전압에 응답하여 출력 노드에 전류를 제공하는 전류 제공부;
    전압 제어 신호에 응답하여 상기 출력 노드에 제공되는 전류 중 일부를 접지단으로 흘리는 제 1 전류 패스부;
    상기 전압 제어 신호에 응답하여 상기 출력 노드에 제공되는 전류 중 나머지를 접지단으로 흘리는 제 2 전류 패스부; 및
    셋팅 신호 및 모드 신호에 응답하여 상기 전압 제어 신호를 생성하는 전압 제어 신호 생성부를 포함하는 것을 특징으로 하는 전압 생성 회로.
  9. 제 8 항에 있어서,
    상기 제 1 전류 패스부는
    온도가 높아질수록 저항 레벨이 낮아지는 복수개의 능동 저항 소자가 직렬로 상기 출력 노드와 상기 접지단 사이에 연결되며,
    상기 복수개의 능동 저항 소자 사이의 각 노드와 상기 접지단 사이를 연결하는 복수개의 스위치를 포함하며.
    상기 복수개의 스위치는 상기 전압 제어 신호에 응답하여 하나의 스위치만 턴온되는 것을 특징으로 하는 전압 생성 회로.
  10. 제 9 항에 있어서,
    상기 제 2 전류 패스부는
    온도가 높아질수록 저항 레벨이 높아지는 복수개의 수동 저항 소자가 직렬로 상기 출력 노드와 상기 접지단 사이에 연결되며,
    상기 복수개의 수동 저항 소자 사이의 각 노드와 상기 접지단 사이를 연결하는 복수개의 스위치를 포함하며,
    상기 복수개의 스위치는 상기 전압 제어 신호에 응답하여 하나의 스위치만 턴온되는 것을 특징으로 하는 전압 생성 회로.
  11. 제 9 항에 있어서,
    상기 전압 제어 신호 생성부는
    상기 셋팅 신호에 응답하여 전압 제어 정보를 저장하고, 저장된 전압 제어 정보를 저장 신호로서 출력하는 설정 저장부, 및
    상기 모드 신호에 응답하여 상기 저장 신호를 상기 전압 제어 신호로서 출력하는 출력 제어부를 포함하는 것을 특징으로 하는 전압 생성 회로.
  12. 제 11 항에 있어서,
    상기 설정 저장부는
    레지스터인 것을 특징으로 하는 전압 생성 회로.
  13. 제 11 항에 있어서,
    상기 출력 제어부는
    상기 모드 신호가 인에이블되면 상기 저장 신호를 상기 전압 제어 신호로서 출력하는 것을 특징으로 하는 전압 생성 회로.
  14. 설정 전압에 응답하여 출력 노드에 전류를 제공하는 전류 제공부;
    전압 제어 신호에 응답하여 상기 출력 노드에 제공되는 전류 중 일부를 접지단으로 흘리는 제 1 전류 패스부;
    상기 전압 제어 신호에 응답하여 상기 출력 노드에 제공되는 전류 중 나머지를 접지단으로 흘리는 제 2 전류 패스부; 및
    파워 다운 모드시 노멀 모드보다 상기 출력 노드의 전압 레벨이 낮아지도록 상기 전압 제어 신호를 생성하는 전압 제어 신호 생성부를 포함하며,
    상기 제 1 전류 패스부는 온도가 높아질수록 저항 레벨이 낮아지고,
    상기 제 2 전류 패스부는 온도가 높아질수록 저항 레벨이 높아지는 것을 특징으로 하는 전압 생성 회로.
  15. 제 14 항에 있어서,
    상기 제 1 및 제 2 전류 패스부는
    상기 전압 제어 신호에 응답하여 저항 레벨이 낮아지는 것을 특징으로 하는 전압 생성 회로.
  16. 제 15 항에 있어서,
    상기 제 1 전류 패스부는
    온도가 높아질수록 저항 레벨이 낮아지는 복수개의 능동 저항 소자가 직렬로 상기 출력 노드와 상기 접지단 사이에 연결되며,
    상기 복수개의 능동 저항 소자 사이의 각 노드와 상기 접지단 사이를 연결하는 복수개의 스위치를 포함하며.
    상기 복수개의 스위치는 상기 전압 제어 신호에 응답하여 하나의 스위치만 턴온되는 것을 특징으로 하는 전압 생성 회로.
  17. 제 15 항에 있어서,
    상기 제 2 전류 패스부는
    온도가 높아질수록 저항 레벨이 높아지는 복수개의 수동 저항 소자가 직렬로 상기 출력 노드와 상기 접지단 사이에 연결되며,
    상기 복수개의 수동 저항 소자 사이의 각 노드와 상기 접지단 사이를 연결하는 복수개의 스위치를 포함하며,
    상기 복수개의 스위치는 상기 전압 제어 신호에 응답하여 하나의 스위치만 턴온되는 것을 특징으로 하는 전압 생성 회로.
  18. 제 14 항에 있어서,
    상기 전압 제어 신호 생성부는
    셋팅 신호에 응답하여 전압 제어 정보를 저장하고, 저장된 전압 제어 정보를 저장 신호로서 출력하는 설정 저장부, 및
    모드 신호에 응답하여 상기 저장 신호를 상기 전압 제어 신호로서 출력하는 출력 제어부를 포함하는 것을 특징으로 하는 전압 생성 회로.
  19. 제 18 항에 있어서,
    상기 출력 제어부는
    상기 모드 신호가 디스에이블되면 상기 저항 신호와는 무관하게 상기 전압 제어 신호를 디스에이블시키고,
    상기 모드 신호가 인에이블되면 상기 저항 신호에 따라 상기 전압 제어 신호를 인에이블시키는 것을 특징으로 하는 전압 생성 회로.
KR1020150109040A 2015-07-31 2015-07-31 전압 생성 회로 KR20170014953A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150109040A KR20170014953A (ko) 2015-07-31 2015-07-31 전압 생성 회로
US15/015,266 US10007287B2 (en) 2015-07-31 2016-02-04 Voltage generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150109040A KR20170014953A (ko) 2015-07-31 2015-07-31 전압 생성 회로

Publications (1)

Publication Number Publication Date
KR20170014953A true KR20170014953A (ko) 2017-02-08

Family

ID=57883704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150109040A KR20170014953A (ko) 2015-07-31 2015-07-31 전압 생성 회로

Country Status (2)

Country Link
US (1) US10007287B2 (ko)
KR (1) KR20170014953A (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7216064B1 (en) * 1993-09-21 2007-05-08 Intel Corporation Method and apparatus for programmable thermal sensor for an integrated circuit
KR970059867U (ko) 1996-04-29 1997-11-10 반도체 장비의 웨이퍼 홀더
JP3693625B2 (ja) * 2002-04-15 2005-09-07 沖電気工業株式会社 過電流保護回路およびその集積回路
JP2005266346A (ja) * 2004-03-18 2005-09-29 Seiko Epson Corp 基準電圧発生回路、データドライバ、表示装置及び電子機器
US7443227B2 (en) * 2006-08-30 2008-10-28 Phison Electronics Corp. Adjusting circuit
KR20090010429A (ko) 2007-07-23 2009-01-30 삼성전자주식회사 반도체 메모리 장치의 내부 전압 발생기
US8089813B2 (en) * 2008-07-18 2012-01-03 International Business Machines Corporation Controllable voltage reference driver for a memory system
TWI357213B (en) * 2008-09-18 2012-01-21 Holtek Semiconductor Inc Circuit and method with temperature compensation
US7619402B1 (en) * 2008-09-26 2009-11-17 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Low dropout voltage regulator with programmable on-chip output voltage for mixed signal embedded applications
KR101043044B1 (ko) 2009-01-23 2011-06-21 (주)카이로넷 공급 전압의 변화에 무관한 기준 전압을 제공할 수 있는 기준 전압 발생기
WO2012141123A1 (ja) * 2011-04-12 2012-10-18 ルネサスエレクトロニクス株式会社 電圧発生回路

Also Published As

Publication number Publication date
US20170033691A1 (en) 2017-02-02
US10007287B2 (en) 2018-06-26

Similar Documents

Publication Publication Date Title
CN107077876B (zh) 用于读取电阻式存储器的恒定感测电流
KR101286241B1 (ko) 최대 전압 선택회로
KR20150022241A (ko) 반도체 메모리 장치
KR101848776B1 (ko) 내부전압 생성회로
US6404677B2 (en) Semiconductor memory device capable of performing stable read operation and read method thereof
US8879338B2 (en) Semiconductor integrated circuit and nonvolatile semiconductor storage device
US8922250B2 (en) Semiconductor device and semiconductor system including the same
US9558841B2 (en) Generating stabilized output signals during fuse read operations
KR20120103001A (ko) 파워 온 리셋 회로 및 그것을 포함하는 전자 장치
KR20170014953A (ko) 전압 생성 회로
KR20190136830A (ko) 반도체 장치
KR100904426B1 (ko) 내부 전압 생성 회로
JP2023045472A (ja) 電圧生成回路
KR20080079553A (ko) 향상된 셋업 전압 특성을 갖는 기준전압 발생기 및 이를제어하는 방법
KR20130064991A (ko) 기준전압생성회로 및 이를 이용한 내부전압생성회로
KR101003128B1 (ko) 반도체 메모리 장치의 내부 전압 발생 회로
KR20100123126A (ko) 반도체 메모리 장치의 파워 업 신호 생성 회로
KR20090060679A (ko) 반도체 메모리 장치의 출력 드라이버
JP2020173879A (ja) 半導体装置およびメモリの読み出し方法
KR20150022243A (ko) 반도체 메모리 장치
KR100554840B1 (ko) 파워 업 신호 발생 회로
KR101027696B1 (ko) 전류 센싱 회로 및 그를 이용한 반도체 메모리 장치
KR20100078223A (ko) 반도체 메모리 장치의 음 전압 감지 회로
KR100680951B1 (ko) 메모리 장치용 고전압 발생장치
KR100613445B1 (ko) 고전압 감지회로 및 이를 이용한 고전압 펌핑장치