CN105306027B - 一种复位电路及电路复位方法 - Google Patents
一种复位电路及电路复位方法 Download PDFInfo
- Publication number
- CN105306027B CN105306027B CN201410323459.5A CN201410323459A CN105306027B CN 105306027 B CN105306027 B CN 105306027B CN 201410323459 A CN201410323459 A CN 201410323459A CN 105306027 B CN105306027 B CN 105306027B
- Authority
- CN
- China
- Prior art keywords
- circuit
- current mirror
- supply voltage
- reset
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000007493 shaping process Methods 0.000 claims abstract description 18
- 239000003990 capacitor Substances 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims description 9
- 238000010168 coupling process Methods 0.000 claims description 9
- 238000005859 coupling reaction Methods 0.000 claims description 9
- 230000009467 reduction Effects 0.000 claims description 8
- 230000005611 electricity Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000005265 energy consumption Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000739 chaotic effect Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
本发明公开了一种复位电路及电路复位方法。其中复位电路包括电流源,所述电流源提供与电源电压无关的参考电流源;第一电流镜,所述第一电流镜与所述电流源连接,为电路中各支路提供基准电流;第二电流镜,所述第二电流镜与所述第一电流镜连接,作为第一电流镜的负载;整形电路,所述整形电路与所述第二电流镜连接,为所述第二电流镜的输出电流整形以形成复位信号。该电路主要用于降低复位电路的功耗同时提高复位精度。
Description
技术领域
本发明涉及电子电路技术领域,特别涉及一种复位电路及电路复位方法。
背景技术
复位电路的作用有两个,其一是上电时当电源已经达到正常工作所需电位时,该电路产生整个芯片的复位信号;其二,当电源电压降低到一定水平时,该电路可以使整个芯片进行复位,防止出现错误翻转。因为当电源电压较低,但又高于逻辑低电平时,数字电路的逻辑门会发生非正常的参差不齐的翻转从而造成整个数字电路逻辑混乱。特别地涉及到存储器的写操作时,错误的数字电路动作可能会引起数据安全等问题。
目前常用的同时具备上电复位和下电复位电路方案其原理均一样,即由电源电压产生一个相关检测电压,然后通过比较器判断该检测电压与参考电压来产生复位信号,参考电压产生电路可以是带隙基准电路也可以是晶体管的阈值电压。如图1所示,上电时,电阻R1和R2分压得到与电源电压相关的检测电压VA,参考电压产生电路产生一个带隙基准电压VB,比较器A1对VA和VB进行判断,经过整形电路D1后产生复位信号RST。但是,图1所示的复位电路存在以下问题:1、检测电压产生电路电阻面积太大;2、参考电压产生电路功耗大,而且随着电源电压的增加,电阻R1和R2通路的电流消耗也会增加,无法满足低功耗应用;3、参考电压产生电路只有在电源上电到一定值时才会工作,因而也无法应用于低电压环境中。
为了解决图1中复位电路的上述问题,出现了图2所示的复位电路,检测电压电路由MOS管取代,解决了面积大的问题,同时参考电压电路采用晶体管的阈值电压,降低了整个电路功耗。但是这种复位电路在电源电压达到正常电压后,由PMOS MP1和NMOS MN1构成的支路一致导通,仍然存在大的静态电流,而且上电复位点和下电复位点完全由MP1、MN1构成的支路的电流和MN2的阈值决定,受工艺、温度和电源电压影响大,不同工艺角和温度下,上电复位点和下电复位点离散度大。
通过对以上现有技术的研究和实际电路应用环境的考虑,很容易发现现有技术存在以下缺点:(1)、采集电源电压的电阻串面积太大,而且功耗随电源电压的增大而增加。(2)、带隙基准电路静态功耗过大,且电源上电的过程中,带隙基准电压电路在一定的电源电压时才能建立好,无法应用于低电源电压环境中。(3)、复位信号的复位点随工艺、温度变化较大。本专利针对以上的技术缺点提出了相应的解决方案。
发明内容
为了解决现有技术的复位电路中,功耗大、面积大,且工艺和温度对上电复位点和下电复位点影响很大的技术问题,本发明提出一种复位电路及电路复位方法。
一种复位电路,包括:
电流源,电流源提供与电源电压无关的参考电流源;
第一电流镜,第一电流镜与电流源连接,为电路中各支路提供基准电流;
第二电流镜,第二电流镜与第一电流镜连接,作为第一电流镜的负载;
整形电路,整形电路与第二电流镜连接,为第二电流镜的输出电流整形以形成复位信号。
优选地,该方案还可包括:
电源电压,与电流源、第二电流镜和整形电路分别连接;
耦合电容,与电源电压连接,提供电源电压到复位信号所在的复位点的耦合通路。
其中,第一电流镜由三个N沟道MOS管MN0,MN1和MN2组成;
MN0的一端耦合连接于电流源,一端耦合连接于MN1,MN1一端耦合连接于MN2。
优选地,MN1的宽长比大于MN2的宽长比。
优选地,MN0的一端耦合连接于电流源,一端耦合连接于MN1,MN1一端耦合连接于MN2,具体为:
NM0的漏极与电流源的输出端相连接,MN0的栅极与MN1、MN2的栅极连接;
MN0、MN1和MN2的源极分别接地。
优选地,第二电流镜由两个P沟道MOS管MP1和MP2组成;
MP1的一端耦合连接于电流源,一端耦合连接于MP2。
具体而言,MP1的一端耦合连接于电流源,一端耦合连接于MP2,具体为:MP1和MP2的源极分别与电源电压连接,MP2的栅极与MP1的栅极连接。
第二电流镜与第一电流镜连接,具体包括:MP1的栅极和漏极连接在一起并与MN1的漏极连接,MP2的漏极与MN2的漏极连接在一起。
优选地,MP1和MP2的宽长比相同。
一种电路复位方法,可应用上述的复位电路中,该方法包括通过第一电流镜和第二电流镜的输出,调整电源电压和复位信号之间的变化关系;
其中,调整电源电压和复位信号之间的变化关系具体包括:
当电源电压未上升到第一门限时,复位信号根据电源电压的升高而上升;
当电源电压上升到第一门限时,复位信号发生翻转,输出上电复位信号;
当电源电压未下降到第二门限时,复位信号根据电源电压的降低而下降;
当电源电压下降到第二门限时,复位信号发生翻转,输出下电复位信号。
本发明的方案中采用了非对称电流镜的结构,该结构在正常工作时只包含三条电流通路,且这三条支路的电流都是受参考电流控制的,具有功耗低的优点。同时,本方案的上电复位点和下电复位点由参考电流决定,所以上电复位点和下电复位点随工艺和温度变化小。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例一起用于解释本发明,并不构成对本发明的限制。在附图中:
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为背景技术中提供的一种复位电路;
图2为背景技术中提供的另一种复位电路;
图3为本发明实施例1提供的一种复位电路的电路图;
图4为本发明实施例2中提供的在复位电路中电源电压与复位信号之间的关系图;
图5为本发明实施例2中提供的在没有耦合电容的情况下,复位电路中电源电压与复位信号之间的关系图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。并且,以下各实施例均为本发明的可选方案,实施例的排列顺序及实施例的编号与其优选执行顺序无关。
实施例1
本实施例提供一种复位电路,其主要包括:电流源,第一电流镜,第二电流镜以及整形电路。其中,
电流源IREF,电流源提供与电源电压无关的参考电流源;
第一电流镜,第一电流镜与电流源IREF连接,为电路中各支路提供基准电流;
第二电流镜,第二电流镜与第一电流镜连接,作为第一电流镜的负载;
整形电路,整形电路与第二电流镜连接,为第二电流镜的输出电压整形以形成复位信号。
此外,还包括:电源电压,耦合电容。
电源电压,与所述电流源IREF、第二电流镜和整形电路分别连接;
耦合电容,与所述电源电压连接,提供所述电源电压到复位信号所在的复位点的耦合通路。通过该耦合电容形成电源电压与复位信号之间的耦合通路,可以改善复位信号的电源跟随特性。
具体而言,上述复位电路可如图3所示,
NMOS管MN0、MN1和MN2组成第一电流镜,负责为电路中各支路提供基准电流;其中,MN0的漏极与所述电流源的输出端相连接,MN0的栅极与MN1、MN2的栅极连接,MN0、MN1和MN2的源极分别接地。
PMOS管MP1和MP2组成第二电流镜,作为第一电流镜的负载;其中,MP1和MP2的源极分别与电源电压VDD连接,MP2的栅极与所述MP1的栅极连接。
MP1的栅极和漏极连接在一起并与MN1的漏极连接,MP2漏极与MN2的漏极连接在一起。MP3、MP4、MN3、MN4构成整形电路。电流IREF流过晶体管MN0,在MN0栅极P点产生电压VP,为电流源MN1和MN2提供偏置电压。耦合电容C1提供电源电压VDD到复位点RST的耦合通路。
本实施例提出的复位电路采用了非对称电流镜的结构,整个电路的核心是MN1、MN2和MP1、MP2,其中MP1与MP2的宽长比相同,即比例为1:1;MN1与MN2宽长比例不相等,优选为MN1的宽长比m大于MN2的宽长比n,(即m>n)。本实施例提出的复位电路结构在正常工作时只包含三条电流通路,分别是IREF-MN0支路,MP1-MN1支路和MP2-MN2支路,因此可以实现低功耗,包括偏置电路功耗在内的总功耗小于500nA。
实施例2
本实施例提供一种电路复位方法,该方法用来控制复位电路在低功耗下,产生可不随工艺和温度产生大变化的复位信号。换句话说,本实施提供的电路复位方法可以用实施例1中提供的图3所示的复位电路来加以实现或者可以说是可应用于实施例1中提供的图3所示的复位电路中。因此本实施例的方法中可以结合图3的复位电路加以描述。总体来说,该方法是:通过第一电流镜和第二电流镜的输出,调整电源电压和复位信号之间的变化关系;
所述调整电源电压和复位信号之间的变化关系具体包括:
当电源电压未上升到第一门限时,复位信号根据电源电压的升高而上升;
当电源电压上升到第一门限时,复位信号发生翻转,输出上电复位信号;
当电源电压未下降到第二门限时,复位信号根据电源电压的降低而下降;
当电源电压下降到第二门限时,复位信号发生翻转,输出下电复位信号。
结合图4所示波形为电源电压VDD上电时复位信号RST的波形可知,本方法中结合的复位电路,一旦电源电压开始上电,RST信号将跟随VDD上升,当VDD上升到门限电压threshold1时,RST发生翻转,输出上电复位信号;当VDD下降到门限电压threshold2时,RST输出下电复位信号,可以防止数字电路错误翻转,因此本电路具有功耗低,翻转点精确,工作电压低等优点。
下面具体介绍一下图3所示的复位电路的工作原理。在上电阶段:在0≤t<t1时间阶段,VDD开始从0上电,此时N节点电压VN还没有建立,整个电路没有电流流过,由于C1构成的耦合通路,RST在该阶段跟随VDD上升;在t1≤t<t2阶段,VDD升高到足够使VN电压建立,MN0开始流过电流IREF,此时VDD仍不足以使MP1和MN1同时导通,P节点电压VP为零,MN1处于深线性区;在t2≤t<t3阶段,随着VDD继续升高,VP开始随着VDD上升(从上电开始到这个阶段,MN1和MN2的电流相等,此时MN1和MN2都工作于深线性区,M节点电压稍高于P节点电压);在t=t3时,VDD升高到门限电压threshold1,VP也继续上升,使得MP1提供的电流与MN2消耗的电流相等,都流过n*IREF,此时MP2与MN2管均工作于饱和区,MN1工作于线性区,当VDD继续升高ΔV时,MN1开始向饱和区过渡时,MP1将提供m*IREF电流,此时MN2与MP2都饱和的平衡态被打破,M节点电压开始发生翻转,变为高电平,使MP2工作于深线性区,这样就产生一次上电复位翻转的脉冲。
在下电阶段:VDD开始下电时,首先VP会随着VDD下降,MP1流过的电流仍然为m*IREF,当MP1过驱动电压不能提供m*IREF电流时,随着VDD继续下降,此时VP的进一步降低会使MN1进入线性区,当VP下降到MP1只能提供n*IREF电流时,MN2和MP2进入饱和区,当VDD进一步降低,M点的平衡被打破,VM变为低电平,产生一次下电复位的脉冲。
RST产生翻转的条件为:
因此,RST的上电复位点和下电复位点分别为:
其中μp=KμT-1.5,VTH=VTH(T0)-α(T-T0),Ku为一个与工艺相关的正系数,α近似等于2.3mV/℃;在模拟电路中常用的参考电流大多是与温度成正比的,即PTAT电流,IREF=KIT。以上电复位点threshold1为例,将与温度相关的参数带入公式(2)可得:
其中B=α,C=VTH(T0)+ΔV,A、B、C都是与温度无关的量。从公式(4)可以看到,阈值电压VTH具有负温度系数,而沟道迁移率μp也具有负温度系数,采用本实施例结构的复位电路可以实现温度补偿的作用。此外,工艺变化时,参考电流的变化趋势与Cox一般保持正比关系,由公式(2)可知threshold1只与MP1的阈值电压VTH相关,因此本实施例提出的电路结构受工艺变化影响较小,随着工艺变化,threshold1变化范围与MP1的阈值电压变化基本相同。在目前的主流的模拟工艺中,threshold1随温度、工艺条件不同的变化范围小于为±100mV。下电复位点threshold2不再赘述。
耦合电容C1可以提供一条从VDD到RST的通路,可以保证在电源电压VDD较低,上电复位电路不能工作时,RST仍能够跟随VDD,保证RST在设定的VDD处给出复位信号。如图5所示,如果没有C1,在0≤t<t1阶段,RST不能紧密跟随VDD,如果VDD上升速度足够快,上电复位电路响应缓慢,会造成数字电路的错误翻转,更为严重的是涉及到存储器写操作,可能误写存储器。
本实施例提供的方案只有三条电流支路,且这三条支路的电流都是受参考电流控制的,具有功耗低的优点。并且上电复位点和下电复位点由参考电流决定,所以上电复位点和下电复位点随工艺和温度变化小。此外,通过耦合电容可形成电源电压与复位信号之间的耦合通路,可以改善复位信号的电源跟随特性。
以上所述,仅为本发明的具体实施方式,但本发明能有多种不同形式的具体实施方式,上文结合附图对本发明做举例说明,这并不意味着本发明所应用的具体实施方式只能局限在这些特定的具体实施方式中,本领域的技术人员应当了解,上文所提供的具体实施方式只是多种优选实施方式中的一些示例,任何体现本发明权利要求的具体实施方式均应在本发明权利要求所要求保护的范围之内;本领域的技术人员能够对上文各具体实施方式中所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内,所作的任何修改、等同替换或者改进等,均应包含在本发明权利要求的保护范围之内。
Claims (5)
1.一种复位电路,其特征在于,包括:
电流源,所述电流源提供与电源电压无关的参考电流源;
第一电流镜,所述第一电流镜与所述电流源连接,为电路中各支路提供基准电流;
第二电流镜,所述第二电流镜与所述第一电流镜连接,作为第一电流镜的负载;
整形电路,所述整形电路与所述第二电流镜连接,为所述第二电流镜的输出电流整形以形成复位信号;
所述第一电流镜由三个N沟道MOS管MN0,MN1和MN2组成;
所述MN0的一端耦合连接于所述电流源,一端耦合连接于所述MN1,所述MN1一端耦合连接于所述MN2;
所述MN0的一端耦合连接于所述电流源,一端耦合连接于所述MN1,所述MN1一端耦合连接于所述MN2,具体为:
所述MN0的漏极与所述电流源的输出端相连接,所述MN0的栅极与所述MN1、MN2的栅极连接;
所述MN0、MN1和MN2的源极分别接地,
其中,所述第二电流镜由两个P沟道MOS管MP1和MP2组成;
所述MP1的一端耦合连接于所述电流源,一端耦合连接于所述MP2,
其中,所述MP1的一端耦合连接于所述电流源,一端耦合连接于所述MP2,具体为:所述MP1和MP2的源极分别与电源电压连接,所述MP2的栅极与所述MP1的栅极连接,并且
其中所述第二电流镜与所述第一电流镜连接,具体包括:MP1的栅极和漏极连接在一起并与MN1的漏极连接,MP2的漏极与MN2的漏极连接在一起。
2.根据权利要求1所述的复位电路,其特征在于,还包括:
电源电压,与所述电流源、第二电流镜和整形电路分别连接;
耦合电容,与所述电源电压连接,提供所述电源电压到复位信号所在的复位点的耦合通路。
3.根据权利要求1或2所述的复位电路,其特征在于,所述MN1的宽长比大于MN2的宽长比。
4.根据权利要求1所述的复位电路,其特征在于,所述MP1和MP2的宽长比相同。
5.一种电路复位方法,其特征在于,应用于如权利要求1-4中任意一项所述的复位电路;
所述电路复位方法中包括通过第一电流镜和第二电流镜的输出,调整电源电压和复位信号之间的变化关系;
其中,所述调整电源电压和复位信号之间的变化关系具体包括:
当电源电压未上升到第一门限时,复位信号根据电源电压的升高而上升;
当电源电压上升到第一门限时,复位信号发生翻转,输出上电复位信号;
当电源电压未下降到第二门限时,复位信号根据电源电压的降低而下降;
当电源电压下降到第二门限时,复位信号发生翻转,输出下电复位信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410323459.5A CN105306027B (zh) | 2014-07-08 | 2014-07-08 | 一种复位电路及电路复位方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410323459.5A CN105306027B (zh) | 2014-07-08 | 2014-07-08 | 一种复位电路及电路复位方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105306027A CN105306027A (zh) | 2016-02-03 |
CN105306027B true CN105306027B (zh) | 2018-09-25 |
Family
ID=55202877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410323459.5A Active CN105306027B (zh) | 2014-07-08 | 2014-07-08 | 一种复位电路及电路复位方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105306027B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102634791B1 (ko) * | 2016-11-24 | 2024-02-08 | 에스케이하이닉스 주식회사 | 파워 온 리셋 회로 및 이를 포함하는 반도체 메모리 장치 |
IT202000006109A1 (it) * | 2020-03-23 | 2021-09-23 | St Microelectronics Srl | Circuito di reset all'avvio con migliorate caratteristiche elettriche e corrispondente dispositivo elettronico |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1446402A (zh) * | 2000-08-04 | 2003-10-01 | 恩益禧电子股份有限公司 | 定时电路以及内设该定时电路的半导体存储装置 |
CN102291110A (zh) * | 2011-06-21 | 2011-12-21 | 东南大学 | 一种具有零静态电流消耗和稳定起拉电压的上电复位电路 |
CN103401543A (zh) * | 2013-08-02 | 2013-11-20 | 上海集成电路研发中心有限公司 | 上电复位电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5177986B2 (ja) * | 2006-10-04 | 2013-04-10 | ローム株式会社 | 負荷駆動装置及びこれを用いた電気機器 |
-
2014
- 2014-07-08 CN CN201410323459.5A patent/CN105306027B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1446402A (zh) * | 2000-08-04 | 2003-10-01 | 恩益禧电子股份有限公司 | 定时电路以及内设该定时电路的半导体存储装置 |
CN102291110A (zh) * | 2011-06-21 | 2011-12-21 | 东南大学 | 一种具有零静态电流消耗和稳定起拉电压的上电复位电路 |
CN103401543A (zh) * | 2013-08-02 | 2013-11-20 | 上海集成电路研发中心有限公司 | 上电复位电路 |
Also Published As
Publication number | Publication date |
---|---|
CN105306027A (zh) | 2016-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8188785B2 (en) | Mixed-mode circuits and methods of producing a reference current and a reference voltage | |
JP4406405B2 (ja) | 温度感知システム | |
CN103792977B (zh) | 具有改进唤醒时间的稳压器 | |
JP5543090B2 (ja) | バンドギャップ電源回路およびその起動方法 | |
JP2008015925A (ja) | 基準電圧発生回路 | |
CN1637946B (zh) | 半导体存储装置内的内电压产生电路 | |
CN105306027B (zh) | 一种复位电路及电路复位方法 | |
US9754640B1 (en) | Sensing circuit and method utilizing voltage replication for non-volatile memory device | |
CN104934068B (zh) | 一种nand型闪存存储器读取操作时的字线电压生成电路 | |
JP2013232760A (ja) | 出力ドライバ回路 | |
CN104020807B (zh) | 读出放大器电压调节器 | |
KR100364428B1 (ko) | 고전압 레귤레이션 회로 | |
TWI773137B (zh) | 供應電壓偵測電路與使用其的電路系統 | |
CN107958688B (zh) | 非易失性存储装置的感测电路及方法 | |
KR20030057884A (ko) | 저전압 검출기 | |
CN109346118B (zh) | 用于sonos单元的灵敏放大器电路 | |
JP2012175115A (ja) | スルーレート制御回路、制御方法及び半導体集積回路 | |
US10497449B2 (en) | Apparatus and process for controlling sense current in a non-volatile memory | |
CN101581948B (zh) | 基准电压发生电路 | |
JP2010152894A (ja) | 不揮発性メモリ用の一定の基準セル電流発生器 | |
KR20100123126A (ko) | 반도체 메모리 장치의 파워 업 신호 생성 회로 | |
KR20140085237A (ko) | 파워-온-리셋 회로 | |
KR100525923B1 (ko) | 플래쉬 메모리 장치용 전압 생성기 | |
KR101369195B1 (ko) | 파워 온 리셋 회로 | |
KR20020056204A (ko) | 플래쉬 메모리 소자의 포스트 프로그램 검증 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |