CN1446402A - 定时电路以及内设该定时电路的半导体存储装置 - Google Patents

定时电路以及内设该定时电路的半导体存储装置 Download PDF

Info

Publication number
CN1446402A
CN1446402A CN01813874A CN01813874A CN1446402A CN 1446402 A CN1446402 A CN 1446402A CN 01813874 A CN01813874 A CN 01813874A CN 01813874 A CN01813874 A CN 01813874A CN 1446402 A CN1446402 A CN 1446402A
Authority
CN
China
Prior art keywords
circuit
temperature
current
temperature dependent
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01813874A
Other languages
English (en)
Other versions
CN1262066C (zh
Inventor
高桥弘行
园田正俊
中川敦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1446402A publication Critical patent/CN1446402A/zh
Application granted granted Critical
Publication of CN1262066C publication Critical patent/CN1262066C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Electronic Switches (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明的目的在于提供一种定时电路，该电路伴随温度的上升而显示出定时周期减小的倾向，伴随着温度的下降而显示出定时周期增大的倾向。二极管D具有依赖于温度的电流特性，该正向电流，流过构成电流镜像电路输入侧的n型MOS晶体管N1。根据流过该n型MOS晶体管N1的电流，来确定流过构成电流镜像电路输出侧的p型MOS晶体管P2和n型MOS晶体管N3的电流。流过这些p型MOS晶体管P2和n型MOS晶体管N3的电流，是作为由反相器I1－I3构成的环形振荡器的工作电流而提供的。因此，在从该环形振荡器输出的时钟信号CLK的周期(定时周期)中，反映了二极管D的温度特性，从而，伴随着温度的上升，而减小定时周期。

Description

定时电路以及内设该定时电路的半导体存储装置
技术领域
本发明涉及定时电路和具有该定时电路的刷新控制电路，以及内设该定时电路的半导体存储装置，特别是字脉冲发生电路。
背景技术
DRAM具有由数据存储用电容器和数据传输用晶体管构成的存储单元。在将数据存储到该存储单元内的情况下，向数据存储用电容器施加与存储数据的逻辑值(“1”或“0”)相应的电压，并积蓄与该电压相应的电荷量。在这种数据存储用电容器中，由于存在各种电流漏泄的路径，因此随着时间的推移，数据存储用电容器上所积蓄的电荷逐渐减少，使存储单元中存储的数据变差。为此，在DRAM中，要定期执行刷新存储单元中的数据的操作。
作为这种刷新方法，有从外部提供刷新所必需的信号的列地址选通先于行地址选通(CAS before RAS)的方法、尽量从外部提供触发器而在内部产生地址并进行刷新的自动刷新(auto refresh)、在内部自动地进行刷新的自刷新(self-refresh)等各种方法。采用上述自刷新方法的半导体存储装置，内设有产生一定周期的时钟信号的定时电路，通过对该定时电路所产生的时钟信号进行计数，从而，不是得到来自外部的控制，而是得到刷新用定时信号。
以下，将说明已有技术中的定时电路的结构、以及这种定时电路产生的时钟信号的周期的设置方法。
图1中，显示了已有的定时电路的电路结构。已有的定时电路，由电流镜像电路、起该电流镜像电路输入侧的负载作用的电阻RR、起电流镜像电路输出侧的负载作用的环形振荡器、以及缓冲器电路B构成。
作为电流镜像电路输入侧的负载而作用的输入侧负载电阻RR，其一端连接到由外部提供的电源上。作为这种输入侧负载电阻RR，例如可以使用多晶硅等布线材料。
电流镜像电路，由3个n沟道MOS晶体管N1-N3，以及2个p沟道MOS晶体管P1、P2构成。电流镜像电路，根据流过上述输入侧负载电阻RR上的输入侧电流，来控制输出侧电流。
环形振荡器的输入侧，连接至电流镜像电路的输出侧，起着电流镜像电路的输出侧负载的作用。环形振荡器由连接为环形的3个反相器I1-I3构成。在反相器I1-I3的输出端上，分别连接了延迟用电容C1-C3。缓冲器电路B的输入端，和反相器I3的输出端相连，接收从反相器I3输出的振荡信号的输入，并输出时钟信号CLK。在以下的说明中，将该时钟信号CLK周期称为“定时周期”。
接下来，将具体说明上述电流镜像电路的结构。
构成上述镜像电流电路的n沟道MOS晶体管N1-N3的源极共同接地。这些n沟道MOS晶体管N1-N3的栅极，与n沟道MOS晶体管N1的漏极相连。n沟道MOS晶体管N1的漏极，连接到所述输入侧负载电阻RR的另一端。n沟道MOS晶体管N3的漏极，连接至反相器I1-I3的各个接地节点。这里，n沟道MOS晶体管N1和n沟道MOS晶体管N2的跨导gm1、gm2相等。将n沟道MOS晶体管N3的跨导gm3设定为适当的值，以便向反相器I1-I3提供接地电位。在这种已有的电路结构中，n沟道MOS晶体管N3的跨导gm3是n沟道MOS晶体管N1的整数倍。n沟道MOS晶体管N1、N3，以输入侧负载电阻RR为输入侧的负载，形成向反相器I1-I3提供接地电位的电流镜像电路。
另一方面，p沟道MOS晶体管P1、P2的源极共同连接到电源。p沟道MOS晶体管P1、P2的栅极连接至p沟道MOS晶体管P1的漏极。p沟道MOS晶体管P2的漏极，连接至反相器I1-I3的各个电源节点。p沟道MOS晶体管P1的漏极，连接至上述n沟道MOS晶体管N2的漏极。这里，将p沟道MOS晶体管P2的跨导gm5设置为适当的值，以便向反相器I1-I3提供电源电位；p沟道MOS晶体管P1的跨导gm4，是p沟道MOS晶体管P2的整数倍。p沟道MOS晶体管P1、P2，形成以上述n沟道MOS晶体管N2作为输入侧的负载，向反相器I1-I3提供电源电位的电流镜像电路。
接下来，将说明已有技术中的定时电路的操作。
如果由外部提供的电源电压是恒定的，则流过电阻RR的电流，就是由该电阻RR的电阻值和n沟道MOS晶体管N1的跨导gm1唯一决定的。流过该电阻RR的电流流过n沟道MOS晶体管N1。此时，在n沟道MOS晶体管N1-N3的栅极上，共同施加了电阻RR与n沟道MOS晶体管N1的漏极的连接点上所显现的电压。因此，这些n沟道MOS晶体管N1-N3上分别流过的电流值之比，取决于它们的跨导gm。在这个例子中，在n沟道MOS晶体管N2中，流过了与n沟道MOS晶体管N1基本相同的电流，在n沟道MOS晶体管N3中，流过了为流过n沟道MOS晶体管N1的电流的整数倍的电流。
另一方面，流过p沟道MOS晶体管P1的电流，与流过n沟道MOS晶体管N2的电流相等，因而等于流过电阻RR的电流。由于p沟道MOS晶体管P2的跨导gm5为p沟道MOS晶体管P2的整数倍，因此，流过p沟道MOS晶体管P2的电流，为流过p沟道MOS晶体管P1的电流的整数倍，即流过电阻RR的电流的整数倍。
如上所述，在这个定时电路中，利用电阻RR的电阻值来控制提供给反相器I1-I3的电源电流。
接下来，以将这种定时电路作为DRAM的刷新用定时器而使用的情况为例，来说明电路设计阶段的定时周期(时钟信号CLK的周期)的设置方法。
图2中，显示了已有的定时电路的定时周期的温度依赖特性。横轴表示温度T(℃)，纵轴表示定时周期的变化量ΔF(％)。随着温度的升高，定时周期的变化量ΔF显示出缓慢且呈直线增加的倾向。在-30℃到90℃的温度范围内，定时周期的变化量ΔF的增加显示出大致平缓的特性。这种特性，起因于电阻RR的温度特性。一般来说，在采用从外部提供刷新周期的方式的DRAM的情况下，作为提供刷新定时的定时电路的特性，最好是图2所示的平坦特性。一般而言，这是由于为了刷新操作而从外部提供的信号周期不会遵从于半导体存储装置的温度特性。
在电源电压(VDD)高的情况下，存储单元的存储节点的电压本身变高，此时，由于漏电流也增大，因此，存储单元的数据保持特性显示出平坦特性的倾向。这样，在存储单元的数据保持特性相对于电源电压来说具有平坦特性的情况下，定时电路的特性也最好为图2所示的平坦特性。
这里，在设计内设有刷新用定时电路的半导体存储装置的情况中，是这样设置定时周期的，要一面考虑了电源电压的变化以及温度的变化，一面在有关电压和温度的最严格的条件下，能够保证刷新操作。即，在图2所示的例子中，温度越高、电压越高，定时周期变长，刷新操作条件变得严格。因此，在这种严格的操作条件下，必须保障刷新操作。为此，设置定时周期，以便在温度最高、电源电压也最高的操作条件(最坏条件)下，能得到必需的刷新时间间隔。
可是，在内设有关上述已有技术的定时电路的半导体存储装置中，显示出定时周期伴随着温度升高而变长的倾向。因此，在为了保障最坏条件(高温)下的刷新操作，而设置定时周期之后，在最坏条件之外的条件例如是典型条件(常温)下，与最坏条件下的情况相比，定时周期变短。
由于一般来说，示出温度越高存储单元的数据保持特性越差的倾向，因此，温度越高，执行刷新操作的时间间隔必须越短。反之，温度越低，执行刷新操作的时间间隔可以越长。为此，由于在设置了符合最坏条件的定时周期之后，在比最坏条件下的高温低的温度下，例如是在常温和低温下，与最坏条件下相比，定时周期变短，因此，刷新操作以相对过剩的频度执行，从而存在产生过剩的刷新操作所浪费的消耗电流的缺陷。
发明的公开
本发明是鉴于上述缺陷而作出的，因此，其第一个目的在于提供一种没有前述缺陷的新的定时电路。
本发明的第二个目的在于提供一种定时电路，它能显示出定时周期随温度的升高而减小的倾向，以及显示出定时周期伴随温度的降低而增大的倾向。
本发明的第三个目的在于提供一种半导体存储装置，它一面可以保障最坏条件下的刷新操作，一面可以抑制在最坏条件之外情况下的过剩的刷新操作。
本发明的第四个目的在于提供一种刷新操作控制电路，它一面可以保障最坏条件下的刷新操作，一面可以控制在最坏条件之外情况下的过剩的刷新操作。
本发明的第五个目的在于提供一种字脉冲发生电路，它一面可以保障最坏条件下的刷新操作，一面可以抑制最坏条件之外情况下的过剩的刷新操作。
本发明的第六个目的在于提供一种半导体集成电路，它一面可以保障最坏条件下的刷新操作，一面可以抑制最坏条件之外情况下的过剩的刷新操作。
本发明的第七个目的在于提供一种控制时钟信号发生电路的时钟信号周期控制电路，以便显示出时钟信号周期随温度上升而减小的倾向，以及显示出时钟信号周期伴随温度的下降而增加的倾向。
为了解决上述问题，本发明具有以下结构。
即，本发明中的定时电路，由电源电路和连接至该电源电路输出侧的时钟发生电路构成。其中，电源电路产生被赋予温度依赖性的电源电流；所述定时电路基于所述电源电流，产生时钟信号，这种时钟信号具有依赖于温度的周期。
所述电源电路，会随着温度的升高而增大其电源电流、减小时钟周期，还会随着温度的下降而减小其电源电流、增大时钟周期。
所述电源电路是由电流镜像电路、以及连接至电流镜像电路的输入侧的赋予温度依赖性的电路构成；其中，所述赋予温度依赖性的电路，将具有温度依赖性的输入侧电流提供给电流镜像电路。电流镜像电路最好根据具有温度依赖性的输入侧电流，而在输出侧上产生被赋予温度依赖性的电源电流。
赋予所述温度依赖性的电路，最好含有其电流特性依赖于温度的整流元件。
赋予所述温度依赖性的电路，最好由显示依赖于温度的电流特性的至少一个二极管与至少一个电阻的串联连接构成。
赋予所述温度依赖性的电路，最好由具有恒定的温度依赖性的电路构成。
具有所述温度依赖性的电路，最好由具有可变的温度依赖性的电路构成。
赋予所述温度依赖性的电路，由显示依赖于温度的电流特性的多个二极管和至少一个电阻的串联连接构成；作为串联连接的整流元件工作的二极管数目可变。
所述多个二极管中的至少一个，最好是通过与含有开关的旁路器并联连接，从而改变存在于电流路径上的二极管的数目而构成的。
赋予所述温度依赖性的电路最好这样构成，在电流值依赖于温度而变化的功能之外，通过可以根据控制信号来控制电流值，从而还具有可以不依赖于温度改变电流的功能。
赋予所述温度依赖性的电路最好这样构成，包含其电流特性依赖于温度的整流元件和根据控制信号而改变其电阻值的可变电阻电路的串联连接。
所述可变电阻电路、赋予所述温度依赖性的电路，由显示出依赖于温度的电流特性的多个二极管与至少一个电阻的串联连接构成，并最好这样构成，以便串联连接的作为整流元件工作的二极管的数目可变。
所述多个二极管中的至少一个，可以如此构成，通过与含有开关元件的旁路器并联连接，来改变存在于电流路径上的二极管的数目。
所述定时电路，还包括时钟信号周期变更电路和选择电路；其中，所述时钟周期变更电路连接到所述时钟发生电路的输出侧，改变从时钟发生电路输出的第一时钟信号的周期，输出与第一时钟信号周期不同的第二时钟信号；所述选择电路，连接到所述时钟发生电路的输出侧以及时钟信号周期变更电路的输出侧，用于选择并输出第一时钟信号和第二时钟信号中的任意一方。
所述时钟信号周期变更电路可由二进制计数器构成，用于对第一时钟信号的周期进行分频，并输出与第一时钟信号周期不同的第二时钟信号。
所述选择电路可以由多路复用器构成，基于控制信号，选择并输出第一时钟信号和第二时钟信号中的任何一个。
所述定时电路，还包含有基于电源电压而产生恒定电压的恒定电压发生电路，所述电源电路可以这样构成，通过使其连接到恒定电压发生电路的输出端，而可以根据从恒定电压发生电路输出的恒定电压，产生不依赖于电源电压变化且被赋予温度依赖性的电源电流。
所述电源电路可以是直接连接到恒定电压发生电路的输出侧而构成的。
所述电源电路最好是如此构成，通过连接到恒定电压发生电路的、使从该恒定电压发生电路输出的恒定电压电平下降的电路元件，从而被连接到恒定电压发生电路的输出侧。
使所述恒定电压电平下降的电路元件，可以由串联连接在电源电压VDD和赋予温度依赖性的电路之间的、且其栅极连接到恒定电压发生电路的输出端的场效应晶体管构成。
使所述恒定电压电平下降的电路元件，可以由集电极连接到电源电压VDD、发射极连接到赋予温度依赖性的电路、基极连接到恒定电压发生电路的输出端的双极型晶体管构成。
所述定时电路可以这样构成，含有连接到时钟发生电路的输出侧的、用来调整时钟信号的电压电平的电平移位器(level shift)。
所述电源电路可以由第一电源电路和连接到恒定电压发生电路的输出端的第二电源电路构成；其中，所述第一电源电路基于电源电压来产生赋予温度依赖性的电源电流；所述第二电源电路基于从恒定电压发生电路输出的恒定电压，产生赋予温度依赖性的电源电流。
所述第一电源电路，由第一电流镜像电路和连接到该第一电流镜像电路输入侧的、将具有温度依赖性的输入侧电流提供给第一电流镜像电路的赋予第一温度依赖性的电路构成。该赋予第一温度依赖性的电路，基于电源电压，响应具有温度依赖性的输入侧电流，而在输出侧产生赋予温度依赖性的电源电流。所述第二电源电路，由第二电流镜像电路和连接到该第二电流镜像电路的输入侧的、将具有温度依赖性的输入侧电流提供给第二电流镜像电路的赋予第二温度依赖性的电路构成。该赋予第二温度依赖性的电路，连接至恒定电压发生电路，它可以是这样构成的，基于从恒定电压发生电路输出的恒定电压，响应具有温度依赖性的输入侧电流，而在输出侧产生赋予温度依赖性的电源电流。
赋予所述温度依赖性的电路，可以由其电流特性依赖于温度的多个整流元件和电阻的串联连接构成。
赋予所述温度依赖性的电路，可以由含有具有温度依赖性的至少一个整流元件的第二电流镜像电路构成。
所述第二电流镜像电路可以这样构成，其输入侧具有至少一个电阻，其输出侧具有至少一个二极管。
所述第二电流镜像电路的输入侧，可以通过开关晶体管连接到电源电压，而开关晶体管的控制电极，可以连接到恒定电压发生电路的输出侧。
所述恒定电压发生电路，可以由带隙(bandgap)电路构成。
所述电源电路可以进一步包含连接在所述电流镜像电路的输入侧的一个补偿电流供给电流，以便将不依赖于温度的补偿电流提供给电流镜像电路的输入侧。
本发明提供了一种刷新控制电路，它含有生成刷新用地址的地址计数器、以及用于对刷新的时间间隔进行计时的定时电路，其特征在于，
所述定时电路由电源电路和时钟发生电路构成；其中，所述电源电路产生赋予温度依赖性的电源电流；而所述时钟发生电路，连接到该电源电路的输出侧，基于所述电源电流而产生其周期依赖于温度的时钟信号。
所述定时电路可以这样构成，由检测出地址变化的信号的输入而被复位，并重新开始计时操作。
所述电源电路可以如此构成，随温度上升，其电源电流增加，时钟周期减小；随着温度下降，其电源电流减小，时钟周期增加。
所述电源电路，由电流镜像电路和连接到电流镜像电路的输入侧的、将具有温度依赖性的输入侧电流提供给电流镜像电路的赋予温度依赖性的电路构成；电流镜像电路可以这样构成，可以根据具有温度依赖性的输入侧电流，而在输出侧产生赋予温度依赖性的电源电流。
具有所述温度依赖性的电路，最好含有至少一个其电流特性依赖于温度的整流元件。
本发明提供一种半导体存储装置，它包含有存储器单元阵列以及用于产生时钟信号的定时电路中的至少一个；其中的时钟信号，用于为对存储器单元阵列的存储单元中所存储的数据定期进行刷新而提供的刷新操作定时，其特征在于，
所述定时电路由产生赋予温度依赖性的电源电流的电源电路、以及连接到该电源电路输出侧的、用于基于所述电源电流，而产生其周期依赖于温度的时钟信号的时钟发生电路构成。
所述定时电路最好如此构成，由检测出地址变化的信号的输入而被复位，并重新开始计时操作。
所述电源电路可以如此构成，随温度上升，其电源电流增加，时钟周期减小；随着温度下降，其电源电流减小，时钟周期增加。
所述电源电路，由电流镜像电路和连接到电流镜像电路的输入侧的、将具有温度依赖性的输入侧电流提供给电流镜像电路的赋予温度依赖性的电路构成；电流镜像电路可以这样构成，可以根据具有温度依赖性的输入侧电流，而在输出侧产生赋予温度依赖性的电源电流。
具有所述温度依赖性的电路，最好含有至少一个其电流特性依赖于温度的整流元件。
本发明提供一种半导体装置，它包含至少一个定时电路，用于产生用于提供操作定时的时钟信号，其特征在于，
所述定时电路，由产生赋予温度依赖性的电源电流的电源电路、以及连接到该电源电路输出侧的、用于基于所述电源电流，而产生其周期依赖于温度的时钟信号的时钟发生电路构成。
所述定时电路最好如此构成，通过检测出地址变化的信号的输入而被复位，并重新开始计时操作。
所述电源电路可以如此构成，随温度上升，其电源电流增加，时钟周期减小；随着温度下降，其电源电流减小，时钟周期增加。
所述电源电路，由电流镜像电路和连接到电流镜像电路的输入侧的、将具有温度依赖性的输入侧电流提供给电流镜像电路的赋予温度依赖性的电路构成；电流镜像电路可以这样构成，可以根据具有温度依赖性的输入侧电流，而在输出侧产生赋予温度依赖性的电源电流。
具有所述温度依赖性的电路，最好含有至少一个其电流特性依赖于温度的整流元件。
本发明提供了一种脉冲发生电路，它由产生赋予温度依赖性的电源电流的电源电路、以及连接到该电源电路输出侧的、用于基于所述电源电流，而产生其周期依赖于温度的脉冲信号的脉冲发生电路构成。
所述电源电路可以如此构成，以便随温度上升，其电源电流增加，脉冲周期减小；随着温度下降，其电源电流减小，脉冲周期增加。
所述电源电路，由电流镜像电路和连接到电流镜像电路的输入侧的、将具有温度依赖性的输入侧电流提供给电流镜像电路的赋予温度依赖性的电路构成；电流镜像电路可以这样构成，可以根据具有温度依赖性的输入侧电流，而在输出侧产生赋予温度依赖性的电源电流。
具有所述温度依赖性的电路，最好含有至少一个其电流特性依赖于温度的整流元件。
赋予所述温度依赖性的电路，可以由显示依赖于温度的电流特性的至少一个二极管和至少一个电阻的串联连接而构成。
赋予所述温度依赖性的电路，可以由具有恒定的温度依赖性的电路构成。
赋予所述温度依赖性的电路，可以由具有可变温度依赖性的电路构成。
赋予所述温度依赖性的电路，可以由显示依赖于温度的电流特性的多个二极管和至少一个电阻的串联连接构成，被串联连接的作为整流元件工作的二极管的数目可变。
通过将所述多个二极管中的至少一个与含有开关元件的旁路器并联连接，从而可改变存在于电流路径上的二极管的数目。
赋予所述温度依赖性的电路，在电流值依赖于温度而变化的功能之上，还通过基于控制信号来控制电流值的结构，从而还具有不依赖于温度而改变电流的功能。
赋予所述温度依赖性的电路可以这样构成，包含其电流特性依赖于温度的整流元件和基于控制信号而改变其电阻值的可变电阻电路的串联连接。
所述可变电阻电路、赋予所述温度依赖性的电路，由显示依赖于温度的电流特性的多个二极管和至少一个电阻的串联连接构成，最好如此构成，串联连接的作为整流元件工作的二极管数目可变。
通过将所述多个二极管中的至少一个与含有开关元件的旁路器并联连接，从而可以改变存在于电流路径上的二极管的数目。
所述脉冲发生电路，还含有脉冲信号周期变更电路以及选择电路。其中，所述脉冲信号周期变更电路，连接到所述脉冲发生电路的输出侧，用于改变从脉冲发生电路输出的第一脉冲信号的周期，并输出与第一脉冲信号周期不同的第二脉冲信号；所述选择电路连接到所述脉冲发生电路的输出侧和脉冲信号周期变更电路的输出侧，用于选择并输出第一脉冲信号和第二脉冲信号中的任何一方。
所述脉冲信号周期变更电路，可以由对第一脉冲信号的周期进行分频，并输出与第一脉冲信号周期不同的第二脉冲信号的二进制计数器构成。
所述选择电路，可以由根据控制信号来选择并输出第一脉冲信号和第二脉冲信号中任何一方的一个多路复用器构成。
所述脉冲发生电路可以这样构成：还含有基于电源电压而产生恒定电压的恒定电压发生电路，所述电源电路通过被连接到恒定电压发生电路的输出侧，从而，基于从恒定电压发生电路输出的恒定电压，而产生不依赖于电源电压变化且被赋予温度依赖性的电源电流。
所述电源电路可以直接连接到恒定电压发生电路的输出侧。
所述电源电路可以这样构成，通过连接到恒定电压发生电路的、使从该恒定电压发生电路输出的恒定电压的电平下降的电路元件，而连接到恒定电压发生电路的输出侧。
使所述恒定电压的电平下降的电路元件，可以由串联连接在电源电压VDD和赋予温度依赖性的电路之间的、且其栅极连接在恒定电压发生电路的输出端的场效应晶体管构成。
使所述恒定电压的电平下降的电路元件，最好由集电极连接到电源电压VDD、发射极连接到赋予温度依赖性的电路、基极连接到恒定电压发生电路的输出端的双极型晶体管构成。
所述脉冲电路最好这样构成，含有连接到脉冲发生电路的输出侧的、用来调整脉冲信号的电压电平的电平移位器(level shift)。
所述电源电路最好由第一电源电路和连接到恒定电压发生电路的输出端的第二电源电路构成；其中，所述第一电源电路基于电源电压来产生赋予温度依赖性的电源电流；所述第二电源电路基于从恒定电压发生电路输出的恒定电压，产生赋予温度依赖性的电源电流。
所述第一电源电路，由第一电流镜像电路和连接到该第一电流镜像电路的输入侧的、将具有温度依赖性的输入侧电流提供给第一电流镜像电路的赋予第一温度依赖性的电路构成。该赋予第一温度依赖性的电路，基于电源电压，响应具有温度依赖性的输入侧电流，而在输出侧产生赋予温度依赖性的电源电流。所述第二电源电路，由第二电流镜像电路和连接到该第二电流镜像电路的输入侧的、将具有温度依赖性的输入侧电流提供给第二电流镜像电路的赋予第二温度依赖性的电路构成。该赋予第二温度依赖性的电路，连接至恒定电压发生电路，它最好是这样构成的，以便基于从恒定电压发生电路输出的恒定电压，响应具有温度依赖性的输入侧电流，而在输出侧产生赋予温度依赖性的电源电流。
赋予所述温度依赖性的电路，最好由其电流特性依赖于温度的多个整流元件和电阻的串联连接构成。
赋予所述温度依赖性的电路，最好由含有具有温度依赖性的至少一个整流元件的第二电流镜像电路构成。
所述第二电流镜像电路最好这样构成，其输入侧具有至少一个电阻，其输出侧具有至少一个二极管。
所述第二电流镜像电路的输入侧，可以通过开关晶体管连接到电源电压，而开关晶体管的控制电极，可以连接到恒定电压发生电路的输出侧。
所述恒定电压发生电路，最好由带隙(bandgap)电路构成。
所述电源电路进一步包含电耦合在所述电流镜像电路的输入侧的一个补偿电流供给电路，用于将不依赖于温度的补偿电流提供给电流镜像电路的输入侧。
本发明提供了一种字脉冲发生电路，用于产生驱动字线用的字脉冲，其特征在于，
所述字脉冲发生电路包含延迟电路，
而该延迟电路由电源电路和反相链构成；其中，所述电源电路产生赋予温度依赖性的电源电流；而所述反相链，连接到该电源电路的输出侧，并基于所述电源电流而产生具有依赖于温度的脉冲宽度的字脉冲。
所述电源电路可以如此构成，随温度上升，其电源电流增加，脉冲周期减小；随着温度下降，其电源电流减小，脉冲周期增加。
所述电源电路，由电流镜像电路和连接到电流镜像电路的输入侧的、将具有温度依赖性的输入侧电流提供给电流镜像电路的赋予温度依赖性的电路构成；电流镜像电路可以这样构成，可以根据具有温度依赖性的输入侧电流，而在输出侧产生赋予温度依赖性的电源电流。
具有所述温度依赖性的电路，最好含有至少一个其电流特性依赖于温度的整流元件。
附图的简要说明
图1是显示了已有技术的定时电路的结构例子的图。
图2是显示了已有技术的定时周期的温度依赖性的图。
图3是显示了具有本发明实施例1中的定时电路的半导体存储装置的整体结构方框图。
图4是显示了本发明实施例1中的定时电路的结构的框图。
图5是用于说明本发明实施例1中的定时电路的操作原理的特性图。
图6是显示了本发明实施例1的定时周期的温度依赖性的特性图。
图7是显示了本发明实施例2的二极管的旁路电路的结构例子的电路图。
图8是用于说明本发明实施例3中的定时电路的意义的时序图。
图9是显示了本发明实施例3中的定时电路的特征部分的图。
图10是显示了本发明实施例4中的定时电路的结构的电路图。
图11是显示了本发明实施例5中的半导体存储装置所具备的字脉冲发生电路的结构的电路图。
图12是显示了本发明实施例6中的定时电路的第一结构例子的电路图。
图13是显示了本发明实施例6中的定时电路的第二和第三结构例子的电路图。
图14是显示了本发明实施例6中的定时电路的第三结构例子的电路图。
图15是显示了本发明实施例6中的定时电路的第四结构例子的电路图。
图16是显示了本发明实施例7中的定时电路的第一结构例子的电路图。
图17是显示了本发明实施例7中的定时电路的第二结构例子的电路图。
图18是显示了可用于图17的定时电路的带隙电路的电路结构例子的电路图。
图19是显示了图16和图17中所示的定时电路的定时周期的温度依赖性的特性图。
用于实施发明的最佳方式
以下，将参照附图，对本发明的实施例进行说明。
实施例1
依据本实施例1的定时电路，由产生赋予温度依赖性的电源电流的电源电路、以及连接到该电源电路的输出侧的时钟发生电路构成，其中的时钟发生电路用于产生其周期依赖于温度的时钟信号CLK。
该电源电路，由电流镜像电路和连接到电流镜像电路的输入侧的、将具有温度依赖性的输入侧电流提供给电流镜像电路的赋予温度依赖性的电路构成，并响应具有温度依赖性的输入侧电流，而在输出侧产生间接赋予温度依赖性的电源电流。
赋予这种温度依赖性的电路，可以由具有恒定的温度依赖性即恒定的温度特性的电路构成。例如，可以由其电流特性依赖于温度的整流元件和电阻R的串联连接构成。
具有这种依赖于温度的电流特性的整流元件，可以由显示依赖于温度的电流特性的一个或多个串联连接的二极管D构成。
另一方面，时钟发生电路由环形振荡器和缓冲器电路B构成；其中，环形振荡器连接至电源电路的输出侧即电流镜像电路的输出侧，作为电流镜像电路的输出侧负载而起作用；缓冲器电路B连接至该环形振荡器的输出侧，用于产生其周期依赖于温度的时钟信号CLK。
依据上述实施例1的定时电路，可应用于半导体集成电路的所有类型的电路以及半导体存储装置等内。因此，在实施例1中，作为半导体存储装置的一个例子，可以使用与DRAM(动态随机存取存储器)相同的存储单元，也可以使用以与SRAM(静态随机存取存储器)相同的方式操作的所谓类SRAM中的定时电路。基于来自内部电路的定期的刷新定时信号的发生，而定期执行存储单元的刷新操作。因此，半导体存储装置具有用于对这种自刷新操作的刷新定时的时间间隔进行计时的定时电路。
这种半导体存储装置如此构成，能检测从外部提供的地址信号，并产生脉冲信号，并将该脉冲信号作为触发脉冲，在同一周期内，执行刷新操作和读写操作。在本发明中，“读写操作”是和“刷新操作”相对立的概念，它意味着普通的“读操作”或是“写操作”中的任何一个。
图3中，显示了依据本实施例的半导体存储装置的整体结构。半导体存储装置，加在存储器单元阵列6上，并具有以下的电路元件。
地址信号ADD是从外部提供的地址信号，还含有用于指定存储单元阵列的行的行地址，以及用于指定列的列地址。半导体存储装置，具有地址输入系统1。地址输入系统1，接收从外部输入的地址信号ADD，并锁存该地址信号ADD，生成内部地址信号LADD。以下，将内部地址信号LADD称为“锁存地址信号”。
半导体存储装置还具有脉冲发生器3。该脉冲发生器3，具有第一输入端和第二输入端；其中的第一输入端被连接到片选信号/CS输入端上接收片选信号/CS的输入；第二输入端被连接到地址输入系统1的输出端，接收从地址输入系统1的输出端输出的锁存地址LADD的输入。在片选信号/CS为有效状态的情况下，脉冲发生器3检测锁存地址LADD的变化，并从其输出端输出由正的单触发脉冲构成的地址变化检测信号φATD。该片选信号/CS，是用于控制半导体存储装置的操作状态的最高位的控制信号。半导体存储装置在片选信号/CS为高电平“H”时为待机状态，在片选信号/CS为低电平“L”时为有效状态。
半导体存储装置还具有刷新控制电路4。这种刷新控制电路4具有第一输入端和第二输入端；其中，第一输入端连接在允许写入的信号输入端上，接收从外部输入的允许写入信号/WE；第二输入端连接在脉冲发生器3的输入端上，接收从脉冲发生器3的输出端输出的地址变化检测信号φATD的输入。
这种刷新控制电路4内设有地址计数器和对刷新时间间隔进行计时的定时电路；其中，地址计数器用来产生为指定刷新操作时的存储器单元阵列的行的刷新用地址RADD(以下，称为“刷新地址”)。这种刷新控制电路4根据从上述脉冲发生器3输出的地址变化检测信号φATD、以及从外部提供的允许写入信号/WE，而按照规定的定时自动地产生刷新地址RADD，并从其第一输出端输出。刷新地址RADD实现与通用的DRAM中的自刷新相同的刷新操作。上述定时电路是为了对该自刷新操作的时间间隔进行计时而使用的。
具体而言，刷新控制电路4对从来自外部的最后一个访问请求开始所经过的时间进行计时，在其超过规定的刷新时间的情况下，由内部启动自刷新。每当从脉冲发生器3输出作为地址变化检测信号φATD的正脉冲时，定时电路就被复位，重新开始计时。定时电路产生用于控制刷新定时的第一和第二刷新控制信号REFA、REFB，并将它们分别从第二和第三输出端输出。这里，第一刷新控制信号REFA是随着来自外部的访问请求来控制是否执行刷新的信号，如果该信号为高电平“H”则执行刷新，如果为低电平“L”则不执行刷新。另一方面，第二刷新控制信号REFB是为了控制自刷新操作而使用的信号。即，在产生负的单触发脉冲作为刷新控制信号REFB的情况下，启动自刷新。
半导体存储装置还具有地址多路复用器(MUX)5。该地址多路复用器(MUX)5具有4个输入端和1个输出端。地址多路复用器(MUX)5的第一输入端连接到刷新控制电路4的第一输出端，从刷新控制电路4接收以规定定时自动输出的更新地址RADD的输入。地址多路复用器(MUX)5的第二输入端，连接到地址输入系统1的输出端，用于接收从地址输入系统1的输出端输出的锁存地址LADD的输入。地址多路复用器(MUX)5的第三输入端，连接到刷新控制电路4的第三输出端，接收从刷新控制电路4输出的第二刷新控制信号REFB的输入。地址多路复用器(MUX)5的第四输入端，连接到脉冲发生器3的输出端，用于接收从脉冲发生器3的输出端输出的地址变化检测信号φATD的输入。
地址多路复用器(MUX)5根据地址变化检测信号φATD以及第二刷新控制信号REFB的电平，来选择锁存地址LADD或刷新地址RADD，并将其作为地址MADD从输出端输出。
即，如果地址变化检测信号φATD为低电平“L”，且第二刷新控制信号REFB为高电平“H”，则从地址变化检测信号φATD的上升沿开始经过预定时间之后，地址多路复用器(MUX)5选择锁存地址LADD中含有的行地址，并将其作为地址MADD而输出。在地址变化检测信号φATD为高电平“H”的情况下，或是在刷新控制信号REFB为低电平“L”的情况下，在从地址变化检测信号φATD的下降沿开始经过预定时间之后，地址多路复用器(MUX)5选择刷新地址RADD，并将其作为地址MADD输出。
接下来，存储器单元阵列6与通用的DRAM相同，是通过将由一个数据存储用电容器和一个数据传送用晶体管组合构成的一个动态存储单元配置为行和列的形状而构成的，在行方向配置有字线，在列方向配置位线(或位线对)，在这些字线和位线的规定交叉部上配置上述存储单元。
行解码器7连接在地址多路复用器(MUX)5的输出端，接收从地址多路复用器(MUX)5输出的地址MADD的输入。在行使能信号RE为高电平“H”的情况下，行解码器7对地址MADD进行解码，并将由该地址MADD所指定的行中所属的字线驱动为高电平“H”。
列解码器8在列使能信号CE为高电平“H”的情况下，对锁存地址LADD中所包含的列地址进行解码，并产生列选择信号，用于选择由该列地址所指定的列中所属的位线。
半导体存储装置还具有读出放大器复位电路9。该读出放大器复位电路9，由图中省略了的读出放大器、列开关以及预充电电路构成。其中，列开关连接在由列解码器8输出的列选择信号所指定的读出放大器和总线WRB之间。读出放大器在读出放大器使能信号SE为高电平“H”的情况下，在读取操作时，对位线电位进行读取、放大，并输出到总线WRB上，在写入操作时，将提供给总线WRB的写入数据写入存储单元。预充电电路在预充电使能信号PE为高电平“H”的情况下，将位线电位预充电为规定电压例如是电源电压Vdd的1/2的电压。I/O缓冲器(输入输出缓冲器)10根据控制信号CWO的电平，在它与外部之间执行数据的输入输出。
半导体存储装置还具有R/W(读/写)控制电路11。R/W控制电路11具有连接到片选信号输入端、允许写入信号输入端以及输出使能信号输入端上的第一到第三输入端，用于接收从外部输入的片选信号/CS、允许写入信号/WE以及输出使能信号OE。R/W控制电路11根据从外部输入的片选信号/CS、允许写入信号/WE以及输出使能信号OE，来产生用于控制读取操作以及写入操作的控制信号CWO，并从其输出端输出。R/W(读/写)控制电路11的输出端与I/O缓冲器10的控制端相连，使控制信号CWO输入到I/O缓冲器10的控制端。I/O缓冲器10根据该控制信号CWO的电平，而在它和外部之间进行数据的输入输出。
半导体存储装置还具有锁存控制电路12。该锁存控制电路12具有连接至脉冲发生器3的输出端的输入端，用于接收从脉冲发生器3的输出端输出的地址变化检测信号φATD的输入。该锁存控制电路12以所输入的地址变化检测信号φATD的下降沿为触发脉冲，产生由正的单触发脉冲构成的锁存控制信号LC，并从其输出端输出。
锁存控制电路12的输出端与地址输入系统1的控制端相连，使从锁存控制电路12的输出端输出的锁存控制信号LC，输入到地址输入系统1的控制端。地址输入系统1根据该输入的锁存控制信号LC，对外部输入的地址信号ADD进行锁存，并产生底部地址信号LADD。
半导体存储装置还具有行控制电路13。该行控制电路13具有4个输入端和3个输出端。行控制电路13的第一输入端与脉冲发生器3的输出端相连，用于接收从脉冲发生器3的输出端输出的地址变化检测信号φATD的输入。行控制电路13的第二输入端与允许写入信号输入端相连，用于接收外部输入的允许写入信号/WE。行控制电路13的第三输入端与刷新控制电路的第二输出端相连，用于接收从刷新控制电路的第二输出端输出的第一刷新控制信号REFA的输入。行控制电路13的第四输入端与刷新控制电路的第三输出端相连，用于接收从刷新控制电路的第三输出端输出的第二刷新控制信号REFB的输入。
该行控制电路13，是根据上述第一以及第二刷新控制信号REFA、REFB、地址变化检测信号φATD、以及允许写入信号/WE，而产生行使能信号RE、读出放大器使能信号SE、预充电使能信号PE以及控制信号CC的。
行控制电路13的第一输出端与行解码器7相连，用于输出行使能信号RE。从行控制电路13的第一输出端输出的行使能信号RE，被输入到行解码器7中，在行使能信号RE为高电平“H”的情况下，行解码器7对地址MADD进行解码，并将属于由该地址MADD所指定的行中的字线驱动为高电平“H”。
行控制电路13的第二输出端，与读出放大器复位电路9相连，用于输出读出放大器使能信号SE以及预充电使能信号PE。从行控制电路13的第二输出端输出的读出放大器使能信号SE被输入到构成读出放大器复位电路9的读出放大器中，该读出放大器在读出放大器使能信号SE为高电平“H”的情况下，在读出操作时，对位线电位进行读取、放大，并将其输出到总线WRB上，在写入操作时，将提供到总线WRB上的写入数据写入存储单元。
从行控制电路13的第二输出端输出的预充电信号PE，被输入到构成读出放大器复位电路9的预充电电路内，该预充电电路，在预充电使能信号PE为高电平“H”的情况下，将位线电位预充电至指定电压，例如是电源电Vdd的1/2的电压。
行控制电路13的第三输出端还输出控制信号CC。
半导体存储装置还具有列控制电路14。该列控制电路14具有与行控制电路13的第三输出端相连的输入端，用于接收从行控制电路13的第三输出端输出的控制信号CC的输入。而且，列控制电路14根据输入的控制信号CC，产生列使能信号CE，并从其输出端输出。列控制电路14的输出端与列解码器8相连，使从列控制电路14的输出端输出的列使能信号CE输入到列解码器8上。该列解码器8在列使能信号CE为高电平“H”的情况下，对锁存地址LADD内包含的列地址进行解码，并产生列选择信号，用于选择属于由该列地址所指定的列的位线。
半导体存储装置还具有升压电源15。该升压电源15与行解码器7相连，将施加在存储器单元阵列6内的字线上的升压电位提供给行解码器7。在行使能信号RE为高电平“H”的情况下，行解码器7将已解码的属于地址MADD所指定的行中的字线，驱动为由升压电源15所提供的升压电位所赋予的高电平“H”。
半导体存储装置还具有基板电压发生电路16。该基板电压发生电路16，与形成存储单元的半导体阱(well)区或半导体基板相连，产生基板电压，并将其施加到半导体阱区或半导体基板上。
半导体存储装置还具有基准电压发生电路17。该基准电压发生电路17与存储器单元阵列6和读出放大器复位电路9相连，用于产生基准电压，并将该基准电压提供给存储器单元阵列6以及读出放大器复位电路9。
接下来，参照附图4，对构成本实施例1的特征部的刷新控制电路4中内设的定时电路进行说明。
图4所示的定时电路产生时钟信号，用于提供刷新操作的定时信号。该定时电路所产生的时钟信号的周期具有温度依赖性。产生具有温度依赖性的周期的时钟信号的该定时电路，其电路结构与图1所示的上述已有技术中的定时电路不同。
即，图4所示的新的电路结构，具有赋予时钟信号周期以温度依赖性的温度依赖性赋予单元，以替代图1所示的已有电路结构中的电阻RR，从而，使温度依赖性保持于定时电路所产生的时钟信号的周期中。由于定时电路所产生的时钟信号周期依赖于定时电路的电流特性，因此这种温度依赖性赋予单元是由将温度依赖性赋予该定时电路的电流特性的电路构成的。
对电流特性赋予温度依赖性的电路，是由其电流特性依赖于温度的整流元件和电阻R串联连接构成的。而且，具有这种温度依赖电流特性的整流元件例如可以由具有温度依赖电流特性的二极管构成。
因此，在本实施例中，具有温度依赖电流特性的整流元件是用具有温度依赖电流特性的二极管D构成的，温度依赖性赋予单元是由具有温度依赖电流特性的二极管D和电阻R串联连接构成的。
本发明的定时电路，由电流镜像电路、在赋予该电流镜像电路的输入侧电流以温度依赖性的同时，还赋予起电流镜像电路的输入侧的负载作用的温度依赖性的电路、起电路镜像电路的输出侧的负载作用的环形振荡器以及缓冲器电路B构成。
在赋予电流镜像电路的输入侧电流以温度依赖性的同时，还赋予起电流镜像电路的输入侧的负载作用的温度依赖性的电路，由作为其电流特性依赖于温度的整流元件的二极管D和电阻R的串联连接构成。
电流镜像电流，由3个n沟道MOS晶体管N1-N3以及2个p沟道MOS晶体管P1、P2构成。电流镜像电路，根据流过构成赋予上述温度依赖性的电路的二极管D和电阻R的串联连接电路的温度依赖性输入侧电流，来控制输出侧电流。即，电流镜像电路的输出侧电流也被间接赋予了温度依赖性。
环形振荡器的输入侧，与电流镜像电路的输出侧相连，起电流镜像电路的输出侧的负载作用。环形振荡器由连接为环形的3个反相器I1-I3构成。反相器I1-I3的输出端上，分别连接有延迟用电容C1-C3。缓冲器电路B的输入端，与反相器I3的输出端相连，用于接收从反相器I3输出的振荡信号的输入，并输出时钟信号CLK。在以下的说明中，将该时钟信号CLK的周期称为“定时周期”。
二极管D的正极连接到由外部提供的电源VDD上。另一方面，二极管D的负极通过电阻R，与n沟道MOS晶体管N1的漏极相连。二极管D的正向势垒电压Vf，在温度升高1℃时只减小2mV，正是由于这种优势，因此具有二极管D的正向电流增大的特性，即，正温度特性。电阻R具有作为适当抑制二极管D的正向电流值的功能，相当于图1所示的已有技术中的定时电路所具有的电阻RR。
如上所述，二极管D起到其电流特性依赖于温度的整流元件的作用。而且，赋予温度依赖性的电路，由二极管D和电阻R构成，电流镜像电路，由n沟道MOS晶体管N1-N3以及p沟道MOS晶体管P1、P2构成。因此，赋予温度依赖性的电路和电流镜像电路，构成了响应具有温度依赖性的输入侧电流，而在输出侧产生被间接赋予温度依赖性的电源电流的电源电路。
反相器I1-I3、电容器C1-C3以及缓冲器电路B构成时钟发生电路，用于从所述电源电路接收被间接赋予温度依赖性的电源电流的供给，从而产生时钟信号CLK。
上述电路只是一个示例，但不限于此，电路也最好具有以下结构。
即，本发明的定时电路，由产生赋予温度依赖性的电源电流的电源电路以及时钟发生电路构成，其中，时钟发生电路连接在该电源电路的输出侧，用于产生其周期依赖于温度的时钟信号CLK。在此，电源电路具有温度依赖性，伴随着温度上升，其电源电流增大，时钟周期即定时周期减小，或者是，伴随着温度下降，其电源电流减小，时钟周期即定时周期增大。
该电源电路由电流镜像电路和连接在电流镜像电路输入侧的、将具有温度依赖性的输入侧电流提供给电流镜像电路的赋予温度依赖性的电路构成，它根据具有温度依赖性的输入侧电流，而在输出侧上产生被间接赋予温度依赖性的电源电流。
赋予该温度依赖性的电路，可以由具有恒定的温度依赖性即恒定的温度特性的电路构成。例如，可以通过其电流特性依赖于温度的整流元件和电阻R的串联连接构成。
这种其电流特性依赖于温度的整流元件，例如可以由显示依赖于温度的电流特性的一个或多个串联连接的二极管D构成。
时钟信号发生电路由环形振荡器和缓冲器电路B构成；其中，所述环形振荡器连接在电源电路的输出侧，即，电流镜像电路的输出侧，并起电流镜像电路的输出侧的负载作用；所述缓冲器电路B连接在该环形振荡器的输出侧，用于产生其周期依赖于温度的时钟信号CLK。
电流镜像电路、环形振荡器以及缓冲器电路B的电路结构，尽管与图1所示的已有技术中的定时电路的电路结构相同，但是由于本发明的主题的之一在于产生具有温度依赖性的周期的时钟信号的定时电路，因此，以下将另行进行说明。
构成上述电流镜像电路的n沟道MOS晶体管N1-N3的源极共同接地。这些n沟道MOS晶体管N1-N3的栅极，与n沟道MOS晶体管N1的漏极相连。n沟道MOS晶体管N1的漏极，通过所述电阻R连接至二极管D的负极。n沟道MOS晶体管N3的漏极与反相器I1-I3的各个接地节点相连。这里，n沟道MOS晶体管N1和n沟道MOS晶体管N2的跨导gm1、gm2共同相等。n沟道MOS晶体管N3的跨导gm3被设定为适当的值，以便将接地电位提供给反相器I1-I3。在这种新的电路结构中，n沟道MOS晶体管N3的跨导gm3是n沟道MOS晶体管N1的整数倍。n沟道MOS晶体管N1、N3形成电流镜像电路，用于将接地电位提供给反相器I1-I3。
另一方面，p沟道MOS晶体管P1、P2的源极共同连接到电源。p沟道MOS晶体管P1、P2的栅极，与p沟道MOS晶体管P1的漏极相连。p沟道MOS晶体管P2的漏极，与反相器I1-I3的各个电源节点相连。p沟道MOS晶体管P1的漏极，连接至上述n沟道MOS晶体管N2的漏极。这里，p沟道MOS晶体管P2的跨导gm5被设定为适当的值，以便将电源电位提供给反相器I1-I3，将p沟道MOS晶体管P1的跨导gm4设定为p沟道MOS晶体管P2的整数倍。p沟道MOS晶体管P1、P2形成电流镜像电路，用于使上述n沟道MOS晶体管N2作为输入侧的负载，并将电源电位提供给反相器I1-I3。
接下来，将就该实施例1的操作，在详细说明了图4所示的定时电路的操作之后，简要地说明内设有定时电路的图3所示的半导体存储装置的操作。
(1)定时电路的操作
图4中，从外部提供了电源VDD后，则输入侧电流就会流过由二极管D、电阻R以及n沟道MOS晶体管N1构成的串联电路。此时，如果电源电压VDD为一定，则流过该串联电路的电流，如下所述，就由二极管D的正向电流的特性曲线、电阻R以及n沟道MOS晶体管N1所构成的负载电路的负载线唯一确定。
图5中，显示了二极管D的特性曲线CD1-CD3以及上述负载电路的负载线CL。在该图中，横轴表示电源电压VDD，纵轴表示流过二极管D、电阻R以及n沟道MOS晶体管N1的电流。特性曲线CD1、CD2、CD3分别为高温时、常温时、低温时的特性曲线，“r”表示电阻R和n沟道MOS晶体管N1的合成电阻。由二极管D的特性曲线CD1-CD3，和负载线CL的交叉点，而求出流过二极管D、电阻R、n沟道MOS晶体管N1的输入侧电流。在图5所示的例子中，求出了低温时电流i1，常温时电流i2，以及常温时的电流i3，温度越高，流过二极管D的电流，即流过上述输入侧串联电路的电流就越大。
由此，根据温度而唯一确定出流过上述输入侧串联电路的电流。
接下来，由于在n沟道MOS晶体管N1-N3的栅极上，共同施加了显现于电阻R和n沟道MOS晶体管N1的连接点上的电压，因此，分别流过这些n沟道MOS晶体管N1-N3的电流比，由这些晶体管的跨导gm所确定。在这个例子中，由于n沟道MOS晶体管N2的跨导gm2与上述n沟道MOS晶体管N1的跨导gm1相等，因此，流过n沟道MOS晶体管N2的电流，与流过n沟道MOS晶体管N1的电流基本相等。由于n沟道MOS晶体管N3的跨导gm3为n沟道MOS晶体管N1的跨导gm1的整数倍，因此，流过n沟道MOS晶体管N3的电流，为流过n沟道MOS晶体管N1的电流的整数倍。
另一方面，由于p沟道MOS晶体管P1和n沟道MOS晶体管N2串联连接，因此流过p沟道MOS晶体管P1的电流，等于流过n沟道MOS晶体管N2的电流，因此，流过p沟道MOS晶体管P1的电流，等于流过n沟道MOS晶体管N1的电流。由于p沟道MOS晶体管P2的跨导gm2为p沟道MOS晶体管P1的整数倍，因此，流过p沟道MOS晶体管P2的电流，为流过p沟道MOS晶体管P1的电流的整数倍，即，为流过n沟道MOS晶体管N1的电流的整数倍。流过这些p沟道MOS晶体管P2和n沟道MOS晶体管N3的电流，成为反相器I1-I3的工作电流。
接下来，由反相器I1-I3构成的环形振荡器，通过上述p沟道MOS晶体管P2和n沟道MOS晶体管N3所提供电源电流而工作，并从后级反相器I3输出振荡信号(没有标记)。在该振荡操作的过程中，各个反相器都驱动连接在输出端上的电容C1-C3，并将信号输出到后级反相器上。缓冲器电路B，接收从反相器I3输出的振荡信号，输出时钟信号CLK。在以下的说明中，将该时钟信号CLK的周期称为“定时周期”。
由反相器I1-I3构成的环形振荡器的振荡周期(即定时周期)，由各个反相器将信号输出到后级反相器时的电容C1-C3的充放电时间所决定。该充放电时间依赖于各反相器的驱动电流，该驱动电流越大电容的充放电时间变短，环形振荡器的振荡周期变短。在该定时电路中，由于通过p沟道MOS晶体管P2和n沟道MOS晶体管N3，向构成环形振荡器的反相器I1-I3提供操作电流，因此，通过控制流过这些晶体管的电流，来控制电容C1-C3的充放电时间、控制定时周期。
这里，如上所述，流过p沟道MOS晶体管P2和n沟道MOS晶体管N3的电流，为流过n沟道MOS晶体管N1的电流的整数倍，流过该n沟道MOS晶体管N1的电流，受上述二极管D的温度特性的影响，在定时周期中反映出二极管D的温度特性。具体而言，由于温度越高，流过二极管D的电流(即流过n沟道MOS晶体管N1的电流)越大，因此，通过p沟道MOS晶体管P2和n沟道MOS晶体管N3而提供给反相器I1-I3的电流增大。其结果，环形振荡器的振荡周期变短，定时周期变短。反之，温度越低，流过二极管D的电流越小，定时周期越小。
接下来，将说明上述定时电路的定时周期的设置方法。
图6中，显示了该实施例中的定时电路所产生的时钟信号CLK的定时周期的温度特性。如上所述，由于该定时电路所产生的定时周期显示出随着温度的升高而减小的倾向，因此，在高温侧，刷新的时间间隔变短。而且，温度越高存储单元的数据保持特性越严格。因此，在设定该定时电路所产生的时钟信号CLK的定时周期的情况下，在有关温度的最坏条件即高温下，为了得到必要的刷新时间间隔，例如可以借助于反相器I1-I3的电路常数和电容器C1-C3的值等，来调节由反相器I1-I3构成的环形振荡器的振荡周期，由此来设置定时周期。由此，在标准的整个工作温度范围内，都可以保证刷新操作。如此，时钟信号CLK的定时信号的温度依赖性，成为具有与该半导体存储装置所具有的存储单元的数据保持特性相关的特性。
存储单元的数据保持特性还具有依赖于电源电压的倾向，该实施例1中的定时电路也具有依赖于电源电压的倾向。因此，可以在定时电路中保持这样一种功能：根据存储单元的数据保持特性的电源电压依赖性，来调整定时周期。就此情况，在实施例6中进行描述。
如以上说明所述，在自刷新时，是根据从定时电路输出的时钟信号CLK的定时周期，来规定刷新的时间间隔的，在内部自动进行刷新。依据这种定时电路，由于其反映了二极管D的温度特性，控制了提供给反相器I1-I3的电源电流，因此可以根据温度来控制定时周期。因此，能够在高温的最坏条件下，减小定时周期，在常温和低温时，能增大定时周期，能够根据存储单元的保持特性的温度依赖性来适当设置定时周期。
(2)对于半导体存储装置的整体操作
接下来，来说明内设有上述定时电路的半导体存储装置的操作。
在没有来自外部的访问的情况下(没有地址变化的情况下)，该半导体装置，一边定期执行自刷新操作，一边保持存储单元内的数据。在刷新控制电路4的控制下，以一种与从上述定时电路输出的时钟信号CLK的周期即定时周期相对应的时间间隔来执行该自刷新操作。此时，一旦温度发生变化，则如上所述，定时周期根据二极管D的温度特性而发生变化，刷新操作的时间间隔依赖于温度而被调整。由此，以与温度相应的最佳的时间间隔来执行自刷新。
在有来自外部的访问的情况下，例如，当有地址变化的情况下，该半导体存储装置与上述自刷新操作不同，是在读写操作的同一周期内执行刷新的。这种操作模式中的刷新，是检测出地址变化而执行的，它不同于由上述定时周期中所规定的自刷新。因此，不与本发明中的上述这种定时电路的操作直接相关。
以下，将说明有来自外部的访问的情况下的操作，仅供参考。
首先，一旦在某个时刻地址信号ADD发生变化，则将该地址ADD取入地址输入系统1中，并作为锁存地址LADD输入。构成脉冲发生器3的地址变化检测电路(图中未示)，检测出地址LADD的变化，并输出地址变化检测信号φATD。地址多路复用器5，接收到地址变化检测信号φATD之后，首先，将刷新地址RADD作为地址MADD0而进行选择。然后，按照以地址变化检测信号φATD的上升沿为起点的规定定时，驱动由地址MADD(刷新地址RADD)所指定的字线，执行一连串的刷新操作。
此后，地址多路复用器5，选择锁存地址LADD0作为地址MADD0。按照以地址变化检测信号φATD的下降沿为起点的规定定时，来激活锁存控制信号LC。锁存器103基于锁存控制信号LC，对该时间点的地址ADD值进行锁存。此后，按照以锁存控制信号LC的上升沿为起点的规定定时，来驱动由地址MADD(锁存地址LADD)所指定的字线，从而执行一连串的读写操作。如此，在该半导体存储装置中，在地址发生变化的情况下，不同于自刷新，而是在读写操作的同一周期内，接收地址的变化来执行刷新操作的。
实施例2
以下，将说明本发明的实施例2。
在上述实施例1中，由于二极管D的温度特性，而唯一决定了图6所示的定时周期的温度特性线的倾向，即对于温度的依赖性。因此，即便为了保障高温侧的刷新操作而确定了反相器I1-I3的电路常数和电容器C1-C3的值，也不会限制适当地设置在常温和低温侧的刷新时间间隔。因此，在为了在整个温度范围上适当地设置刷新时间间隔时，还可以具有使定时周期的特性线的倾向发生变化的功能。
本实施例2中的定时电路是基于上述认知而作出的，它由产生赋予温度依赖性的电源电流的电源电路、以及与该电源电路的输出侧相连并产生其周期依赖于温度的时钟信号CLK的时钟发生电路构成。在此，电源电路具有温度依赖性，随着温度的上升，其电源电流增大，时钟周期即定时周期减小，或者是，伴随着温度下降，其电源电流减小，时钟周期即定时周期增加。
该电源电路，由电流镜像电路和与电流镜像电路的输入侧相连的、将具有温度依赖性的输入侧电流提供给电流镜像电路的赋予温度依赖性的电路构成，并根据具有温度依赖性的输入侧电流，而在输出侧产生间接赋予温度依赖性的电源电流。
具有这种温度依赖性的电路，可以由具有可变温度依赖性即可变温度特性的电路构成。通过将赋予温度依赖性的电路设定为可控制温度依赖性即温度特性的电路结构，从而将使定时周期的温度特性线的倾向发生变化的功能添加到赋予这种温度依赖性的电路中。因此，赋予这种温度依赖性的电路可以由温度特性变更电路构成。据此，即便是在为了优先保障高温侧的刷新操作而设定定时周期的情况下，也可能得到在常温和低温侧也合适的刷新时间间隔。
这种温度特性变更电路的电路结构，没有必要把电路限定为具有改变温度特性的功能。作为电路结构的一个例子，在串联连接在电流镜像电路输入侧的多个二极管D中，作为实际整流元件而工作的二极管D的数目是可以改变的。尽管没有必要将用于改变二极管D的数目的电路结构限定为具有这种功能，但是，作为一个例子，可以这样构成：假定开关元件并联连接在各个二极管D上，从而使电流镜像电路输入侧电流的路径可变，因此，可以改变位于电流路径上的二极管D的数目。
另一方面，时钟发生电路可以是与第一实施例相同的电路结构。即，时钟发生电路可以由环形振荡器和缓冲器电路B构成；其中，环形振荡器与电源电路的输出侧即电流镜像电路的输出侧相连，作为电流镜像电路的输出侧的负载而工作；缓冲器电路B连接在该环形振荡器的输出侧，用于产生其周期依赖于温度的时钟信号CLK。
以下，显示了该实施例2中的定时电路的电路结构的一个例子。在上述图4所示的实施例1的结构中，具有图7(a)所示的温度特性变更电路，用以替代二极管D。这种温度特性变更电路，由保险电路H、门电路G、n沟道MOS晶体管N4-N6、以及二极管D1-D3构成。这里，保险电路H，由串联连接在电源VDD和接地点之间的电阻R1以及保险丝F1、以及串联连接在同一电源VDD和接地点之间的电阻R2以及保险丝F2构成。
门电路G，由具有负逻辑和正逻辑输入端的与门G1、G3、仅具有负逻辑输入端的与门G2、以及或门G4、G5构成。与门G1的负逻辑输入端，连接至电阻R2和保险丝F2的连接节点ND2，其正逻辑输入端连接至电阻R1和保险丝F1的连接节点ND1。与门G2的各负逻辑输入端分别与连接节点ND1、ND2相连。与门G3的正逻辑输入端与连接节点ND2相连，其负逻辑输入端与连接节点ND1相连。上述与门G1-G3的各输出端连接至或门G4的输入端，上述与门G2、G3的各输出端连接至或门G5的输入端。或门G4、G5以及与门G3的各输出信号，成为该门电路G的输出信号。
二极管D1-D3串联连接在电源VDD和图4所示的电阻R之间。即，二极管D1的正极连接到电源VDD，二极管D2的正极连接在二极管D1的负极，二极管D3的正极连接到二极管D2的负极，该二极管D3的负极连接至电阻R的一端侧。n沟道MOS晶体管N4-N6，其电流路径分别相对于二极管D1-D3串联连接。构成上述门电路G的或门G4、或门G5以及与门G3的输出端，分别连接到这些n沟道MOS晶体管N4-N6的栅极上。这些n沟道MOS晶体管N4-N6，构成二极管D1-D3的旁通路径。
接下来，将说明温度特性变更电路的操作。
依据这种温度特性变更电路，通过选择性地切断保险丝F1、F2，二极管D1-D3的各旁路状态得到控制，表观上，改变了二极管的连接个数。具体而言，在没有切断保险丝F1、F2中任何一个的情况下，接地电位通过保险丝F1、F2而显现在连接节点ND1、ND2上。这种情况下，与门G1-G3中，仅仅有与门G2输出高电平“H”的信号。其结果，接收理论或门G4、G5的输出信号的n沟道MOS晶体管N4、N5为导通状态。因此，二极管D1、D2被旁路，视在有效的二极管的连接个数变为一个。即，只有二极管D3起整流元件的作用。
在只切断保险丝F1的情况下，电源VDD的电位通过电阻R1、R2而显现在连接节点ND1上，接地电位通过保险丝F2而显现在连接节点ND2上。这种情况下，与门G1-G3中，只有与门G1的输出信号变为高电平“H”，使得只有由或门G4的输出信号提供选通的n沟道MOS晶体管N4导通。其结果，二极管D1被旁路，视在的二极管的连接个数变为2。即，二极管D2、D3起整流元件的作用。
在只切断保险丝F2的情况下，电源VDD的电位通过电路R2而显现在连接节点ND2上，接地电位通过保险丝F1而显现在连接节点ND2上。这种情况下，在与门G1-G3中，只有与门G3的输出信号变为高电平“H”，由或门G4、G5的各输出信号提供至其栅极的各n沟道MOS晶体管N4、N5，以及由与门G3的输出信号提供至其栅极的n沟道MOS晶体管N6导通。其结果，二极管D1-D3被旁路，视在的二极管的连接个数变为0。二极管D1-D3中的任何一个都不作为整流元件而工作。
在一起切断保险丝F1、F2的情况下，电源VDD的电位通过电阻R1、R2显现在连接节点ND1、ND2上。这种情况下，与门G1-G3的输出信号的任何一个都变为低电平“L”。其结果，n沟道MOS晶体管N4-N6中的任何一个都不导通，可看到的二极管的连接个数变为3个。即，所有二极管D1-D3都作为整流元件而起作用。
如此，通过选择性地切断保险丝F1、F2，二极管的连接数目可以改变为0个至3个之间的任意个数。
依据图7(a)所示的温度特性变更电路，在没有切断保险丝的初期状态下，二极管的连接个数为1个，通过选择性地切断保险丝，能够选择0个、2个、3个中的任意一个，能够以1个为基准，选择增减二极管的连接个数。因此，既能够应对刷新时间间隔短的情况，也能够应对刷新时间间隔长的情况。
在这个例子中，设置了3个二极管D1-D3，有选择性地对它们进行旁路，从而使二极管的配置数目任意；例如可以串联连接5个二极管而设置，有选择地对其进行旁路。在不切断保险丝的状态下，视在的二极管的连接个数也可以任意设定。
在上述图7(a)所示的例子中，尽管可以增减二极管的视在的连接个数，但是在请求仅仅增加二极管连接个数的变更的情况下，也可以像图7(b)所示那样构成。构成二极管D1-D3的旁路器的3个保险丝F10-F30，可以并联连接在各二极管D1-D3上。这种情况下，在假定初期状态下的视在的二极管的连接个数为1个的情况下，例如仅仅设置有保险丝F20、F30，则从初始开始，也可以不设置保险丝F10。
在这个例子中，与切断的保险丝并联连接的二极管的个数，变为视在的二极管的连接个数。例如，如果仅仅切断保险丝F10，则连接个数变为一个(二极管D1)，如果切断保险丝F10、F20，则连接个数变为2个(二极管D1、D2)。在这个例子中，尽管设置了3个二极管，但是，并不完全限定于此，也可以设置必要数目的二极管和保险丝。
接下来，对视在的二极管的连接个数与定时周期的温度特性的倾角间的关系进行说明。如上所述，由于在温度只变化1℃时，二极管的势垒电压Vf只变化2mV，因此，例如如果串联连接2个二极管，在表观上，对于1℃的温度变化，势垒电位Vf仅仅改变4mV。即，通过改变二极管的连接个数，能够选择平均1℃的势垒电位Vf的变化量。如果势垒电位Vf发生改变，则流过二极管的电流发生变化，这显示出：越是增加二极管的连接数目，越会增加每℃的正向电流的变化量。因此，通过选择性地切断保险丝F1、F2来选择二极管的连接数目，可以改变所述图6所示的定时周期的特性线的倾角。
如以上所述所述，依据本实施例2，由于改变了连接在电流镜像电路输入侧上的视在的二极管的个数，因此，可以改变定时周期的温度特性的倾角。因此，既保障了高温侧的刷新操作，又可以适当设定常温和低温时的刷新时间间隔。实施例3
以下，将对本发明的实施例3进行说明。
本实施例3的定时电路，以所述实施例1中的定时电路为基本结构，在待机状态和有效状态下，切换定时周期。
这里，在说明本实施例3之前，先说明在待机状态和有效状态下，切换定时周期的意义。
如实施例1中所说明的半导体存储装置那样，在有效状态中，在刷新操作和读写操作是在同一周期内执行的情况下，由于刷新操作干扰其后的读写操作，从而导致操作裕度低下的情况。
例如，在图8中，在刷新操作后，在位线上的数据信号BL、BLb的补偿均衡不充分的情况下，原有的数据残留在位线上，从而在位线上产生了偏移(offset)电位差。这种情况，接着，作为读出对象的存储单元，在从刷新开始经过了一定时间的情况下，即，靠近保持极限的情况下，相当于该存储单元内数据的电压电平恶化。在从这种存储单元读出数据之后，残留数据干扰了读出的数据，位线上的数据信号的振幅ΔV变小。其结果，操作裕度低下。
为了避免这种操作裕度的低下，最好对相当于存储单元内数据的电压电平的恶化进行抑制，最好缩短刷新的时间间隔。对此，在待机状态下，由于不能发生这种干扰，因此，不需要缩短刷新时间间隔。
因此，本实施例3的定时电路是基于这种认知而作出的，它是这样构成的，使得在待机状态和有效状态下，切换提供刷新时间间隔的定时周期。即，在有效状态下，通过将定时周期缩短为比待机状态要短，从而缩短刷新时间间隔。
本实施例3的定时电路，是基于这种认知而作出的，它由电源电路和时钟发生电路构成；其中，所述电源电路用于产生赋予温度依赖性的电源电流；而时钟发生电路被连接在该电源电路的输出侧，用于产生其周期依赖于温度的时钟信号CLK。在此，电源电路具有温度依赖性，伴随着温度上升，其电源电流增大，时钟周期即定时周期减小，或者是，伴随着温度下降，其电源电流减小，时钟周期即定时周期增大。
该电源电路是由电流镜像电路、以及连接至电流镜像电路的输入侧的、赋予温度依赖性的电路构成；其中，所述赋予温度依赖性的电路，用于将具有温度依赖性的输入侧电流提供给电流镜像电路。电流镜像电路根据具有温度依赖性的输入侧电流，而在输出侧上产生被间接赋予温度依赖性的电源电流。
赋予该温度依赖性的电路，可以由具有恒定的温度依赖性即恒定的温度特性，同时还具有不依赖于温度而改变电流的功能的电路构成。赋予温度依赖性的电路，在电流值依赖于温度而变化之外，还通过可以基于控制信号来控制电流值的结构，从而，不仅利用温度，还可以利用其它因素，例如在设备的有效状态和待机状态之间，通过改变电流值，来改变定时周期，并改变刷新的时间间隔。具体来说，在有效状态下中，通过使定时周期变得比待机状态短，从而缩短刷新的时间间隔。
赋予温度依赖性的电路，只要具有上述功能，并不一定要限定为这种电路结构，但是，作为电路结构的一个例子，可以用其电流特性依赖于温度的整流元件，和根据控制信号而改变其电阻值的可变电阻电路的串联连接来构成。如果这种可变电阻电路也具有根据控制信号而改变其电阻值的功能，则没有必要限定为这种电路结构，但是作为电路结构的一个例子，可以由多个电阻元件的串联连接以及附加旁通路径的电路元件构成；其中所述附加旁通路径的电路元件，根据控制信号而选择形成对至少一个电阻元件的旁通路径。该附加旁通路径的电路元件，如果有基于控制信号而选择形成对电阻元件的旁通路径的功能，也没有必要限定为这种元件类型，但作为例子，附加旁通路径的电路元件，可由并联连接到电阻元件上的开关晶体管构成。
这种其电流特性依赖于温度的整流元件，由显示其电流特性依赖于温度的1个或多个串联连接的二极管D构成。
另一方面，时钟发生电路，可以是与第一实施例相同的电路结构。即，时钟发生电路，由环形振荡器和缓冲器电路B构成；其中，所述环形振荡器连接在电源电路的输出侧即电流镜像电路的输出侧，作为电流镜像电路输出侧的负载而起作用；所述缓冲器电路B连接在该环形振荡器的输出侧，用于产生其周期依赖于温度的时钟信号CLK。
以下，将参照图9，对有关本实施例3的定时器电路的一个例子进行说明。在所述图4所示的实施例1的结构中，具有图9所示的电阻R10、R20以及p沟道MOS晶体管P10，以替代电阻R。即，在二极管D的负极侧和图4所示的n沟道MOS晶体管N1的漏极之间，串联连接有电阻R10和电阻R20，电阻R10上并联连接有p沟道MOS晶体管P10的电流路径。将由从外部提供的片选信号/CS所派生出的信号，提供给该p沟道MOS晶体管P10的栅极。电阻R20的值被设定为与图4所示的电阻R相等。
根据本实施例，在片选信号/CS为低电平“L”的情况下，即，在有效状态的情况下，p沟道MOS晶体管P10导通，电阻R10被旁路。因此，在二极管D和n沟道MOS晶体管N1之间，变为只有与前述图4所示的电阻R等值的电阻R20存在，从而变为与图4所示的定时电路等效，其定时周期也变为相同的值。
与此相反，在片选信号/CS为高电平“H”的情况下，p沟道MOS晶体管P10变为非导通状态，在二极管D和n沟道MOS晶体管N1之间，变为存在有电阻R10加上电阻R20。其结果，抑制了流过n沟道MOS晶体管N1的电流，抑制了提供给反相器I1-I3的电源电流，从而增大了定时周期。
如上所述，在待机状态和有效状态下，能适当地切换定时周期。
依据该实施例3，在有效状态下，能够进行控制，例如使刷新时间间隔变短，短到使数据干扰不明显的程度；而在待机状态下，增大刷新期间间隔，从而能有效抑制随刷新操作而出现的电流消耗。
实施例4
以下，将对本发明的实施例4进行说明。
本实施例4的定时电路安装在半导体存储装置内，是出于与上述实施例3的定时电路相同的目的而构成的，具有在待机状态和有效状态下，切换定时周期的功能。
即，本发明的定时电路，可以由输出第一时钟信号的定时电路、时钟信号周期变更电路以及选择电路构成；其中，所述时钟周期变更电路与所述定时电路相连，用于改变该第一时钟信号的周期，并输出与第一时钟信号周期不同的第二时钟信号；所述选择电路，与该定时电路和时钟信号周期变更电路相连，用于选择并输出第一时钟信号和第二时钟信号中的任何一方。
所述输出第一时钟信号的定时电路，可以由上述实施例1至3中新的定时电路中的任何一种构成，但也可以由已知的电路，例如是图1所示的已有技术中的定时电路构成。
上述时钟信号周期变更电路，如果具有改变第一时钟信号周期的功能则最好，没有必要限定其电路种类或电路结构，但作为它的一个例子，时钟信号周期变更电路，可以由对第一时钟信号的周期进行分频的二进制计数器构成。二进制计数器，对第一时钟信号的周期进行分频，并输出与第一时钟信号周期不同的第二时钟信号。
上述选择电路只要具有基于控制信号来选择并输出第一时钟信号和第二时钟信号中的任何一方的功能就行，没有必要限定其电路种类或电路结构，但是，作为它的一个例子，选择电路可以由多路复用器构成。多路复用器，基于控制信号，选择并输出来自于上述定时电路的第一时钟信号以及来自上述时钟信号周期变更电路的第二时钟信号中的任何一方。
例如，上述选择电路可以构成为，使在装置处于待机状态时，选择并输出第二时钟信号，在装置处于有效状态时，选择并输出第一时钟信号。其结果，在有效状态下能够执行控制，例如使刷新时间间隔变短，短到数据干扰不明显的程度，而在待机状态下，能够增加刷新期间间隔，从而能有效抑制随刷新操作而发生的电流耗费。
图10中，显示了该实施例4的定时电路TIMER的电路结构的一个例子。该定时电路TIMER是这样构成的：在上述实施例1至3中的定时电路的后级，具有二进制计数器BIC和多路复用器MAX。即，在该图中，定时电路TIM，是与所述实施例1至3中的定时电路相同地构成的，用于输出时钟信号CLK1。作为这种定时电路TIM，可以使用图1所示的已有技术中的定时电路。二进制计数器BIC，从定时电路TIM接收时钟信号CLK1的输入，并按自然整数对该时钟信号即定时周期进行分频。
多路复用器MAX，基于片选信号/CS，来选择从定时电路TIM或是二进制计数器BIC输出的任何一方的时钟信号，并将其作为时钟信号CLK而输出。这种多路复用器MAX，由用于使从片选信号/CS派生出的控制信号发生翻转的反相器M1、以及根据该控制信号而被互补地控制为接通状态的开关MS1、MS2构成。开关MS1的输入端连接至二进制计数器BIC的输出端，开关MS2的输入端连接至定时电路TIM的输出端。这些开关MS1、MS2的输出端被连接在一起，成为定时电路TIMER的输出端。
依据本实施例4的定时电路，定时电路TIM执行与上述实施例1至3中相同的操作，并输出时钟信号CLK。二进制计数器BIC，对该时钟信号CLK进行分频，并输出周期为自然数倍数的时钟信号。这里，安装有该定时电路的半导体存储装置，在由于从外部提供的片选信号/CS而被控制为有效状态之后，多路复用器MAX的开关MS2变为接通状态，从定时电路TIM输出的时钟信号CLK1被作为时钟信号CLK而输出。
在由于片选信号/CS而将半导体存储装置控制为待机状态后，多路复用器MAX的开关MS1变为接通状态，从二进制计数器BIC输出的时钟信号被作为时钟信号CLK而输出。由此，在有效状态的情况下，定时周期即时钟信号的周期，变为定时电路TIM产生的时钟信号CLK1的周期，而在待机状态的情况下，定时周期正好为有效状态的自然数倍数的长度。
因此，依据该实施例4的定时电路，与上述实施例3相同，在有效状态下，可以进行控制，例如使刷新时间间隔变短，短至数据的干扰不明显的程度，而在待机状态下，增大刷新期间间隔，从而能够有效抑制随刷新操作而产生的电流消耗。
实施例5
以下说明本发明的实施例5。
该实施例5，是将本发明的定时电路的基本概念应用于具有改变脉冲宽度的功能的脉冲发生电路中。作为一个例子，可以将脉冲发生电路应用到半导体存储装置的字脉冲发生电路中。在这种情况下，字脉冲发生电路构成图3所示的行控制电路13。因此，字脉冲发生电路，接收从脉冲发生器3输出的地址变化检测信号φATD，并产生用于驱动字线的字脉冲。该字脉冲反映到行使能信号RE中。对于对自刷新的时间间隔进行计时的定时电路来说，设其具有上述实施例1至4中的任何一种。即，执行这样一种刷新控制，使得温度一上升，刷新时间间隔就变短。
一般来说，字脉冲宽度一变宽，存储单元的写入电平就得到改善、数据的保持特性得到改善。根据上述实施例1至3，刷新时间间隔根据温度而得到适当的控制。即，在温度高的情况以及有效状态下，刷新时间间隔变短，反之，在温度低的情况和待机状态下，刷新时间间隔增大。这里，如果着眼于刷新时间间隔和字脉冲宽度的关系，则在刷新时间间隔短的情况下，字脉冲宽度虽短但是足够了，在刷新时间间隔长的情况下，希望字脉冲宽度较长。
该实施例5的半导体存储装置，是基于这种认知而作出的，其被构成为，能够根据温度和操作状态即有效状态或待机状态，来切换字脉冲的宽度。
即，本发明的具有改变脉冲宽度的功能的脉冲发生电路，由电源电路和脉冲信号发生电路构成；其中，所述电源电路产生被赋予温度依赖性的电源电流；所述脉冲信号发生电路连接至该电源电路的输出侧，用于产生其周期依赖于温度的脉冲信号。在此，电源电路具有温度依赖性，随着温度的上升，其电源电流增加、脉冲周期减小，或者是，随着温度的下降，其电源电流减小，脉冲周期增加。
该电源电路由电流镜像电路、以及连接至电流镜像电路的输入侧的、赋予温度依赖性的电路构成；其中，所述赋予温度依赖性的电路，用于将具有温度依赖性的输入侧电流提供给电流镜像电路。电流镜像电路根据具有温度依赖性的输入侧电流，而在输出侧上产生被间接赋予温度依赖性的电源电流。
赋予温度依赖性的电路，可以由具有恒定的温度依赖性即恒定的温度特性的电路构成。例如，可以由其电流特性依赖于温度的整流元件和电阻R的串联连接构成。
这种其电流特性依赖于温度的整流元件，可以由显示依赖于温度的电流特性的一个或多个串联连接的二极管D构成。
另一方面，脉冲信号发生电路由环形振荡器和缓冲器电路B构成；其中，环形振荡器连接至电源电路的输出侧即电流镜像电路的输出侧，作为电流镜像电路的输出侧负载而起作用；缓冲器电路B连接至该环形振荡器的输出侧，用于产生其周期依赖于温度的时钟信号CLK。
这种赋予温度依赖性的电路，可以由具有可变温度依赖性即可变温度特性的电路构成，以替代具有恒定的温度依赖性即恒定的温度特性的电路。通过使赋予温度依赖性的电路为可控制温度依赖性即温度特性的电路结构，则将改变脉冲信号周期的温度特性线的倾角的功能添加到该赋予温度依赖性的电路中。因此，该赋予温度依赖性的电路，可以由温度特性变更电路构成。因而，即便在为了优先保障高温情况下的刷新操作而设定了脉冲信号周期的情况下，也可能在常温和低温情况下得到适当的刷新时间间隔。
该温度特性变更电路的电路结构，没有必要将电路限定为具有改变温度特性的功能。作为电路结构的一个例子，串联连接在电流镜像电路的输入侧上的多个二极管D中，作为实际整流元件工作的二极管D的数目可以改变。用于使二极管D的数目可变的电路结构，没有必要被限定为具有这种功能，但作为一个例子，它可以这样构成：将开关元件并联连接到各二极管D上，通过使电流镜像电路的输入侧电流的路径可变，从而改变位于电流路径上的二极管D的数目。
该赋予温度依赖性的电路，是用在具有恒定的温度依赖性即恒定的温度特性的同时，还具有不依赖于温度而改变电流的功能的电路构成的，以替代上述电路结构。赋予温度依赖性的电路，在电流值依赖于温度而变化之外，通过基于控制信号来控制电流值的结构，不只是温度，其它原因，例如是通过在设备的有效状态和待机状态之间，改变电流值，都可以改变定时周期，从而改变刷新的时间间隔。具体来说，在有效状态中，通过使定时周期比待机状态的要短，而使刷新时间间隔变短。
赋予温度依赖性的电路有了上述功能后，没有必要限制其电路结构，但作为电路结构的一个例子，可以由其电流特性依赖于温度的整流元件，与基于控制信号而改变其电阻值的可变电阻电路的串联连接构成。该可变电阻电路如果具有基于控制信号而改变其电阻值的功能，也没有必要限定其电路结构，但作为电路结构的一个例子，它可以由多个电阻元件的串联连接，以及附加旁通路径的电路元件构成；其中附加旁通路径的电路元件，基于控制信号来选择形成针对至少一个电阻元件的旁通路径。该附加旁通路径的电路元件，如果具有基于控制信号而选择形成针对电阻元件的旁通路径的功能，也没有必要限定其元件类型，但作为一个例子，附加旁通路径的电路元件，可以由并联连接在电阻元件上的开关晶体管构成。
这种其电流特性依赖于温度的整流元件，由显示其电流特性依赖于温度的1个或多个串联连接的二极管D构成。
代替上述结构，本发明的具有改变脉冲宽度的功能的脉冲发生电路，可以由输出第一脉冲信号的脉冲发生电路、脉冲信号周期变更电路以及选择电路构成；其中，所述脉冲信号周期变更电路，与该脉冲发生电路相连，用于改变第一脉冲信号的周期，并输出与第一脉冲信号周期不同的第二脉冲信号；所述选择电路与该脉冲发生电路和脉冲信号周期变更电路相连，用于选择并输出第一脉冲信号和第二脉冲信号中的任何一方。
输出所述第一脉冲信号的脉冲发生电路，可以为与上述实施例1到3的新定时电路中的任何一个相同的结构，也可以是已知的电路，例如是与图1所示的已有技术中的定时电路相同的电路结构。
上述脉冲信号周期变更电路，只要是具有改变第一脉冲信号周期的功能就可以，没有必要限定其电路种类或电路结构，但作为一个例子，脉冲信号周期变更电路可以由对第一脉冲信号周期进行分频的二进制计数器构成。二进制计数器，对第一脉冲信号的周期进行分频，并输出与第一脉冲信号周期不同的第二脉冲信号。
上述选择电路，只要是具有基于控制信号来选择并输出第一脉冲信号和第二脉冲信号中的任何一方的功能的电路即可，不必限定其电路种类或电路结构，但是作为一个例子，选择电路可以由多路复用器构成。多路复用器，基于控制信号，选择并输出来自于上述脉冲发生电路的第一脉冲信号和来自于上述脉冲信号周期变更电路的第二脉冲信号中的任何一方。
例如，上述选择电路可以构成为，使装置处于待机状态时，选择并输出第二脉冲信号，在装置处于有效状态时，选择并输出第一脉冲信号。其结果，在有效状态下，能够执行控制，例如，使刷新时间间隔缩短至数据干扰不明显的程度，在待机状态下，增大刷新期间间隔，从而能够有效抑制随刷新操作而产生的电流消耗。
图11中显示了半导体存储装置所具有的一种字脉冲发生电路的结构，作为本实施例5的具有改变脉冲宽度的功能的脉冲发生电路的一个例子。该脉冲发生电路，由延迟电路DLY、与非门NA以及反相器INV构成；其中，延迟电路用于延迟触发字脉冲的触发信号WLT；与非门NA输入了该触发信号WLT和延迟电路DLY的输出信号；反相器用于输入来自该与非门NA的输出信号。设该反相器INV的输出信号为字脉冲P。作为信号WLT，例如使用了从上述脉冲发生器3输出的地址变化检测信号φATD。
对于所述实施例3的定时电路的结构来说，延迟电路DLY是这样构成的，它将图4所示的反相器I1-I3和电容C1～C3替换为由反相器I10-I30和电路C10-C30构成的反相链，信号WLT输入到前级反相器I10上，后级反相器I30的输出信号输入到上述与非门NA上。它的其它结构与实施例3的定时电路的结构相同。
以下，将说明本实施例5的字线脉冲发生电路的操作。
在初期状态，触发字脉冲的信号WLT处于低电平“L”。在该状态下，如上所述，由于p沟道MOS晶体管P2和n沟道MOS晶体管N3，而将工作电流提供给反相器I10-I30，把高电平“H”的信号从反相器I30输出到与非门NA。即，在初期状态下，将低电平“L”的信号WLT提供到与非门NA一个输入端上，而将高电平“H”的信号从延迟电路DLY提供给另一个输入端上，从而使从反相器INV输出的字脉冲P成为低电平“L”。
在信号WLT从该初期状态变化为高电平“H”后，作为响应，与非门NA输出低电平“L”，从反相器INV输出的字脉冲P变为高电平“H”。此时，延迟电路DLY的输出信号保持高电平“H”。另一方面，信号WLT经过反相器I10-I30，在经过了这些反相链具有的指定延迟时间的时刻，从反相器I30输出低电平“L”。与非门NA，从反相器I30接收低电平“L”，输出高电平“H”。其结果，从反相器INV输出的字脉冲P返回低电平“L”。即，以信号WLT的上升沿为触发，产生了字脉冲。
此时，提供给反相器I10-I30的工作电流，与上述定时电路相同，是由流过二极管D、电阻R10、R20、n沟道MOS晶体管N1的电流所控制的。因此，一旦温度升高，提供给反相器I10-I30的工作电流就增大，这些反相器的传输时间变短。其结果，字脉冲的脉宽变短。反之，一旦温度降低，提供给反相器I10-I30的工作电流就减小，这些反相器的传输时间变长。其结果，字脉冲P的脉宽变宽。
片选信号/CS为低电平“L”的情况下，即有效状态的情况下，由于p沟道MOS晶体管P10导通，电阻R10被旁路，因此，流过n沟道MOS晶体管N1的电流增加。其结果，提供给反相器I10-I30的工作电流增大，反相器I10-I30上的传输时间变短。因此，这种情况下，字脉冲P的脉宽变短，字脉冲宽度变短。
反之，片选信号/CS为高电平“H”的情况下，即待机状态的情况下，由于p沟道MOS晶体管P10变为非导通状态，电阻R10明显存在，因此，流过n沟道MOS晶体管N1的电流减小。因此，这种情况下，字脉冲P的脉宽变宽。
以上，依据实施例5，根据温度和操作状态，即待机状态或有效状态，来适当控制字脉冲的脉冲宽度。
实施例6
以下，来说明本发明的实施例6。
在上述实施例1到5中，虽然企图将温度依赖性保持在定时周期或脉冲宽度即脉冲周期上，但是实施例6中的定时电路，是考虑了针对电源电压的变化的依赖性而构成的。如已有技术栏中所述，针对电源电压的存储单元的数据保持特性，一般显示出平坦的特性。因此，就定时周期而言，相对于电源电压，最好是平坦的特性。在实施例6中，将对定时周期相对于电源电压显示出平坦特性的定时电路的结构例、以及定时周期相对于电源电压具有依赖性的结构例进行说明。
对实施例6的定时电路的第一电路结构例子进行说明。该第一电路结构例子，由恒定电压发生电路、电源电路以及时钟发生电路构成；其中，所述恒定电压发生电路，基于电源电压而产生恒定电压；所述电源电路，连接在该恒定电压发生电路上，基于从恒定电压发生电路输出的恒定电压，产生被赋予温度依赖性的电源电流；所述时钟发生电路，连接到电源电路的输出侧，产生其周期依赖于温度的时钟信号CLK。将不依赖于电源电压变化的、经常恒定的电压加到定时电路的赋予温度依赖性的电路上，使定时电路的定时周期不依赖于电源电压的变化。在此，电源电路具有温度依赖性，随着温度的升高，其电源电流增大，时钟周期即定时周期减小，或者是，随着温度的下降，其电源电流减小，时钟周期即定时周期增大。
图12中，显示了实施例6的定时电路的第一电路结构例子。第一电路结构例子，将不依赖于电源电压的变化、经常恒定的电压施加到定时电路的赋予温度依赖性的电路上，使定时电路的定时周期不依赖于电源电压的变化。
即，实施例6的定时电路的第一电路结构例子，含有与实施例1的定时电路的电路结构相同的电路结构。恒定电压发生电路VGEN的输出端，连接至定时电路的赋予温度依赖性的电路的输入端。赋予温度依赖性的电路，由二极管D和电阻R的串联连接构成，恒定电压发生电路VGEN的输出端，连接至二极管D的正极。恒定电压发生电路VGEN，是使电源电压VDD供电，并产生大致恒定的电压VR。即便电源电压VDD发生变动，该电压VR也保持为大致恒定。因而，从恒定电压发生电路VGEN的输出端输出的大致恒定的电压VR，被施加到二极管D的正极上，保持大致恒定的输入侧电流，流过由二极管D和电阻R的串联连接构成的赋予温度依赖性的电路。电流镜像电路的结构和操作，遵从所述实施例1中说明过的方法。
本发明实施例6的定时电路的第一电路结构例子，在电流镜像电路的输出侧上具有时钟发生电路CGEN。该时钟发生电路CGEN的电路结构，是与所述实施例1中的定时电路的时钟发生电路相同的电路结构。即，时钟发生电路CGEN，是由图4所示的反相器I1-I3、电容C1-C3以及缓冲器电路B构成的。
在该图中，对于与上述图4所示的实施例1的定时电路的构成元件相同的元件，标以同一标号，并省略重复的说明。
根据实施例6的定时电路，施加到二极管D的正极上的电压VR，由于不依赖于电源电压VDD的变化而保持恒定，因此，流过电流镜像电路的晶体管N1的输入侧电流，没有对于电源电压VDD的变化的依赖性，而是保持恒定。其结果，流过将电源电压VDD加到其源极的p沟道MOS晶体管P2的输入侧电流，也没有对于电源电压VDD的变化的依赖性。因此，从通过p沟道MOS晶体管P2而被供电的时钟发生电路CGEN输出的时钟信号CLK的周期，即定时周期，没有对于电源电压VDD的变化的依赖性，而是大致保持恒定。
如此，根据实施例例6的第一电路结构例子，对于电源电压VDD的变化没有依赖性，而可能仅仅将温度依赖性保持在时钟信号CLK的周期即定时周期上。
以下，将就实施例6的定时电路的第二电路结构例子进行说明。该第二电路结构例子，由恒定电压发生电路、电源电路以及时钟发生电路构成；其中，恒定电压发生电路，用于基于电源电压而产生恒定电压；电源电路，连接在该恒定电压发生电路上，基于从恒定电压发生电路输出的恒定电压，产生赋予了温度依赖性的电源电流；时钟发生电路，连接在该电源电路的输出侧，用于产生其周期依赖于温度的时钟信号CLK。在此，电源电路具有温度依赖性，随着温度的上升，其电源电流增大，时钟周期即定时周期减小，或者是，随着温度的下降，其电源电流减小，时钟周期即定时周期增大。
该电源电路由以下电路构成：连接在恒定电压发生电路上的、使从该恒定电压发生电路输出的恒定电压的电平降低的电路元件；电流镜像电路；连接到电流镜像电路输入侧，同时还连接到使恒定电压降低的电路元件上的、用于接收电压下降的恒定电压的供给，并基于该恒定电压，而赋予将具有温度依赖性的输入侧电流提供给电流镜像电路的温度依赖性的电路。该电源电路根据具有温度依赖性的输入侧电流，在输出侧产生被间接赋予温度依赖性的电源电流。
这种赋予温度依赖性的电路，可以由具有恒定的温度依赖性即恒定的温度特性的电路构成。例如，可以由其电流特性依赖于温度的整流元件和电阻R的串联连接构成。
这种其电流特性依赖于温度的整流元件，由显示依赖于温度的电流特性的一个或多个串联连接的二极管D构成。
降低恒定电压电平的电路元件，例如可以由串联连接在电源电压VDD和赋予温度依赖性的电路之间的、其栅极连接在恒定电压发生电路的输出端的场效应晶体管构成。也可以用双极型晶体管代替场效应晶体管，来构成降低恒定电压电平的电路元件，其中，所述双极型晶体管的集电极连接到电源电压VDD，发射极连接到赋予温度依赖性的电路，基极连接到恒定电压发生电路的输出端。
另一方面，时钟发生电路由环形振荡器和缓冲器电路B构成，其中，环形振荡器连接在电源电路的输出侧即电流镜像电路的输出侧，作为电流镜像电路的输出侧负载而起作用；缓冲器电路B连接在该环形振荡器的输出侧，用于产生其周期依赖于温度的时钟信号CLK。电平移动电路，也可以用已知的电路来实现。
以下，将就实施例6的第二电路结构例子进行说明。在图12所示的例子中，赋予温度依赖性的电路，是由二极管D和电阻的串联连接构成的，它将从恒定电压发生电路VGEN输出的恒定电压VR施加到二极管D的正极上。与此相对，实施例6的第二电路结构例子中，将开关元件设置在赋予温度依赖性的电路和电源电压之间，该开关元件的控制端子连接在恒定电压发生电路VGEN的输出端。然后，将从恒定电压发生电路VGEN输出的恒定电压VR施加到开关元件的控制端子，比电压VR低的恒定电压，被加到赋予温度依赖性的电路上。即，在赋予温度依赖性的电路是由二极管D和电阻R串联连接而构成的情况下，比从恒定电压发生电路VGEN输出的恒定电压VR还要低的恒定电压，被施加到二极管D的正极。
开关元件，例如可以用n沟道MOS晶体管和npn型双极型晶体管构成。图13(a)显示了用n沟道MOS晶体管N10构成开关元件的一个例子。图13(b)显示了用npn型双极型晶体管TR构成开关元件的另一个例子。
如图13(a)所示，将n沟道MOS晶体管N10串联设置在电源电压VDD和二极管D的正极之间，最好将从恒定电压发生电路VGEN输出的恒定电压VR施加到其栅极上。即，在图13(a)所示的例子中，n沟道MOS晶体管N10的漏极连接在二极管D的正极上，电源电压VDD提供给其源极上，上述恒定电压发生电路VGEN所产生的电压VR加在其栅极上。由此，只有n沟道MOS晶体管N10的栅极阈值电压Vt比电压VR低的恒定的电压，被加到二极管D的正极。
如图13(b)所示，可以将npn型双极型晶体管TR串联设置在电源电压VDD和二极管D的正极之间，将从恒定电压发生电路VGEN输出的恒定电压VR加到其基极。即，在图13(b)所示的例子中，将npn型双极型晶体管TR的集电极连接在二极管D的正极上，将电源电压VDD提供给其发射极，将上述恒定电压发生电路VGEN所产生的电压VR提供给其基极。由此，只有npn型双极型晶体管TR的基极-发射极间电压Vbe比电压VR低的恒定的电压，被施加到二极管D的正极上。
如果采用图13(a)和图13(b)所示的结构，则能够抑制恒定电压发生电路VGEN的电流能力，能够简单地构成这种恒定电压发生电路。
以下，将就实施例6的定时电路的第三电路结构例子进行说明。该第三电路结构例子，由恒定电压发生电路、电源电路、时钟发生电路和电平移动器构成；其中，所述恒定电压发生电路基于电源电压而产生恒定电压；所述电源电路连接在该恒定电压发生电路上，并基于从恒定电压发生电路输出的恒定电压，产生赋予了温度依赖性的电源电流；所述时钟发生电路，连接在该电源电路的输出侧，用于产生其周期依赖于温度的时钟信号CLK；所述电平移动器，连接在该时钟发生电路的输出侧，用来调整时钟信号CLK的电压电平。在此，电源电路具有温度依赖性，伴随着温度的升高，其电源电流增大，时钟周期即定时周期减小，或者是，随着温度的降低，其电源电流减小，时钟周期即定时周期增大。
该电源电路由电流镜像电路和赋予温度依赖性的电路构成；其中，所述电流镜像电路连接在恒定电压发生电路上，用于接收从恒定电压发生电路输出的恒定电压的供给；所述赋予温度依赖性的电路，连接至电流镜像电路的输入侧，同时，还连接至恒定电压发生电路，用于接收从恒定电压发生电路输出的恒定电压的供给，并基于该恒定电压，而将具有温度依赖性的输入侧电流提供给电流镜像电路。所述电源电路根据具有温度依赖性的输入侧电流，而在输出侧上产生被间接赋予温度依赖性的电源电流。
这种赋予温度依赖性的电路，可以由具有恒定的温度依赖性即恒定的温度特性的电路构成。例如，由其电流特性依赖于温度的整流元件和电阻R的串联连接构成。
这种其电流特性依赖于温度的整流元件，可以由显示依赖于温度的电流特性的一个或多个串联连接的二极管D构成。
另一方面，时钟发生电路，由环形振荡器和缓冲器电路B构成，其中，环形振荡器连接至电源电路的输出侧即电流镜像电路的输出侧，作为电流镜像电路的输出侧负载而起作用；缓冲器电路B连接至该环形振荡器的输出侧，用于产生其周期依赖于温度的时钟信号CLK。电平移动器可以用已知的电路结构来实现。
接下来，在图14中显示了实施例6的定时电路的第三电路结构的一个例子。该第三结构例子，在以下几点上，与上述图12所示的第1结构例子不同。在图12所示的第一结构例子中，电源电压VDD是施加在p沟道MOS晶体管P1、P2的源极的，但是在图14所示的第三电路结构例子中，恒定电压发生电路VGEN的输出端连接在二极管D的正极与电流镜像电路的p沟道MOS晶体管P1、P2的源极上，从而，使从恒定电压发生电路VGEN输出的恒定电压VR不但施加到二极管D的正极，而且还施加到p沟道MOS晶体管P1、P2的源极。
还在时钟发生电路CGEN的输出侧，设置了电平移动器LSFT。在该电平移动器LSFT上，提供有电源电压VDD，用于将从时钟发生电路CGEN输出的时钟信号的振幅转换为所谓的MOS电平(0-VDD)。
根据该第三结构例子，对于上述第一结构例子而言，时钟发生电路CGEN，输出具有电压VR的振幅的时钟信号，而电平移动器LSFT将该时钟发生电路CGEN的输出信号振幅转换为MOS电平。这里，由于在p沟道MOS晶体管P1、P2的源极上，提供有恒压VR，因此，与上述第一结构例子相比，能够进一步消除时钟发生电路CGEN所产生的时钟信号的电源电压依赖性。
以下，就实施例6的定时电路的第四电路结构例进行说明。该第四电路结构例，由第一电源电路、第二电源电路以及时钟发生电路构成；其中，所述第一电源电路，基于电源电压而产生赋予了温度依赖性的电源电流；第二电源电路，连接在恒定电压发生电路的输出端，基于从恒定电压发生电路输出的恒定电压，产生赋予了温度特性的电源电流；所述时钟发生电路，连接在第一电源电路和第二电源电路的输出侧，用于产生其周期依赖于温度的时钟信号CLK。在此，电源电路，具有温度依赖性，随着温度的升高，其电源电流增大，时钟周期即定时周期减小，或者是，随着温度的下降，其电源电流减小，时钟周期即定时周期增大。
该第一和第二电源电路，其电路结构也可以不同，或者也可以相同。第一电源电路，由第一电流镜像电路和赋予第一温度依赖性的电路构成；其中，所述赋予温度依赖性的电路，连接在该第一电流镜像电路的输入侧，用于将具有温度依赖性的输入侧电流提供给第一电流镜像电路。这个赋予第一温度依赖性的电路，基于电源电压，根据具有温度依赖性的输入侧电流，而在输出侧上，产生被间接赋予了温度依赖性的电源电流。第二电源电路，由第二电流镜像电路和赋予温度依赖性的电路构成；其中，所述赋予温度依赖性的电路，连接在该第二电流镜像电路的输入侧，用于将具有温度依赖性的输入侧电流提供给第二电流镜像电路。这个赋予第二温度依赖性的电路，连接在恒定电压发生电路上，基于从恒定电压发生电路输出的恒定电压，根据具有温度依赖性的输入侧电流，而在输出侧上，产生被间接赋予了温度依赖性的电源电流。
该第一和第二赋予温度依赖性的电路，其电路结构也可以不同，或者也可以相同。在电路结构相同的情况下，第一和第二赋予温度依赖性的电路，可以由具有恒定的温度依赖性即恒定的温度特性的电路构成。例如，可以由其电流特性依赖于温度的整流元件和电阻R的串联连接构成。
其电流特性依赖于温度的整流元件，可以由显示依赖于温度的电流特性的一个或多个串联连接的二极管D构成。
另一方面，时钟发生电路可以由环形振荡器和缓冲器电路B构成；其中，环形振荡器连接在电源电路的输出侧即电流镜像电路的输出侧，作为电流镜像电路的输出侧负载而起作用；缓冲器电路B连接在该环形振荡器的输出侧，用于产生其周期依赖于温度的时钟信号CLK。
即，图15中，显示了本实施例6的定时电路的第四电路结构中之一例。该第四结构例，是将前述图4所示的实施例1的定时电路，和上述图12所示的实施例6的第一结构例相组合而构成的。即，对于图15来说，二极管DA、电阻RA、n沟道MOS晶体管NA1-NA3、以及p沟道MOS晶体管PA1、PA2，相当于图4所示结构中的二极管D、电阻R、n沟道MOS晶体管N1-N3、以及p沟道MOS晶体管P1、P2。对于图15而言，二极管DB、电阻RB、n沟道MOS晶体管NB1-NB3、以及p沟道MOS晶体管PB1、PB2，相当于图12所示结构中的二极管D、电阻R、n沟道MOS晶体管N1-N3、以及p沟道MOS晶体管P1、P2。时钟发生电路CGEN与图12所示的该部件相同，由图4所示的反相器I1-I3、电容C1-C3以及缓冲器电路B构成。
根据第三结构，流到p沟道MOS晶体管PA2的电流，具有对于电源电压VDD的依赖性和温度依赖性。流到p沟道MOS晶体管PA1的电流，没有对于电源电压VDD的依赖性，而仅仅具有温度依赖性。因此，能够调整对于电源电压VDD的敏感度，即能够调整对于电源电压VDD的依赖性的特性。
实施例7
以下，对本发明的实施例7进行说明。
在上述实施例1至6中，尽管是企图在时钟信号周期，即定时周期上保持温度依赖性，这种温度依赖性为：在温度升高的情况下，其周期减小，在温度低下的情况下，其周期增加。将电流提供给时钟发生电路的电源电路，随着温度的升高，其电源电流增大，时钟周期即定时周期减小，另一方面，随着温度的下降，其电源电流减小，时钟周期即定时周期增大，从而，定时电路的定时周期具有了温度依赖性。
本实施例7的定时电路是被如此修正的，以便企图使针对温度变化的定时周期的变化率变大。即，与上述实施例1到6的定时电路相比，本实施例7的定时电路，在温度下降的情况下，会进一步增大其周期的增加量，在温度升高的情况下，会进一步增大其周期的减小量。将电流提供给时钟发生电路的电源电路，伴随着温度的下降，其电源电流大幅减小，时钟周期即定时周期大幅减小，另一方面，伴随着温度的升高，其电源电流大幅增加，时钟周期即定时周期大幅增加，定时电路的定时周期具有很大的温度依赖性。
如此，在针对温度变化的定时周期的变化率大的情况下，随着温度的低下，而大幅减小来自电源电路的电源电流。为此，按照这种情况，电源电流被大幅减小，存在可能为零的情况。在电源电流为零的情况下，定时电路不工作。
因此，在可能存在电源电流为零的条件下，在设计定时电路的情况下，为了避免伴随温度的低下而使来自于电源电路的电源电流为零，在电源电路上，附加设置了一个电流补偿电路，用于补偿从电源电路到时钟发生电路的最低限度的电源电流。但是，该补偿电流以不具有温度依赖性为条件。这样一来，即便在随着温度的低下而使具有温度依赖性的主电源电流为零时，由于经常向时钟发生电路提供没有温度依赖性的补偿电流，因此，定时电路，可以基于该补偿电流而经常输出具有时钟周期即定时周期的时钟信号，从而，可以避免定时电路由于温度低下而停止。因而，补偿电流，必须大于应当是在温度低下的情况下所必需的最低限度补偿的电流值，并必须提供低温所允许的最大限度的定时周期低于它的定时周期。
在提供给时钟发生电路的具有温度依赖性的电源电流不能变为零的条件下，在设计定时电路的情况下，不一定要设置电流补偿电路。因此，也可以不设置电流补偿电路。
本实施例7的这种定时电路，如前述实施例1至6所述，可以应用于各种电路和装置例如，在应用于半导体存储装置的情况下，存储单元的保持特性，与高温条件下相比，在常温或低温上，显示出变良好的倾向。因此，与常温或低温条件下相比，在高温条件下定时电路的反温度特性频率非常大，例如有时需要设定得约大一个量级。在这种情况下，最好是将所述逆温度特性赋予定时电路的定时周期。
因此，在本实施例7中，提供具有所述逆温度特性和电流补偿电路的定时电路。
以下，将就本实施例7的定时电路的第一电路结构例进行说明。该第一电路结构例，由电源电路和时钟发生电路构成；其中，所述电源电路产生被赋予温度依赖性的电源电流；所述时钟发生电路，连接到该电源电路的输出侧，基于来自电源电路的电源电流，产生具有温度依赖性的周期的时钟信号CLK。在此，电源电路，具有温度依赖性，伴随着温度的升高，其电源电流增加，时钟周期即定时周期减小，或者是，伴随着温度的下降，其电源电流减小，时钟周期即定时周期增大。从而，将伴随温度变化的电源电流的变化率设定得更大。
该电源电路，由电流镜像电路、赋予温度依赖性的电路、以及补偿电流供给电路构成；其中所述赋予温度依赖性的电路，连接在电流镜像电路的输入侧，用于将具有温度依赖性的电流提供给电流镜像电流的输入侧；所述补偿电流供给电路，连接在电流镜像电路的输入侧，用于将不依赖于温度的补偿电流提供给电流镜像电路的输入侧。该电源电路，基于具有温度依赖性的电源电流以及不具有温度依赖性的补偿电流，而在输出侧上，产生被间接赋予温度特性的电源电流。
该赋予温度依赖性的电路，尽管可以由具有恒定的温度依赖性即恒定的温度特性的电路构成，但温度依赖性没有必要一定是恒定的，温度依赖性也可以是可变的。在用具有恒定温度依赖性即恒定温度特性的电路来构成赋予温度依赖性的电路的情况下，例如，可以利用其电流特性依赖于温度的一个或多个整流元件和电阻R的串联连接来构成。但是，为了将伴随温度变化的电源电流的变化率设定得大些，最好将多个整流元件串联相连。另一方面，在温度依赖性可变的情况下，例如可以使用前述实施例2或3中所公开的电路结构。
所述整流元件，是伴随温度上升而使流过整流元件的电流增大的整流元件，它由具有正温度特性的二极管构成。具有正温度特性的二极管，通过使其正向势垒电压Vf由于温度升高而减少，从而，增大其正向电流。因而，整流元件可以通过具有正温度特性的一个或多个串联连接的二极管D来构成。即，可以由具有与前述实施例1至6中所用的二极管相同的正温度特性的二极管构成。
这种赋予逆温度依赖性的电路，在是具有大的温度依赖性的电路的情况下，一旦温度变低，就会出现从赋予温度依赖性的电路提供给电流镜像电路的输入侧的具有温度依赖性的电流变为零的情况。即便在这种情况下，也会由于补偿电流供给电路，经常将不依赖于温度的补偿电流提供给电流镜像电路的输入侧，因此使定时电路不会停止。
另一方面，时钟发生电路，由环形振荡器和缓冲器电路B构成；其中，环形振荡器连接至电源电路的输出侧即电流镜像电路的输出侧，作为电流镜像电路的输出侧负载而起作用；缓冲器电路B连接至该环形振荡器的输出侧，用于产生其周期依赖于温度的时钟信号CLK。
尽管例举了用于实现该实施例7的定时电路的第一电路结构的各种电路例，但是，在图1中显示了一个例子。第一电路构成例，在设置赋予温度依赖性的电路结构和补偿电流供给电路这一点上，与实施例1中的定时电路的电路结构不同，而它的其它电路结构都相同。赋予温度依赖性的电路，由具有正温度特性的多个二极管D和电阻R的串联连接构成，另一方面，补偿电流供给电路，由串联连接在电源电压VDD和电流镜像电路的输入侧之间的电阻R1构成。尽管在图16中显示了串联连接的3个二极管D，但是，二极管D的级数是可调整的，并不限于3个。
通过增加二极管D的级数，温度特性变强，针对温度变化的电流变化率变大。即，在增加二极管D的数目的情况下，伴随着温度的下降，电源电流的减少率变大，时钟周期即定时周期的增加率也变大。伴随着温度的上升，电源电流的增加率变大，时钟周期即定时周期的减少率变大。因而，作为增加二极管D的级数的情况，在发生大的温度下降的情况下，存在从赋予温度依赖性的电路提供给镜像电流电路的输入侧的电流变为零的情况。但是，由于由串联连接在电源电压VDD和电流镜像电路的输入侧之间的电阻R1构成的补偿电流供给电路，经常将不依赖于温度的补偿电流提供给电流镜像电路的输入侧，因此，定时电路不会停止。
另一方面，通过减少二极管D的级数，使温度依赖性变弱，针对温度变化的电流变化率变小。即，在减少二极管D的级数的情况下，伴随着温度的下降，电源电流的减小率变小，时钟周期即定时周期的增加率也变小。伴随着温度的上升，电源电流的增加率也变小，时钟周期即定时周期的减小率也变小。
可以对二极管D的级数进行调整，以使从由多个二极管D和电阻R的串联连接构成的具有温度依赖性的电路提供给电流镜像电路的输入侧的，具有温度依赖性的电流值I1，相对于由补偿电流供给电路提供的不具有温度依赖性的补偿电流I2来说变大。例如，在电流值I1为电流值I2的大约10倍的情况下，可得到1个量级左右大的逆温度特性。即，与高温时相比，在常温或低温时，变大1个量级左右。
本实施例7的定时电路的第一电路结构例，是在电流镜像电路的输出侧上，有一个时钟发生电路CGEN。该时钟发生电路CGEN的电路结构，是与所述实施例1的定时电路的时钟发生电路相同的电路结构。即，时钟发生电路CGEN，由图4所示的反相器I1-I3、电容C1-C3以及缓冲器电路B构成的。
对于该图，对与上述图4所示的实施例1的定时电路的构成要素共用的要素标以相同的标号，并省略重复的说明。
以下，将就本实施例7的具有逆温度特性的定时电路的第二电路结构例进行说明。该第二电路结构例，由恒定电压发生电路、电源电路以及时钟发生电路构成；其中所述恒定电压发生电路，基于电源电压而产生恒定电压；所述电源电路，连接在该恒定电压发生电路上，并基于从恒定电压发生电路输出的恒定电压，产生赋予温度依赖性的电源电流；时钟发生电路，连接在该电源电路的输出侧，用于产生其周期依赖于温度的时钟信号CLK。在此，电源电路具有温度依赖性，伴随着温度的下降，其电源电流大幅减小，时钟周期即定时周期大幅增加，另一方面，伴随着温度的上升，其电源电流大幅增加，时钟周期即定时周期大幅减少。
该电源电路，由连接在恒定电压发生电路上的、用于使从该恒定电压发生电路输出的恒定电压的电平降低的电路元件、第一电流镜像电路、赋予温度依赖性的电路以及补偿电流供给电路构成；其中，所述赋予温度依赖性的电路，在连接到第一电流镜像电路的输入侧的同时，还连接到使恒定电压的电平降低的电路元件上，接收电平降低的恒定电压，并基于该恒定电压，将具有温度依赖性的输入侧电流提供给第一电流镜像电路；所述补偿电流供给电路，相对于赋予温度依赖性的电路，并联连接在第一电流镜像电路的输入侧上，用于将不依赖于温度的补偿电流提供给第一电流镜像电路的输入侧。所述电源电路根据具有温度依赖性的输入侧电流，而在输出侧上产生被间接赋予温度依赖性的电源电流。
赋予温度依赖性的电路，可以由第二电流镜像电路构成。
该第二电流镜像电路的输入侧，可以由第一场效应晶体管和电阻元件的串联连接构成，其输出侧，可以由第二场效应晶体管和具有正温度特性的整流元件的串联连接构成。第一场效应型晶体管的栅极与第二场效应型晶体管的栅极，共同连接在第二电流镜像电路的输入端上。具有温度特性的整流元件，是随着温度的升高，其势垒电位下降、流过整流元件的电流增大的整流元件。具有温度特性的整流元件，可以由具有正温度特性的二极管的多级构成。具有正温度特性的二极管，通过其正向势垒电位Vf由于温度的上升而减小，从而增大正向电流。
降低恒定电压电平的电路元件，例如可以由串联连接在所述电源电压VDD和所述赋予温度依赖性的电路之间、且其栅极连接在恒定电压发生电路的输出端上的场效应型晶体管构成。用于代替场效应型晶体管，使恒定电压的电平降低的电路元件也可以用这样一种双极型晶体管来构成，其中，这种双极型晶体管，其集电极连接到电源电压VDD，发射极连接到赋予温度依赖性的电路，基极连接在恒定电压发生电路的输出端。
由于这种赋予温度依赖性的电路，是相对于时钟发生电路赋予大的温度依赖性的电路，因此，一旦温度变低，则就会存在从赋予温度依赖性的电路提供给电流镜像电路的输入侧的、具有温度依赖性的电流变为零的情况。这种情况下，由于补偿电流供给电路经常将不依赖于温度的补偿电流提供给电流镜像电路的输入侧，因此不会使定时电路停止。
另一方面，时钟发生电路，由环形振荡器和缓冲器电路B构成；其中，环形振荡器连接至电源电路的输出侧即电流镜像电路的输出侧，作为电流镜像电路的输出侧负载而起作用；缓冲器电路B连接至该环形振荡器的输出侧，用于产生其周期依赖于温度的时钟信号CLK。
本实施例7的定时电路的第二电路结构，可以用各种电路结构例来实现，但在图17中显示了其中之一例。作为基于电源电压而产生恒定电压的恒定电压发生电路的一个例子，可以使用带隙电路BGC。带隙电路BGC的输出，连接到p沟道MOS晶体管P1的栅极上。该p沟道MOS晶体管P1，被串联连接在电源电压VDD和赋予温度依赖性的电路的输入侧之间。赋予温度依赖性的电路，能够由第二电流镜像电路100构成。第二电流镜像电路100的输入侧，由n沟道MOS晶体管M1和第一电阻元件R1的串联连接构成。第二电流镜像电路100的输出侧，由n沟道MOS晶体管M2和二极管D的串联连接构成。在图17所示的例子中，尽管设置了一级二极管D作为具有温度依赖性的整流元件，但也可以设置多级二极管D。这种情况下，电源电流的温度依赖性变得非常大，能够得到对于温度变化的非常大的电源电流变化率。
第二电流镜像电路100的输出侧，连接到第一电流镜像电路50的输入侧上。补偿电流供给电路，能够由串联连接在地线和前述第一电流镜像电路50的输入侧之间的第二电阻元件R2构成。因此，构成赋予温度依赖性的电路的第二电流镜像电路100，和构成补偿电流供给电路的第二电阻元件R2，共同并联连接在第一电流镜像电路50的输入侧。
第一电流镜像电路50，能够由3个p沟道MOS晶体管P2、P3、P4和2个n沟道MOS晶体管N1、N2构成。p沟道MOS晶体管P2-P4的源极共同连接在电源电压VDD上。这些p沟道MOS晶体管P2-P4的栅极，与p沟道MOS晶体管P2的漏极相连。p沟道MOS晶体管P1的漏极，连接到所述第二电流镜像电路100的输出侧、以及构成电流补偿电路的第二电阻元件R2上。p沟道MOS晶体管P4的漏极，连接到时钟发生电路CGEN上。这里，p沟道MOS晶体管P2和p沟道MOS晶体管P3的跨导gm2、gm3相等。p沟道MOS晶体管P4的跨导gm4为p沟道MOS晶体管P2的整数倍。p沟道MOS晶体管P2、P4，连接在时钟发生电路CGEN的反相器的电源节点上。
另一方面，n沟道MOS晶体管N1、N2的源极共同连接至地线。n沟道MOS晶体管N1、N2的栅极，连接在n沟道MOS晶体管N1的漏极上。n沟道MOS晶体管N2的漏极，连接在时钟发生电路CGEN的反相器的各个接地节点上。n沟道MOS晶体管N1的漏极，连接在上述p沟道MOS晶体管P3的漏极上。这里，n沟道MOS晶体管N2的跨导gm6被设定为适当的值，以便将电源电位提供给反相器，n沟道MOS晶体管N1的跨导gm5，为n沟道MOS晶体管N2的整数倍。n沟道MOS晶体管N1、N2，将接地电位提供给反相器。
图18中，显示了所述带隙电路BGC的电路结构的一个例子。带隙电路BGC，能够由电阻元件R、2个n沟道MOS晶体管N11、N12、以及2个p沟道MOS晶体管P11、P12构成。p沟道MOS晶体管P11、P12的源极，连接在电源电压VDD上。p沟道MOS晶体管P11、P12的栅极，连接在p沟道MOS晶体管P12的漏极上，该漏极连接在带隙电路BGC的输出端上。另一方面，n沟道MOS晶体管N11的源极直接连接至地线，n沟道MOS晶体管N12的源极，通过电阻元件R连接到地线上。n沟道MOS晶体管N11、N12的栅极，连接在n沟道MOS晶体管N11的漏极上，该漏极又连接在p沟道MOS晶体管P11的漏极上。
即，使n沟道MOS晶体管N11和p沟道MOS晶体管P12做二极管式连接，且通过在n沟道MOS晶体管N12和地线之间连接电阻元件，从而输出不依赖于电源电压以及温度的恒定电压。
图18所示的电路，为恒定电压电路的一个例子，也可以使用其它电路结构。即，输出不依赖于电源电压和温度的恒定电压的电路，或是稍微有一点温度依赖性，只要达到能够补偿的程度，也没有问题。
由于图16和图17所示的本实施例7的前述第一和第二电路结构例子而得到的温度特性曲线，分别显示于图19(a)和图19(b)中。
电源电路相对于图19(a)和图19(b)所示的本实施例7之定时电路的前述第一和第二电路结构例的温度变化的变化率非常大，温度特性曲线具有大的斜度。具体而言，与高温时相比，在低温或是常温时，从时钟发生电路输出的时钟的周期即定时周期相差约有一个量级。在某个温度T1以下的温度下，时钟发生电路输出的时钟的周期即定时周期变为恒定，不依赖于温度。这显示出：在温度T1以下，从赋予温度依赖性的电路输出的具有温度依赖性的电流变为零，仅有由补偿电流供给电路提供的不依赖于温度的补偿电流被提供给时钟发生电路，基于补偿电流而得到定时周期。
以上，尽管说明了本发明的实施例，但是，并不是将本发明限定为这些实施例，任何不脱离本发明主旨的范围的设计改变等，都包含于本发明中。
例如，在上述实施例1至7中，尽管是使二极管的温度特性反映在定时周期上而构成的，但是并不限定为这种情况，只要具有伴随温度的上升其电流增大的特性，则什么样的元件都可以使用。
在上述实施例1到7中，尽管设置了由n沟道MOS晶体管N1、N3构成的电流镜像电路，以及由p沟道MOS晶体管P1、P2构成的电流镜像电路，但是不限定于此，也可以仅仅设置其中的任何一个。
在上述实施例1到4中，尽管作为由p沟道MOS晶体管P1、P2构成的电流镜像电路的输入侧的负载，设置了n沟道MOS晶体管N2，但是，但不限定于此，也可以将相当于二极管D和电阻R的元件设置在地线和p沟道MOS晶体管P1之间。
工业上的可以利用性
依据本发明，能够得到以下效果。
即，根据本发明的定时电路，其具有电流特性依赖于温度的整流元件，由于其仅仅具有用于根据流过所述整流元件的电路而产生电源电流的电源电路，以及用于从所述电源电路接收电源供给并产生时钟信号的时钟发生电路构成，因此，可以随着温度的上升而减小定时周期，随着温度的低下而增大定时周期。
根据本发明的半导体存储装置，一面可以在最坏条件下保障刷新操作，一面可以抑制典型条件下的过剩的刷新操作。

Claims (79)

1.一种定时电路，由产生赋予温度依赖性的电源电流的电源电路以及时钟发生电路构成，其中，所述时钟发生电路电耦合在该电源电路的输出侧，并基于所述电源电流，产生其周期依赖于温度的时钟信号。
2.如权利要求1所述的定时电路，其中，所述电源电路，随着温度的上升，其电源电流增大，时钟周期减小，伴随着温度的下降，其电源电流减小，时钟周期增大。
3.如权利要求2所述的定时电路，其中，所述电源电路，由电流镜像电路和赋予温度依赖性的电路构成，其中，所述赋予温度依赖性的电路，电耦合在电流镜像电路的输入侧，并将具有温度依赖性的输入侧电流提供给电流镜像电路，电流镜像电路根据具有温度依赖性的输入侧电流，在输出侧上，产生被赋予温度依赖性的电源电流。
4.如权利要求3所述的定时电路，其中，前述赋予温度依赖性的电路，含有其电流特性依赖于温度的整流元件。
5.如权利要求4所述的定时电路，其中，所述赋予温度依赖性的电路，由显示出依赖于温度的电流特性的至少一个二极管、与至少一个电阻的串联连接构成。
6.如权利要求1所述的定时电路，其中，所述赋予温度依赖性的电路，由具有恒定温度依赖性的电路构成。
7.如权利要求1所述的定时电路，其中，前述赋予温度依赖性的电路，由具有可变温度依赖性的电路构成。
8.如权利要求7所述的定时电路，其中，前述赋予温度依赖性的电路，由显示出依赖于温度的电流特性的多个二极管和至少一个电阻的串联连接构成，可改变作为串联连接的整流元件工作的二极管的数目。
9.如权利要求8所述的定时电路，其构成为：所述多个二极管中的至少一个，通过与含有开关元件的旁路器并联连接，从而改变电流路径上存在的二极管的数目。
10.如权利要求9所述的定时电路，其中，所述赋予温度依赖性的电路，在电流值依赖于温度而变化的功能之外，还通过基于控制信号来控制电流值的结构而具有可以不依赖于温度改变电流的功能。
11.如权利要求10所述的定时电路，其中，所述赋予温度依赖性的电路包含：其电流特性依赖于温度的整流元件、和其电阻值基于控制信号而发生变化的可变电阻电路的串联连接。
12.如权利要求11所述的定时电路，其中，所述可变电阻电路、所述赋予温度依赖性的电路，都由显示出依赖于温度的电流特性的多个二极管与至少一个电阻的串联连接构成，串联连接的作为整流元件工作的二极管的数目可以改变。
13.如权利要求12所述的定时电路，其中，所述多个二极管中的至少一个，通过使含有开关元件的旁路器并联连接，从而改变电流路径上的二极管数目。
14.如权利要求1所述的定时电路，其中，所述定时电路进一步包含时钟信号周期变更电路以及选择电路；其中，所述时钟信号周期变更电路电耦合在所述时钟发生电路的输出侧，改变从时钟发生电路输出的第一时钟信号的周期，输出其周期与第一时钟信号不同的第二时钟信号；所述选择电路，电耦合在所述时钟发生电路的输出侧和时钟信号周期变更电路的输出侧，用于选择并输出第一时钟信号和第二时钟信号中的任何一方。
15.如权利要求14所述的定时电路，其中，所述时钟信号周期变更电路由二进制计数器构成，用于对第一时钟信号的周期进行分频，并输出其周期与第一时钟信号不同的第二时钟信号。
16.如权利要求15所述的定时电路，其中，所述选择电路由多路复用器构成，它基于控制信号，选择并输出第一时钟信号和第二时钟信号中的任何一方。
17.如权利要求16所述的定时电路，其中，所述定时电路还含有基于电源电压而产生恒定电压的恒定电压发生电路，所述电源电路，通过电耦合在恒定电压发生电路的输出侧，从而可以基于从恒定电压发生电路输出的恒定电压，来产生不依赖于电源电压变化的且被赋予温度依赖性的电源电流。
18.如权利要求17所述的定时电路，其中，所述电源电路直接连接在恒定电压发生电路的输出侧。
19.如权利要求17所述的定时电路，其中，所述电源电路通过电耦合在恒定电压发生电路上，使从该恒定电压发生电路输出的恒定电压的电平下降的电路元件，而电耦合到恒定电压发生电路的输出侧。
20.如权利要求19所述的定时电路，其中，使所述恒定电压的电平下降的电路元件由串联连接在电源电压和赋予温度依赖性的电路之间的一种场效应晶体管构成，其栅极电耦合在恒定电压发生电路的输出端上。
21.如权利要求19所述的定时电路，其中，使所述恒定电压的电平下降的电路元件，由双极型晶体管构成，其集电极被电耦合在电源电压上、发射极被电耦合在赋予温度依赖性的电路上、基极被电耦合在恒定电压发生电路的输出端上。
22.如权利要求21所述的定时电路，其中，所述定时电路，还包括电耦合在时钟发生电路的输出侧的、用于调整时钟信号的电压电平的电平移动器。
23.如权利要求1所述的定时电路，其中，所述电源电路由第一电源电路和第二电源电路构成；其中，所述第一电源电路基于电源电压而产生赋予温度依赖性的电源电流；所述第二电源电路被电器连接在恒定电压发生电路的输出端上，并基于从恒定电压发生电路输出的恒定电压，而产生赋予温度依赖性的电源电流。
24.如权利要求23所述的定时电路，其中，所述第一电源电路，由第一电流镜像电路和电耦合到该第一电流镜像电路的输入侧的、将具有温度依赖性的输入侧电流提供给第一电流镜像电路的赋予第一温度依赖性的电路构成；该赋予第一温度依赖性的电路，基于电源电压，响应具有温度依赖性的输入侧电流，而在输出侧产生赋予温度依赖性的电源电流；所述第二电源电路，由第二电流镜像电路和电耦合到该第二电流镜像电路的输入侧的、将具有温度依赖性的输入侧电流提供给第二电流镜像电路的赋予第二温度依赖性的电路构成；该赋予第二温度依赖性的电路，电耦合至恒定电压发生电路，基于从恒定电压发生电路输出的恒定电压，响应具有温度依赖性的输入侧电流，而在输出侧产生赋予温度依赖性的电源电流。
25.如权利要求24所述的定时电路，其中，赋予所述温度依赖性的电路，由其电流特性依赖于温度的多个整流元件和电阻的串联连接构成。
26.如权利要求24所述的定时电路，其中，赋予所述温度依赖性的电路，由含有具有温度依赖性的至少一个整流元件的第二电流镜像电路构成。
27.如权利要求26所述的定时电路，其中，所述第二电流镜像电路的输入侧具有至少一个电阻，其输出侧具有至少一个二极管。
28.如权利要求27所述的定时电路，其中，所述第二电流镜像电路的输入侧，通过开关晶体管连接到电源电压上，而开关晶体管的控制电极，被电耦合到恒定电压发生电路的输出侧。
29.如权利要求28所述的定时电路，其中，所述恒定电压发生电路，由带隙(bandgap)电路构成。
30.如权利要求1所述的定时电路，其中，进一步包括电耦合在所述电流镜像电路的输入侧的一个补偿电流供给电流，用于将不依赖于温度的补偿电流提供给电流镜像电路的输入侧。
31.一种刷新控制电路，含有生成刷新用地址的地址计数器、以及用于对刷新的时间间隔进行计时的定时电路，其中
所述定时电路由电源电路和时钟发生电路构成；所述电源电路产生赋予温度依赖性的电源电流；而所述时钟发生电路，被耦合到该电源电路的输出侧，基于所述电源电流而产生其周期依赖于温度的时钟信号。
32.如权利要求31所述的刷新控制电路，其中，所述定时电路，由于检测出地址变化的信号的输入而被复位，并重新开始计时操作。
33.如权利要求31所述的刷新控制电路，其中，所述电源电路随温度上升，其电源电流增加，时钟周期减小；随着温度下降，其电源电流减小，时钟周期增加。
34.如权利要求31所述的刷新控制电路，其中，所述电源电路，由电流镜像电路和被电耦合到电流镜像电路的输入侧的、将具有温度依赖性的输入侧电流提供给电流镜像电路的赋予温度依赖性的电路构成；电流镜像电路根据具有温度依赖性的输入侧电流，而在输出侧产生赋予温度依赖性的电源电流。
35.如权利要求31所述的刷新控制电路，其中，所述具有所述温度依赖性的电路，含有至少一个其电流特性依赖于温度的整流元件。
36.一种半导体存储装置，包含有存储器单元阵列以及用于产生时钟信号的定时电路中的至少一个，所述的时钟信号，用于为对存储器单元阵列的存储单元中所存储的数据定期进行刷新而提供刷新操作定时，其中，
所述定时电路由产生赋予温度依赖性的电源电流的电源电路、以及被电耦合到该电源电路输出侧的、用于基于所述电源电流而产生其周期依赖于温度的时钟信号的时钟发生电路构成。
37.如权利要求36所述的半导体存储装置，其中，所述定时电路，由于检测出地址变化的信号的输入而被复位，并重新开始计时操作。
38.如权利要求36或37所述的半导体存储装置，其中，所述电源电路随温度上升，其电源电流增加，时钟周期减小；随着温度下降，其电源电流减小，时钟周期增加。
39.如权利要求36所述的半导体存储装置，其中，所述电源电路，由电流镜像电路和电耦合到电流镜像电路的输入侧的、将具有温度依赖性的输入侧电流提供给电流镜像电路的赋予温度依赖性的电路构成；电流镜像电路根据具有温度依赖性的输入侧电流，而在输出侧产生赋予温度依赖性的电源电流。
40.如权利要求31所述的半导体存储装置，其中，所述具有所述温度依赖性的电路，含有至少一个其电流特性依赖于温度的整流元件。
41.一种半导体装置，包含至少一个定时电路，用于产生用来提供操作定时的时钟信号，其中，
所述定时电路，由产生赋予温度依赖性的电源电流的电源电路、以及连接到该电源电路输出侧的、用于基于所述电源电流而产生其周期依赖于温度的时钟信号的时钟发生电路构成。
42.如权利要求41所述的半导体装置，其中，所述定时电路通过检测出地址变化的信号的输入而被复位，并重新开始计时操作。
43.如权利要求41所述的半导体装置，其中，所述电源电路，随温度上升，其电源电流增加，时钟周期减小；随着温度下降，其电源电流减小，时钟周期增加。
44.如权利要求41所述的半导体装置，其中，所述电源电路，由电流镜像电路和电耦合到电流镜像电路的输入侧的、将具有温度依赖性的输入侧电流提供给电流镜像电路的赋予温度依赖性的电路构成；电流镜像电路根据具有温度依赖性的输入侧电流，而在输出侧产生赋予温度依赖性的电源电流。
45.如权利要求41所述的半导体装置，其中，所述具有所述温度依赖性的电路，含有至少一个其电流特性依赖于温度的整流元件。
46.一种脉冲发生电路，由产生赋予温度依赖性的电源电流的电源电路、以及电耦合到该电源电路输出侧的、用于基于所述电源电流而产生其周期依赖于温度的脉冲信号的脉冲发生电路构成。
47.如权利要求46所述的脉冲发生电路，其中，所述电源电路，随温度上升，其电源电流增加，脉冲周期减小；随着温度下降，其电源电流减小，脉冲周期增加。
48.如权利要求47所述的脉冲发生电路，其中，所述电源电路，由电流镜像电路和电耦合到电流镜像电路的输入侧的、将具有温度依赖性的输入侧电流提供给电流镜像电路的赋予温度依赖性的电路构成；电流镜像电路根据具有温度依赖性的输入侧电流，而在输出侧产生赋予温度依赖性的电源电流。
49.如权利要求48所述的脉冲发生电路，其中，所述具有所述温度依赖性的电路，含有至少一个其电流特性依赖于温度的整流元件。
50.如权利要求49所述的脉冲发生电路，其中，所述赋予所述温度依赖性的电路，由显示依赖于温度的电流特性的至少一个二极管和至少一个电阻的串联连接而构成。
51.如权利要求46所述的脉冲发生电路，其中，所述赋予所述温度依赖性的电路，由具有恒定的温度依赖性的电路构成。
52.如权利要求46所述的脉冲发生电路，其中，所述赋予所述温度依赖性的电路，由具有可变温度依赖性的电路构成。
53.如权利要求52所述的脉冲发生电路，其中，所述赋予所述温度依赖性的电路，由显示依赖于温度的电流特性的多个二极管和至少一个电阻的串联连接构成，被串联连接的作为整流元件工作的二极管的数目可变。
54.如权利要求53所述的脉冲发生电路，通过将所述多个二极管中的至少一个与含有开关元件的旁路器并联连接，从而改变存在于电流路径上的二极管的数目。
55.如权利要求54所述的脉冲发生电路，其中，所述赋予所述温度依赖性的电路，在电流值依赖于温度而变化的功能之上，还通过基于控制信号可以控制电流值的结构，从而还具有不依赖于温度而改变电流的功能。
56.如权利要求55所述的脉冲发生电路，其中，所述赋予温度依赖性的电路包含其电流特性依赖于温度的整流元件和基于控制信号而改变其电阻值的可变电阻电路的串联连接。
57.如权利要求56所述的脉冲发生电路，其中，所述可变电阻电路、所述赋予所述温度依赖性的电路，都由显示出依赖于温度的电流特性的多个二极管和至少一个电阻的串联连接构成，串联连接的作为整流元件工作的二极管数目可变。
58.如权利要求57所述的脉冲发生电路，其中，通过将所述多个二极管中的至少一个与含有开关元件的旁路器并联连接，来改变存在于电流路径上的二极管的数目。
59.如权利要求46所述的脉冲发生电路，其中，所述脉冲发生电路，还含有脉冲信号周期变更电路以及选择电路；其中，所述脉冲信号周期变更电路被电耦合到所述脉冲发生电路的输出侧，用于改变从脉冲发生电路输出的第一脉冲信号的周期，并输出其周期与第一脉冲信号不同的第二脉冲信号；所述选择电路被电耦合到所述脉冲发生电路的输出侧和脉冲信号周期变更电路的输出侧，用于选择并输出第一脉冲信号和第二脉冲信号中的任何一方。
60.如权利要求59所述的脉冲发生电路，其中，所述脉冲信号周期变更电路，由对第一脉冲信号的周期进行分频，并输出其周期与第一脉冲信号不同的第二脉冲信号的二进制计数器构成。
61.如权利要求59所述的脉冲发生电路，其中，所述选择电路，可以由根据控制信号来选择并输出第一脉冲信号和第二脉冲信号中任何一方的一个多路复用器构成。
62.如权利要求46所述的脉冲发生电路，其中，所述脉冲发生电路还含有基于电源电压而产生恒定电压的恒定电压发生电路，所述电源电路通过被电耦合到恒定电压发生电路的输出侧，从而，基于从恒定电压发生电路输出的恒定电压，而产生不依赖于电源电压的变化且被赋予温度依赖性的电源电流。
63.如权利要求62所述的脉冲发生电路，其中，所述电源电路直接连接到恒定电压发生电路的输出侧。
64.如权利要求62所述的脉冲发生电路，其中，所述电源电路，通过电耦合到恒定电压发生电路的、使从该恒定电压发生电路输出的恒定电压的电平下降的电路元件，而电耦合到恒定电压发生电路的输出侧。
65.如权利要求64所述的脉冲发生电路，其中，使所述恒定电压的电平下降的电路元件，由串联连接在电源电压VDD和赋予温度依赖性的电路之间的、且其栅极被电耦合在恒定电压发生电路的输出端的场效应晶体管构成。
66.如权利要求64所述的脉冲发生电路，其中，使所述恒定电压的电平下降的电路元件，由集电极被电耦合到电源电压、发射极被电耦合到赋予温度依赖性的电路、基极被电耦合到恒定电压发生电路的输出端的双极型晶体管构成。
67.如权利要求46所述的脉冲发生电路，其中，所述脉冲发生电路含有电耦合到脉冲发生电路的输出侧的、用来调整脉冲信号的电压电平的电平移位器(level shift)。
68.如权利要求46所述的脉冲发生电路，其中，所述电源电路由第一电源电路和电耦合到恒定电压发生电路的输出端的第二电源电路构成；其中，所述第一电源电路基于电源电压来产生赋予温度依赖性的电源电流；所述第二电源电路基于从恒定电压发生电路输出的恒定电压，产生赋予温度依赖性的电源电流。
69.如权利要求68所述的脉冲发生电路，其中，所述第一电源电路，由第一电流镜像电路和电耦合到该第一电流镜像电路的输入侧的、将具有温度依赖性的输入侧电流提供给第一电流镜像电路的赋予第一温度依赖性的电路构成；该赋予第一温度依赖性的电路，基于电源电压，响应具有温度依赖性的输入侧电流，而在输出侧产生赋予温度依赖性的电源电流；所述第二电源电路，由第二电流镜像电路和电耦合到该第二电流镜像电路的输入侧的、将具有温度依赖性的输入侧电流提供给第二电流镜像电路的赋予第二温度依赖性的电路构成；该赋予第二温度依赖性的电路，电耦合至恒定电压发生电路，基于从恒定电压发生电路输出的恒定电压，响应具有温度依赖性的输入侧电流，而在输出侧产生赋予温度依赖性的电源电流。
70.如权利要求48所述的脉冲发生电路，其中，所述赋予温度依赖性的电路，由其电流特性依赖于温度的多个整流元件和电阻的串联连接构成。
71.如权利要求48所述的脉冲发生电路，其中，所述赋予温度依赖性的电路，由含有具有温度依赖性的至少一个整流元件的第二电流镜像电路构成。
72.如权利要求71所述的脉冲发生电路，其中，所述第二电流镜像电路的输入侧具有至少一个电阻，其输出侧具有至少一个二极管。
73.如权利要求71所述的脉冲发生电路，其中，所述第二电流镜像电路的输入侧，通过开关晶体管被连接到电源电压，而开关晶体管的控制电极被电耦合到恒定电压发生电路的输出侧。
74.如权利要求73所述的脉冲发生电路，其中，所述恒定电压发生电路由带隙(bandgap)电路构成。
75.如权利要求46所述的脉冲发生电路，其中，所述电源电路进一步包含电耦合在所述电流镜像电路的输入侧的一个补偿电流供给电路，用于将不依赖于温度的补偿电流提供给电流镜像电路的输入侧。
76.一种字脉冲发生电路，用于产生驱动字线用的字脉冲，其中，所述字脉冲发生电路包含延迟电路，而该延迟电路由电源电路和反相链构成；其中，所述电源电路产生赋予温度依赖性的电源电流；而所述反相链，电耦合到该电源电路的输出侧，并基于所述电源电流而产生具有依赖于温度的脉冲宽度的字脉冲。
77.如权利要求76所述的字脉冲发生电路，其中，所述电源电路，随温度上升，其电源电流增加，脉冲周期减小；随着温度下降，其电源电流减小，脉冲周期增加。
78.如权利要求77所述的字脉冲发生电路，其中，所述电源电路，由电流镜像电路和电耦合到电流镜像电路的输入侧的、将具有温度依赖性的输入侧电流提供给电流镜像电路的赋予温度依赖性的电路构成；电流镜像电路根据具有温度依赖性的输入侧电流，而在输出侧产生赋予温度依赖性的电源电流。
79.如权利要求78所述的字脉冲发生电路，其中，具有所述温度依赖性的电路，含有至少一个其电流特性依赖于温度的整流元件。
CNB018138748A 2000-08-04 2001-08-03 定时电路以及内设该定时电路的半导体存储装置 Expired - Fee Related CN1262066C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000237520 2000-08-04
JP237520/00 2000-08-04
JP237520/2000 2000-08-04

Publications (2)

Publication Number Publication Date
CN1446402A true CN1446402A (zh) 2003-10-01
CN1262066C CN1262066C (zh) 2006-06-28

Family

ID=18729366

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018138748A Expired - Fee Related CN1262066C (zh) 2000-08-04 2001-08-03 定时电路以及内设该定时电路的半导体存储装置

Country Status (6)

Country Link
US (1) US6856566B2 (zh)
EP (1) EP1324491A4 (zh)
KR (1) KR20030028560A (zh)
CN (1) CN1262066C (zh)
TW (1) TW544680B (zh)
WO (1) WO2002013384A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433185C (zh) * 2003-11-25 2008-11-12 海力士半导体有限公司 自刷新振荡器
CN104143355A (zh) * 2013-05-09 2014-11-12 华为技术有限公司 一种刷新动态随机存取存储器的方法和装置
CN105306027A (zh) * 2014-07-08 2016-02-03 国家电网公司 一种复位电路及电路复位方法
CN105845169A (zh) * 2015-02-02 2016-08-10 爱思开海力士有限公司 半导体器件及其驱动方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6898140B2 (en) * 1998-10-01 2005-05-24 Monolithic System Technology, Inc. Method and apparatus for temperature adaptive refresh in 1T-SRAM compatible memory using the subthreshold characteristics of MOSFET transistors
US6504780B2 (en) 1998-10-01 2003-01-07 Monolithic System Technology, Inc. Method and apparatus for completely hiding refresh operations in a dram device using clock division
DE10214101B4 (de) * 2002-03-28 2007-05-31 Infineon Technologies Ag Vorrichtung und Verfahren zum Erzeugen eines Refreshsignals für eine Speicherzelle einer Halbleitervorrichtung
US20040012449A1 (en) * 2002-07-16 2004-01-22 Illegems Paul F. Ring oscillator with frequency stabilization
JP4211922B2 (ja) * 2003-06-13 2009-01-21 パナソニック株式会社 半導体装置
KR101153911B1 (ko) * 2003-08-12 2012-06-08 매그나칩 반도체 유한회사 링 오실레이터
US6982915B2 (en) * 2003-12-22 2006-01-03 Texas Instruments Incorporated SRAM with temperature-dependent voltage control in sleep mode
JP4778694B2 (ja) * 2004-09-14 2011-09-21 パナソニック株式会社 半導体集積回路
JP4461430B2 (ja) * 2004-12-10 2010-05-12 エルピーダメモリ株式会社 セルフリフレッシュタイマ回路及びセルフリフレッシュタイマの調整方法
JP4568595B2 (ja) * 2004-12-10 2010-10-27 三菱電機株式会社 半導体回路
US7274618B2 (en) * 2005-06-24 2007-09-25 Monolithic System Technology, Inc. Word line driver for DRAM embedded in a logic process
US7327262B2 (en) 2005-10-12 2008-02-05 Mantic Point Solutions Limited System and method for electronic article surveillance
US7268589B2 (en) * 2005-12-16 2007-09-11 Actel Corporation Address transition detector for fast flash memory device
US7573306B2 (en) * 2006-01-31 2009-08-11 Kabushiki Kaisha Toshiba Semiconductor memory device, power supply detector and semiconductor device
JP2009010498A (ja) * 2007-06-26 2009-01-15 Nec Electronics Corp 半導体回路
WO2009045674A1 (en) 2007-10-05 2009-04-09 3M Innovative Properties Company Respirator flow control apparatus and method
US9104581B2 (en) 2010-06-24 2015-08-11 International Business Machines Corporation eDRAM refresh in a high performance cache architecture
US8244972B2 (en) 2010-06-24 2012-08-14 International Business Machines Corporation Optimizing EDRAM refresh rates in a high performance cache architecture
JP5087669B2 (ja) * 2010-11-01 2012-12-05 株式会社東芝 電圧発生回路
US8797106B2 (en) * 2012-03-28 2014-08-05 Micron Technology, Inc. Circuits, apparatuses, and methods for oscillators
US9300276B2 (en) * 2013-01-08 2016-03-29 Elite Semiconductor Memory Technology Inc. Oscillation control circuit for biasing ring oscillator by bandgap reference signal and related method
TWI456244B (zh) * 2013-04-10 2014-10-11 Jheng Da Jiang 風頻轉換裝置
KR102476357B1 (ko) * 2015-08-06 2022-12-09 삼성전자주식회사 클럭 관리 유닛과 이를 적용하는 집적 회로 및 시스템 온 칩 및 그 동작 방법
CN108021173B (zh) * 2016-11-02 2020-02-28 敦宏科技股份有限公司 具温度补偿功能的震荡器电路
US10049750B2 (en) 2016-11-14 2018-08-14 Micron Technology, Inc. Methods including establishing a negative body potential in a memory cell
US10541688B2 (en) * 2017-12-05 2020-01-21 Bae Systems Information And Electronic Systems Integration Inc. Ring oscillator circuit with frequency stabilization
FR3116353B1 (fr) 2020-11-16 2023-01-13 St Microelectronics Rousset Génération de signaux d'horloge

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6061992A (ja) * 1983-09-14 1985-04-09 Nec Corp 擬似スタティックメモリ
JPH0229989A (ja) * 1988-07-19 1990-01-31 Mitsubishi Electric Corp ダイナミックランダムアクセスメモリ装置
JPH0247559A (ja) * 1988-08-09 1990-02-16 Sharp Corp 電圧弁別回路
US5268833A (en) * 1991-05-14 1993-12-07 U.S. Philips Corporation Rectifier circuit including FETs of the same conductivity type
JPH06169237A (ja) * 1991-09-13 1994-06-14 Mitsubishi Electric Corp リングオシレータ回路
JP2824712B2 (ja) * 1992-03-25 1998-11-18 三菱電機株式会社 半導体メモリ装置
JP3137422B2 (ja) 1992-04-28 2001-02-19 富士通株式会社 オシレータ回路
JP2787639B2 (ja) 1992-08-07 1998-08-20 三菱電機株式会社 パルス信号発生回路および半導体記憶装置
JP3026474B2 (ja) 1993-04-07 2000-03-27 株式会社東芝 半導体集積回路
JPH07141865A (ja) 1993-06-28 1995-06-02 Mitsubishi Electric Corp 発振回路および半導体記憶装置
KR950010624B1 (ko) * 1993-07-14 1995-09-20 삼성전자주식회사 반도체 메모리장치의 셀프리프레시 주기조절회로
JP3399616B2 (ja) 1994-01-31 2003-04-21 富士通株式会社 オシレータ回路、そのオシレータ回路を用いたセルフリフレッシュ用オシレータ及び基板バイアス回路
US5455801A (en) * 1994-07-15 1995-10-03 Micron Semiconductor, Inc. Circuit having a control array of memory cells and a current source and a method for generating a self-refresh timing signal
FR2729762A1 (fr) * 1995-01-23 1996-07-26 Sgs Thomson Microelectronics Circuit de detection de tension compense en technologie et en temperature
TW301750B (zh) * 1995-02-08 1997-04-01 Matsushita Electric Ind Co Ltd
JP3200322B2 (ja) * 1995-03-14 2001-08-20 東芝キヤリア株式会社 ロータリコンプレッサ
US5694090A (en) * 1996-04-18 1997-12-02 Micron Technology, Inc. Voltage and temperature compensated oscillator frequency stabilizer
JP4707803B2 (ja) * 2000-07-10 2011-06-22 エルピーダメモリ株式会社 エラーレート判定方法と半導体集積回路装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433185C (zh) * 2003-11-25 2008-11-12 海力士半导体有限公司 自刷新振荡器
CN104143355A (zh) * 2013-05-09 2014-11-12 华为技术有限公司 一种刷新动态随机存取存储器的方法和装置
CN104143355B (zh) * 2013-05-09 2018-01-23 华为技术有限公司 一种刷新动态随机存取存储器的方法和装置
CN105306027A (zh) * 2014-07-08 2016-02-03 国家电网公司 一种复位电路及电路复位方法
CN105306027B (zh) * 2014-07-08 2018-09-25 国家电网公司 一种复位电路及电路复位方法
CN105845169A (zh) * 2015-02-02 2016-08-10 爱思开海力士有限公司 半导体器件及其驱动方法
CN105845169B (zh) * 2015-02-02 2021-01-05 爱思开海力士有限公司 半导体器件及其驱动方法

Also Published As

Publication number Publication date
US20030189859A1 (en) 2003-10-09
KR20030028560A (ko) 2003-04-08
EP1324491A4 (en) 2008-05-14
WO2002013384A1 (fr) 2002-02-14
CN1262066C (zh) 2006-06-28
EP1324491A1 (en) 2003-07-02
US6856566B2 (en) 2005-02-15
TW544680B (en) 2003-08-01

Similar Documents

Publication Publication Date Title
CN1262066C (zh) 定时电路以及内设该定时电路的半导体存储装置
CN1232986C (zh) 内部电压电平控制电路和半导体存储装置以及其控制方法
CN1153222C (zh) 减小漏电流的半导体存储器
CN1213436C (zh) 以低功耗工作的半导体存储器
CN1303613C (zh) 减少了数据保持模式时的消耗电流的半导体存储器
CN1265459C (zh) 低消耗功率金属－绝缘体－半导体半导体装置
CN1130775C (zh) 中间电压发生电路及含有该电路的非易失半导体存储器
CN1461009A (zh) 半导体装置
CN1271715C (zh) 可均一输入输出数据的非易失性半导体存储装置
CN1976229A (zh) 半导体集成电路及泄漏电流降低方法
CN1925058A (zh) 半导体装置
CN1103950C (zh) 能与阈电压无关地稳定产生中间电位的电压发生电路
CN1492445A (zh) 在内部产生内部数据读出时序的半导体存储器件
CN1484248A (zh) 读取电路及包括该电路的半导体存储装置
CN1441547A (zh) 差动电路、放大电路、驱动电路及使用它们的显示装置
CN1568569A (zh) 电压检测电路和使用它的内部电压发生电路
CN1790912A (zh) 半导体集成电路装置
CN1414564A (zh) 可实现高密度化或高性能化的半导体存储器
CN1773590A (zh) 电流驱动器
CN1474410A (zh) 可稳定工作的半导体存储器
CN1119816C (zh) 有控制字线激活/非激活定时电路的同步型半导体存储器
CN1551236A (zh) 电压发生电路
CN1905057A (zh) 存储器
CN1905075A (zh) 半导体存储器件
CN1767057A (zh) 用于低功率条件的半导体存储器设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060628

Termination date: 20160803