CN1551236A - 电压发生电路 - Google Patents

电压发生电路 Download PDF

Info

Publication number
CN1551236A
CN1551236A CNA2004100446502A CN200410044650A CN1551236A CN 1551236 A CN1551236 A CN 1551236A CN A2004100446502 A CNA2004100446502 A CN A2004100446502A CN 200410044650 A CN200410044650 A CN 200410044650A CN 1551236 A CN1551236 A CN 1551236A
Authority
CN
China
Prior art keywords
node
mentioned
voltage
control signal
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100446502A
Other languages
English (en)
Other versions
CN100414644C (zh
Inventor
飞田洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1551236A publication Critical patent/CN1551236A/zh
Application granted granted Critical
Publication of CN100414644C publication Critical patent/CN100414644C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L

Abstract

本发明的电压发生电路在基准电压节点(GG)和第1节点(ND1)之间配置第1晶体管(PQ1)，使其栅极与第2节点(ND2)连接。在第2节点和基准电压节点之间配置第2晶体管(PQ2)，使其栅极与第1节点连接。分别经由接收第1以及第2控制信号(φP、φCP)的电容元件(C1、C2)向第1以及第2节点提供电荷。进而，在第2节点和输出节点之间配置第3晶体管(NQ1)，使其栅极节点(ND3)经由第3电容元件(C3)与第3控制信号(φCT)联结。另外，在该输出节点和第3晶体管的栅极节点之间连接第4晶体管(NQ2)，使其栅极与第2节点连接。从而不产生无效电流地高效率使用电荷，以低消耗电力发生所希望电平的内部电压。

Description

电压发生电路
技术领域
本发明涉及发生所希望的电压电平的内部电压的电压发生电路，特别涉及利用电容元件的供给泵动作高效率地发生内部电压的电压发生电路的构成。
背景技术
在半导体装置中，大多使用各种电压电平的内部电压。例如，在DRAM(动态随机存取存储器)中，为了把存储区域阵列的衬板区域偏置在一定电压上使用负电压，另外，向选择字线传递比电源电压还高的正的高电压。另外，即使在非易失性存储器中，为了数据的改写也使用负电压以及高电压。
当从外部提供这样的电源电压和电平不同的电压的情况下，系统规模增大，另外系统整体的消耗电力也增大。另外，即使在半导体装置中，也需要用于接受那样的电压的专用的插接端子，尺寸增大。
从这样的观点出发，一般是在半导体装置内部产生必要电平的电压。产生这样的内部电压的电路一例，例如展示在专利文献1(特开平4-372792号公报)上。
展示在该以往文献1中的内部电压发生电路，利用电容元件的供给泵动作产生负电压。在该专利文献1的内部电压发生电路的构成中，通过控制用电容元件的电容联结把放电控制晶体管设置为导通状态，使通过充电用电容元件的供给泵动作蓄积电荷的节点放电到接地电压电平。其后，从电荷蓄积节点中，通过充电用电容元件的供给泵动作把电荷驱动到提升负电压电平。使电荷蓄积节点在电源电压的振幅下变化。通过经由输出晶体管把该电荷蓄积节点的负电荷提供给输出节点，提供-VCC电平的负电压。在此VCC表示电源电压。
输出晶体管的栅极的电位通过把电荷蓄积节点连接在栅极上的输出控制晶体管，在接地电压GND和负电压-VCC之间变化。
在该以往文献1中，通过使电荷蓄积节点在VCC振幅下变化，谋求即使在低电源电压下也产生充分的电压电平的负电压。
当利用电容元件的供给泵动作产生内部电压的情况下，从半导体的消耗电力的观点出发，要求高效率地把通过供给泵动作生成的电荷转送到输出节点产生内部电压。
在上述的专利文献1的构成中，为了以-VCC的振幅使电荷蓄积节点的电压电平变化，通过放电控制晶体管把电荷蓄积节点预充电至接地电压电平，其后，通过采用充电用电容元件的供给泵动作把电荷蓄积节点降低到-VCC的电压电平。这时，因为把放电控制晶体管设置成截止状态，所以第2控制晶体管导通，把电荷蓄积节点连接到放电控制晶体管的栅极。该第2控制晶体管在电荷蓄积节点的电压降低到-Vth以下时变为导通状态，电气连接放电控制晶体管的栅极和电荷蓄积节点。在此，Vth表示第2控制晶体管的阈值电压。
但是，为了把该放电控制晶体管设置为导通状态，连接接受控制信号的电容元件。因而，该放电控制晶体管的栅极电位按照以第2控制晶体管的导通电阻和存在于放电控制晶体管的栅极上的电容确定的时间常数变化。因此，到放电控制晶体管变为截止状态为止，需要一些时间。因而，该放电控制晶体管在电荷蓄积节点的电压电平为-VCC时存在成为导通状态的期间，从接地节点向电荷蓄积节点流过电流，阻碍基于充电用电容元件的供给泵产生的电荷提升动作，消耗无用的电流。
另外，当把该电荷蓄积节点预充电到接地电位的情况下，如果输出晶体管没有变为截止状态，则经由输出晶体管向负电位电平的输出节点提供被预充电的电荷，负电位的电压电平上升。为了进行该输出晶体管的通/断的控制，使用和放电控制晶体管的通/断控制同样构成的输出控制晶体管，因而，在把该电荷蓄积节点的电压电平预充电到接地电压电平时，同样存在输出晶体管变为导通状态的期间，消耗无用的电流。
如上所述，在该以往的文献1的构成的情况下，通过电容元件的供给泵动作生成的电荷被无用地消耗，存在不能有效地以低消耗电力产生所希望的电平电压的问题。
发明内容
本发明的目的在于提供可以有效地利用电荷产生所希望电平电压的电压发生电路。
涉及本发明的第1观点的电压发生电路包含：连接在施加规定电压的基准电压节点和第1内部节点之间并且其控制电极与第2内部节点连接的第1导电型的第1晶体管；连接在基准电压节点和第2内部节点之间并且其控制电极与第1内部节点连接的第1导电型的第2晶体管；连接在接收预充电用的第1控制信号的第1输入节点和第1内部节点之间的第1电容元件；连接在接收电荷蓄积用的第2控制信号的第2输入节点和第2内部节点之间的第2电容元件；连接在第2内部节点和输出节点之间并且其控制电极与第3内部节点连接的第2导电型的第3晶体管；连接在第3内部节点和接收电荷转送用的第3控制信号的第3输入节点之间的第3电容元件；连接在输出节点和第3内部节点之间并且其控制电极与第2内部节点连接的第2导电型的第4晶体管。
涉及本发明的另一观点的电压发生电路包含：连接在提供预充电电压的预充电电压提供节点和第1内部节点之间并且其控制电极与第2内部节点连接的第1晶体管；连接在接收预充电用的第1控制信号的第1输入节点和第2内部节点之间的第1电容元件；连接在第1内部节点和第2内部节点之间并且其控制电极连接在接收电荷蓄积用的第2控制信号的第2输入节点上的第2晶体管；连接在第1内部节点和输出节点之间并且其控制电极与第3内部节点连接的第3晶体管；连接在输出节点和第3内部节点之间并且其控制电极连接在第1内部节点上的第4晶体管；连接在接收第2电荷预充电用的第3控制信号的第3输入节点和第1内部节点之间的第2电容元件；连接在接收电荷转送用的第4控制信号的第4输入节点和第3内部节点之间的第3电容元件。
在涉及第1观点的电压发生电路中，通过交叉联结第1以及第2晶体管，在最佳时刻把第1以及第2晶体管设置为通/断状态，使第1以及第2内部节点的电压高速变化，可以维持其电压水平。因而，在作为电荷蓄积节点起作用的第2内部节点的电压变化时，在把第2晶体管设置为截止状态后，通过对第2内部节点进行供给泵动作，可以防止不需要的电流流向第2内部节点。
在另一观点的电压发生电路中，第1内部节点由预充电电压预充电，另外，经由第2电容元件联结第3控制信号。进而，在第1内部节点上，连接第4晶体管的控制电极。因而，各晶体管经由电容元件可以通过其供给泵动作独立控制导通/非导通状态，可以抑制无效电流流过，可以高效率地使用电荷生成所希望的电平的内部电压。
附图说明
图1是展示本发明的实施例1的电压发生电路的构成的图。
图2是展示图1所示的电压发生电路的动作的信号波形图。
图3是展示本发明的实施例2的电压发生电路的构成的图。
图4是展示图3所示的电路动作的信号波形图。
图5是概略展示本发明的实施例3的内部电压发生电路的构成的图。
图6是概略展示图5所示的控制信号发生电路的构成的图。
图7是展示图6所示的电路动作的时间图。
图8是展示本发明的实施例4的电压发生电路的构成的图。
图9是展示图8所示的电路动作的信号波形图。
图10A是展示本发明的实施例5的电压发生电路的构成，图10B是展示图10A所示的电荷转送段的构成的图。
图11是展示图10A以及10B所示的电路动作的信号波形图。
图12是概略展示图10A所示的发生控制信号的电路的构成的图。
图13是展示图12所示的电路动作的信号波形图。
图14是展示本发明的实施例6的电压发生电路的构成的图。
图15是展示图14所示的电路动作的信号波形图。
图16是展示本发明的实施例7的电压发生电路的构成的图。
图17是展示图16所示的电路动作的信号波形图。
图18是展示本发明的实施例8的电压发生电路的构成的图。
图19是展示图18所示的电压发生电路动作的定时图。
图20是展示本发明的实施例9的电压发生电路的构成的图。
图21是展示图20所示的电压发生电路动作的时间图。
图22是展示本发明的实施例10的电压发生电路的构成的图。
图23是展示本发明的实施例11的电压发生电路的构成的图。
图24是展示本发明的实施例12的电压发生电路的构成的图。
图25是展示本发明的实施例12的变更例子的电压发生电路的构成的图。
图26是展示本发明的实施例13的电压发生电路的构成的图。
图27是展示本发明的实施例13的变更例子的电压发生电路的构成的图。
具体实施方式
[实施例1]
图1是展示本发明的实施例1的电压发生电路的构成的图。本图1所示的电压发生电路产生作为比基准电位还低的电压的负电压。在此，作为基准电位使用接地电位GND，因为供给泵动作控制用的信号在接点电压和电源电压VCC之间变化，所以生成-VCC的负电压。
在图1中，电压发生电路包含：被连接在内部节点ND1和基准电位节点(以下，称为接地节点)GG之间并且其栅极与内部节点ND2连接的P通道MOS晶体管(绝缘栅极型场效应晶体管)PQ1；被连接在内部节点ND2和接地节点GG之间并且其栅极与内部节点ND1连接的P通道MOS晶体管PQ2；被连接在接收预充电用控制信号P的控制信号输入节点S1和内部节点ND1之间的电容元件C1；被连接在电荷蓄积用控制信号CP的控制信号输入节点S2和内部节点ND2之间的电容元件C2。
MOS晶体管PQ1以及PQ2分别与第1以及第2晶体管对应，电容元件C1以及C2分别与第1以及第2电容元件对应。控制信号P以及CP分别与第1以及第2控制信号对应。内部节点ND1以及ND2分别与第1以及第2内部节点对应。
电压发生电路进一步包含：被连接在内部节点ND2和输出节点OD1之间并且其栅极与内部节点ND3连接的N通道MOS晶体管NQ1；被连接在内部节点ND3和输出节点OD1之间并且其栅极与内部节点ND2连接的N通道MOS晶体管NQ2；连接在接收电荷转送用的控制信号CT的控制信号输入节点S3和内部节点ND3之间的电容元件C3。
MOS晶体管NQ1以及NQ2分别与第3以及第3晶体管对应，电容元件C3与第3电容元件对应，控制信号CT与第3控制信号对应。
在输出节点OD1和接地节点之间，连接电容元件C4。该电容元件C4是用于相对输出负荷的变动使输出电压-VCC稳定化的电容，当该输出负荷的变动小，输出电压-VCC的变动小的情况下，不需要特别设置该稳定化电容C4。该输出节点OD1的电压被施加给未图示的内部电路。
控制信号P、CP以及CT分别在接地电压GND和电源电压VCC之间变化。
图2是展示图1所示的电压发生电路的动作的定时图。在图2中，为了简化说明，展示输出节点OD1的电压达到规定的电压-VCC电平时的动作波形。以下，参照图2说明图1所示的电压发生电路的动作。
控制信号P、CP以及CT以周期T变化。在图2中，展示2·T期间的信号波形。
在时刻t0中，控制信号P处于接地电压GND电平，控制信号CP处于电源电压VCC电平，以及控制信号CT处于接地电压GND电平的状态。在该状态中，通过电容元件C1的电荷牵引动作，节点ND1的电压电平是-VCC，另一方面，节点ND2通过电容元件C2的电荷供给动作，处于接地电压GND电平。
对于P通道MOS晶体管PQ1，节点ND1为漏极节点，接地节点GG为源极节点。该p通道MOS晶体管PQ1是增强型晶体管，具有规定大小的阈值电压。因而，对于P通道MOS晶体管PQ1，其栅极以及源极是同电位，为了维持截止状态，在节点ND1和接地节点GG之间电流不流动。
在MOS晶体管PQ2中，因为其栅极电位是负电位-VCC，其漏极(节点ND2)和源极(接地节点)的电位相等，所以在MOS晶体管PQ2的源漏之间没有电流流动。
有关N通道MOS晶体管NQ1，节点ND2是接地电压GND电平，输出节点OD1是负电压-VCC，节点ND3是负电压-VCC电平。该N通道MOS晶体管NQ1是增强型晶体管，具有一定大小的阈值电压，在栅极以及源极电位相等的状态下维持截止状态。
对于N通道MOS晶体管NQ2，其栅极电位是节点ND2的电压，即接地电压GND电位，节点ND3以及输出节点OD1的电位电平相等，即使在该MOS晶体管NQ2中漏极和源极电位也相等，在该漏源之间没有电流流过。通过该控制信号P，把MOS晶体管PQ2设置为通道状态，把节点ND2预充电至接地电压电平。在供给泵动作初始时期，使节点ND2的预充电电压电平向接地电压方向降低。
在时刻t1中，如果控制信号P从接地电压GND电平变化到电源电压VCC电平，则节点ND1通过电容元件C1的供给泵动作，使该电压电平从负电压-VCC电平上升到接地电压GND电平。在稳定状态下，MOS晶体管PQ1的漏极以及源极的电压电平相等，在MOS晶体管PQ1中没有电流流过。
在供给泵动作初始的过渡时，节点ND1的电压电平在接地电压GND以上，对于MOS晶体管PQ1，节点ND1为源极，接地节点为漏极。但是，节点ND2的电压电平在此时同样高，该MOS晶体管PQ1是增强型晶体管，栅极以及源极的电位差在阈值电压的绝对值以下，维持非导通状态，在该MOS晶体管PQ1的漏源之间没有电流流过。
另外，即使在MOS晶体管PQ2中，因为节点ND2是接地电压GND电平，所以其漏极以及源极电位相等，节点ND1的电压电平即使从负电压-VCC上升到接地电压GND，在该MOS晶体管PQ2的漏源之间也没有电流流过。通过提高该控制信号P，把MOS晶体管PQ2设置为非导通状态，准备下一次ND2的供给泵动作。
另外，节点ND2维持接地电压GND电平，节点ND3是负电压电平。在该状态下，MOD晶体管NQ2导通，输出节点OD1和内部节点ND3电连接，内部节点ND3的电压电平和输出节点OD1的电压电平相等。由此，MOS晶体管NQ1可靠地维持非导通状态。如果内部节点ND3以及输出节点OD1的电压电平相等，则经由MOS晶体管NQ2流过的电流停止。
另外，由于使该内部节点ND3和输出节点OD1的电压电平相等，因而在负电压电平下驱动内部节点ND2，即使在MOS晶体管NQ1的源极成为内部节点ND2的情况下，也把该栅源间电压维持在阈值电压以下，防止在电荷转送前增强型MOS晶体管NQ1导通。在供给泵动作的开始时，在负电压电平下驱动内部节点ND2时，内部节点ND3的电压电平高，MOS晶体管NQ1导通。但是，这时，只在发生控制信号CT前把负电荷转送到输出节点OD1，为了使输出电压下降而利用电荷，电荷被有效地利用。
在时刻t2，控制信号CP从电源电压VCC下降到接地电压GND，通过电容元件C2的供给泵动作，节点ND2的电压电平降低。这时，MOS晶体管PQ1即使节点ND2从接地电压GND向负电压变化，其漏极以及源极也都是接地电压GND电平，在MOS晶体管PQ1的漏源之间没有电流流过。
MOS晶体管PQ2因为节点ND2起到漏极作用，所以其栅极以及源极(接地节点)都处于接地电压的电平，MOS晶体管PQ2是增强型晶体管，因为栅源之间电压比其阈值电压的绝对值还小，所以维持非导通状态。因而，通过电容元件C2的供给泵动作，该节点ND2降低到负电压-VCC电平。这时，节点ND3是负电压-VCC电平，MOS晶体管NQ1其源极是输出节点OD1，栅极以及源极电位相等，维持非导通状态。
如果节点ND2被驱动到负电压电平，则节点ND2的电压电平处于比输出节点OD1的电压电平还低的状态。节点ND3的电压是输出节点的电压电平，在控制信号CT是接地电压电平时，MOS晶体管NQ1是增强型晶体管，在过渡时以及稳定时，其栅源间电压比阈值电压还小，维持非导通状态，可以把节点ND2正确地驱动到负电压电平。
进而，在过渡时当节点ND2被驱动到负电压电平时，在节点ND1的电压电平比接地电压还高时，MOS晶体管PQ1导通，使节点ND1的电压电平降低。
在对该节点ND2的供给泵动作时，随之，对节点ND2的电压电平付与不利影响的无效电流流过的路径不存在，有效地使用电荷把节点ND2设定在负电压-VCC电平。
另外，即使在MOS晶体管NQ2中，也是该漏极以及源极是同一电压电平的负电压-VCC电平，在漏源之间没有电流流过。
在时刻t3，把控制信号CT从接地电压GND电平提升到电源电压VCC电平。这时，控制信号P是电源电压VCC电平，控制信号CP是接地电压GND电平。在该状态中，节点ND3通过电容元件C3的供给泵动作，其电压电平从负电压-VCC上升到接地电压GND电平。因为节点ND2是负电压-VCC，所以MOS晶体管NQ1导通，将节点ND2和输出节点OD1联结。当该输出节点OD1的电压电平比负电压-VCC还高的情况下，负电荷从输出节点OD1向节点ND2移动，输出节点OD1成为和节点ND2相等的电压电平。即，在稳定化时，输出节点OD1的电压电平是-VCC。即使在这种情况下，在MOS晶体管NQ2中，栅极以及源极也为相同电压电平，维持非导通状态，在MOS晶体管NQ2中在漏源之间没有电流流过。
即使在供给泵开始时等的过渡时，在MOS晶体管NQ2中，也是内部节点ND3是漏极，在电荷转送开始时，因为栅极的电位比源极电位还低，所以维持非导通状态，通过电荷转送动作，即使栅极以及源极变为同一电位，由于其阈值电压作用，仍维持非导通状态，对电荷转送动作没有不良影响。
由此，根据控制信号CT把节点ND3驱动到电源电压电平，高效率地向输出节点OD1提供负电荷，可以生成所希望的电压电平的负电压-VCC。
在时刻t4，控制信号CT从电源电压VCC降低到接地电压GND电平，节点ND3从接地电压GND降低到负电压VCC。该MOD晶体管NQ1的源极节点(节点ND2)的最低电位是负电压-VCC，MOS晶体管NQ1可靠地处于非导通状态。
在MOS晶体管NQ2中，其漏极以及源极的电压是负电压-VCC，电流不经过该MOS晶体管NQ2流动。
在供给泵开始时的过渡时，在节点ND2以及OD1是比负电压-VCC还高的电压电平时，节点ND3只恢复到前一循环的输出节点OD1的电压电平，MOS晶体管NQ2的源极是输出节点OD1，其栅极以及源极的电位相等而维持非导通状态。在MOS晶体管NQ1中，例如即使处于导通状态，由于成为其源极以及漏极的输出节点OD1以及内部节点ND2的电压电平相等而没有电流流过。在过渡时，节点ND3的恢复电压电平是MOS晶体管NQ1被设定在非导通状态的电压电平。因而，即使在过渡时，也不会产生任何无用的电荷消耗。
在时刻t5，把控制信号CP从接地电压GND提升到电源电压VCC电平。这时，控制信号P是电源电压VCC电平。控制信号CT是接地电压GND电平。随着该控制信号CP的上升，通过电容元件C2的供给泵动作，节点ND2的电压电平从负电压-VCC上升到接地电压GND电平。这时，在MOS晶体管PQ1中，漏极以及源极都是接地电压GND电平，由于其栅极电位的上升而处于非导通状态，在该MOS晶体管PQ1中没有电流流过。
另外，在MOS晶体管PQ2中，只是节点ND2的电压电平从负电压-VCC上升到接地电压GND电平，节点ND2的电压电平在接地电压GND以下，在MOS晶体管PQ2中接地节点作为源极起作用，维持非导通状态。
可以考虑在该节点ND2的电位上升时，在供给泵开始时等的过渡状态时，维持比接地电压GND电平还高的状态(节点ND2作为源极起作用)。这种情况下，因为通过控制信号P的下降，把MOS晶体管PQ2设定为导通状态，所以因为节点ND2可靠地向接地电压电平方向放电，因而不会特别产生问题。
在该时刻t5，节点ND2的电压电平即使上升到接地电压电平，由于节点ND3是负电压-VCC，因而MOS晶体管NQ1维持非导通状态。MOS晶体管NQ2即使变为导通状态，因为内部节点ND3的电压电平和输出节点OD1的负电压-VCC的电压电平相等，所以MOS晶体管NQ2的栅极以及源极的电压相等，维持非导通状态，在其漏源之间没有电流流过。
在时刻t6，如果把控制信号P降低到接地电压GND电平，则由于电容元件C1的作用，节点ND1的电压电平从接地电压GND电平降低到负电压-VCC电平。由于该节点ND1的电压下降，MOS晶体管PQ2导通，节点ND2可靠地被设定在接地电压GND电平。
在过渡期，节点ND2的电压电平即使被驱动到比接地电压GND电平还高的电压电平的情况下，也可以使该节点ND2的电压电平下降，在下一循环中，可以进一步使节点ND2的电压电平随着控制信号CP降低，可以使输出电压电平下降。
在该节点ND2的电位降低时，在MOS晶体管PQ1中，因为接地节点作为源极起作用，所以栅极以及源极为同一电位，MOS晶体管PQ1维持非导通状态。
在时刻t8，1个供给泵动作的周期T结束，再次重复从上述的时刻t0开始的动作。
因而，在该图1所示的电压发生电路中，在供给泵动作时，没有无效电流流过，可以有效地利用电荷产生所希望的内部电压。
另外，交叉联结MOS晶体管PQ1以及PQ2，各自通过电容元件的供给泵动作设定它们的栅极电位，在把这些MOS晶体管PQ1以及PQ2设定为非导通状态后，可以根据控制信号，使节点ND1以及ND2的电压电平高速并且可靠地变化。
进而，在上述的说明中，为了简化说明，忽略内部节点ND2的寄生电容的效果。当在该内部节点ND2中存在不能忽略的大的寄生电容的情况下，节点ND2的电压振幅因为比电源电压VCC还小，所以输出节点OD1的输出电压的绝对值小。
另外，使确定内部节点ND2的电压振幅的控制信号CP在电源电压VCC和接地电压GND之间变化。但是，如果不把基准电压设置为接地电压GND，而设置为电压Vr，把控制信号CP的电压振幅设置为V，则输出节点OD1的输出电压VOUT可以用下式(1)表示。
VOUT＝Vr-V    …(1)
通常，如上述的动作说明那样，基准电压Vr等于接地电压GND(＝0V)，另外，因为由把电源电压VCC和接地电压GND作为动作电源电压使用的电路生成控制信号CP，所以如果假设电压振幅V与电源电压VCC相等，则上式(1)可以变形为下式(2)。
VOUT＝-VCC      …(2)
进而，在上述的说明中，使控制信号P、CP以及CT全部在电源电压VCC和接地电压GND之间变化，设定它们的高电平以及低电平的电压电平相等。但是，在内部节点ND1、ND2以及ND3的电压变化时，如果如防止和其电压变化相反方向的电流流过那样地满足把MOS晶体管PQ1、PQ2、NQ1以及NQ2设定为非导通状态这一条件，则这些控制信号P、CP以及CT各自的高电平以及低电平的电压电平也可以相互不同。
如上所述，如果采用本发明的实施例1，则使用交叉联结的P通道MOS晶体管，通过电容元件的供给泵动作确定这些栅极节点电位。另外，通过控制信号进行输出晶体管的导通/非导通状态的设定，可以防止在电荷蓄积节点的电位变化时，流过不需要的电流，可以高效率地生成所希望的电平的电压。
[实施例2]
图3是展示本发明的实施例2的电压发生电路的构成的图。该图3所示的电压发生电路把电源电压VCC作为基准电压，产生比该电源电压VCC还高的2·VCC的高电压。
在图3中，电压发生电路包含：连接在电源节点(基准节点)PW和内部节点(第1内部节点)ND11之间并且其栅极与内部节点(第2内部节点)ND12连接的N通道MOS晶体管NQ11；连接在电源PW和内部节点ND12之间并且其栅极与内部节点ND11连接的N通道MOS晶体管NQ12；连接在接收第1控制信号PZ的控制信号输入节点(第1控制信号输入节点)S11和内部节点ND11之间的电容元件(第1电容元件)C11；连接在接收控制信号CPZ的控制信号输入节点(第2控制信号输入节点)S12和内部节点ND12之间的电容元件(第2电容元件)C12。
控制信号PZ以及CPZ在电源电压VCC和接地电压GND之间变化。
电压发生电路进一步包含：连接在内部节点ND12和输出节点OD11之间并且其栅极与内部节点(第3内部节点)ND13连接的P通道MOS晶体管(第3晶体管)PQ11；连接在内部ND13和输出节点OD11之间并且其栅极与内部节点ND12连接的P通道MOS晶体管(第4晶体管)PQ12；连接在接收控制信号CTZ的控制信号输入节点(第3控制信号输入节点)S13和内部节点ND13之间的电容元件(第3电容元件)C13。
在上述的说明中，括弧内的构成要素表示和权利要求项所述的要素的对应关系。另外，控制信号CTZ在电源电压VCC和接地电压GND之间变化。
在输出节点OD11中，设置用于使该输出节点OD11的电压稳定的稳定化电容C14。当输出节点OD11的负荷变动小的情况下，不需要特意设置该稳定化电容C14。
图3所示的电压发生电路和图1所示的电压发生电路的晶体管的导电型相反，并且和把接地节点替换为电源节点的电路等效。控制信号PZ、CP以及CT分别是和图1所示的控制信号P、CPZ以及CTZ相补的信号。
图4是展示图3所示的电压发生电路的动作的信号波形图。在图4中，也为了简化说明，展示输出电压处于2·VCC电压电平的稳定状态时的信号波形。以下，参照图4说明图3所示的电压发生电路的动作。
在图3所示的电压发生电路中，如上所述，产生图1所示的负电压-VCC的电路的信号极性以及晶体管的导电型相反。因而，进行同样的动作。即，防止无效电流流过。
在时刻t0，控制信号PZ是电源电压VCC电平，控制信号CPZ是接地电压GND电平，或者，控制信号CTZ是电源电压VCC。在该状态下，节点ND11处于高电压2·VCC电压电平，节点ND12是电源电压VCC电平(稳定状态时)。对于MOS晶体管NQ11，源极是电源节点PW，因为其栅极以及源极电压相等，所以处于非导通状态。
MOS晶体管NQ12即使栅极电位是高电压2·VCC，由于其节点ND12以及电源节点PW的电压电平相等，在MOS晶体管NQ12的漏源之间没有电流流过。
节点ND13是高电压2·VCC电平，MOS晶体管PQ11因为其栅极电位在源极以及漏极电位以上，所以维持非导通状态。MOS晶体管PQ12在输出电压的稳定化时，节点ND12是电源电压VCC电平，被设置为导通状态，另一方面，因为节点ND13和输出节点OD11的电压电平相等，所以即使在该MOS晶体管PQ12上也没有电流流过。
在供给泵动作开始时的过渡状态时，在输出节点OD11的电压比最后电压2·VCC电平还低的情况下，节点ND12的电压电平如果是比节点ND13以及输出节点OD11的电压还低的状态，则MOS晶体管PQ12变为导通状态，电连接节点ND13和输出节点OD11。但是，这种情况下，因为在提高输出节点OD11的电压电平的方向上有电流流过，所以没有任何妨碍输出节点OD11的电压上升的无效电流流过。这时，在输出节点OD11的电压和节点ND13的电压电平不相等的状态下流过MOS晶体管PQ12的电流停止。在MOS晶体管PQ11中，因为在该状态下，输出节点OD11作为源极起作用，所以栅极以及源极的电位相等，维持非导通状态。
在时刻t1，使控制信号PZ从电源电压VCC电平下降到接地电压GND电平。MOS晶体管NQ11是非导通状态，通过电容元件C11的供给泵动作，节点ND11的电压电平从高电压2·VCC降低到电源电压VCC电平。这种情况下，节点ND12是电源电压VCC电平，MOS晶体管NQ12变为非导通状态。节点ND12的电位没有任何变化，因而，在该状态下，没有任何无效电流流过。
在时刻t2，控制信号CPZ从节点电压GND电平上升到电源电压VCC电平，节点ND12的电压电平从电源电压VCC上升到高电压2·VCC电平。在该状态下，即使MOS晶体管NQ11变为导通状态，由于节点ND11和电源节点PW的电压电平相等，而没有电流流过。如果内部节点ND12的电压电平成为高电压2·VCC，则栅极电位变为源极以及漏极电位以上，MOS晶体管PQ12可以可靠地设定在非导通状态。MOS晶体管PQ11的栅极电位是高电压2·VCC，即使节点ND12的电压电平上升到2·VCC，由于节点ND12作为源极起作用，因而只是栅极以及源极电位相等，维持非导通状态。
在过渡状态时，即使输出节点OD11的电压比最终的高电压2·VCC还低时，由于节点ND12的电位上升作用，MOS晶体管PQ12也处于非导通状态。事先将输出节点OD11和内部节点ND13电连接，并设定在同一电压电平，在MOS晶体管PQ11中，在该状态下，其栅源间电压是阈值电压的绝对值以下，维持非导通状态。
MOS晶体管NQ11、NQ12、PQ11以及PQ12是增强型晶体管，只在其栅源间电压达到了阈值电压的绝对值以上时，这些MOS晶体管NQ11、NQ12、PQ11以及PQ12处于导通状态。
在时刻t3，使控制信号CTZ从电源电压VCC降低到接地电压GND电平。随着该控制信号CTZ的下降，通过电容元件C13的供给泵动作，节点ND13的电压电平从高电压2·VCC降低到电源电压VCC电平，MOS晶体管PQ11的栅极电位比源极电位低很多，MOS晶体管PQ11导通，节点ND12和输出节点OD11电联结。
当输出节点OD11的电压电平比最后电压2·VCC电平还低的情况下，从该内部节点ND12向输出节点OD11提供正电荷，输出节点OD11的电压电平上升。在对该输出节点OD11的电荷供给动作时，MOS晶体管PQ12的栅极电位在源极电位以上，维持非导通状态。因而，即使在这种情况下，也没有任何无效电流流过。
在时刻t4，把控制信号CTZ从节点电压GND电平提升到电源电压VCC电平。通过电容元件C13的供给泵动作，节点ND13的电压电平从电源电压VCC上升到高电压2·VCC电平。MOS晶体管PQ11的栅极电位变为源极电位以上，MOS晶体管PQ11变为非导通状态。
这时，可以认为在过渡状态时，在输出节点OD11的电压电平比高电压2·VCC还低时，MOS晶体管PQ12变为导通状态。但是，即使在这种情况下，从节点ND13向输出节点OD11提供正电荷，使其输出节点OD11的电压电平上升。
特别是在供给泵动作初期的过渡状态时，当输出节点OD11的电压电平比高电压2·VCC低时，通常，节点ND12的电压电平是比高电压2·VCC还低的电压电平，节点ND13的电压也是和输出节点OD11同等程度的电压电平(事先在电荷转送前，节点ND13的电压电平被设定在和输出节点同一电压电平上)。因而，增强型的MOS晶体管PQ12在该状态下，其栅源间电压在阈值电压的绝对值以下，维持非导通状态。
即使在该过渡期中，MOS晶体管PQ11因为栅极电位也在源极(输出节点OD11)以上而维持非导通状态，所以没有从输出节点OD11向内部节点ND12流过无效电流。
在时刻t5，使控制信号CPZ从电源电压VCC降低到接地电位GND。通过电容元件C12的供给泵动作，节点ND12的电压电平从高电压2·VCC降低到电源电压VCC电平。节点ND11是电源电压VCC电平。MOS晶体管NQ12因为源极和栅极的电位相等，所以维持非导通状态。
MOS晶体管PQ12的栅极电位比源极(输出节点OD11)的电压电平还低，为导通状态，电连接输出节点和内部节点ND13。通过连接该内部节点ND13和输出节点，使其栅极以及源极的电位相等并使MOS晶体管PQ11维持在非导通状态。因而，即使进行内部节点ND13的充电，也只有用于正确地对输出节点进行电荷转送所需要的电流流过，没有任何无效电流流过。
另外，在过渡时，在因控制信号CPZ引起内部节点ND12的升压时，即使节点ND13的电压电平处于比内部节点ND12的电压电平还低的状态，也使MOS晶体管PQ11维持在非导通状态(把栅源间电压维持在阈值电压的绝对值以下)。
可以认为在过渡状态时，在输出节点OD11的电压未达到最终电压电平时，节点ND12降低到比电源电压VCC还低的电压电平。这种情况下，节点ND11的电压电平是电源电压电平，节点ND12只有MOS晶体管NQ12的阈值电压维持在比电源电压VCC还低的电压电平。这时只从电源节点PW经由MOS晶体管NQ12提供流过的电流，只进行电压电平的补偿，没有任何无效电流流过。
在时刻t6，使控制信号PZ从接地电压GND电平上升到电源电压VCC电平。通过电容元件C11的供给泵动作，节点ND11的电压电平从电源电压VCC上升到高电压2·VCC电平，MOS晶体管NQ12导通，节点ND12被可靠地设定的电源电压VCC电平。
因而，通过控制信号PZ、CPZ以及CTZ，在作为电荷蓄积节点起作用的内部节点ND12的电源电压的预充电、向高电压2·VCC电平的充电以及对该充电电荷的输出节点的转送期间，没有任何无效电流流过，可以高效率地利用电荷生成高电压2·VCC。
进而，在图3所示的电压发生电路中，也忽略内部节点ND12的寄生电容的存在，当在该内部节点ND12中存在不能忽略的大的寄生电容的情况下，该内部节点ND12的电压振幅比电源电压VCC还小，来自输出节点OD11的输出电压处于比高电压2·VCC还低的电压电平。
一般，如果把控制信号CPZ的振幅设置成和前面的实施例1相同为V，把电源节点PW的电压设置为VPW，则来自输出节点OD11的输出电压VOUT可以用下式(3)表示。
VOUT＝VPW+V      …(3)
因而，根据需要的电压电平确定控制信号CPZ的振幅。在图3所示的构成中，电源节点PW的电压是电源电压VCC，控制信号CPZ的振幅是电源电压VCC，输出电压VOUT可以用下式(4)赋予。
VOUT＝2·VCC       …(4)
该控制信号PZ、CPZ以及CTZ的高电平以及低电平的电压电平不需要相等，在内部节点ND12的预充电、电荷供给以及电荷转送时只要满足可以可靠地设定上述MOS晶体管NQ11、NQ12、PQ11以及PQ12的导通/非导通状态的条件，这些控制信号PZ、CPZ以及CTZ的高电平电压以及低电平电压也可以相互不同。
如上所述，如果采用本发明的实施例2，则交叉联结N通道MOS晶体管，利用电容元件的供给泵动作进行对电荷蓄积节点的电荷充电，可以在把MOS晶体管设定为非导通状态后向电荷蓄积节点提供电荷，防止无效电流流动，可以高效率地产生正的高电压。
[实施例3]
图5是概略展示本发明的实施例3的内部电压发生电路的构成的图。在图5中，内部电压发生电路包含：根据重复信号0生成控制信号P、CP以及CT的控制信号发生电路1；根据来自控制信号发生电路1的控制信号P、CP以及CT发生负电压-VCC的负电压发生电路10；分别反转控制信号P、CP以及CT而生成控制信号CT、CPZ以及PZ的反转电路15；根据来自该反转电路15的控制信号CTZ、CPZ以及PZ生成正电压2·VCC的正电压发生电路20。
负电压发生电路10具有和图1所示的电压发生电路相同的构成，正电压发生电路20具备和图3所示的电压发生电路相同的构成。通过针对该负电压发生电路10以及正电压发生电路20共通设置控制信号发生电路1，可以以小的占有面积高效率地生成所希望的电压电平的内部电压-VCC以及2·VCC。
图6是概略展示图5所示的控制信号发生电路1的构成的图。在图6中，控制信号发生电路1包含：接收重复信号0的4段串联连接的延迟电路30a-30d；接收延迟电路30a的输出信号1的倒相器32a；接收延迟电路30c的输出信号3的倒相器32b；接收倒相器32a的输出信号和延迟电路32d的输出信号4生成控制信号CP的OR电路33；接收延迟电路30b的输出信号2和倒相器32b的输出信号生成控制信号CT的AND电路34。
延迟电路30a-30d分别例如由偶数段的串联连接的倒相器构成，具有延迟时间DT。
图7是展示图6所示的控制信号发生电路1的动作的信号波形图。以下，参照图7说明图6所示的控制信号发生电路1的动作。
重复信号0是具有一定周期的信号，该重复信号0还作为预充电用的控制信号P使用。延迟电路30a-30d分别把被付与的信号延迟规定时间DT，分别生成延迟信号1-4。
OR电路33接收倒相器32a的输出信号和延迟电路30d的输出信号4生成电荷蓄积用控制信号CP。因而，该控制信号CP成为低电平期间就是延迟电路30d的输出信号4是低电平并且延迟电路30a的输出信号1是高电平的期间。因而，如果延迟电路30a的输出信号1上升到高电平则控制信号CP下降到低电平，如果延迟电路30a的输出信号4上升到高电平则它也上升到高电平。因而，该控制信号CP在期间3·DT期间成为低电平。
来自AND电路34的电荷转送用的控制信号CT在延迟电路30b的输出信号2处于高电平并且倒相器32b的输出信号在高电平时变为高电平。因而，该控制信号CT在延迟电路30b的输出信号2上升到高电平时变为高电平，在延迟电路30a的输出信号3处于高电平时变为低电平。该控制信号CT在期间DT间处于高电平。
进而，该延迟电路30a-30d的输出信号1-4各自的高电平是电源电压VCC电平，另外，各个低电平是接地电压GND电平。这种情况下，对于控制信号P、CP以及CT，高电平是电源电压VCC电平，低电平是接地电压GND电平的信号。通过变更该控制信号发生电路1的动作电源电压电平，可以变更控制信号P、CP以及CT的振幅以及高电平以及低电平的电位。
可以从内部的振荡电路生成重复信号0，为了信号转送或者动作循环设定等，也可以使用从外部重复付与的时钟信号。
正电压发生电路20根据反转这些控制信号P、CP以及CT的控制信号PZ、CPZ以及CTZ动作。通过利用这些控制信号，可以实现在图2以及图4所示的时间图中的控制信号的相位关系，在把MOS晶体管设定为非导通状态后进行供给泵动作，可以在用于内部电压产生的电荷蓄积后把电荷转送用的MOS晶体管设定为导通状态。
进而，在图6所示的控制信号发生电路1的构成中，延迟电路30a-30d具有同样的延迟时间DT。但是，只要满足以下的控制信号发生顺序，这些延迟电路30a-30d的延迟时间也可以不同。即，在预充电用的控制信号P的电压电平变化经过了规定时间后，预充电用的控制信号CP变化，接着，在经过规定时间后电荷转送用的控制信号CT的电压电平变化，可以进行电荷转送。在该电荷转送用的控制信号CT变为非激活状态时，只要电荷蓄积用的控制信号CP的逻辑电平变化，其后预充电用的控制信号CP的电压电平变化，也可以实现进行预充电这一动作顺序。
进而，在图5所示的内部电压发生电路中都设置负电压发生电路10以及正电压发生电路20，生成负电压-VCC以及正电压2·VCC。但是，即使只设置负电压发生电路10或者正电压发生电路20的情况下，通过利用该控制信号发生电路1，可以高效率地产生所希望电压电平的内部电压。另外，这些内部电压也可以是和-VCC以及2·VCC不同的电压电平。
如上所述，如果采用本发明的实施例3，则串联连接延迟电路，逻辑处理所希望的相位关系的信号，生成电荷预充电、充电以及转送用的控制信号，可以以简单的电路构成，并容易地生成用于产生内部电压的供给泵动作控制信号。
[实施例4]
图8是展示本发明的实施例4的电压发生电路的构成的图。该图8所示的电压发生电路相对图1所示的电压发生电路，在输出节点OD1和最终输出节点FOD之间进一步设置放大生成的内部电压的绝对值的电压驱动段40。
该输出节点OD1的前段的负电压发生单元的构成和图1所示的电压发生电路的构成相同，在对应的部分上标注同一参照号码，省略其详细说明。
电压驱动段40包含：连接在接收控制信号P的控制信号输入节点S31和输出节点OD1之间的电容元件C20；连接在内部输出节点OD1和最终输出节点FOD之间并且其栅极连接在内部节点ND30上的N通道MOS晶体管NQ31；连接在内部节点ND30和最终输出节点FOD之间并且其栅极连接在内部输出节点OD1上的N通道MOS晶体管NQ32；连接在接收控制信号CTF的控制信号输入节点S32和内部节点ND30之间的电容元件C21。
在该最终输出节点FOD1上，和实施例1一样，连接稳定电容C4。但是，当输出负荷变动小的情况下，也可以不特别设置该稳定电容C4。
控制信号CTF在从内部输出节点OD1向最终输出节点FOD提供负电荷时被激活。控制信号P、CP以及CT和实施例1的控制信号相同。
图9是展示图8所示的电压发生电路的动作的定时图。以下，参照图9，说明图8所示的电压发生电路的动作。在图9中，也展示在周期2·T的期间的稳定状态下的信号波形。另外，在以下的说明中，说明稳定状态时的动作。即使在供给泵动作初始的过渡时，也只是各节点的电压电平不同，可以进行和稳定状态大致相同的动作。
控制信号P、CP以及CT和实施例1相同，因而，输出节点OD1前段的电路动作自身实际上和实施例1的情况相同。但是，因为内部输出节点OD1的电压振幅和实施例1不同，所以内部节点ND3的电压变化和实施例1的情况不同。
在时刻t10，控制信号P、CT被设定在低电平，另一方面，控制信号CP被设定在高电平。在该状态下，节点ND1是负电压-VCC，输出节点OD1是负电压-2VCC电平。因而，节点ND1被驱动为负电压-VCC电平，节点ND2被预充电至接地电压GND电平。另外，内部输出节点OD1是负电压-2·VCC，MOS晶体管NQ2处于导通状态，内部节点ND3和内部输出节点OD1电连接，被维持在同一电压电平。
通过把该内部节点ND3和内部输出节点OD1设定为同一电压电平，把MOS晶体管NQ1维持在非导通状态。
在时刻t11，如果控制信号P从接地电压GND上升到电源电压VCC电平，则节点ND1由电容元件C1驱动到接地电压GND电平，节点ND2的预充电动作结束。这时，由于电容元件C20，输出节点OD1的电压电平从-2·VCC上升到电压-VCC电平。这种情况下，节点ND2是接地电压GND电平，MOS晶体管NQ2维持导通状态，内部节点ND3的电压电平和内部输出节点OD1的电压电平相等，成为负电压-VCC电平。
另外，对于MOS晶体管NQ1，栅极(节点ND3)以及源极(内部输出节点OD1)的电位相同，维持非导通状态。
在时刻t12，控制信号CP从电源电压VCC电平下降的接地电压GND电平，节点ND2被驱动为负电压-VCC电平，N通道MOS晶体管NQ2被设定在非导通状态。在该状态下，MOS晶体管NQ1也是节点ND2是负电压-VCC电平，在稳定状态时栅极、源极以及漏极电位全部相同，维持非导通状态。另外，在过渡时，和实施例1一样其栅源之间电压在阈值电压以下，维持非导通状态。
在时刻t13，控制信号CT从接地电压GND上升到电源电压VCC电平，节点ND3的电压电平从负电压-VCC上升到接地电压GND电平。MOS晶体管NQ1处于导通状态，电连接节点ND2以及输出节点OD1使内部节点ND2和内部输出节点OD1的电压电平相等。但是，输出节点OD1在稳定状态时，预先被预充电到负电压-VCC电平，MOS晶体管NQ1的漏极以及源极电位相同，在稳定状态下没有电流流过。
在时刻t14，控制信号CT从电源电压VCC电平下降到接地电压GND电平，节点ND3的电压电平从接地电压GND降低到负电压-VCC电平。与此对应，MOS晶体管NQ1变为非导通状态，节点ND2以及内部输出节点OD1分离。MOS晶体管NQ2在稳定状态下，栅极、漏极以及源极是同电位，没有电流流动。
在时刻t15，控制信号CP从接地电压GND上升到电源电压VCC电平，节点ND2的电压电平从负电压-VCC上升到接地电压GND电平。通过该节点ND2的电压电平的上升，MOS晶体管PQ1处于非导通状态，准备下一预充电动作。
另外，MOS晶体管NQ2导通，电连接内部节点ND3和内部输出节点OD1，内部节点ND3的电压电平成为内部输出节点OD1的电压电平的负电压-VCC，对于MOS晶体管NQ1，栅极以及源极的电压相等而维持非导通状态。
在时刻t16，控制信号P如果从电源电压VCC电平下降到接地电压GND电平，则节点ND1从接地电压GND电平下降到负电压-VCC。这时还由于电容元件C20的作用，内部输出节点OD1也从较高负电压-VCC电平，下降到较低负电压-2·VCC电平。节点ND2是接地电压GND电平，因为MOS晶体管NQ2导通，所以节点ND3和内部输出节点OD1是同一电平，MOS晶体管NQ1被维持在非导通状态。因而，节点ND2即使是接地电压GND电平，内部输出节点OD1也降低到较低的负电压-2·VCC电平，同样，节点ND3也降低到低的负电压-2·VCC电平。
这种情况下，因为通过MOS晶体管NQ2的作用，在MOS晶体管NQ1的栅极上电联结源极，所以MOS晶体管NQ1高速地变为非导通状态，几乎没有电流流动，内部输出节点OD1可靠地降低到负电压-2·VCC电平。
这时，认为在过渡等时，内部节点ND30的电压电平比内部输出节点OD1的电压电平还高。但是，内部节点ND30和最终输出节点FOD1暂时电连接，在这种状态下的内部节点ND30和内部输出节点OD1的电压电平的差小，MOS晶体管NQ1由于其阈值电压，维持非导通状态。
在时刻t17，控制信号CTF从接地电压GND电平上升到电源电压VCC电平，节点ND30的电压电平从低负电压-2·VCC上升到高负电压-VCC。据此，MOS晶体管NQ31导通，输出节点OD1和最终输出节点FOD1电联结。最终输出节点FOD1的电压电平当比低负电压-2·VCC还高的情况下，从该内部输出节点OD1向最终输出节点FOD提供负电荷。在该电荷转送时，对于MOS晶体管NQ2，栅极电位是源极电位(最终输出节点FOD)而维持非导通状态，可以高效率地从内部输出节点OD1向最终输出节点FOD转送电荷。
在时刻t18，使控制信号P从接地电压GND上升到电源电压VCC电平。与此对应，节点ND1从高负电压-VCC恢复到接地电压GND电平，另外输出节点OD1也从低负电压-2·VCC上升到高负电压-VCC。这时，节点ND2是接地电压电平，节点ND3和输出节点OD1一样，其电压电平从低负电压-2·VCC上升到负电压-VCC。
在时刻t19以后，重复进行上述的动作。
进而，在使输出节点OD1降低到低负电压-2·VCC，与此对应节点ND3也降低到低负电压-2·VCC时，通过使电容元件C20的电容值比电容元件C3的电容值还大很多，可以可靠并且高速地根据输出节点OD1的电压电平使节点ND3变化。
进而，在供给泵动作开始初期时，输出节点OD1的电压处于在-VCC和-2·VCC之间变化的状态后，最终输出节点FOD1的电压降低到-2·VCC。该过渡时的电压驱动段40的动作和在实施例1中说明的电压发生电路的动作一样。
该电压驱动段40具有和产生前段的-VCC发生电路的负电压-VCC的电路的输出段(电荷转送段)一样的构成。因而，不产生无效电流，可以高效率地产生低负电压-2·VCC。
如上所述，如果采用本发明的实施例4，则在产生高负电压-VCC的电路的输出段上进一步连接输出节点的供给泵电容，并且配置和-VCC发生电路的输出段相同构成的输出段(电荷转送段)构成电压驱动段，可以高效率地利用电荷，以低消耗电力产生-2·VCC的负电压。
[实施例5]
图10A是概略展示本发明的实施例5的电压发生电路的构成的图。图10A所示的电压发生电路包含串联连接在节点ND2和输出节点FOD之间的电荷转送段XFN1至XFNn。
在节点ND1以及ND2上，以交叉联结的状态在分别与接地之间连接P通道MOS晶体管PQ1以及PQ2。节点ND1经由电容元件C1接收预充电用控制信号P，节点ND2经由电容元件C2接收电荷生成用控制信号CP。该MOS晶体管PQ1以及PQ2和电容元件C1以及C2的构成和前面的图1以及图8所示的构成相同，通过控制信号P以及CP使节点ND1以及ND2在接地电压GND和负电压-VCC之间变化。
在电荷转送段XFN1到XFNn-1的输出节点OD1到Odn-1上，分别连接电容元件CK1至CKn-1。设置在奇数段的电荷转送段XFN1的输出节点OD1、……ODn-1上的电容元件CQ1、…CQn-1经由控制信号输入节点S1接收控制信号P。向设置在偶数段的电荷转送段XFN2……的输出节点OD2上的电容元件CQ2……经由控制信号输入节点S2付与控制信号CP。向电荷转送段XFN1到XFNn交替付与控制信号CT以及CTF。被设置在该电荷转送段和其输入节点(前段的电荷转送段的输出节点)上的电容元件构成电压驱动段。
在最终输出节点FOD上连接稳定化电容元件C4。如果最终输出节点FOD的电压稳定，则不需要特别设置该稳定化电容元件C4。
图10(B)是展示电荷转送段XFN1到XFNn的构成的图。从这些电荷转送段XFN1到XFNn都维持同一构成，在图10B中，用1个电荷转送段XFN概括表示这些电荷转送段XFN1到XFNn。
电荷转送段XFN包含：连接在输入节点NDI和输出节点NDO之间的N通道MOS晶体管NQa；连接在输出节点NDO和内部节点NDA之间并且其栅极与输入节点NDI连接的N通道MOS晶体管NQb；连接在控制信号输入节点Sa和内部节点NDA之间的电容元件Ca。
该电荷转送段XFN和图8所示的电荷驱动段40的除了电容元件C20外的构成等价。向控制信号输入节点Sa付与电荷转送控制用的控制信号CT或者CTF。在这些电荷转送段XFN1到XFNn中，通过交替进行该输入NDI的预充电以及电荷转送，可以使电荷转送段XFN1到XFNn分别产生-VCC的电压下降，可以在最终输出节点FOD上产生-n·VCC的电压。
图11是展示图10A以及10B所示的电压发生电路的动作的定时图。在图11中，表示电荷转送段XFNi-1、XFNi以及XFNi+1的输出节点以及内部节点的信号波形。向电荷转送XFNi-1的电容元件Ca付与控制信号CTF，向电荷转送段XFNi的电容元件Ca付与控制信号CT，向电荷转送段XFNi+1的电容元件Ca付与控制信号CTF。以下，参照图11，说明该图10A以及10B所示的电压发生电路的动作。
如果控制信号P从接地电压GND上升到电源电压VCC，则电荷转送段XFNi-1的输入节点NDIi-1由于对应的电容元件CKi-2的供给泵动作，其电压电平上升。这种情况下，从负电压-(i-1)·VCC变化到负电压(i-2)·VCC。在该状态下，内部节点NDAi-1是电压-(i-1)·VCC，在电荷转送段XFNi-1中，MOS晶体管NQa维持非导通状态。
同样，在电荷转送段XFNi+1中，也是针对输入节点NDIi+1根据控制信号P进行供给泵动作，其电压电平从-(i+1)·VCC变化到-i·VCC。该电荷转送段XFNi+1的输入节点NDIi+1与电荷转送段XFNi的输出节点ODi对应。这种情况下，在电荷转送段XFNi中，因为MOS晶体管NQb处于导通状态，所以，节点NDIi从电压-(i+1)·VCC变化到-i·VCC。在该状态中，在电荷转送段XFNi中，对于MOS晶体管NQa，也因为栅极电位比其源极电位还低，所以维持非导通状态。
如果控制信号CP从电源电压VCC降低到接地电压GND电平，则在电荷转送段XFNi中，通过电容元件CKi的供给泵动作，输入节点NDIi从-(i-1)·VCC变化到-i·VCC。这时，在电荷转送段XFNi-1中，节点NDIi-1是电压-(i-2)·VCC电平，MOS晶体管NQb是导通状态，在电荷转送段XFNi-1中，节点NDAi-1的电压电平从电压-(i-1)·VCC变化到-i·VCC。
以下，在经过规定时间后，控制信号CT被驱动到电源电压VCC电平，在转送段FNi中内部节点NDAi通过电容元件Ca的供给泵动作，从电压-(i+1)VCC上升到-i·VCC，MOS晶体管NQa导通。由此，在电荷转送段XFNi中，进行经由MOS晶体管NQa的电荷的驱动。在该状态下，节点NDi+1是电压-i·VCC电平，电荷转送段XFNi的输入节点NDIi的电压电平和电荷转送段XFNi+1的输入节点NDIi+1的电压电平相等。
如果该控制信号CT再次下降到接地电压电平，则在电荷转送段XFNi中，内部节点NDAi只下降电源电压VCC，其电压电平变为-i·VCC，在电荷转送段XFNi中，MOS晶体管NQa变为非导通状态。
以下，控制信号CP从接地电压GND电平上升到电源电压VCC电平，电荷转送段XFNi的输入节点NDIi的电压电平上升，与此对应电荷转送段XFNi-1的内部节点NDAi-1也对应于节点NDIi的电压电平，经由MOS晶体管NQb上升，被设定在电压-(i-1)·VCC电平。
根据控制信号CP，同样，在电荷转送段XFNi+1中也是内部节点NDAi+1的电压电平降低，在其输出节点ODi+1的电压电平降低时，可靠地把对应的MOS晶体管NQa设定为非导通状态。
控制信号P如果在经过规定时间后从电源电压VCC降低到接地电压GND电平，则在电荷转送段XFNi+1中，对其输入节点NDIi+1进行电容元件的供给泵动作，其电压电平从-i·VCC降低到-(i+1)·VVC。该电压下降经由MOS晶体管NQb传递到电荷转送段XFNi的内部节点NDAi，其MOS晶体管NQb被可靠地设定为非导通状态。
以下，进一步在经过规定时间后，控制信号CTF在规定期间成为电源电压VCC，在电荷转送段XFNi-1以及XFNi+1中，内部节点NDAi-1以及NDAi+1的电压电平只上升电压VCC，对应的MOS晶体管NQa导通，进行电荷的转送。
这时，在电荷转送段XFNi中，因为内部节点NDAi的电压电平和电荷转送段XFNi+1的输入节点NDIi+1，即电荷转送段XFNi的输出节点的ODi的电压电平相等，所以MOS晶体管NQa维持非导通状态，防止在该电荷转送段XFNi中的电流的逆流。
因而，串联连接该电荷转送段XFN1至NFNn，根据在这些电荷转送段中被相位控制的控制信号交替进行其输入节点的预充电和内部节点的充电，可靠地防止电流的逆流，可以降低每个电压VCC的产生电压。当设置n个电荷转送段XFN1到XFNn时，在输出节点FOD中生成电压-n·VCC。由此，可以产生所希望的电压电平的负电压，即使在低电源电压下，也可以以低消耗电力稳定地发生所需要的电压电平。
图12是概略展示在图10A以及10B所示的电压发生电路中使用的控制信号的电路构成的图。该图12所示的控制信号发生电路，除了图6所示的控制信号发生电路的构成外，还进一步设置接收延迟电路30d的输出信号4和倒相器32b的输出信号生成控制信号CTF的AND电路45。该图12所示的控制信号发生电路的另一构成和图6所示的控制信号发生电路的构成相同，在对应的部分上标注同一参照号码，并省略其详细说明。
在图12所示的控制信号发生电路的构成中，AND电路45在延迟电路30d的输出信号4是高电平，并且倒相器32b的输出信号是高电平时，控制信号CTF为高电平。因而，如图13所示，在延迟电路30c的输出信号3是低电平并且延迟电路30d的输出信号4是高电平时，控制信号CTF是高电平。从与图6所示的电路相同的部分输出其他的控制信号P、CP、CT具有相同的时间关系。通过利用该图12所示的控制电路，可以正确地在各电荷转送段中向输入节点提供负电荷，在完成了电荷转送准备时，付与电荷转送用的控制信号，可以把电荷转送到输出节点，还可以防止电流的逆流。
如上所述，如果采用本发明的实施例5，则串联连接多个电荷转送段，对各电荷转送段交替执行电荷转送以及输入节点的预充电，可以以低消耗电流生成低的负电压。
[实施例6]
图14是展示采用本发明的实施例6的电压发生电路的构成的图。该图14所示的电压发生电路，除了图3所示的电压发生电路的构成外，还包含：根据控制信号PZ以及CTFZ，把输出节点OD11的电荷传递到最终输出节点FOD的电压驱动段50。
该电压驱动段50包含：针对内部输出节点OD11，根据控制信号PZ进行供给泵动作的电容元件CC；根据控制信号CTFZ把该电容元件CC的充电电荷传递到最终输出节点FOD的电荷转送段XFP。
电荷转送段XFP包含：连接在内部输出节点OD11和最终输出节点FOD之间并且其栅极与内部节点NDB连接的P通道MOS晶体管PQa；连接在内部节点NDB和最终输出节点FOD之间并且其栅极与内部节点OD11连接的P通道MOS晶体管PQb；连接在接收控制信号CTFZ的控制信号输入节点S52和内部节点NDB之间的电容元件Cb。该电荷转送段XFP的输入节点PDI与内部输出节点OD11连接，其输出节点PDO与最终输出节点FOD连接。
该图14所示的电压发生电路的产生输出节点OD11前段的电压2·VCC的电路由产生电压升压用的电荷的部分、转送该升压用的电荷的部分构成，这些电荷发生单元以及电荷转送单元的构成和图3所示的电路相同，在对应的部分上标注同一参照符号，省略其详细说明。
图15是展示图14所示的电压发生电路的稳定状态时的动作的信号波形图。以下，参照图15说明该图14所示的电压发生电路的稳定状态时的动作。
图14所示的电压发生电路与改变了图8所示的电压发生电路的晶体管的导电型以及控制信号的极性以及电压极性后的电路相同。在该图14所示的电压发生电路中，节点ND12的电荷供给泵动作和图3所示的电路基本相同，根据控制信号CPZ通过电容元件C12，节点ND12在电源电压VCC和高电压2·VCC之间变化。内部输出节点OD11通过电容元件CC的供给泵动作，依照控制信号PZ其电压电平变化。因而，内部输出节点OD11在电压2·VCC和电压3·VCC之间变化。因为其内部输出节点OD11的电压电平变化到3·VCC，所以内部节点ND13的电压电平也在电源电压VCC、高电压2·VCC以及3·VCC之间变化。
在时刻t11，如果控制信号PZ从电源电压VCC降低到接地电压GND，则通过电容元件CC的供给泵动作，输出节点OD11被设定在电压2·VCC电平。这时，节点ND12是电源电压VCC电平，因为MOS晶体管PQ12处于导通状态，所以节点ND13的电压电平也和内部输出节点OD11一样，成为电压2·VCC电平。因而，对于MOS晶体管PQ1，栅极以及源极变为同电位，处于非导通状态。
在时刻t12，如果控制信号CPZ上升到电源电压VCC，则节点ND12的电压电平变为高电压2·VCC电平。由此，MOS晶体管PQ12变为非导通状态。这时，MOS晶体管PQ11也是栅极、漏极以及源极全部是同电压电平，维持非导通状态。
在电压驱动段50中，控制信号CTFZ的电压电平是电源电压VCC电平，节点NDB是3·VCC电平，MOS晶体管PQa处于非导通状态。MOS晶体管PQb虽然内部输出节点OD11是电压2·VCC电平，维持非导通状态，但节点NDB以及最终输出节点FOD是同一电压电平，没有电流经过MOS晶体管PQa流动。
在时刻t13，如果控制信号CTZ从电源电压VCC降低到接地电压GND电平，则节点ND13的电压电平从电压2·VCC降低到电源电压VCC电平。因而，MOS晶体管PQ11导通，在内部输出节点OD11和内部节点ND12之间转送电荷。在内部节点ND12和输出节点OD11的电压电平相等时该电荷转送动作结束。
另外，在电荷转送时，MOS晶体管PQ12因为栅极以及源极被设定在同一电压电平所以维持非导通状态。另外，在该电荷转送时，节点NDB的电压电平是3·VCC，内部输出节点OD11的电压是2·VCC，电荷转送用的P通道MOS晶体管PQa维持非导通状态。
在时刻t14，控制信号CPZ从接地电压上升到电源电压VCC电平，因而节点ND13的电压电平从电源电压VCC上升到高电压2·VCC，MOS晶体管PQ11变为非导通状态。这时，对于MOS晶体管PQ12，节点ND12的电压电平是2·VCC，由于其阈值电压，维持非导通状态。
在时刻t15，如果控制信号CPZ从电源电压VCC降低到接地电压GND，则由于电容元件C12的供给泵动作节点ND12的电压电平从高电压2·VCC降低到电源电压VCC电平。节点ND12的电压电平降低到电源电压VCC电平，如果P通道MOS晶体管PQ12导通，则即使节点ND13以及内部输出节点OD11电连接，其电压电平也相等是2·VCC电平，在稳定状态时没有电流流动。对于MOS晶体管PQ11，栅极以及源极变为同一电位，维持非导通状态。
在时刻t16，使控制信号PZ从接地电压GND上升到电源电压VCC电平，使节点ND11上升到电源电压VCC电平，把节点ND12可靠地预充电至电源电压VCC电平。
由于控制信号PZ的上升，电容元件CC进行供给泵动作，使输出节点OD11从电压2·VCC上升到电压3·VCC电平。如果该输出节点OD11的电压电平上升到3·VCC电平，则节点ND12的电压电平是电源电压VCC电平，MOS晶体管PQ12导通，节点ND13也上升到电压3-VCC电平，MOS晶体管PQ11维持非导通状态。
在时刻t17，如果使控制信号CTFZ从电源电压VCC降低到接地电压GND电平，则由于电容元件Cb的供给泵动作，节点NDb的电压电平从电压3-VCC降低到电压2·VCC电平，MOS晶体管PQa导通，从输出节点OD11向最终输出节点FOD转送电荷，使该最终输出节点FOD的电压电平可靠地维持在3·VCC电平。在该电荷转送动作时，节点NDB是电压2·VCC电平，另外，输出节点OD11以及最终输出节点FOD是同一电压电平，因为与节点NDB相比电压电平高，所以MOS晶体管PQb维持非导通状态。
在时刻t18，如果使控制信号CTFZ再次从接地电压GND上升到电源电压VCC电平，则由于电容元件Cb的供给泵动作节点NDB的电压电平上升，变为电压3·VCC，MOS晶体管PQa变为非导通状态。
在时刻t19，如果控制信号PZ从电源电压VCC降低到接地电压GND电平，则输出节点OD11的电压电平降低，变为2·VCC。这时，因为MOS晶体管PQ12处于导通状态，所以节点ND13的电压电平从3·VCC降低到电压2·VCC电平。以后，重复执行该动作。
因而，设置1段电压驱动段50，在内部节点的预充电动作期间预充电输出节点，通过转送电荷，可以把该输出节点的电压只提高电压VCC，可以在最终输出节点FOD上产生3·VCC的电压。
进而，在上述的说明中，为了简化说明，不说明供给泵动作初期的过渡时的动作。但是，进行和实施例4的产生负电压-2·VCC的电路的情况一样的动作，利用增强型晶体管的阈值电压，防止无效电流的产生，使最终输出电压的电压电平徐徐上升。
进而，当最终输出节点FOD的负荷变化小的情况下，不需要特别设置最终输出节点FOD上的稳定化电容C4。
另外，可以通过反转图12所示的控制信号发生电路的输出信号生成控制信号PZ、CPZ、CTZ以及CTFZ。
因而，和实施例2一样，这些控制信号PZ、CPZ、CTZ以及CTFZ不需要在接地电压GND和电源电压VCC之间变化，只要满足构成要素的MOS晶体管的通/断条件，也可以置换为在所希望的电压间变化的信号。
如上所述，如果采用本发明的实施例6，则在发生电压2·VCC的电路的输出节点上设置供给泵用的电容元件，进而设置1段电荷转送段，通过电容元件以及输出节点电位检测用的MOS晶体管控制其电荷转送段的电荷转送晶体管PQa的导通/非导通，不会产生不需要的电荷流动，可以有效地使用电荷，产生高电压3·VCC。
[实施例7]
图16是概略展示本发明的实施例7的电压发生电路的构成的图。在图16中，在内部节点ND12和最终输出节点FOD之间，串联连接电荷转送段XFP1至XFPn。这些电荷转送段XFP1到XFPn分别具有和图14所示的电荷转送段XFP相同的构成。
与这些电荷转送段XFP2到XFPn的输入节点ODP1到ODPn-1分别对应地配置电容元件CC1至CCn-1。向这些电容元件CC1至CCn-1经由控制信号输入节点S11以及S12交替付与控制信号PZ以及CPZ。对于电荷转送段XFP1至XFPn各自也分别经由控制信号输入节点S13以及S52交替付与控制信号CTZ以及CTFZ。因而，对于奇数段的电荷转送段XFP1、XFP3、…，经由控制信号输入节点S13付与控制信号CTZ进行电荷转送，对偶数段的电荷转送段XFP2、…，经由控制信号输入节点S52付与控制信号CTFZ控制电荷转送。
电荷转送段XFP1到XFPn分别只以电源电压VCC提升被付与的电压。因而，在最终输出节点FOD上生成电压(n+1)·VCC。
为了控制在该节点ND12中的电荷蓄积动作，在交叉联结的N通道MOS晶体管NQ11以及NQ12、节点ND11以及ND12上，设置根据控制信号PZ以及CPZ分别进行供给泵动作的电容元件C11以及C12。对该节点ND12执行供给泵动作的电路部分和前面图3以及图14所示的构成相同。因而，节点ND12在电压VCC和高电压2·VCC之间电压变化。
图17是展示图16所示的电压发生电路的稳定状态时的动作的定时图。以下，参照图17和图14说明图16所示的电压发生电路稳定时的动作。
在图17中，展示电荷转送段XFPi-1、XFPi、XFPi+1的输入节点以及内部节点的电压波形。向电荷转送段XFPi-1以及XFPi+1付与控制信号CTF，向电荷转送段XFPi付与控制信号CT。各电荷转送段XFPj的输入节点NDIj与前段的电荷转送段XFPj-1的内部输出节点ODPj-1连接。在图17中，展示与输入节点NDIi以及NDIi+1对应的内部输出节点ODIi-1以及ODIi。在以下的说明中，参照图14说明各电荷转送段的输入节点的电位。
如果控制信号PZ降低到接地电压GND电平，则电荷转送段XFPi-1的输入节点NDIi-1从电压i·VCC降低到电压(i-1)·VCC。同样，在电荷转送段XFPi+1中，其输入节点NDIi+1的电压也从电压(i+2)·VCC降低到电压(i+1)·VCC。在这些电荷转送段XFPi-1以及XFPi+1中，内部节点NDBi-1以及NDBi+1的电压电平被设定在MOS晶体管PQb处于导通状态以及与下段的电荷转送栅极XFPi以及XFPi+2的电压电平相应的电压电平上。
另一方面，在电荷转送段XFPi中，如果下段的电荷转送段XFPi+1的输入节点NDIi+1的电压电平降低到(i+1)·VCC，因为MOS晶体管PQd处于导通状态，所以其输出节点NDBi的电压电平从(i+2)·VCC降低到电压(i+1)·VCC。
如果控制信号CPZ从接地电压GND上升到电源电压VCC电平，则在电荷转送段XFPi中，其输入节点NDIi的电压电平通过对应的电容元件CCi的供给泵动作，从电压i·VCC上升到电压(i+1)·VCC。因为由于该节点NDIi的电压上升，电荷转送段XFPi-1中的MOS晶体管PQb处于导通状态，所以节点NDBi-1的电压电平上升到(i+1)·VCC，对应的MOS晶体管PQa维持非导通状态。
同样，在电荷转送段XFPi+1中，其内部节点NDBi+1的电压电平也上升到电压(i+3)·VCC，对应的P通道MOS晶体管Pqa维持非导通状态。
如果控制信号CTZ从电源电压VCC降低到接地电压GND，则在电荷转送段XFPi中，内部节点NDBi变为电压i·VCC，MOS晶体管PQa导通，其内部节点NDIi的电压(i+1)·VCC被传递到下段的电荷转送段XFPi+1的输入节点NDIi+1。在该电荷转送时，在电荷转送段XFPi-1以及XFPi+1中，因为MOS晶体管PQa处于非导通状态，所以可以防止电荷的逆流。
如果控制信号CPZ上升到电源电压VCC电平，则在电荷转送段XFPi中，内部节点NDBi的电压电平从i·VCC上升到电压(i+1)·VCC，对应的P通道MOS晶体管PQa的栅极电位大于等于源极电位，该MOS晶体管PQa处于非导通状态。
以下，如果控制信号PZ从接地电压GND上升到电源电压VCC，则在电荷转送段XFPi-1以及XFPi+1各自中，由于对应的电容元件CCi-1以及CCi+1引起的供给泵动作，各自的输入节点的电压电平只上升电压VCC。即，电荷转送段XFPi-1的输入节点NDIi-1的电压电平变为i·VCC，另一方面，电荷转送段XFPi+1的输入节点NDIi+1的电压电平变为(i+2)·VCC。
在该状态下，在电荷转送段XFPi中，MOS晶体管PQb因为其栅极电位比源极电位还低，所以变为导通状态，内部节点NDBi上升到和电荷转送段XFPi+1的输入节点NDIi+1同样的电压(i+2)VCC，MOS晶体管PQa维持在非导通状态，防止电荷逆流。
在该状态下，通过使控制信号CTFZ从电源电压VCC降低到接地电压GND，在电荷转送段XFPi-1以及XFPi+1中内部节点NDBi-1以及NDBi+1的电压电平只降低电压VCC，对应的MOS晶体管PQa导通，进行从输入节点NDIi-1向输出节点ODPi-1(NDIi)的电荷转送。同样，在电荷转送段XFPi+1中，也是从输入节点NDIi+1向其输出节点进行电荷供给。
以后通过重复其动作，在各电荷转送段XFP1-XFPn中交替进行供给泵动作，进行电压VCC的升压动作，可以在最终输出节点FOD中生成电压(n+1)VCC。
进而，即使在该高电压发生电路中，在其供给泵动作开始的初始时也和实施例6的情况一样，利用MOS晶体管的阈值电压进行非导通状态的设定，在防止无效电流的发生的同时，各节点的电位徐徐上升达到最终的稳定电压电平。
进而，在本实施例7中，控制信号PZ、CPZ、CTZ以及CTFZ的高电平电压以及低电平电压也可以相互不相等。
如上所述，如果采用本发明的实施例7，则串联连接多个电荷转送段，利用电容元件进行各电荷转送段的输入节点的供给泵动作，交替进行电荷转送动作，可以以低消耗电流生成所希望的电平的内部电压。
进而，可以通过全部反转图12所示的控制信号发生电路的输出信号生成控制信号PZ、CPZ、CTZ以及CTFZ。
[实施例8]
图18是展示本发明的实施例8的电压发生电路的构成的图。图18所示的电压发生电路和图1所示的电压发生电路在以下方面构成不同。即，代替交叉联结的P通道MOS晶体管PQ1以及PQ2，使用构成电荷转送段的N通道MOS晶体管NQQ1以及NQQ2。N通道MOS晶体管NQQ1连接在预充电电压供给节点NDD2和内部节点ND2之间并且其栅极(控制电极)与内部节点(第1内部节点)NDD1连接。该预充电电压供给节点NDD2与提供作为基准电压的接地电压GND的接地节点GG连接。
N通道MOS晶体管NQQ2连接在内部节点NDD1以及ND2之间并且其栅极与接收控制信号P的控制信号输入节点S1联结。内部节点NDD1经由电容元件CQ1与接收控制CTF的输入节点S32联结。
设置在内部节点ND2和输出节点OD1之间的电荷转送段的构成和图1所示的构成相同，在对应的部分上标注同一参照号码，省略其详细说明。
另外，控制信号CTF、P、CP以及CT在接地电压GND和电源电压VCC之间变化，由图12所示的控制电路生成这些控制信号。
MOS晶体管NQQ1以及NQQ2各自构成第1以及第2晶体管，电容元件CQ1构成第1电容元件。控制信号CTF相当于第1控制信号，控制信号P相当于第2控制信号。MOS晶体管NQ1以及NQ2各自构成第3以及第4晶体管，电容元件C2以及C3各自构成第2以及第3电容元件。控制信号CP以及CT各自相当于第3以及第4控制信号。另外，MOS晶体管全部是增强型。
图19是展示图18所示的电压发生电路动作的信号波形图。另外，参照图19，说明图18所示的电压发生电路的动作。在此，在图19中，展示在输出节点OD1中生成负电压-VCC时的信号波形。
在时刻t0，控制信号P、CT以及CTF全部是低电平，控制信号CP是高电平。在该状态下，内部节点ND2通过接收控制信号CP的电容元件C2的供给泵动作，成为接地电压GND电平。内部节点ND3通过电容元件C3的供给泵动作，成为负电压-VCC电平。在该稳定状态中，当内部节点ND2是接地电压GND电平时，MOS晶体管NQ2导通(输出节点OD1的电压电平是负电压-VCC电平)，内部节点ND3被设定为和输出节点OD1同一电压电平。
内部节点NDD1还通过电容元件CQ1的供给泵动作，成为接地电压GND电平。控制信号P是接地电压电平的低电平，MOS晶体管NQQ2处于非导通状态。
在时刻t1，控制信号P上升到电源电压VCC电平的高电平。响应该控制信号P的上升，MOS晶体管NQQ2导通，内部节点NDD1以及ND2电联结，被设定在同一电压电平(被设定在接地电压电平)。
在时刻t2，控制信号P处于高电平状态，控制信号CP下降到低电平(接地电压GND电平)，响应该控制信号CP的下降，通过电容元件C2的供给泵动作，节点ND2的电压电平下降。因为MOS晶体管NQQ2是导通状态，所以通过该电容元件C2的供给泵动作，节点NDD1以及ND2的电压电平都从接地电压降低到负电压-VCC电平。通过把电容元件C2的电容值设置为比电容元件CQ1的电容值还大很多，可以把内部节点NDD1以及ND2都从接地电压GND电平降低到负电压-VCC电平。
如果内部节点ND2的电压电平降低到负电压-VCC，则输出电荷转送段MOS晶体管NQ2变为非导通状态，内部节点ND3和输出节点OD1分离，内部节点ND3变为浮动状态。
在该状态下，在时刻t3，把控制信号CT从接地电压GND电平向电源电压VCC电平提高。响应于该控制信号CT的上升，通过电容元件C3的供给泵动作，节点ND3的电压电平从负电压-VCC上升到接地电压GND电平，MOS晶体管NQ1导通，内部节点ND2和输出节点OD1电气联结。输出节点OD1的电压电平，当比内部节点ND2的电压电平还高的情况下，正电荷从输出节点OD1向内部节点ND2移动，输出节点OD1的电压电平下降。
内部节点ND3的电压电平是接地电压GND电平，在稳定状态时，MOS晶体管NQ1的栅源之间电压是电源电压VCC电平，不受MOS晶体管NQ1的阈值电压的影响，可以在内部节点ND2以及输出节点OD1之间使电荷移动。
MOS晶体管NQ1导通，当在内部节点ND2和输出节点OD1之间电荷移动的情况下，MOS晶体管NQ2的栅极以及源极为同一电位电平。MOS晶体管NQ2是增强型晶体管，在该状态下，通过其阈值电压，维持非导通状态。
在时刻t4，如果使控制信号CT从高电平下降到低电平，则通过电容元件C3的供给泵动作，内部节点ND3的电压电平再次降低到负电压-VCC电平，MOS晶体管NQ1变为非导通状态。
在该内部节点ND2和输出节点OD1之间的电荷移动时，MOS晶体管NQQ2是导通状态，内部节点NDD1以及ND2电气联结，可以从内部节点NDD1向该内部节点ND2提供负电荷，可以高效率转送电荷。这时，对于MOS晶体管NQQ1，内部节点NDD1的电位和内部节点ND2的电位相同，栅源间电压是阈值电压以下，维持非导通状态。
在时刻t5，使控制信号CP从接地电压GND电平的低电平上升到电源电压VCC电平的高电平。响应该控制信号CP的上升，通过电容元件C2的供给泵动作，内部节点ND2的电位从负电压-VCC电平上升。这时，控制信号P是电源电压VCC，因为MOS晶体管NQQ2维持导通状态，所以内部节点NDD1以及ND2的电位电平都上升到接地电压GND电平。
在时刻t6，使控制信号P下降到低电平，如果把MOS晶体管NQQ2设定为非导通状态，则内部节点ND2以及NDD1电分离。
在时刻t7，如果使控制信号CTF上升到高电平，则通过电容元件CQ1的供给泵动作，内部节点NDD1的电压电平从接地电压GND电平上升到电源电压VCC电平(MOS晶体管NQQ2处于非导通状态)。随着该内部节点NDD1的电位电平上升，MOS晶体管NQQ1导通，内部节点ND2被预充电到接地电压GND电平。
在时刻t8，如果控制信号CTF下降到低电平，则通过电容元件CC1的供给泵动作，内部节点NDD1的电位再次下降到接地电压GND电平，MOS晶体管NQQ1变为非导通状态(节点ND2是接地电压电平)。
以后，通过重复从时刻t0至t8的动作，在输出节点OD1中，对应内部节点ND2的电位振幅生成负电压-VCC。由于稳定化电容元件4的作用，该输出节点OD1的负电压-VCC维持稳定。
在直至输出节点OD1的电压电平稳定化前的过渡状态中，随着从时刻t7到时刻t8间的控制信号CTF的高电平，节点NDD1变为电源电压VCC电平，MOS晶体管NQQ1导通，内部节点ND2与接地节点联结，被设定在接地电压电平。在把MOS晶体管NQQ1设置为非导通状态后，由于控制信号CP从高电平降低到低电平，内部节点ND2变为负电压-VCC电平，在MOS晶体管NQ1导通时，从输出节点OD1向内部节点ND2流入正电荷(从内部节点ND2向输出节点OD1流出负电荷)，输出节点OD1的电压电平徐徐降低。
在该过渡状态的电荷移动时，内部节点ND2的电压电平也是负电压-VCC电平，对于MOS晶体管NQ2，其栅极电位在源极以及漏极电压以下，维持非导通状态，在该状态下，可以根据控制信号CT把MOS晶体管NQ1维持在导通状态。因而，即使在过渡状态时，也可以可靠地向输出节点OD1提供负电荷使其电位电平徐徐降低。
在该图18所示的电压发生电路构成中，只使用N通道MOS晶体管。因而，不需要用于分离P通道MOS晶体管和N通道MOS晶体管的区域，降低了电路占有面积。另外，因为不需要形成P通道MOS晶体管的工序，所以可以降低制造工序数，因而可以降低制造成本。
另外，分别用控制信号CT、CP、CTF以及P各自控制MOS晶体管NQ1、NQ2、NQQ1以及NQQ2的栅极电位。但是，通过适宜地设定这些控制信号的时刻，可以在切断无效电荷流动路径后转送电荷，可以防止无效电荷流动，高效率地把负电荷转送到输出节点OD1生成负电压-VCC。
另外，在图18所示的构成中，也和前面的图1所示的实施例1的构成的情况一样，通过把作为联结控制信号CT、CP、P以及CTF的振幅以及付与MOS晶体管NQQ1的预充电电压供给节点的接地节点OGG的电压电平设定为适宜值，可以把从该输出节点OD1生成的电压设定为所希望的电压电平。
如上所述，如果采用本发明的实施例8，则串联连接电荷转送段，交替执行这些电荷转送段的电荷转送，并且交替执行这些电荷转送段连接的内部节点的预充电以及电荷蓄积，可以高效率地利用电荷生成所希望的电压电平的负电压。另外，用同一导电型的MOS晶体管构成电路，不需要用于分离P以及NMOS晶体管的区域，可以降低制造工序数，降低制造成本。
[实施例9]
图20是展示采用本发明的实施例9的电压发生电路的构成的图。图20所示的电压发生电路和图3所示的电压发生电路在以下方面构成不同。即，代替图3所示的交叉联结的N通道MOS晶体管NQ11以及NQ12，使用P通道MOS晶体管PQQ1以及PQQ2。P通道MOS晶体管PQQ1连接在预充电电压供给节点NDD12和内部节点ND12之间并且其栅极与内部节点NDD13连接。
预充电电压供给节点NDD12与提供电源电压VCC的电源节点PW连接，提供用于把内部节点ND12预充电至电源电压VCC的电荷。内部节点NDD13经由电容元件CQ13与接收控制信号CTFZ的输入节点52连接。在输出节点OD11上，生成高电压2VCC(＝2·VCC)。
P通道MOS晶体管PQQ2连接在内部节点ND12和内部节点NDD13之间并且其栅极与接收控制信号PZ的输入节点S11连接。
在内部节点ND12和输出节点OD11之间转送电荷的电荷转送段的构成和图3所示的构成相同，在对应的部分上标注相同的参照符号，省略其详细说明。
该内部节点ND12经由电容元件C12与接收控制信号CPZ的输入节点S12联结。
通过用倒相器反转控制信号发生电路输出的控制信号P、CP、CT以及CTF生成这些控制信号PZ、CPZ、CTZ以及CTFZ。
在该图20所示的构成中，MOS晶体管PQQ1以及PQQ2分别与第1以及第2晶体管对应，MOS晶体管PQ11以及PQ12分别与第3以及第4晶体管对应。控制信号CTFZ、PZ、CPZ以及CTZ分别相当于第1、第2、第3以及第4控制信号。另外，电容元件、CQ13、C12以及C13分别与第1、第2以及第3电容元件对应。
图21是展示图20所示的电压发生电路的动作的信号波形图。图20所示的电压发生电路在输出节点OD11上，以付与电源节点PW的电压VCC为基准来产生2VCC电压。因而，可以通过反转图18所示的电压发生电路的信号以及节点的电压极性，把电源电压VCC作为基准测定各内部节点的电压而得到该图20所示的电压发生电路的动作波形。因而，以下参照图21简单说明图20所示的电压发生电路的动作。
在时刻t0，控制信号PZ、CTZ以及CTFZ是电源电压VCC电平的高电平，控制信号CPZ是接地电压GND电平的低电平。在该状态中，节点ND12是电源电压VCC电平，另外节点NDD13是电源电压VCC电平。MOS晶体管PQQ2是非导通状态，另外，MOS晶体管PQQ1也处于非导通状态。节点ND13通过电容元件C13的供给泵动作，和前面的实施例2一样，是高电压2VCC电平，MOS晶体管PQ11处于非导通状态。另一方面，MOS晶体管PQ12处于导通状态，内部节点ND13和输出节点OD11电联结。
在时刻t1，控制信号PZ从高电平(电源电压VCC电平)下降到低电平(接地电压GND电平)，MOS晶体管PQQ2变为导通状态，把内部节点NDD13与内部节点ND12电联结。对于MOS晶体管PQQ1，栅极、源极以及漏极电压等全部相同，维持非导通状态。
在时刻t2，控制信号CPZ从低电平上升到高电平。响应该控制信号CPZ的上升，节点ND12的电压电平由于电容元件C12的供给泵动作，只以该控制信号CPZ的振幅VCC从电源电压VCC电平上升到高电压2VCC电平。这时，因为MOS晶体管PQQ2处于导通状态，所以节点NDD13的电压电平上升到高电压2VCC。由于使电容元件C12的电容值比电容元件CQ13的电容值大很多，所以在节点NDD12的充电动作时，同样可以把节点NDD13充电至高电压2·VCC电平。通过该节点NDD13的电位电平的上升，MOS晶体管PQQ1处于非导通状态。
另外，随着内部节点ND12的电位电平的上升，MOS晶体管PQ12变为非导通状态(输出节点OD11的电位电平是2VCC)，内部节点ND13从输出节点OD11分离。
在时刻t3，控制信号CTZ从高电平下降到低电平，由于电容元件C13的供给泵动作，内部节点ND13的电位电平从高电压2VCC降低到电源电压VCC。如果该内部节点ND13的电位降低到电源电压VCC电平，则MOS晶体管PQ11导通，在内部节点ND12和输出节点OD11之间电荷移动。因为MOS晶体管PQ11的阈值电压的绝对值也比电源电压VCC充分小，所以不会受MOS晶体管PQ11的阈值电压的影响，可以在内部节点ND12和输出节点OD11之间转送电荷。当输出节点OD11的电压电平比2VCC还低的情况下，从内部节点ND12向输出节点OD11转送正电荷，输出节点OD11的电压电平上升。
在时刻t4，控制信号CTZ从低电平上升到高电平，内部节点ND13的电位电平再次通过电容元件C13的供给泵动作上升到高电压2VCC电平。因而，MOS晶体管PQ11变为非导通状态，电荷转送动作期间结束。这时，内部节点ND12的电位电平比内部节点ND13的电位电平还低，即使MOS晶体管PQ12变为导通状态，也从内部节点ND13向输出节点OD11经由MOS晶体管PQ12传递正电荷。因而，因为输出节点OD11的电荷上升，所以可以有效地利用流出电荷，没有任何无效电流流动。这和实施例2的情况一样。
在时刻t5，控制信号CPZ从高电平降低到低电平，因而，通过电容元件C12的供给泵动作，内部节点ND12的电压电平从高电位2VCC降低到电源电压VCC电平。如果内部节点ND12变为电源电压VCC电平，则MOS晶体管PQ12变为导通状态，节点ND13和输出节点OD11变为同一电位，MOS晶体管PQ11变为非导通状态，内部节点ND13和输出节点OD11分离(输出节点OD11的电压电平比电源电压VCC还高的情况)。
另外，因为MOS晶体管PQQ2处于导通状态，所以随着内部节点ND12的电位变化，内部节点NDD13的电压电平从正高电压2VCC降低到电源电压VCC电平。在该状态下，增强型的MOS晶体管PQQ1的栅极以及源极电位相同，因为维持非导通状态，所以从内部节点ND12向电源节点PW没有电流流过。
在时刻t6，如果控制信号PZ从低电平上升到高电平，则对于MOS晶体管PQQ2，因为栅极和源极电位相等，所以变为非导通状态，内部节点NDD13和内部节点12电气分离。
在时刻t7，如果控制信号CTFZ从高电平降低到低电平，则由于电容元件CQ13的供给泵动作，内部节点NDD13的电压电平从电源电压VCC降低到接地电压GND电平，MOS晶体管PQQ1导通，内部节点ND12与电源节点PW连接，内部节点ND12被预充电到电源电压VCC电平。
在时刻t8，控制信号CTFZ从低电平再次上升到高电平，如果通过电容元件CQ13的供给泵动作，内部节点NDD13的电压电平再次变为电源电压VCC电平，则MOS晶体管PQQ1变为非导通状态，内部节点ND12的预充电动作结束。
以后，通过重复从时刻t0到时刻t8的动作，可以在输出节点OD11上生成高电压2VCC。
在输出节点OD11的电压达到高电压2VCC前的过渡状态中，如果从时刻t7到时刻t8期间的控制信号CTFZ下降到低电平(接地电压GND电平)，则MOS晶体管PQQ1导通，内部节点ND12被预充电至电源电压VCC电平。当输出节点OD11的电压电平比电源电压VCC还低的情况下，MOS晶体管PQ12被可靠地维持在截止状态。如果控制信号CPZ上升到电源电压VCC电平，则内部节点ND12的电压电平变为高电压2VCC电平，从而MOS晶体管PQQ1变为非导通状态，切断从内部节点ND12向电源节点PW流动的电流。另外，对于MOS晶体管PQ12，其栅极电位比源极以及漏极电位还高，被可靠地设定在非导通状态。
如果控制信号CTZ降低到低电平，则内部节点ND13的电位电平在过渡动作时，变为电源电压VCC电平以下，对于MOS晶体管PQ11，由于其栅极电位比源极电位还低而导通，从内部节点ND12向输出节点OD11提供正电荷，输出节点OD11的电压电平上升。
在该过渡状态时，节点ND13的电压电平在电源电压VCC和高电压2VCC之间变化。在输出节点OD11的电压达到电源电压以上前，MOS晶体管PQ12维持非导通状态。在该状态下，内部节点ND13的电压电平在电源电压VCC和接地电压GND之间变化，在内部节点ND13根据控制信号CPZ被设定在接地电压电平时，MOS晶体管PQ11导通，向输出节点OD11提供正电荷使其电压电平上升。
如果输出节点OD11的电压电平到达电源电压VCC以上，MOS晶体管PQ12开始导通，则内部节点ND13的电压电平也和输出节点OD11的电压电平一样上升(如果MOS晶体管PQ12开始导通)，内部节点ND13的电压电平也对应于输出节点OD11的电压电平上升。这种情况下，使内部节点ND13的电位电平上升，为了根据控制信号CTZ以及CPZ把MOS晶体管PQ12以及PQ11设定为导通/非导通状态而使用从输出节点OD11流向内部节点ND13的电荷，没有任何无用电流流过。
因而，即使在该图20所示的电压发生电路中，也和实施例8一样，不会产生任何无效电流可以高效率地转送电荷，在输出节点OD11上生成高电压2VCC。
另外，在图20所示的电压发生电路中，只使用P通道MOS晶体管。因而，和实施例8一样，不需要制造P通道MOS晶体管以及N通道MOS晶体管两者，可以降低电路占有面积以及制造工序数，相应地可以降低制造成本。
另外，在本实施例9中，控制信号PZ、CPZ、CTZ以及CTFZ的振幅也是电源电压VCC电平，把电源电压VCC作为基准电压，只以该振幅生成高的高电压VCC。但是，付与该电源节点(预充电电压提供节点)的电压是和电源电压VCC不同的电压电平，另外在控制信号PZ、CPZ、CTZ以及CTFZ的振幅和电源电压VCC不同的情况下，以提供给该基准预充电电压提供节点(电源节点PW)的电压为基准，在输出节点OD11上生成控制信号CPZ的振幅的高电压。
如上所述，如果采用本发明的实施例9，则利用PMOS晶体管，在此控制栅极电压进行电荷的蓄积以及转送，不产生无效电流就可以生成所希望的电压电平的正的高电压。
[实施例10]
图22是展示采用本发明的实施例10的电压发生电路的构成的图。对于该图22所示的电压发生电路，预充电电压提供节点NDD2与接收控制信号P的输入节点S1连接。该图22所示的电压发生电路的另一构成和图18所示的电压发生电路的构成相同，在对应的部分上标注同一参照号码，省略其详细说明。
MOS晶体管NQQ1是为了根据控制信号CTF可靠地把内部节点ND2预充电至接地电压GND电平而设置的。在控制信号CTF成为高电平(电源电压VCC电平)时，控制信号P是低电平(接地电压GND电平)(参照图19)。因而，在该MOS晶体管NQQ1导通时，可以根据控制信号P把内部节点ND2预充电至接地电压电平。
在控制信号P是高电平(电源电压VCC电平)时，控制信号CTF是低电平(接地电压GND电平)。在该状态下，MOS晶体管NQQ2是导通状态，内部节点NDD1以及ND2电联结，对于MOS晶体管NQQ1，其栅极以及源极电位相等，维持非导通状态。因而，在内部节点ND2的电位电平降低时，可以可靠地防止从该控制信号输入节点S1向内部节点ND2流入电流。
因而，用相对于图18所示的电压发生电路展示的图19的动作波形图付与图22所示的电压发生电路的动作波形。不需要为了产生负电压-VCC而使用接地电压GND，电路构成以及布局简化。只在稳定化电容4中，其另一电极只与接地节点GG联结，该稳定化电容4可以配置在适当的位置上。因而，该电压发生电路不受电源线以及接地线的布线布局的制约，电路配置位置的限制得到缓和，在安装了该电压发生电路的半导体装置中的电压发生电路的配置位置的自由度得到改善。
[实施例11]
图23是展示本发明的实施例11的电压发生电路的构成的图。该图23所示的电压发生电路和图20所示的电压发生电路在以下方面构成不同。即，与P通道MOS晶体管PQQ1联结的预充电电压提供节点NDD12，与接收控制信号PZ的控制信号输入节点S11联结。该图23所示的电压发生电路的另一构成和图20所示的电压发生电路的构成相同，在对应的部分上标注相同的参照号码，省略其详细说明。
为了把内部节点ND12预充电至电源电压VCC电平而设置MOS晶体管PQQ1。在把设定MOS晶体管PQQ1为导通状态的控制信号CTFZ是低电平时，控制信号PZ是电源电压VCC电平的高电平。因而，在该MOS晶体管PQQ1导通时，可以由控制信号PZ把内部节点ND12预充电至电源电压VCC电平。因而，由图21所示的动作波形付与该图23所示的电压发生电路的动作波形，可以实现和图20所示的电压发生电路相同的动作。
在控制信号PZ是低电平时，控制信号CTFZ是高电平，通过MOS晶体管PQQ2的作用，内部节点NDD13以及ND12电联结。因而MOS晶体管PQQ1因为其栅极以及源极(内部节点ND12)的电位相等，所以维持非导通状态，可以可靠地抑制从内部节点ND12向输入节点S11的电流流动。
因而，使用图23所示的电压发生电路可以和图20所示的电压发生电路一样，生成正的高电压2VCC。
在该图23所示的电压发生电路中，并不为了生成高电压2VCC而使用电源电压VCC。因而，可以简化电路构成，另外也可以简化配线布局。另外，因为在任何电压发生电路中不使用电源电压VCC，所以可以不受电源电压VCC的布线布局的影响而配置电压发生电路(作为半导体集成电路的内部电路设置的情况)。另外，可以作为1个电路块的微细部分，在系统LSI等的构成中配置该电压发生电路。
如上所述，如果采用本发明的实施例11，则为了内部节点的预充电而利用控制信号，不需要电源，可以简化电路构成。
[实施例12]
图24是展示本发明的实施例12的电压发生电路的构成的图。该图24所示的电压发生电路和图10(A)所示的电压发生电路相比，其构成在以下方面不同。即，代替由图10(A)所示的交叉联结的P通道MOS晶体管PQ1、PQ2构成负电荷生成段，而用图18所示的N通道MOS晶体管NQQ1以及NQQ2、电容元件CQ1以及C2构成该负电荷生成段。
和图10(A)所示的构成一样，在内部节点ND2和最终输出节点FOD之间串联连接多段电荷转送段XFN1-XFNn。配置在从该内部节点ND2到最终输出节点FOD之间的构成和图10(A)所示的构成相同，在对应的部分上标注相同的参照符号，省略其详细说明。电荷转送段XFN1-XFNn各自的构成和图10(B)所示的电荷转送段XFN的构成相同。
在该图24所示的电压发生电路中，内部节点ND2的电压电平在接地电压GND和负电压-VCC之间变化，通过电荷转送段XFN1的作用，从内部节点ND2向内部输出节点OD1提供负电荷。在从内部节点ND2向内部输出节点OD1转送该负电荷时，控制信号P是高电平，内部输出节点OD1被预充电至负电压-VCC(稳定动作时)，内部输出节点OD1的电压电平可靠地根据转送控制信号CT被设定在负电压-VCC电平。在电荷转送动作时，MOS晶体管NQ2是非导通状态，内部节点ND3根据控制信号CT成为接地电压电平，MOS晶体管NQ1对应地导通，可以在节点ND2以及OD1之间转送负电压。
如果控制信号CT变为高电平，则内部节点ND2变为接地电压电平，MOS晶体管NQ2导通，内部输出节点OD1和内部节点ND3电连接，MOS晶体管NQ1被可靠地设定为非导通状态。
接着，如果控制信号P从高电平下降到低电平，则内部输出节点OD1的电压电平从负电压-VCC降低到负电压-2VCC。在该状态下，MOS晶体管NQ2处于导通状态，对于MOS晶体管NQ1，其源极以及漏极为同一电位，维持非导通状态。因而，不产生负电荷的逆流。
以后，和前面的图10(A)所示的构成一样，在电荷转送段XFN2-XFNn各自中，产生与控制信号CP以及P的振幅VCC相等的电压下降。因而，电荷转送段XFNn-1的输出节点ODn-1的电位在负电压-(n-1)VCC和负电压-n·VCC之间变化。最终段的电荷转送段XFNn根据控制信号CTF，向最终输出节点OFOD提供电荷。因而，在该最终输出节点FOD上产生和图10(A)所示构成相同的-n·VCC的负电压。
进而，在该图24所示的电压发生电路的构成中，向内部节点ND2设置电容元件C2，在最终输出节点FOD上生成负电压-n·VCC。使用该电容元件C2使内部节点ND2在接地电压GND和负电压-VCC之间变化，由此，在电荷转送段XFN1中，响应控制信号CT，在内部电荷转送用的MOS晶体管(NQ1)导通时，可以可靠地把负电压-VCC转送到内部输出节点OD1。另外，在把内部节点ND2恢复到接地电压GND电平时，在电荷转送段XFN1中，可以把电荷转送用晶体管(NQ1)设定为非导通状态。因而，在电荷转送段XFN1中根据控制信号CT控制电荷转送动作，不会对应地产生无效电流，在电荷转送段XFN1-XFNn的各自中可以产生振幅VCC的电压下降。
有关该图24所示的电压发生电路的动作，可以通过图11所示的信号波形，得到其动作波形。
因而，在图24所示的电压发生电路中全部由N通道MOS晶体管构成电荷转送段XFN1-XFNn，另外，在内部节点ND2中生成基本的负电荷的基本负电荷生成段也由N通道MOS晶体管NQQ1以及NQQ2构成。因而，在该电压发生电路中，各段全部由N通道MOS晶体管构成，以小占有面积并且低消耗电力，生成所希望的电压电平的负电压-n·VCC。
[变更例]
图25是展示本发明的实施例12的变更例的电压发生电路的构成的图。在图25所示的电压发生电路中，和图24所示的电压发生电路在以下方面构成不同。即，N通道MOS晶体管NQQ1的预充电电压提供节点NDD2与接收控制信号P的输入节点S1连接。该图25所示的电压发生电路的其他的构成和图24所示的电压发生电路构成相同，在对应的部分上标注相同的参照号码，省略其详细说明。
在图25所示的电压发生电路的构成中，内部节点ND2的电压电平也在接地电压GND(相当于控制信号P的低电平)和负电压-VCC之间变化。因而，在最终输出节点FOD中，产生负电压-n·VCC。
由图11所示的动作波形图付与图25所示的电压发生电路的动作波形。在图25所示的电压发生电路中，因为不为了产生负电压而使用接地电压GND，所以和前面的实施例10一样，可以简化电路构成，因而可以降低制造成本。
如上所述，如果采用本发明的实施例12，则串联连接多段的电荷转送段，在最终输出节点上生成最终负电压，可以容易地产生所希望的电压电平的负电压。另外，因为由N通道MOS晶体管构成各电荷转送段，所以可以简化电路构成，另外，可以降低电路布局面积，可以降低制造成本。
[实施例13]
图26是展示本发明的实施例13的电压发生电路的构成的图。该图26所示的电压发生电路和图16所示的电压发生电路在以下方面构成不同。即，作为向内部节点ND12提供正电荷的电路，如前面的图20所示，可以使用P通道MOS晶体管PQQ1以及PQQ2和电容元件CQ13以及C12。该MOS晶体管PQQ1的预充电电压供给节点NDD12与电源节点PW联结而接收电源电压VCC。向其内部节点ND12提供正电荷的电路构成和图20所示的构成相同，在对应的部分上标注同一参照号码，省略其详细说明。
另外，和图6所示的电压发生电路的构成相同，在内部节点ND12和最终输出节点FOD之间串联连接n段的电荷转送段XFP1-XFPn。另外，在各电荷转送段XFP1-XFPn-1的内部输出节点ODP1-ODPn-1上，连接电容元件CC1-CCn-1。这些电荷转送段XFP1-XFPn以及电容元件CC1-CCn-1的连接以及动作和图18所示的电压发生电路各自相同，在对应的部分上标注相同参照号码。因而，电荷转送段XFP1-XFPn交替进行内部节点的预充电以及电荷转送动作，另外，电容元件CC1-CCn-1交替执行对应的内部输出节点ODP1-ODPn-1的预充电以及升压。
内部节点ND12和前面的图20所示的电压发生电路的构成一样，在电压VCC以及2VCC之间其电位变化。在由电荷转送段XFP1向内部节点ODP1(OD11)传递高电压2VCC后，根据控制信号PZ，由电容元件CC1，把其内部输出节点ODP1的电压电平进一步只提升电压VCC。因而，由电荷转送段XFP1-XFPn-1在各个输出节点上生成相对于前段的输出节点电压只提升了电压VCC的电压。电荷转送段XFP(n-1)的输出节点的ODPn-1，其电压电平在电压n·VCC和(n+1)·VCC之间变化。因而，由最终段的电荷转送段XFPn在最终输出节点FOD上生成高电压(n+1)VCC。
因而，由图19所示的电压发生电路的动作波形付与图26所示的电压发生电路的动作波形，同样可以生成从电源电压VCC到高电压(n+1)VCC。
通过向其内部节点ND12配置电容元件C12，使内部节点ND12的电位在电源电压VCC和高电压2·VCC之间变化，在电荷转送段XFP1中，在控制信号CPZ变为高电平时，可靠地把转送用的MOS晶体管(PQ11)维持在非导通状态，可靠地防止正电荷逆流，另外，可以根据控制信号CTZ经由电荷转送段XFP1从节点ND12向内部输出节点ODP1转送正电荷。
电荷转送段XFP1-XFPn由P通道MOS晶体管构成，另外，内部节点ND12的正电荷提供段也由P通道MOS晶体管PQQ1以及PQQ2构成，由同一导电型的MOS晶体管构成。因而，可以简化电路构成，生成任意电压电平的正的高电压(n+1)VCC。
[变更例]
图27是展示本发明的实施例13的变更例的电压发生电路的构成的图。图27所示的电压发生电路在以下方面和图26所示的电压发生电路构成不同。即，预充电电压提供节点NDD12与接受控制信号PZ的输入节点S11联结。图27所示的电压发生电路的另一构成和图26所示的电压发生电路的构成相同，在对应的部分上标注同一参照号码，省略其详细说明。
在图27所示的电压发生电路构成中，也同样是在内部节点ND12上生成在电压VCC以及2VCC之间变化的电压。因而，和图26所示的电压发生电路一样，从最终输出节点FOD产生(n+1)VCC的电压电平的正的高电压。
在该图27所示的电压发生电路中，为了产生高电压(n+1)VCC，不使用电源电压VCC。因而，可以简化电路构成。
和图26所示的电压发生电路一样，通过图19的动作波形付与该图27所示的电压发生电路的动作波形。
如上所述，如果采用本发明的实施例13，则在内部节点和最终输出节点之间串联连接多段电荷转送段，交替进行这些电荷转送段的输出节点的预充电以及电荷转送，另外，全部由P通道MOS晶体管构成晶体管元件，可以高效率转送电荷生成正的高电压，另外可以降低电路占有面积以及制造成本。
在一般的LSI(大规模集成电路)中可以作为产生内部电压的电路使用本发明的电压发生电路。另外，一般，可以适用于需要电源电压以及和接地电压不同的电压电平的电压的半导体装置中。另外，也可以作为需要正以及负电压的液晶显示装置的液晶驱动用的电压发生电路利用。通过利用本发明的电压发生电路，可以实现最终产品以及零件的低成本化以及低消耗电力化。
如上所述，如果采用本发明，则通过电容元件的供给泵动作控制晶体管各自的栅极电位产生用于产生内部电压的电荷，分别正确地控制晶体管的导通/非导通来生成用于产生内部电压的电荷，可以抑制无效电流流动，可以高效率使用电荷以低消耗电力生成所希望的电平的内部电压。
虽然详细说明并展示了本发明，但这些只是示例，并不限定于此，可以明确地理解为只由其权利要求限定发明的精神和范围。

Claims (14)

1.一种电压发生电路，其特征在于包括：
连接在施加规定的电压的基准电压节点和第1内部节点之间并且其控制电极与第2内部节点连接的第1导电型的第1晶体管；
连接在上述基准电压节点和上述第2内部节点之间并且其控制电极与上述第1内部节点连接的第1导电型的第2晶体管；
连接在接收预充电用的第1控制信号的第1输入节点和上述第1内部节点之间的第1电容元件；
连接在接收电荷蓄积用的第2控制信号的第2输入节点和上述第2内部节点之间的第2电容元件；
连接在上述第2内部节点和输出节点之间并且其控制电极与第3内部节点连接的第2导电型的第3晶体管；
连接在上述第3内部节点和接收电荷转送用的第3控制信号的第3输入节点之间的第3电容元件；以及
连接在上述输出节点和上述第3内部节点之间并且其控制电极与上述第2内部节点连接的第2导电型的第4晶体管。
2.根据权利要求1所述的电压发生电路，其特征在于：
进一步包括连接在上述输出节点和最终输出节点之间并在上述最终输出节点上产生最终电压的至少1段的电压驱动段，
上述电压驱动段包含：
连接在该电压驱动段的输入节点和该电压驱动段的输出节点之间并且其控制电极与第4内部节点连接的第2导电型的第5晶体管；
与上述电压驱动段的输入节点联结的第4电容元件，在配置了多段的上述电压驱动段时，在该连接序列中向上述第4电容元件交替付与上述第1以及第2控制信号，
连接在上述第4内部节点和上述电压驱动段的输出节点之间并且其控制电极与上述电压驱动段输入节点连接的第2导电型的第6晶体管；
与上述第4内部节点联结的第5电容元件，当排列了多段的上述电压驱动段时，在该连接序列中向上述第5电容元件交替付与第4控制信号和上述第3控制信号。
3.根据权利要求2所述的电压发生电路，其特征在于：
上述第2控制信号在上述第1控制信号从第1逻辑电平迁移到第2逻辑电平后经过规定时间后变为第1逻辑电平，并且在上述第1控制信号从上述第2逻辑电平迁移到上述第1逻辑电平前从上述第1逻辑电平迁移到上述第2逻辑电平，
上述第3控制信号在上述第2控制信号迁移到第1逻辑电平后经过规定时间后从上述第1逻辑电平迁移到上述第2逻辑电平，并且在上述第2控制信号从上述第1逻辑电平迁移到上述第2逻辑电平前从上述第2逻辑电平迁移到上述第1逻辑电平，
上述第4控制信号在上述第1控制信号处于第1逻辑电平并且上述第2控制信号处于第2逻辑电平时，在上述第2控制信号迁移到上述第2逻辑电平后经过规定时间后上述第1控制信号迁移到上述第2逻辑电平前，在规定的时间期间变为第2逻辑电平。
4.根据权利要求2所述的电压发生电路，其特征在于：
上述至少1段的电压驱动段包含多个串联连接的电压驱动段。
5.根据权利要求2所述的电压发生电路，其特征在于：
来自上述最终输出节点的最终电压被付与内部电路，
上述电压发生电路进一步具备与上述最终输出节点连接的电容。
6.根据权利要求1所述的电压发生电路，其特征在于：
产生从上述输出节点付与内部电路的内部电压，
上述电压发生电路进一步具备与上述输出节点连接的电容。
7.一种电压发生电路，其特征在于包括：
连接在提供预充电电压的预充电电压提供节点和第1内部节点之间并且其控制电极与第2内部节点连接的第1晶体管；
连接在接收预充电用的第1控制信号的第1输入节点和上述第2内部节点之间的第1电容元件；
连接在上述第1内部节点和上述第2内部节点之间并且其控制电极与接收电荷蓄积用的第2控制信号的第2输入节点连接的第2晶体管；
连接在上述第1内部节点和输出节点之间并且其控制电极与第3内部节点连接的第3晶体管；
连接在上述输出节点和上述第3内部节点之间并且其控制电极与上述第1内部节点连接的第4晶体管；
连接在接收第2电荷预充电用的第3控制信号的第3输入节点和上述第1内部节点之间的第2电容元件；以及
连接在接收电荷转送用的第4控制信号的第4输入节点和上述第3内部节点之间的第3电容元件。
8.根据权利要求7所述的电压发生电路，其特征在于：
向上述预充电电压提供节点施加规定电压电平的一定电压。
9.根据权利要求7所述的电压发生电路，其特征在于：
向上述预充电电压提供节点施加上述第2控制信号。
10.权利要求7所述的电压发生电路，其特征在于：
在上述第2控制信号是第1逻辑电平时，上述第3控制信号在规定期间成为第2逻辑电平，在上述第3控制信号是第2逻辑电平时，上述第4控制信号在规定期间成为第1逻辑电平，
在上述第2控制信号是第2逻辑电平时，上述第1控制信号成为第1逻辑电平并执行上述第1内部节点的预充电。
11.根据权利要求7所述的电压发生电路，其特征在于：
进一步包含连接在上述输出节点和最终输出节点之间，在上述最终输出节点上产生最终电压的至少1段的电压驱动段，
上述电压驱动段包含：
连接在该电压驱动段的输入节点和该电压驱动段的输出节点之间，并且其控制电极与第4内部节点连接的第5晶体管；
与上述电压驱动段的输入节点联结的第4电容元件；
与上述第4内部节点联结的第5电容元件；
连接在上述第4内部节点和上述电压驱动段的输出节点之间并且其控制电极与上述电压驱动段的输入节点连接的第6晶体管，其中
在串联连接了多段的上述电压驱动段时，在该连接序列中向上述第4电容元件交替付与上述第2控制信号和上述第3控制信号，并且向上述第5电容元件交替施加上述第1控制信号和上述第4控制信号。
12.根据权利要求11所述的电压发生电路，其特征在于：
上述第1控制信号在上述第2控制信号从第1逻辑电平迁移到第2逻辑电平后经过规定时间后变为第1逻辑电平，上述第2控制信号在上述第1控制信号从上述第1逻辑电平迁移到第2逻辑电平后从第2逻辑电平迁移到第1逻辑电平，
上述第3控制信号在上述第2控制信号迁移到第1逻辑电平后在规定期间变为第2逻辑电平，上述第2控制信号在上述第3控制信号迁移到上述第1逻辑电平后变为上述第2逻辑电平，
上述第4控制信号在上述第3控制信号迁移到第2逻辑电平后在规定的期间变为第1逻辑电平，上述第3控制信号在上述第4控制信号迁移到第2逻辑电平后迁移到第1逻辑电平。
13.根据权利要求11所述的电压发生电路，其特征在于：
来自上述最终输出节点的最终电压被付与内部电路，
上述电压发生电路进一步包含与上述最终输出节点连接的电容。
14.根据权利要求7所述的电压发生电路，其特征在于：
产生从上述输出节点付与内部电路的内部电压，
上述电压发生电路进一步包含与上述输出节点连接的电容。
CNB2004100446502A 2003-05-19 2004-05-19 电压发生电路 Expired - Fee Related CN100414644C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003140079 2003-05-19
JP140079/2003 2003-05-19
JP2003419716A JP4393182B2 (ja) 2003-05-19 2003-12-17 電圧発生回路
JP419716/2003 2003-12-17

Publications (2)

Publication Number Publication Date
CN1551236A true CN1551236A (zh) 2004-12-01
CN100414644C CN100414644C (zh) 2008-08-27

Family

ID=33455503

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100446502A Expired - Fee Related CN100414644C (zh) 2003-05-19 2004-05-19 电压发生电路

Country Status (6)

Country Link
US (2) US20040232974A1 (zh)
JP (1) JP4393182B2 (zh)
KR (1) KR100538021B1 (zh)
CN (1) CN100414644C (zh)
DE (1) DE102004024612B4 (zh)
TW (1) TWI240276B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163454A (zh) * 2010-01-20 2011-08-24 三洋电机株式会社 电源电路
CN101625895B (zh) * 2008-07-09 2014-01-01 松下电器产业株式会社 内部电压发生电路
CN109075605A (zh) * 2016-04-27 2018-12-21 东芝三菱电机产业系统株式会社 不间断电源装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100365935C (zh) * 2002-10-24 2008-01-30 松下电器产业株式会社 电压发生电路、电压发生装置、半导体器件及其驱动方法
US7248096B2 (en) * 2004-11-22 2007-07-24 Stmicroelectronics S.R.L. Charge pump circuit with dynamic biasing of pass transistors
US7317347B2 (en) * 2004-11-22 2008-01-08 Stmicroelectronics S.R.L. Charge pump circuit with reuse of accumulated electrical charge
JP4957913B2 (ja) 2005-11-17 2012-06-20 日本電気株式会社 半導体集積回路
US7443202B2 (en) * 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
KR101230313B1 (ko) 2006-07-05 2013-02-06 재단법인서울대학교산학협력재단 레벨 시프터 및 그의 구동 방법
JP4929999B2 (ja) * 2006-11-17 2012-05-09 セイコーエプソン株式会社 昇圧回路、その制御方法および電圧発生回路。
US7446596B1 (en) * 2007-05-25 2008-11-04 Atmel Corporation Low voltage charge pump
JP4969322B2 (ja) * 2007-06-01 2012-07-04 三菱電機株式会社 電圧発生回路およびそれを備える画像表示装置
US7808301B2 (en) * 2007-07-26 2010-10-05 Macronix International Co., Ltd. Multiple-stage charge pump circuit with charge recycle circuit
KR101736453B1 (ko) 2011-01-05 2017-05-16 삼성전자주식회사 플래시 메모리 장치 및 그것의 워드라인 전압 발생 방법
KR101764125B1 (ko) 2010-12-15 2017-08-02 삼성전자주식회사 음의 고전압 발생기 및 음의 고전압 발생기를 포함하는 비휘발성 메모리 장치
US8897073B2 (en) * 2012-09-14 2014-11-25 Freescale Semiconductor, Inc. NVM with charge pump and method therefor
US10672453B2 (en) * 2017-12-22 2020-06-02 Nanya Technology Corporation Voltage system providing pump voltage for memory device and method for operating the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2820331B2 (ja) * 1991-06-21 1998-11-05 シャープ株式会社 チャージポンプ回路
KR950008453B1 (ko) * 1992-03-31 1995-07-31 삼성전자주식회사 내부전원전압 발생회로
JP2755047B2 (ja) * 1992-06-24 1998-05-20 日本電気株式会社 昇圧電位発生回路
DE19601369C1 (de) * 1996-01-16 1997-04-10 Siemens Ag Vorrichtung zur Spannungsvervielfachung, insb. verwendbar zur Erzeugung der Löschspannung für ein EEPROM
EP0855788B1 (en) * 1997-01-23 2005-06-22 STMicroelectronics S.r.l. NMOS negative charge pump
JP3853513B2 (ja) * 1998-04-09 2006-12-06 エルピーダメモリ株式会社 ダイナミック型ｒａｍ
JP3476363B2 (ja) * 1998-06-05 2003-12-10 日本電気株式会社 バンドギャップ型基準電圧発生回路
JP3554497B2 (ja) * 1998-12-08 2004-08-18 シャープ株式会社 チャージポンプ回路
US6208196B1 (en) * 1999-03-02 2001-03-27 Maxim Integrated Products, Inc. Current mode charge pumps
US6501325B1 (en) * 2001-01-18 2002-12-31 Cypress Semiconductor Corp. Low voltage supply higher efficiency cross-coupled high voltage charge pumps
US6661682B2 (en) * 2001-02-16 2003-12-09 Imec (Interuniversitair Microelectronica Centrum) High voltage generating charge pump circuit
TW564434B (en) * 2002-02-22 2003-12-01 Ememory Technology Inc Charge pump circuit without body effects

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101625895B (zh) * 2008-07-09 2014-01-01 松下电器产业株式会社 内部电压发生电路
CN102163454A (zh) * 2010-01-20 2011-08-24 三洋电机株式会社 电源电路
CN102163454B (zh) * 2010-01-20 2015-07-29 三洋电机株式会社 电源电路
CN109075605A (zh) * 2016-04-27 2018-12-21 东芝三菱电机产业系统株式会社 不间断电源装置
CN109075605B (zh) * 2016-04-27 2021-09-03 东芝三菱电机产业系统株式会社 不间断电源装置

Also Published As

Publication number Publication date
US20040232974A1 (en) 2004-11-25
KR100538021B1 (ko) 2005-12-21
TW200426834A (en) 2004-12-01
KR20040100933A (ko) 2004-12-02
US20060028266A1 (en) 2006-02-09
DE102004024612A1 (de) 2004-12-23
CN100414644C (zh) 2008-08-27
TWI240276B (en) 2005-09-21
DE102004024612B4 (de) 2020-03-05
US7365591B2 (en) 2008-04-29
JP4393182B2 (ja) 2010-01-06
JP2005006489A (ja) 2005-01-06

Similar Documents

Publication Publication Date Title
CN1232986C (zh) 内部电压电平控制电路和半导体存储装置以及其控制方法
CN1130775C (zh) 中间电压发生电路及含有该电路的非易失半导体存储器
CN1252914C (zh) 差动电路、放大电路及使用它们的显示装置
CN1200510C (zh) 反馈型放大电路及驱动电路
CN1262066C (zh) 定时电路以及内设该定时电路的半导体存储装置
CN1260889C (zh) 低消耗电流的驱动电路
CN1213436C (zh) 以低功耗工作的半导体存储器
CN1192474C (zh) 供电装置、供电方法、携带式电子机器和电子表
CN1551236A (zh) 电压发生电路
CN1153297C (zh) 半导体装置
CN1311618C (zh) 开关电源装置
CN1461009A (zh) 半导体装置
CN1277247C (zh) 电平移动电路及包括其的显示装置
CN1103950C (zh) 能与阈电压无关地稳定产生中间电位的电压发生电路
CN1126010C (zh) 内部电源电路
CN1976229A (zh) 半导体集成电路及泄漏电流降低方法
CN1568569A (zh) 电压检测电路和使用它的内部电压发生电路
CN1671031A (zh) 升压电路、半导体装置以及电子设备
CN1829092A (zh) 电平移动电路和移位寄存器和显示设备
CN1159094A (zh) 内部电源电路
CN1925058A (zh) 半导体装置
CN1744440A (zh) 电平转换、电源电压发生、移位、移位寄存器电路和显示设备
CN1629760A (zh) 使输出电压稳定化的电流放大电路和具备其的液晶显示装置
CN1414564A (zh) 可实现高密度化或高性能化的半导体存储器
CN1767057A (zh) 用于低功率条件的半导体存储器设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080827

Termination date: 20180519

CF01 Termination of patent right due to non-payment of annual fee