CN1277247C - 电平移动电路及包括其的显示装置 - Google Patents

Abstract

本发明的电平移动电路具有：各电平移动器LS1、LS2，输入高电平期间互不重叠的2种时钟信号CK1、CK2，分别输出电平移动过的各输出信号OUT1、OUT2；各控制晶体管N5、N5及各控制配线CL1、CL2，通过在输出信号OUT1为高电平时阻止电平移动器LS2中流过的贯通电流，在输出信号OUT2为高电平时阻止电平移动器LS1中流过的贯通电流，来停止各个电平移动动作。在上述电平移动电路中，在各时钟信号CK1、CK2的去活期间内，能够削减与另一个时钟信号的激活期间相当的特定期间的功耗。

Description

电平移动电路及包括其的显示装置

技术领域

本发明涉及适用于低压接口等的电平移动电路、及包括其的显示装置。

背景技术

具有高电平期间互不重叠的相位及低电平期间互不重叠的相位中的至少一个的时钟信号被特别用于驱动液晶图像显示装置的扫描信号线驱动用的扫描信号线驱动电路时。

再者，在这些时钟信号的电压低于扫描线驱动电路的电源电压的情况下，为了将这些时钟信号的电压升压到电源电压，广泛使用着电平移动电路。近年来，正在开发在玻璃衬底上一并形成像素和其驱动电路的所谓的低温多晶硅驱动器单片显示板。

然而，这些由低温多晶硅构成的晶体管的性能(阈值电压值Vth、电子迁移率μ)与硅衬底上形成的电路、即一般称为IC的电路相比很低。特别是阈值电压值Vth很大。

在用这种晶体管来构成上述电平移动电路的情况下，采用了如下所述的结构。例如，作为用于将电压比驱动电压低的2种时钟信号升压到驱动电压的解决方法的现有例，图21示出电路图，图22示出时序图。

图22示出作为2种时钟信号的各时钟信号CK1、CK2。各时钟信号CK1、CK2将高电平期间作为激活期间，将低电平期间作为去活期间，具有高电平期间互不重叠的相位。

此外，Vdd0表示比驱动电压低的时钟信号的高电平期间的电压和低电平期间的电压之间的电位差，Vdd1表示将比驱动电压低的电压的各时钟信号CK1、CK2升压到驱动电压所得的各输出信号OUT1、OUT2的高电平期间的电压和低电平期间的电压之间的电位差。

图21示出现有的电平移动电路。该图的电平移动电路包括进行时钟信号CK1的电平移动的第1电平移动器LS1、和进行时钟信号CK2的电平移动的第2电平移动器LS2。第1电平移动器LS1及第2电平移动器LS2分别由偏移部51和电平移动部52构成。

图21的第1电平移动器LS1及第2电平移动器LS2的各个偏移部51包括由P沟道MOS晶体管构成的恒流源晶体管P1、和N沟道MOS晶体管N1(以下，称为晶体管N1)。

恒流源晶体管P1的源极被连接在驱动电源Vdd上，恒流源晶体管P1的栅极被连接在电源Vss(时钟信号CK1、CK2的低电平)上。恒流源晶体管P1的漏极被连接在晶体管N1的漏极及栅极、和电平移动部52包括的N沟道MOS晶体管N2的栅极上，晶体管N1的源极被连接在电源Vss上。

图21的第1电平移动器LS1及第2电平移动器LS2的各个电平移动部52包括由P沟道MOS晶体管构成的恒流源晶体管P2、N沟道MOS晶体管N2(以下，称为晶体管N2)、及各“非”门I1、I2。

恒流源晶体管P 2的栅极被连接在电源Vss上，恒流源晶体管P2的漏极被连接在晶体管N2的漏极及“非”门I1的输入端子上，而恒流源晶体管P2的源极被连接在驱动电源Vdd上。

在电压比驱动电源Vdd的电压(称为驱动电压Vdd)低的2种时钟信号CK1、CK2中，在第1电平移动器LS1中向晶体管N2的源极输入时钟信号CK1，在第2电平移动器LS2中向晶体管N2的源极输入时钟信号CK2。

“非”门I1的输出端子与“非”门I2的输入端子相连，在第1电平移动器LS1中从“非”门I2的输出端子输出第1电平移动器LS1的输出信号OUT1，在第2电平移动器LS2中从“非”门I2的输出端子输出第2电平移动器LS2的输出信号OUT2。

接着，说明该电平移动电路的动作。第1电平移动器LS1及第2电平移动器LS2分别由偏移部51向晶体管N2的栅极施加驱动电压Vdd和电源Vss的电压(称为电源电Vss)之间的电压作为电平移动动作用的电压。将该电压称为偏移电压。偏移电压在平稳状态下为晶体管N1的阈值电压值Vth或比阈值电压值Vth高一些的电压。

在第1电平移动器LS1及第2电平移动器LS2的各个电平移动部52中，流过恒流源晶体管P2的恒流ia流向恒流源晶体管P2的漏极和“非”门I1的输入端子的连接点，设沿该方向流动的电流为正。

流过晶体管N2的电流ib在第1电平移动器LS1及第2电平移动器LS2中分别流向电压比驱动电压Vdd低的2种时钟信号CK1、CK2的输入端子，设沿该方向流动的电流为正。设从恒流源晶体管P2的漏极和“非”门I1的输入端子的连接点流入“非”门I1的电流为ic，设沿该方向流动的电流为正。

从偏移部51施加的偏移电压被施加到呈现与晶体管N1大致同等性能的晶体管N2的栅极上，所以向晶体管N2的栅极施加晶体管N2的阈值电压值Vth或比阈值电压值Vth高一些的电压。能够对应于输入到晶体管N2的源极中的时钟信号CK1或CK2的电压的若干变化，来控制流过晶体管N2的电流。

在时钟信号CK1或CK2的电压为低电平的情况下，晶体管N2的栅极-源极间施加的电位差为晶体管N2的阈值电压值Vth或比阈值电压值Vth大一些，所以晶体管N2为导通状态。在晶体管N2的导通状态下，平稳电流ia流向输入到晶体管N2的源极中的时钟信号CK1或CK2的端子一方(贯通电流)。

此外，以从恒流源晶体管P2的漏极和“非”门I1的输入端子的连接点流入“非”门I1的方向为正的电流ic为流向输入到晶体管N2的源极中的时钟信号CK1或CK2的端子一方的引入电流，所以为负的电流。

因此，“非”门I1中构成的MOS晶体管的栅极中充电的电荷被放电，电位降低，在电压低于“非”门I1的理论反转电压时，向“非”门I2的输入端子输出驱动电压Vdd的电压。其结果是，“非”门I2的输出信号OUT1或OUT2的电压为电源电压Vss(时钟信号CK1、CK2的低电平)。

接着，在时钟信号CK1或CK2的电压为高电平的情况下，晶体管N2的栅极-源极间施加的电位差小于晶体管N2的阈值电压值Vth，所以流过晶体管N2的电流ib为零，或者几乎不流动。

因此，恒流源晶体管P2的漏极和“非”门I1的输入端子的连接点中流过的恒流ia几乎都流向“非”门I1的输入端子，所以电流ic为正的电流。其结果是，“非”门I1中构成的MOS晶体管的栅极被充上正的电荷，该MOS晶体管的栅极的电压上升。

如果该MOS晶体管的栅极的电压超过“非”门I1的理论反转电压，则向“非”门I2的输入端子输出电源电压Vss，其结果是“非”门I2输出驱动电压Vdd。

这样，将处于比驱动电压Vdd低的时钟信号CK1或CK2的高状态的电压升压到驱动电压Vdd，作为输出电压OUT1或OUT2来输出。

通过用如上所述升压了的时钟信号使例如(日本)特开2001-135093号公报中记载的移位寄存器动作，能够驱动液晶图像显示装置的扫描线驱动电路。

上述特开2001-135093号公报有对应的US专利申请(USSN09/703,918 filed on November 1，2000)。在本说明书中，通过参照来包含上述US专利申请中记载的内容。

【专利文献1】特开2001-135093号公报(公开日：2001年5月18日)

【专利文献2】特开平8-298445号公报(公开日：1996年11月12日)，上述公报有对应的美国专利(USP No.5,841,317)。

近年来，作为小型便携终端或手机的显示装置，广泛使用着液晶图像显示装置，为了充实便携这一功能，非常强烈地要求降低功耗。

然而，在用上述现有技术中所述的电平移动电路来构成特开2001-135093号公报中记载的移位寄存器的情况下，第1电平移动器LS1及第2电平移动器LS2等构成电平移动电路的多个电平移动器在使电流始终流过偏移部51的恒流源晶体管P1及晶体管N1、或电平移动部52的恒流源晶体管P2及晶体管N2等晶体管的同时来动作。

但是，在此情况下，即使时钟信号为无用期间，即时钟信号为去活期间，上述多个电平移动器也消耗功率，所以具有电平移动电路妨碍降低功耗的问题。其结果是，液晶图像显示装置的功耗很大，小型便携终端或手机的电池等的功耗很大，结果它们的使用时间很短。

发明内容

本发明就是鉴于上述现有的问题而提出的，其目的在于提供一种能够降低功耗的电平移动电路、及包括其的显示装置。为了实现上述目的，本发明的电平移动电路包括：电平移动器，对具有高电平期间互不重叠的相位、及低电平期间互不重叠的相位中的某一个的N种(N为2以上的整数)时钟信号分别进行下述电平移动动作：将上述时钟信号的高电平变换为规定的电源电压的高电平及低电平中的一个电平，并且将上述时钟信号的低电平变换为上述电源电压的高电平及低电平中的另一个电平；各上述电平移动器在对应的上述时钟信号的去活期间中，通过使用使规定的平稳电流流过上述电平移动器的规定电路而产生的规定电压来进行上述电平移动动作；其特征在于，包括：激活期间检测部件，检测各上述电平移动器的上述时钟信号是激活期间还是去活期间；以及电平移动动作控制部件，在上述激活期间检测部件检测出的去活期间中的特定期间中，阻止上述平稳电流流过上述规定电路来停止上述电平移动动作。

根据上述发明，在时钟信号的激活期间和去活期间中的特定期间以外，对应的电平移动器进行通常的电平移动动作。

由此，对具有高电平期间互不重叠的相位、及低电平期间互不重叠的相位中的至少一个的N种时钟信号，分别将高电平变换为规定的电源电压的高电平及低电平中的一个电平，并且将低电平变换为规定的电源电压的高电平及低电平中的另一个电平。

此外，各电平移动器在去活期间中的特定期间以外，通过使用使规定的平稳电流流过规定电路而产生的规定电压来进行电平移动动作。

另一方面，激活期间检测部件检测各电平移动器的时钟信号是激活期间还是去活期间，电平移动动作控制部件在激活期间检测部件检测出的去活期间中的特定期间中进行以下事情。

在去活期间中的特定期间中，电平移动动作控制部件阻止规定的平稳电流流过对应的电平移动器的规定电路，该电平移动器停止电平移动动作。

因此，在无需电平移动动作的去活期间中，在该特定期间中规定的平稳电流不流过上述规定电路，所以能够削减该平稳电流流过所产生的功耗。其结果是，能够提供可降低功耗的电平移动电路。

本发明的其他目的、特征、及优点通过以下所示的记载将会足够清楚。此外，本发明的有益效果在参照附图进行的下述说明中将会变得很明白。

附图说明

图1是本发明第1实施形态的电平移动电路的结构的电路图。

图2是输入到图1的电平移动电路中的时钟信号和其电平移动后的信号的时序图。

图3是本发明第2实施形态的电平移动电路的结构的电路图。

图4是本发明第3实施形态的电平移动电路的结构的电路方框图。

图5是图4的电平移动电路中包括的1个电平移动器的结构的电路图。

图6是输入到图4的电平移动电路中的时钟信号和其电平移动后的信号的时序图。

图7是本发明第4实施形态的电平移动电路的结构的电路方框图。

图8是图7的电平移动电路中包括的1个电平移动器的除偏移部以外的结构的电路图。

图9是本发明第5实施形态的显示装置的结构的方框图。

图10是图9的显示装置中包括的电平移动电路组的结构的方框图。

图11是本发明第6实施形态的电平移动电路的结构的电路方框图。

图12是输入到图11的电平移动电路中的时钟信号和其电平移动后的信号的时序图。

图13是上述电平移动电路的整体结构的方框图。

图14是本发明第7实施形态的电平移动电路的结构的电路方框图。

图15是上述电平移动电路的整体结构的方框图。

图16是图15的电平移动电路的输出信号、和激活期间检测的时序图。

图17是输入到图15的电平移动电路中的时钟信号和其电平移动后的信号的时序图。

图18(a)是本发明第8实施形态的显示装置的整体结构的方框图。

图18(b)是上述显示装置的像素部分的方框图。

图19是上述显示装置的SSD电路的电路方框图。

图20是上述SSD电路的动作例的各时序图。

图21是现有的电平移动电路的结构的电路图。

图22是输入到图21的电平移动电路中的时钟信号和其电平移动后的信号的时序图。

发明的具体实施方式

[实施形态1]

以下根据图1及图2来说明本发明一实施形态。

图1示出本实施形态的电平移动电路1的结构。电平移动电路1包括各电平移动器LS1、LS2。电平移动器LS1将电压比次级电路的驱动电压Vdd低的图2所示的时钟信号CK1的高电平升压到驱动电压Vdd这一电源电压的高电平并作为输出信号OUT1来输出，以便使上述次级电路动作。

电平移动器LS2将电压比次级电路的驱动电压Vdd低的图2所示的时钟信号CK2的高电平升压到驱动电压Vdd并作为输出信号OUT2来输出，以便使上述次级电路动作。

时钟信号CK1、CK2是具有高电平期间互不重叠的相位的2种时钟信号。各高电平期间是用于使上述次级电路动作的激活期间，各低电平期间是用于使上述次级电路不动作的去活期间。

各电平移动器LS1、LS2都包括偏移部2、电平移动部3、控制晶体管N5、驱动晶体管N6、及初始化晶体管N7。此外，作为电平移动电路1整体，包括各控制配线CL1、CL2。各控制晶体管N5、N5及各控制配线CL1、CL2构成电平移动动作控制部件。

电平移动器LS1、LS2的各偏移部2包括恒流源晶体管P3及N沟道MOS晶体管N3(以下，称为晶体管N3)。

恒流源晶体管P3由P沟道MOS晶体管构成，其源极被连接在驱动电压Vdd的电源线上，其漏极被连接在晶体管N3的漏极上。此外，电平移动器LS1的晶体管P3的栅极被连接在电平移动器LS2的输出端子上，电平移动器LS2的晶体管P3的栅极被连接在电平移动器LS1的输出端子上。

晶体管N3的源极被连接在电源电压Vss的电源线上，其栅极被连接在自身的漏极上。驱动电压Vdd是电平移动后的高电平的电压，电源电压Vss是电平移动后的低电平的电压。

这里，只将各时钟信号CK1、CK2的高电平升压到驱动电压Vdd，所以电源电压Vss等于各时钟信号CK1、CK2的低电平的电压。

各电平移动器LS1、LS2的各电平移动部3包括恒流源晶体管P4及N沟道MOS晶体管N4(以下，称为晶体管N4)、及各“非”门I1、I2。

恒流源晶体管P4由P沟道MOS晶体管构成，其源极被连接在驱动电压Vdd的电源线上，其漏极被连接在晶体管N4的漏极上。此外，电平移动器LS1的晶体管P4的栅极被连接在电平移动器LS2的输出端子上，电平移动器LS2的晶体管P4的栅极被连接在电平移动器SL1的输出端子上。

在电平移动器LS1中晶体管N4的源极被连接在时钟信号CK1的输入端子上，在电平移动器LS2中晶体管N4的源极被连接在时钟信号CK2的输入端子上。

此外，晶体管N4的栅极被连接在晶体管N3的栅极上。“非”门I1的输入端子被连接在恒流源晶体管P4的漏极和晶体管N4的漏极的连接点上，输出端子被连接在“非”门I2的输入端子上。

在电平移动器LS1中“非”门I2的输出端子是输出信号OUT1的输出端子，在电平移动器LS2中“非”门I2的输出端子是输出信号OUT2的输出端子。

控制晶体管N5由N沟道MOS晶体管构成，漏极被连接在晶体管N3的栅极及漏极和晶体管N4的栅极上，源极被连接在电源电压Vss的线上。

驱动晶体管N6由N沟道MOS晶体管构成，漏极被连接在恒流源晶体管P4的漏极及晶体管N4的漏极和“非”门的输入端子上，源极被连接在电源电压Vss的线上。此外，电平移动器LS1的晶体管N6的栅极被连接在电平移动器LS2的输出端子上，电平移动器LS2的晶体管N6的栅极被连接在电平移动器LS1的输出端子上。

初始化晶体管N7由N沟道MOS晶体管构成，其漏极被连接在恒流源晶体管P4的漏极及晶体管N4的漏极和“非”门I1的输入端子上，其源极被连接在电源电压Vss的线上。此外，向晶体管N7的栅极输入初始化信号INI。

控制配线CL1是将电平移动器LS1的输出端子连接到电平移动器LS2的恒流源晶体管P3、P4、控制晶体管N5、及驱动晶体管N6的各栅极上的配线。控制配线CL2是将电平移动器LS2的输出端子连接到电平移动器LS1的恒流源晶体管P3、P4、控制晶体管N5、及驱动晶体管N6的各栅极上的配线。

接着，说明该电平移动电路1的动作。首先，描述电平移动器LS1中控制配线CL1上施加的电压为低电平的情况、和电平移动器LS2中控制配线CL2上施加的电压为低电平的情况。以下综合说明上述2种情况。

在各控制配线CL1、CL2上施加的电压为低电平的情况下，各偏移部2的恒流源晶体管P3为导通状态，所以恒流源晶体管P3作为恒流源来工作。因此，各偏移部2向晶体管N3的栅极输出驱动电压Vdd和电源电压Vss之间的电压作为电平移动动作用的电压。将该电压称为偏移电压。

偏移电压在平稳状态下为晶体管N3的阈值电压值Vth或比阈值电压值Vth高一些的电压。因此，晶体管N3也为导通状态。此时，各控制配线CL1、CL2上施加的电压为低电平，所以控制晶体管N5为截止状态。

在各电平移动部3中，在各控制配线CL1、CL2上施加的电压为低电平的情况下，电平移动部3的恒流源晶体管P4为导通状态，所以恒流源晶体管P4作为恒流源来工作。此外，由于各控制配线CL1、CL2上施加的电压为低电平，所以驱动晶体管N6为截止状态。

流过恒流源晶体管P4的恒流i’a流向恒流源晶体管P4的漏极和“非”门I1的输入端子的连接点，设沿该方向流动的电流为正。流过晶体管N4的电流i’b在电平移动器LS1、LS2中分别以流向时钟信号CK1、CK2的各输入端子的电流为正。设从恒流源晶体管P4的漏极和“非”门I1的输入端子的连接点流入“非”门I1的电流为i’c，设沿该方向流动的电流为正。

从偏移部2输出的偏移电压被输入到呈现与晶体管N3大致同等性能的晶体管N4的栅极中，所以向晶体管N4的栅极施加了晶体管N4的阈值电压值Vth或比阈值电压值Vth高一些的电压。

各时钟信号CK1、CK2的电压被施加到晶体管N4的源极上，所以能够针对各时钟信号CK1、CK2的电压的若干变化，来控制流过晶体管N4的电流。

在各时钟信号CK1、CK2的电压为低电平的情况下，晶体管N4的栅极-源极间施加的电位差为晶体管N4的阈值电压值Vth、或比阈值电压值Vth大一些，所以晶体管N4为导通状态。在晶体管N4的导通状态下，平稳电流i’a流向时钟信号CK1、CK2的输入端子一方(贯通电流)。

此外，以从恒流源晶体管P4的漏极和“非”门I1的输入端子的连接点流入“非”门I1的方向为正的电流i’c为流向时钟信号CK1、CK2的输入端子一方的引入电流，所以为负的电流。

因此，“非”门I1中构成的MOS晶体管的栅极中充电的电荷被放电，电位降低，在电压低于“非”门I1的理论反转电压时，向“非”门I2的输入端子输出驱动电压Vdd的电压。其结果是，“非”门I2的输出信号OUT1、OUT2的电压为电源电压Vss(时钟信号CK1、CK2的低电平)。

这样，各电平移动器LS1、LS2通过电平移动动作将各时钟信号CK1、CK2的低电平变换为规定的电源电压的低电平——电源电Vss。

这种时钟信号CK1、CK2的低电平期间、即去活期间中的电平移动动作是用如下产生的电压来进行的：平稳电流——贯通电流流过偏移部2的恒流源晶体管P3及晶体管N3的串联电路，平稳电流——贯通电流流过电平移动部3的恒流源晶体管P4及晶体管N4的串联电路，从而产生恒流源晶体管P4的漏极和晶体管N4的漏极的连接点的电压。

接着，在各时钟信号CK1、CK2的电压为高电平的情况下，晶体管N4的栅极-源极间施加的电位差小于晶体管N4的阈值电压值Vth，所以流过晶体管N4的电流i’b为零，或者几乎不流动。

因此，恒流源晶体管P4的漏极和“非”门I1的输入端子的连接点中流过的恒流i’a几乎都流向“非”门I1的输入端子，所以电流i’c为正的电流。其结果是，“非”门I1中构成的MOS晶体管的栅极被充上正的电荷，该MOS晶体管的栅极的电压上升。

如果该MOS晶体管的栅极的电压超过“非”门I1的理论反转电压，则向“非”门I2的输入端子输出Vss的电压，其结果是“非”门I2输出驱动电压Vdd。由此，将比驱动电压Vdd低的时钟信号CK1、CK2的高电平的电压升压到驱动电压Vdd并作为输出电压OUT1、OUT2来输出。

这样，电平移动器LS1、LS2通过电平移动动作将时钟信号CK1、CK2的高电平变换为规定的电源电压的高电平——驱动电压Vdd。

接着，描述电平移动器LS1中控制配线CL1上施加的电压为高电平的情况、和电平移动器LS2中控制配线CL2上施加的电压为高电平的情况。

以下，综合说明上述2种情况。其中，在本实施形态中，在向控制配线CL1及控制配线CL2中的某一个施加了高电平的电压的情况下，向另一个配线施加低电平的电压。

在各控制配线CL1、CL2中的某一个上施加的电压为高电平的情况下，与其对应的偏移部2的恒流源晶体管P3为截止状态，所以恒流源晶体管P3不作为恒流源来工作。

此外，电平移动部3的恒流源晶体管P4也为截止状态，所以恒流源晶体管P4不作为恒流源来工作。输入到控制晶体管N5的栅极中的信号为高电平，所以控制晶体管N5为导通状态，向偏移部2的晶体管N3的栅极及电平移动部3的晶体管N4的栅极输入电源电压Vss，所以晶体管N3及晶体管N4为截止状态。

其结果是，各电平移动器LS1、LS2的电平移动功能为停止状态。此时，偏移部2的恒流源晶体管P3及晶体管N3都为截止状态，所以在偏移部2中不存在贯通电流。

此外，电平移动部3的恒流源晶体管P4及晶体管N4也都为截止，所以电流i’b大致为零，在电平移动部3中也不存在贯通电流。

在各电平移动器LS1、LS2中分别施加在控制配线CL1、CL2上的电压为高电平、电平移动器LS1、LS2停止了作为电平移动器的功能的情况下，向驱动晶体管N6的栅极施加高电平，驱动晶体管N6为导通状态。

其结果是，“非”门I1的输入电压为电源电压Vss，在电压低于“非”门I1的理论反转电压时，向“非”门I2的输入端子输出驱动电压Vdd。其结果是“非”门I2的输出电压为电源电压Vss(各时钟信号CK1、CK2的低电平)，“非”门I2输出具有电源电压Vss的输出信号OUT1、OUT2。

接着，说明电平移动器LS1及电平移动器LS2的、从各时钟信号CK1、CK2输入前到输入后的状态变化。描述下述情况：电平移动器LS1及电平移动器LS2从不稳定的初始状态转移到稳定的状态，然后，输入图2的时序图所示的比驱动电压Vdd低的高电平期间互不重叠的2种时钟信号CK1、CK2。

各时钟信号CK1、CK2的各高电平期间的占空比低于(100×0.5)％。首先，在电平移动器LS1及电平移动器LS2不稳定的初始状态下，向用于将它们变为稳定状态的初始化晶体管N7的栅极输入驱动电压Vdd的初始化信号INI。由此，初始化晶体管N7为导通状态。因此，“非”门I1的输入电压为电源电压Vss，在电压低于“非”门I1的理论反转电压时，向“非”门I2的输入端子输出驱动电压Vdd的电压。

其结果是，“非”门I2的输出电压为电源电压Vss(时钟信号CK1、CK2的低电平)，在电平移动器LS1中“非”门I2输出具有电源电压Vss的输出信号OUT1，在电平移动器LS2中“非”门I2输出具有电源电压Vss的输出信号OUT2。

具有驱动电压Vdd的初始化信号INI在电平移动器LS1、LS2的输出信号OUT1、OUT2都变为电源电压Vss之前的期间中被输入，在其后的通常状态下，具有电源电压Vss的初始化信号INI始终被输入到初始化晶体管N7的栅极中。

因此，初始化晶体管N7在通常状态下为截止状态。在初始化信号INI为驱动电压Vdd的期间中，向时钟信号CK1、CK2的输入端子都输入低电平的信号。

这是因为，在初始化信号INI为驱动电压Vdd的期间中向时钟信号CK1、CK2的输入端子输入高电平的信号时，电平移动部3的晶体管N4变为截止状态，从恒流源晶体管P4的漏极和“非”门I1的输入端子的连接点流入“非”门I1的电流i’c为正的电流，有可能妨碍初始化晶体管N7向“非”门I1中构成的MOS晶体管的栅极施加电源电压Vss。

由于输出信号OUT1、OUT2都为低电平，所以输出到控制配线CL1、CL2的信号也都为低电平，所以电平移动器LS1及电平移动器LS2的、偏移部2的恒流源晶体管P3及电平移动部3的恒流源晶体管P4为导通状态。此时，电平移动器LS1、LS2都为激活状态。

在输出信号OUT1、OUT2都为低电平Vss的状态下输入了比驱动电压Vdd低的高电平的时钟信号CK1、及低电平的时钟信号CK2的情况下，向电平移动部3输入了时钟信号CK1的电平移动器LS1输出将时钟信号CK1升压到驱动电压Vdd所得的信号作为输出信号OUT1。

在输出信号OUT1变为高电平时，输出到控制配线CL1的信号也变为高电平，电平移动器LS2的偏移部2的恒流源晶体管P3及电平移动部3的恒流源晶体管P4变为截止状态。

此外，电平移动器LS2的控制晶体管N5为导通状态，从而电平移动LS2的偏移部2的晶体管N3及电平移动部3的晶体管N4为截止状态。其结果是，电平移动器LS2的电平移动功能为停止状态，在电平移动器LS2中几乎没有贯通电流。

此时，晶体管N6为导通状态，所以“非”门I1的输入端子为经晶体管N6激活下拉到电源电压Vss的状态，电平移动器LS2的输出信号OUT2维持在低电平。

由于该输出信号OUT2为低电平，所以控制配线CL2上施加的电压为低电平，在输入高电平的时钟信号CK1的期间中，电平移动器LS1的电平移动功能为可进行电平移动动作的激活状态。

在时钟信号CK1变为低电平时，电平移动器LS1的输出信号OUT1变为低电平。在输出信号OUT1变为低电平时，控制配线CL1上施加的电压也变为低电平，电平移动器LS2的偏移部2的恒流源晶体管P3及电平移动部3的恒流源晶体管P4变为导通状态，所以电平移动器LS2的电平移动功能为可进行电平移动动作的激活状态。

在时钟信号CK1变为低电平紧后，时钟信号CK2也变为低电平，所以激活状态的电平移动器LS2的输出信号OUT2变为低电平。此时，电平移动器LS1及LS2都为激活状态。

然后，在比驱动电压Vdd低的高电平的时钟信号CK2被输入到电平移动器LS2的电平移动部3中时，电平移动器LS2输出将时钟信号CK2升压到驱动电压Vdd所得的输出信号OUT2。

在输出信号OUT2变为高电平时，控制配线CL2上施加的电压也变为高电平，电平移动器LS2的偏移部2的恒流源晶体管P3及电平移动部3的恒流源晶体管P4变为截止状态。

此外，电平移动器LS1的控制晶体管N5变为导通状态，从而偏移部2的晶体管N3及电平移动部3的晶体管N4变为截止状态。其结果是，电平移动器LS1的电平移动功能为停止状态，在电平移动器LS1中几乎没有贯通电流。

此时，电平移动器LS1的驱动晶体管N6变为导通状态，从而“非”门I1的输入端子变为经驱动晶体管N6激活下拉到电源电压Vss的状态，电平移动器LS1的输出信号OUT1变为低电平。

该输出信号OUT1为低电平，所以控制配线CL1上施加的电压为低电平，在输入高电平的时钟信号CK2的期间中，电平移动器LS2的电平移动功能为激活状态。

在时钟信号CK2变为低电平时，电平移动器LS2的输出信号OUT2也变为低电平。在输出信号OUT2变为低电平时，控制配线CL2施加的电压也变为低电平，电平移动器LS1的偏移部2的恒流源晶体管P3及电平移动部3的恒流源晶体管P4变为导通状态，所以电平移动器LS1的电平移动功能为激活状态。

时钟信号CK2变为低电平紧后，时钟信号CK1也变为低电平，所以电平移动功能处于激活状态的电平移动器LS1的输出信号OUT1为低电平。此时，电平移动器LS1、LS2的电平移动功能再次都变为激活状态。

这样，各控制晶体管N5、N5及各控制配线CL1、CL2构成的电平移动动作控制部件分别对各电平移动器LS1、LS2，在各时钟信号CK1、CK2的各去活期间中，在与另一个时钟信号的激活期间相当的特定期间中，阻止贯通电流分别流过偏移部2的恒流源晶体管P3及晶体管N3的串联电路、和电平移动部3的恒流源晶体管P4及晶体管N4的串联电路，停止电平移动动作。

如图2所示的时序图那样重复上述过程，将比驱动电压Vdd低的、各时钟信号CK1、CK2的高电平升压到电源电压Vdd，作为各输出信号OUT1、OUT2来输出。图2的时序图中的斜线表示实施其的期间中电平移动器LS1或电平移动器LS2停止了电平移动动作的状态。

在各电平移动器LS1、LS2中的一个输出高电平的信号的期间中，另一个停止电平移动动作。因此，在无需变换到不同电平的电平移动动作的去活期间中，能够削减在功耗中占非常大的比例的、偏移部2及电平移动部3的贯通电流在MOS晶体管的沟道电阻或配线电阻上产生的功耗。其结果是，电平移动电路1的功耗被大幅降低。

其中，在本实施形态中，说明了作为2种时钟信号CK1、CK2而使用具有高电平期间互不重叠的相位的信号的情况，但是不限于此，具有低电平期间互不重叠的相位的2种时钟信号、或具有高电平期间互不重叠的相位及低电平期间互不重叠的相位两者的2种时钟信号，都能够应用本发明的技术思想。

此外，在本实施形态中，不反转各时钟信号CK1、CK2就进行电平移动并从各电平移动器LS1、LS2输出，但是也有时从电平移动器输出对时钟信号进行电平移动并且反转了的信号。

在此情况下，当然相当于将时钟信号的高电平或低电平电平移动到电源电压的高电平或低电平，所以能够应用本发明的技术思想。

因此，一般，对每个时钟信号分别包括电平移动器，进行下述电平移动动作即可：将时钟信号的高电平变换为规定的电源电压的高电平及低电平中的一个电平，并且将时钟信号的低电平变换为上述电源电压的高电平及低电平中的另一个电平。在以下实施形态中也同样。

此外，根据电平移动电路1，各电平移动器LS1、LS2分别不是通过在输入的时钟信号CK1、CK2的去活期间中的与另一个时钟信号的激活期间相当的特定期间中，使用使贯通电流流过偏移部2及电平移动部3而产生的电压，而是通过使用通过激活下拉到电源电压Vss而产生的替代电压，来生成并输出去活电平(电源电压Vss)以取代电平移动动作产生的时钟信号CK1、CK2的变换后电平——电源电压Vss。

上述去活电平在这里为电源电压Vss，但是只要是使电平移动电路1的次级电路不动作的电平即可。此外，通过将替代电压激活上拉到驱动电压Vdd来产生，如果与此相应来改变“非”门的级数，则也能够得到去活电平。

在这种结构中，不是上述贯通电流流过，而是“非”门I1的输入级MOS晶体管的栅极的充放电电流流过驱动晶体管N6，随之各MOS晶体管的开关时各栅极的充放电电流流过，所以能够削减功耗，同时始终得到去活期间用的电平。

此外，在进行激活上拉或激活下拉时使用了驱动晶体管N6这样的有源元件，但是不限于此，用具有大电阻值的电阻来上拉到驱动电压Vdd或下拉到电源电压Vss来取代这种有源元件，也能得到同样的效果。

此外，根据电平移动电路1，各时钟信号CK1、CK2的互不重叠的高电平期间的占空比低于(100×0.5)％，2种各时钟信号CK1、CK2的高电平期间不会相互重叠，所以能够按照需要来自由地设定各时钟信号CK1、CK2的激活期间以进行电平移动动作。在2种时钟信号CK1、CK2具有互不重叠的低电平期间、其占空比低于(100×0.5)％的情况下也是同样的。

此外，根据电平移动电路1，作为偏移部2及电平移动部3的贯通电流流过的电路，各电平移动器LS1、LS2分别包括开关MOS晶体管构成的升压部，该开关MOS晶体管包括向源极输入时钟信号CK1、CK2的MOS晶体管——晶体管N4。

该升压部是各电平移动器LS1、LS2的电平移动动作中始终使电流导通的电流驱动型，将各时钟信号CK1、CK2的高电平升压到更高的电源电压的高电平——驱动电压Vdd。

即使是晶体管N4的阈值的大小比输入的各时钟信号CK1、CK2的振幅高的特性比较差的MOS晶体管，通过包括这种升压部，也能够只在各时钟信号CK1、CK2的激活期间中对振幅比电源电压的高电平(驱动电压Vdd)和低电平(电源电压Vss)之间的电位差小的各时钟信号CK1、CK2进行电平移动。

其中，不限于升压部，在包括将时钟信号的低电平降压到更低的电源电压的低电平的降压部的情况下、或在包括升压部及降压部两者的情况下也是同样的。

此外，根据电平移动电路1，各时钟信号CK1、CK2的互不重叠的高电平期间是各时钟信号CK1、CK2的激活期间，各电平移动器LS1、LS2对各时钟信号CK1、CK2停止电平移动动作的期间是另一个时钟信号的各激活期间。

因此，在此期间中只有输入了高电平的时钟信号的电平移动器进行电平移动动作。因此，各控制晶体管N5、N5及各控制配线CL1、CL2构成的电平移动动作控制部件能够将激活期间的各时钟信号CK1、CK2进行电平移动所得的各输出信号OUT1、OUT2用作用于停止另一个电平移动器的电平移动动作的信号。

[实施形态2]

以下根据图3来说明本发明的另一个实施形态。其中，只要没有特别指出，与上述实施形态1中所用的部件的标号相同的标号被作为具有同一功能的部件的标号，省略其说明。

图3示出本实施形态的电平移动电路11的结构。电平移动电路11为了取代图1的电平移动电路1的2个偏移部2、2，设有图10的电平移动电路的1个偏移部51，还对各电平移动器LS1、LS2分别设有通路电路12。此外，对各控制配线CL1、CL2的连接关系进行了后述若干变更。

偏移部51为各电平移动器LS1、LS2所公用，在恒流源晶体管P1及晶体管N1的串联电路中始终流过贯通电流。通路电路12分别是连接及切断偏移部51的晶体管N1的栅极、和电平移动部3的晶体管N4的栅极、控制晶体管N5的漏极的电路，包括模拟开关A1及“非”门I3。

模拟开关A1由P沟道MOS晶体管和N沟道MOS晶体管构成，一个连接端子被连接在晶体管N1的栅极上，另一个连接端子被连接在晶体管N4的栅极及控制晶体管N5的漏极上。

模拟开关A1的N沟道MOS晶体管的栅极被连接在“非”门I3的输出端子上。此外，控制配线CL1将电平移动器LS1的输出端子连接在电平移动器LS2的控制晶体管N5、驱动晶体管N6、及模拟开关A1的P沟道MOS晶体管的各栅极、和“非”门I3的输入端子上。

控制配线CL2将电平移动器LS2的输出端子连接在电平移动器LS1的控制晶体管N5、驱动晶体管N6、及模拟开关A1的P沟道MOS晶体管的各栅极、和“非”门I3的输入端子上。

通过这种结构，各控制配线CL1、CL2分别在由各输出信号OUT1、OUT2施加了低电平的电压的情况下，自身上连接的模拟开关A1变为导通状态，从偏移部51输出的偏移电压被输入到电平移动部3的晶体管N4的栅极中。

此外，各控制配线CL1、CL2分别在由各输出信号OUT1、OUT2施加了高电平的电压的情况下，自身上连接的模拟开关A1变为截止状态，从偏移部51输出的偏移电压向晶体管N4的栅极的输入被切断，防止从控制晶体管N5的漏极向晶体管N4的栅极输出的低电平信号被传递到偏移部51。

即，在本实施形态中，各控制晶体管N5、N5、各控制配线CL1、CL2、及各通路电路12、12构成电平移动动作控制部件。

在这种电平移动电路11中，在各时钟信号CK1、CK2的各个去活期间中的、作为另一个时钟信号的激活期间的特定期间中，阻止流过电平移动部3的恒流源P4及晶体管N4的串联电路的贯通电流。

因此，能够削减与该贯通电流被阻止的量相应的功耗。公用的偏移部51中流过的贯通电流只存在于进行电平移动动作的电平移动器中，所以对停止了电平移动动作的电平移动器来说，也等于阻止了电平移动部51的贯通电流，也削减了该相应量的功耗。

通过以上结构，不管是否是特定期间，由于生成并输出偏移电压的偏移部51为各电平移动器LS1、LS2所公用，所以相应地简化了结构，并且降低了功耗。

此外，在本实施形态的电平移动器11以外的外围电路中有利用从偏移部51输出的电压的部分的情况下，如果与该部分公用偏移部51，则能够简化结构，并且能够降低功耗。

[实施形态3]

以下根据图4至图6来说明本发明的另一个实施形态。其中，只要没有特别指出，与上述实施形态1及2中所用的部件的标号相同的标号被作为具有同一功能的部件的标号，省略其说明。

图4示出本实施形态的电平移动电路21的结构。电平移动电路21包括各电平移动器LS1、LS2、...、LSN、激活期间存在检测电路S1、及各激活期间检测电路EN1、EN2、...、ENN。

N是2以上的整数，各电平移动器LS1、LS2、...、LSN分别用于进行各时钟信号CK1、CK2、...、CKN的电平移动，1个电平移动器LSn(1 n N，以下的n也相同)具有图5所示的结构。

电平移动器LSn将电压比次级电路的驱动电压Vdd低的图6所示的时钟信号CKn的高电平升压到驱动电压Vdd并作为输出信号OUTn来输出，以便使上述次级电路动作。各时钟信号CK1、CK2、...、CKN是具有高电平期间互不重叠的相位的N种各时钟信号。

各高电平期间是用于使上述次级电路动作的激活期间，各低电平期间是用于使上述次级电路不动作的去活期间。

图5所示的电平移动器LSn除了包括图1所示的偏移部2、电平移动部3、控制晶体管N5、驱动晶体管N6、及初始化晶体管N7之外，还包括本实施形态特有的控制配线CLn。

恒流源晶体管P3、晶体管N4、控制晶体管N5、及驱动晶体管N6的各栅极由控制配线CLn连接在激活期间检测电路ENn的输出端子上。

激活期间存在检测电路S1是“或非”电路，将各电平移动器LS1、LS2、...、LSN的各输出信号OUT1、OUT2、...、OUTN作为输入信号并输出信号SOUT。

只在高电平的输出信号OUTn存在、即激活期间存在的情况下，信号SOUT才为低电平。激活期间检测电路ENn是“或非”电路，将激活期间存在检测电路S1的信号SOUT、和电平移动器LSn的输出信号OUTn作为输入信号并将信号ENOUTn输出到控制配线CLn。

在时钟信号CKn的高电平期间为激活期间的情况下，在信号ENOUTn为低电平时，检测出输入到电平移动器LSn中的时钟信号CKn处于激活期间；而在信号ENOUTn为高电平时，检测出输入到电平移动器LSn中的时钟信号CKn处于去活期间。

激活期间存在检测电路S1和各激活期间检测电路EN1、EN2、...、ENN构成激活期间检测部件来检测各电平移动器LSn的时钟信号CKn是激活期间还是去活期间。

此外，全部控制晶体管N5、和全部控制配线CLn构成电平移动动作控制部件：在上述激活期间检测部件检测出的去活期间中的特定期间中，与实施形态1同样阻止规定电路中流过平稳电流，停止电平移动动作。

接着，说明电平移动电路21的动作。描述时钟信号CKn的高电平期间为激活期间的情况：在从某一个电平移动器LSn输出高电平的输出信号OUTn的情况下，接受了该信号的激活期间存在检测电路S1是“或非”电路，所以输出低电平的信号SOUT。

该低电平的信号SOUT被输入到各激活期间检测电路ENn中。向与输出信号OUTn为低电平的电平移动器LSn对应的激活期间检测电路ENn的2个输入都为低电平，所以该激活期间检测电路ENn的信号ENOUTn为高电平。由于向该电平移动器LSn的控制配线CLn施加了高电平的电压，所以该电平移动器LSn的电平移动功能停止。

由于向与输出信号OUTn为高电平的电平移动器LSn对应的激活期间检测电路ENn输入了高电平和低电平，所以该激活期间检测电路ENn的信号ENOUTn为低电平。

由于向该电平移动器LSn的控制配线CLn施加了低电平的电压，所以该电平移动器LSn的电平移动功能为激活状态。即，只有输出信号OUTn为高电平的电平移动器LSn为激活状态，输出信号OUTn为低电平的电平移动器LSn停止电平移动功能。

描述电平移动器LSn的输出信号OUTn都为低电平的情况：接受了该信号的激活期间存在检测电路S1为“或非”电路，所以输出高电平的信号SOUT。该高电平的信号SOUT被输入到各激活期间检测电路ENn中。激活期间检测电路ENn为“或非”电路，所以在输入了高电平的情况下，输出的信号ENOUTn为低电平。

由于向各电平移动器LSn的控制配线CLn施加了低电平的电压，所以全部电平移动器LSn的电平移动功能为激活状态。即，在电平移动器LSn的输出信号OUTn都为低电平的情况下，全部电平移动器LSn为激活状态。

接着，说明电平移动器LSn的、从时钟信号CKn输入前到输入后的状态变化。描述下述情况：电平移动器LSn从不稳定的初始状态转移到稳定的状态，然后，将图6的时序图所示的高电平期间的占空比低于(100×1/N)％的N种时钟信号CKn输入到电平移动器LSn中。

首先，在电平移动器LSn不稳定的初始状态下，输入具有驱动电压Vdd的初始化信号INI。此时，初始化信号INI被输入到初始化晶体管N7的栅极中，所以初始化晶体管N7变为导通状态。

因此，“非”门I1的输入电压为电源电压Vss，在电压低于“非”门I1的理论反转电压时，向“非”门I2的输入端子输出驱动电压Vdd的电压。其结果是，“非”门I2的输出信号OUTn为电源电压Vss(时钟信号CKn的低电平)。

初始化信号INI在电平移动器LSn的输出信号OUTn都变为电源电压Vss之前的期间中以驱动电压Vdd被输入，在其后的通常状态下，始终以电源电压Vss被输入。因此，初始化晶体管N7在通常状态下为截止状态。

在初始化信号INI为驱动电压Vdd的期间中，向时钟信号CKn的输入端子都输入低电平的信号。这是因为，在初始化信号INI为驱动电压Vdd的期间中向时钟信号CKn的输入端子输入高电平的信号时，电平移动部3的晶体管N4变为截止状态，从恒流源晶体管P4的漏极和“非”门I1的输入端子的连接点流入“非”门I1的电流i’c为正的电流，有可能妨碍初始化晶体管N7向“非”门I1中构成的MOS晶体管的栅极施加电源电Vss。

由于输出信号OUTn都为低电平，所以激活期间检测电路ENn的信号ENOUTn都为低电平，控制配线CLn上施加的电压也都为低电平。因此，各电平移动器LSn的、偏移部2的恒流源晶体管P3及电平移动部3的恒流源晶体管P4为导通状态。此时，各电平移动器LSn的电平移动功能为激活状态。

在输出信号OUTn都为低电平Vss的状态下将比驱动电压Vdd低的时钟信号CK1的高电平输入到电平移动器LS1中、将各时钟信号CK2、CK3、...、CKN的低电平输入到各电平移动器LS2、LS3、...、LSN中的情况下，从电平移动器LS1输出升压到驱动电Vdd的输出信号OUT1。

在输出信号OUT1变为高电平时，通过激活期间存在检测电路S1，激活期间检测电路EN1的信号ENOUT1变为低电平，所以控制配线CL1上施加的电压也变为低电平，在输出信号OUT1为高电平的期间中，电平移动器LS1的电平移动功能为激活状态。

此时，各激活期间检测电路EN2、EN3、...、ENN的各信号ENOUT2、ENOUT3、...、ENOUTN为高电平，所以各电平移动器LS2、LS3、...、LSN的电平移动功能为停止状态，各输出信号OUT2、OUT3、...、OUTN为低电平。

在时钟信号CK1变为低电平时，电平移动器LS1的输出信号OUT1也变为低电平。因此，由于输出信号OUTn都变为低电平，所以通过激活期间存在检测电路S1，激活期间检测电路ENn的信号ENOUTn都变为低电平，控制配线CLn上施加的电压也都变为低电平，全部电平移动器LSn的电平移动功能变为激活状态。

在时钟信号CK1变为低电平紧后，各时钟信号CK2、CK3、...、CKN也为低电平，所以全部时钟信号CKn变为低电平，在此期间中，全部电平移动器LSn的电平移动功能为激活状态。

在输出信号OUTn都为低电平的电源电压Vss的状态下将比驱动电压Vdd低的时钟信号CK2的高电平输入到电平移动器LS2中、将各时钟信号CK1、CK3、...、CKN的低电平输入到各电平移动器LS1、LS3、...、LSN中的情况下，从电平移动器LS2输出升压到驱动电压Vdd的输出信号OUT2。

在输出信号OUT2变为高电平时，通过激活期间存在检测电路S1，激活期间检测电路EN2的信号ENOUT2变为低电平，所以控制配线CL2上施加的电压也变为低电平，在输出信号OUT2为高电平的期间中，电平移动器LS2的电平移动功能变为激活状态。

此时，各激活期间检测电路EN1、EN3、...、ENN的各信号ENOUT1、ENOUT3、...、ENOUTN为高电平，所以各电平移动器LS1、LS3、...、LSN的电平移动功能为停止状态，各输出信号OUT1、OUT3、...、OUTN为低电平。

在时钟信号CK2变为低电平紧后，各时钟信号CK1、CK3、...、CKN也为低电平，所以全部时钟信号CKn变为低电平，在此期间中，全部电平移动器LSn的电平移动功能为激活状态。

如图6所示的时序图那样重复上述过程，将比驱动电压Vdd低的时钟信号CKn的高电平升压到驱动电压Vdd，作为输出信号OUTn来输出。

实施图6的时序图中的斜线表示实施其的期间中该电平移动器LSn的电平移动功能为停止状态。在1个电平移动器LSn输出高电平的输出信号OUTn的期间中，其余全部电平移动器停止电平移动动作。

因此，在无需变换到不同电平的电平移动动作的去活期间中，能够削减在功耗中占非常大的比例的、偏移部2及电平移动部3的贯通电流在MOS晶体管的沟道电阻或配线电阻上产生的功耗。其结果是，电平移动电路21的功耗被大幅降低。

其中，在本实施形态中，说明了作为N种时钟信号CKn而使用具有高电平期间互不重叠的相位的信号的情况，但是不限于此，具有低电平期间互不重叠的相位的N种时钟信号、或具有高电平期间互不重叠的相位及低电平期间互不重叠的相位两者的N种时钟信号，都能够应用本发明的技术思想。

一般，对每个时钟信号分别包括电平移动器，进行下述电平移动动作即可：将时钟信号的高电平变换为规定的电源电压的高电平及低电平中的一个电平，并且将时钟信号的低电平变换为上述电源电压的高电平及低电平中的另一个电平。

此外，根据电平移动电路21，各电平移动器LSn分别不是通过在输入的时钟信号CKn的去活期间中的与另一个时钟信号的激活期间相当的特定期间中，使用使贯通电流流过偏移部2及电平移动部3而产生的电压，而是通过使用通过激活下拉到电源电压Vss而产生的替代电压，来生成并输出去活电平(电源电压Vss)以取代电平移动动作产生的时钟信号CKn的变换后电平——电源电压Vss。

上述去活电平在这里为电源电压Vss，但是只要是使电平移动电路21的次级电路不动作的电平即可。此外，通过将替代电压激活上拉到驱动电压Vdd来产生，如果与此相应来改变“非”门的级数，则也能够得到去活电平。

在这种结构中，不是上述贯通电流流过，而是“非”门I1的输入级MOS晶体管的栅极的充放电电流流过驱动晶体管N6，随之各MOS晶体管的开关时各栅极的充放电电流流过，所以能够削减功耗，同时始终得到去活期间用的电平。

此外，在进行激活上拉或激活下拉时使用了驱动晶体管N6这样的有源元件，但是不限于此，用具有大电阻值的电阻来上拉到驱动电压Vdd或下拉到电源电压Vss来取代这种有源元件，也能得到同样的效果。

此外，根据电平移动电路21，N种时钟信号CKn的互不重叠的高电平期间的占空比低于(100×1/N)％，N种时钟信号CKn的高电平期间不会相互重叠，所以能够按照需要来自由地设定时钟信号CKn的激活期间以进行电平移动动作。

在N种时钟信号CKn具有互不重叠的低电平期间、其占空比低于(100×1/N)％的情况下也是同样的。此外，根据电平移动电路21，作为偏移部2及电平移动部3的贯通电流流过的电路，各电平移动器LS1、LS2、...、LSN分别包括开关MOS晶体管构成的升压部，该开关MOS晶体管包括向源极输入时钟信号CKn的MOS晶体管——晶体管N4。

该升压部是电平移动器LSn的电平移动动作中始终使电流导通的电流驱动型，将时钟信号CKn的高电平升压到更高的电源电压的高电平——驱动电压Vdd。

即使是晶体管N4的阈值的大小比输入的时钟信号CKn的振幅高的特性比较差的MOS晶体管，通过包括这种升压部，也能够只在时钟信号CKn的激活期间中对振幅比电源电压的高电平(驱动电压Vdd)和低电平(电源电压Vss)之间的电位差小的时钟信号CKn进行电平移动。

其中，不限于升压部，在包括将时钟信号的低电平降压到更低的电源电压的低电平的降压部的情况下、或在包括升压部及降压部两者的情况下也是同样的。

此外，根据电平移动电路21，时钟信号CKn的互不重叠的高电平期间是时钟信号CKn的激活期间，电平移动器LSn对时钟信号CKn停止电平移动动作的期间是另一个时钟信号的各激活期间。

因此，在此期间中只有输入了高电平的时钟信号CKn的电平移动器LSn进行电平移动动作。因此，全部控制晶体管N5及全部控制配线CLn构成的电平移动动作控制部件能够将激活期间的时钟信号CKn进行电平移动所得的输出信号OUTn用作用于停止其他电平移动器的电平移动动作的信号。

此外，在电平移动电路21中，各时钟信号CKn的激活期间为高电平期间。激活期间——高电平期间互不重叠的N种时钟信号CKn的波形被输入到电平移动器LSn中，如果输入的时钟信号CKn之一处于高电平期间，则只有输入了该高电平期间的时钟信号CKn的电平移动器LSn进行电平移动到驱动电压Vdd的动作，其他电平移动器由电平移动动作控制部件停止电平移动动作。

因此，如上所述，电平移动动作控制部件能够将激活期间检测部件检测出的激活期间的电平移动器LSn的时钟信号CKn电平移动到驱动电压Vdd所得的信号用作用于停止其他电平移动器的电平移动动作的信号。

此外，如果各时钟信号CKn的激活期间为低电平期间，则有以下的情况。激活期间——低电平期间互不重叠的N种时钟信号CKn的波形被输入到电平移动器LSn中，如果输入的时钟信号CKn之一处于低电平期间，则只有输入了该低电平期间的时钟信号CKn的电平移动器LSn进行电平移动到电源电压Vss的动作，而其他电平移动器由电平移动动作控制部件停止电平移动动作。

因此，在此情况下，电平移动动作控制部件能够将激活期间检测部件检测出的激活期间的电平移动器LSn的时钟信号CKn电平移动到电源电压Vss所得的信号用作用于停止其他电平移动器的电平移动动作的信号。

[实施形态4]

以下根据图7及图8来说明本发明的另一个实施形态。其中，只要没有特别指出，与上述实施形态1至3中所用的部件的标号相同的标号被作为具有同一功能的部件的标号，省略其说明。

图7示出本实施形态的电平移动电路31的结构。电平移动电路31在整个电平移动电路31中设有1个图7的电平移动电路的偏移部51来取代图4的电平移动电路21的各电平移动器LSn包括的图5的偏移部2，还如图8所示，在各电平移动器LSn中设有图3的通路电路12。此外，对各控制配线CLn的连接关系进行了后述若干变更。

除了偏移部51为各电平移动器LSn公用以外，与图2相同。此外，控制配线CLn将激活期间检测电路ENOUTn的输出端子连接在电平移动器LSn的控制晶体管N5、驱动晶体管N6、及模拟开关A1的P沟道MOS晶体管的各栅极、和“非”门I3的输入端子上。

在图8中，模拟开关A1和偏移部51之间的连接端子由施加有偏移电压OFFSETV的端子来表示。由此，在向控制配线CLn施加低电平的电压的情况下，从偏移部51向晶体管N4的栅极施加偏移电压OFFSETV。

此外，在控制配线CLn上施加着高电平的电压的情况下，阻止从偏移部51向晶体管N4的栅极施加偏移电压OFFSETV，防止经控制晶体管N5向晶体管N4的栅极施加的电源电压Vss传递到偏移部51。

即，在本实施形态中，全部控制晶体管N5、全部控制配线CLn、及全部通路电路12构成电平移动动作控制部件。

在这种电平移动电路31中，在各时钟信号CKn的去活期间的作为其他时钟信号的激活期间的特定期间中，阻止流过电平移动部3的恒流源P4及晶体管N4的串联电路的贯通电流。

因此，能够削减与该贯通电流被阻止的量相应的功耗。但是，公用的偏移部51中流过的贯通电流只存在于进行电平移动动作的电平移动器中，所以对停止了电平移动动作的电平移动器来说，也等于阻止了电平移动部51的贯通电流，也削减了该相应量的功耗。

通过以上结构，不管是否是特定期间，由于生成并输出偏移电压OFFSETV的偏移部51为全部电平移动器LSn所公用，所以相应地简化了结构，并且降低了功耗。

此外，在本实施形态的电平移动器31以外的外围电路中有利用从偏移部51输出的电压的部分的情况下，如果与该部分公用偏移部51，则能够简化结构，并且能够降低功耗。

[实施形态5]

以下根据图9及图10来说明本发明的另一个实施形态。其中，只要没有特别指出，与上述实施形态1至4中所用的部件的标号相同的标号被作为具有同一功能的部件的标号，省略其说明。

在本实施形态中，描述包括上述实施形态1至4中所述的电平移动电路的显示装置。图9示出作为显示装置的矩阵型显示装置100的概略结构。

矩阵型显示装置100例如是液晶显示装置，对矩阵状排列的多个显示单元(像素)105，沿行方向排列多个沿列方向平行的数据信号线103(SL1～SLm)，沿列方向排列多个沿行方向平行的扫描信号线104(GL1～GLn)。数据信号线103被连接在数据信号线驱动电路101上，扫描信号线104被连接在扫描信号线驱动电路102上。

此外，向矩阵型显示装置100输入用于驱动数据信号线驱动电路101的各数据动作时钟信号SCK、SCKB、用于开始驱动的数据驱动开始信号SSP、用于驱动扫描信号线驱动电路102的各扫描动作时钟信号GCK1、GCK2和用于开始驱动的扫描驱动开始信号GSP、及用于对驱动电路进行初始化的初始化信号RES，这些信号由电平移动电路组106进行电平移动后，输入到数据信号线驱动电路101和扫描信号线驱动电路102中。

扫描信号线驱动电路102与各扫描动作时钟信号(第1时钟信号)GCK1、GCK2同步，将扫描信号提供给各扫描信号线104。数据信号线驱动电路101从与各数据动作时钟信号(第2时钟信号)同步而提供的、表示显示单元105的显示状态的视频信号(图中，Video Data)中，提取被提供了扫描信号的扫描信号线104给各显示单元105的数据信号并输出到各数据信号线103。

各数据动作时钟信号SCK、SCKB是具有高电平期间互不重叠的相位、及低电平期间互不重叠的相位中至少一个的2种时钟信号。各扫描动作时钟信号GCK1、GCK2是具有高电平期间互不重叠的相位、及低电平期间互不重叠的相位中至少一个的2种时钟信号。

电平移动电路组106对各组分别包括上述实施形态1至4中所述的电平移动电路中的某一个，用于将这2组的2种时钟信号电平移动到能够使移位寄存器动作的电压。

需要该电平移动电路组106的理由如下所述。输入到矩阵型显示装置100中的各信号SCK、SCKB、SSP、GCK1、GCK2、GSP、RES由矩阵型显示装置100外部的IC生成，所以要求这些输入信号也与IC的动作电压相同。

IC的动作电压在逐年降低，用这样低的电压，矩阵型显示装置100内部的数据驱动电路101和扫描驱动电路102不能动作。需要电平移动电路组106以便将输入信号的电压电平移动到数据驱动电路101和扫描驱动电路102的动作电压。

此外，电平移动电路组106的结构示于图10。在该图中，对每个要进行电平移动的信号分别设有电平移动器200。对电平移动器200进行电平移动并输出的信号，在其信号名的末尾附有Z。各数据动作时钟信号SCK、SCKB的各电平移动器200组是上述实施形态1至4中的某一个电平移动电路，此外，各扫描动作时钟信号GCK1、GCK2的各电平移动器200组是上述实施形态1至4中的某一个电平移动电路。

其中，各信号SCK、SCKB、SSP的电平移动器200也可以设在数据驱动电路101的内部，各信号GCK1、GCK2、GSP的电平移动器200也可以设在扫描驱动电路102的内部。

通过以上结构，整个显示装置的功耗可削减与电平移动电路的功耗削减量对应的量。其中，如果第1时钟信号及第2时钟信号中的至少一个是由上述实施形态1至4中的某一个电平移动电路电平移动过的2种时钟信号，则能够削减整个显示装置的功耗。

此外，在矩阵型显示装置100中，扫描信号线驱动电路102及数据信号线驱动电路101中的、输入由上述实施形态1至4中的某一个电平移动电路电平移动过的2种时钟信号者(这里是两者)与该电平移动电路一起与由多个显示单元105构成的显示部形成在同一衬底上。

据此，能够将该时钟信号用的配线系统制作在同一衬底上。例如，数据信号线驱动电路101及扫描信号线驱动电路102与上述显示部及上述电平移动电路一起被形成在玻璃衬底等绝缘性衬底上(驱动器单片构造)。作为绝缘性衬底(衬底)，多使用蓝宝石衬底、石英衬底、无碱玻璃等。

在本发明中，通过将数据信号线驱动电路101及扫描信号线驱动电路102与电平移动电路一起与显示部以单片的形式形成在同一玻璃衬底上，能够削减制造时的时间和配线容量。

此外，在本发明中，与将外置的IC用作驱动器的显示装置相比，玻璃衬底上的输入端子数少。其结果是，能够降低用于在玻璃衬底上安装部件的成本、和伴随该安装而发生的故障。因此，能够降低驱动电路的制造成本和安装成本及提高驱动电路的可靠性。

此外，在矩阵型显示装置100中，作为像素晶体管，采用了薄膜晶体管，数据信号线驱动电路101及扫描信号线驱动电路102包括薄膜晶体管来构成，而为了集成更多的显示单元105，扩大显示面积，作为这些薄膜晶体管，采用了多晶硅薄膜晶体管。

上述多晶硅薄膜晶体管例如是在玻璃衬底上淀积防止污染用的氧化硅膜，在其上形成场效应晶体管而成的。上述薄膜晶体管由氧化硅膜上形成的沟道区、源区、及漏区构成的多晶硅薄膜、以及其上形成的栅极绝缘膜、栅极、层间绝缘膜、及金属配线构成。

上述多晶硅薄膜晶体管例如具有将绝缘性衬底上的多晶硅薄膜作为活性层的顺交错(顺スタガ-)(顶端栅极(トツプゲ-ト))构造。除此之外，也可以是逆交错(逆スタガ-)构造的晶体管。此外，也可以应用多晶硅薄膜晶体管、非晶硅薄膜晶体管、或由其他材料构成的薄膜晶体管。

通过使用如上所述的多晶硅薄膜晶体管，能够在形成显示部的玻璃衬底上用与显示单元105大致相同的制造工序来制作具有实用的驱动能力的数据信号线驱动电路101及扫描信号线驱动电路102。

[实施形态6]

以下根据图11至图13来说明本发明的另一实施形态。

图11示出本实施形态的电平移动电路部DLSn的结构。电平移动电路DLSn包括各恒流源晶体管P10、P11、各N沟道MOS晶体管N10、N11、各输入信号端子CK、CKB、及各时钟通路晶体管N12、N13构成的电平移动部13、各控制晶体管P12、P13、驱动晶体管N15、控制配线CLn、“非”门I1、I2及初始化晶体管N14。

电平移动部13将高电平比次级电路的驱动电压Vdd低、低电平比次级电路的驱动电压Vssd高的电压的振幅升压到驱动电压Vdd这一电源电压的高电平，或者降压到驱动电压Vssd这一电源电压的低电平并作为输出信号On来输出，以便使上述次级电路动作。

各时钟信号CK1、CK2是具有高电平期间互不重叠的相位的2种各时钟信号，各时钟信号CK1B、CK2B分别是时钟信号CK1、CK2的反转信号。时钟信号CK1、CK2的各高电平期间是用于使上述次级电路动作的激活期间，各低电平期间是用于使上述次级电路不动作的去活期间。

图13示出电平移动电路的整体结构，包括电平移动部DLS1、DLS2及“非”门I3、输出端子OUT1、OUT2。

在图11的电平移动部13中，包括由P沟道MOS晶体管构成的各恒流源晶体管P10、P11、各N沟道MOS晶体管N10、N11(以下，称为晶体管N10、N11)。在恒流源晶体管P10的源极上连接有驱动电压Vdd的电源线，其漏极被连接在晶体管N10的漏极及晶体管N11的栅极上，其栅极被连接在由P沟道MOS晶体管构成的控制晶体管P12的漏极及由N沟道MOS晶体管构成的时钟通路晶体管N12的漏极上。

晶体管N10的源极被连接在驱动电压Vssd的电源线上，其漏极被连接在恒流源晶体管P10的漏极、晶体管N10的栅极及晶体管N11的栅极上，其栅极被连接在晶体管N11的栅极及恒流源晶体管P10的漏极上。

恒流源晶体管P11的源极被连接在驱动电压Vdd的电源线上，其漏极被连接在晶体管N11的漏极、由N沟道MOS晶体管构成的初始化晶体管N14的漏极、驱动晶体管N15的漏极及“非”门I1的输入端子上，其栅极被连接在由P沟道MOS晶体管构成的控制晶体管P13的漏极及由N沟道MOS晶体管构成的时钟通路晶体管N13的漏极上。

晶体管N11的源极被连接在驱动电压Vssd的电源线上，其漏极被连接在恒流源晶体管P11的漏极、初始化晶体管N14的漏极、驱动晶体管N15的漏极及“非”门I1的输入端子上，其栅极被连接在晶体管N10的栅极和漏极及恒流源晶体管P10的漏极上。

控制配线CLn被连接在时钟通路晶体管N12、N13的栅极、控制晶体管P12、P13的栅极及“非”门I2的输入端子上。

在时钟通路晶体管N12的源极上连接有输入信号端子CK，其漏极被连接在控制晶体管P12的漏极及恒流源晶体管P10的栅极上，其栅极被连接在控制配线CLn上。

在时钟通路晶体管N13的源极上，连接有输入信号端子CKB，其漏极被连接在控制晶体管P13的漏极及恒流源晶体管P11的栅极上，其栅极被连接在控制配线CLn上。

控制晶体管P12的源极被连接在驱动电压Vdd的电源线上，其漏极被连接在恒流源晶体管P10的栅极及时钟通路晶体管N12的漏极上，其栅极被连接在控制配线CLn上。

控制晶体管P13的源极被连接在驱动电压Vdd的电源线上，其漏极被连接在恒流源晶体管P11的栅极及时钟通路晶体管N13的漏极上，其栅极被连接在控制配线CLn上。

由P沟道MOS晶体管构成的驱动晶体管N15的源极被连接在驱动电压Vssd的电源线上，其漏极被连接在恒流源晶体管P11的漏极、晶体管N11的漏极、初始化晶体管N14的漏极及“非”门I1的输入端子上，其栅极被连接在“非”门I2的输出上。此外，“非”门I2的输入端子被连接在各控制晶体管P12、P13的栅极及各时钟通路晶体管N12、N13的栅极上。

初始化晶体管N14的源极被连接在驱动电压Vssd的电源线上，其漏极被连接在晶体管N11的漏极、恒流源晶体管P11的漏极、驱动晶体管N15的漏极及“非”门I1的输入端子上，栅极上连接有初始化信号IN1的输入端子。

在图13中，电平移动电路部DLS1的输出O1被输入到电平移动电路部DLS2的控制配线CL2中，而电平移动电路部DLS2的输出O2被输入到电平移动电路部DLS1的控制配线CL1中。输出O1或输出O2被连接在“非”门I3的输入端子上，分别作为输出OUT1或输出OUT2来输出。

向电平移动电路部DLS1的CK及CKB的输入端子分别输入输入信号CK1及输入信号CK1B，向电平移动电路部DLS2的CK及CKB的各输入端子分别输入输入信号CK2及输入信号CK2B。

在图13中，各时钟信号CK1、CK1B、CK2、CK2B的高电平低于驱动电压Vdd，低电平高于驱动电压Vssd。因此，电平移动后的各输出OUT1、OUT2的高电平高于各时钟信号CK1、CK2的高电平，低电平低于各时钟信号CK1、CK2的低电平。

接着，说明电平移动电路部DLSn的动作。在控制配线CLn为高电平的情况下，各控制晶体管P12、P13为截止状态。此外，各时钟通路晶体管N12、N13为导通状态，所以分别将来自各输入信号端子CK、CKB的输入信号传递到各恒流源晶体管P10、P11。

此时，成为可对从输入信号端子CK输入的信号进行电平移动的激活状态。在输入信号端子CK的时钟信号处于高电平的情况下，输入信号端子CKB的时钟信号为低电平；在输入信号端子CK的时钟信号处于高电平的情况下，输入信号端子CKB的时钟信号为高电平。

在输入信号端子CK的时钟信号处于高电平的情况下，流过恒流源晶体管P10的电流小，导通电阻高，所以由于与晶体管N10的导通电阻的分压，晶体管N10的栅极及漏极上出现的电位低。晶体管N10的栅极及漏极被连接在晶体管N11的栅极上，所以晶体管N11中流过的电流小。

在输入信号端子CK的时钟信号为高电平的情况下，输入信号端子CKB的时钟信号处于低电平，所以恒流源晶体管P11中流过的电流大，所以在恒流源晶体管P11的漏极和晶体管N11的漏极所连接的构成“非”门I1的MOS晶体管的栅极中累积从恒流源晶体管P11流出的电荷，在构成“非”门I1的MOS晶体管的栅极的电位超过“非”门I1的反转电位时，“非”门I1的输出变为驱动电压Vssd的电位。因此，在输入信号端子CK的时钟信号为高电平的情况下，输出On为低电平。

在输入信号端子CK的时钟信号处于低电平的情况下，流过恒流源晶体管P10的电流大，导通电阻低，所以由于与晶体管N10的导通电阻的分压，晶体管N10的栅极及漏极上出现的电位高。晶体管N10的栅极及漏极被连接在晶体管N11的栅极上，所以晶体管N11中流过的电流大。

在输入信号端子CK的时钟信号为低电平的情况下，输入信号端子CKB的时钟信号处于高电平，所以恒流源晶体管P11中流过的电流小，所以从恒流源晶体管P11的漏极和晶体管N11的漏极所连接的构成“非”门I1的MOS晶体管的栅极向晶体管N11放电，在构成“非”门I1的MOS晶体管的栅极的电位低于“非”门I1的反转电位时，“非”门I1的输出为驱动电压Vdd的电位。由此，在输入信号端子CK的时钟信号为低电平的情况下，输出On为高电平。

在控制配线CLn为低电平的情况下，时钟通路晶体管N12、N13为截止状态，所以来自输入信号端子CK、CKB的输入信号不被传递到恒流源晶体管P10、P11。此时，控制晶体管P12、P13为导通状态，所以向恒流源晶体管P10、P11的栅极施加驱动电压Vdd的电位。因此，恒流源晶体管P10、P11为截止状态。

由此，从恒流源晶体管P10流向晶体管N10的电流及从恒流源晶体管P11流向晶体管N11的电流不存在。电平移动电路部DLSn的电平移动功能为去活状态。控制配线CLn为低电平，所以“非”门I2的输出为高电平，驱动晶体管N15为导通状态。由此，“非”门I1的输出为高电平，所以向输出On输出驱动电压Vdd。

接着，根据图11及图13的电平移动整体电路及图12的时钟信号来说明各时钟信号CK1、CK1B、CK2、CK2B从输入前到输入后的状态变化。

描述下述情况：电平移动电路部DLS1及电平移动电路部DLS2从不稳定的初始状态转移到稳定的状态，然后，输入图12的时序图所示的比驱动电压Vdd低、比驱动电压Vssd高的高电平期间互不重叠的2种各时钟信号CK1、CK2。时钟信号CK1、CK2的各高电平期间的占空比低于(100×0.5)％。此外，各时钟信号CK1B、CK2B分别是时钟信号CK1、CK2的反转信号。

首先，在电平移动电路部DLS1及电平移动电路部DLS2未稳定的初始状态下，向用于将它们变为稳定状态的初始化晶体管N14的栅极输入驱动电压Vdd的初始化信号INI。由此，初始化晶体管N14变为导通状态。

因此，“非”门I1的输入电压变为电源电压Vssd，在电压低于“非”门I1的理论反转电压时，各输出O1、O2输出驱动电压Vdd。向“非”门I3的输入端子施加驱动电压Vdd的电位，所以“非”门I3的输出电压变为电源电压Vssd，输出信号OUT1及输出信号OUT2都输出驱动电压Vssd的低电平。

此时，各电平移动电路部DLS1、DLS2的各输出O1、O2都处于高电平，所以各控制配线CL1、CL2都变为高电平，各电平移动电路部DLS1、DLS2都转移到可进行电平移动的状态。

在初始状态稳定后，INI变为驱动电压的电位(低电平)，所以以后初始化晶体管N14变为截止。

初始化紧后的各电平移动电路部DLS1、DLS2都为可进行电平移动的状态，在CK1的高电平被输入到电平移动电路部DLS1的信号输入端子CK中后，输出O1的输出变为低电平，所以输出OUT1变为电平移动过的高电平。

此时，输出信号O1为低电平，所以控制配线CL2变为低电平，所以电平移动电路部DLS2变为去活状态，输出O2的输出变为高电平，输出OUT2输出电平移动过的低电平。输出O2为高电平，所以控制配线CL1变为高电平，电平移动电路部DLS1持续激活状态。

在输入信号CK1从高电平变为低电平后，输出O1变为高电平，所以输出OUT1输出电平移动过的低电平。输出O1为高电平，所以控制配线CL2变为高电平，电平移动电路部DLS2变为激活状态。在输入信号CK1变为低电平紧后，输入信号CK2也为低电平，所以输出O2的输出也变为高电平，控制配线CL1也变为高电平，所以电平移动电路部DLS1变为激活状态。输出OUT2的输出变为电平移动过的低电平。在各输入信号CK1、CK2都为低电平时，各电平移动电路部DLS1、DLS2都为可进行电平移动的激活状态。

接着，在输入信号CK2从该状态变为高电平时，向电平移动电路部DLS2的输入信号端子CK施加高电平，所以输出O2变为低电平，输出O2为低电平，所以输出OUT2的输出变为电平移动过的高电平。

控制配线CL1变为低电平，所以电平移动电路部DLS1变为去活状态，输出O1的输出变为高电平。因此，输出OUT1的输出变为电平移动过的低电平。输出O1为高电平，所以控制配线CL2变为高电平，电平移动电路部DLS2持续激活状态。

在输入信号CK2从高电平变为低电平时，输出O2变为高电平，所以输出OUT2输出电平移动过的低电平。输出O2为高电平，所以控制配线CL1变为高电平，电平移动电路DLS1变为激活状态。

在输入信号CK2变为低电平紧后，输入信号CK1也为低电平，所以输出O1的输出变为高电平，控制配线CL2也变为高电平。因此，电平移动电路部DLS2变为激活状态。输出OUT1的输出变为电平移动过的低电平。

如图12所示的时序图那样重复上述过程，将比驱动电压Vdd低的、各时钟信号CK1、CK2的高电平升压到电源电压Vdd，同时，将比驱动电压Vssd高的、各时钟信号CK1、CK2的低电平降压到电源电压Vssd，作为输出信号OUT1、OUT2来输出。

图12的时序图中的斜线表示其被实施的期间中电平移动电路部DLS1或电平移动电路部DLS2停止了电平移动动作的状态。在各电平移动电路部DLS1、DLS2中的一个输出高电平信号的期间中，另一个停止电平移动动作。

因此，在无需变换到不同电平的电平移动动作的去活期间中，能够削减在功耗中占非常大的比例的、从恒流源晶体管P10流向晶体管N10的贯通电流及从恒流源晶体管P11流向晶体管N11的贯通电流在MOS晶体管的沟道电阻或配线电阻上产生的功耗。其结果是，图13的电平移动电路的功耗被大幅降低。

其中，在本实施形态中，说明了作为2种时钟信号CK1、CK2使用具有高电平期间互不重叠的相位的信号和它们的各反转信号CK1B、CK2B的情况，但是不限于此，具有低电平期间互不重叠的相位的2种各时钟信号、或具有高电平期间互不重叠的相位及低电平期间互不重叠的相位两者的2种时钟信号和它们的各反转信号，都能够应用本发明的技术思想。

此外，在本实施形态中，对各时钟信号CK1、CK2进行电平移动并反转，从各电平移动电路部DLS1、DLS2输出，但是也有时对时钟信号进行电平移动并且不反转就从电平移动电路部输出。在此情况下，也当然相当于将时钟信号的高电平或低电平电平移动到电源电压的高电平或低电平，所以能够应用本发明的技术思想。

因此，一般，对每个时钟信号分别包括电平移动器，进行下述电平移动动作即可：将时钟信号的高电平变换为规定的电源电压的高电平及低电平中的一个电平，并且将时钟信号的低电平变换为上述电源电压的高电平及低电平中的另一个电平。在以下各实施形态中也同样。

此外，根据图13的电平移动电路，各电平移动电路部DLS1、DLS2分别不是通过在输入的时钟信号CK1、CK2的去活期间中的与另一个时钟信号的激活期间相当的特定期间中，使用使贯通电流流过电平偏移部13而产生的电压，而是通过使用通过下拉到电源电压Vssd而产生的替代电压，来生成并输出去活电平(电源电压Vssd)以取代电平移动动作产生的各时钟信号CK1、CK2的变换后电平——电源电压Vssd。

上述去活电平在这里为电源电压Vssd，但是只要是使电平移动电路部的次级电路动作的电平即可。此外，通过将替代电压上拉到驱动电压Vdd来产生，如果与此相应来改变“非”门的级数，则也能够得到去活电平。

在这种结构中，不是上述贯通电流流过，而是“非”门I1的输入级MOS晶体管的栅极的充放电电流流过驱动晶体管N15，随之各MOS晶体管的开关时各栅极的充放电电流流过，所以能够削减功耗，同时始终得到去活期间用的电平。

此外，根据图13的电平移动电路，各时钟信号CK1、CK2的互不重叠的高电平期间的占空比低于(100×0.5)％，2种各时钟信号CK1、CK2的高电平期间不会相互重叠，所以能够按照需要来自由地设定各时钟信号CK1、CK2的激活期间以进行电平移动动作。在2种各时钟信号CK1、CK2具有互不重叠的低电平期间、其占空比低于(100×0.5)％的情况下也是同样的。

此外，根据图13的电平移动电路，各时钟信号CK1、CK2的互不重叠的高电平期间是各时钟信号CK1、CK2的激活期间，各电平移动电路部DLS1、DLS2是对各时钟信号CK1、CK2停止电平移动动作的期间，是另一个时钟信号的各激活期间。

因此，在此期间中只有输入了高电平的时钟信号的电平移动器进行电平移动动作，所以各控制晶体管P12、P13及各控制配线CL1、CL2构成的电平移动动作控制部件能够将激活期间的各时钟信号CK1、CK2进行电平移动所得的各输出信号O1、O2用作用于停止另一个电平移动器的电平移动动作的信号。

此外，如果在电平移动电路部DLSn的“非”门I1的输出的次级设置“非”门，将其输出作为OUTN，用电平移动电路部DLSn来取代图4、图5的LSn，则能够将电平移动电路部变为多级。但是，输出OUTN的输出与输入信号CKN的相位反相，所以为了与输入信号CKN的相位同相，设置“非”门即可。

此外，图11的电平移动电路部使用了输入信号CK1和其反转信号CK1B或输入信号CK2和其反转信号CK2B，但是通过将从输入端子CK输入的信号变为一定电压，能够向晶体管N11的栅极施加偏移电压，能够用恒流源晶体管P10和晶体管N10来构成其他实施形态中所用的偏移部。由此，图3及图7构成的偏移部的公用也可以由相同的技术思想来构成。

[实施形态7]

根据图14和图15来说明输入时钟信号为3种的情况下的本发明的电平移动电路。本实施形态示出输入时钟信号为3种的情况，但是按同样的思考方法也很容易应用于输入时钟信号为4种以上的情况。在本实施形态中所用的记号与上述实施形态中所用的记号相同的情况下，只要没有特别指出，都表示同一动作。

图14的电平移动电路部LSBn只是将图5的电平移动电路部LSn的“非”门I1的输出作为电平移动器的输出OUTBn，其他结构及动作相同。

如图15所示，各电平移动电路部LSB1、LSB2、LSB3的输出分别作为OUTB1、OUTB2、OUTB3来输出后，分别被输入到各“非”门I2中，分别作为GCK1、GCK2、GCK3来输出。

此外，向各电平移动电路部LSB1、LSB2、LSB3的各控制配线CL1、CL2、CL3分别输入了由“与非”电路构成的激活期间检测电路的输出。向激活期间检测电路输入输入了激活期间检测电路的输出的电平移动电路部的输出以外的全部电平移动电路部的输出。

例如，激活期间检测电路ENB1的输出被输入到电平移动电路部LSB1的控制配线CL1中，所以电平移动电路部LSB1以外的电平移动电路部的各输出OUTB2、OUTB3被输入到激活期间检测电路ENB1中。此时的信号的样子示于图16。低有效的各输出OUTB2、OUTB3被输入到激活期间检测电路ENB1中，ENB1的输出如图16所示。

图17示出输入时钟信号的时序图。首先，在接通电源紧后输入初始化信号INI，电平移动电路部的各输出OUTB1、OUTB2、OUTB3都为高电平。电平移动电路部的各输出都为高电平，所以全部激活期间检测电路输出低电平。

因此，全部电平移动电路部为可进行电平移动的状态。在此状态下，如图17所示，输入时钟信号CK1被输入。输入的CK1由电平移动电路部LSB1进行电平移动，从OUTB1输出。

该输出OUTB1被输入到各激活期间检测电路ENB2、ENB3中，各激活期间检测电路ENB2、ENB3输出电平移动停止信号的高电平，将各电平移动电路部LSB2、LSB3变为电平移动停止状态。此时，各电平移动电路部LSB2、LSB3的各输出OUTB2、OUTB3变为高电平。

在输入时钟信号CK1从高电平变为低电平时，电平移动电路部LSB1的输出信号OUTB1也输出高电平，各电平移动电路部的全部输出为高电平，所以全部电平移动电路部再次变为可进行电平移动的状态。

然后，依次输入各输入时钟信号CK2、CK3，按与上述同样的思考方法，将输入了时钟的电平移动电路部以外的电平移动电路部变为电平移动停止状态，同时对输入时钟信号进行电平移动。

图17的各时钟信号CK1、CK2、CK3中记载的斜线部是输入了各个信号的电平移动电路部的动作停止的期间。在斜线部分，电平移动电路部停止了，所以在此期间中，能够防止平稳地流动的电流，所以能够大幅降低功耗。

[实施形态8]

在本实施形态中所用的记号与上述各实施形态中所用的记号相同的情况下，只要没有特别指出，都表示同一动作。

图18示出使用SSD(共源极驱动(ソ-ス·シエアド·ドライビング))电路的图像显示装置。SSD电路被用于图18的SSD部，用于在图像显示的水平期间中用开关将来自多个视频线的信号从视频线分配到多根源极总线。用图19和图20来说明SSD电路。

图19示出SSD部的SSD电路。用各输入信号ASW1、ASW2、ASW3来分别控制各开关元件SW1、SW2、SW3。这些开关元件SW1、SW2、SW3分别每个作为1组，对该组有1个视频信号。该视频信号被输入到组内的全部各开关元件SW1、SW2、SW3中，其结果是1根视频信号线通过开关元件被连接在3根源极总线上。在图19的情况下，各视频信号线S1～Sn有n根，所以源极总线为3n根。

用各输入信号ASW1、ASW2、ASW3分别打开n个各开关元件SW1、SW2、SW3，从各视频线S1～Sn向各源极总线SLR1～SLRn、SLG1～SLGn、SLB1～SLBn提供视频信号。

用图20的时序图来说明具体的动作。其中，各输入信号ASW1、ASW2、ASW3的信号将高电平作为激活期间、即开关元件打开着的状态。

如图20所示，将水平期间按时间分割为三份，分别分配为各输入信号ASW1、ASW2、ASW3的信号。由此，n个各开关元件SW1、SW2、SW3依次打开，从n根视频信号向3n根源极总线提供视频信号。用ASW1、ASW2、ASW3各信号依次连接视频信号线和源极总线，而向视频信号线提供的视频信号也按照ASW1、ASW2、ASW3信号的激活期间按时间分割为三份，向各个源极总线提供对应的期望的数据。即，在1个水平期间对1根视频信号线向3根源极总线提供视频信号。

在从图像显示板外部的LSI等提供向上述SSD电路输入的、各输入信号ASW1、ASW2、ASW3的情况下，输入振幅比图像显示板内部的驱动电压的高电平和低电平之差小的信号，所以各输入信号ASW1、ASW2、ASW3在图像显示板内部必须被电平移动到电源电压的高电平和低电平。

此时，如果使用上述本发明的电平移动电路，则通过停止无需输入信号的电平移动的期间的电平移动电路部的动作，能够降低电平移动电路部中平稳地流过的电流，所以能够大幅削减电平移动电路的功耗，并且整个图像显示的功耗也能够削减与电平移动电路的功耗削减量对应的量。

其中，在本实施形态中，描述了将水平期间按时间分割为三份的情况，但是用同样的思考方法也能够容易地应用于将水平期间分割为m份(m为2以上的整数)的情况。

为了实现上述目的，本发明的电平移动电路对具有高电平期间互不重叠的相位、及低电平期间互不重叠的相位中的至少一个的2种时钟信号分别包括进行下述电平移动动作的电平移动器：将上述时钟信号的高电平变换为规定的电源电压的高电平及低电平中的一个电平，并且将上述时钟信号的低电平变换为上述电源电压的高电平及低电平中的另一个电平；各上述电平移动器在对应的上述时钟信号的去活期间中，通过使用使规定的平稳电流流过上述电平移动器的规定电路而产生的规定电压来进行上述电平移动动作；其特征在于，对应于各上述电平移动器，所述电平移动电路还包括电平移动动作控制部件，在上述去活期间中的特定期间中，阻止上述平稳电流流过上述规定电路来停止上述电平移动动作。

根据上述发明，在时钟信号的激活期间和去活期间中的特定期间以外，对应的电平移动器进行通常的电平移动动作。

由此，对具有高电平期间互不重叠的相位、及低电平期间互不重叠的相位中的至少一个的2种时钟信号，分别将高电平变换为规定的电源电压的高电平及低电平中的一个电平，并且将低电平变换为规定的电源电压的高电平及低电平中的另一个电平。

此外，各电平移动器在去活期间中的特定期间以外，通过使用使规定的平稳电流流过规定电路而产生的规定电压来进行电平移动动作。

另一方面，在去活期间中的特定期间中，电平移动动作控制部件阻止规定的平稳电流流过对应的电平移动器的规定电路，该电平移动器停止电平移动动作。

因此，在无需变换为不同的电平的电平移动动作的去活期间中，在该特定期间中规定的平稳电流不流过上述规定电路，所以能够削减该平稳电流流过所产生的功耗。其结果是，能够提供可降低功耗的电平移动电路。

再者，为了实现上述目的，本发明的电平移动电路的特征在于，上述电平移动动作控制部件不是通过使用在上述特定期间中使上述平稳电流流过各上述电平移动器而产生的上述规定电压，而是通过使用上拉或下拉到上述电源电压而产生的替代电压，来生成并输出去活电平以取代上述电平移动动作产生的上述时钟信号的变换后电平。

根据上述发明，各电平移动器根据电平移动动作控制部件的控制，在去活期间中的特定期间中，停止通常的电平移动动作，同时生成并输出去活电平以取代电平移动动作产生的时钟信号的变换后电平。

去活电平的生成不是通过使用使平稳电流流过规定电路而产生的规定电压，而是通过使用上拉或下拉到电源电压而产生的替代电压来进行。由此，在去活期间中的特定期间中，能够削减功耗，同时始终得到去活期间用的电平。

再者，为了实现上述目的，本发明的电平移动电路的特征在于，上述各时钟信号的互不重叠的上述高电平期间或上述低电平期间的占空比低于(100×0.5)％。

根据上述发明，2种时钟信号的高电平期间之间或低电平期间之间不会相互重叠，所以能够按照需要来自由地设定激活期间以进行电平移动动作。

再者，为了实现上述目的，本发明的电平移动电路的特征在于，各上述电平移动器包括在上述电平移动器的上述电平移动动作中始终使电流导通的电流驱动型的升压部及降压部中的至少一个作为上述规定电路，该升压部及降压部由包括向源极输入上述时钟信号的MOS晶体管的开关MOS晶体管构成，该升压部将上述时钟信号的高电平及低电平中的一个升压到比上述时钟信号的高电平高的上述电源电压的高电平，该降压部将上述时钟信号的高电平及低电平中的另一个降压到比上述时钟信号的低电平低的上述电源电压的低电平。

根据上述发明，即使是MOS晶体管的阈值的大小比输入的时钟信号的振幅高的特性比较差的MOS晶体管，通过包括电流驱动型的升压部及降压部中的至少一个，也能够只在激活期间中对振幅比电源电压的高电平和低电平之间的电位差小的时钟信号进行电平移动。

再者，为了实现上述目的，本发明的电平移动电路的特征在于，各上述电平移动器包括在上述电平移动器的上述电平移动动作中始终使电流导通的电流驱动型的升压部及降压部中的至少一个作为上述规定电路，该升压部及降压部由包括向栅极输入上述时钟信号的MOS晶体管的开关MOS晶体管构成，该升压部将上述时钟信号的高电平及低电平中的一个升压到比上述时钟信号的高电平高的上述电源电压的高电平，该降压部将上述时钟信号的高电平及低电平中的另一个降压到比上述时钟信号的低电平低的上述电源电压的低电平。

根据上述发明，即使是MOS晶体管的阈值的大小比输入的时钟信号的振幅高的特性比较差的MOS晶体管，通过包括电流驱动型的升压部及降压部中的至少一个，也能够只在激活期间中对振幅比电源电压的高电平和低电平之间的电位差小的时钟信号进行电平移动。

此外，由于输入信号被输入到MOS晶体管的栅极中，所以能够阻止无用的电流流入流出用于输入输入信号的端子部。

再者，为了实现上述目的，本发明的电平移动电路的特征在于，2种上述时钟信号的互不重叠的高电平期间或低电平期间是各上述时钟信号的激活期间，各上述时钟信号的上述特定期间是另一个上述时钟信号的各激活期间。

根据上述发明，例如在互不重叠的高电平期间是激活期间的情况下，一个时钟信号的高电平期间是另一个时钟信号的低电平期间的特定期间，所以只有输入了高电平的输入信号的电平移动器进行电平移动动作。因此，在一个时钟信号是激活期间时，输入了另一个时钟信号的电平移动器的电平移动动作停止。

因此，电平移动动作控制部件能够将激活期间的时钟信号进行电平移动所得的信号用作用于停止另一个电平移动器的电平移动动作的信号。

此外，为了实现上述目的，本发明的电平移动电路的特征在于，对具有高电平期间互不重叠的相位、及低电平期间互不重叠的相位中的某一个的N种(N为2以上的整数)时钟信号分别包括进行下述电平移动动作的电平移动器：将上述时钟信号的高电平变换为规定的电源电压的高电平及低电平中的一个电平，并且将上述时钟信号的低电平变换为上述电源电压的高电平及低电平中的另一个电平；各上述电平移动器在对应的上述时钟信号的去活期间中，通过使用使规定的平稳电流流过上述电平移动器的规定电路而产生的规定电压来进行上述电平移动动作；其特征在于，包括：激活期间检测部件，检测各上述电平移动器的上述时钟信号是激活期间还是去活期间；以及电平移动动作控制部件，在上述激活期间检测部件检测出的去活期间中的特定期间中，阻止上述平稳电流流过上述规定电路来停止上述电平移动动作。

根据上述发明，在时钟信号的激活期间和去活期间中的特定期间以外，对应的电平移动器进行通常的电平移动动作。

由此，对具有高电平期间互不重叠的相位、及低电平期间互不重叠的相位中的至少一个的N种时钟信号，分别将高电平变换为规定的电源电压的高电平及低电平中的一个电平，并且将低电平变换为规定的电源电压的高电平及低电平中的另一个电平。

此外，各电平移动器在去活期间中的特定期间以外，通过使用使规定的平稳电流流过规定电路而产生的规定电压来进行电平移动动作。

另一方面，激活期间检测部件检测各电平移动器的时钟信号是激活期间还是去活期间，电平移动动作控制部件在激活期间检测部件检测出的去活期间中的特定期间中进行以下事情。

在去活期间中的特定期间中，电平移动动作控制部件阻止规定的平稳电流流过对应的电平移动器的规定电路，该电平移动器停止电平移动动作。

因此，在无需电平移动动作的去活期间中，在该特定期间中规定的平稳电流不流过上述规定电路，所以能够削减该平稳电流流过所产生的功耗。其结果是，能够提供可降低功耗的电平移动电路。

再者，为了实现上述目的，本发明的电平移动电路的特征在于，上述电平移动动作控制部件不是通过使用在上述特定期间中使上述平稳电流流过各上述电平移动器而产生的上述规定电压，而是通过使用上拉或下拉到上述电源电压而产生的替代电压，来生成并输出去活电平以取代上述电平移动动作产生的上述时钟信号的变换后电平。

根据上述发明，各电平移动器根据电平移动动作控制部件的控制，在去活期间中的特定期间中，停止通常的电平移动动作，同时生成并输出去活电平以取代电平移动动作产生的时钟信号的变换后电平。去活电平的生成不是通过使用使平稳电流流过规定电路而产生的规定电压，而是通过使用上拉或下拉到电源电压而产生的替代电压来进行。由此，在去活期间中的特定期间中，能够削减功耗，同时始终得到去活期间用的电平。

再者，为了实现上述目的，本发明的电平移动电路的特征在于，上述各时钟信号的互不重叠的上述高电平期间或上述低电平期间的占空比低于(100×1/N)％。

根据上述发明，N种时钟信号的高电平期间之间或低电平期间之间不会相互重叠，所以能够按照需要来自由地设定激活期间以进行电平移动动作。

再者，为了实现上述目的，本发明的电平移动电路的特征在于，各上述电平移动器包括在上述电平移动器的上述电平移动动作中始终使电流导通的电流驱动型的升压部及降压部中的至少一个作为上述规定电路，该升压部及降压部由包括向源极输入上述时钟信号的MOS晶体管的开关MOS晶体管构成，该升压部将上述时钟信号的高电平及低电平中的一个升压到比上述时钟信号的高电平高的上述电源电压的高电平，该降压部将上述时钟信号的高电平及低电平中的另一个降压到比上述时钟信号的低电平低的上述电源电压的低电平。

根据上述发明，即使是MOS晶体管的阈值的大小比输入的时钟信号的振幅高的特性比较差的MOS晶体管，通过包括电流驱动型的升压部及降压部中的至少一个，也能够只在激活期间中对振幅比电源电压的高电平和低电平之间的电位差小的时钟信号进行电平移动。

再者，为了实现上述目的，本发明的电平移动电路的特征在于，各上述电平移动器包括在上述电平移动器的上述电平移动动作中始终使电流导通的电流驱动型的升压部及降压部中的至少一个作为上述规定电路，该升压部及降压部由包括向栅极输入上述时钟信号的MOS晶体管的开关MOS晶体管构成，该升压部将上述时钟信号的高电平及低电平中的一个升压到比上述时钟信号的高电平高的上述电源电压的高电平，该降压部将上述时钟信号的高电平及低电平中的另一个降压到比上述时钟信号的低电平低的上述电源电压的低电平。

根据上述发明，即使是MOS晶体管的阈值的大小比输入的时钟信号的振幅高的特性比较差的MOS晶体管，通过包括电流驱动型的升压部及降压部中的至少一个，也能够只在激活期间中对振幅比电源电压的高电平和低电平之间的电位差小的时钟信号进行电平移动。

此外，由于输入信号被输入到MOS晶体管的栅极中，所以能够阻止无用的电流流入流出用于输入输入信号的端子部。

再者，为了实现上述目的，本发明的电平移动电路的特征在于，N种上述时钟信号的互不重叠的高电平期间或低电平期间是各上述时钟信号的激活期间，各上述时钟信号的上述特定期间是其他全部上述时钟信号的各激活期间。

根据上述发明，例如在互不重叠的高电平期间是激活期间的情况下，某一个时钟信号的高电平期间是其他时钟信号的低电平期间的特定期间，所以只有输入了高电平的输入信号的电平移动器进行电平移动动作。因此，在某一个时钟信号是激活期间时，输入了其他时钟信号的电平移动器的电平移动动作停止。

因此，电平移动动作控制部件能够将激活期间检测部件检测出的激活期间的电平移动器的时钟信号进行电平移动所得的信号用作用于停止其他电平移动器的电平移动动作的信号。

再者，为了实现上述目的，本发明的电平移动电路的特征在于，各上述时钟信号的激活期间是高电平期间。

根据上述发明，激活期间——高电平期间互不重叠的N种时钟信号的波形被输入到电平移动器中，如果输入的时钟信号之一处于高电平期间，则只有输入了该高电平期间的时钟信号的电平移动器进行电平移动到电源电压的高电平的动作，其他电平移动器由电平移动动作控制部件停止电平移动动作。

因此，电平移动动作控制部件能够将激活期间检测部件检测出的激活期间的电平移动器的时钟信号电平移动到电源电压的高电平所得的信号用作用于停止其他电平移动器的电平移动动作的信号。

再者，为了实现上述目的，本发明的电平移动电路的特征在于，各上述时钟信号的激活期间是低电平期间。

根据上述发明，激活期间——低电平期间互不重叠的N种时钟信号的波形被输入到电平移动器中，如果输入的时钟信号之一处于低电平期间，则只有输入了该低电平期间的时钟信号的电平移动器进行电平移动到电源电压的低电平的动作，其他电平移动器由电平移动动作控制部件停止电平移动动作。

因此，电平移动动作控制部件能够将激活期间检测部件检测出的激活期间的电平移动器的时钟信号电平移动到电源电压的低电平所得的信号用作用于停止其他电平移动器的电平移动动作的信号。

再者，为了实现上述目的，本发明的电平移动电路的特征在于，各上述电平移动器包括：偏移部，为全部上述电平移动器所公用，生成并输出上述电平移动动作用的偏移电压；以及电平移动部，输入上述偏移电压来进行上述电平移动动作；上述规定电路被包含在上述电平移动部中，并且在上述电平移动部进行上述电平移动动作时输入上述偏移电压来进行上述电平移动动作中的至少一部分；上述电平移动动作控制部件通过在上述特定期间中阻止上述偏移电压被输入到上述规定电路中，来阻止上述平稳电流流过上述规定电路以停止上述电平移动动作。

根据上述发明，电平移动器包括偏移部和电平移动部，上述规定电路被包含在电平移动部中，并且在电平移动部进行电平移动动作时输入偏移部生成并输出的偏移电压来进行电平移动动作的至少一部分。

电平移动动作控制部件通过在去活期间中的特定期间中阻止偏移电压被输入到规定电路中，来阻止平稳电流流过规定电路以停止电平移动部的电平移动动作。因此，不管是否是特定期间，由于生成并输出偏移电压的偏移部为全部电平移动器所公用，所以相应地简化了结构，并且降低了功耗。

再者，在本发明的电平移动电路中，上述电平移动动作控制部件也可以输入其他电平移动器的输出，来判定上述特定期间。根据上述发明，电平移动动作控制部件根据其他电平移动器的输出来判定上述特定期间，所以能够可靠地进行上述判定。

此外，为了实现上述目的，本发明的显示装置包括：多个像素；多个数据信号线；多个扫描信号线；扫描信号线驱动电路，与预定周期的第1时钟信号同步，将扫描信号输出到各上述扫描信号线；以及数据信号线驱动电路，从与预定周期的第2时钟信号同步而输入的表示各上述像素的显示状态的视频信号中，提取被提供了上述扫描信号的上述扫描信号线给各上述像素的数据信号，输出到各上述数据信号线；其特征在于，包括上述某一个电平移动电路，上述第1时钟信号及上述第2时钟信号中的至少一个是由上述电平移动电路电平移动过的N(N是2以上的整数)种时钟信号。

根据上述发明，在显示装置中，对具有高电平期间互不重叠的相位、及低电平期间互不重叠的相位中的某一个的时钟信号进行电平移动并输入到扫描信号线驱动电路及数据信号线驱动电路中的至少一个中作为这些驱动电路的动作电压，整个显示装置的功耗可削减与电平移动电路的功耗削减量对应的量。

再者，为了实现上述目的，本发明的显示装置的特征在于，上述扫描信号线驱动电路及上述数据信号线驱动电路中的、输入了由上述电平移动电路电平移动过的上述N种时钟信号者与上述电平移动电路一起与上述像素形成在同一衬底上。

根据上述发明，输入由电平移动电路电平移动过的N种时钟信号的扫描信号线驱动电路、数据信号线驱动电路与电平移动电路一起与像素形成在同一衬底上，所以能够将时钟信号用的配线系统制作在同一衬底上。

发明的详细说明项中给出的具体实施形态或实施例只是用于说明本发明的技术内容，不应只限定为这种具体例来狭义地解释，在本发明的精神和所附权利要求书的范围内，能够进行各种变更来实施。

Claims (19)

1.一种电平移动电路，包括：电平移动器，对具有高电平期间互不重叠的相位、及低电平期间互不重叠的相位中的至少一个的N种时钟信号分别进行下述电平移动动作：将上述时钟信号的高电平变换为规定的电源电压的高电平及低电平中的一个电平，并且将上述时钟信号的低电平变换为上述电源电压的高电平及低电平中的另一个电平，其中N为2以上的整数；

各上述电平移动器在对应的上述时钟信号的去活期间中，通过使用使规定的平稳电流流过上述电平移动器的规定电路而产生的规定电压来进行上述电平移动动作；其特征在于，

对应于各上述电平移动器，上述电平移动电路还包括电平移动动作控制部件，在上述去活期间中的特定期间中，阻止上述平稳电流流过上述规定电路来停止上述电平移动动作。

2.如权利要求1所述的电平移动电路，其特征在于，

还包括：激活期间检测部件，检测各上述电平移动器的上述时钟信号是激活期间还是去活期间；

上述电平移动动作控制部件在上述激活期间检测部件检测出的去活期间中的特定期间中，阻止上述平稳电流流过上述规定电路来停止上述电平移动动作。

3.如权利要求1所述的电平移动电路，其特征在于，上述N为2。

4.如权利要求1所述的电平移动电路，其特征在于，上述电平移动动作控制部件不是通过使用在上述特定期间中使上述平稳电流流过各上述电平移动器而产生的上述规定电压，而是通过使用上拉或下拉到上述电源电压而产生的替代电压，来生成并输出去活电平以取代上述电平移动动作产生的上述时钟信号的变换后电平。

5.如权利要求1所述的电平移动电路，其特征在于，上述各时钟信号的互不重叠的上述高电平期间或上述低电平期间的占空比低于(100×0.5)％。

6.如权利要求1所述的电平移动电路，其特征在于，各上述电平移动器包括在上述电平移动器的上述电平移动动作中始终使电流导通的电流驱动型的升压部及降压部中的至少一个作为上述规定电路，该升压部及降压部由包括向源极输入上述时钟信号的MOS晶体管的开关MOS晶体管构成，该升压部将上述时钟信号的高电平及低电平中的一个升压到比上述时钟信号的高电平高的上述电源电压的高电平，该降压部将上述时钟信号的高电平及低电平中的另一个降压到比上述时钟信号的低电平低的上述电源电压的低电平。

7.如权利要求1所述的电平移动电路，其特征在于，各上述电平移动器包括在上述电平移动器的上述电平移动动作中始终使电流导通的电流驱动型的升压部及降压部中的至少一个作为上述规定电路，该升压部及降压部由包括向栅极输入上述时钟信号的MOS晶体管的开关MOS晶体管构成，该升压部将上述时钟信号的高电平及低电平中的一个升压到比上述时钟信号的高电平高的上述电源电压的高电平，该降压部将上述时钟信号的高电平及低电平中的另一个降压到比上述时钟信号的低电平低的上述电源电压的低电平。

8.如权利要求3所述的电平移动电路，其特征在于，2种上述时钟信号的互不重叠的高电平期间或低电平期间是各上述时钟信号的激活期间，各上述时钟信号的上述特定期间是另一个上述时钟信号的各激活期间。

9.如权利要求2所述的电平移动电路，其特征在于，上述电平移动动作控制部件不是通过使用在上述特定期间中使上述平稳电流流过各上述电平移动器而产生的上述规定电压，而是通过使用上拉或下拉到上述电源电压而产生的替代电压，来生成并输出去活电平以取代上述电平移动动作产生的上述时钟信号的变换后电平。

10.如权利要求2所述的电平移动电路，其特征在于，上述各时钟信号的互不重叠的上述高电平期间或上述低电平期间的占空比低于(100×1/N)％。

11.如权利要求2所述的电平移动电路，其特征在于，各上述电平移动器包括在上述电平移动器的上述电平移动动作中始终使电流导通的电流驱动型的升压部及降压部中的至少一个作为上述规定电路，该升压部及降压部由包括向源极输入上述时钟信号的MOS晶体管的开关MOS晶体管构成，该升压部将上述时钟信号的高电平及低电平中的一个升压到比上述时钟信号的高电平高的上述电源电压的高电平，该降压部将上述时钟信号的高电平及低电平中的另一个降压到比上述时钟信号的低电平低的上述电源电压的低电平。

12.如权利要求2所述的电平移动电路，其特征在于，各上述电平移动器包括在上述电平移动器的上述电平移动动作中始终使电流导通的电流驱动型的升压部及降压部中的至少一个作为上述规定电路，该升压部及降压部由包括向栅极输入上述时钟信号的MOS晶体管的开关MOS晶体管构成，该升压部将上述时钟信号的高电平及低电平中的一个升压到比上述时钟信号的高电平高的上述电源电压的高电平，该降压部将上述时钟信号的高电平及低电平中的另一个降压到比上述时钟信号的低电平低的上述电源电压的低电平。

13.如权利要求2所述的电平移动电路，其特征在于，N种上述时钟信号的互不重叠的高电平期间或低电平期间是各上述时钟信号的激活期间，各上述时钟信号的上述特定期间是其他全部上述时钟信号的各激活期间。

14.如权利要求2所述的电平移动电路，其特征在于，各上述时钟信号的激活期间是高电平期间。

15.如权利要求2所述的电平移动电路，其特征在于，各上述时钟信号的激活期间是低电平期间。

16.如权利要求1所述的电平移动电路，其特征在于，

各上述电平移动器包括：偏移部，为全部上述电平移动器所公用，生成并输出上述电平移动动作用的偏移电压；以及电平移动部，输入上述偏移电压来进行上述电平移动动作；

上述规定电路被包含在上述电平移动部中，并且在上述电平移动部进行上述电平移动动作时输入上述偏移电压来进行上述电平移动动作中的至少一部分；

上述电平移动动作控制部件通过在上述特定期间中阻止上述偏移电压被输入到上述规定电路中，来阻止上述平稳电流流过上述规定电路以停止上述电平移动动作。

17.如权利要求1所述的电平移动电路，其特征在于，上述电平移动动作控制部件输入其他电平移动器的输出，来判定上述特定期间。

18.一种显示装置，包括：

多个像素；

多个数据信号线；

多个扫描信号线；

扫描信号线驱动电路，与预定周期的第1时钟信号同步，将扫描信号输出到各上述扫描信号线；以及

数据信号线驱动电路，从与预定周期的第2时钟信号同步而输入的表示各上述像素的显示状态的视频信号中，提取被提供了上述扫描信号的上述扫描信号线给各上述像素的数据信号，输出到各上述数据信号线；其特征在于，

包括电平移动电路，上述第1时钟信号及上述第2时钟信号中的至少一个是由上述电平移动电路电平移动过的N种时钟信号，其中N是2以上的整数；

上述电平移动电路包括电平移动器，对具有高电平期间互不重叠的相位、及低电平期间互不重叠的相位中的至少一个的N种时钟信号分别进行下述电平移动动作：将上述时钟信号的高电平变换为规定的电源电压的高电平及低电平中的一个电平，并且将上述时钟信号的低电平变换为上述电源电压的高电平及低电平中的另一个电平；

各上述电平移动器在对应的上述时钟信号的去活期间中，通过使用使规定的平稳电流流过上述电平移动器的规定电路而产生的规定电压来进行上述电平移动动作；

对应于各上述电平移动器，上述电平移动电路还包括电平移动动作控制部件，在上述去活期间中的特定期间中，阻止上述平稳电流流过上述规定电路来停止上述电平移动动作。

19.如权利要求18所述的显示装置，其特征在于，上述扫描信号线驱动电路及上述数据信号线驱动电路中的、输入了由上述电平移动电路电平移动过的上述N种时钟信号者与上述电平移动电路一起与上述像素形成在同一衬底上。

Images