KR100734263B1

KR100734263B1 - 동기화회로

Info

Publication number: KR100734263B1
Application number: KR1020050051120A
Authority: KR
Inventors: 우재혁; 이재구
Original assignee: 삼성전자주식회사
Priority date: 2005-06-14
Filing date: 2005-06-14
Publication date: 2007-07-02
Also published as: KR20060130440A; TW200644553A; US20060279348A1; TWI318530B; JP5106790B2; JP2006352857A; CN1881797A; CN1881797B; US7468621B2

Abstract

공정 파라미터의 변화 또는 인가되는 전원전압의 준위에 관계없이 서로 다른 전압준위를 가지며 위상이 일치하는 레벨 쉬프트 된 신호들을 생성하는 동기화회로 및 동기화방법을 개시한다. 상기 동기화회로는, 기준신호를 이용하여 생성시킨 서로 다른 전압준위를 가지는 레벨 쉬프트 된 신호들에 소정의 지연시간을 강제로 부가하여 상기 신호들의 동기를 일치시킨다. 상기 동기화방법은, 제2전원전압 및 제3전원전압 사이를 스윙하는 입력기준신호를 수신하여 상기 제2전원전압 및 제4전원전압 사이에서 스윙하는 제1레벨변환신호 및 제1전원전압 및 상기 제3전원전압 사이에서 스윙하는 제2레벨변환신호를 생성하는 단계; 및 상기 제1레벨변환신호와 상기 제2레벨변환신호를 이용하여 위상이 동일하며, 상기 제1전원전압 및 상기 제3전원전압 사이에서 스윙하는 제1출력신호와 상기 제2전원전압 및 상기 제4전원전압 사이에서 스윙하는 제2출력신호를 생성하는 단계를 구비한다.

레벨 쉬프터, 동기화회로, 지연시간, 전압준위

Description

동기화회로{Synchronization Circuit and synchronization method thereof}

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.

도 1은 기준신호에 대하여 레벨 쉬프트 된 2개의 신호를 생성하는 회로를 나타낸다.

도 2는 도 1에 도시 된 제1레벨 쉬프터의 내부 회로의 일 예이다.

도 3은 도 1에 도시 된 제2레벨 쉬프터의 내부 회로의 일 예이다.

도 4는 도 1에 도시 된 레벨 쉬프트 된 신호를 생성하는 회로의 입출력신호들에 대한 파형도이다.

도 5는 본 발명의 일 실시 예에 따른 동기화회로를 나타낸다.

도 6은 도 5에 도시 된 버퍼의 내부 회로도이다.

도 7은 본 발명의 일 실시 예에 따른 동기화 회로를 이용하여 제1출력신호를 생성하는 단계를 나타낸다.

도 8은 본 발명의 일 실시 예에 따른 동기화 회로를 이용하여 제2출력신호를 생성하는 단계를 나타낸다.

도 9는 도 5에 도시 된 버퍼들 및 레벨 쉬프터의 지연특성을 나타내는 블록 다이어그램이다.

도 10은 본 발명에 따른 동기화 회로의 다른 실시 예를 나타낸다.

도 11은 도 1의 회로를 구성하는 트랜지스터의 사이즈를 변화시키면서 측정한 제1레벨 쉬프트신호(CLK_out1) 및 제2레벨 쉬프트신호(CLK_out2)의 파형도이다.

도 12는 도 5에 도시된 본 발명에 따른 동기화회로를 구성하는 트랜지스터의 사이즈를 변화시키면서 측정한 제2기준신호(CLK_out1) 및 제3기준신호(CLK_out2)의 파형도이다.

도 13은 도 1에 도시된 회로에 공급되는 4개의 전원전압을 변화시키면서 측정한 제1레벨 쉬프트신호(CLK_out1) 및 제2레벨 쉬프트신호(CLK_out2)의 파형도이다.

도 14는 도 5에 도시된 회로에 공급되는 4개의 전원전압을 변화시키면서 측정한 제2기준신호(CLK_out1) 및 제3기준신호(CLK_out2)의 파형도이다.

본 발명은 기준신호를 2개의 레벨 쉬프터(Level Shifter)에 각각 입력하여 상기 기준신호와 전압준위(Voltage Level)가 서로 다른 2개의 신호를 생성시키는 회로에 관한 것으로, 특히, 레벨 쉬프터를 제조하는 공정의 편차 및 레벨 쉬프터에 인가되는 전원 전압준위에 무관하게 2개의 레벨 쉬프터에서 생성되는 출력신호들의 위상이 서로 일치되도록 하는 동기화회로 및 동기화방법에 관한 것이다.

도 1은 기준신호에 대하여 레벨 쉬프트 된 2개의 신호를 생성하는 회로를 나 타낸다.

도 1을 참조하면, 레벨 쉬프트 된 신호를 생성하는 회로(100)는 버퍼(110) 및 레벨 쉬프트 블록(120)을 구비한다.

버퍼(110)는, 기준신호(CLK_in)의 구동능력을 향상시켜 출력한다. 버퍼(110)에는 제2전원전압(VDD) 및 제3전원전압(VSS)이 인가된다. 따라서, 버퍼(110)로부터 출력되는 신호가 스윙(Swing)하는 최고 전압준위 및 최저 전압준위는, 제2전원전압(VDD) 및 제3전원전압(VSS) 사이가 된다.

레벨 쉬프트 블록(120)은, 2개의 레벨 쉬프터(121 및 122)를 구비한다.

제1레벨 쉬프터(121)는, 버퍼(110)의 출력신호를 수신하여 제1전원전압(VGH) 및 제3전원전압(VSS) 사이를 스윙하는 레벨 쉬프트 된 제1신호(CLK_out1)를 생성한다. 여기서 제1전원전압(VGH)은 제2전원전압(VDD)에 비하여 높은 전압 준위를 가진다.

제2레벨 쉬프터(122)는, 버퍼(110)의 출력신호를 수신하여 제2전원전압(VDD) 및 제4전원전압(VGL) 사이를 스윙하는 레벨 쉬프트 된 제2신호(CLK_out2)를 생성한다. 여기서 제4전원전압(VGL)은 제3전원전압(VSS)에 비하여 낮은 전압 준위를 가진다.

도 2는 도 1에 도시 된 제1레벨 쉬프터(121)의 내부 회로의 일 예이다.

도 3은 도 1에 도시 된 제2레벨 쉬프터(122)의 내부 회로의 일 예이다.

도 2 및 도 3에 도시 된 레벨 쉬프터들(121 및 122)은 복수 개의 N형 모스 트랜지스터 및 P형 모스 트랜지스터에 의하여 실현된다. 상기 모스 트랜지스터의 개폐(On-Off) 동작을 결정하는 것은 문턱 전압(Threshold Voltage)인데, 상기 문턱 전압의 중심 값은 공정에 따라 편차가 있으며, 문턱 전압이 변함에 따라 레벨 쉬프터의 전기적 특성이 변하게 된다. 특히, 입력신호에 대한 출력신호의 지연시간 또는 오프셋 전압 등이 증가하는 현상이 나타날 수 있다. 도 2 및 도 3에 도시 된 레벨 쉬프터 회로들(121 및 122)은 일반적으로 사용되는 것이므로, 동작 설명은 생략한다.

도 4는 도 1에 도시 된 레벨 쉬프트 된 신호를 생성하는 회로의 출력신호에 대한 파형도이다.

도 4를 참조하면, 기준 신호(CLK_in)의 스윙전압은 V1, 레벨 쉬프트 된 제1신호(CLK_out1)의 스윙전압은 V2이고, 레벨 쉬프트 된 제2신호(CLK_out2)의 스윙전압은 V3이다. 여기서 스윙전압 V1은 제2전원 전압(VDD) 및 제3전원 전압(VSS)의 차이고, 스윙전압 V2는 제1전원 전압(VGH) 및 제3전원 전압(VSS)의 차 전압이며, 스윙전압 V3은 제2전원전압(VDD) 및 제4전원전압(VGL)의 차 전압이다. 따라서 V1, V2 및 V3은 서로 다른 전압준위를 가진다.

또한 기준신호(CLK_in)를 이용하여 각각 생성시킨 레벨 쉬프트 된 제1신호(CLK_out1)의 지연시간(d11)과 레벨 쉬프트 된 제2신호(CLK_out2)의 지연시간(d12)이 서로 다르다.

3개의 스윙전압(V1 내지 V3)의 전압준위가 서로 다른 것은 버퍼(110) 및 레벨 쉬프터(121 및 122)에 인가되는 전원전압이 서로 다르기 때문에 발생한다. 또한 2개의 지연시간(d11 및 d12)이 서로 다른 것은, 도 1에 도시 된 제1레벨 쉬프터 (121) 및 제2레벨 쉬프터(122)의 내부 회로가 서로 다르고, 레이아웃(Layout) 상의 위치 및 공정 파라미터(Parameter)의 편차 등에 기인한다. 여기서 공정 파라미터의 편차라 함은, P형 모스 트랜지스터 및 N형 모스 트랜지스터의 공정 편차(Variation)를 의미하는데, 특히 문턱 전압(Threshold Voltage)의 편차가 주요한 원인이 된다.

시스템은, 레벨 쉬프트 된 제1신호(CLK_out1) 및 레벨 쉬프트 된 제2신호(CLK_out2)가 전압 준위는 서로 다르지만 위상이 동일할 것을 전제로 하여 상기 2개의 신호를 사용하게 되는데, 상기와 같은 위상의 불일치는 시스템의 동작을 불안정하게 할 수 있는 문제점이 있다.

본 발명이 이루고자 하는 기술적 과제는, 공정 파라미터의 변화 또는 인가되는 전원전압의 준위에 관계없이 서로 다른 전압준위를 가지며 위상이 일치하는 신호들을 생성하는 동기화회로를 제공하는데 있다.

본 발명이 이루고자 하는 다른 기술적 과제는, 공정 파라미터의 변화 또는 인가되는 전원전압의 준위에 관계없이 서로 다른 전압준위를 가지며 위상이 일치하는 신호들을 생성하는 동기화방법을 제공하는데 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 면(aspect)에 따른 동기화회로는, 제1스윙전압을 가지는 입력기준신호를 수신하여 제2스윙전압을 가지는 제1레벨변환신호 및 제3스윙전압을 가지는 제2레벨변환신호를 생성하는 제1레벨 쉬프 트 유닛; 및 상기 제1레벨변환신호와 상기 제2레벨변환신호를 이용하여 위상이 동일한 제1출력신호와 제2출력신호를 생성하는 동기화 유닛을 구비한다.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 일면에 따른 동기화회로는, 입력기준신호를 수신하여 제2전원전압 및 제4전원전압 사이에서 스윙하는 제1레벨변환신호 및 제1전원전압 및 제3전원전압 사이에서 스윙하는 제2레벨변환신호를 생성하는 제1레벨 쉬프트 유닛; 및 상기 제1레벨변환신호와 상기 제2레벨변환신호를 이용하여 위상이 동일하며, 상기 제1전원전압 및 상기 제3전원전압 사이에서 스윙하는 제1출력신호와 상기 제2전원전압 및 상기 제4전원전압 사이에서 스윙하는 제2출력신호를 생성하는 동기화 유닛을 구비한다.

상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 일면에 따른 동기화회로는, 입력기준신호에 대하여 제1지연시간을 가지는 제1지연신호를 출력하는 제1지연회로; 상기 입력기준신호에 대하여 제2지연시간을 가지는 제2지연신호를 출력하는 제2지연회로; 및 상기 제1지연신호 및 상기 제2지연신호를 이용하여 위상이 일치된 제1출력신호 및 제2출력신호를 출력하는 동기화 유닛을 구비한다.

상기 다른 기술적 과제를 달성하기 위한 본 발명의 일면에 따른 동기화방법은, 제2전원전압 및 제3전원전압 사이를 스윙하는 입력기준신호를 수신하여 상기 제2전원전압 및 제4전원전압 사이에서 스윙하는 제1레벨변환신호 및 제1전원전압 및 상기 제3전원전압 사이에서 스윙하는 제2레벨변환신호를 생성하는 단계; 및 상기 제1레벨변환신호와 상기 제2레벨변환신호를 이용하여 위상이 동일하며, 상기 제1전원전압 및 상기 제3전원전압 사이에서 스윙하는 제1출력신호와 상기 제2전원전 압 및 상기 제4전원전압 사이에서 스윙하는 제2출력신호를 생성하는 단계를 구비한다.

상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 일면에 따른 동기화방법은, 입력기준신호에 대하여 제1지연시간을 가지는 제1지연신호를 생성하는 단계; 상기 입력기준신호에 대하여 제2지연시간을 가지는 제2지연신호를 생성하는 단계; 및 상기 제1지연신호 및 상기 제2지연신호를 이용하여 위상이 일치된 제1출력신호 및 제2출력신호를 생성하는 단계를 구비한다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 5를 참조하면, 동기화회로(500)는, 제1레벨 쉬프트 유닛(510) 및 동기화 유닛(520)을 구비한다.

제1레벨 쉬프트 유닛(510)은, 제1버퍼(511), 제1레벨 쉬프터(512) 및 제2레벨 쉬프터(513)를 구비한다.

제1버퍼(511)는, 수신된 입력기준신호(CLK_in)를 버퍼링 시킨 신호(B/S)를 출력한다. 제1버퍼(511)에 공급되는 전원전압이 제2전원전압(VDD) 및 제3전원전압 (VSS)이므로, 신호(B/S)는 제2전원전압(VDD) 및 제3전원전압(VSS)의 차 전압인 제1스윙전압(Vsw1) 범위 내에서 스윙(Swing)한다.

제1레벨 쉬프터(512)는, 신호(B/S)를 이용하여 제1레벨변환신호(S11)를 출력한다. 제1레벨 쉬프터(512)에 공급되는 전원전압이 제1전원전압(VGH) 및 제3전원전압(VSS)이므로, 제1레벨변환신호(S11)는 제1전원전압(VGH) 및 제3전원전압(VSS)의 차 전압인 제2스윙전압(Vsw2) 범위 내에서 스윙한다.

제2레벨 쉬프터(513)는, 신호(B/S)를 이용하여 제2레벨변환신호(S21)를 출력한다. 제2레벨 쉬프터(513)에 공급되는 전원전압이 제2전원전압(VDD) 및 제4전원전압(VGL)이므로, 제2레벨변환신호(S21)는 제2전원전압(VDD) 및 제4전원전압(VGL)의 차 전압인 제3스윙전압(Vsw3) 범위 내에서 스윙한다.

동기화 유닛(520)은 버퍼 유닛(521) 및 제2레벨 쉬프트 유닛(525)을 구비한다.

버퍼 유닛(521)은, 제2버퍼(522) 및 제3버퍼(523)를 구비한다.

제2버퍼(522)는, 제1레벨변환신호(S11)를 버퍼링 하여 제3레벨변환신호(S12)를 출력한다. 제2버퍼(522)에는 제2전원전압(VDD) 및 제3전원전압(VSS)이 공급되므로, 제3레벨변환신호(S12)는 제2전원전압(VDD) 및 제3전원전압(VSS)의 차 전압인 제1스윙전압(Vsw1) 범위 내에서 스윙한다.

제3버퍼(523)는, 제2레벨변환신호(S21)를 버퍼링 하여 제4레벨변환신호(S22)를 출력한다. 제3버퍼(523)에도 제2전원전압(VDD) 및 제3전원전압(VSS)이 공급되므로, 제4레벨변환신호(S22)는 제2전원전압(VDD) 및 제3전원전압(VSS)의 차 전압인 제1스윙전압(Vsw1) 범위 내에서 스윙한다.

입력신호에 대한 출력신호와의 관계를 기준으로 판단할 때, 제2버퍼(522) 및 제3버퍼(523)는 실질적으로 동일한 전기적 특성을 나타낸다. 버퍼(522 및 523)의 내부회로에 대해서는 후술할 도 6을 참조하면 된다.

제2레벨 쉬프트 유닛(525)은, 제3레벨 쉬프터(526) 및 제4레벨 쉬프터(527)를 구비한다.

제3레벨 쉬프터(526)는, 제4레벨변환신호(S22)를 수신하여 제1출력신호(CLK_out1)를 출력한다. 제3레벨 쉬프터(526)에는 제1전원전압(VGH) 및 제3전원전압(VSS)이 공급되므로, 제1출력신호(CLK_out1)는 제1전원전압(VGH) 및 제3전원전압(VSS)의 전압 차인 제2스윙전압(Vsw2) 범위 내에서 스윙한다.

제4레벨 쉬프터(527)는, 제3레벨변환신호(S12)를 수신하여 제2출력신호(CLK_out2)를 출력한다. 제4레벨 쉬프터(527)에는 제2전원전압(VDD) 및 제4전원전압(VGL)이 공급되므로, 제2출력신호(CLK_out2)는 제2전원전압(VDD) 및 제4전원전압(VGH)의 전압 차인 제3스윙전압(Vsw3) 범위 내에서 스윙한다.

도 6은 도 5에 도시 된 버퍼들의 내부 회로도이다.

도 6을 참조하면, 제2버퍼(522) 및 제3버퍼(523)는, 각각 2개의 인버터(INV1 및 INV2)를 직렬 연결하는 구조를 가지는데, 각각의 인버터는 P형 모스 트랜지스터(P1 및 P2) 및 N형 트랜지스터(N1 및 N2)로 구성된다. 제1인버터(INV1)의 P형 모스트랜지스터(P1)의 구동능력이 작고, N형 모스트랜지스터(N1)의 구동능력이 클 때, 제2인버터(INV2)의 P형 모스트랜지스터(P2)의 구동능력은 크고 N형 모스 트랜지스 터(N2) 구동능력은 작게 설계하면 서로 보완이 되어 신호의 라이징 타임(Rising time)과 폴링 타임(Falling time)이 적절하게 조절 될 수 있다.

여기서 제1전원전압(VGH)이 가장 높은 전압준위를 나타내고, 제2전원전압(VDD), 제3전원전압(VSS) 및 제4전원전압(VGL)의 순서대로 전압준위가 낮아진다. 따라서, 제1스윙전압(Vsw1)의 최고 전압은 제2전원전압(VDD)과 같거나 낮고 최저 전압은 제3전원전압(VSS)과 같거나 높을 것이다. 제2스윙전압(Vsw2)의 최고 전압은 제1전원전압(VGH)과 같거나 낮고 최저 전압은 제3전원전압(VSS)과 같거나 높을 것이다. 마지막으로 제3스윙전압(Vsw3)의 최고 전압은 제2전원전압(VDD)과 같거나 낮고 최저 전압은 제4전원전압(VGL)과 같거나 높을 것이다.

도 7을 참조하면, 첫 번째 구형파(Rectangular Signal)는 제1버퍼(511)의 출력신호(B/S)를 나타내며 제1스윙전압(Vsw1) 범위 내에서 스윙한다. 두 번째 구형파는 제2레벨 쉬프터(522)의 출력신호(S21)를 나타내며 제3스윙전압(Vsw3) 범위 내에서 스윙한다. 세 번째 구형파는 제3버퍼(523)의 출력신호(S22)를 나타내며 제1스윙전압(Vsw1) 범위 내에서 스윙한다. 네 번째 구형파는 제3레벨 쉬프터(526)의 출력신호(CLK_out1)를 나타내며 2스윙전압(Vsw2) 범위에서 스윙한다.

도 8을 참조하면, 첫 번째 구형파(Rectangular Signal)는 제1버퍼(511)의 출 력신호(B/S)를 나타내며 제1스윙전압(Vsw1) 범위 내에서 스윙한다. 두 번째 구형파는 제1레벨 쉬프터(512)의 출력신호(S11)를 나타내며 제2스윙전압(Vsw2) 범위 내에서 스윙한다. 세 번째 구형파는 제2버퍼(522)의 출력신호(S12)를 나타내며 제1스윙전압(Vsw1) 범위 내에서 스윙한다. 네 번째 구형파는 제4레벨 쉬프터(527)의 출력신호(CLK_out2)를 나타내며 3스윙전압(Vsw3) 범위에서 스윙한다.

도 7 및 도 8을 참조하면, 본 발명에 따른 동기화회로는, 입력기준신호를 이용하여 생성하는 2개의 출력신호의 동기를 일치시키기 위하여, 내부에서 생성되는 신호들의 라이징 타임(Rising time) 및 폴링 타임(Falling time)을 서로 교차시켜 적용한다.

도 7 및 도 8에는 동기화회로의 입출력신호에 대하여 기재되어 있지만, 상기 도면들로부터 신호들의 라이징 타임 및 폴링 타임을 서로 교차시켜 적용하는 동기화방법을 유추하는 것은 당업자라면 당연한 기술적 범위에 속한다.

도 9는 도 5에 도시 된 버퍼들 및 레벨 쉬프터의 지연특성을 나타내는 유닛 다이어그램이다.

도 9를 참조하면, 도 5에 도시 된 제1레벨 쉬프터(512)의 지연시간을 d11 이라고 하고, 제2레벨 쉬프터(513)의 지연시간을 d21이라고 한다. 제2버퍼(522)의 지연시간을 d12이라고 하고, 제3버퍼(523)의 지연시간을 d22라고 한다. 또한 제3레벨 쉬프터(526)의 지연시간을 d13이라고 하고, 제4레벨 쉬프터(527)의 지연시간을 d23이라고 한다.

입력신호(IN)에 대한 제1출력신호(OUT1)의 총 지연시간(Del_out1) 및 입력신 호(IN)에 대한 제2출력신호(OUT2)의 총 지연시간(Del_out2)은 수학식 1과 같이 표시할 수 있다.

Del_out1 = d21+d22+d13,

Del_out2 = d11+d12+d23

여기서, 제1레벨 쉬프터(512) 및 제3레벨 쉬프터(526)의 회로 및 레이아웃상의 여러 가지 조건이 동일하다고 하면, 지연시간 d11과 지연시간 d13은 실질적으로 동일하게 된다. 마찬가지로 제2레벨 쉬프터(513) 및 제4레벨 쉬프터(527)의 회로 및 레이아웃상의 여러 가지 조건이 동일하다고 하면, 지연시간 d21과 지연시간 d23은 실질적으로 동일한 시간이 될 것이다. 버퍼들(522 및 523)도 동일하다고 하면, 지연시간 d12 및 지연시간 d22는 실질적으로 동일하다.

따라서 제1출력신호(OUT1)의 총 지연시간(Del_out1) 및 입력신호(IN)에 대한 제2출력신호(OUT2)의 총 지연시간(Del_out2)은 같게 된다.

도 9는 지연블록들의 연결로 도시되어 있지만, 각각의 지연블록들에서 수행하는 지연 단계를 이용하여, 생성되는 신호들의 동기를 일치시키는 동기화방법을 유추하는 것은 당업자에게는 당연한 기술적 범위에 속한다.

본 발명에 따른 동기화 회로의 일 실시 예를 나타낸 도 5와 비교하면, 도 10에 도시 된 동기화 회로(1000)의 동기화 유닛(1020)은, 버퍼 유닛(521)이 없다는 점을 제외하면 동일한 회로이다. 도 10에 도시 된 동기화 회로는, 제1레벨 쉬프터 (1012), 제2레벨 쉬프터(1013), 제3레벨 쉬프터(1021) 및 제4레벨 쉬프터(1022)의 전기적 특성이 서로 다르며, 이들을 생산하는 공정 및 인가되는 전원전압에 맞추어서 각각 설계함으로써 동기가 일치된 2개의 신호를 생성할 수 있다.

이하에서는 본 발명에서 생성되는 신호들(제1출력신호(CLK_out1) 및 제2출력신호(CLK_out2))과 종래의 회로에서 생성되는 신호들(레벨 쉬프트 된 제1신호(CLK_out1) 및 레벨 쉬프트 된 제2신호(CLK_out2))을 비교하여 본 발명의 효과를 설명한다. 여기서 도 11의 레벨 쉬프트 된 제1신호(CLK_out1) 및 레벨 쉬프트 된 제2신호(CLK_out2)는 도 12의 제1출력신호(CLK_out1) 및 제2출력신호(CLK_out2)와 대응된다.

도 11은 도 1의 회로(100)를 구성하는 트랜지스터의 사이즈를 변화시키면서 측정한 레벨 쉬프트 된 제1신호(CLK_out1) 및 레벨 쉬프트 된 제2신호(CLK_out2)의 파형도이다.

도 11을 참조하면, N은 모스 트랜지스터의 사이즈(Size)가 표준(Normal)인 것을, S는 표준 보다 적게 스케일링된 것을, F는 표준보다 크게 스케일링된 것을 의미한다. 여기서 사이즈라 함은, 모스 트랜지스터의 게이트의 길이(L)와 폭(W)의 비(W/L)를 의미하는데, 스케일링이라고 하면 상기 비(W/L)는 변하지 않으면서 게이트의 길이(L) 및 폭(W)이 줄어들거나 늘어나는 것을 의미한다. 표준 보다 적게 스케일링 된 것은 결국 전류가 적게 흐르게 되어 트랜지스터의 동작이 느리며(Slow), 반대로 표준 보다 크게 스케일링 된 것은 전류가 많이 흐를게 되어 트랜지스터의 동작이 빨라(Fast)진다.

나열된 2개의 알파벳(Alphabet) 중에서 앞의 것은 N형 모스 트랜지스터에 대한 것이고, 뒤에 것은 P형 모스 트랜지스터에 대한 것이다. 예를 들면, NN 타입(type)은 N형 모스 트랜지스터 및 P형 모스 트랜지스터가 표준(Normal) 사이즈로 제작된 것을 의미한다. SS 타입은 N형 모스 트랜지스터 및 P형 모스 트랜지스터의 사이즈가 표준 보다 작게 스케일링(Scaling)되었다는 것을 의미한다. FF 타입은 N형 모스트랜지스터 및 P형 모스 트랜지스터의 사이즈가 표준 보다 크게 스케일링되었다는 것을 의미한다. SF 타입은 N형 모스 트랜지스터는 표준보다 작게 그리고 P형 모스 트랜지스터는 표준보다 크게 스케일링되었다는 것을 의미한다. FS 타입은 N형 모스 트랜지스터는 표준보다 크게 그리고 P형 모스 트랜지스터는 표준보다 작게 스케일링되었다는 것을 의미한다.

도 11을 참조하면, NN 타입을 제외한 SS 타입, FF 타입, SF 타입 및 FS 타입의 경우 위쪽에 표시된 레벨 쉬프트 된 제1신호(CLK_out1) 및 아래쪽에 표시된 레벨 쉬프트 된 제2신호(CLK_out2)의 동기가 일치하지 않는다는 것을 알 수 있다. 두 신호의 위상이 다른 것은 두 신호를 눈으로 용이하게 비교하기 위하여 하나의 신호의 위상을 반전시켜 디스플레이 하였기 때문이다.

도 12는 도 5에 도시된 본 발명에 따른 동기화회로를 구성하는 트랜지스터의 사이즈를 변화시키면서 측정한 제1출력신호(CLK_out1) 및 제2출력신호(CLK_out2)의 파형도이다.

도 12를 참조하면, NN 타입을 포함한 SS 타입, FF 타입, SF 타입 및 FS 타입의 경우에서, 제1출력신호(CLK_out1) 및 제2출력신호(CLK_out2)의 동기가 일치한 다.

도 13은 도 1에 도시된 회로(100)에 공급되는 4개의 전원전압을 변화시키면서 측정한 레벨 쉬프트 된 제1신호(CLK_out1) 및 레벨 쉬프트 된 제2신호(CLK_out2)의 파형도이다.

도 13을 참조하면, 제1모드(Mode 1) 내지 제5모드(Mode 5)에 대하여 측정하였다.

제1모드(Mode 1)는, 제1레벨 쉬프터(121)에 공급되는 제1전원전압(VGH)의 준위가 17V(Volts)이고 제3전원전압(VSS)의 준위가 0(Zero)V이며, 제2레벨 쉬프터(122)에 공급되는 제2전원전압(VDD)의 준위가 3V이고 제4전원전압(VGL)의 준위가 -12V인 경우이다. 제2모드(Mode 2)는, 제1모드(Mode 1)에서 제1레벨 쉬프터(121)에 공급되는 제1전원전압(VGH)의 준위를 12V(Volts)로 변경한 경우이다. 제3모드(Mode 3)는, 제2모드(Mode 2)에서 제2레벨 쉬프터(122)에 공급되는 제4전원전압(VGL)의 준위를 -7V로 변경한 경우이다. 제4모드(Mode 4)는, 제1모드(Mode 1)에서 제2레벨 쉬프터(122)에 공급되는 제2전원전압(VDD)의 준위를 4.5V로 제4전원전압(VGL)의 준위를 -7V로 각각 변경한 경우이다. 제5모드(Mode 5)는, 제4모드(Mode 4)에서 제2레벨 쉬프터(122)에 공급되는 제4전원전압(VGL)의 준위가 -12V로 변경한 경우이다.

도 13을 참조하면, 5개의 모드 중에서 신호의 동기가 일치하는 경우(Mode 1 내지 모드 3)도 있지만, 일치하지 않는 경우(Mode 4 및 Mode 5)도 발생한다.

도 14는 도 5에 도시된 회로에 공급되는 4개의 전원전압을 변화시키면서 측정한 제1출력신호(CLK_out1) 및 제2출력신호(CLK_out2)의 파형도이다.

도 14를 참조하면, 5개의 모드 전부에서 2개의 신호가 동기가 일치한다는 것을 알 수 있다.

이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이 본 발명에 따른 동기화회로 및 동기화방법은, 레벨 쉬프터를 제조하는 공정 파라미터의 변화 또는 상기 레벨 쉬프터에 인가되는 전원전압의 준위에 관계없이 서로 다른 전압준위를 가지며 위상이 일치하는 신호들을 생성할 수 있다.

Claims

입력기준신호를 수신하여 제1스윙전압을 가지는 버퍼신호를 생성하여, 제2스윙전압을 가지는 제1레벨변환신호 및 제3스윙전압을 가지는 제2레벨변환신호를 생성하는 제1레벨 쉬프트 유닛; 및

상기 제1레벨변환신호와 상기 제2레벨변환신호의 동기를 일치시킨 제1출력신호와 제2출력신호를 생성하는 동기화 유닛을 구비하는 것을 특징으로 하는 동기화회로.
제1항에 있어서,

상기 제1스윙전압의 피크 투 피크 전압(Peak to Peak Voltage)은 상기 제2스윙전압 및 상기 제3스윙전압의 피크 투 피크 전압에 비하여 작은 것을 특징으로 하는 동기화회로.
제1항에 있어서, 상기 제1레벨 쉬프트 유닛은,

상기 입력기준신호를 수신하여 제1스윙전압을 가지는 신호를 출력하는 제1버퍼;

상기 제1버퍼의 출력신호를 이용하여 상기 제1레벨변환신호를 출력하는 제1레벨 쉬프터; 및

상기 제1버퍼의 출력신호를 이용하여 상기 제2레벨변환신호를 출력하는 제2 레벨 쉬프터를 구비하는 것을 특징으로 하는 동기화회로.
제3항에 있어서, 상기 동기화 유닛은,

상기 제1레벨변환신호를 이용하여 제1스윙전압을 가지는 제3레벨변환신호를 출력하고, 상기 제2레벨변환신호를 이용하여 제1스윙전압을 가지는 제4레벨변환신호를 출력하는 버퍼유닛; 및

상기 제4레벨변환신호를 이용하여 상기 제1출력신호를 생성하고, 상기 제3레벨변환신호를 이용하여 상기 제2출력신호를 생성하는 제2레벨 쉬프트 유닛을 구비하는 것을 특징으로 하는 동기화회로.
제4항에 있어서, 상기 버퍼유닛은,

상기 제1레벨변환신호를 수신하여 상기 제3레벨변환신호를 출력하는 제2버퍼; 및

상기 제2레벨변환신호를 수신하여 상기 제4레벨변환신호를 출력하는 제3버퍼를 구비하는 것을 특징으로 하는 동기화회로.
제5항에 있어서, 상기 제2버퍼 및 상기 제3버퍼는,

출력되는 신호들의 스윙전압이 실질적으로 동일한 것을 특징으로 하는 동기화회로.
제4항에 있어서, 상기 제2레벨 쉬프트 유닛은,

상기 제4레벨변환신호를 수신하여 상기 제1출력신호를 출력하는 제3레벨 쉬프터; 및

상기 제3레벨변환신호를 수신하여 상기 제2출력신호를 출력하는 제4레벨 쉬프터를 구비하는 것을 특징으로 하는 동기화회로.
제7항에 있어서,

상기 제3레벨 쉬프터는 상기 제1레벨 쉬프터와 그리고 상기 제4레벨 쉬프터는 상기 제2레벨 쉬프터와, 출력되는 신호들의 스윙전압이 실질적으로 동일한 것을 특징으로 하는 동기화회로.
제3항에 있어서, 상기 동기화 유닛은,

상기 제2레벨변환신호를 이용하여 상기 제1출력신호를 출력하는 제3레벨 쉬프터; 및

상기 제1레벨변환신호를 이용하여 상기 제2출력신호를 출력하는 제4레벨 쉬프터를 구비하는 것을 특징으로 하는 동기화회로.
입력기준신호를 수신하여 제1전원전압 및 제3전원전압 사이에서 스윙하는 제1레벨변환신호 및 제2전원전압 및 제4전원전압 사이에서 스윙하는 제2레벨변환신호를 생성하는 제1레벨 쉬프트 유닛; 및

상기 제1레벨변환신호와 상기 제2레벨변환신호를 이용하여 위상이 실질적으로 동일하며, 상기 제1전원전압 및 상기 제3전원전압 사이에서 스윙하는 제1출력신호와 상기 제2전원전압 및 상기 제4전원전압 사이에서 스윙하는 제2출력신호를 생성하는 동기화 유닛을 구비하는 것을 특징으로 하는 동기화회로.
제10항에 있어서, 상기 제1레벨 쉬프트 유닛은,

상기 제2전원전압 및 상기 제3전원전압에 의하여 구동되며, 상기 입력기준신호를 수신하여 상기 제2전원전압 및 상기 제3전원전압 사이에서 스윙하는 버퍼신호를 출력하는 제1버퍼;

상기 제1전원전압 및 상기 제3전원전압에 의하여 구동되며, 상기 버퍼신호를 수신하여 상기 제1레벨변환신호를 출력하는 제1레벨 쉬프터; 및

상기 제2전원전압 및 상기 제4전원전압에 의하여 구동되며, 상기 버퍼신호를 수신하여 상기 제2레벨변환신호를 출력하는 제2레벨 쉬프터를 구비하는 것을 특징으로 하는 동기화회로.
제11항에 있어서, 상기 동기화 유닛은,

상기 제1레벨변환신호 및 상기 제2레벨변환신호를 수신하여 상기 제2전원전압 및 상기 제3전원전압 사이를 스윙하는 제3레벨변화신호 및 제4레벨변환신호를 출력하는 버퍼유닛; 및

상기 제3레벨변환신호 및 상기 제4레벨변환신호를 수신하여 상기 제1출력신호 및 상기 제2출력신호를 출력하는 제2레벨 쉬프트 유닛을 구비하는 것을 특징으 로 하는 동기화회로.
제12항에 있어서, 상기 버퍼유닛은,

상기 제2전원전압 및 상기 제3전원전압에 의하여 구동되며, 상기 제1레벨변환신호를 수신하여 상기 제3레벨변환신호를 출력하는 제2버퍼; 및

상기 제2전원전압 및 상기 제3전원전압에 의하여 구동되며, 상기 제2레벨변환신호를 수신하여 상기 제4레벨변환신호를 출력하는 제3버퍼를 구비하는 것을 특징으로 하는 동기화회로.
제13항에 있어서, 상기 제2버퍼 및 상기 제3버퍼는,

구동능력, 지연시간, 라이징 타임(Rising time) 및 폴링 타임(Falling time)이 실질적으로 동일한 것을 특징으로 하는 동기화회로.
제12항에 있어서, 상기 제2레벨 쉬프트 유닛은,

상기 제1전원전압 및 상기 제3전원전압에 의하여 구동되며, 상기 제4레벨변환신호를 수신하여 상기 제1출력신호를 출력하는 제3레벨 쉬프터; 및

상기 제2전원전압 및 상기 제4전원전압에 의하여 구동되며, 상기 제3레벨변환신호를 수신하여 상기 제2출력신호를 출력하는 제4레벨 쉬프터를 구비하는 것을 특징으로 하는 동기화회로.
제15항에 있어서,

상기 제3레벨 쉬프터는 상기 제1레벨 쉬프터와 그리고 상기 제4레벨 쉬프터는 상기 제2레벨 쉬프터와, 인가되는 전원전압들이 실질적으로 동일한 것을 특징으로 하는 동기화회로.
제10항에 있어서, 상기 동기화 유닛은,

상기 제1전원전압 및 상기 제3전원전압에 의하여 구동되며, 상기 제2레벨변환신호를 이용하여 상기 제1출력신호를 출력하는 제1레벨 쉬프터; 및

상기 제2전원전압 및 상기 제4전원전압에 의하여 구동되며, 상기 제1레벨변환신호를 이용하여 상기 제2출력신호를 출력하는 제2레벨 쉬프터를 구비하는 것을 특징으로 하는 동기화회로.
제10항에 있어서, 상기 제1전원전압 내지 제4전원전압은,

제1전원전압이 가장 높은 전압준위를 가지며, 제2전원전압, 제3전원전압 및 제4전원전압의 순으로 보다 낮은 전압준위를 가지는 것을 특징으로 하는 동기화회로.
입력 기준 신호를 제1 지연시간만큼 지연시켜서 제1 지연신호로써 출력하는 제1 지연회로;

상기 입력 기준 신호를 제2 지연시간만큼 지연시켜서 제2 지연신호로써 출력하는 제2 지연회로;

상기 제2 지연회로의 출력 신호를 제3 지연시간만큼 지연시켜서 제3 지연신호로써 출력하는 제3 지연회로; 및

상기 제1 지연회로의 출력 신호를 제4 지연시간만큼 지연시켜서 제4 지연신호로써 출력하는 제4 지연회로를 구비하고,

상기 제1 지연회로와 상기 제3 지연회로는, 실질적으로 동일한 생산 공정 조건에서 생산되고, 상기 제2 지연회로와 상기 제3 지연회로는, 실질적으로 동일한 생산 공정 조건에서 생산되는 것을 특징으로 하는 동기화 회로.
제19항에 있어서,

상기 제1 지연신호를 제5 지연시간만큼 지연시켜서 상기 제4 지연회로로 출력하는 제5 지연회로; 및

상기 제2 지연신호를 제6 지연시간만큼 지연시켜서 상기 제3 지연회로로 출력하는 제6 지연회로를 더 구비하고,

상기 제5 지연회로 및 상기 제6 지연회로는, 실질적으로 동일한 생산 공정 조건에서 생산되는 것을 특징으로 하는 동기화 회로.
삭제
입력기준신호를 수신하여 제2전원전압 및 제3전원전압 사이를 스윙하는 버퍼신호를 생성하여, 상기 제1전원전압 및 제3전원전압 사이에서 스윙하는 제1레벨변환신호 및 제2전원전압 및 상기 제4전원전압 사이에서 스윙하는 제2레벨변환신호를 생성하는 단계; 및

상기 제1레벨변환신호와 상기 제2레벨변환신호를 이용하여 위상이 실질적으로 동일하며, 상기 제1전원전압 및 상기 제3전원전압 사이에서 스윙하는 제1출력신호와 상기 제2전원전압 및 상기 제4전원전압 사이에서 스윙하는 제2출력신호를 생성하는 단계를 구비하는 것을 특징으로 하는 동기화방법.
제22항에 있어서, 상기 제1레벨변환신호 및 상기 제2레벨변화신호를 생성하는 단계는,

상기 입력기준신호를 수신하여 상기 제2전원전압 및 상기 제3전원전압 사이에서 스윙하는 버퍼신호를 생성하는 단계;

상기 버퍼신호를 수신하여 상기 제1레벨변환신호를 생성하는 단계; 및

상기 버퍼신호를 수신하여 상기 제2레벨변환신호를 생성하는 단계를 구비하는 것을 특징으로 하는 동기화방법.
제22항에 있어서, 상기 제1출력신호 및 상기 제2출력신호를 생성하는 단계는,

상기 제1레벨변환신호를 수신하여 상기 제3레벨변환신호를 생성하는 단계;

상기 제2레벨변환신호를 수신하여 상기 제4레벨변환신호를 생성하는 단계;

상기 제4레벨변환신호를 수신하여 상기 제1출력신호를 생성하는 단계; 및

상기 제3레벨변환신호를 수신하여 상기 제2출력신호를 생성하는 단계를 구비하는 것을 특징으로 하는 동기화방법.
제22항에 있어서, 상기 제1전원전압 내지 제4전원전압은,

제1전원전압이 가장 높은 전압준위를 가지며, 제2전원전압, 제3전원전압 및 제4전원전압의 순으로 보다 낮은 전압준위를 가지는 것을 특징으로 하는 동기화방법.
삭제
삭제
삭제
입력 기준 신호의 레벨을 변화시켜서 출력하는 제1 레벨 쉬프팅 유닛;

상기 입력 기준 신호의 레벨을 변화시켜서 출력하는 제2 레벨 쉬프팅 유닛;

상기 제2 레벨 쉬프팅 유닛의 출력 신호의 레벨을 변화시켜서 출력하는 제3 레벨 쉬프팅 유닛; 및

상기 제1 레벨 쉬프팅 유닛의 출력 신호의 레벨을 변화시켜서 출력하는 제4 레벨 쉬프팅 유닛을 구비하고,

상기 제1 레벨 쉬프팅 유닛과 상기 제3 레벨 쉬프팅 유닛은, 실질적으로 동일한 생산 공정 조건에서 생산되고, 상기 제2 레벨 쉬프팅 유닛과 상기 제3 레벨 쉬프팅 유닛은, 실질적으로 동일한 생산 공정 조건에서 생산되는 것을 특징으로 하는 동기화 회로.
제29항에 있어서,

상기 제1 레벨 쉬프팅 유닛의 출력 신호를 버퍼링하여, 상기 제4 레벨 쉬프팅 유닛으로 출력하는 제1 버퍼; 및

상기 제2 레벨 쉬프팅 유닛의 출력 신호를 버퍼링하여, 상기 제3 레벨 쉬프팅 유닛으로 출력하는 제2 버퍼를 더 구비하고,

상기 제1 버퍼 및 상기 제2 버퍼는, 실질적으로 동일한 생산 공정 조건에서 생산되는 것을 특징으로 하는 동기화 회로.