CN107870557B - 电路装置、物理量测定装置、电子设备和移动体 - Google Patents

电路装置、物理量测定装置、电子设备和移动体 Download PDF

Info

Publication number
CN107870557B
CN107870557B CN201710860511.4A CN201710860511A CN107870557B CN 107870557 B CN107870557 B CN 107870557B CN 201710860511 A CN201710860511 A CN 201710860511A CN 107870557 B CN107870557 B CN 107870557B
Authority
CN
China
Prior art keywords
signal
clock
clock signal
time
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710860511.4A
Other languages
English (en)
Other versions
CN107870557A (zh
Inventor
须藤泰宏
牧克彦
羽田秀生
堤昭夫
仓科隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017102225A external-priority patent/JP6897315B2/ja
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN107870557A publication Critical patent/CN107870557A/zh
Application granted granted Critical
Publication of CN107870557B publication Critical patent/CN107870557B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Unknown Time Intervals (AREA)

Abstract

电路装置、物理量测定装置、电子设备和移动体。能够自主地生成第1信号，实现时间数字转换的高性能化。电路装置包含：时间数字转换电路，输入第1时钟频率(f1)的第1时钟信号(CK1)、与第1时钟频率(f1)不同的第2时钟频率(f2)的第2时钟信号(CK2)，将第1信号(STA)和第2信号(STP)的转变时刻的时间差(TDF)转换为数字值(DQ)；同步电路，使第1时钟信号、第2时钟信号的相位同步。时间数字转换电路在第1时钟信号、第2时钟信号的相位同步时刻(TM)后，根据第1时钟信号使第1信号的信号电平转变，进行第2信号和第2时钟信号的相位比较，求出与时间差对应的数字值，该第2信号的信号电平与第1信号对应地转变。

Description

电路装置、物理量测定装置、电子设备和移动体
技术领域
本发明涉及电路装置、物理量测定装置、电子设备和移动体等。
背景技术
以往，已知有将时间转换为数字值的时间数字转换电路。时间数字转换电路将第1信号(例如开始信号)和第2信号(例如停止信号)的转变时刻的时间差转换为数字值。作为具有这样的时间数字转换电路的电路装置的现有例，例如，已知专利文献1～4公开的现有技术。
专利文献1：日本特开2009-246484号公报
专利文献2：日本特开2007-110370号公报
专利文献3：日本特开2010-119077号公报
专利文献4：日本特开平5-87954号公报
发明内容
在专利文献1～3的现有技术中，使用所谓的游标延迟(vernier delay)电路实现了时间数字转换。在游标延迟电路中，使用作为半导体元件的延迟元件实现时间数字转换。
在专利文献4中公开了微小时间计测装置，该微小时间计测装置具有输出第1时钟脉冲的第1石英振荡器、输出第2时钟脉冲的第2石英振荡器、边沿一致检测电路、同步计数器、微型计算机和发送时刻控制部。边沿一致检测电路检测第1、第2时钟脉冲的同步点。同步计数器与第1、第2时钟脉冲同步地进行计数处理。微型计算机根据同步计数器的值来计算从开始脉冲到停止脉冲为止的未知时间。发送时刻控制部根据边沿一致检测电路的输出以及同步计数器和微型计算机的值，输出开始脉冲。
然而，在专利文献1～3的现有技术中，在求出开始信号和停止信号的时间差时，从外部输入了开始信号。此外，如专利文献1～3那样，在使用半导体元件的时间数字转换中，虽然容易提高分辨率，但是存在难以提高精度的课题。
此外，在专利文献4的现有技术中，是第1石英振荡器和第2石英振荡器分别独立地进行振荡的状态，因此，需要通过边沿一致检测电路来检测同步点，实现时间数字转换。因此，产生电路处理变得复杂、转换时间变长、精度降低等问题。
根据本发明的几个方式，能够提供可自主地生成第1信号并实现时间数字转换的高性能化的电路装置、物理量测定装置、电子设备和移动体等。
用于解决问题的手段
本发明是为了解决上述的课题的至少一部分而完成的，能够作为以下形态或方式来实现。
本发明的一个方式涉及电路装置，该电路装置包含：该电路装置包含：时间数字转换电路，其输入第1时钟频率的第1时钟信号和与所述第1时钟频率不同的第2时钟频率的第2时钟信号，将第1信号和第2信号的转变时刻的时间差转换为数字值；以及同步电路，其使所述第1时钟信号和所述第2时钟信号的相位同步，所述时间数字转换电路在所述第1时钟信号和所述第2时钟信号的相位同步时刻后，根据所述第1时钟信号使所述第1信号的信号电平转变，进行信号电平与所述第1信号对应地转变的所述第2信号和所述第2时钟信号的相位比较，从而求出与所述时间差对应的所述数字值。
根据本发明的一个方式，进行输入时钟频率不同的第1时钟信号、第2时钟信号并将第1信号、第2信号的转变时刻的时间差转换为数字值的时间数字转换处理。并且，通过同步电路进行第1时钟信号、第2时钟信号的相位同步。而且，在本发明的一个方式中，例如在基于同步电路的第1时钟信号、第2时钟信号的相位同步时刻后，使第1信号的信号电平转变。然后，在与该第1信号对应地使第2信号的信号电平转变后，进行第2信号和第2时钟信号的相位比较，求出与时间差对应的数字值。这样，能够自主地生成第1信号，实现时间数字转换。此外，由于能够在相位同步时刻使第1时钟信号、第2时钟信号的相位同步并通过第2信号和第2时钟信号的相位比较来求出数字值，因此能够实现高性能的时间数字转换。因此，能够提供可自主地生成第1信号并实现时间数字转换的高性能化的电路装置等。
此外，在本发明的一个方式中，也可以是，所述时间数字转换电路在所述相位同步时刻后，按照所述第1时钟信号的每个时钟周期使所述第1信号的信号电平转变。
这样，能够按照第1时钟信号的每个时钟周期使第1信号的信号电平转变，求出与时间差对应的数字值，因此，能够实现高性能的时间数字转换。
此外，在本发明的一个方式中，也可以是，所述时间数字转换电路按照所述第1时钟信号的每个时钟周期，进行信号电平与所述第1信号对应地转变的所述第2信号和所述第2时钟信号的相位比较，从而求出与所述时间差对应的所述数字值。
这样，能够按照第1时钟信号的每个时钟周期进行第2信号和第2时钟信号的相位比较，从而求出与时间差对应的数字值，因此，能够实现时间数字转换的高速化。
此外，在本发明的一个方式中，也可以是，所述同步电路在每个所述相位同步时刻使所述第1时钟信号和所述第2时钟信号的相位同步。
这样，能够在每个相位同步时刻使第1时钟信号、第2时钟信号的相位同步，在该相位同步时刻后使第1信号的信号电平转变，进行第2信号和第2时钟信号的相位比较。因此，能够将相位同步时刻作为基准时刻来执行时间数字转换，能够简化时间数字转换的处理和电路结构。
此外，在本发明的一个方式中，也可以是，所述时间数字转换电路在所述相位同步时刻后，在所述第1信号的信号电平根据所述第1时钟信号转变、所述第2信号的信号电平与所述第1信号对应地转变的情况下，确定所述第2信号与所述第2时钟信号的相位的前后关系调换的时刻，从而求出与所述时间差对应的所述数字值。
这样，能够通过在相位同步时刻后，确定第2信号和第2时钟信号的相位的前后关系调换的时刻这样的简单处理，实现时间数字转换，能够简化时间数字转换的处理和电路结构。
此外，在本发明的一个方式中，也可以是，所述时间数字转换电路以对应于所述第1时钟频率和所述第2时钟频率的频率差的分辨率进行时间数字转换。
这样，通过减小第1时钟频率、第2时钟频率的频率差，能够减小分辨率，能够实现时间数字转换的高分辨率化。
此外，在本发明的一个方式中，也可以是，在将所述相位同步时刻后的第i时钟周期中的所述第1时钟信号和所述第2时钟信号的转变时刻的时间差设为时钟间时间差TR＝i×Δt的情况下，所述时间数字转换电路以分辨率Δt进行时间数字转换。
这样，能够利用相位同步时刻后的第1时钟信号、第2时钟信号的转变时刻的时钟间时间差TR＝i×Δt，以分辨率Δt实现时间数字转换。
此外，在本发明的一个方式中，在所述相位同步时刻后，在第j时钟周期内所述第2信号和所述第2时钟信号的相位的前后关系调换的情况下，所述时间数字转换电路求出与时钟间时间差TR＝j×Δt对应的数字值作为与所述时间差对应的所述数字值。
这样，在相位同步时刻后，确定第2信号和第2时钟信号的相位的前后关系调换的时钟周期，从而能够求出与时间差对应的数字值。
此外，在本发明的一个方式中，也可以是，所述第1时钟信号是使用第1振荡元件生成的时钟信号，所述第2时钟信号是使用第2振荡元件生成的时钟信号。
这样，使用由第1振荡元件、第2振荡元件生成的第1时钟信号、第2时钟信号进行时间数字转换，从而能够实现更高精度的时间数字转换。
此外，在本发明的一个方式中，也可以是，所述时间数字转换电路包含信号输出部，该信号输出部根据所述第1时钟信号，按照所述第1时钟信号的每个时钟周期输出所述第1信号。
如果设置这样的信号输出部，则能够按照第1时钟信号的每个时钟周期使第1信号的信号电平转变。
此外，在本发明的一个方式中，也可以是，所述时间数字转换电路包含计数器，根据所述计数器的计数值求出与所述时间差对应的所述数字值，其中，在所述第2信号和所述第2时钟信号的相位比较结果的信号是第1电压电平的情况下，所述计数器不更新所述计数值，在所述相位比较结果的信号是第2电压电平的情况下，所述计数器更新所述计数值。
这样，通过使用第2信号和第2时钟信号的相位比较结果来控制计数器的计数处理，能够求出与时间差对应的数字值。
此外，在本发明的一个方式中，也可以是，所述时间数字转换电路根据所述第2信号和所述第2时钟信号中的一个信号对另一个信号进行采样，从而进行所述第2信号和所述第2时钟信号的相位比较。
这样，能够使用通过根据一个信号对另一个信号进行采样而得到的电压电平来判断第2信号和第2时钟信号的相位关系。
此外，在本发明的一个方式中，也可以是，包含第1PLL电路和第2PLL电路作为所述同步电路，其中，该第1PLL电路进行所述第1时钟信号和基准时钟信号的相位同步，该第2PLL电路进行所述第2时钟信号和所述基准时钟信号的相位同步。
这样，通过使用第1PLL电路、第2PLL电路进行相位同步，与通过1个PLL电路进行第1时钟信号、第2时钟信号的相位同步的情况相比，能够提高相位同步的频度，能够实现使用第1时钟信号、第2时钟信号的时间数字转换的处理的高性能化。
此外，在本发明的一个方式中，也可以是，在设所述第1时钟信号和所述第2时钟信号的每1个时钟周期的抖动量为J、时间数字转换的分辨率为Δt的情况下，J≤Δt。
这样，能够抑制由于抖动量超过分辨率而导致时间数字转换的精度劣化的情况。
此外，在本发明的一个方式中，也可以是，在设所述第1时钟信号和所述第2时钟信号中的一个时钟信号相对于另一个时钟信号或基准时钟信号进行相位同步的时刻与下一次进行相位同步的时刻之间的期间内的所述一个时钟信号的时钟数为K的情况下，J≥Δt/K。
这样，能够抑制分辨率作为主要原因而导致时间数字转换的精度劣化的情况。
此外，在本发明的一个方式中，也可以是，在设所述第1时钟信号和所述第2时钟信号中的一个时钟信号相对于另一个时钟信号或基准时钟信号进行相位同步的时刻与下一次进行相位同步的时刻之间的期间内的所述一个时钟信号的时钟数为K的情况下，(1/10)×(Δt/K1/2)≤J≤10×(Δt/K1/2)。
这样，能够以考虑到累积抖动的影响的分辨率实现时间数字转换，实现时间数字转换的高精度化。
此外，本发明的另一方式涉及物理量测定装置，该物理量测定装置包含：上述任意一项所述的电路装置；第1振荡元件，其用于生成所述第1时钟信号；以及第2振荡元件，其用于生成所述第2时钟信号。
这样，通过利用第1振荡元件、第2振荡元件进行时间数字转换，能够进行更高精度的物理量的测定处理。
此外，本发明的另一方式涉及电子设备，该电子设备包含上述任意一项所述的电路装置。
此外，本发明另一方式涉及移动体，该移动体包含上述任意一项所述的电路装置。
附图说明
图1是本实施方式的电路装置的结构例。
图2是使用时钟频率差的时间数字转换方法的说明图。
图3是示出信号STA、STP的关系的图。
图4是示出使用信号STA、STP的物理量测定的例子的图。
图5是时间数字转换电路的第1结构例。
图6是相位检测器的结构例。
图7是对第1结构例的时间数字转换电路的动作进行说明的信号波形图。
图8是本实施方式的时间数字转换方法的说明图。
图9是本实施方式的时间数字转换方法的说明图。
图10是时间数字转换电路的第2结构例。
图11是对第2结构例的时间数字转换电路的动作进行说明的信号波形图。
图12是同步电路的第1结构例。
图13是对同步电路的动作进行说明的信号波形图。
图14是同步电路的第2结构例。
图15是对时钟周期指定值的更新方法进行说明的信号波形图。
图16是对时钟周期指定值的更新方法进行说明的信号波形图。
图17是对时钟周期指定值的更新方法进行说明的信号波形图。
图18是对二分检索方法进行说明的信号波形图。
图19是本实施方式的电路装置的另一结构例。
图20是对本实施方式的电路装置的另一结构例的动作进行说明的信号波形图。
图21是示出分频比的设定的一例的图。
图22是随机漫步、量子漫步的说明图。
图23是累积抖动的说明图。
图24是分辨率与抖动的关系的说明图。
图25是分辨率与抖动的关系的说明图。
图26是物理量测定装置的结构例。
图27是电子设备的结构例。
图28是移动体的结构例。
标号说明
STA、STP：第1信号、第2信号；CK1、CK2：第1时钟信号、第2时钟信号；XTAL1、XTAL2、XTAL3：第1振荡元件、第2振荡元件、第3振荡元件；f1、f2：第1时钟频率、第2时钟频率；Δt：分辨率；CIN：时钟周期指定值(时钟周期指定信息)；CCT：时钟周期值；DQ：数字值；TDF：时间差；TR：时钟间时间差；TCNT：计数值；TS：测定期间；TM、TMA、TMB：相位同步时刻；TP、TP1～TP4：更新期间；N：时钟数；OS1、OS2：振荡信号；LP1、LP2：振荡环；10：电路装置；20：时间数字转换电路；21、22：相位检测器；30：处理部；32：信号输出部；44：计数器；101、102、103：振荡电路；110：同步电路；112：计数器；120：PLL电路；122、124：分频电路；126：相位检测器；128：电荷泵电路；130：PLL电路；132、134：分频电路；136：相位检测器；138：电荷泵电路；206：汽车(移动体)；207：车体；208：控制装置；209：车轮；400：物理量测定装置；410：封装体；412：底座部；414：盖部；500：电子设备；510：通信部；520：处理部；530：操作部；540：显示部；550：存储部。
具体实施方式
以下，对本发明的优选实施方式详细地进行说明。另外，以下说明的本实施方式并非不当地限定权利要求书所述的本发明的内容，本实施方式中说明的全部结构作为本发明的解决手段并非都是必须的。
1.电路装置
图1示出本实施方式的电路装置10的结构例。电路装置10包含时间数字转换电路20和同步电路110。此外，能够包含振荡电路101、102。另外，电路装置不限于图1的结构，可以实施省略它们的一部分的结构要素(例如振荡电路)、或追加其他结构要素等各种变形。
时间数字转换电路20将信号STA(第1信号。例如开始信号)和信号STP(第2信号。例如停止信号)的时间差转换为数字值DQ。具体而言，时间数字转换电路20输入时钟频率f1(第1时钟频率)的时钟信号CK1(第1时钟信号)和时钟频率f2(第2时钟频率)的时钟信号CK2(第2时钟信号)。然后，使用这些时钟信号CK1、CK2将信号STA和信号STP的转变时刻的时间差转换为数字值DQ并输出。这里，时钟频率f2是与时钟频率f1不同的频率，例如是比时钟频率f1低的频率。此外，信号STA和信号STP的转变时刻的时间差是信号STA和信号STP的边沿间(例如上升沿间或下降沿间)的时间差。此外，时间数字转换电路20也进行数字值DQ的滤波处理(数字滤波处理、低通滤波处理)，输出滤波处理后的数字值DQ。另外，时间数字转换电路20也可以使用时钟频率不同的3个以上的时钟信号来进行时间数字转换。例如，也可以输入第1时钟信号、第2时钟信号、第3时钟信号，将信号STA和信号STP的转变时刻的时间差转换为数字值DQ。
同步电路110进行时钟信号CK1和时钟信号CK2的相位同步。例如，同步电路110按照每个相位同步时刻(每个给定的时刻)使时钟信号CK1和时钟信号CK2进行相位同步。具体而言，进行按照每个相位同步时刻使时钟信号CK1、CK2的转变时刻一致的相位同步。后面叙述同步电路110的具体结构例。
时间数字转换电路20在时钟信号CK1、CK2的相位同步时刻后，根据时钟信号CK1使信号STA的信号电平转变。例如，同步电路110进行时钟信号CK1、CK2的相位同步，在该相位同步的时刻后，时间数字转换电路20使用时钟信号CK1使信号STA的信号电平转变。例如，使信号STA的信号电平从第1电压电平(例如低电平)变化为第2电压电平(例如高电平)。具体而言，时间数字转换电路20自主地生成脉冲信号的信号STA。
然后，时间数字转换电路20进行对应于信号STA而转变信号电平的信号STP与时钟信号CK2的相位比较，从而求出与时间差对应的数字值DQ。例如通过相位比较，判断信号STP和时钟信号CK2的相位的前后关系调换的时刻，求出数字值DQ。相位的前后关系调换的时刻是如下的时刻：在该时刻，从信号STP和时钟信号CK2中的一个信号的相位比另一个信号的相位延迟的状态调换为一个信号的相位比另一个信号的相位超前的状态。
这样，在本实施方式中，通过同步电路110进行时钟信号CK1、CK2的相位同步，在该相位同步的时刻后，根据时钟信号CK1自主地生成信号STA。然后，进行对应于这样自主地生成的信号STA而转变信号电平的信号STP与时钟信号CK2的相位比较，求出对应于信号STA和信号STP的转变时刻的时间差的数字值DQ。这样，能够自主地生成时间数字转换中使用的第1信号，并实现高性能(高精度、高分辨率)的时间数字转换。
例如，在本实施方式中，如后述的图2说明的那样，利用时钟信号CK1、CK2的频率差(|f1-f2|)，将信号STA和信号STP的转变时刻的时间差转换为数字值。由此，与前述的专利文献1～3那样的使用作为半导体元件的延迟元件实现时间数字转换的现有方法相比，能够提高时间数字转换的精度。特别地，如果使用通过振荡元件XTAL1、XTAL2生成的时钟信号CK1、CK2，则与现有方法相比能够期待大幅的精度提高。
另一方面，在专利文献1～3的现有方法中，从外部输入开始信号和停止信号。在该现有方法中，通过所谓的游标延迟电路实现时间数字转换。游标延迟电路例如具有：第1延迟电路，其输入来自外部的开始信号，使信号延迟；第2延迟电路，其输入来自外部的停止信号，使信号延迟；以及逻辑电路，其根据第1延迟电路、第2延迟电路的信号求出数字值。例如，通过使构成第1延迟电路的延迟元件的延迟量大于构成第2延迟电路的延迟元件的延迟量，实现时间数字转换。
然而，在使用通过振荡元件XTAL1、XTAL2等生成的时钟信号CK1、CK2的情况下，以从外部输入信号STA、信号STP为前提的上述现有方法无法实现时间数字转换。例如，如果将来自外部的信号STA的输入作为触发而开始振荡电路101实现的振荡元件XTAL1的振荡动作，则到振荡启动为止会耗费时间，因此，时间测定会来不及。
因此，在本实施方式中，并非从外部输入信号STA，而是采用根据时钟信号CK1自主地生成信号STA的方法。例如，预先通过振荡电路101、102的自由运行的振荡动作来生成时钟信号CK1、CK2。然后，使用通过自由运行的振荡动作生成的时钟信号CK1使信号STA的信号电平转变，自主地生成脉冲信号的信号STA。然后，实现如下的时间数字转换：通过进行信号STP和通过振荡动作生成的时钟信号CK2的相位比较，求出对应于信号STA、STP的时间差的数字值DQ，其中，如后述的图3、图4所示，该信号STP与信号STA对应地转变信号电平。
该情况下，如果未规定作为时间测定基准的时刻，则如前述的专利文献4的现有方法那样产生电路处理复杂、转换时间变长、或精度降低等问题。
因此，在本实施方式中，还设置同步电路110，通过同步电路110使通过振荡动作生成的时钟信号CK1、CK2进行相位同步。例如，按照每个相位同步时刻使时钟信号CK1、CK2进行相位同步。由此，能够以相位同步时刻为基准时刻，实现使用时钟信号CK1、CK2的时间数字转换，因此，能够解决电路处理的复杂化等问题。此外，通过在相位同步时刻使时钟信号CK1、CK2进行相位同步，还能够实现转换时间的缩短和精度的提高等，能够实现时间数字转换的高性能化。
更具体而言，时间数字转换电路20在相位同步时刻后，按照时钟信号CK1的每个时钟周期使信号STA的信号电平转变。例如，时钟信号CK1的信号电平按照每个时钟周期而转变(例如上升转变或下降转变)，以与该时钟信号CK1的信号电平的转变同步的方式使信号STA的信号电平转变。
由此，能够以与时钟信号CK1的时钟频率f1对应的较短周期生成用于时间数字转换的信号STA的脉冲信号，因此，能够实现时间数字转换的高速化等。例如在前述的专利文献4的现有方法中，在1次时间测定中仅生成1次开始信号，因此，存在时间数字转换的转换时间非常长的问题。与此相对，根据在相位同步时刻后按照时钟信号CK1的每个时钟周期使信号STA的信号电平转变的方法，能够消除这样的问题，实现时间数字转换的高速化等。
更具体而言，时间数字转换电路20按照时钟信号CK1的每个时钟周期，进行对应于信号STA而转变信号电平的信号STP和时钟信号CK2的相位比较，从而求出与时间差对应的数字值DQ。即，按照每个时钟周期，根据时钟信号CK1生成信号STA，并且按照每个时钟周期进行信号STP和时钟信号CK2的相位比较。
由此，能够按照每个时钟周期得到信号STP和时钟信号CK2的相位比较的结果，根据所得到的相位比较的结果，求出与时间差对应的数字值DQ。因此，能够实现时间数字转换的大幅高速化。
此外，如后面详细叙述的那样，同步电路110按照每个相位同步时刻使时钟信号CK1、CK2进行相位同步。然后，时间数字转换电路20在时钟信号CK1、CK2的第1相位同步时刻和第2相位同步时刻之间的测定期间内，按照每个时钟周期，根据时钟信号CK1使信号STA的信号电平转变，按照每个时钟周期进行信号STP和时钟信号CK2的相位比较。
这样，在第1、第2相位同步时刻之间的测定期间内，能够使用基于时钟信号CK1的信号STA进行信号STP和时钟信号CK2的多次相位比较，执行时间数字转换用的测定处理。因此，与在1次测定期间内仅能够进行1次时间测定的专利文献4的现有方法相比，能够实现时间数字转换的大幅高速化。
另外，信号STP和时钟信号CK2的相位比较例如是判断信号STP的相位相对于时钟信号CK2是延迟还是超前等的处理。例如通过根据信号STP和时钟信号CK2中的一个信号对另一个信号进行采样等而实现该相位比较。
振荡电路101、102是使振荡元件XTAL1、XTAL2振荡的电路。例如，振荡电路101(第1振荡电路)使振荡元件XTAL1(第1振荡元件)振荡，生成时钟频率f1的时钟信号CK1。振荡电路102(第2振荡电路)使振荡元件XTAL2(第2振荡元件)振荡，生成时钟频率f2的时钟信号CK2。例如，时钟频率满足f1＞f2的关系。
各个振荡电路101、102能够包含设于振荡元件(XTAL1、XTAL2)的一端和另一端之间的振荡用缓冲电路(反相器电路)。缓冲电路能够由1级或多级(奇数级)的反相器电路构成。缓冲电路也可以是能够进行振荡的启用/禁用的控制、流过的电流的控制的电路。各个振荡电路101、102能够包含：设于振荡元件的一端和另一端之间的反馈电阻；与振荡元件的一端连接的第1电容器或第1可变电容电路；与振荡元件的另一端连接的第2电容器或第2可变电容电路。通过设置可变电容电路能够进行振荡频率的微调。另外，也可以仅在振荡元件的一端和另一端中的一方设置电容器或可变电容电路。
振荡元件XTAL1、XTAL2例如是压电振子。具体而言，振荡元件XTAL1、XTAL2例如是石英振子。例如是AT切型或SC切型等厚度剪切振动类型的石英振子。例如振荡元件XTAL1、XTAL2可以是简单封装类型(SPXO)的振子，也可以是具有恒温槽的恒温型(OCXO)、或者不具有恒温槽的温度补偿型(TCXO)的振子。此外，作为振荡元件XTAL1、XTAL2，也可以采用SAW(Surface Acoustic Wave)谐振器、作为硅制振子的MEMS(Micro Electro MechanicalSystems)振子等。
这样，在图1中，时钟信号CK1是使用振荡元件XTAL1生成的时钟信号，时钟信号CK2是使用振荡元件XTAL2生成的时钟信号。这样，通过使用由振荡元件生成的时钟信号，与不使用振荡元件的方法相比，能够实现时间数字转换的精度提高等。但是，本实施方式不限于此，时钟信号CK1、CK2至少时钟频率不同即可，例如也可以是通过环形振荡器电路等时钟信号生成电路而生成的时钟信号。此外，也可以使用来自将振荡电路和振子收纳在封装体内的振荡器的时钟信号。
图2是使用时钟频率差的时间数字转换方法的说明图。在t0，时钟信号CK1、CK2的转变时刻(相位)一致。然后，在t1、t2、t3…，时钟信号CK1、CK2的转变时刻的时间差即时钟间时间差TR(相位差)以Δt、2Δt、3Δt这样的方式变长。在图2中，用TR的宽度的脉冲信号表示时钟间时间差。
这里，在设时钟信号CK1、CK2的时钟频率为f1、f2的情况下，时间数字转换的分辨率(时间分辨率)能够表示为Δt＝|1/f1-1/f2|＝|f1-f2|/(f1×f2)。在本实施方式的时间数字转换方法中，例如使用多个振荡元件，使用其时钟频率差将时间转换为数字值。以图2为例，使用时钟信号CK1、CK2的频率差Δf＝|f1-f2|将时间转换为数字值。换言之，以与时钟信号CK1、CK2的频率差Δf＝|f1-f2|对应的分辨率Δt将时间转换为数字值。例如利用游标卡尺的原理将时间转换为数字值。分辨率Δt至少是|f1-f2|/(f1×f2)即可，实质的分辨率可以小于|f1-f2|/(f1×f2)。
图3是示出信号STA(第1信号，开始信号)和信号STP(第2信号，停止信号)的关系的图。本实施方式的时间数字转换电路20将信号STA和信号STP的转变时刻的时间差TDF转换为数字值。另外，在图3中，TDF为信号STA和信号STP的上升的转变时刻间(上升沿间)的时间差，但是也可以是信号STA和信号STP的下降的转变时刻间(下降沿间)的时间差。
图4是示出使用信号STA、STP的物理量测定的例子的图。例如，包含本实施方式的电路装置10的物理量测定装置使用信号STA向对象物(例如车周围的物体)射出照射光(例如激光)。然后，通过来自对象物的反射光的接收来生成信号STP。例如物理量测定装置通过对受光信号进行波形整形来生成信号STP。这样，通过将信号STA和信号STP的转变时刻的时间差TDF转换为数字值，例如能够以飞行时间(Time of Flight)(TOF)的方式测定与对象物之间的距离作为物理量，例如能够利用于车的自动驾驶等。
或者，物理量测定装置使用信号STA将发送声波(例如超声波)发送到对象物(例如生物体)。然后，通过接收来自对象物的接收声波，生成信号STP。例如物理量测定装置通过对接收声波进行波形整形生成信号STP。这样，通过将信号STA和信号STP的转变时刻的时间差TDF转换为数字值，能够测定与对象物之间的距离等，能够进行基于超声波的生物体信息的测定等。
另外，在图3、图4中，也可以通过信号STA对发送数据进行发送，使用基于接收数据的接收的信号STP，从而测定从发送了发送数据后到接收到接收数据为止的时间。此外，由本实施方式的物理量测定装置测定的物理量不限于时间、距离，可考虑流量、流速、频率、速度、加速度、角速度或角加速度等各种物理量。
2.时间数字转换电路
图5示出时间数字转换电路20的第1结构例。时间数字转换电路20包含相位检测器21、22、计数器44、处理部30、信号输出部32。另外，时间数字转换电路20不限于图5的结构，可以实施省略这些一部分的结构要素、或追加其他结构要素等各种变形。
相位检测器21(相位比较器)输入时钟信号CK1、CK2，将重置信号RST输出到计数器44。例如，输出在相位同步时刻激活的脉冲信号的重置信号RST。
相位检测器22(相位比较器)输入信号STP和时钟信号CK2，输出作为相位比较结果的信号PQ2。相位检测器22例如通过根据信号STP和时钟信号CK2中的一个信号对另一个信号进行采样，进行信号STP和时钟信号CK2的相位比较。
计数器44根据来自相位检测器22的重置信号RST，对其计数值TCNT进行重置。然后，根据来自相位检测器22的相位比较结果的信号PQ2，进行计数值TCNT的计数处理。例如根据时钟信号CK2进行计数处理。具体而言，计数器44在信号STP和时钟信号CK2的相位比较结果的信号PQ2是第1电压电平(例如低电平)的情况下，不更新计数值TCNT，在相位比较结果的信号PQ2是第2电压电平(例如高电平)的情况下，更新计数值TCNT。然后，时间数字转换电路20根据计数器44的计数值TCNT求出与时间差对应的数字值DQ。
这样，能够通过利用计数器44进行计数值TCNT的计数处理这样的简单的电路处理求出数字值DQ，与电路处理复杂的前述现有方法相比，能够实现电路处理的简化。
处理部30进行求出对应于信号STA和信号STP的时间差的数字值DQ的运算处理。具体而言，处理部30进行根据计数值TCNT求出数字值DQ的运算处理。处理部30例如由ASIC的逻辑电路、或者CPU等处理器等实现。
信号输出部32根据时钟信号CK1输出信号STA。例如，信号输出部32根据时钟信号CK1按照时钟信号CK1的每个时钟周期输出信号STA。在图5中，信号输出部32由缓冲电路BF1构成，将对时钟信号CK1进行缓冲后的信号作为信号STA输出。由此，能够自主地生成并输出按照时钟信号CK1的每个时钟周期转变信号电平的信号STA。
图6示出相位检测器22的结构例。相位检测器22例如由触发电路DFB构成。向触发电路DFB的数据端子输入信号STP，向时钟端子输入时钟信号CK2。由此，能够实现基于根据时钟信号CK2对信号STP进行采样的相位比较。另外，也可以向触发电路DFB的数据端子输入时钟信号CK2，向时钟端子输入信号STP。由此，能够实现基于根据信号STP对时钟信号CK2进行采样的相位比较。
图7是对图5的第1结构例的时间数字转换电路20的动作进行说明的信号波形图。在图7中，在相位同步时刻TM进行时钟信号CK1、CK2的相位同步。具体而言，在相位同步时刻TM进行使时钟信号CK1、CK2的转变时刻(例如上升转变时刻。上升沿)一致的相位同步。该相位同步由图1的同步电路110进行。在该相位同步时刻TM，例如将计数器44的计数值TCNT重置为0。
另外，在相位同步时刻TM为电路装置10的系统中已知的时刻的情况下，例如通过时刻控制部(未图示)设定相位同步时刻TM。该情况下，图5的相位检测器21的功能通过时刻控制部实现。即，时刻控制部将在相位同步时刻TM激活的重置信号RST输出到计数器44。
然后，时间数字转换电路20在时钟信号CK1、CK2的相位同步时刻TM后，根据时钟信号CK1使信号STA的信号电平转变。具体而言，在相位同步时刻TM后，按照时钟信号CK1的每个时钟周期使信号STA的信号电平转变。例如，使信号STA的信号电平从低电平转变为高电平。例如，图5的信号输出部32将通过缓冲电路BF1对时钟信号CK1进行缓冲后的信号作为信号STA输出，从而按照时钟信号CK1的每个时钟周期使信号STA的信号电平转变。
在图7中，CCT是时钟周期值。时钟周期值CCT按照时钟信号CK1的每个时钟周期进行更新。具体而言，按照每个时钟周期递增。另外，这里，为了便于说明，设最初的时钟周期的时钟周期值为CCT＝0。因此，下一个时钟周期的时钟周期值为CCT＝1。此外，在图7中，CCT为时钟信号CK1的时钟周期值，但是，也可以使用时钟信号CK2的时钟周期值。
这样，在相位同步时刻TM后，根据时钟信号CK1使信号STA的信号电平转变后，如图2、图3中说明的那样，信号STP的信号电平与信号STA对应地转变。这里，信号STA、STP的转变时刻的时间差为TDF。
该情况下，如图7的G1～G6所示，时间数字转换电路20进行信号STP和时钟信号CK2的相位比较。然后，根据相位比较的结果，求出与信号STA、STP的转变时刻的时间差TDF对应的数字值DQ。具体而言，图5的处理部30进行根据来自相位检测器22的相位比较结果的信号PQ2求出数字值DQ的运算处理。
例如，如图2中说明的那样，在相位同步时刻TM后，时钟信号CK1、CK2的转变时刻的时间差即时钟间时间差TR例如以Δt、2Δt、3Δt···6Δt这样的方式按照时钟信号CK1的每个时钟周期增加。在本实施方式中，在相位同步时刻TM后，关注这样每次以Δt增加的时钟间时间差TR，实现时间数字转换。
具体而言，如图7的G1～G6所示，时间数字转换电路20按照每个时钟周期进行信号STP和时钟信号CK2的相位比较。例如，根据信号STP和时钟信号CK2中的一个信号对另一个信号进行采样，从而实现该相位比较。例如，如图6中说明的那样，相位检测器22根据时钟信号CK2对信号STP进行采样，从而实现相位比较。另外，也可以根据信号STP对时钟信号CK2进行采样，从而实现相位比较。
然后，在图7的G1～G3中，根据时钟信号CK2对信号STP进行采样的信号即相位比较结果的信号PQ2成为低电平。即在G1～G3中，由于信号STP的相位比时钟信号CK2延迟，因此，信号PQ2为低电平。另外，在进行根据信号STP对时钟信号CK2进行采样的相位比较的情况下，在G1～G3中信号PQ2为高电平。
这样，在图7的G1～G3中，根据信号STP和时钟信号CK2的相位比较的结果判定为信号STP的相位比时钟信号CK2延迟。换言之，在G1、G2、G3中，分别为TDF＞TR＝Δt、TDF＞TR＝2Δt、TDF＞TR＝3Δt，信号STA、STP的转变时刻的时间差TDF比时钟信号CK1、CK2的时钟间时间差TR长。
而且，在图7的G4中，信号STP和时钟信号CK2的相位的前后关系调换。例如，从信号STP的相位比时钟信号CK2延迟的状态调换为信号STP的相位比时钟信号CK2超前的状态。
在这样相位的前后关系调换后，如G4～G6所示，根据时钟信号CK2对信号STP进行采样而得的信号即相位比较结果的信号PQ2为高电平。即，在G4～G6中，由于信号STP的相位比时钟信号CK2超前，因此，信号PQ2为高电平。另外，在进行根据信号STP对时钟信号CK2进行采样的相位比较的情况下，在G4～G6中，信号PQ2为低电平。
这样，在G4～G6中，根据信号STP和时钟信号CK2的相位比较的结果判断为信号STP的相位比时钟信号CK2超前。换言之，在G4、G5、G6中，分别为TDF＜TR＝4Δt、TDF＜TR＝5Δt、TDF＜TR＝6Δt，信号STA、STP的转变时刻的时间差TDF比时钟信号CK1、CK2的时钟间时间差TR短。
而且，在图7的G1～G3中，相位比较结果的信号PQ2是低电平，判断为信号STP的相位比时钟信号CK2延迟。该情况下，不更新图5的计数器44的计数值TCNT。例如，计数值TCNT不从0增加。另一方面，在G4～G6中，相位比较结果的信号PQ2是高电平，判断为信号STP的相位比时钟信号CK2超前。该情况下，更新计数器44的计数值TCNT。例如，按照每个时钟周期使计数值TCNT例如以1为单位进行递增。
时间数字转换电路20(处理部30)使用这样求出的计数值TCNT，求出与时间差TDF对应的数字值DQ。例如，进行由计数值TCNT表示的码的转换处理，从而求出并输出最终的数字值DQ即输出码。
另外，在图7中，在信号STP的相位比时钟信号CK2的相位延迟的情况下，不更新计数值TCNT，在信号STP的相位超前的情况下，更新计数值TCNT，但是，也可以是相反的。例如，也可以是，在信号STP的相位比时钟信号CK2的相位延迟的情况下(G1～G3)更新计数值TCNT，在信号STP的相位超前的情况下(G4～G6)，不更新计数值TCNT。即，至少在相位比较结果的信号PQ2为第1电压电平的情况下不更新计数值TCNT，在相位比较结果的信号PQ2为第2电压电平的情况下更新计数值TCNT即可。该情况下，不更新计数值TCNT的第1电压电平例如是高电平(G4～G6)，更新计数值TCNT的第2电压电平(G1～G3)例如是低电平。
图8是本实施方式的时间数字转换方法的说明图。在相位同步时刻TMA、TMB，通过同步电路110进行时钟信号CK1、CK2的相位同步。由此，时钟信号CK1、CK2的转变时刻在相位同步时刻TMA、TMB一致。然后，相位同步时刻TMA和TMB之间成为测定期间TS。在本实施方式中，在该测定期间TS内求出与时间差TDF对应的数字值DQ。
具体而言，如图7中说明的那样，在相位同步时刻TMA(TM)后，根据时钟信号CK1使信号STA的信号电平转变，信号STP的信号电平与信号STA对应地转变。该情况下，如图7、图8的G4所示，时间数字转换电路20通过确定信号STP和时钟信号CK2的相位的前后关系调换的时刻，求出与时间差TDF对应的数字值DQ。具体而言，通过确定相位的前后关系调换的时钟周期，求出数字值DQ。
例如，如图7的G1～G3所示，在CCT＝1、2、3的时钟周期中，信号STP的相位比时钟信号CK2延迟，成为TDF＞TR。另一方面，如G4所示，在CCT＝4的时钟周期中，信号STP和时钟信号CK2的相位的前后关系调换。即，如G4～G6所示，在CCT＝4、5、6的时钟周期中，信号STP的相位比时钟信号CK2超前，成为TDF＜TR。
这样，在本实施方式中，进行信号STP和时钟信号CK2的相位比较，确定(判定)这些信号的相位的前后关系调换的时刻，从而求出数字值DQ。例如，通过确定G4所示的CCT＝4的时钟周期，能够判断为与时间差TDF对应的数字值DQ例如是与TR＝4Δt对应的数字值(或者与3Δt和4Δt之间的值对应的数字值)。因此，能够在图8的1次测定期间TS内将时间差TDF转换为数字值DQ，因此，能够实现时间数字转换的高速化。
例如，在前述的专利文献4的现有方法中，在进行时间计测的1次测定期间内仅产生1个开始脉冲，因此，为了得到最终的数字值，需要重复非常多的次数的测定期间。
与此相对，根据本实施方式的方法，如图7、图8所示，在1次测定期间TS内多次产生信号STA，进行多次(例如1000次以上)的相位比较，从而求出数字值DQ。由此，能够在1次测定期间TS内求出最终的数字值DQ，因此，与现有方法相比能够使时间数字转换大幅高速化。
另外，在图8中，测定期间TS的长度相当于该测定期间TS中的例如时钟信号CK1的时钟数N(时钟周期数)。例如，同步电路110按照与所设定的时钟数N对应的每个测定期间TS，进行时钟信号CK1、CK2的相位同步。而且，在本实施方式中，为了实现高分辨率的时间数字转换，将该测定期间TS中的时钟数N例如设定为1000以上(或者5000以上)这样非常大的数。例如，在设时钟信号CK1、CK2的时钟频率为f1、f2的情况下，本实施方式中的时间数字转换的分辨率能够表示为Δt＝|f1-f2|/(f1×f2)。因此，频率差|f1-f2|越小、或者f1×f2越大，则分辨率Δt越小，能够实现高分辨率的时间数字转换。而且，如果减小分辨率Δt，则测定期间TS中的时钟数N也变大。
而且，图5、图7中说明的计数器44的计数值TCNT相当于图8的期间TSB的长度。这里，设从相位同步时刻TMA到相位的前后关系调换的G4的时刻为止的前半期间为TSF，从G4的时刻到相位同步时刻TMB为止的后半期间为TSB。例如设期间TSF中的时钟信号CK1的时钟数(时钟周期数)为NF的情况下，例如N＝NF+TCNT成立。例如，在图7中为NF＝4，因此，与最终的数字值DQ＝4×Δt对应的值成为与时钟数NF对应的数字值。因此，时间数字转换电路20(处理部30)根据计数值TCNT求出与NF＝N-TCNT对应的数字值。例如，在数字值DQ为8位的情况下，与时钟数N对应的数字值例如为11111111。但是，也可以是，计数器44进行时钟数NF的计数处理，求出数字值DQ。
另外，在增大与测定期间TS对应的时钟数N的情况下，在图7中可测定的时间差TDF缩短，因此，动态范围缩小。然而，在本实施方式中，增大时钟数N而提高分辨率，并且在1次测定期间TS内完成时间数字转换。由此，例如能够如快速(flash)型的A/D转换那样实现转换处理的高速化，并且还能够实现高分辨率化。
该情况下，在本实施方式中，也可以是，并非始终按照每个时钟周期产生信号STA而进行相位比较，而是仅在特定的期间产生信号STA来进行相位比较。也可以是，例如通过后述的二分检索的方法，在缩小了数字值DQ的检索范围后，在与该检索范围对应的期间内，按照每个时钟周期产生信号STA来进行相位比较，求出最终的数字值DQ。该情况下，例如，在图8的测定期间TS内进行如下的时间数字转换即可：仅在与缩小后的检索范围对应的期间内，按照每个时钟周期产生信号STA来进行相位比较。例如设为数字值DQ是10位，测定期间TS是与Δt～1024Δt对应的期间。该情况下，例如在检索范围缩小为Δt～256Δt的情况下进行如下的数字转换即可：仅在与Δt～256Δt对应的前半期间内，按照每个时钟周期产生信号STA来进行相位比较。
此外，在图7、图8中，也可以是，在确定了相位的前后关系调换的时刻(G4)后，不产生信号STA，实现省电等。
这样，在本实施方式的方法中，不需要始终按照每个时钟周期产生信号STA而进行相位比较，能够如仅在某个特定期间内产生基于时钟信号CK1的信号STA这样，实施各种变形。
此外，在本实施方式中，如图2中说明那样，时间数字转换电路20以分辨率Δt进行时间数字转换，该分辨率Δt对应于时钟信号CK1、CK2的时钟频率f1、f2的频率差Δf＝|f1-f2|。例如，以分辨率Δt＝|f1-f2|/(f1×f2)进行时间数字转换。
这样，通过减小时钟频率f1、f2的频率差Δf＝|f1-f2|，能够减小分辨率Δt＝|f1-f2|/(f1×f2)，能够实现高分辨率的时间数字转换。
更具体而言，在设相位同步时刻后的第i时钟周期中的时钟信号CK1、CK2的转变时刻的时间差为TR＝i×Δt(i为1以上的整数)的情况下，时间数字转换电路20以分辨率Δt进行时间数字转换。
例如，如图9所示，时钟信号CK1、CK2的相位同步时刻TM后，时钟信号CK1、CK2的时钟间时间差TR＝i×Δt以Δt、2Δt、3Δt…6Δt这样的方式增加。例如，在时钟信号CK1的第1时钟周期(i＝1。CCT＝1)中，TR＝Δt，在第2时钟周期(i＝2。CCT＝2)中，TR＝2Δt。同样，在第3～第6时钟周期(i＝3～6。CCT＝3～6)中，TR＝3Δt～6Δt。
而且，在本实施方式中，在这样设相位同步时刻TM后的第i时钟周期中的时钟信号CK1、CK2的转变时刻的时间差为TR＝i×Δt的情况下，如G7所示，以分辨率Δt进行时间数字转换。即，利用在相位同步时刻TM后时钟间时间差TR＝i×Δt依次增加Δt的情况，判断该时钟间时间差TR和时间差TDF的大小关系，从而能够以分辨率Δt实现时间数字转换。
这样，能够以与时钟信号CK1、CK2的时钟频率f1、f2的频率差对应的分辨率Δt将时间差TDF转换为数字值DQ，能够实现高分辨率的时间数字转换。
具体而言，在相位同步时刻TM后的第j时钟周期内信号STP和时钟信号CK2的相位的前后关系调换的情况下，时间数字转换电路20求出与TR＝j×Δt对应的数字值作为与时间差TDF对应的数字值DQ。
例如，在图9中，在相位同步时刻TM后，在第4时钟周期(j＝4。CCT＝4)中，信号STP和时钟信号CK2的相位的前后关系调换。即，在第3时钟周期(CCT＝3)中，信号STP的相位比时钟信号CK2延迟，但是，在第4时钟周期(CCT＝4)中，信号STP的相位比时钟信号CK2超前。该情况下，如G4所示，求出与4Δt(广义上是j×Δt)对应的数字值作为与时间差TDF对应的数字值DQ，作为最终的输出码进行输出。
这样，能够通过判断信号STP和时钟信号CK2的相位的前后关系调换的时刻这样的简单处理来求出与时间差TDF对应的数字值DQ。因此，与现有方法相比，能够通过简单的电路处理实现时间数字转换，实现电路结构的简化和小规模化等。
此外，在本实施方式中，如图1所示，时钟信号CK1、CK2分别是使用振荡元件XTAL1、XTAL2而生成的时钟信号。这样，根据使用由振荡元件XTAL1、XTAL2生成的时钟信号CK1、CK2的方法，与游标延迟电路那样使用半导体元件来实现时间数字转换的现有方法相比，能够大幅提高时间(物理量)的测定精度。
例如，在使用半导体元件的现有方法中，虽然比较容易提高分辨率，但是存在难以提高精度的课题。即，作为半导体元件的延迟元件的延迟时间根据制造偏差和环境的变化而大幅变动。因此，由于该变动的原因，测定的高精度化存在极限。例如能够在某种程度上保证相对精度，但是难以保证绝对精度。
与此相对，与作为半导体元件的延迟元件的延迟时间相比，振荡元件的振荡频率由于制造偏差和环境变化而导致的变动极小。因此，根据使用由振荡元件XTAL1、XTAL2生成的时钟信号CK1、CK2进行时间数字转换的方法，与使用半导体元件的现有方法相比，能够大幅提高精度。此外，通过减小时钟信号CK1、CK2的频率差也能够提高分辨率。
例如，设时钟信号CK1、CK2的频率差为Δf＝|f1-f2|＝1MHz，设f1、f2为100MHz左右，则能够使时间测定的分辨率Δt＝|f1-f2|/(f1×f2)为100ps(皮秒)左右。同样，如果设f1、f2为100MHz左右且Δf＝100kHz、10kHz、1kHz，则能够使分辨率分别为Δt＝10ps、1ps、0.1ps左右。而且，与使用半导体元件的方法相比，振荡元件XTAL1、XTAL2的振荡频率的变动极小。因此，能够同时实现分辨率的提高和精度的提高。
此外，在前述的专利文献4的现有方法中，使用石英振荡器实现时间数字转换。然而，在该现有方法中，构成为从第1、第2时钟脉冲的边沿一致的同步点的时刻起，使时间计测的开始时刻依次延迟。而且，从第1、第2时钟脉冲的边沿一致的同步点的时刻起进行各时间计测，需要重复多次该时间计测。因此，存在时间数字转换的转换时间非常长的问题。
与此相对，在本实施方式中，在测定期间TS内多次产生信号STA并进行多次相位比较，从而实现时间数字转换。因此，与现有方法相比，能够使时间数字转换大幅高速化。
图10示出时间数字转换电路20的第2结构例，图11示出对第2结构例的动作进行说明的信号波形图。图5的第1结构例和图10的第2结构例的不同点是信号输出部32的电路结构。
在图10中，信号输出部32由触发电路DFC、与电路AN、缓冲电路BF2构成。通过与电路AN、缓冲电路BF2构成脉冲信号生成电路。该脉冲信号生成电路输入时钟信号CK2，将在时钟信号CK2的上升转变时刻(上升沿)激活(高电平)的脉冲信号的重置信号输出到触发电路DFC的重置端子。向触发电路DFC的数据端子输入高电位侧的电源电压VDD，向时钟端子输入时钟信号CK1。
通过使用这样的电路结构的信号输出部32，如图11所示，能够生成在时钟信号CK1的上升转变时刻激活(高电平)、在时钟信号CK2的上升转变时刻禁用(低电平)的信号STA。由此，能够实现信号输出部32，该信号输出部32根据时钟信号CK1，按照时钟信号CK1的每个时钟周期输出信号STA。而且，能够在相位同步时刻后，按照时钟信号CK1的每个时钟周期使信号STA的信号电平转变。
然后，如图11的H1～H6所示，进行对应于这样生成的信号STA而转变信号电平的信号STP和时钟信号CK2的相位比较。然后，如前所述，通过确定信号STP和时钟信号CK2的相位的前后关系调换的H4的时刻(时钟周期)，能够求出与时间差TDF对应的数字值DQ。
3.同步电路
接着，对同步电路110的具体结构例进行说明。同步电路110不限于下述结构，能够实施省略其一部的结构要素、或追加其他结构要素等的各种变形。
图12示出同步电路110的第1结构例，图13示出对同步电路110的动作进行说明的信号波形图。
振荡电路101、102分别使振荡元件XTAL1、XTAL2振荡而生成时钟频率f1、f2的时钟信号CK1、CK2。例如，振荡电路101、102中的振荡信号OS1、OS2通过缓冲电路BA3、BA4进行缓冲，作为时钟信号CK1、CK2输出。
然后，同步电路110进行时钟信号CK1、CK2的相位同步。例如，在每个相位同步时刻(每个给定的时刻)使时钟信号CK1、CK2进行相位同步。例如，进行按照每个相位同步时刻使时钟信号CK1、CK2的转变时刻一致的相位同步。
具体而言，图12的同步电路110进行振荡电路101中的振荡信号OS1(第1振荡信号)和振荡电路102中的振荡信号OS2(第2振荡信号)的相位同步。例如，同步电路110按照每个相位同步时刻使振荡信号OS1、OS2进行相位同步。例如，在图13中，在相位同步时刻TMA使振荡信号OS1、OS2进行相位同步，在下一个相位同步时刻TMB，也使振荡信号OS1、OS2进行相位同步。在其下一个相位同步时刻也同样。通过该相位同步，在相位同步时刻，振荡信号OS1、OS2的相位一致。
更具体而言，同步电路110进行按照每个相位同步时刻使时钟信号CK1的转变时刻和时钟信号CK2的转变时刻一致的相位同步。例如，在图13的相位同步时刻TMA进行基于同步电路110的相位同步，从而使得时钟信号CK1、CK2的转变时刻(边沿)一致。此外，在相位同步时刻TMB进行基于同步电路110的相位同步，从而使得时钟信号CK1、CK2的转变时刻一致。
此外，如图12所示，同步电路110按照每个相位同步时刻对振荡电路101的振荡环LP1(第1振荡环)和振荡电路102的振荡环LP2(第2振荡环)进行电连接。例如，同步电路110将振荡电路101包含的振荡用的缓冲电路BA1(第1缓冲电路)的输出节点NA1与振荡电路102包含的振荡用的缓冲电路BA2(第2缓冲电路)的输出节点NA2连接。
具体而言，同步电路110包含计数器112，该计数器112根据时钟信号CK1、CK2中的一个时钟信号进行计数动作。在图12中，计数器112例如根据时钟信号CK1进行计数动作。而且，同步电路110在计数器112的计数值每次达到给定的设定值时进行相位同步。该设定值例如是对应于图13的相位同步时刻TMA与相位同步时刻TMB之间的时钟信号CK1(或时钟信号CK2)的时钟数的值。
更具体而言，同步电路110包含开关电路SWA，该开关电路SWA对振荡电路101的振荡环LP1和振荡电路102的振荡环LP2进行电连接。开关电路SWA根据来自计数器112的信号CTA而接通，对振荡环LP1和振荡环LP2进行电连接。例如，如图13所示，信号CTA是在每个相位同步时刻激活(例如高电平)的脉冲信号，在信号CTA激活后，开关电路SWA接通。具体而言，计数器112在计数值到达设定值后，使信号CTA激活，由此，开关电路SWA接通。然后，计数器112的计数值被重置。
另外，在图12中可能存在如下问题：在开关电路SWA接通时、振荡信号OS1和振荡信号OS2的相位正好错开180度的情况下，振荡停止。
因此，在同步电路110中，优选的是，启动振荡电路101、102的一个振荡电路，在一个振荡电路启动后的相位同步时刻(例如初次的相位同步时刻)启动另一个振荡电路。例如，在图12中，启动振荡电路101，在振荡电路101启动后的相位同步时刻启动振荡电路102。振荡电路101的启动例如通过振荡电路101中设置的未图示的种子电路实现。而且，在振荡电路101启动后的相位同步时刻，开关电路SWA接通，由此，振荡电路101中的振荡信号OS1传递到振荡电路102的振荡环LP2。然后，被传递的振荡信号OS1成为种子信号，振荡电路102的振荡启动。这样，能够防止发生上述那样的振荡停止的问题。
另外，作为图12的变形例，也可以采用如下结构：在每个相位同步时刻，使振荡电路101、102中的一个振荡电路的振荡信号传递到另一个振荡电路的振荡环。即，也可以不是通过开关电路SWA对振荡环LP1和振荡环LP2进行连接(双向连接)，而是通过将一个振荡电路的振荡信号传递到另一个振荡电路来实现相位的同步。
图14示出同步电路110的第2结构例。在图14中，使用PLL电路120作为同步电路110。即，图14的电路装置10包含时间数字转换电路20和PLL电路120。时间数字转换电路20输入使用振荡元件XTAL1生成的时钟频率f1的时钟信号CK1和使用振荡元件XTAL2生成的时钟频率f2的时钟信号CK2，使用时钟信号CK1、CK2将时间转换为数字值。然后，PLL电路120进行时钟信号CK1和时钟信号CK2的相位同步。
具体而言，PLL电路120进行时钟信号CK1、CK2的相位同步，使得时钟频率f1与时钟频率f2的频率差成为与时间数字转换的分辨率对应的频率差。例如，本实施方式中的时间数字转换的分辨率能够表示为Δt＝|1/f1-1/f2|＝|f1-f2|/(f1×f2)。PLL电路120进行时钟信号CK1、CK2的相位同步，使得时钟频率f1、f2的频率差|f1-f2|成为与时间数字转换的分辨率Δt＝|f1-f2|/(f1×f2)对应的频率差。
具体而言，如图14所示，PLL电路120包含分频电路122、124(第1、第2分频电路)和相位检测器126(相位比较器)。分频电路122对时钟信号CK1进行分频，输出分频时钟信号DCK1(第1分频时钟信号)。具体而言，进行使时钟信号CK1的时钟频率f1成为1/N的分频，输出时钟频率为f1/N的分频时钟信号DCK1。
分频电路124对时钟信号CK2进行分频，输出分频时钟信号DCK2(第2分频时钟信号)。具体而言，进行使时钟信号CK2的时钟频率f2成为1/M的分频，输出时钟频率成为f2/M的分频时钟信号DCK2。例如，电路装置10包含振荡电路102，该振荡电路102使振荡元件XTAL2振荡，生成时钟信号CK2，输出到分频电路124。然后，相位检测器126进行分频时钟信号DCK1和分频时钟信号DCK2的相位比较。
此外，电路装置10包含振荡电路101，振荡电路101根据PLL电路120的相位检测器126的相位比较结果而被控制，使振荡元件XTAL1振荡。该振荡电路101例如也是PLL电路120的结构要素。具体而言，振荡电路101例如是通过电压控制来控制振荡频率的压控型振荡电路(VCXO)。而且，PLL电路120包含电荷泵电路128，相位检测器126将作为相位比较结果的信号PQ输出到电荷泵电路128。信号PQ例如是上/下信号，电荷泵电路128将基于该信号PQ的控制电压VC输出到振荡电路101。例如，电荷泵电路128包含环路滤波器，通过该环路滤波器将作为信号PQ的上/下信号转换为控制电压VC。振荡电路101进行振荡频率根据控制电压VC而受到控制的振荡元件XTAL1的振荡动作，生成时钟信号CK1。例如，振荡电路101具有可变电容电路，可变电容电路的电容值根据控制电压VC而受到控制，从而使得振荡频率受到控制。
根据图14的第2结构例，能够有效利用PLL电路120，实现时钟信号CK1、CK2的相位同步。即，与图13同样，能够实现按照每个相位同步时刻使时钟信号CK1、CK2的转变时刻一致的相位同步。
如以上那样，如果在电路装置10中设置同步电路110，则能够按照每个相位同步时刻使时钟信号CK1、CK2的转变时刻一致。因此，能够以相位同步时刻为基准时刻而开始电路处理，因此，能够实现电路处理和电路结构的简化。此外，不需要等待时钟信号CK1、CK2的转变时刻偶然地一致，能够从同步电路110的相位同步时刻起立即开始时间数字转换的处理。因此，能够实现时间数字转换的高速化。此外，通过设置同步电路110，能够使相位同步时刻的时钟信号CK1、CK2的转变时刻的时间差所引起的误差成为最小限度。因此，能够充分降低由于该时间差而系统性地产生的误差，实现精度提高等。
例如，在前述的专利文献4的现有方法中，通过边沿一致检测电路来检测第1、第2时钟脉冲的边沿的一致，以检测到边沿的一致作为条件，开始时间计测。然而，在该现有方法中，只要未检测到第1、第2时钟脉冲的边沿的一致，就无法开始时间计测，因此，存在时间计测的开始延迟、时间数字转换的转换时间变长这样的第1问题点。此外，存在如下的第2问题点：在第1、第2时钟脉冲的时钟频率的关系是在同步点边沿不一致的频率的关系的情况下，边沿只是偶然地一致，难以实现时间数字转换。此外，由于无法系统性地确定第1、第2时钟脉冲的同步点的时刻，因此，存在电路处理和电路结构复杂的第3问题点。进而，存在如下的第4问题点：在第1、第2时钟脉冲的边沿的一致检测存在误差的情况下，该误差会导致精度降低。
与此相对，在本实施方式中，通过设置同步电路110，能够在每个相位同步时刻强制地使时钟信号CK1、CK2的转变时刻一致。因此，由于在相位同步时刻后立即开始时间数字转换处理，所以，能够消除现有方法的上述的第1问题点。此外，根据本实施方式，即使在时钟信号CK1、CK2的时钟频率的关系是转变时刻不一致的频率的关系的情况下，也通过同步电路110，在每个相位同步时刻强制地使时钟信号CK1、CK2的转变时刻一致。因此，能够消除现有方法的第2问题点。此外，能够通过同步电路110的相位同步，系统性地确定相位同步时刻，因此，能够简化电路处理和电路装置，能够消除现有方法的第3问题点。此外，通过在每个相位同步时刻使时钟信号CK1、CK2的转变时刻一致，能够减少由于时钟信号CK1、CK2的转变时刻偏离而引起的转换误差，还能够消除现有方法的第4问题点。
4.时钟周期指定值的更新方法
根据时钟信号CK1使信号STA的信号电平转变并进行信号STP和时钟信号CK2的相位比较的方法不限于图1～图11中说明的方法，能够实施各种变形。首先，作为变形例的方法，对通过更新时钟周期指定值(广义上为时钟周期指定信息)来实现时间数字转换的方法进行说明。
图15～图17是对时钟周期指定值的更新方法(以下，适当地简称为更新方法)进行说明的信号波形图。CIN是时钟周期指定信息。以下，设CIN是由时钟周期指定信息表示的时钟周期指定值来进行说明。
TMA、TMB是相位同步时刻。在图15～图17中，相位同步时刻TMA、TMB为时钟信号CK1、CK2的转变时刻(上升沿)一致的时刻。但是，本实施方式的更新方法不限于此，相位同步时刻TMA、TMB也可以是时钟信号CK1、CK2的相位的前后关系调换的时刻。相位的前后关系调换的时刻是如下时刻：在该时刻，从一个时钟信号的相位比另一个时钟信号的相位超前的状态调换为一个时钟信号的相位比另一个时钟信号的相位延迟的状态。
更新期间TP是相位同步时刻TMA、TMB之间的期间。在本实施方式的更新方法中，在更新期间TP内进行例如1次时钟周期指定值的更新。另外，在图15～图17中，为了简化说明，示出在更新期间TP内的时钟信号CK1的时钟数为14的情况。但是，实际上，为了设定为较高分辨率，将更新期间TP内的时钟数例如设定为1000以上(或者5000以上)这样非常大的数。
在图15的更新期间TP(第1更新期间)中，时钟周期指定值为CIN＝3。因此，在由CIN＝3指定的时钟周期(CCT＝3)内使信号STA的信号电平转变。这样，在本实施方式的更新方法中，在根据时钟周期指定值CIN(时钟周期指定信息)指定的时钟信号CK1的时钟周期中，使信号STA的信号电平转变。然后，如图3、图4中说明的那样，信号STP的信号电平与该信号STA对应地转变，信号STA、STP的转变时刻的时间差为TDF。
另一方面，在由CIN＝3指定的时钟周期(CCT＝3)中，如图2中说明的那样，时钟信号CK1、CK2的转变时刻的时间差即时钟间时间差为TR＝CIN×Δt＝3Δt。
该情况下，在本实施方式的更新方法中，如图15的A1所示，进行信号STP和时钟信号CK2的相位比较。例如通过根据信号STP和时钟信号CK2中的一个信号对另一个信号进行采样，实现该相位比较。
而且，在图15的A1中，根据时钟信号CK2对信号STP进行采样而得的结果即相位比较结果为低电平。通过该相位比较的结果，判断为信号STP的相位比时钟信号CK2的相位延迟。换言之，在图15的A1中为TDF＞TR＝3Δt，信号STA、STP的转变时刻的时间差TDF比时钟信号CK1、CK2的时钟间时间差TR＝3Δt长。该情况下，进行使时钟周期指定值CIN增加的更新。
在图16的更新期间TP(第2更新期间)中，时钟周期指定值为CIN＝9。例如，在图15所示的前次的更新期间TP中，如上述那样进行使时钟周期指定值从CIN＝3起增加的更新，从而更新为CIN＝9。因此，在由CIN＝9指定的时钟周期(CCT＝9)中，使信号STA的信号电平转变。然后，信号STP的信号电平与信号STA对应地转变，信号STA、STP的转变时刻的时间差为TDF。
另一方面，在由CIN＝9指定的时钟周期(CCT＝9)中，时钟信号CK1、CK2的时钟间时间差为TR＝CIN×Δt＝9Δt。
而且，在本实施方式的更新方法中，如图16的A2所示，进行信号STP和时钟信号CK2的相位比较。该情况下，根据时钟信号CK2对信号STP进行采样而得的结果即相位比较结果为高电平，因此，判断为信号STP的相位比时钟信号CK2的相位超前。换言之，在图16的A2中，TDF＜TR＝9Δt，时间差TDF比时钟间时间差TR＝9Δt短。该情况下，进行使时钟周期指定值CIN减小的更新。
在图17的更新期间TP(第3更新期间)中，时钟周期指定值为CIN＝6。例如，在图16所示的前次的更新期间TP中，如上述那样进行使时钟周期指定值从CIN＝9起减小的更新，从而更新为CIN＝6。因此，在由CIN＝6指定的时钟周期(CCT＝6)中，使信号STA的信号电平转变。然后，信号STP的信号电平与信号STA对应地转变，信号STA、STP的转变时刻的时间差为TDF。
另一方面，在由CIN＝6指定的时钟周期(CCT＝6)中，时钟信号CK1、CK2的时钟间时间差为TR＝CIN×Δt＝6Δt。
而且，在本实施方式的更新方法中，如图17的A3所示，进行信号STP和时钟信号CK2的相位比较。该情况下，在图17的A3中，信号STP和时钟信号CK2的转变时刻(相位)一致(大致一致)。换言之，在图17的A3中，TDF＝TR＝6Δt。因此，该情况下，作为对信号STA、STP的时间差TDF进行转换后的数字值，将与DQ＝TR＝6Δt对应的数字值作为最终结果输出。
另外，在图15～图17中为了简化说明，将各更新期间中的时钟周期指定值CIN的增减值设为大于1的值，但是，实际上，如ΔΣ型的A/D转换那样，能够将时钟周期指定值CIN的增减值设为1或1以下的较小值即GK。GK是增益系数，是满足GK≤1的值。
例如，在图15、图16中，使时钟周期指定值CIN从3增加到9，但是，实际上，例如，在每个更新期间，进行使时钟周期指定值CIN增加给定的值GK的更新。例如在采用满足GK≤1的增益系数作为GK的情况下，进行使时钟周期指定值CIN加GK的更新。例如在GK＝0.1的情况下，例如在连续进行了10次加GK的更新的情况下，时钟周期指定值CIN加1。
此外，在图16、图17中，使时钟周期指定值CIN从9减小到6，但是，实际上，例如在每个更新期间，进行使时钟周期指定值CIN减小给定的值GK的更新。例如，进行使时钟周期指定值CIN减GK的更新。例如，在GK＝0.1的情况下，例如在连续进行了10次减GK的更新的情况下，时钟周期指定值CIN减1。
此外，在图17的A3中，在信号STP和时钟信号CK2的转变时刻大致一致后，也对时钟周期指定值CIN进行更新，例如设为CIN进行了6、7、6、7···这样的变化。该情况下，能够使作为最终结果输出的数字值DQ成为6Δt和7Δt之间的值(例如6.5×Δt等)。这样，根据本实施方式的更新方法，还能够如ΔΣ型的A/D转换那样，减小实质的分辨率。
如以上那样，在本实施方式的更新方法中，进行对应于信号STA而转变信号电平的信号STP和时钟信号CK2的相位比较，根据相位比较的结果，更新使信号STA的信号电平转变的时钟周期指定值CIN。
具体而言，在由时钟周期指定值CIN指定的时钟周期中，使信号STA的信号电平变化。例如，在图15中，在由CIN＝3指定的时钟周期中，使信号STA的信号电平转变。在图16中，在由CIN＝9指定的时钟周期中，使信号STA的信号电平转变。图17也同样。
而且，在信号STP的信号电平与信号STA对应地转变后，进行信号STP和时钟信号CK2的相位比较，根据相位比较结果更新时钟周期指定值CIN。例如，在图15中，是信号STA的相位比时钟信号CK2的相位延迟的相位比较结果，因此，在图16中，图15的CIN＝3更新为CIN＝9。在图16中，是信号STA的相位比时钟信号CK2的相位超前的相位比较结果，因此，在图17中，图16的CIN＝9更新为CIN＝6。这样更新的时钟周期指定值CIN的最终的值作为信号STA、STP的时间差TDF的数字值DQ输出。
此外，在本实施方式的更新方法中，在各更新期间中对时钟周期指定值CIN进行更新。而且，构成为对更新后的时钟周期指定值CIN进行反馈。因此，即使在作为测定对象的时间或物理量动态地发生了变化的情况下，也能够实现追随该动态变化的时间数字转换。例如，如图17的A3所示，在接近了与测定对象的时间(时间差TDF)对应的时钟周期指定值CIN后该时间动态地发生了变化的情况下，也与其对应地依次更新时钟周期指定值CIN，从而能够应对这样的动态变化。
此外，在本实施方式的更新方法中，优选的是，在减少由于时钟信号CK1、CK2的转变时刻的不一致导致的误差成分的情况下，时间数字转换电路20根据时钟周期指定值、以及时钟周期指定值的更新期间中的时钟信号CK1或时钟信号CK2的时钟数信息，进行将时间差转换为数字值DQ的处理。例如，根据信号STP和时钟信号CK2的相位比较结果以及时钟数信息，进行时钟周期指定值CIN的更新，从而求出数字值DQ。
即，在本实施方式的更新方法中，即使在相位同步时刻，时钟信号CK1、CK2的转变时刻不严格地一致，也能够实现时间数字转换。例如，在本实施方式的更新方法中，相位同步时刻TMA、TMB是时钟信号CK1、CK2的相位的前后关系调换的时刻即可，时钟信号CK1、CK2的转变时刻也可以不完全一致。即，在本实施方式中还可以实施不设置同步电路110的变形。
例如，为了在相位同步时刻使时钟信号CK1、CK2的转变时刻严格地一致，需要满足N/f1＝M/f2的关系。这里，N、M分别是更新期间中的时钟信号CK1、CK2的时钟数，是2以上的整数。但是，实际上，有时难以将图1的振荡元件XTAL1、XTAL2的时钟频率f1、f2设定成使得严格满足N/f1＝M/f2的关系的频率。而且，在不满足N/f1＝M/f2的关系的情况下，如果不设置同步电路110，则在相位同步时刻TMA、TMB，时钟信号CK1、CK2的转变时刻可能产生偏离，该偏离成为转换误差。
因此，在本实施方式的更新方法中，测定各更新期间中的时钟数N。在相位同步时刻TMA、TMB，时钟信号CK1、CK2的转变时刻存在偏离，由此，时钟数N不会始终成为相同的值，而是根据更新期间进行变动。时间数字转换电路20根据这样变动的时钟数N和信号STP、时钟信号CK2的相位比较结果，进行时钟周期指定值CIN的更新。由此，能够降低相位同步时刻TMA、TMB处的时钟信号CK1、CK2的转变时刻的偏离而引起的转换误差。
5.二分检索方法
接着，作为根据时钟信号CK1使信号STA的信号电平转变并进行信号STP和时钟信号CK2的相位比较的方法的第2变形例，对二分检索方法进行说明。
图18是对二分检索方法进行说明的信号波形图。在图18中，以与时钟频率f1、f2的频率差对应的分辨率，通过二分检索求出对应于信号STA和信号STP的转变时刻的时间差的数字值。具体而言，通过二分检索来实现基于信号STP和时钟信号CK2的相位比较结果的时钟周期指定值CIN的更新。
二分检索(二分检索、二分割法)是如下方法：通过对检索范围一次次地进行分割(2分割)，一边缩小检索范围一边求出最终的数字值。例如，设将时间差转换后的数字值DQ为4位的数据，4位的各位为b4、b3、b2、b1。b4是MSB，b1是LSB。在图18中，通过二分检索求出数字值DQ的各位b4、b3、b2、b1。例如通过与逐次比较的A/D转换同样的方法，依次求出数字值DQ的各位b4、b3、b2、b1。
例如在图18中，时钟信号CK1、CK2的时钟频率例如为f1＝100MHz(周期＝10ns)，f2＝94.12MHz(周期＝10.625ns)，分辨率为Δt＝0.625ns。图18的E1、E2是相位同步时刻，是时钟信号CK1、CK2的转变时刻例如一致的时刻。而且，时钟周期指定值CIN例如设定为初始值即CIN＝8。作为该初始值的CIN＝8相当于最初的检索范围内的例如正中央附近的值。
这样，当设定为CIN＝8时，在最初的更新期间TP1(第1更新期间)中，如图18的E3所示，在时钟周期值成为CCT＝8的情况下，使信号STA的信号电平转变。在信号STP的信号电平与该信号STA对应地转变后，进行信号STP和时钟信号CK2的相位比较。例如，进行根据信号STP对时钟信号CK2进行采样的相位比较，如E4所示，对时钟信号CK2的高电平进行采样，该高电平成为相位比较结果。这样，在相位比较结果是高电平的情况下，判断为数字值DQ的MSB即位b4的逻辑电平是b4＝1。
这样，通过求出b4＝1，二分检索的检索范围变窄，判断为与最终的数字值DQ对应的CIN例如位于8～15的检索范围内。然后，将时钟周期指定值更新为例如CIN＝12，使得设定为该检索范围内的值(例如中央附近的值)。
这样，在更新为CIN＝12后，在下一个更新期间TP2(第2更新期间)中，如E5所示，在时钟周期值成为CCT＝12的情况下，使信号STA的信号电平转变。然后，进行信号STP和时钟信号CK2的相位比较，例如，如E6所示，对时钟信号CK2的低电平进行了采样，因此，该低电平成为相位比较结果。这样，在相位比较结果是低电平的情况下，判断为数字值DQ的下一位b3的逻辑电平是b3＝0。
这样，通过求出b4＝1、b3＝0，二分检索的检索范围变窄，判断为与最终的数字值DQ对应的CIN例如位于8～11的检索范围内。然后，将时钟周期指定值更新为例如CIN＝10，使得设定为该检索范围内的值(例如中央附近的值)。
这样，在更新为CIN＝10后，在下一个更新期间TP3(第3更新期间)中，如E7所示，在时钟周期值成为CCT＝10的情况下，使信号STA的信号电平转变。然后，进行信号STP和时钟信号CK2的相位比较，例如，如E8所示，对时钟信号CK2的高电平进行了采样，因此，该高电平成为相位比较结果。这样，在相位比较结果是高电平的情况下，判断为数字值DQ的下一位b2的逻辑电平是b2＝1。
最后，更新为CIN＝11，在下一个更新期间TP4(第4更新期间)中，如E9所示，在时钟周期值成为CCT＝11的情况下，使信号STA的信号电平转变。然后，进行信号STP和时钟信号CK2的相位比较，例如，如E10所示，对时钟信号CK2的高电平进行了采样，因此，该高电平成为相位比较结果。这样，在相位比较结果是高电平的情况下，数字值DQ的LSB即位b1被设定为b1＝1。然后，如E11所示，输出DQ＝1011(2进制数)，作为最终的数字值即输出码。
如果使用这样的二分检索的方法，则能够高速地求出与信号STA、STP的转变时刻的时间差对应的数字值DQ。例如，在前述的专利文献4的现有方法中，在图18的情况下，为了求出最终的数字值DQ，最多需要例如15次的时间计测。与此相对，根据本实施方式的方法，如图18所示，例如，能够在4次更新期间中求出最终的数字值DQ，实现时间数字转换的高速化。
特别地，在减少分辨率Δt而使数字值DQ的位数L变大的情况下，在现有方法中，需要例如2L左右的次数的时间计测，转换时间非常长。与此相对，根据本实施方式的方法，例如，能够在L次更新期间中求出最终的数字值DQ，与现有方法相比，实现了时间数字转换的大幅高速化。
另外，也可以是，在利用图18的二分检索方法求出数字值DQ的高位侧后，通过例如图15～图17中说明的更新方法求出低位侧(例如包含LSB的低位。或者LSB的低位)。例如，在图18中，如逐次比较型的A/D转换那样，一边依次缩小检索范围(逐次比较范围)，一边对时钟周期指定值CIN进行更新以使得成为检索范围内的值。与此相对，在图15～图17的更新方法中，如ΔΣ型的A/D转换那样，根据相位比较结果进行使CIN增减±GK的更新。GK是增益系数，GK≤1。具体而言，在信号STP的相位比时钟信号CK2的相位延迟的相位比较结果的情况下，进行使CIN增加+GK的更新(数字运算处理)。另一方面，在信号STP的相位比时钟信号CK2的相位超前的相位比较结果的情况下，进行使CIN减小-GK的更新(数字运算处理)。这样，通过组合2个方法，能够同时实现时间数字转换的高速化和高精度化。
6.其他结构例
图19示出本实施方式的电路装置10的其他结构例。在图19的电路装置10中，设有多个PLL电路120、130作为图1的同步电路110。
PLL电路120(第1PLL电路)进行时钟信号CK1和基准时钟信号CKR的相位同步。具体而言，PLL电路120输入使用振荡元件XTAL1(第1振荡元件)而生成的时钟频率f1的时钟信号CK1以及基准时钟信号CKR，进行时钟信号CK1和基准时钟信号CKR的相位同步。例如，PLL电路120在每个第1相位同步时刻(每个第1期间)，使时钟信号CK1和基准时钟信号CKR进行相位同步(使转变时刻一致)。
PLL电路130(第2PLL电路)进行时钟信号CK2和基准时钟信号CKR的相位同步。具体而言，PLL电路130输入使用振荡元件XTAL2(第2振荡元件)而生成的时钟频率f2的时钟信号CK2以及基准时钟信号CKR，进行时钟信号CK2和基准时钟信号CKR的相位同步。例如，PLL电路130在每个第2相位同步时刻(每个第2期间)使时钟信号CK2和基准时钟信号CKR进行相位同步(使转变时刻一致)。
例如，通过振荡电路103使振荡元件XTAL3(第3振荡元件)振荡，从而生成基准时钟信号CKR。基准时钟信号CKR的时钟频率fr是与时钟信号CK1、CK2的时钟频率f1、f2不同的频率，例如是比时钟频率f1、f2低的频率。作为振荡元件XTAL3，能够使用与振荡元件XTAL1、XTAL2同样的元件，例如能够使用石英振子等。通过使用石英振子，能够生成抖动和相位误差较小的高精度的基准时钟信号CKR，结果是，能够降低时钟信号CK1、CK2的抖动和相位误差，能够实现时间数字转换的高精度化等。
这样，在本实施方式中，通过PLL电路120使时钟信号CK1和基准时钟信号CKR进行相位同步，通过PLL电路130使时钟信号CK2和基准时钟信号CKR进行相位同步。由此，时钟信号CK1和时钟信号CK2进行相位同步。另外，还能够实施设置3个以上的PLL电路(3个以上的振荡元件)来进行时钟信号CK1、CK2的相位同步的变形。
具体而言，PLL电路120包含分频电路122、124(第1、第2分频电路)和相位检测器126(第1相位比较器)。分频电路122进行使时钟信号CK1的时钟频率f1成为1/N1的分频，输出时钟频率为f1/N1的分频时钟信号DCK1。分频电路124进行使基准时钟信号CKR的时钟频率fr成为1/M1的分频，输出时钟频率为fr/M1的分频时钟信号DCK2。然后，相位检测器126进行分频时钟信号DCK1和分频时钟信号DCK2的相位比较，将作为上/下信号的信号PQ1输出到电荷泵电路128。然后，振荡电路101(VCXO)进行振荡频率根据来自电荷泵电路128的控制电压VC1而受到控制的振荡元件XTAL1的振荡动作，生成时钟信号CK1。
PLL电路130包含分频电路132、134(第3、第4分频电路)和相位检测器136(第2相位比较器)。分频电路132进行使时钟信号CK2的时钟频率f2成为1/N2的分频，输出时钟频率为f2/N2的分频时钟信号DCK3。分频电路134进行使基准时钟信号CKR的时钟频率fr成为1/M2的分频，输出时钟频率为fr/M2的分频时钟信号DCK4。然后，相位检测器136进行分频时钟信号DCK3和分频时钟信号DCK4的相位比较，将作为上/下信号的信号PQ2输出到电荷泵电路138。然后，振荡电路102(VCXO)进行振荡频率根据来自电荷泵电路138的控制电压VC2而受到控制的振荡元件XTAL2的振荡动作，生成时钟信号CK2。
图20是对图19的电路装置10的动作进行说明的信号波形图。另外，在图20中，为了简化说明，示出了设定为N1＝4、M1＝3、N2＝5、M2＝4的例子，但是，实际上，为了提高时间数字转换的分辨率，将N1、M1、N2、M2设定为非常大的数。
如图20所示，对时钟信号CK1进行N1＝4分频的信号成为分频时钟信号DCK1，对基准时钟信号CKR进行M1＝3分频的信号成为分频时钟信号DCK2，按照每个期间T12进行相位同步。即，通过PLL电路120进行时钟信号CK1、基准时钟信号CKR的相位同步，使得T12＝N1/f1＝M1/fr的关系成立。
此外，对时钟信号CK2进行N2＝5分频的信号成为分频时钟信号DCK3，对基准时钟信号CKR进行M2＝4分频的信号成为分频时钟信号DCK4，按照每个期间T34进行相位同步。即，通过PLL电路130进行时钟信号CK2、基准时钟信号CKR的相位同步，使得T34＝N2/f2＝M2/fr的关系成立。这样，按照每个期间T12，时钟信号CK1和基准时钟信号CKR进行相位同步，按照每个期间T34，时钟信号CK2和基准时钟信号CKR进行相位同步，由此，时钟信号CK1、CK2按照每个期间TAB进行相位同步。这里，TAB＝T12×M2＝T34×M1的关系成立。例如在M2＝4、M1＝3的情况下，TAB＝T12×4＝T34×3。
图19的分频电路122、124、132、134的分频比N1、M1、N2、M2实际上设定为非常大的数。图21示出分频比的设定的一例。例如，在基准时钟信号CKR的时钟频率为fr＝101MHz的情况下，将分频电路122、124的分频比设定为N1＝101、M1＝100，由此，通过PLL电路120生成f1＝102.01MHz的时钟信号CK1。此外，将分频电路132、134的分频比设定为N2＝102、M2＝101，由此，通过PLL电路130生成f2＝102MHz的时钟信号CK2。由此，能够将图2中说明的时间数字转换的分辨率(时间分辨率)设定为Δt＝|1/f1-1/f2|＝0.96ps(皮秒)，能够实现非常高的分辨率的时间数字转换。
如图21所示，N1和M1是2以上的不同的整数，N2和M2也是2以上的不同的整数。此外，N1、M1中的至少1个、与N2、M2中的至少1个为不同的整数。此外，优选的是，N1和N2的最大公约数是1，最小公倍数是N1×N2，M1和M2的最大公约数是1，最小公倍数是M1×M2。
此外，在图21中，|N1×M2-N2×M1|＝1的关系成立。即，以使得|N1×M2-N2×M1|＝1的关系成立的方式设定N1、M1、N2、M2。以设定为N1＝4、M1＝3、N2＝5、M2＝4的图20为例，成为|N1×M2-N2×M1|＝|4×4-5×3|＝1。这意味着16个时钟信号CK1的长度与15个时钟信号CK2的长度相等。这样，按照每个期间TAB，时钟信号CK1和时钟信号CK2错开1时钟周期(1个时钟期间)。由此，能够容易地实现利用游标卡尺(游标)的原理的时间数字转换。
在图19、图20中，按照比期间TAB短的每个期间T12来进行时钟信号CK1和基准时钟信号CKR的相位同步，按照比期间TAB短的每个期间T34进行时钟信号CK2和基准时钟信号CKR的相位同步。因此，与前述的图14的结构例相比，进行相位比较的频度增大，能够实现时钟信号CK1、CK2的抖动(累积抖动)和相位噪声的降低等。特别地，为了实现高分辨率的Δt而将N1、M1、N2、M2设定为较大的数的情况下，在图14的结构例中，同步期间的长度变得非常长，由于误差被累积而使抖动和相位误差变大。与此相对，在图19、图20中，按照每个较短的期间T12、T34进行相位比较，因此，具有能够减小累积误差并减少抖动、相位误差这样的优点。
另外，图19的PLL电路120、130为模拟方式的电路结构，但是，也可以采用数字方式(ADPLL)的电路结构。该情况下，各PLL电路(120，130)能够通过具有计数器和TDC的相位检测器以及数字运算部等而实现。计数器生成数字数据，该数字数据相当于将基准时钟信号(CKR)的时钟频率(fr)除以时钟信号(CK1、CK2)的时钟频率(f1、f2)而得的结果的整数部。TDC生成相当于该除法结果的小数部的数字数据。将对应于这些整数部和小数部的相加结果的数字数据输出到数字运算部。数字运算部根据设定频率数据(FCW1、FCW2)和来自相位检测器的比较结果的数字数据，检测与设定频率数据之间的相位误差，进行相位误差的平滑化处理，由此，生成频率控制数据，输出到振荡电路(101、102)。振荡电路的振荡频率根据频率控制数据而受到控制，振荡电路生成时钟信号(CK1、CK2)。另外，也可以代替使用TDC，通过使用Bang-Bang类型的相位检测器和PI控制的结构，来实现数字方式的PLL电路。
7.抖动和分辨率
如以上那样，在本实施方式中实现了高分辨率的时间数字转换，但是，存在由于时钟信号的抖动的累积等而无法实现与高分辨率对应的精度的问题。例如，当抖动为单纯的白噪声时，其累积抖动例如成为随机漫步。即，对于没有自相关的完全的噪声这样的抖动(白噪声)，作为其累积和的累积抖动成为随机漫步，存在自相关。
例如，如图22的C1所示，随机漫步的分布收敛于正态分布(高斯分布)。量子漫步如C2、C3所示，收敛于具有有限支撑(紧支集(Compact support))的给定的概略密度函数。
例如，在图8中，按照每个期间TS使时钟信号CK1、CK2进行相位同步。而且，如图23的D1所示，在时钟信号CK1、CK2中存在每个时钟周期的抖动。此外，时钟信号CK1、CK2按照每个期间TK进行相位同步，D2是该期间TK中的累积抖动。这里，设时钟信号CK1、CK2的每个时钟周期的抖动量为J，设针对时钟信号CK1、CK2中的一个时钟信号(或基准时钟信号)的期间TK中的时钟数为K。此时，当假定为随机漫步时，累积抖动量(抖动累积误差)例如能够表示为K1/2×J。当假定为量子漫步时，累积抖动量例如能够表示为K×J。
这里，抖动量J表示相位相对于理想时钟信号的偏离，由RMS值表示，单位是小时。例如，抖动量J是由振荡器的性能等决定的标准值(最大标准值)，例如是表示每个时钟的平均相位偏离的RMS值。时钟数K是时钟信号CK1、CK2中的一个时钟信号相对于另一个时钟信号或基准时钟信号(CKR)进行相位同步的时刻与下一次进行相位同步的时刻之间的期间TK中的、一个时钟信号的时钟数。在图8的例子中，时钟数K相当于时钟信号CK1、CK2的时钟数N、M。此外，期间TK相当于图8的期间TS。而且，在设时钟信号CK1、CK2中的一个时钟信号的频率为f(f1、f2)、时间数字转换的分辨率为Δt的情况下，能够表示为K＝1/(f×Δt)。另一方面，在图19的例子中，时钟数K相当于图21的N1、N2。此外，期间TK相当于图20的期间T12、T34。
如图23所示，表示相位同步间隔的期间TK中的时钟数K越大，则累积抖动引起的误差越大，精度降低。在这种意义上，在图19的结构例中，由于能够减小期间TK中的时钟数K，因此，能够减少累积抖动引起的误差，能够提高精度。
图24的H1、H2、H3示出例如假定为随机漫步的情况下的分辨率(sec)和时钟信号的抖动(sec_rms)的关系。例如，示出累积抖动量表示为K1/2×J的情况下的分辨率和抖动的关系，H1、H2、H3相当于时钟信号(CK1、CK2)的频率为100MHz、1GHz、10MHz的情况。在图24中，H4所示的区域是以抖动为主要原因而使精度恶化的区域。H5所示的区域是以分辨率为主要原因而使精度恶化的区域。
例如，图24的H1示出时钟信号的频率是100MHz、时钟数K是104左右的情况。例如，在H1中，在分辨率(Δt)是1ps(10-12sec)的情况下，抖动(J)成为0.01ps(10-14sec_rms)，设为K＝104时，Δt＝K1/2×J的关系成立。例如，当将时钟信号的频率提高至1GHz时，能够减小时钟数K，因此，表示Δt＝K1/2×J的关系的线成为H2所示，对于抖动的要求变得宽松。另一方面，当将时钟信号的频率降低至10MHz时，时钟数K增大，因此，表示Δt＝K1/2×J的关系的线成为H3所示，对抖动的要求变得严格。
而且，在本实施方式中，在设时钟信号CK1、CK2的每个时钟周期的抖动量为J，时间数字转换的分辨率为Δt的情况下，至少J≤Δt的关系成立。例如，图25的H6示出J＝Δt的关系成立的线，这如图24的H4所示，对应于以抖动为主要原因而使精度劣化的区域，示出抖动至少不超过分辨率这样的抖动的上限。例如，在分辨率(Δt)为1ps(10-12sec)的情况下，要求抖动量J至少为1ps(10-12sec_rms)以下，不允许抖动量J大于1ps(RMS值)。这是因为，当抖动量J大于1ps时，会失去设为Δt＝1ps这样的高分辨率的意义。
此外，在本实施方式中，在设时钟信号CK1、CK2中的一个时钟信号相对于另一个时钟信号或基准时钟信号(CKR)进行相位同步的时刻和下一次进行相位同步的时刻之间的期间TK内的、一个时钟信号的时钟数为K的情况下，J≥Δt/K的关系成立。例如，图25的H7示出J＝Δt/K的关系成立的线，这如图24的H5所示，对应于以分辨率为主要原因而使精度劣化的区域，示出抖动相对于分辨率的下限。例如H7对应于量子漫步。这样，如果设为J≥Δt/K，则还能够应对假定为累积抖动的举动为量子漫步的情况，可以不选择抖动特性过度好的振荡元件。
例如，在设时钟信号(CK1、CK2)的频率为f(f1、f2)、期间TK的时钟数为K的情况下，K＝1/(f×Δt)成立。在图8的例子中，N＝1/(f1×Δt)，M＝1/(f2×Δt)成立。这意味着，在每个期间TK(TS)，一个时钟信号和另一个时钟信号(CK1、CK2)的相位偏离1个时钟周期。因此，在J≥Δt/K的关系式由时钟信号的频率f表示时，成为J≥f×Δt2这样的关系式。
此外，在本实施方式中，例如(1/10)×(Δt/K1/2)≤J≤10×(Δt/K1/2)的关系成立。例如，在时钟频率是100MHz的情况下，图25的H1相当于J＝Δt/K1/2的线，这相当于随机漫步的线。该情况下，例如，如果是图25的H8所示的范围，则如图24的H4所示以抖动为主要原因而使精度降低，或如H5所示以分辨率为主要原因而使精度降低。(1/10)×(Δt/K1/2)≤J≤10×(Δt/K1/2)表示处于图25的H8所示的范围，优选分辨率和抖动的关系处于H8所示的范围。H8的范围的区域为累积抖动对精度进行速度限制的区域和分辨率对精度进行速度限制的区域的边界的区域，因此，即使不使用规格以上的振荡元件，也能够实现高精度的时间数字转换。
例如当假定为随机漫步时，分辨率和累积抖动量对抗的关系式能够表示为J＝Δt/K1/2。而且，如前所述，在K＝1/(f×Δt)成立的情况下，成为J＝Δt/K1/2、J＝(f×Δt3)1/2这样的关系式。因此，如图25所示，当设时钟信号的频率f为10MHz～1GHz的范围时，(107×Δt3)1/2≤J≤(109×Δt3)1/2的关系成立。当设时钟信号的频率f为10KHz～10GHz的范围时，(104×Δt3)1/2≤J≤(1010×Δt3)1/2的关系成立。
8.物理量测定装置、电子设备、移动体
图26示出本实施方式的物理量测定装置400的结构例。物理量测定装置400包含本实施方式的电路装置10、用于生成时钟信号CK1的振荡元件XTAL1(第1振荡元件、第1振动片)、用于生成时钟信号CK2的振荡元件XTAL2(第2振荡元件、第2振动片)。此外，物理量测定装置400能够包含封装体410，该封装体410收纳电路装置10、振荡元件XTAL1、XTAL2。封装体410例如由底座部412和盖部414构成。底座部412是由陶瓷等绝缘材料构成的例如箱型等的部件，盖部414是与底座部412接合的例如平板状等的部件。底座部412的例如底面上设有用于与外部设备连接的外部连接端子(外部电极)。在由底座部412和盖部414形成的内部空间(空腔)内收纳电路装置10、振荡元件XTAL1、XTAL2。而且，通过盖部414进行密闭，从而将电路装置10、振荡元件XTAL1、XTAL2气密地封装在封装体410内。
电路装置10和振荡元件XTAL1、XTAL2安装在封装体410内。而且，振荡元件XTAL1、XTAL2的端子和电路装置10(IC)的端子(焊盘)通过封装体410的内部布线进行电连接。在电路装置10中设有用于使振荡元件XTAL1、XTAL2振荡的振荡电路101、102，通过这些振荡电路101、102使振荡元件XTAL1、XTAL2振荡，从而生成时钟信号CK1、CK2。
例如，在前述的专利文献4的现有方法中，第1、第2振荡电路设置在第1、第2石英振荡器中，电路装置未内置第1、第2振荡电路。因此，无法实现基于同步电路110的第1时钟信号、第2时钟信号的相位同步。此外，存在无法在电路装置中执行第1、第2振荡电路中共通的控制处理这样的缺点。
另外，作为物理量测定装置400的结构，能够实施各种变形。例如也可以是，底座部412是平板状的形状，盖部414是其内侧形成凹部的形状。此外，关于封装体410内的电路装置10、振荡元件XTAL1、XTAL2的安装方式和布线连接等，也能够实施各种变形。此外，振荡元件XTAL1、XTAL2不需要构成为完全分开，也可以是在1个部件上形成的第1、第2振荡区域。此外，也可以在物理量测定装置400(封装体410)中设置3个以上的振荡器。该情况下，在电路装置10中设置与其对应的3个以上的振荡电路即可。
图27示出包含本实施方式的电路装置10的电子设备500的结构例。该电子设备500包含本实施方式的电路装置10、振荡元件XTAL1、XTAL2、处理部520。此外，能够包含通信部510、操作部530、显示部540、存储部550、天线ANT。通过电路装置10和振荡元件XTAL1、XTAL2构成物理量测定装置400。另外，电子设备500不限于图27的结构，能够实施省略这些一部分的结构要素、或追加其他结构要素等的各种变形。
作为电子设备500，例如能够假定对距离、时间、流速或流量等物理量进行计测的计测设备、测定生物体信息的生物体信息测定设备(超声波测定装置、脉搏计、血压测定装置等)、车载设备(自动驾驶用的设备等)、基站或路由器等网络关联设备。此外，能够假定头部佩戴式显示装置、手表关联设备等可穿戴设备、印刷装置、投影装置、机器人、便携信息终端(智能手机、便携电话机、便携游戏装置、笔记本PC或平板PC等)、发布内容的内容提供设备、或者数字照相机或摄像机等影像设备等。
通信部510(无线电路)进行经由天线ANT从外部接收数据或向外部发送数据的处理。处理部520进行电子设备500的控制处理、经由通信部510收发的数据的各种数字处理等。此外，处理部520进行使用由物理量测定装置400测定出的物理量信息的各种处理。该处理部520的功能例如能够通过微型计算机等处理器而实现。
操作部530是用于供用户进行输入操作的部分，能够通过操作按钮、触摸面板显示器等而实现。显示部540显示各种信息，能够通过液晶或有机EL等显示器而实现。另外，在使用触摸面板显示器作为操作部530的情况下，该触摸面板显示器兼具操作部530和显示部540的功能。存储部550是存储数据的部分，其功能能够通过RAM、ROM等半导体存储器或HDD(硬盘驱动器)等而实现。
图28示出本实施方式的电路装置的移动体的例子。本实施方式的电路装置10(振荡器)能够组装至例如车、飞机、摩托车、自行车、机器人或船舶等各种移动体。移动体例如是具有发动机、马达等驱动机构、方向盘或舵等转向机构以及各种电子设备(车载设备)并在地上、天空、海上移动的设备/装置。图28概要地示出作为移动体的具体例的汽车206。在汽车206(移动体)上组装具有本实施方式的电路装置10和振荡元件的物理量测定装置(未图示)。控制装置208根据由该物理量测定装置测定的物理量信息进行各种控制处理。例如，在测定了汽车206周围的物体的距离信息作为物理量信息的情况下，控制装置208使用测定出的距离信息进行用于自动驾驶的各种控制处理。控制装置208例如根据车体207的姿势，控制悬挂的软硬，或控制各个车轮209的制动。另外，组装了本实施方式的电路装置10和物理量测定装置的设备不限于这样的控制装置208，能够组装到设于汽车206等移动体的各种设备(车载设备)中。
另外，如上所述对本实施方式详细进行了说明，但是，本领域技术人员能够容易理解，可以实施不实质上脱离本发明的新事项和效果的多个变形。因此，这样的变形例全部包含于本发明的范围。例如，关于在说明书或附图中至少一次与更广义或同义的不同用语(时钟周期指定信息等)一起记载的用语(时钟周期指定值等)，能够在说明书或附图的任意位置置换为其不同的用语。此外，本实施方式和变形例的全部组合也包含于本发明的范围。此外，电路装置、物理量测定装置、电子设备、移动体的结构/动作、时间数字转换处理、第1信号的生成处理、第2信号的生成处理、相位比较处理、相位同步处理等也不限于本实施方式中的说明，能够实施各种变形。

Claims (19)

1.一种电路装置，其特征在于，
该电路装置包含：
时间数字转换电路，其输入第2信号、第1时钟频率的第1时钟信号以及与所述第1时钟频率不同的第2时钟频率的第2时钟信号，根据所述第1时钟信号自主地生成第1信号，将所述第1信号和所述第2信号的转变时刻的时间差转换为数字值；以及
同步电路，其使所述第1时钟信号和所述第2时钟信号的相位同步，
所述时间数字转换电路在所述第1时钟信号和所述第2时钟信号的相位同步时刻后，根据所述第1时钟信号使所述第1信号的信号电平转变，在与所述第1信号对应地使所述第2信号的信号电平转变后，进行所述第2信号和所述第2时钟信号的相位比较，从而求出与所述时间差对应的所述数字值。
2.根据权利要求1所述的电路装置，其特征在于，
所述时间数字转换电路在所述相位同步时刻后，按照所述第1时钟信号的每个时钟周期使所述第1信号的信号电平转变。
3.根据权利要求2所述的电路装置，其特征在于，
所述时间数字转换电路在与所述第1信号对应地使所述第2信号的信号电平转变后，按照所述第1时钟信号的每个时钟周期，进行所述第2信号和所述第2时钟信号的相位比较，从而求出与所述时间差对应的所述数字值。
4.根据权利要求1至3中的任意一项所述的电路装置，其特征在于，
所述同步电路在每个所述相位同步时刻使所述第1时钟信号和所述第2时钟信号的相位同步。
5.根据权利要求1所述的电路装置，其特征在于，
所述时间数字转换电路在所述相位同步时刻后，在所述第1信号的信号电平根据所述第1时钟信号转变、所述第2信号的信号电平与所述第1信号对应地转变的情况下，确定所述第2信号与所述第2时钟信号的相位的前后关系调换的时刻，从而求出与所述时间差对应的所述数字值。
6.根据权利要求1所述的电路装置，其特征在于，
所述时间数字转换电路以对应于所述第1时钟频率和所述第2时钟频率的频率差的分辨率进行时间数字转换。
7.根据权利要求1所述的电路装置，其特征在于，
在将所述相位同步时刻后的第i时钟周期中的所述第1时钟信号和所述第2时钟信号的转变时刻的时间差设为时钟间时间差TR＝i×Δt的情况下，所述时间数字转换电路以分辨率Δt进行时间数字转换。
8.根据权利要求7所述的电路装置，其特征在于，
在所述相位同步时刻后，在第j时钟周期内所述第2信号和所述第2时钟信号的相位的前后关系调换的情况下，所述时间数字转换电路求出与时钟间时间差TR＝j×Δt对应的数字值作为与所述时间差对应的所述数字值。
9.根据权利要求1所述的电路装置，其特征在于，
所述第1时钟信号是使用第1振荡元件生成的时钟信号，所述第2时钟信号是使用第2振荡元件生成的时钟信号。
10.根据权利要求1所述的电路装置，其特征在于，
所述时间数字转换电路包含信号输出部，该信号输出部根据所述第1时钟信号，按照所述第1时钟信号的每个时钟周期输出所述第1信号。
11.根据权利要求1所述的电路装置，其特征在于，
所述时间数字转换电路包含计数器，根据所述计数器的计数值求出与所述时间差对应的所述数字值，其中，在所述第2信号和所述第2时钟信号的相位比较结果的信号是第1电压电平的情况下，所述计数器不更新所述计数值，在所述相位比较结果的信号是第2电压电平的情况下，所述计数器更新所述计数值。
12.根据权利要求1所述的电路装置，其特征在于，
所述时间数字转换电路根据所述第2信号和所述第2时钟信号中的一个信号对另一个信号进行采样，从而进行所述第2信号和所述第2时钟信号的相位比较。
13.根据权利要求1所述的电路装置，其特征在于，
该电路装置包含第1 PLL电路和第2 PLL电路作为所述同步电路，其中，该第1 PLL电路进行所述第1时钟信号和基准时钟信号的相位同步，该第2 PLL电路进行所述第2时钟信号和所述基准时钟信号的相位同步。
14.根据权利要求1所述的电路装置，其特征在于，
在设所述第1时钟信号和所述第2时钟信号的每1个时钟周期的抖动量为J、时间数字转换的分辨率为Δt的情况下，J≤Δt。
15.根据权利要求14所述的电路装置，其特征在于，
在设所述第1时钟信号和所述第2时钟信号中的一个时钟信号相对于另一个时钟信号或基准时钟信号进行相位同步的时刻与下一次进行相位同步的时刻之间的期间内的所述一个时钟信号的时钟数为K的情况下，J≥Δt/K。
16.根据权利要求14或15所述的电路装置，其特征在于，
在设所述第1时钟信号和所述第2时钟信号中的一个时钟信号相对于另一个时钟信号或基准时钟信号进行相位同步的时刻与下一次进行相位同步的时刻之间的期间内的所述一个时钟信号的时钟数为K的情况下，（1/10）×（Δt/K1/2）≤J≤10×（Δt/K1/2）。
17.一种物理量测定装置，其特征在于，其包含：
权利要求1至16中的任意一项所述的电路装置；
第1振荡元件，其用于生成所述第1时钟信号；以及
第2振荡元件，其用于生成所述第2时钟信号。
18.一种电子设备，其特征在于，其包含权利要求1至16中的任意一项所述的电路装置。
19.一种移动体，其特征在于，其包含权利要求1至16中的任意一项所述的电路装置。
CN201710860511.4A 2016-09-27 2017-09-21 电路装置、物理量测定装置、电子设备和移动体 Active CN107870557B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016187913 2016-09-27
JP2016-187913 2016-09-27
JP2017102225A JP6897315B2 (ja) 2016-09-27 2017-05-24 回路装置、物理量測定装置、電子機器及び移動体
JP2017-102225 2017-05-24

Publications (2)

Publication Number Publication Date
CN107870557A CN107870557A (zh) 2018-04-03
CN107870557B true CN107870557B (zh) 2021-04-27

Family

ID=61686674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710860511.4A Active CN107870557B (zh) 2016-09-27 2017-09-21 电路装置、物理量测定装置、电子设备和移动体

Country Status (2)

Country Link
US (1) US10305496B2 (zh)
CN (1) CN107870557B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018056673A (ja) 2016-09-27 2018-04-05 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
JP2018056674A (ja) 2016-09-27 2018-04-05 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
CN107870556B (zh) * 2016-09-27 2021-08-17 精工爱普生株式会社 集成电路装置、电子设备和移动体
JP6834299B2 (ja) 2016-09-27 2021-02-24 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
JP6862900B2 (ja) * 2017-02-22 2021-04-21 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
JP2019039799A (ja) * 2017-08-25 2019-03-14 セイコーエプソン株式会社 時間デジタル変換回路、回路装置、物理量測定装置、電子機器及び移動体
CN108333910B (zh) * 2018-05-02 2019-12-31 晶晨半导体(上海)股份有限公司 一种新型的时间数字转化器
WO2020038542A1 (en) * 2018-08-20 2020-02-27 Renesas Electronics Corporation Oscillator frequency adjustment
JP2021027496A (ja) 2019-08-07 2021-02-22 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
JP2021052258A (ja) 2019-09-24 2021-04-01 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
EP4007161A1 (en) * 2020-11-30 2022-06-01 Huawei Technologies Co., Ltd. Clock oscillator and method for preparing clock oscillator
US11699990B2 (en) 2021-07-19 2023-07-11 Txc Corporation Oscillating device
US11469738B1 (en) * 2021-07-19 2022-10-11 Txc Corporation Oscillating device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07162296A (ja) * 1993-12-08 1995-06-23 Hitachi Ltd ディジタル位相同期回路
CN1501580A (zh) * 2002-11-15 2004-06-02 株式会社瑞萨科技 时钟生成电路
US20050057388A1 (en) * 2003-09-17 2005-03-17 Tomohito Terazawa Analog to digital converter with a pulse delay circuit
CN1881797A (zh) * 2005-06-14 2006-12-20 三星电子株式会社 同步电路和方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6479687A (en) 1987-09-22 1989-03-24 Tadao Hiramatsu Time counting circuit
JP3196254B2 (ja) 1991-09-28 2001-08-06 スズキ株式会社 微小時間計測方法及び微小時間計測装置
US7479814B1 (en) * 2005-06-29 2009-01-20 Xilinx, Inc. Circuit for digital frequency synthesis in an integrated circuit
JP4850473B2 (ja) 2005-10-13 2012-01-11 富士通セミコンダクター株式会社 デジタル位相検出器
JP2009141570A (ja) * 2007-12-05 2009-06-25 Sony Corp クロック信号生成回路、表示パネルモジュール、撮像デバイス及び電子機器
JP5183269B2 (ja) 2008-03-28 2013-04-17 株式会社アドバンテスト バーニア遅延回路、それを用いた時間デジタル変換器および試験装置
JP5347534B2 (ja) 2008-10-16 2013-11-20 日本電気株式会社 位相比較器、ｐｌｌ回路、及び位相比較器の制御方法
JP5673808B2 (ja) * 2011-05-06 2015-02-18 富士通株式会社 クロック生成回路
DE102013101933A1 (de) * 2013-02-27 2014-08-28 Technische Universität Dresden Verfahren und Anordnung zur Erzeugung eines Taktsignals mittels eines Phasenregelkreises
JP6834299B2 (ja) * 2016-09-27 2021-02-24 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
CN107870558B (zh) * 2016-09-27 2021-06-25 精工爱普生株式会社 物理量测定装置、电子设备和移动体
JP2018056674A (ja) * 2016-09-27 2018-04-05 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
JP2018056673A (ja) * 2016-09-27 2018-04-05 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07162296A (ja) * 1993-12-08 1995-06-23 Hitachi Ltd ディジタル位相同期回路
CN1501580A (zh) * 2002-11-15 2004-06-02 株式会社瑞萨科技 时钟生成电路
US20050057388A1 (en) * 2003-09-17 2005-03-17 Tomohito Terazawa Analog to digital converter with a pulse delay circuit
CN1881797A (zh) * 2005-06-14 2006-12-20 三星电子株式会社 同步电路和方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
用于激光测距的高精度时间数字转换电路;冯志辉等;《光学 精密工程》;20101215;第18卷(第12期);第2665-2671页 *

Also Published As

Publication number Publication date
CN107870557A (zh) 2018-04-03
US20180091158A1 (en) 2018-03-29
US10305496B2 (en) 2019-05-28

Similar Documents

Publication Publication Date Title
CN107870557B (zh) 电路装置、物理量测定装置、电子设备和移动体
CN107870558B (zh) 物理量测定装置、电子设备和移动体
CN107870559B (zh) 电路装置、物理量测定装置、电子设备和移动体
CN108459491B (zh) 电路装置、物理量测量装置、电子设备和移动体
CN107870556B (zh) 集成电路装置、电子设备和移动体
US10678190B2 (en) Time-to-digital converter, circuit device, physical quantity measurement apparatus, electronic instrument, and vehicle
CN107870555B (zh) 电路装置、物理量测量装置、电子设备和移动体
US10401798B2 (en) Time-to-digital converter, circuit device, physical quantity measurement apparatus, electronic apparatus, and vehicle
US10613483B2 (en) Integrated circuit device, physical quantity measuring device, electronic apparatus, and vehicle
CN112631114B (zh) 电路装置、物理量测量装置、电子设备和移动体
US10396804B2 (en) Circuit device, physical quantity measurement device, electronic apparatus, and vehicle
JP6897315B2 (ja) 回路装置、物理量測定装置、電子機器及び移動体
JP6897314B2 (ja) 集積回路装置、電子機器及び移動体
JP6946743B2 (ja) 物理量測定装置、電子機器及び移動体
JP2018056677A (ja) 回路装置、物理量測定装置、電子機器及び移動体
JP2018056678A (ja) 回路装置、物理量測定装置、電子機器及び移動体
JP2018056676A (ja) 回路装置、物理量測定装置、電子機器及び移動体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant