CN107870559B - 电路装置、物理量测定装置、电子设备和移动体 - Google Patents

电路装置、物理量测定装置、电子设备和移动体 Download PDF

Info

Publication number
CN107870559B
CN107870559B CN201710864262.6A CN201710864262A CN107870559B CN 107870559 B CN107870559 B CN 107870559B CN 201710864262 A CN201710864262 A CN 201710864262A CN 107870559 B CN107870559 B CN 107870559B
Authority
CN
China
Prior art keywords
signal
clock
circuit
clock signal
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710864262.6A
Other languages
English (en)
Other versions
CN107870559A (zh
Inventor
仓科隆
牧克彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN107870559A publication Critical patent/CN107870559A/zh
Application granted granted Critical
Publication of CN107870559B publication Critical patent/CN107870559B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L2200/00—Type of vehicles

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Measurement Of Unknown Time Intervals (AREA)

Abstract

提供电路装置、物理量测定装置、电子设备和移动体，能够实现时间数字转换的处理的高性能化和简化等。电路装置包含：时间数字转换电路，其输入使用第1振荡元件而生成的第1时钟频率的第1时钟信号、和使用第2振荡元件而生成的与第1时钟频率不同的第2时钟频率的第2时钟信号，使用第1时钟信号、第2时钟信号将时间转换为数字值；以及PLL电路，其进行第1时钟信号、第2时钟信号的相位同步。

Description

电路装置、物理量测定装置、电子设备和移动体
技术领域
本发明涉及电路装置、物理量测定装置、电子设备和移动体等。
背景技术
以往，已知有具有时间数字转换电路的电路装置。时间数字转换电路将时间转换为数字值。作为这样的具有时间数字转换电路的电路装置的现有例，例如已知专利文献1～4所公开的现有技术。
在专利文献1～3的现有技术中，使用所谓的游标延迟电路实现时间数字转换。在游标延迟电路中，使用作为半导体元件的延迟元件实现时间数字转换。
专利文献4中公开如下的微小时间计测装置，其具有：输出第1时钟脉冲的第1石英振荡器、输出第2时钟脉冲的第2石英振荡器、边沿一致检测电路、同步计数器、微型计算机和发送时刻控制部。边沿一致检测电路检测第1、第2时钟脉冲的同步点。同步计数器与第1、第2时钟脉冲同步地进行计数处理。微型计算机根据同步计数器的值计算从开始脉冲到停止脉冲为止的未知时间。发送时刻控制部根据边沿一致检测电路的输出以及同步计数器和微型计算机的值，输出开始脉冲。
专利文献1：日本特开2009-246484号公报
专利文献2：日本特开2007-110370号公报
专利文献3：日本特开2010-119077号公报
专利文献4：日本特开平5-87954号公报
发明内容
发明要解决的问题
在专利文献4的现有技术中，边沿一致检测电路检测第1、第2时钟脉冲的下降沿相互一致的同步点。然后，在检测到同步点的情况下，同步计数器与第1、第2时钟脉冲同步地开始计数处理，进行根据计数处理的结果来计算从开始脉冲到停止脉冲为止的未知时间的时间测定。
然而，在该现有技术中，只要没有检测到同步点，就无法开始时间测定，因此，时间数字转换的转换时间变长。此外，在第1、第2时钟脉冲的时钟频率的关系是在同步点处边沿不一致这样的频率关系的情况下，难以实现时间数字转换。此外，由于无法适当设定作为时间数字转换的处理的基准的时刻，因此，时间数字转换的处理复杂。进而，如果在同步点处时钟脉冲的边沿的一致检测存在误差，则时间数字转换的精度会降低。
根据本发明的几个方式，能够提供可实现时间数字转换的处理的高性能化和简化等的电路装置、物理量测定装置、电子设备和移动体等。
用于解决问题的手段
本发明是为了解决上述的课题的至少一部分而完成的，能够作为以下形态或方式来实现。
本发明的一个方式涉及电路装置，该电路装置包含：时间数字转换电路，其输入使用第1振荡元件而生成的第1时钟频率的第1时钟信号、和使用第2振荡元件而生成的与所述第1时钟频率不同的第2时钟频率的第2时钟信号，使用所述第1时钟信号和所述第2时钟信号将时间转换为数字值；以及PLL电路，其进行所述第1时钟信号和所述第2时钟信号的相位同步。
根据本发明的一个方式，通过PLL电路进行使用第1振荡元件、第2振荡元件而生成的第1时钟信号、第2时钟信号的相位同步。然后，时间数字转换电路使用这样相位同步后的第1时钟频率、第2时钟频率的第1时钟信号、第2时钟信号，进行将时间转换为数字值的时间数字转换。这样，能够实现使用第1时钟信号、第2时钟信号的时间数字转换的处理的高性能化和简化等。
此外，在本发明的一个方式中，也可以是，所述时间数字转换电路以对应于所述第1时钟频率和所述第2时钟频率的频率差的分辨率将时间转换为数字值。
这样，能够使用第1时钟频率、第2时钟频率的频率差来设定时间数字转换的分辨率，能够实现时间数字转换的高性能化。
此外，在本发明的一个方式中，也可以是，在设所述第1时钟频率为f1、所述第2时钟频率为f2的情况下，所述时间数字转换电路以满足Δt＝|1/f1-1/f2|＝|f1-f2|/(f1×f2)的分辨率Δt将时间转换为数字值。
这样，例如通过减小第1时钟频率、第2时钟频率的频率差，或将第1时钟频率、第2时钟频率设为较高的频率，能够减小分辨率，能够实现时间数字转换的高性能化。
此外，在本发明的一个方式中，也可以是，在设所述第1时钟频率为f1、所述第2时钟频率为f2的情况下，所述PLL电路进行所述第1时钟信号和所述第2时钟信号的相位同步，使得N/f1＝M/f2，其中N、M为2以上的不同的整数。
这样，能够进行适当的相位同步时刻的相位同步，能够实现时间数字转换的处理的高性能化和简化。
此外，在本发明的一个方式中，也可以是，在设时间数字转换的分辨率为Δt的情况下，所述PLL电路进行所述第1时钟信号和所述第2时钟信号的相位同步，使得Δt＝|N-M|/(N×f2)＝|N-M|/(M×f1)。
这样，能够根据时间数字转换所要求的分辨率Δt来设定N、M等，使第1时钟信号、第2时钟信号进行相位同步。
此外，在本发明的一个方式中，也可以是，所述PLL电路包含相位检测器，该相位检测器进行所述第1时钟信号或基于所述第1时钟信号的信号、和所述第2时钟信号或基于所述第2时钟信号的信号的相位比较。
这样，能够通过进行相位检测器中的相位比较结果的反馈控制来实现第1时钟信号、第2时钟信号的相位同步。
此外，在本发明的一个方式中，也可以是，所述PLL电路包含：第1分频电路，其对所述第1时钟信号进行分频，将第1分频时钟信号作为基于所述第1时钟信号的信号输出到所述相位检测器；第2分频电路，其对所述第2时钟信号进行分频，将第2分频时钟信号作为基于所述第2时钟信号的信号输出到所述相位检测器。
如果设置这样的第1、第2分频电路，则能够进行相位检测器中的第1、第2分频时钟信号的相位比较结果的反馈控制，实现第1时钟信号、第2时钟信号的相位同步。
此外，在本发明的一个方式中，也可以是，在设所述第1时钟频率为f1、所述第2时钟频率为f2的情况下，所述第1分频电路对所述第1时钟信号进行分频，所述第2分频电路对所述第2时钟信号进行分频，使得N/f1＝M/f2，其中N、M为2以上的不同的整数)。
这样，能够进行适当的相位同步时刻的相位同步，实现时间数字转换的处理的高性能化和简化。
此外，在本发明的一个方式中，也可以是，包含第1振荡电路，该第1振荡电路根据所述相位检测器的相位比较结果而受到控制，使所述第1振荡元件振荡而生成所述第1时钟信号。
这样，能够根据相位检测器中的相位检测结果调整例如第1时钟信号的第1时钟频率，实现第1时钟信号、第2时钟信号的相位同步。
此外，在本发明的一个方式中，也可以是，包含第2振荡电路，该第2振荡电路使所述第2振荡元件振荡而生成所述第2时钟信号。
这样，如果使用通过第1振荡元件、第2振荡元件生成的第1时钟信号、第2时钟信号进行时间数字转换，则与使用半导体元件的方法相比，能够提高时间数字转换的精度等。
此外，在本发明的一个方式中，也可以是，所述时间数字转换电路将第1信号和第2信号的转变时刻的时间差转换为数字值。
这样，能够使用通过第1振荡元件、第2振荡元件生成的第1时钟信号、第2时钟信号，高精度地将第1信号、第2信号的转变时刻的时间差转换为数字值。
此外，本发明的另一方式涉及物理量测定装置，该物理量测定装置包含：上述任意一项所述的电路装置；所述第1振荡元件，其用于生成所述第1时钟信号；以及所述第2振荡元件，其用于生成所述第2时钟信号。
这样，通过利用第1振荡元件、第2振荡元件进行时间数字转换，能够进行更高精度的物理量的测定处理。
此外，本发明的另一方式涉及电子设备，该电子设备包含上述任意一项所述的电路装置。
此外，本发明的另一方式涉及移动体，该移动体包含上述任意一项所述的电路装置。
附图说明
图1是本实施方式的电路装置的结构例。
图2是使用时钟频率差的时间数字转换方法的说明图。
图3是示出信号STA、STP的关系的图。
图4是示出使用信号STA、STP的物理量测定的例子的图。
图5是本实施方式的电路装置的详细的第1结构例。
图6是对电路装置的动作进行说明的信号波形图。
图7是对电路装置的详细动作进行说明的信号波形图。
图8是本实施方式的电路装置的详细的第2结构例。
图9是振荡电路的第1结构例。
图10是振荡电路的第2结构例。
图11是时间数字转换电路的结构例。
图12是相位检测器的结构例。
图13是对信号STA的重复方法进行说明的信号波形图。
图14是对信号STA的重复方法进行说明的信号波形图。
图15是对时钟周期指定值的更新方法进行说明的信号波形图。
图16是对时钟周期指定值的更新方法进行说明的信号波形图。
图17是对时钟周期指定值的更新方法进行说明的信号波形图。
图18是对二分检索方法进行说明的信号波形图。
图19是物理量测定装置的结构例。
图20是电子设备的结构例。
图21是移动体的结构例。
标号说明
CK1、CK2…第1时钟信号、第2时钟信号；f1、f2…第1时钟频率、第2时钟频率；XTAL1、XTAL2…第1振荡元件、第2振荡元件；Δt…分辨率；STA、STP…第1信号、第2信号；CIN…时钟周期指定值(时钟周期指定信息)；CCT…时钟周期值；DQ…数字值；TDF…时间差；TR…时钟间时间差；TCNT…计数值；TS…测定期间；TM、TMA、TMB…相位同步时刻；TP、TP1～TP4…更新期间；N、M…时钟数；DCK1、DCK2…第1、第2分频时钟信号；10…电路装置；20…时间数字转换电路；21、22…第1、第2相位检测器；30…处理部；31…输出码生成部；32…信号输出部；33…寄存部；40…计数部；100…振荡电路；101、102…第1、第2振荡电路；120…PLL电路(同步电路)；122、124…第1、第2分频电路；126…相位检测器；128…电荷泵电路；130…相位检测器；132…计数器；134…TDC；140…数字运算部；206…汽车(移动体)；207…车体；208…控制装置；209…车轮；400…物理量测定装置；410…封装体；412…底座部；414…盖部；500…电子设备；510…通信部；520…处理部；530…操作部；540…显示部；550…存储部。
具体实施方式
以下，对本发明的优选实施方式详细地进行说明。另外，以下说明的本实施方式并非不当地限定权利要求中记载的本发明的内容，本实施方式中说明的全部结构作为本发明的解决手段并非都是必须的。
1.电路装置
图1示出本实施方式的电路装置10的结构例。电路装置10包含时间数字转换电路20和PLL电路120。此外，能够包含振荡电路101、102。另外，电路装置不限于图1的结构，可以实施省略这些一部分的结构要素(例如振荡电路)、或追加其他结构要素等各种变形。
时间数字转换电路20使用时钟信号CK1和时钟信号CK2将时间转换为数字值。具体而言，输入使用振荡元件XTAL1(第1振荡元件)而生成的时钟频率f1(第1时钟频率)的时钟信号CK1(第1时钟信号)、和使用振荡元件XTAL2(第2振荡元件)而生成的时钟频率f2(第2时钟频率)的时钟信号CK2(第2时钟信号)。然后，使用时钟信号CK1、CK2将时间转换为数字值。在图1的例子中，时间数字转换电路20使用时钟频率f1、f2的时钟信号CK1、CK2将信号STA(第1信号。例如开始信号)和信号STP(第2信号。例如停止信号)的转变时刻的时间差转换为数字值DQ。另外，以下，主要说明在将信号STA、STP(第1信号、第2信号)的转变时刻的时间差转换为数字值的时间数字转换中应用本实施方式的方法的情况，但是本实施方式不限于此。例如，也可以在用于测定绝对时刻等的时间数字转换等中应用本实施方式的方法。
时钟频率f2是与时钟频率f1不同的频率，例如是比时钟频率f1低的频率。此外，信号STA和信号STP的转变时刻的时间差是信号STA和信号STP的边沿间(例如上升沿间或下降沿间)的时间差。此外，时间数字转换电路20也进行数字值DQ的滤波处理(数字滤波处理、低通滤波处理)，输出滤波处理后的数字值DQ。另外，时间数字转换电路20也可以使用时钟频率不同的3个以上的时钟信号来进行时间数字转换。例如，也可以输入第1时钟信号、第2时钟信号、第3时钟信号，将信号STA和信号STP的转变时刻的时间差转换为数字值DQ。
PLL电路120(广义上是同步电路)进行时钟信号CK1和时钟信号CK2的相位同步。例如，PLL电路120在每个相位同步时刻(每个给定的时刻)使时钟信号CK1、CK2进行相位同步。具体而言，进行在每个相位同步时刻使时钟信号CK1、CK2的转变时刻一致的相位同步。后面叙述PLL电路120的具体结构例。
时间数字转换电路20在时钟信号CK1、CK2的相位同步时刻后，根据时钟信号CK1使信号STA的信号电平转变。例如，进行基于PLL电路120的时钟信号CK1、CK2的相位同步，在该相位同步的时刻后，时间数字转换电路20使用时钟信号CK1使信号STA的信号电平转变。例如，使信号STA的信号电平从第1电压电平(例如低电平)变化为第2电压电平(例如高电平)。具体而言，时间数字转换电路20生成脉冲信号的信号STA。
然后，时间数字转换电路20进行与信号STA对应地转变信号电平的信号STP和时钟信号CK2的相位比较，从而求出与时间差对应的数字值DQ。例如通过相位比较，判断信号STP和时钟信号CK2的相位的前后关系调换的时刻，求出数字值DQ。相位的前后关系调换的时刻是如下的时刻：在该时刻，从信号STP和时钟信号CK2中的一个信号的相位比另一个信号延迟的状态调换为一个信号的相位比另一个信号超前的状态。例如，能够根据信号STP和时钟信号CK2中的一个信号对另一个信号进行采样等，实现该信号STP和时钟信号CK2的相位比较。
这样，在本实施方式中，通过PLL电路120进行时钟信号CK1、CK2的相位同步，在该相位同步的时刻后，根据时钟信号CK1生成信号STA。然后，进行与这样生成的信号STA对应地转变信号电平的信号STP和时钟信号CK2的相位比较，求出对应于信号STA和信号STP的转变时刻的时间差的数字值DQ。这样，能够自主地生成时间数字转换中使用的第1信号，并实现高性能(高精度、高分辨率)的时间数字转换。
此外，在本实施方式中，通过在电路装置10设置PLL电路120，能够在每个相位同步时刻使时钟信号CK1、CK2的转变时刻一致。因此，能够以相位同步时刻为基准时刻而开始电路处理，因此，能够实现电路处理和电路结构的简化。此外，不需要等待时钟信号CK1、CK2的转变时刻偶然地一致，能够从PLL电路120的相位同步时刻起立即开始时间数字转换的处理。因此，能够实现时间数字转换的高速化。此外，通过设置PLL电路120，能够使相位同步时刻的时钟信号CK1、CK2的转变时刻的时间差所引起的误差成为最小限度。因此，能够充分降低由于该时间差而系统性地产生的误差，实现精度提高等。
例如，在前述的专利文献4的现有方法中，通过边沿一致检测电路来检测第1、第2时钟脉冲的边沿的一致，以检测到边沿的一致作为条件，开始时间计测。然而，在该现有方法中，只要未检测到第1、第2时钟脉冲的边沿的一致，就无法开始时间计测，因此，存在时间计测的开始延迟、时间数字转换的转换时间变长这样的第1问题点。此外，存在如下的第2问题点：在第1、第2时钟脉冲的时钟频率的关系是在同步点边沿不一致的频率的关系的情况下，边沿只是偶然地一致，难以实现时间数字转换。此外，由于无法系统性地确定第1、第2时钟脉冲的同步点的时刻，因此，存在电路处理和电路结构复杂的第3问题点。进而，存在如下的第4问题点：在第1、第2时钟脉冲的边沿的一致检测存在误差的情况下，该误差会导致精度降低。
与此相对，在本实施方式中，通过设置PLL电路120，能够在每个相位同步时刻强制地使时钟信号CK1、CK2的转变时刻一致。因此，由于在相位同步时刻后立即开始时间数字转换处理，所以，能够消除现有方法的上述的第1问题点。此外，根据本实施方式，即使在时钟信号CK1、CK2的时钟频率的关系是转变时刻不一致的频率的关系的情况下，也通过PLL电路120，在每个相位同步时刻强制地使时钟信号CK1、CK2的转变时刻一致。因此，能够消除现有方法的第2问题点。此外，能够通过PLL电路120的相位同步，系统性地确定相位同步时刻，因此，能够简化电路处理和电路装置，能够消除现有方法的第3问题点。此外，通过在每个相位同步时刻使时钟信号CK1、CK2的转变时刻一致，能够减少由于时钟信号CK1、CK2的转变时刻偏离而引起的转换误差，还能够消除现有方法的第4问题点。
振荡电路101、102是使振荡元件XTAL1、XTAL2振荡的电路。例如，振荡电路101(第1振荡电路)使振荡元件XTAL1(第1振荡元件)振荡，生成时钟频率f1的时钟信号CK1。振荡电路102(第2振荡电路)使振荡元件XTAL2(第2振荡元件)振荡，生成时钟频率f2的时钟信号CK2。例如，时钟频率满足f1＞f2的关系。
振荡元件XTAL1、XTAL2例如是压电振子。具体而言，振荡元件XTAL1、XTAL2例如是石英振子。例如是AT切型或SC切型等厚度剪切振动类型的石英振子。例如振荡元件XTAL1、XTAL2可以是简单封装类型(SPXO)的振子，也可以是具有恒温槽的恒温型(OCXO)、或者不具有恒温槽的温度补偿型(TCXO)的振子。此外，作为振荡元件XTAL1、XTAL2，也可以采用SAW(Surface Acoustic Wave)谐振器、作为硅制振子的MEMS(Micro Electro MechanicalSystems)振子等。
这样，在图1中，时钟信号CK1是使用振荡元件XTAL1生成的时钟信号，时钟信号CK2是使用振荡元件XTAL2生成的时钟信号。这样，通过使用由振荡元件生成的时钟信号，与不使用振荡元件的方法相比，能够实现时间数字转换的精度提高等。但是，本实施方式不限于此，时钟信号CK1、CK2至少时钟频率不同即可，例如也可以使用来自将振荡电路和振子收纳在封装体内的振荡器的时钟信号。
图2是使用时钟频率差的时间数字转换方法的说明图。在t0，时钟信号CK1、CK2的转变时刻(相位)一致。然后，在t1、t2、t3…，时钟信号CK1、CK2的转变时刻的时间差即时钟间时间差TR(相位差)以Δt、2Δt、3Δt这样的方式变长。在图2中，用TR的宽度的脉冲信号表示时钟间时间差。
而且，在本实施方式的时间数字转换中，例如使用多个振荡器，使用其时钟频率差将时间转换为数字值DQ。即，在设时钟信号CK1、CK2的时钟频率为f1、f2的情况下，时间数字转换电路20以与时钟频率f1、f2的频率差|f1-f2|对应的分辨率将时间转换为数字值DQ。例如，如图2所示，利用游标卡尺的原理将时间转换为数字值DQ。
这样，能够使用时钟频率f1、f2的频率差|f1-f2|来设定时间数字转换的分辨率，能够实现时间数字转换的精度、分辨率等性能的提高等。
具体而言，本实施方式的时间数字转换的分辨率(时间分辨率)能够表示为Δt＝|1/f1-1/f2|＝|f1-f2|/(f1×f2)。而且，时间数字转换电路20以满足Δt＝|1/f1-1/f2|＝|f1-f2|/(f1×f2)的分辨率Δt将时间转换为数字值DQ。分辨率表示为Δt＝|f1-f2|/(f1×f2)，成为与频率差|f1-f2|对应的分辨率。
这样，能够通过时钟频率f1、f2的设定来设定时间数字转换的分辨率。例如通过减少时钟频率f1、f2的频率差|f1-f2|，能够减少分辨率Δt，能够实现高分辨率的时间数字转换。此外，通过将时钟频率f1、f2设为较高的频率，能够减小分辨率Δt，能够实现高分辨率的时间数字转换。而且，如果使用振荡元件XTAL1、XTAL2来生成时钟频率f1、f2的时钟信号CK1、CK2，则与使用半导体元件的延迟元件的情况相比，还能够实现时间数字转换的精度的提高。
图3是示出信号STA(第1信号，开始信号)和信号STP(第2信号，停止信号)的关系的图。本实施方式的时间数字转换电路20将信号STA和信号STP的转变时刻的时间差TDF转换为数字值。另外，在图3中，TDF为信号STA和信号STP的上升的转变时刻间(上升沿间)的时间差，但是也可以是信号STA和信号STP的下降的转变时刻间(下降沿间)的时间差。
图4是示出使用信号STA、STP的物理量测定的例子的图。例如，包含本实施方式的电路装置10的物理量测定装置使用信号STA向对象物(例如车周围的物体)射出照射光(例如激光)。然后，通过来自对象物的反射光的接收来生成信号STP。例如物理量测定装置通过对受光信号进行波形整形来生成信号STP。这样，通过将信号STA和信号STP的转变时刻的时间差TDF转换为数字值，例如能够以飞行时间(Time of Flight)(TOF)的方式测定与对象物之间的距离作为物理量，例如能够利用于车的自动驾驶等。
或者，物理量测定装置使用信号STA将发送声波(例如超声波)发送到对象物(例如生物体)。然后，通过接收来自对象物的接收声波，生成信号STP。例如物理量测定装置通过对接收声波进行波形整形生成信号STP。这样，通过将信号STA和信号STP的转变时刻的时间差TDF转换为数字值，能够测定与对象物之间的距离等，能够进行基于超声波的生物体信息的测定等。
另外，在图3、图4中，也可以通过信号STA对发送数据进行发送，使用基于接收数据的接收的信号STP，从而测定从发送了发送数据后到接收到接收数据为止的时间。此外，由本实施方式的物理量测定装置测定的物理量不限于时间、距离，可考虑流量、流速、频率、速度、加速度、角速度或角加速度等各种物理量。
2.第1结构例
图5示出本实施方式的电路装置10的详细的第1结构例。在图5中示出PLL电路120的具体的结构例。
图5的PLL电路120包含分频电路122、124(第1、第2分频电路)和相位检测器126(相位比较器)。分频电路122对时钟信号CK1进行分频，输出分频时钟信号DCK1(第1分频时钟信号)。具体而言，进行使时钟信号CK1的时钟频率f1成为1/N的分频，输出时钟频率成为f1/N的分频时钟信号DCK1。
分频电路124对时钟信号CK2进行分频，输出分频时钟信号DCK2(第2分频时钟信号)。具体而言，进行使时钟信号CK2的时钟频率f2成为1/M的分频，输出时钟频率成为f2/M的分频时钟信号DCK2。例如，电路装置10包含振荡电路102，该振荡电路102使振荡元件XTAL2振荡，生成时钟信号CK2，输出到分频电路124。然后，相位检测器126进行分频时钟信号DCK1和分频时钟信号DCK2的相位比较。
具体而言，分频电路122具有根据时钟信号CK1进行计数值的计数动作的分频用的计数器，该计数器在计数值例如成为N时被重置。分频电路124具有根据时钟信号CK2进行计数值的计数动作的分频用计数器，该计数器在计数值例如成为M时被重置。
此外，电路装置10包含振荡电路101，振荡电路101根据PLL电路120的相位检测器126的相位比较结果而被控制，使振荡元件XTAL1振荡。该振荡电路101例如也是PLL电路120的结构要素。具体而言，振荡电路101例如是通过电压控制来控制振荡频率的压控型振荡电路(VCXO)。
而且，PLL电路120包含电荷泵电路128，相位检测器126将作为相位比较结果的信号PQ输出到电荷泵电路128。信号PQ例如是上/下信号，电荷泵电路128将基于该信号PQ的控制电压VC输出到振荡电路101。例如，电荷泵电路128包含环路滤波器(或者在电荷泵电路128的后级设置环路滤波器)，通过该环路滤波器将作为信号PQ的上/下信号转换为控制电压VC。振荡电路101进行振荡频率根据控制电压VC而受到控制的振荡元件XTAL1的振荡动作，生成时钟信号CK1。例如，如后述的图9、图10所示，振荡电路101具有可变电容电路(CB1、CB2、CX1)，可变电容电路的电容值根据控制电压VC(VC1、VC2)而受到控制，从而使得振荡频率受到控制。
具体而言，相位检测器126在作为反馈信号的分频时钟信号DCK1的相位相对于作为基准信号的分频时钟信号DCK2延迟的情况下，输出上信号作为信号PQ。另一方面，在分频时钟信号DCK1的相位相对于分频时钟信号DCK2超前的情况下，输出下信号作为信号PQ。
进行电荷泵动作的电荷泵电路128例如包含在VDD(高电位侧电源电压)和VSS(低电位侧电源电压)之间串联连接的上用晶体管和下用晶体管。而且，当上信号激活时，上用晶体管导通。由此，进行环路滤波器具有的电容器的充电动作，控制电压VC向VDD侧变化。在控制电压VC向VDD侧变化后，振荡电路101的振荡频率向高频率侧变化，时钟信号CK1的时钟频率f1也向高频率侧变化。另一方面，当下信号激活时，下用晶体管导通。由此，进行环路滤波器具有的电容器的放电动作，控制电压VC向VSS侧变化。在控制电压VC向VSS侧变化后，振荡电路101的振荡频率向低频率侧变化，时钟信号CK1的时钟频率f2也向低频率侧变化。
图6是对本实施方式的电路装置10的动作进行说明的信号波形图。图6示出如下情况：通过PLL电路120进行时钟信号CK1、CK2的相位同步，PLL电路120是锁定状态。另外，在图6中，为了简化说明，示出了设定为N＝5、M＝4的例子，但是，实际上，为了提高时间数字转换的分辨率，将N、M设定为非常大的数。
如图6所示，对时钟信号CK1进行N＝5分频后的信号成为分频时钟信号DCK1。此外，对时钟信号CK2进行M＝4分频后的信号成为分频时钟信号DCK2。如前所述，相位检测器126进行分频时钟信号DCK1、DCK2的相位比较，进行根据该相位比较结果控制振荡电路101的振荡频率的反馈控制。由此，在相位同步时刻TMA、TMB，分频时钟信号DCK1、DCK2的转变时刻(上升沿)一致(大致一致)，时钟信号CK1、CK2的转变时刻也一致(大致一致)。
例如，在图6中，将相位同步时刻TMA和TMB之间的期间(第1、第2相位同步时刻之间的期间)设为TAB。时钟频率为f1的时钟信号CK1的1个时钟周期的时间的长度是1/f1。而且，通过PLL电路120进行反馈控制，使得在相位同步时刻TMA、TMB，分频时钟信号DCK1和DCK2的转变时刻一致。由此，期间TAB的长度成为N/f1，成为与时钟信号CK1的N个时钟数对应的长度。此外，时钟频率为f2的时钟信号CK2的1个时钟周期的时间的长度是1/f2。而且，通过PLL电路120进行反馈控制，使得在相位同步时刻TMA、TMB，分频时钟信号DCK1和DCK2的转变时刻一致。因此，期间TAB的长度成为M/f2，成为与时钟信号CK2的M个时钟数对应的长度。即，通过图5的结构的PLL电路120，进行时钟信号CK1、CK2的相位同步，使得N/f1＝M/f2的关系成立。
图7是对本实施方式的电路装置10的详细动作进行说明的信号波形图。在图7中，在相位同步时刻TMA进行基于PLL电路120的相位同步，时钟信号CK1、CK2的转变时刻一致。然后，如图2中说明的那样，时钟信号CK1、CK2的转变时刻的时间差以Δt、2Δt、3Δt····这样的方式按照每个时钟周期(CCT)增加Δt。然后，在下一个相位同步时刻TMB，进行基于PLL电路120的相位同步，时钟信号CK1、CK2的转变时刻一致。
如图7所示，相位同步时刻TMA和TMB之间的期间TAB的长度成为与时钟信号CK1的N个时钟数对应的长度。此外，期间TAB的长度成为与时钟信号CK2的M个时钟数对应的长度。这里，N、M是2以上的不同的整数。例如，在图7中，N＝17、M＝16，N-M＝1。
例如，在用相同的记号表示期间TAB的长度的情况下，在图7中，TAB＝N/f1＝M/f2。即，在时钟频率f1、f2之间，N/f1＝M/f2的关系成立。例如，如果设作为基准频率的时钟频率f2为f2＝16MHz、并设定为N＝17、M＝16，则f1＝17MHz，N/f1＝M/f2的关系式成立。而且，能够在TMA、TMB的时刻使时钟信号CK1、CK2的转变时刻一致。
由此，如图7所示，在相位同步时刻TMA，时钟信号CK1、CK2的转变时刻一致后，时钟信号CK1、CK2的时钟间时间差TR以Δt、2Δt、3Δt···的方式每次增加Δt。即，能够生成在相位同步时刻TMA后、按照每个时钟周期增加Δt的时钟信号CK1、CK2的时钟间时间差TR。然后，在下一个相位同步时刻TMB，时钟信号CK1、CK2的转变时刻一致，时钟间时间差TR成为0。然后，按照每个时钟周期，时钟间时间差TR每次增加Δt。
这样，通过PLL电路120的相位同步，生成在相位同步时刻成为0、然后每次增加Δt(分辨率)的时钟间时间差TR，由此，能够实现后述的时间数字转换(重复方法、更新方法、二进制方法)的处理。即，能够实现以分辨率Δt将时间转换为数字值的时间数字转换。而且，在这样的以分辨率Δt进行的时间数字转换的处理中，如图7所示，由于能够唯一地确定期间TAB内的各时钟周期(CCT)中的时钟间时间差TR，因此，能够实现时间数字转换的处理和电路结构的简化。此外，通过PLL电路120的相位同步，能够在相位同步时刻TMA、TMB使时钟信号CK1、CK2的转变时刻一致(大致一致)，因此，还能够实现时间数字转换的精度提高等。
例如，作为本实施方式的比较例的方法，考虑不进行PLL电路120的相位同步，而是将设计上的时钟频率设定成使得N/f1＝M/f2的关系成立的方法。例如是如下方法：在前述的专利文献4的现有方法中，作为第1、第2石英振荡器的设计上的时钟频率的关系，使N/f1＝M/f2的关系成立。
然而，在上述的现有方法中，第1、第2石英振荡器进行振荡动作不被控制的自由运行的振荡动作。因此，即使N/f1＝M/f2的关系成立，也难以在相位同步时刻使时钟信号CK1、CK2的转变时刻一致。例如，由于第1、第2石英振荡器的振荡的起动时刻不同，因此，在本实施方式这样的不进行相位同步的比较例的方法中，无法在相位同步时刻使时钟信号CK1、CK2的转变时刻一致。此外，第1、第2石英振荡器的时钟频率由于制造偏差或温度变动等环境变动而变动。因此，即使在设计上N/f1＝M/f2的关系成立，在实际的制品中，N/f1＝M/f2的关系也不成立。因此，由于转变时刻产生偏离等，时间数字转换的转换精度会降低。
与此相对，在本实施方式中，即使在存在由于制造偏差或环境变动引起的时钟频率的变动的情况下，PLL电路120根据控制电压VC对振荡电路101的振荡频率进行调整，从而以补偿该变动的方式调整时钟频率f1。因此，即使在存在这样的时钟频率的变动的情况下，也能够使N/f1＝M/f2的关系成立，能够实现适当的时间数字转换。此外，如图7那样，由于能够在相位同步时刻TMA、TMB使时钟信号CK1、CK2的转变时刻一致，因此，能够防止由于转变时刻的偏离而引起的转换误差的降低，能够实现时间数字转换的高性能化。
如以上那样，在本实施方式中，在设时钟信号CK1、CK2的时钟频率为f1、f2的情况下，PLL电路120以使得N/f1＝M/f2的方式进行时钟信号CK1、CK2的相位同步。即，以使得N/f1＝M/f2的关系成立的方式进行相位同步。
由此，如图6、图7所示，能够进行相位同步时刻TMA、TMB之间的每个期间TAB的相位同步。具体而言，能够进行相位同步时刻TMA、TMB之间的期间TAB的长度成为与时钟信号CK1的N个时钟数对应的长度、并且成为与时钟信号CK2的M个时钟数对应的长度这样的相位同步。这里，N、M是2以上的不同的整数。在图6中，N＝5、M＝4，N-M＝1。在图7中，N＝17、M＝16，N-M＝1。这样，能够进行适当的相位同步时刻的相位同步，能够防止由于不适当的相位同步时刻的相位同步而引起的不良情况的发生等。具体而言，在后述的图13、图14中说明的信号STA的重复方法中，能够进行将期间TAB作为测定期间(TS)的时间数字转换。此外，在后述的图15～图18中说明的时钟周期指定值的更新方法和二分检索方法中，能够进行将期间TAB作为更新期间(TP，TP1～TP4)的时间数字转换。因此，能够进行将期间TAB作为处理期间的时间数字转换，能够实现处理步骤、电路结构的简化等。
此外，在设时间数字转换的分辨率为Δt的情况下，PLL电路120以满足Δt＝|N-M|/(N×f2)＝|N-M|/(M×f1)的方式进行时钟信号CK1、CK2的相位同步。
即，在图6、图7中，PLL电路120以使得N/f1＝M/f2的关系式成立的方式进行相位同步。此外，如图2、图7中说明的那样，本实施方式的时间数字转换的分辨率Δt能够用Δt＝|f1-f2|/(f1×f2)的关系式表示。因此，根据这两个关系式，下式(1)成立。
Δt＝|N-M|/(N×f2)＝|N-M|/(M×f1)(1)
这样，能够根据时间数字转换所要求的分辨率Δt设定N、M等，使时钟信号CK1、CK2进行相位同步。
例如，假设要求Δt＝2ns(纳秒)的分辨率作为时间数字转换的分辨率。而且，假设作为基准信号的时钟信号CK2的时钟频率是f2＝100MHz。该情况下，在上式(1)中，通过设定为N＝5、M＝4，能够实现分辨率为Δt＝|5-4|/(5×f2)＝2ns的时间数字转换。此时，根据N/f1＝M/f2的关系式，时钟信号CK1的时钟频率成为f1＝(N/M)×f2＝125MHz。即，在图5中，分频电路122、124的分频比被设定为N＝5、M＝4，振荡电路101根据控制电压VC对时钟信号CK1的时钟频率f1进行调整，使得f1＝125MHz。
此外，假设要求Δt＝1ps(皮秒)的分辨率作为时间数字转换的分辨率。而且，假设时钟信号CK2的时钟频率是f2＝122.865MHz。该情况下，在上式(1)中，通过设定为N＝8139、M＝8138，能够实现分辨率Δt＝|8139-8138|/(8139×f2)＝1ps的时间数字转换。此时，根据N/f1＝M/f2的关系式，时钟信号CK1的时钟频率成为f1＝(N/M)×f2＝122.880MHz。即，分频电路122、124的分频比被设定为N＝8139、M＝8138，振荡电路101根据控制电压VC对时钟信号CK1的时钟频率f1进行调整，使得f1＝122.880MHz。
另外，时钟频率f1、f2的大小关系不限于f1＞f2，也可以是f1＜f2。例如，也可以是较高的频率的时钟信号成为PLL电路120中的基准信号。此外，在图5中，通过分频电路122、124的分频动作，使得满足N/f1＝M/f2的关系，但是，本实施方式不限于此。例如，也可以利用满足频率比f1/f2＝N/M的电路动作来实现。例如也可以利用分数分频类型的PLL电路120实现f1/f2＝N/M的关系。
此外，本实施方式的PLL电路120包含相位检测器126(130)，该相位检测器126(130)进行根据时钟信号CK1或基于时钟信号CK1的信号、和时钟信号CK2或基于时钟信号CK2的信号的相位比较。例如，图5的相位检测器126进行基于时钟信号CK1的信号即分频时钟信号DCK1和基于时钟信号CK2的信号即分频时钟信号DCK2的相位比较。后述的图8的相位检测器130进行时钟信号CK1和时钟信号CK2的相位比较。而且，相位检测器126、130将相位比较结果的信号输出到后级的电路。在图5中，相位检测器126将作为上/下信号的模拟的信号PQ输出到后级的电荷泵电路128。在后述的图8中，相位检测器130将数字数据DPQ输出到后级的数字运算部140。
如果设置这样的相位检测器126(130)，则能够通过进行如下的控制，实现使时钟信号CK1、CK2的转变时刻在相位同步时刻一致的相位同步，该控制是对时钟信号CK1或基于CK1的信号和时钟信号CK2或基于CK2的信号的相位比较结果进行反馈。
而且，在图5中，PLL电路120具有：分频电路122，其对时钟信号CK1进行分频，将分频时钟信号DCK1输出到相位检测器126；以及分频电路124，其对时钟信号CK2进行分频，将分频时钟信号DCK2输出到相位检测器126。
如果设置这样的分频电路122、124，则通过进行对相位检测器126中的分频时钟信号DCK1、DCK2的相位比较结果进行反馈的控制，实现时钟信号CK1、CK2的相位同步。
具体而言，在图5中，分频电路122对时钟信号CK1进行分频，分频电路124对时钟信号CK2进行分频，以使得成为N/f1＝M/f2。例如分频电路122进行使时钟频率f1成为1/N的分频，分频电路124进行使时钟频率f2成为1/M的分频。然后，进行使通过分频而得到的分频时钟信号DCK1、DCK2的转变时刻一致的反馈控制，由此，如图6、图7所示，满足N/f1＝M/f2的关系。由此，能够进行适当的相位同步时刻的相位同步，能够防止由于不适当的相位同步时刻的相位同步而引起的不良情况的发生等。具体而言，能够进行以期间TAB为处理期间的时间数字转换的处理。
此外，如图5所示，本实施方式的电路装置10包含振荡电路101，该振荡电路101根据相位检测器126的相位比较结果而被控制，使振荡元件XTAL1振荡，生成时钟信号CK1。电荷泵电路128例如根据来自相位检测器126的相位比较结果的信号PQ(上/下信号)，进行电荷泵动作，振荡电路101根据通过电荷泵动作生成的控制电压VC生成时钟信号CK1。
这样，根据相位检测器126中的相位比较结果，调整时钟信号CK1的时钟频率f1，能够实现例如满足N/f1＝M/f2的关系的时钟信号CK1、CK2的相位同步。通过实现这样的相位同步，能够简化时间数字转换的处理和电路结构，实现时间数字转换的处理的高性能化(高精度化等)。
此外，如图5所示，本实施方式的电路装置10包含振荡电路102，该振荡电路102使振荡元件XTAL2振荡，生成时钟信号CK2。
这样，如果使用振荡元件XTAL1、XTAL2生成时钟信号CK1、CK2，并使用这些时钟信号CK1、CK2进行时间数字转换，则能够实现时间数字转换的高精度化等。特别是与使用作为半导体元件的延迟元件来实现时间数字转换的现有方法相比，能够大幅提高时间数字转换的精度。
3.第2结构例
图8示出本实施方式的电路装置10的第2结构例。图8的第2结构例与图5的第1结构例相比，PLL电路120的电路结构不同。例如，图5的PLL电路120为模拟方式的电路结构，与此相对，图8的PLL电路120为数字方式(ADPLL)的电路结构。
图8的PLL电路120包含相位检测器130、数字运算部140。此外，振荡电路101为振荡频率根据频率控制数据DCV而受到控制的数字控制的振荡电路(DCXO)。
相位检测器130是以数字方式进行来自振荡电路101的时钟信号CK1(反馈信号)和来自振荡电路102的时钟信号CK2(基准信号)的相位比较的电路。相位检测器130包含计数器132、TDC134(时间数字转换器)。计数器132生成数字数据，该数字数据相当于将时钟信号CK2(基准信号)的时钟频率f2(基准频率)除以时钟信号CK1的时钟频率f1而得到的结果的整数部。TDC134生成相当于该除算结果的小数部的数字数据。将与这些整数部和小数部的相加结果对应的数据作为数字数据DPQ输出。这里，TDC134例如由多个延迟元件、多个锁存电路以及逻辑电路等构成，该逻辑电路根据多个锁存电路的输出信号生成与相除结果的小数部相当的数字数据。
数字运算部140根据设定频率数据FCW和来自相位检测器130的比较结果的数字数据DPQ，检测与设定频率数据FCW之间的相位误差。然后，通过进行相位误差的平滑化处理，生成频率控制数据DCV，输出到振荡电路101。振荡电路101的振荡频率根据频率控制数据DCV而受到控制，振荡电路101生成时钟信号CK1。然后，将所生成的时钟信号CK1反馈到相位检测器130。
图8的PLL电路120以使得f1＝FCW×f2的关系成立的方式，生成频率控制数据DCV，控制振荡电路101的振荡频率。因此，如前述的图6、图7那样，为了满足N/f1＝M/f2的关系，例如将设定频率数据设定为FCW＝N/M即可。这样，以满足FCW＝N/M＝f1/f2的方式生成频率控制数据DCV，满足N/f1＝M/f2的关系。
另外，数字方式的PLL电路120不限于图8的结构，能够实施各种变形。例如，也可以代替使用TDC134，通过使用Bang-Bang类型的相位检测器和PI控制的结构，来实现数字方式的PLL电路120。
4.振荡电路
图9示出振荡电路100的第1结构例。这里，代表振荡电路101、102而记载为振荡电路100。
图9的振荡电路100(101、102)包含振荡用的缓冲电路BAB、可变电容电路CB1、CB2(可变电容电容器。广义上是电容器)、反馈电阻RB。缓冲电路BAB由1级或多级(奇数级)的反相器电路构成。在图9中，缓冲电路BAB由3级反相器电路IV1、IV2、IV3构成。该缓冲电路BAB(IV1～IV3)也可以是能够进行振荡的启用/禁用的控制、流过的电流的控制的电路。
在振荡元件XTAL的一端(NB1)、另一端(NB2)分别设有可变电容电路CB1、CB2。此外，在振荡元件XTAL的一端和另一端之间设有反馈电阻RB。可变电容电路CB1、CB2根据控制电压VC1、VC2(广义上是控制信号)控制其电容值。可变电容电路CB1、CB2通过可变电容二极管(变容二极管)等而实现。这样，通过控制电容值，能够对振荡电路100的振荡频率(时钟频率)进行调整(微调)。
另外，也可以仅在振荡元件XTAL的一端和另一端中的一方设置可变电容电路。此外，也可以代替可变电容电路而设置电容值不可变的通常的电容器。
图10示出振荡电路100的第2结构例。该振荡电路100具有电流源IBX、双极型晶体管TRX、电阻RX、电容器CX2、CX3、可变电容电路CX1(可变电容电容器)。例如通过电流源IBX、双极型晶体管TRX、电阻RX、电容器CX3构成振荡用的缓冲电路BAX。
电流源IBX向双极型晶体管TRX的集电极提供偏置电流。电阻RX设于双极型晶体管TRX的集电极和基极之间。
电容可变的可变电容电路CX1的一端与振荡元件XTAL的一端(NX1)连接。具体而言，可变电容电路CX1的一端经由电路装置10的振荡器用的第1端子(振荡器用焊盘)与振荡元件XTAL的一端连接。电容器CX2的一端与振荡元件XTAL的另一端(NX2)连接。具体而言，电容器CX2的一端经由电路装置10的振荡器用的第2端子(振荡器用焊盘)与振荡元件XTAL的另一端连接。电容器CX3的一端与振荡元件XTAL的一端连接，其另一端与双极型晶体管TRX的集电极连接。
在双极型晶体管TRX中流过通过振荡元件XTAL的振荡而产生的基极/发射极间电流。而且，当基极/发射极间电流增加时，双极型晶体管TRX的集电极/发射极间电流增加，从电流源IBX向电阻RX分支的偏置电流减少，因此，集电极电压VCX降低。另一方面，当双极型晶体管TRX的基极/发射极间电流减少时，集电极/发射极间电流减少，从电流源IBX向电阻RX分支的偏置电流增加，因此，集电极电压VCX上升。该集电极电压VCX经由电容器CX3被反馈到振荡元件XTAL的一端。即，通过电容器CX3截断AC成分，反馈DC成分。这样，由双极型晶体管TRX等构成的振荡用的缓冲电路BAX作为将节点NX2的信号的反转信号(相位差为180度的信号)输出到节点NX1的反转电路(反向放大电路)进行动作。
根据控制电压VC(控制信号)对由可变电容二极管(变容二极管)等构成的可变电容电路CX1的电容值进行控制。由此，能够进行振荡电路100的振荡频率的调整。例如，在振荡元件XTAL的振荡频率具有温度特性的情况下，还能够进行振荡频率的温度补偿等。
另外，振荡电路100(101、102)不限于图9、图10的结构，能够实施各种变形。例如作为缓冲电路的结构、可变电容电路或电容器的连接结构，能够采用各种结构。例如，也可以是，能够通过数字值来调整可变电容电路(CB1、CB2、CX1)的电容值。该情况下，可变电容电路由多个电容器(电容器阵列)、以及多个开关元件(开关阵列)构成，多个开关元件各自的导通/截止根据作为数字值的频率控制数据(广义上是控制信号)而受到控制。这些多个开关元件的各开关元件与多个电容器的各电容器电连接。而且，通过使这些多个开关元件导通或截止，使多个电容器中的、一端与振荡元件XTAL的一端连接的电容器的个数变化。由此，控制可变电容电路的电容值，振荡元件XTAL的一端的电容值变化。因此，能够通过频率控制数据直接控制可变电容电路的电容值，能够控制振荡信号的振荡频率。
5.时间数字转换电路的结构
图11示出时间数字转换电路20的结构例。时间数字转换电路20包含相位检测器21、22、处理部30、计数部40。另外，时间数字转换电路20不限于图11的结构，能够实施省略这些一部分的结构要素、或追加其他结构要素的等各种变形。
相位检测器21(相位比较器)输入时钟信号CK1、CK2，将重置信号RST输出到计数部40。例如，输出在相位同步时刻激活的脉冲信号的重置信号RST。
相位检测器22(相位比较器)输入信号STP和时钟信号CK2，输出相位比较结果的信号PQ2。相位检测器22例如根据信号STP、时钟信号CK2中的一个信号对另一个信号进行采样，从而进行信号STP和时钟信号CK2的相位比较。相位比较结果的信号PQ2被输出到处理部30。
计数部40进行计数值的计数处理。例如，计数部40包含根据时钟信号CK1进行计数处理的第1计数器和根据时钟信号CK2进行计数处理的第2计数器中的至少一方。这些第1、第2计数器例如根据来自相位检测器22的重置信号RST，将其计数值重置。而且，计数部40中的计数值CQ输出到处理部30。计数值CQ是根据时钟信号CK1、CK2进行计数处理的第1、第2计数器中的至少一个计数器的计数值，相当于后述的CCT、TCNT等。
处理部30进行将时间转换为数字值DQ的处理。即，进行针对时间数字转换的各种运算处理。例如，处理部30进行求出对应于信号STA和信号STP的时间差的数字值DQ的运算处理。具体而言，处理部30根据来自计数部40的计数值CQ和来自相位检测器22的相位比较结果的信号PQ2，进行时间数字转换的运算处理。处理部30例如能够通过ASIC的逻辑电路、或者CPU等处理器等而实现。
处理部30包含输出码生成部31、信号输出部32、寄存部33。输出码生成部31执行时间数字转换的运算处理，将最终的数字值DQ作为最终的输出码输出。信号输出部32生成并输出信号STA。信号输出部32根据时钟信号CK1输出信号STA。例如，如后所述，信号输出部32根据例如时钟信号CK1按照时钟信号CK1的每个时钟周期输出信号STA。或者，信号输出部32例如按照由时钟周期指定值指定的时钟周期输出信号STA。寄存部33由1个或多个寄存器构成。例如寄存部33包含存储后述的时钟周期指定信息的寄存器等。寄存部33例如能够通过触发电路、存储器元件等实现。
图12示出相位检测器22的结构例。相位检测器22例如由触发电路DFB构成。向触发电路DFB的数据端子输出信号STP，时钟端子输入时钟信号CK2。由此，能够实现基于根据时钟信号CK2对信号STP进行采样的相位比较。另外，也可以向触发电路DFB的数据端子输入时钟信号CK2，向时钟端子输入信号STP。由此，能够实现基于根据信号STP对时钟信号CK2进行采样的相位比较。
6.信号STA的重复方法
接着，对本实施方式的时间数字转换方法的各种例子进行说明。首先，对按照每个时钟周期重复生成信号STA的方法进行说明。
图13是对本实施方式的信号STA的重复方法(以下，适当简称为重复方法)进行说明的信号波形图。在图13中，在相位同步时刻TM进行时钟信号CK1、CK2的相位同步。具体而言，在相位同步时刻TM进行使时钟信号CK1、CK2的转变时刻(例如上升转变时刻。上升沿)一致的相位同步。该相位同步由图1的PLL电路120进行。在该相位同步时刻TM，计数部40(第2计数器)的计数值TCNT例如被重置为0。
另外，在相位同步时刻TM在电路装置10的系统中成为已知的时刻的情况下，例如通过时刻控制部(未图示)设定相位同步时刻TM。该情况下，图11的相位检测器21的功能通过时刻控制部实现。即，时刻控制部将在相位同步时刻TM激活的重置信号RST输出到计数部40。
然后，时间数字转换电路20在时钟信号CK1、CK2的相位同步时刻TM后，根据时钟信号CK1使信号STA的信号电平转变。具体而言，在相位同步时刻TM后，按照时钟信号CK1的每个时钟周期使信号STA的信号电平转变。例如，图11的信号输出部32将通过缓冲电路对时钟信号CK1进行缓冲后的信号作为信号STA输出，由此，按照每个时钟周期使信号STA的信号电平转变。
在图13中，CCT是时钟周期值。时钟周期值CCT按照时钟信号CK1的每个时钟周期而更新。具体而言，按照每个时钟周期递增。另外，这里，为了便于说明，设最初的时钟周期的时钟周期值为CCT＝0。因此，下一个时钟周期的时钟周期值为CCT＝1。此外，在图13中，CCT为时钟信号CK1的时钟周期值，但是，也可以使用时钟信号CK2的时钟周期值。
这样，在相位同步时刻TM后，当信号STA的信号电平根据时钟信号CK1而转变时，如图3、图4中说明的那样，信号STP的信号电平与信号STA对应地转变。这里，信号STA、STP的转变时刻的时间差为TDF。
如图13的G1～G6所示，该情况下，时间数字转换电路20进行信号STP和时钟信号CK2的相位比较。然后，根据相位比较的结果，求出与信号STA、STP的转变时刻的时间差TDF对应的数字值DQ。具体而言，图11的处理部30进行根据来自相位检测器22的相位比较结果的信号PQ2求出数字值DQ的运算处理。
例如，如图2中说明的那样，在相位同步时刻TM后，时钟信号CK1、CK2的转变时刻的时间差即时钟间时间差TR例如以Δt、2Δt、3Δt···6Δt这样的方式按照时钟信号CK1的每个时钟周期而增加。在本实施方式的重复方法中，在相位同步时刻TM后，关注这样每次增加Δt的时钟间时间差TR，实现时间数字转换。
具体而言，如图13的G1～G6所示，时间数字转换电路20按照每个时钟周期进行信号STP和时钟信号CK2的相位比较。例如，根据信号STP和时钟信号CK2中的一个信号对另一个信号进行采样，从而实现该相位比较。
然后，在图13的G1～G3中，根据时钟信号CK2对信号STP进行采样的信号即相位比较结果的信号PQ2成为低电平。即，在G1～G3中，由于信号STP的相位比时钟信号CK2延迟，因此，信号PQ2为低电平。
这样，在图13的G1～G3中，根据信号STP和时钟信号CK2的相位比较的结果，判断为信号STP的相位比时钟信号CK2延迟。换言之，在G1、G2、G3中，分别成为TDF＞TR＝Δt、TDF＞TR＝2Δt、TDF＞TR＝3Δt，信号STA、STP的转变时刻的时间差TDF比时钟信号CK1、CK2的时钟间时间差TR长。
而且，在图13的G4中，信号STP和时钟信号CK2的相位的前后关系调换。例如，从信号STP的相位比时钟信号CK2延迟的状态调换为信号STP的相位比时钟信号CK2超前的状态。
在这样相位的前后关系调换后，如G4～G6所示，根据时钟信号CK2对信号STP进行采样的信号即相位比较结果的信号PQ2为高电平。即，在G4～G6中，由于信号STP的相位比时钟信号CK2超前，因此，信号PQ2为高电平。
这样，在G4～G6中，根据信号STP和时钟信号CK2的相位比较的结果，判断为信号STP的相位比时钟信号CK2超前。换言之，在G4、G5、G6中，分别为TDF＜TR＝4Δt、TDF＜TR＝5Δt、TDF＜TR＝6Δt，信号STA、STP的转变时刻的时间差TDF比时钟信号CK1、CK2的时钟间时间差TR短。
而且，在图13的G1～G3中，相位比较结果的信号PQ2是低电平，判断为信号STP的相位比时钟信号CK2延迟。该情况下，不更新计数值TCNT。例如，计数值TCNT不从0增加。另一方面，在G4～G6中，相位比较结果的信号PQ2是高电平，判断为信号STP的相位比时钟信号CK2超前。该情况下，更新计数值TCNT。例如，按照每个时钟周期使计数值TCNT加1。
时间数字转换电路20(处理部30)使用这样求出的计数值TCNT，求出与时间差TDF对应的数字值DQ。例如，进行由计数值TCNT表示的码的转换处理，从而求出并输出最终的数字值DQ即输出码。
图14是本实施方式的重复方法的说明图。在相位同步时刻TMA、TMB，通过PLL电路120进行时钟信号CK1、CK2的相位同步。由此，时钟信号CK1、CK2的转变时刻在相位同步时刻TMA、TMB一致。而且，相位同步时刻TMA和TMB之间成为测定期间TS。在本实施方式的重复方法中，在该测定期间TS中，求出与时间差TDF对应的数字值DQ。
具体而言，如图13、图14的G4所示，时间数字转换电路20通过确定信号STP和时钟信号CK2的相位的前后关系调换的时刻(时钟周期)，求出与时间差TDF对应的数字值DQ。例如，通过确定G4所示的CCT＝4的时钟周期，能够判断为与时间差TDF对应的数字值DQ例如是与TR＝4Δt对应的数字值(或者与3Δt和4Δt之间的值对应的数字值)。因此，能够在图14的1次测定期间TS内将时间差TDF转换为数字值DQ，因此，能够实现时间数字转换的高速化。
例如，在前述的专利文献4的现有方法中，在进行时间计测的1次测定期间内仅产生1个开始脉冲，因此，为了得到最终的数字值，需要重复非常多的次数的测定期间。
与此相对，根据本实施方式的重复方法，如图13、图14所示，在1次测定期间TS内多次产生信号STA，进行多次(例如1000次以上)的相位比较，从而求出数字值DQ。由此，能够在1次测定期间TS内求出最终的数字值DQ，因此，与现有方法相比，能够使时间数字转换大幅高速化。
另外，在图14中，测定期间TS的长度相当于该测定期间TS中的例如时钟信号CK1的时钟数N(时钟周期数)。例如，PPL电路120按照与所设定的时钟数N对应的每个测定期间TS，进行时钟信号CK1、CK2的相位同步。而且，在本实施方式的重复方法中，为了实现高分辨率的时间数字转换，将该测定期间TS中的时钟数N例如设定为1000以上(或者5000以上)这样非常大的数。例如，在设时钟信号CK1、CK2的时钟频率为f1、f2的情况下，本实施方式中的时间数字转换的分辨率能够表示为Δt＝|f1-f2|/(f1×f2)。因此，频率差|f1-f2|越小、或者f1×f2越大，则分辨率Δt越小，能够实现高分辨率的时间数字转换。而且，如果减小分辨率Δt，则测定期间TS中的时钟数N也变大。。
而且，计数值TCNT相当于图14的期间TSB的长度。这里，设从相位同步时刻TMA到相位的前后关系调换的G4的时刻为止的前半期间为TSF，从G4的时刻到相位同步时刻TMB为止的后半期间为TSB。例如设期间TSF中的时钟信号CK1的时钟数(时钟周期数)为NF的情况下，例如N＝NF+TCNT成立。例如，在图13中为NF＝4，因此，与最终的数字值DQ＝4×Δt对应的值成为与时钟数NF对应的数字值。因此，时间数字转换电路20(处理部30)根据计数值TCNT求出与NF＝N-TCNT对应的数字值。例如，在数字值DQ为8位的情况下，与时钟数N对应的数字值例如为11111111。但是，也可以进行时钟数NF的计数处理，求出数字值DQ。
另外，在增大与测定期间TS对应的时钟数N的情况下，在图13中可测定的时间差TDF缩短，因此，动态范围缩小。然而，在本实施方式的重复方法中，增大时钟数N而提高分辨率，并且在1次测定期间TS内完成时间数字转换。由此，例如能够如快速(flash)型的A/D转换那样实现转换处理的高速化，并且还能够实现高分辨率化。
该情况下，在本实施方式的重复方法中，也可以是，并非始终按照每个时钟周期产生信号STA而进行相位比较，而是仅在特定的期间产生信号STA来进行相位比较。也可以是，例如通过后述的二分检索的方法，在缩小了数字值DQ的搜索范围后，在与该搜索范围对应的期间内，按照每个时钟周期产生信号STA来进行相位比较，求出最终的数字值DQ。该情况下，例如在图14的测定期间TS内进行如下的时间数字转换即可：仅在与缩小后的搜索范围对应的期间内，按照每个时钟周期产生信号STA来进行相位比较。此外，也可以是，在确定了相位的前后关系调换的时刻(G4)后，不产生信号STA，实现省电。
此外，在本实施方式中，如图1所示，时钟信号CK1、CK2分别是使用振荡元件XTAL1、XTAL2而生成的时钟信号。这样，根据使用由振荡元件XTAL1、XTAL2生成的时钟信号CK1、CK2的方法，与游标延迟电路那样使用半导体元件来实现时间数字转换的现有方法相比，能够大幅提高时间(物理量)的测定精度。
例如，在使用半导体元件的现有方法中，虽然比较容易提高分辨率，但是存在难以提高精度的课题。即，作为半导体元件的延迟元件的延迟时间根据制造偏差和环境的变化而大幅变动。因此，由于该变动的原因，测定的高精度化存在极限。例如能够在某种程度上保证相对精度，但是难以保证绝对精度。
与此相对，与作为半导体元件的延迟元件的延迟时间相比，振荡元件的振荡频率由于制造偏差和环境变化而导致的变动极小。因此，根据使用由振荡元件XTAL1、XTAL2生成的时钟信号CK1、CK2进行时间数字转换的方法，与使用半导体元件的现有方法相比，能够大幅提高精度。此外，通过减小时钟信号CK1、CK2的频率差也能够提高分辨率。
例如，设时钟信号CK1、CK2的频率差为Δf＝|f1-f2|＝1MHz，设f1、f2为100MHz左右，则能够使时间测定的分辨率Δt＝|f1-f2|/(f1×f2)为100ps(皮秒)左右。同样，如果设f1、f2为100MHz左右且Δf＝100kHz、10kHz、1kHz，则能够使分辨率分别为Δt＝10ps、1ps、0.1ps左右。而且，与使用半导体元件的方法相比，振荡元件XTAL1、XTAL2的振荡频率的变动极小。因此，能够同时实现分辨率的提高和精度的提高。
此外，在前述的专利文献4的现有方法中，使用石英振荡器实现时间数字转换。然而，在该现有方法中，构成为从第1、第2时钟脉冲的边沿一致的同步点的时刻起，使时间计测的开始时刻依次延迟。而且，从第1、第2时钟脉冲的边沿一致的同步点的时刻起进行各时间计测，需要重复多次该时间计测。因此，存在时间数字转换的转换时间非常长的问题。
与此相对，在本实施方式中，在测定期间TS内多次产生信号STA并进行多次相位比较，从而实现时间数字转换。因此，与现有方法相比，能够使时间数字转换大幅高速化。
7.时钟周期指定值的更新方法
接着，作为本实施方式的时间数字转换方法，对通过时钟周期指定值(广义上是时钟周期指定信息)的更新来实现时间数字转换的方法进行说明。
图15～图17是对时钟周期指定值的更新方法(以下，适当地简称为更新方法)进行说明的信号波形图。CIN是时钟周期指定信息。以下，设CIN是由时钟周期指定信息表示的时钟周期指定值来进行说明。
TMA、TMB是相位同步时刻。在图15～图17中，相位同步时刻TMA、TMB为时钟信号CK1、CK2的转变时刻(上升沿)一致的时刻。但是，本实施方式的更新方法不限于此，相位同步时刻TMA、TMB也可以是时钟信号CK1、CK2的相位的前后关系调换的时刻。相位的前后关系调换的时刻是如下时刻：在该时刻，从一个时钟信号的相位比另一个时钟信号的相位超前的状态调换为一个时钟信号的相位比另一个时钟信号的相位延迟的状态。
更新期间TP是相位同步时刻TMA、TMB之间的期间。在本实施方式的更新方法中，在更新期间TP内进行例如1次时钟周期指定值的更新。另外，在图15～图17中，为了简化说明，示出在更新期间TP内的时钟信号CK1的时钟数为14的情况。但是，实际上，为了设定为较高分辨率，将更新期间TP内的时钟数例如设定为1000以上(或者5000以上)这样非常大的数。
在图15的更新期间TP(第1更新期间)中，时钟周期指定值为CIN＝3。因此，在由CIN＝3指定的时钟周期(CCT＝3)内使信号STA的信号电平转变。这样，在本实施方式的更新方法中，在根据时钟周期指定值CIN(时钟周期指定信息)指定的时钟信号CK1的时钟周期中，使信号STA的信号电平转变。然后，如图3、图4中说明的那样，信号STP的信号电平与该信号STA对应地转变，信号STA、STP的转变时刻的时间差为TDF。
另一方面，在由CIN＝3指定的时钟周期(CCT＝3)中，如图2中说明的那样，时钟信号CK1、CK2的转变时刻的时间差即时钟间时间差为TR＝CIN×Δt＝3Δt。
该情况下，在本实施方式的更新方法中，如图15的A1所示，进行信号STP和时钟信号CK2的相位比较。例如通过根据信号STP和时钟信号CK2中的一个信号对另一个信号进行采样，实现该相位比较。
而且，在图15的A1中，根据时钟信号CK2对信号STP进行采样而得的结果即相位比较结果为低电平。通过该相位比较的结果，判断为信号STP的相位比时钟信号CK2的相位延迟。换言之，在图15的A1中为TDF＞TR＝3Δt，信号STA、STP的转变时刻的时间差TDF比时钟信号CK1、CK2的时钟间时间差TR＝3Δt长。该情况下，进行使时钟周期指定值CIN增加的更新。
在图16的更新期间TP(第2更新期间)中，时钟周期指定值为CIN＝9。例如，在图15所示的前次的更新期间TP中，如上述那样进行使时钟周期指定值从CIN＝3起增加的更新，从而更新为CIN＝9。因此，在由CIN＝9指定的时钟周期(CCT＝9)中，使信号STA的信号电平转变。然后，信号STP的信号电平与信号STA对应地转变，信号STA、STP的转变时刻的时间差为TDF。
另一方面，在由CIN＝9指定的时钟周期(CCT＝9)中，时钟信号CK1、CK2的时钟间时间差为TR＝CIN×Δt＝9Δt。
而且，在本实施方式的更新方法中，如图16的A2所示，进行信号STP和时钟信号CK2的相位比较。该情况下，根据时钟信号CK2对信号STP进行采样而得的结果即相位比较结果为高电平，因此，判断为信号STP的相位比时钟信号CK2的相位超前。换言之，在图16的A2中，TDF＜TR＝9Δt，时间差TDF比时钟间时间差TR＝9Δt短。该情况下，进行使时钟周期指定值CIN减小的更新。
在图17的更新期间TP(第3更新期间)中，时钟周期指定值为CIN＝6。例如，在图16所示的前次的更新期间TP中，如上述那样进行使时钟周期指定值从CIN＝9起减小的更新，从而更新为CIN＝6。因此，在由CIN＝6指定的时钟周期(CCT＝6)中，使信号STA的信号电平转变。然后，信号STP的信号电平与信号STA对应地转变，信号STA、STP的转变时刻的时间差为TDF。
另一方面，在由CIN＝6指定的时钟周期(CCT＝6)中，时钟信号CK1、CK2的时钟间时间差为TR＝CIN×Δt＝6Δt。
而且，在本实施方式的更新方法中，如图17的A3所示，进行信号STP和时钟信号CK2的相位比较。该情况下，在图17的A3中，信号STP和时钟信号CK2的转变时刻(相位)一致(大致一致)。换言之，在图17的A3中，TDF＝TR＝6Δt。因此，该情况下，作为对信号STA、STP的时间差TDF进行转换后的数字值，将与DQ＝TR＝6Δt对应的数字值作为最终结果输出。
另外，在图15～图17中为了简化说明，将各更新期间中的时钟周期指定值CIN的增减值设为大于1的值，但是，实际上，如ΔΣ型的A/D转换那样，能够将时钟周期指定值CIN的增减值设为1或1以下的较小值即GK。GK是增益系数，是满足GK≤1的值。
例如，在图15、图16中，使时钟周期指定值CIN从3增加到9，但是，实际上，例如，在每个更新期间，进行使时钟周期指定值CIN增加给定的值GK的更新。例如在采用满足GK≤1的增益系数作为GK的情况下，进行使时钟周期指定值CIN加GK的更新。例如在GK＝0.1的情况下，例如在连续进行了10次加GK的更新的情况下，时钟周期指定值CIN加1。
此外，在图16、图17中，使时钟周期指定值CIN从9减小到6，但是，实际上，例如在每个更新期间，进行使时钟周期指定值CIN减小给定的值GK的更新。例如，进行使时钟周期指定值CIN减GK的更新。例如，在GK＝0.1的情况下，例如在连续进行了10次减GK的更新的情况下，时钟周期指定值CIN减1。
此外，在图17的A3中，在信号STP和时钟信号CK2的转变时刻大致一致后，也对时钟周期指定值CIN进行更新，例如设为CIN进行了6、7、6、7···这样的变化。该情况下，能够使作为最终结果输出的数字值DQ成为6Δt和7Δt之间的值(例如6.5×Δt等)。这样，根据本实施方式的更新方法，还能够如ΔΣ型的A/D转换那样，减小实质的分辨率。
如以上那样，在本实施方式的更新方法中，进行对应于信号STA而转变信号电平的信号STP和时钟信号CK2的相位比较，根据相位比较的结果，更新使信号STA的信号电平转变的时钟周期指定值CIN。
具体而言，在由时钟周期指定值CIN指定的时钟周期中，使信号STA的信号电平变化。例如，在图15中，在由CIN＝3指定的时钟周期中，使信号STA的信号电平转变。在图16中，在由CIN＝9指定的时钟周期中，使信号STA的信号电平转变。图17也同样。
而且，在信号STP的信号电平与信号STA对应地转变后，进行信号STP和时钟信号CK2的相位比较，根据相位比较结果更新时钟周期指定值CIN。例如，在图15中，是信号STA的相位比时钟信号CK2的相位延迟的相位比较结果，因此，在图16中，图15的CIN＝3更新为CIN＝9。在图16中，是信号STA的相位比时钟信号CK2的相位超前的相位比较结果，因此，在图17中，图16的CIN＝9更新为CIN＝6。这样更新的时钟周期指定值CIN的最终的值作为信号STA、STP的时间差TDF的数字值DQ输出。
此外，在本实施方式的更新方法中，在各更新期间中对时钟周期指定值CIN进行更新。而且，构成为对更新后的时钟周期指定值CIN进行反馈。因此，即使在作为测定对象的时间或物理量动态地发生了变化的情况下，也能够实现追随该动态变化的时间数字转换。例如，如图17的A3所示，在接近了与测定对象的时间(时间差TDF)对应的时钟周期指定值CIN后该时间动态地发生了变化的情况下，也与其对应地依次更新时钟周期指定值CIN，从而能够应对这样的动态变化。
此外，在本实施方式的更新方法中，优选的是，在减少由于时钟信号CK1、CK2的转变时刻的不一致导致的误差成分的情况下，时间数字转换电路20根据时钟周期指定值、以及时钟周期指定值的更新期间中的时钟信号CK1或时钟信号CK2的时钟数信息，进行将时间差转换为数字值DQ的处理。例如，根据信号STP和时钟信号CK2的相位比较结果以及时钟数信息，进行时钟周期指定值CIN的更新，从而求出数字值DQ。
即，在本实施方式的更新方法中，即使在相位同步时刻，时钟信号CK1、CK2的转变时刻不严格地一致，也能够实现时间数字转换。例如，在本实施方式的更新方法中，相位同步时刻TMA、TMB是时钟信号CK1、CK2的相位的前后关系调换的时刻即可，时钟信号CK1、CK2的转变时刻也可以不完全一致。即，在本实施方式中还可以实施不设置PPL电路120的变形。
例如，为了在相位同步时刻使时钟信号CK1、CK2的转变时刻严格地一致，需要满足N/f1＝M/f2的关系。这里，N、M分别是更新期间中的时钟信号CK1、CK2的时钟数，是2以上的整数。但是，实际上，有时难以将图1的振荡元件XTAL1、XTAL2的时钟频率f1、f2设定成使得严格满足N/f1＝M/f2的关系的频率。而且，在不满足N/f1＝M/f2的关系的情况下，如果不设置PLL电路120，则在相位同步时刻TMA、TMB，时钟信号CK1、CK2的转变时刻可能产生偏离，该偏离成为转换误差。
因此，在本实施方式的更新方法中，测定各更新期间中的时钟数N。在相位同步时刻TMA、TMB，时钟信号CK1、CK2的转变时刻存在偏离，由此，时钟数N不会始终成为相同的值，而是根据更新期间进行变动。时间数字转换电路20根据这样变动的时钟数N和信号STP、时钟信号CK2的相位比较结果，进行时钟周期指定值CIN的更新。由此，能够降低相位同步时刻TMA、TMB处的时钟信号CK1、CK2的转变时刻的偏离而引起的转换误差。
8.二分检索方法
接着，作为本实施方式的时间数字转换方法，对二分检索方法进行说明。
图18是对二分检索方法进行说明的信号波形图。在图18中，以与时钟频率f1、f2的频率差对应的分辨率，通过二分检索求出对应于信号STA和信号STP的转变时刻的时间差的数字值。具体而言，通过二分检索实现基于信号STP和时钟信号CK2的相位比较结果的时钟周期指定值CIN的更新。
二分检索(二分检索、二分割法)是如下方法：通过对检索范围一次次地进行分割(2分割)，一边缩小检索范围一边求出最终的数字值。例如，设将时间差转换后的数字值DQ为4位的数据，4位的各位为b4、b3、b2、b1。b4是MSB，b1是LSB。在图18中，通过二分检索求出数字值DQ的各位b4、b3、b2、b1。例如，通过与逐次比较的A/D转换同样的方法，依次求出数字值DQ的各位b4、b3、b2、b1。
例如，在图18中，时钟信号CK1、CK2的时钟频率例如为f1＝100MHz(周期＝10ns)，f2＝94.12MHz(周期＝10.625ns)，分辨率为Δt＝0.625ns。图18的E1、E2是相位同步时刻，是时钟信号CK1、CK2的转变时刻例如一致的时刻。而且，时钟周期指定值CIN例如设定为初始值即CIN＝8。作为该初始值的CIN＝8相当于最初的检索范围内的例如正中央附近的值。
这样，当设定为CIN＝8时，在最初的更新期间TP1(第1更新期间)中，如图18的E3所示，在时钟周期值成为CCT＝8的情况下，使信号STA的信号电平转变。在信号STP的信号电平与该信号STA对应地转变后，进行信号STP和时钟信号CK2的相位比较。例如，进行根据信号STP对时钟信号CK2进行采样的相位比较，如E4所示，对时钟信号CK2的高电平进行采样，该高电平成为相位比较结果。这样，在相位比较结果是高电平的情况下，判断为数字值DQ的MSB即位b4的逻辑电平是b4＝1。
这样，通过求出b4＝1，二分检索的检索范围变窄，判断为与最终的数字值DQ对应的CIN例如位于8～15的检索范围内。然后，将时钟周期指定值更新为例如CIN＝12，使得设定为该检索范围内的值(例如中央附近的值)。
这样，在更新为CIN＝12后，在下一个更新期间TP2(第2更新期间)中，如E5所示，在时钟周期值成为CCT＝12的情况下，使信号STA的信号电平转变。然后，进行信号STP和时钟信号CK2的相位比较，例如，如E6所示，对时钟信号CK2的低电平进行了采样，因此，该低电平成为相位比较结果。这样，在相位比较结果是低电平的情况下，判断为数字值DQ的下一位b3的逻辑电平是b3＝0。
这样，通过求出b4＝1、b3＝0，二分检索的检索范围变窄，判断为与最终的数字值DQ对应的CIN例如位于8～11的检索范围内。然后，将时钟周期指定值更新为例如CIN＝10，使得设定为该检索范围内的值(例如中央附近的值)。
这样，在更新为CIN＝10后，在下一个更新期间TP3(第3更新期间)中，如E7所示，在时钟周期值成为CCT＝10的情况下，使信号STA的信号电平转变。然后，进行信号STP和时钟信号CK2的相位比较，例如，如E8所示，对时钟信号CK2的高电平进行了采样，因此，该高电平成为相位比较结果。这样，在相位比较结果是高电平的情况下，判断为数字值DQ的下一位b2的逻辑电平是b2＝1。
最后，更新为CIN＝11，在下一个更新期间TP4(第4更新期间)中，如E9所示，在时钟周期值成为CCT＝11的情况下，使信号STA的信号电平转变。然后，进行信号STP和时钟信号CK2的相位比较，例如，如E10所示，对时钟信号CK2的高电平进行了采样，因此，该高电平成为相位比较结果。这样，在相位比较结果是高电平的情况下，数字值DQ的LSB即位b1被设定为b1＝1。然后，如E11所示，输出DQ＝1011(2进制数)，作为最终的数字值即输出码。
如果使用这样的二分检索的方法，则能够高速地求出与信号STA、STP的转变时刻的时间差对应的数字值DQ。例如，在前述的专利文献4的现有方法中，在图18的情况下，为了求出最终的数字值DQ，最多需要例如15次的时间计测。与此相对，根据本实施方式的方法，如图18所示，例如，能够在4次更新期间中求出最终的数字值DQ，实现时间数字转换的高速化。
特别地，在减少分辨率Δt而使数字值DQ的位数L变大的情况下，在现有方法中，需要例如2L左右的次数的时间计测，转换时间非常长。与此相对，根据本实施方式的方法，例如，能够在L次更新期间中求出最终的数字值DQ，与现有方法相比，实现了时间数字转换的大幅高速化。
另外，也可以是，在利用图18的二分检索方法求出数字值DQ的高位侧后，通过例如图15～图17中说明的更新方法求出低位侧(例如包含LSB的低位。或者LSB的低位)。例如，在图18中，如逐次比较型的A/D转换那样，一边依次缩小检索范围(逐次比较范围)，一边对时钟周期指定值CIN进行更新以使得成为检索范围内的值。与此相对，在图15～图17的更新方法中，如ΔΣ型的A/D转换那样，根据相位比较结果进行使CIN增减±GK的更新。GK是增益系数，GK≤1。具体而言，在信号STP的相位比时钟信号CK2的相位延迟的相位比较结果的情况下，进行使CIN增加+GK的更新(数字运算处理)。另一方面，在信号STP的相位比时钟信号CK2的相位超前的相位比较结果的情况下，进行使CIN减小-GK的更新(数字运算处理)。这样，通过组合2个方法，能够同时实现时间数字转换的高速化和高精度化。
9.物理量测定装置、电子设备、移动体
图19示出本实施方式的物理量测定装置400的结构例。物理量测定装置400包含本实施方式的电路装置10、用于生成时钟信号CK1的振荡元件XTAL1(第1振荡元件、第1振动片)、用于生成时钟信号CK2的振荡元件XTAL2(第2振荡元件、第2振动片)。此外，物理量测定装置400能够包含封装体410，该封装体410收纳电路装置10、振荡元件XTAL1、XTAL2。封装体410例如由底座部412和盖部414构成。底座部412是由陶瓷等绝缘材料构成的例如箱型等的部件，盖部414是与底座部412接合的例如平板状等的部件。底座部412的例如底面上设有用于与外部设备连接的外部连接端子(外部电极)。在由底座部412和盖部414形成的内部空间(空腔)内收纳电路装置10、振荡元件XTAL1、XTAL2。而且，通过盖部414进行密闭，从而将电路装置10、振荡元件XTAL1、XTAL2气密地封装在封装体410内。
电路装置10和振荡元件XTAL1、XTAL2安装在封装体410内。而且，振荡元件XTAL1、XTAL2的端子和电路装置10(IC)的端子(焊盘)通过封装体410的内部布线进行电连接。在电路装置10中设有用于使振荡元件XTAL1、XTAL2振荡的振荡电路101、102，通过这些振荡电路101、102使振荡元件XTAL1、XTAL2振荡，从而生成时钟信号CK1、CK2。
例如，在前述的专利文献4的现有方法中，第1、第2振荡电路设置在第1、第2石英振荡器中，电路装置未内置第1、第2振荡电路。因此，无法实现基于PLL电路120的第1时钟信号、第2时钟信号的相位同步。此外，存在无法在电路装置中执行第1、第2振荡电路中共通的控制处理这样的缺点。
另外，作为物理量测定装置400的结构，能够实施各种变形。例如也可以是，底座部412是平板状的形状，盖部414是其内侧形成凹部的形状。此外，关于封装体410内的电路装置10、振荡元件XTAL1、XTAL2的安装方式和布线连接等，也能够实施各种变形。此外，振荡元件XTAL1、XTAL2不需要构成为完全分开，也可以是在1个部件上形成的第1、第2振荡区域。此外，也可以在物理量测定装置400(封装体410)中设置3个以上的振荡器。该情况下，在电路装置10中设置与其对应的3个以上的振荡电路即可。
图20示出包含本实施方式的电路装置10的电子设备500的结构例。该电子设备500包含本实施方式的电路装置10、振荡元件XTAL1、XTAL2、处理部520。此外，能够包含通信部510、操作部530、显示部540、存储部550、天线ANT。通过电路装置10和振荡元件XTAL1、XTAL2构成物理量测定装置400。另外，电子设备500不限于图20的结构，能够实施省略这些一部分的结构要素、或追加其他结构要素等的各种变形。
作为电子设备500，例如能够假定对距离、时间、流速或流量等物理量进行计测的计测设备、测定生物体信息的生物体信息测定设备(超声波测定装置、脉搏计、血压测定装置等)、车载设备(自动驾驶用的设备等)、基站或路由器等网络关联设备、头部佩戴式显示装置或手表关联设备等可穿戴设备、印刷装置、投影装置、机器人、便携信息终端(智能手机、便携电机、便携游戏装置、笔记本PC或平板PC等)、发布内容的内容提供设备、或者数字照相机或摄像机等影像设备等。
通信部510(无线电路)进行经由天线ANT从外部接收数据或向外部发送数据的处理。处理部520进行电子设备500的控制处理、经由通信部510收发的数据的各种数字处理等。此外，处理部520进行使用由物理量测定装置400测定出的物理量信息的各种处理。该处理部520的功能例如能够通过微型计算机等处理器而实现。
操作部530是用于供用户进行输入操作的部分，能够通过操作按钮、触摸面板显示器等实现。显示部540显示各种信息，能够通过液晶或有机EL等显示器实现。另外，在使用触摸面板显示器作为操作部530的情况下，该触摸面板显示器兼具操作部530和显示部540的功能。存储部550是存储数据的部分，其功能能够通过RAM、ROM等半导体存储器或HDD(硬盘驱动器)等实现。
图21示出本实施方式的电路装置的移动体的例子。本实施方式的电路装置10(振荡器)能够组装至例如车、飞机、摩托车、自行车、机器人或船舶等各种移动体。移动体例如是具有发动机、马达等驱动机构、方向盘或舵等转向机构以及各种电子设备(车载设备)并在地上、天空、海上移动的设备/装置。图21概要地示出作为移动体的具体例的汽车206。在汽车206(移动体)上组装具有本实施方式的电路装置和振荡元件的物理量测定装置(未图示)。控制装置208根据由该物理量测定装置测定的物理量信息进行各种控制处理。例如，在测定了汽车206周围的物体的距离信息作为物理量信息的情况下，控制装置208使用测定出的距离信息进行用于自动驾驶的各种控制处理。控制装置208例如根据车体207的姿势，控制悬挂的软硬，或控制各个车轮209的制动。另外，组装了本实施方式的电路装置和物理量测定装置的设备不限于这样的控制装置208，能够组装到设于汽车206等移动体的各种设备(车载设备)中。
另外，如上所述对本实施方式详细进行了说明，但是，本领域技术人员能够容易理解，可以实施不实质上脱离本发明的新事项和效果的多个变形。因此，这样的变形例全部包含于本发明的范围。例如，关于在说明书或附图中至少一次与更广义或同义的不同用语(时钟周期指定信息、控制信号、同步电路等)一起记载的用语(时钟周期指定值、控制电压、PLL电路等)，能够在说明书或附图的任意位置置换为其不同的用语。此外，本实施方式和变形例的全部组合也包含于本发明的范围。此外，电路装置、物理量测定装置、电子设备、移动体的结构/动作、PLL电路的结构、相位同步处理、振荡处理、时间数字转换处理、第1信号的生成处理、第2信号的生成处理、相位比较处理等也不限于本实施方式中的说明，能够实施各种变形。

Claims (13)

1.一种电路装置，其特征在于，其包含：
时间数字转换电路，其输入第2信号、使用第1振荡元件而生成的第1时钟频率的第1时钟信号、和使用第2振荡元件而生成的与所述第1时钟频率不同的第2时钟频率的第2时钟信号，根据所述第1时钟信号生成第1信号，使用所述第1时钟信号和所述第2时钟信号将所述第1信号和所述第2信号的转变时刻的时间差转换为数字值，其中，所述第2信号的信号电平与所述第1信号对应地转变；以及
PLL电路，其进行所述第1时钟信号和所述第2时钟信号的相位同步。
2.根据权利要求1所述的电路装置，其特征在于，
所述时间数字转换电路以对应于所述第1时钟频率和所述第2时钟频率的频率差的分辨率将时间转换为数字值。
3.根据权利要求2所述的电路装置，其特征在于，
在设所述第1时钟频率为f1、所述第2时钟频率为f2的情况下，所述时间数字转换电路以满足Δt＝|1/f1-1/f2|＝|f1-f2|/(f1×f2)的分辨率Δt将时间转换为数字值。
4.根据权利要求1至3中的任意一项所述的电路装置，其特征在于，
在设所述第1时钟频率为f1、所述第2时钟频率为f2的情况下，所述PLL电路进行所述第1时钟信号和所述第2时钟信号的相位同步，使得N/f1＝M/f2，其中N、M为2以上的不同的整数。
5.根据权利要求4所述的电路装置，其特征在于，
在设时间数字转换的分辨率为Δt的情况下，所述PLL电路进行所述第1时钟信号和所述第2时钟信号的相位同步，使得Δt＝|N-M|/(N×f2)＝|N-M|/(M×f1)。
6.根据权利要求1至3中的任意一项所述的电路装置，其特征在于，
所述PLL电路包含相位检测器，该相位检测器进行所述第1时钟信号或基于所述第1时钟信号的信号、和所述第2时钟信号或基于所述第2时钟信号的信号的相位比较。
7.根据权利要求6所述的电路装置，其特征在于，
所述PLL电路包含：
第1分频电路，其对所述第1时钟信号进行分频，将第1分频时钟信号作为基于所述第1时钟信号的信号输出到所述相位检测器；以及
第2分频电路，其对所述第2时钟信号进行分频，将第2分频时钟信号作为基于所述第2时钟信号的信号输出到所述相位检测器。
8.根据权利要求7所述的电路装置，其特征在于，
在设所述第1时钟频率为f1、所述第2时钟频率为f2的情况下，所述第1分频电路对所述第1时钟信号进行分频，所述第2分频电路对所述第2时钟信号进行分频，使得N/f1＝M/f2，其中N、M为2以上的不同的整数。
9.根据权利要求6所述的电路装置，其特征在于，
所述电路装置包含第1振荡电路，该第1振荡电路根据所述相位检测器的相位比较结果而受到控制，使所述第1振荡元件振荡而生成所述第1时钟信号。
10.根据权利要求9所述的电路装置，其特征在于，
所述电路装置包含第2振荡电路，该第2振荡电路使所述第2振荡元件振荡而生成所述第2时钟信号。
11.一种物理量测定装置，其特征在于，其包含：
权利要求1至10中的任意一项所述的电路装置；
所述第1振荡元件，其用于生成所述第1时钟信号；以及
所述第2振荡元件，其用于生成所述第2时钟信号。
12.一种电子设备，其特征在于，其包含权利要求1至10中的任意一项所述的电路装置。
13.一种移动体，其特征在于，其包含权利要求1至10中的任意一项所述的电路装置。
CN201710864262.6A 2016-09-27 2017-09-22 电路装置、物理量测定装置、电子设备和移动体 Active CN107870559B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-187912 2016-09-27
JP2016187912A JP6834299B2 (ja) 2016-09-27 2016-09-27 回路装置、物理量測定装置、電子機器及び移動体

Publications (2)

Publication Number Publication Date
CN107870559A CN107870559A (zh) 2018-04-03
CN107870559B true CN107870559B (zh) 2021-06-15

Family

ID=61687917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710864262.6A Active CN107870559B (zh) 2016-09-27 2017-09-22 电路装置、物理量测定装置、电子设备和移动体

Country Status (3)

Country Link
US (1) US10908558B2 (zh)
JP (1) JP6834299B2 (zh)
CN (1) CN107870559B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018056673A (ja) 2016-09-27 2018-04-05 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
CN107870556B (zh) * 2016-09-27 2021-08-17 精工爱普生株式会社 集成电路装置、电子设备和移动体
JP2018056674A (ja) 2016-09-27 2018-04-05 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
CN107870557B (zh) * 2016-09-27 2021-04-27 精工爱普生株式会社 电路装置、物理量测定装置、电子设备和移动体
US10615746B2 (en) * 2017-11-29 2020-04-07 Cavium, Llc Method and apparatus for multi-band voltage-controlled oscillator (VCO) band selection
CN110417382B (zh) * 2018-04-30 2023-11-24 艾尔默斯半导体股份公司 对串行接口发射信号进行时控信号整形以形成输出信号的设备
CN108614410B (zh) * 2018-05-04 2021-05-04 华北科技学院 物联网监测异步授时剩余计数同步启动测量方法
JP6659057B1 (ja) * 2018-11-12 2020-03-04 Ｎｅｃプラットフォームズ株式会社 遅延時間検出回路、打刻情報生成装置および遅延時間検出方法
DE102019205731A1 (de) 2019-04-18 2020-10-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Zeit-zu-Digital-Wandler-Anordnung
JP2021098937A (ja) * 2019-12-20 2021-07-01 セイコーエプソン株式会社 回路装置、電子機器、通信システム及び車両用電子キーシステム
JP2021103415A (ja) * 2019-12-25 2021-07-15 セイコーエプソン株式会社 リアルタイムクロック装置及び電子機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55154834A (en) * 1979-05-23 1980-12-02 Hitachi Ltd Radio receiver
CN101079630A (zh) * 2006-05-23 2007-11-28 中兴通讯股份有限公司 一种用于实现时钟相位平滑切换的数字锁相环装置及方法
CN101640533A (zh) * 2009-08-14 2010-02-03 东南大学 一种全数字锁相环的快速锁定方法
CN101958710A (zh) * 2009-07-13 2011-01-26 瑞萨电子株式会社 锁相环电路和通信装置
JP2011232144A (ja) * 2010-04-27 2011-11-17 Seiko Epson Corp 物理量センサー
CN103957005A (zh) * 2014-04-30 2014-07-30 华为技术有限公司 时间数字转换器、全数字锁相环电路及方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6479687A (en) 1987-09-22 1989-03-24 Tadao Hiramatsu Time counting circuit
JPH05264753A (ja) * 1991-05-31 1993-10-12 Sony Tektronix Corp 遅延時間測定装置
JP3196254B2 (ja) 1991-09-28 2001-08-06 スズキ株式会社 微小時間計測方法及び微小時間計測装置
JPH0792280A (ja) * 1993-09-21 1995-04-07 Toshiba Corp 時間測定装置
JP3432373B2 (ja) * 1996-11-14 2003-08-04 株式会社東芝 ディジタル位相同期方法及びその装置
US6057791A (en) * 1998-02-18 2000-05-02 Oasis Design, Inc. Apparatus and method for clocking digital and analog circuits on a common substrate to enhance digital operation and reduce analog sampling error
DE19913110C1 (de) * 1999-03-23 2000-11-16 Siemens Ag Frequenzsynthesizer
JP3446031B2 (ja) * 1999-11-11 2003-09-16 独立行政法人通信総合研究所 タイムインターバルカウンタ装置
US20030076181A1 (en) 2000-03-17 2003-04-24 Sassan Tabatabaei Tunable oscillators and signal generation methods
US6993306B2 (en) * 2002-01-22 2006-01-31 Broadcom Corporation Determination and processing for fractional-N programming values
JP4558486B2 (ja) * 2002-08-14 2010-10-06 オアシス・シリコン・システムズ・インコーポレーテッド 位相ロック・ループ、サンプル・レート変換、またはネットワーク・フレーム・レートから生成される同期クロックを用いて、ネットワーク・フレーム・レートでデータをネットワークに送信し、ネットワークから受信するための通信システム
US6937077B2 (en) 2003-09-23 2005-08-30 Micron Technology, Inc. Apparatus and method for suppressing jitter within a clock signal generator
WO2006018943A1 (ja) 2004-08-19 2006-02-23 Renesas Technology Corp. 位相同期回路
WO2006033203A1 (ja) 2004-09-21 2006-03-30 Advantest Corporation 遅延ロックループ回路、位相ロックループ回路、タイミング発生器、半導体試験装置及び半導体集積回路
JP2006115274A (ja) * 2004-10-15 2006-04-27 High Energy Accelerator Research Organization ２つのｐｌｌを用いた微小時間差回路及び時間測定回路
JP2006180349A (ja) * 2004-12-24 2006-07-06 Sharp Corp 位相同期ループ回路および半導体集積回路
JP4468196B2 (ja) * 2005-02-03 2010-05-26 富士通株式会社 デジタルｐｌｌ回路
KR100706578B1 (ko) 2005-07-20 2007-04-13 삼성전자주식회사 지연동기루프 회로, 이를 구비한 반도체 메모리 장치, 및 반도체 메모리 장치의 클럭 동기화 방법
KR100711547B1 (ko) 2005-08-29 2007-04-27 주식회사 하이닉스반도체 지연 고정 루프
JP4850473B2 (ja) 2005-10-13 2012-01-11 富士通セミコンダクター株式会社 デジタル位相検出器
JP4721872B2 (ja) 2005-10-26 2011-07-13 株式会社アドバンテスト 遅延ロックループ回路、タイミング発生器、半導体試験装置、半導体集積回路及び遅延量校正方法
JP2007201565A (ja) * 2006-01-23 2007-08-09 Nec Engineering Ltd Ｐｌｌ回路
US7355462B1 (en) * 2006-07-10 2008-04-08 Altera Corporation Phase lock loop and method for operating the same
KR100807115B1 (ko) 2006-09-29 2008-02-27 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 구동방법
JP5183269B2 (ja) 2008-03-28 2013-04-17 株式会社アドバンテスト バーニア遅延回路、それを用いた時間デジタル変換器および試験装置
CN102047133A (zh) 2008-05-29 2011-05-04 Nxp股份有限公司 用于周期抖动测量的延迟锁定环
JP5451012B2 (ja) 2008-09-04 2014-03-26 ピーエスフォー ルクスコ エスエイアールエル Ｄｌｌ回路及びその制御方法
JP5347534B2 (ja) 2008-10-16 2013-11-20 日本電気株式会社 位相比較器、ｐｌｌ回路、及び位相比較器の制御方法
ATE483992T1 (de) 2008-11-21 2010-10-15 Sick Ag Optoelektronischer sensor und verfahren zur messung von entfernungen nach dem lichtlaufzeitprinzip
TWI404073B (zh) 2009-01-22 2013-08-01 Univ Nat Taiwan Science Tech 數位至時間轉換器與數位至時間轉換方法
TWI371926B (en) 2009-01-22 2012-09-01 Univ Nat Taiwan Voltage-to-digital converting device and voltage-to-time converter
JP5262932B2 (ja) 2009-04-01 2013-08-14 ソニー株式会社 通信装置、位相同期ループ、移動体および通信方法
JP4929387B2 (ja) * 2009-11-09 2012-05-09 株式会社東芝 デジタルｐｌｌ回路とその制御方法
US8072361B2 (en) 2010-01-08 2011-12-06 Infineon Technologies Ag Time-to-digital converter with built-in self test
US8228219B2 (en) 2010-06-15 2012-07-24 Infineon Technologies Ag Time-to-digital converter with calibration
KR101214976B1 (ko) * 2011-11-01 2012-12-24 포항공과대학교 산학협력단 델타-시그마 변조방식을 이용한 노이즈 세이핑 시간-디지털 변환기
KR20130070953A (ko) 2011-12-20 2013-06-28 한국전자통신연구원 공정변화에 둔감한 오실레이터 기반 디지털 온도센서
US8552776B2 (en) 2012-02-01 2013-10-08 Micron Technology, Inc. Apparatuses and methods for altering a forward path delay of a signal path
US9225507B1 (en) * 2013-06-04 2015-12-29 Pmc-Sierra Us, Inc. System and method for synchronizing local oscillators
TWI520495B (zh) 2013-06-06 2016-02-01 財團法人工業技術研究院 非石英時脈產生器及其運作方法
EP2818946A1 (en) * 2013-06-28 2014-12-31 Asahi Kasei Microdevices Corporation Low quantization noise time-to-digital conversion
JP6263906B2 (ja) 2013-08-28 2018-01-24 富士通株式会社 電子回路および制御方法
JP6351058B2 (ja) 2013-11-28 2018-07-04 株式会社メガチップス タイムデジタルコンバータ及びこれを用いたｐｌｌ回路
JP2015114749A (ja) 2013-12-10 2015-06-22 ソニー株式会社 クロック生成回路
US9395698B2 (en) 2014-10-14 2016-07-19 Intel Corporation Bang-bang time to digital converter systems and methods
JP6440481B2 (ja) 2014-12-15 2018-12-19 ルネサスエレクトロニクス株式会社 半導体装置
JP6350369B2 (ja) * 2015-04-10 2018-07-04 株式会社デンソー 表示装置
US10247621B1 (en) * 2015-09-13 2019-04-02 Sitime Corporation High resolution temperature sensor
CN107870557B (zh) 2016-09-27 2021-04-27 精工爱普生株式会社 电路装置、物理量测定装置、电子设备和移动体
CN107870558B (zh) 2016-09-27 2021-06-25 精工爱普生株式会社 物理量测定装置、电子设备和移动体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55154834A (en) * 1979-05-23 1980-12-02 Hitachi Ltd Radio receiver
CN101079630A (zh) * 2006-05-23 2007-11-28 中兴通讯股份有限公司 一种用于实现时钟相位平滑切换的数字锁相环装置及方法
CN101958710A (zh) * 2009-07-13 2011-01-26 瑞萨电子株式会社 锁相环电路和通信装置
CN101640533A (zh) * 2009-08-14 2010-02-03 东南大学 一种全数字锁相环的快速锁定方法
JP2011232144A (ja) * 2010-04-27 2011-11-17 Seiko Epson Corp 物理量センサー
CN103957005A (zh) * 2014-04-30 2014-07-30 华为技术有限公司 时间数字转换器、全数字锁相环电路及方法

Also Published As

Publication number Publication date
JP6834299B2 (ja) 2021-02-24
US10908558B2 (en) 2021-02-02
US20180088536A1 (en) 2018-03-29
CN107870559A (zh) 2018-04-03
JP2018054352A (ja) 2018-04-05

Similar Documents

Publication Publication Date Title
CN107870559B (zh) 电路装置、物理量测定装置、电子设备和移动体
CN108459491B (zh) 电路装置、物理量测量装置、电子设备和移动体
CN107870557B (zh) 电路装置、物理量测定装置、电子设备和移动体
CN107870558B (zh) 物理量测定装置、电子设备和移动体
CN107870556B (zh) 集成电路装置、电子设备和移动体
CN107870555B (zh) 电路装置、物理量测量装置、电子设备和移动体
CN109426135B (zh) 时间数字转换电路、电路装置、测定装置、设备和移动体
CN112631114B (zh) 电路装置、物理量测量装置、电子设备和移动体
US11320792B2 (en) Circuit device, physical quantity measuring device, electronic apparatus, and vehicle
US10396804B2 (en) Circuit device, physical quantity measurement device, electronic apparatus, and vehicle
CN111669125A (zh) 振荡器、电子设备以及移动体
JP6897314B2 (ja) 集積回路装置、電子機器及び移動体
JP6897315B2 (ja) 回路装置、物理量測定装置、電子機器及び移動体
JP6946743B2 (ja) 物理量測定装置、電子機器及び移動体
JP2018056677A (ja) 回路装置、物理量測定装置、電子機器及び移動体
JP2018056676A (ja) 回路装置、物理量測定装置、電子機器及び移動体
JP2018056678A (ja) 回路装置、物理量測定装置、電子機器及び移動体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant