CN110417382B - 对串行接口发射信号进行时控信号整形以形成输出信号的设备 - Google Patents
对串行接口发射信号进行时控信号整形以形成输出信号的设备 Download PDFInfo
- Publication number
- CN110417382B CN110417382B CN201810946581.6A CN201810946581A CN110417382B CN 110417382 B CN110417382 B CN 110417382B CN 201810946581 A CN201810946581 A CN 201810946581A CN 110417382 B CN110417382 B CN 110417382B
- Authority
- CN
- China
- Prior art keywords
- counter
- edge
- signal
- output
- counter reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007493 shaping process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 39
- 230000005540 biological transmission Effects 0.000 claims abstract description 7
- 230000000630 rising effect Effects 0.000 claims description 12
- 230000001419 dependent effect Effects 0.000 claims description 7
- 230000002596 correlated effect Effects 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
Abstract
本发明涉及一种用于对串行接口发射信号进行信号整形以形成输出信号的设备以及相应的方法。当增量/减量计数器处于其输出状态中且在发射信号上没有出现边沿时，增量/减量计数器不计数。当在发射信号上出现边沿时，增量/减量计数器以第一步幅与时钟同步地计数。当在发射信号上已经出现边沿且规定时间的一半还没有过去时，增量/减量计数器以第一步幅与时钟同步地计数。当在发射信号上已经出现边沿且规定时间的一半已经过去时，增量/减量计数器以第二步幅与时钟同步地计数。当增量/减量计数器的计数器读数在计数过程期间等于输出计数器值或与输出计数器值相交时，增量/减量计数器结束计数过程。积分器对计数器读数求积分并且产生输出信号。
Description
技术领域
本发明涉及一种用于对串行接口发射信号进行信号整形以形成输出信号的方法和设备。
背景技术
在串行数据总线中，减少电磁辐射是一项重要任务。在这种串行数据总线通信信号中的脉冲成形通常借助于模拟电路组件或借助于数字范围中的查找表实现。模拟电路在集成到微电子电路中的情况下是不利的。其经常引起测试时间的增加并且通常容易受制造波动的影响。基于查找表的解决方案通常非常耗费芯片面积，因此成本高。
希望通过使电流调制的信号的边沿形成倒角，来改进这种数据总线的辐射特性。但是，在此希望发现一种尽可能成本有利的解决方案且在集成到微电子电路中的情况下仅具有较低的芯片面积需求。
发明内容
本发明因此基于以下目的：实现不具有现有技术的上述缺点且具有其它优点的解决方案。
所述目的通过根据权利要求1的设备实现。
所述目的借助于被控制的计数器和连接在其后方的积分器实现，该计数器既能增量计数又能减量计数。借助于时钟分配器和计数器步幅可以非常简单地使边沿的长度参数化。输出则可以借助于DAC重新转换为模拟信号并随后通过总线传输。
所提出的设备具有两个单元、即被控制的计数器和简单的积分器，它们可以非常简单地在数字范围中实现。
输入信号(输入)相当于待发送的通信信号。在这种情况下，其具有两个不同的状态(‘0‘和‘1‘)。
在输出处的上升边沿中，被控制的计数器开始增量计数。计数器的步幅在此优选地与边沿的高度相关。特别优选的是，步幅与边沿的高度成比例。比例系数优选地可调节或可编程。在被调节的边沿时间的一半之后使方向反转并且计数器开始以相同的步幅倒数计数。当计数器达到其输出值、优选零时，计数器重新停止。为了实现反转，比较器将计数器读数与被调节的记录值相比较，该记录值代表在被调节的边沿时间的一半时的值。
在输出处的下降边沿中，被控制的计数器从其输出状态起开始减量计数。计数器的步幅在此也优选地与边沿的高度相关。特别优选的是，步幅与边沿的高度成比例。比例系数优选地可调节或可编程。在被调节的边沿时间的一半之后使方向重新反转并且计数器以相同的步幅重新增量计数。
该计数器的输出端(Ausgang)通过积分器求积分并且在输出信号(输出)上得出形成倒角的边沿，如图2中所示。
替代积分器也可以使用其它的、主要是求积分的过滤器。在此重要的是，当计数器的输出端处于输出状态时，这种过滤器的输出端的信号变化在最后时刻达到零。就此而言，积分器在此也可以理解为另一种求积分的过滤器。
积分器或求积分的过滤器的输出信号可以借助于数模转换器转换为模拟电压或模拟电流。
借助于计数器的步幅和边沿时间的时间长度可以非常简单地调整边沿的速度。
在具有三个逻辑电平的串行接口中的应用是一种潜在的、示例性的应用。在这种示例性的串行接口的反馈通道中不是仅存在输入信号中的两个状态，而是存在三个状态(“+1”，“0”和“-1”)。这样，被控制的计数器便不仅对输入处的上升边沿或下降边沿作出反应，而且也对边沿的高度作出反应。当从“+1”转换到“-1”或从“-1”转换到“1”时，计数器的步幅加倍。
建议方案的第一变体
＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝
建议方案的第一实施方式涉及用于对串行接口发射信号进行信号整形以形成输出信号的设备。所述设备具有增量/减量计数器、比较器和积分器。设备在该实施方式中利用时钟运行，该时钟一般地用作增量/减量计数器和积分器的时基。增量/减量计数器能具有包含输出计数器值的输出状态。术语“能”在此情况下这样理解，即，增量/减量计数器也可以具有其它计数器读数并且因此具有其它状态。就此而言，输出状态是多个可能的状态之一并且输出计数器值是多个可能的计数器读数之一。术语“能”就此而言也就不表示多项权利要求中的任一权利要求。当增量/减量计数器处于其输出状态且在发射信号上没有出现边沿时，增量/减量计数器不计数。计数过程通过时钟推进。相应地，当在发射信号上出现边沿时，增量/减量计数器以第一步幅与时钟同步地计数，而当在发射信号上已经出现边沿且规定时间的一半还没有过去时，增量/减量计数器以第一步幅与时钟同步地计数。所述的后一项条件——即规定时间的一半还没有过去——在下面的建议方案第二变体中被略微改变。当在发射信号上已经出现边沿且此时规定时间的一半已经过去时，增量/减量计数器以第二步幅与时钟同步地计数。当增量/减量计数器的计数器读数在计数过程期间等于输出计数器值或与输出计数器值相交、据此该增量/减量计数器处于输出状态时，增量/减量计数器结束计数过程。“相交”在此表示，例如在计数过程的计数步骤之前计数器读数小于输出计数器值，而在计数步骤之后大于输出计数器值。当然以下情况也涉及“相交”，即例如在计数过程的计数步骤之前计数器读数大于输出计数器值，而在计数步骤之后小于输出计数器值。积分器以求积分的方式继续处理增量/减量计数器的计数器读数并且产生输出信号。由于通过增量/减量计数器产生的三角信号的边沿基本上是线性的，所以积分器的计数器读数基本上是方形的，这导致抛物线形的信号曲线和频谱中的不直的(ungerader)瞬态过程消失。这导致辐射的干扰信号显著降低。
在设备的第一变体的第一变型方案中，第二步幅的值等于第一步幅的和-1相乘的值。
在设备的第一变体的第二变型方案中，第一和/或第二步幅与在发射信号上的边沿的高度相关。
优选的是，第一步幅在数值上等于第二步幅。
然而优选的是，第一步幅在符号方面不同于第二步幅。
在第一变体的第五变型方案中，步幅的数值与在发射信号上的边沿的高度的数值成比例。
在第一变体的第六变型方案中，第一步幅的符号取决于：在发射信号上的边沿是上升边沿还是下降边沿。那么第二步幅的符号——其恰好和第一步幅相反——因此当然也取决于：在发射信号上的边沿是上升边沿还是下降边沿。
建议方案的第二变体
＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝
建议方案的第二变体和第一变体的区别在于，增量/减量计数器的计数过程的反转点不是定时控制的，而是与增量/减量计数器本身的计数器读数相关。在其它方面结构是类似的。就此而言下面的说明是对前文的重复并包含所述区别。
建议方案的第二实施方式因此涉及用于对串行接口发射信号进行信号整形以形成输出信号的设备。所述设备具有增量/减量计数器、比较器和积分器。设备在该实施方式中利用时钟运行，该时钟一般地用作增量/减量计数器和积分器的时基。增量/减量计数器能具有包含输出计数器值的输出状态。术语“能”在此情况下这样理解，即，增量/减量计数器也可以具有其它计数器读数并且因此具有其它状态。就此而言，输出状态是多个可能的状态之一并且输出计数器值是多个可能的计数器读数之一。术语“能”就此而言也就不表示多项权利要求中的任一权利要求。当增量/减量计数器处于其输出状态且在发射信号上没有出现边沿时，增量/减量计数器不计数。计数过程通过时钟推进。相应地，当在发射信号上出现边沿时，增量/减量计数器以第一步幅与时钟同步地计数，但当在发射信号上已经出现边沿且增量/减量计数器的计数器读数不等于规定的反转计数器读数时，增量/减量计数器以第一步幅与时钟同步地计数。所述后一项条件和前面段落中不同。优点是，不需要其它计时器并且可以借助于简单的逻辑而将增量/减量计数器本身用于其自身的控制。当在发射信号上已经出现边沿且增量/减量计数器的计数器读数等于规定的反转计数器读数或者在更早的时间点——该时间点在计数开始之后——时已经等于规定的反转计数器读数时，增量/减量计数器以第二步幅与时钟同步地计数。增量/减量计数器因此从初始计数器读数起开始读数，直到其计数器读数等于该反转计数器读数并且随后沿相反方向重新返回计数，直到重新达到其输出计数器读数，由此得出其计数器读数的时间曲线的三角形状。在本专利申请中，“达到反转计数器读数”可以理解为，增量/减量计数器的计数器读数的数值在数值上等于反转计数器读数减去初始计数器读数的差的数值。一般地，将值0选择为初始计数器读数。当增量/减量计数器的计数器读数在计数过程期间等于输出计数器值或与输出计数器值相交、据此该增量/减量计数器处于输出状态时，增量/减量计数器结束计数过程。“相交”在此表示，例如在计数过程的计数步骤之前计数器读数小于输出计数器值，在计数步骤之后大于输出计数器值。当然以下情况也涉及“相交”，即例如在计数过程的计数步骤之前计数器读数大于输出计数器值，而在计数步骤之后小于输出计数器值。积分器以求积分的方式继续处理增量/减量计数器的计数器读数并且产生输出信号。由于通过增量/减量计数器产生的三角信号的边沿基本上是线性的，所以积分器的计数器读数基本上是方形的，这导致抛物线形的信号曲线和频谱中的不直的瞬态过程消失。这导致辐射的干扰信号明显降低。
在设备的第二变体的第一变型方案中，第二步幅的值等于第一步幅的和-1相乘的值。
在设备的第二变体的第二变型方案中，第一和/或第二步幅和反转计数器读数与在发射信号上的边沿的高度相关。
优选的是，第一步幅在数值上等于第二步幅。
然而优选的是，第一步幅在符号方面不同于第二步幅。
在第二变体的第五变型方案中，步幅的数值和反转计数器读数与在发射信号上的边沿的高度的数值成比例。
在第二变体的第六变型方案中，第一步幅的符号和反转计数器读数的符号取决于：在发射信号上的边沿是上升边沿还是下降边沿。那么第二步幅的符号——其恰好与第一步幅相反——因此当然也取决于：在发射信号上的边沿是上升边沿还是下降边沿。
建议方案的第三变体
＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝
建议方案的第三变体涉及一种用于对串行接口发射信号进行信号整形以形成输出信号的方法。该变体提出和第一变体相应的方法。所述方法包括以下步骤：
-当在发射信号上出现边沿时以及当在发射信号上已经出现边沿且规定时间的一半还没有过去时，在形成计数器读数的情况下以第一步幅与时钟同步地计数，
-当在发射信号上已经出现边沿且规定时间的一半已经过去时，在形成计数器读数的情况下以第二步幅与时钟同步地计数，
-当计数器读数等于输出计数器读数或在计数期间与输出计数器读数相交时以及当在发射信号上没有出现边沿时，禁止计数以使计数器读数保持不变，其中，在计数器读数的时间曲线与输出计数器读数相交的情况下将计数器读数设置到输出计数器读数；
-对计数器读数求积分并且产生输出信号。
根据第一变体，在该第三变体中优选的是，第二步幅是第一步幅的负步幅。
根据第一变体，在该第三变体中优选的是，步幅与在发射信号上的边沿的高度相关。
根据第一变体，在该第三变体中优选的是，步幅的数值与在发射信号上的边沿的高度的数值成比例。
根据第一变体，在该第三变体中优选的是，第一步幅的符号取决于：在发射信号上的边沿是上升边沿还是下降边沿。
建议方案的第四变体
＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝
建议方案的第四变体涉及一种用于对串行接口发射信号进行信号整形以形成输出信号的方法。该变体提出和第二变体相应的方法。所述方法包括以下步骤：
-当在发射信号上出现边沿时以及当在发射信号上已经出现边沿时，在形成计数器读数的情况下以第一步幅同步于时钟一直计数到反转计数器读数，
-当在发射信号上已经出现边沿且规定时间的一半已经过去时，在达到反转计数器读数之后在形成计数器读数的情况下以第二步幅与时钟同步地计数，
-当计数器读数等于输出计数器读数或在计数期间与输出计数器读数相交时以及当在发射信号上没有出现边沿时，禁止计数以使计数器读数保持不变，其中，在与输出计数器读数相交的情况下将计数器读数设置到输出计数器读数；
-对计数器读数求积分并且产生输出信号。
根据第二变体，在该第四变体中优选的是，第二步幅是第一步幅的负步幅。
根据第二变体，在该第四变体中优选的是，步幅和反转计数器读数与在发射信号上的边沿的高度相关。
根据第二变体，在该第四变体中优选的是，步幅的数值和反转计数器读数与在发射信号上的边沿的高度的数值成比例。
根据第二变体，在该第四变体中优选的是，第一步幅的符号和反转计数器读数的符号取决于：在发射信号上的边沿是上升边沿还是下降边沿。
附图说明
图1以简单的示意性框图的形式示出信号线路的结构。
图2示出信号曲线。
具体实施方式
发射信号(SIG)在增量/减量计数器(UDC)中引导。该增量/减量计数器在发射信号的第一边沿开始以第一步幅计数，该第一步幅开始于初始计数器读数。在此，增量/减量计数器(UDC)形成计数器读数(CNT)。在规定的时间之后或在达到规定的计数器读数，即反转计数器读数的情况下，增量/减量计数器(UDC)将其步幅改成第二步幅。一般地，由于第二步幅的符号不同于第一步幅而使计数方向反转。如果增量/减量计数器(UDC)在开始时增量计数，那么该增量/减量计数器现在优选地减量计数。如果增量/减量计数器(UDC)在开始时减量计数，那么该增量/减量计数器现在优选地增量计数。
优选的是，第一步幅和第二步幅的数值相等并且仅符号不同。优选的是，第一步幅和进而第二步幅的符号取决于在发射信号(SIG)上的边沿的方向。
示例性的积分器(INT)对增量/减量计数器(UDC)的计数器读数(CNT)求积分以便形成输出信号(OUT)。增量/减量计数器(UDC)和积分器(INT)借助于优选相同的时钟(CLK)计时，该时钟能实现计数。
示例性的Verilog-代码
为了简化额外工作给出相应的Verilog-代码：
优点
这种用于信号整形的设备至少在一些现实应用中能够减少谐波。但是优点不限于此。
解决方案是成本高效的并且在抗外部干扰方向是稳健的，这是因为该解决方案可以在无模拟式部件的情况下在数字范围中实现。
Claims (16)
1.一种用于对串行接口发射信号进行信号整形以形成输出信号的设备，所述设备包括：
-增量/减量计数器，
-比较器，
-积分器，
-时钟，
-其中，增量/减量计数器能具有包含输出计数器值的输出状态，
-其中，当增量/减量计数器处于其输出状态中且在发射信号上没有出现边沿时，增量/减量计数器不计数，
-其中，当在发射信号上出现边沿时，增量/减量计数器以第一步幅与时钟同步地计数，
-其中，当在发射信号上已经出现边沿且规定时间的一半还没有过去时，增量/减量计数器以第一步幅与时钟同步地计数，
-其中，当在发射信号上已经出现边沿且规定时间的一半已经过去时，增量/减量计数器以第二步幅与时钟同步地计数，其中，第二步幅是第一步幅的负步幅，
-其中，当增量/减量计数器的计数器读数在计数过程期间等于输出计数器值或与输出计数器值相交、据此该增量/减量计数器处于输出状态时，增量/减量计数器结束计数过程，
-其中，积分器以求积分的方式继续处理增量/减量计数器的计数器读数并且产生输出信号。
2.根据权利要求1所述的设备，其特征在于，步幅与在发射信号上的边沿的高度相关。
3.根据权利要求2所述的设备，其特征在于，步幅的数值与在发射信号上的边沿的高度的数值成比例。
4.根据权利要求1至3中的任一项所述的设备，其特征在于，第一步幅的符号取决于：在发射信号上的边沿是上升边沿还是下降边沿。
5.一种用于对串行接口发射信号进行信号整形以形成输出信号的设备，所述设备包括：
-增量/减量计数器，
-比较器，
-积分器，
-时钟，
-其中，增量/减量计数器能具有包含输出计数器值的输出状态，
-其中，当增量/减量计数器处于其输出状态中且在发射信号上没有出现边沿时，增量/减量计数器不计数，
-其中，当在发射信号上出现边沿时，增量/减量计数器以第一步幅与时钟同步地计数，
-其中，当在发射信号上已经出现边沿且增量/减量计数器的计数器读数不等于规定的反转计数器读数时，增量/减量计数器以第一步幅同步于时钟计数，
-其中，当在发射信号上已经出现边沿且增量/减量计数器的计数器读数等于规定的反转计数器读数或者在更早的时间点——该时间点在计数开始之后——便已等于规定的反转计数器读数时，增量/减量计数器以第二步幅与时钟同步地计数，其中，第二步幅是第一步幅的负步幅，
-其中，当增量/减量计数器的计数器读数在计数过程期间等于输出计数器值或与输出计数器值相交、据此该增量/减量计数器处于输出状态时，增量/减量计数器结束计数过程，
-其中，积分器以求积分的方式继续处理增量/减量计数器的计数器读数并且产生输出信号。
6.根据权利要求5所述的设备，其特征在于，步幅和反转计数器读数与在发射信号上的边沿的高度相关。
7.根据权利要求6所述的设备，其特征在于，步幅的数值及反转计数器读数与在发射信号上的边沿的高度的数值成比例。
8.根据权利要求5至7中的任一项所述的设备，其特征在于，其中，第一步幅的符号和反转计数器读数的符号取决于：在发射信号上的边沿是上升边沿还是下降边沿。
9.一种用于对串行接口发射信号进行信号整形以形成输出信号的方法，所述方法包括以下步骤：
-当在发射信号上出现边沿时以及当在发射信号上已经出现边沿且规定时间的一半还没有过去时，在形成计数器读数的情况下以第一步幅与时钟同步地计数，
-当在发射信号上已经出现边沿且规定时间的一半已经过去时，在形成计数器读数的情况下以第二步幅与时钟同步地计数，其中，第二步幅是第一步幅的负步幅，
-当计数器读数在计数期间等于输出计数器读数或在计数期间与输出计数器读数相交时，并且当在发射信号上没有出现边沿时，禁止计数以使计数器读数保持不变，其中，在计数器读数的时间曲线与输出计数器读数相交的情况下将计数器读数设置到输出计数器读数；
-对计数器读数求积分并且产生输出信号。
10.根据权利要求9所述的方法，其特征在于，步幅与在发射信号上的边沿的高度相关。
11.根据权利要求10所述的方法，其特征在于，步幅的数值与在发射信号上的边沿的高度的数值成比例。
12.根据权利要求9至11中的任一项所述的方法，其特征在于，第一步幅的符号取决于：在发射信号上的边沿是上升边沿还是下降边沿。
13.一种用于对串行接口发射信号进行信号整形以形成输出信号的方法，所述方法包括以下步骤：
-当在发射信号上正在出现边沿时以及当在发射信号上已经出现边沿时，在形成计数器读数的情况下以第一步幅同步于时钟一直计数到反转计数器读数，
-当在发射信号上已经出现边沿且规定时间的一半已经过去时，在达到反转计数器读数之后在形成计数器读数的情况下以第二步幅与时钟同步地计数，其中，第二步幅是第一步幅的负步幅，
-当计数器读数在计数期间等于输出计数器读数或在计数期间与输出计数器读数相交时，并且当在发射信号上没有出现边沿时，禁止计数以使计数器读数保持不变，其中，在计数器读数的时间曲线与输出计数器读数相交的情况下将计数器读数设置到输出计数器读数；
-对计数器读数求积分并且产生输出信号。
14.根据权利要求13所述的方法，其特征在于，步幅和反转计数器读数与在发射信号上的边沿的高度相关。
15.根据权利要求14所述的方法，其特征在于，步幅的数值和反转计数器读数与在发射信号上的边沿的高度的数值成比例。
16.根据权利要求13至15中的任一项所述的方法，其特征在于，第一步幅的符号和反转计数器读数的符号取决于：在发射信号上的边沿是上升边沿还是下降边沿。
Applications Claiming Priority (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102018110323.9 | 2018-04-30 | ||
| DE102018110322.0 | 2018-04-30 | ||
| DE102018110323.9A DE102018110323B3 (de) | 2018-04-30 | 2018-04-30 | Vorrichtung zur zählerstandgesteuerten Signalformung des Sendesignals einer seriellen Schnittstelle zu einem Ausgangssignal |
| DE102018110324.7A DE102018110324B3 (de) | 2018-04-30 | 2018-04-30 | Verfahren zur zeitgesteuerten Signalformung des Sendesignals einer seriellen Schnittstelle zu einem Ausgangssignal |
| DE102018110324.7 | 2018-04-30 | ||
| DE102018110322.0A DE102018110322B3 (de) | 2018-04-30 | 2018-04-30 | Vorrichtung zur zeitgesteuerten Signalformung des Sendesignals einer seriellen Schnittstelle zu einem Ausgangssignal |
| DE102018110325.5A DE102018110325B3 (de) | 2018-04-30 | 2018-04-30 | Verfahren zur zählerstandgesteuerten Signalformung des Sendesignals einer seriellen Schnittstelle zu einem Ausgangssignal |
| DE102018110325.5 | 2018-04-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110417382A CN110417382A (zh) | 2019-11-05 |
| CN110417382B true CN110417382B (zh) | 2023-11-24 |
Family
ID=68358089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810946581.6A Active CN110417382B (zh) | 2018-04-30 | 2018-08-20 | 对串行接口发射信号进行时控信号整形以形成输出信号的设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110417382B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5732106A (en) * | 1995-06-05 | 1998-03-24 | Itt Corporation | Pulse-shaping filter for modulator monolithic integration |
| JPH10285427A (ja) * | 1997-04-03 | 1998-10-23 | Sony Corp | 垂直同期回路 |
| US7898322B1 (en) * | 2008-04-18 | 2011-03-01 | Dust Networks, Inc. | Demodulator for a low power radio receiver |
| CN107870559A (zh) * | 2016-09-27 | 2018-04-03 | 精工爱普生株式会社 | 电路装置、物理量测定装置、电子设备和移动体 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003532325A (ja) * | 2000-04-26 | 2003-10-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 周期的な非線形波形を生成する装置および方法 |
| DE10163461A1 (de) * | 2001-12-21 | 2003-07-10 | Austriamicrosystems Ag | Schaltungsanordnung zur Bereitstellung eines Ausgangssignals mit einstellbarer Flankensteilheit |
| EP1416632A1 (en) * | 2002-10-31 | 2004-05-06 | Motorola Inc. | Circuit for generating a pulse-shaped signal for a communication line |
-
2018
- 2018-08-20 CN CN201810946581.6A patent/CN110417382B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5732106A (en) * | 1995-06-05 | 1998-03-24 | Itt Corporation | Pulse-shaping filter for modulator monolithic integration |
| JPH10285427A (ja) * | 1997-04-03 | 1998-10-23 | Sony Corp | 垂直同期回路 |
| US7898322B1 (en) * | 2008-04-18 | 2011-03-01 | Dust Networks, Inc. | Demodulator for a low power radio receiver |
| CN107870559A (zh) * | 2016-09-27 | 2018-04-03 | 精工爱普生株式会社 | 电路装置、物理量测定装置、电子设备和移动体 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110417382A (zh) | 2019-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1293890A3 (en) | Clock control method, frequency dividing circuit and PLL circuit | |
| CN109412582B (zh) | 一种pwm信号采样检测电路、处理电路及芯片 | |
| JP2009528015A (ja) | 自己補正式デジタル・パルス幅変調器（ｄｐｗｍ） | |
| CN104753499B (zh) | 占空比校准电路 | |
| US9001951B1 (en) | Techniques for transferring time information between clock domains | |
| CN110011659B (zh) | 分频器及其芯片 | |
| CN109361381A (zh) | 一种pwm生成电路、处理电路及芯片 | |
| US7969209B2 (en) | Frequency divider circuit | |
| CN105391447A (zh) | 一种相位插值扩频时钟产生方法 | |
| CN101436857A (zh) | 时脉产生器以及相关的时脉产生方法 | |
| CN110417382B (zh) | 对串行接口发射信号进行时控信号整形以形成输出信号的设备 | |
| WO2022247681A1 (zh) | 延时调制电路、方法、芯片及服务器 | |
| Lee et al. | A 9–11-bit phase-interpolating digital pulsewidth modulator with 1000x frequency range | |
| US10996732B2 (en) | Slew rate controlled power supply and associated control method | |
| CN1697324B (zh) | 传输信号去抖动的实现方法及其装置 | |
| CN103354448B (zh) | 基于fpga的高分辨率时间间隔产生系统 | |
| CN110289851A (zh) | 一种同步脉冲信号的输出方法、装置、设备及计算机介质 | |
| US5367204A (en) | Multiple digital clock edge generator circuit and method | |
| US6876710B1 (en) | Digitally controlled circuit for reducing the phase modulation of a signal | |
| CN1252483C (zh) | 测试低通滤波器截止频率的内部自测方法 | |
| CN109391247B (zh) | 一种基于pwm信号的滤波器、处理电路及芯片 | |
| CN109580975B (zh) | 一种基于pwm信号的速度检测器、处理电路及芯片 | |
| AU2002358783B2 (en) | Electronic ballast and operating method for a gas discharge lamp | |
| CN105024701A (zh) | 一种用于杂散抑制的分频比调制器 | |
| US8841954B2 (en) | Input signal processing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 40015657 Country of ref document: HK |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |