CN1252483C - 测试低通滤波器截止频率的内部自测方法 - Google Patents

测试低通滤波器截止频率的内部自测方法 Download PDF

Info

Publication number
CN1252483C
CN1252483C CN01816231.2A CN01816231A CN1252483C CN 1252483 C CN1252483 C CN 1252483C CN 01816231 A CN01816231 A CN 01816231A CN 1252483 C CN1252483 C CN 1252483C
Authority
CN
China
Prior art keywords
frequency
backfeed loop
circuit
filter circuit
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN01816231.2A
Other languages
English (en)
Other versions
CN1466688A (zh
Inventor
H·苏苏马
H·伊斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1466688A publication Critical patent/CN1466688A/zh
Application granted granted Critical
Publication of CN1252483C publication Critical patent/CN1252483C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/06—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into an amplitude of current or voltage
    • G01R23/07—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into an amplitude of current or voltage using response of circuits tuned on resonance, e.g. grid-drip meter

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Separation Using Semi-Permeable Membranes (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Networks Using Active Elements (AREA)
  • Filters And Equalizers (AREA)
  • Logic Circuits (AREA)

Abstract

一种用于实现确定在混合信号集成电路(IC)中的滤波器电路的频率特性的内部自测(BI ST)的方法和电路。该方法包括将一个被测量的电路(CUT)插入到一个看起来好像∑-δ调制回路的反馈回路中并且调节反馈回路以便使其在滤波器的截止频率处振荡。可以很容易地使用芯片上的计数器或者数字自动测试设备测量振荡频率。反馈回路最好包括一个比较器，一个相位延迟元件，诸如一个延迟线，和一个1位DAC，其中比较器被连接到CUT的输出端，1位DAC的输出端被连接到CUT的输入端。可以通过调节延迟线(即：一个n位长度的移位寄存器)来调谐反馈回路的相位延迟直到获得振荡频率。在低通滤波器电路的情况下，调谐的振荡频率对应于CUT的截止频率。

Description

测试低通滤波器截止频率的内部自测方法
技术领域
本发明总体上涉及测量滤波器的电路特性，更具体地涉及用于测量低通滤波器的截止频率的内部测试方法。
背景技术
低通滤波器被用在许多需要对信号的频带外的分量或噪声进行抑制的应用中。很多情况下，它们在混合信号集成电路(IC)中实现。此类集成电路被广泛地使用在用于脉冲放样(Pulse templating)的无线电通讯中。例如，典型HDSL收发信机中的发送机包括一个∑-δ数模调制器，其后是大的开关电容器噪声整形滤波器。在许多情况下，必需测量滤波器的带宽来满足模板规范。这就需要测量滤波器的截止频率。
已经公知，测试混合信号集成电路是一个困难的和耗时的工作。经常被使用来测试混合集成电路中的滤波器的截止频率的常规测试使用在截止频率处具有一个谐振频率(tone)并且在截止频率的每侧具有其它谐振频率的多谐振频率信号。在测试期间，设备的输出信号被数字化，并且执行数据处理以便提取每个谐振频率处的增益。在许多情况下，为了保证符合不同的标准，此类集成电路的滤波器的带宽是可编程的。因此，当使用前述的常规测试方法时，每次带宽设置必须执行单独的测试，这将增加测试次数和费用。此外，常规测试方法通常要求将被测试电路(CUT)与复杂的和昂贵的混合信号自动测试设备相连。
理想地，希望提供一种测量低通滤波器的截止频率的既快又简单的方法。此外，此方案可以在芯片上实现以便仅仅需要有限数量的自动测试设备(ATE)，最好只需要一个数字ATE。
发明内容
根据本发明的一方面，提供了一种用于确定嵌入在集成电路中的滤波器电路的频率特性的方法，包括：对应于反馈回路中的数字模块提供多个嵌入在所述集成电路中的多个数字元件；将所述滤波器电路连接到嵌入在所述集成电路中的多个数字元件以便将所述滤波器电路插入到反馈回路中；调节所述反馈回路的振荡频率直到反馈回路谐振；和确定所述反馈回路谐振时的振荡频率，所述频率对应于滤波器电路的频率特性。
根据本发明的另一方面，提供了一种用于确定嵌入在混合信号集成电路中的滤波器电路的截止频率的方法，包括：将该滤波器电路插入到包括嵌入到集成电路中的一个比较器、一个延迟元件和一个1位数模转换器的反馈回路中；通过调节所述延迟元件来控制所述反馈回路中的相位延迟以便调节该反馈回路的振荡频率；以及确定该反馈回路谐振时的振荡频率，所述频率对应于滤波器电路的截止频率。
根据本发明的另一方面，提供了一种混合信号集成电路，包括：被插入到一个反馈回路中具有一个输入端和一个输出端的滤波器电路，该反馈回路包括：具有一个与所述滤波器电路的输出端相连的输入端和一个输出端的比较器；具有一个与所述比较器的输出端相连的输入端和一个输出端的相位延迟元件；具有一个与所述相位延迟元件的输出端相连的输入端和与所述滤波器电路的输入端相连的输出端以便组成反馈回路的1位数模转换器；以及一个与所述输出比较器相连的计数器；所述反馈回路使滤波器电路的频率特性可以通过集成电路内部的自检确定。
附图说明
本发明的前述方面和许多附带的优点将通过下面参照说明书并且结合附图的详细说明中变得更易于接受并且得到更好的理解。
图1是本发明的示范性实施例的方框原理图；并且
图2是本发明的可选实施例的方框原理图。
具体实施方式
本发明包括一种用于实现确定低通滤波器的截止频率的内部自测(BIST)的方法和电路。该方法包括将被测试的电路(CUT)插入到一个看起来好像是一个∑-δ调制回路的反馈回路中并且调节该反馈回路以便使其在滤波器的截止频率处振荡。可以通过使用芯片上的计数器或者数字自动测试装置来很容易地测出此振荡频率。
图1示出对应于此类反馈回路的示范性实施例的方框图10，包括一个CUT 12，一个比较器14，其可以被简化成一个CMOS转换器，一个数字延迟线16，该数字延迟线使用对应于由CLK信号18产生的时钟周期的延迟单位来延迟比较器输出信号，以及一个限制信号不超过CUT的输入电压范围的1位数模转换器(DAC)20。1位DAC 20的输出在求和单元22处被反馈回回路中，在此处还接收一个最好为零的X(z)输入信号24(即：在1位DAC 20的两个电压水平之间的中间范围的电压)。注意在图2中省略了这个输入信号，这等价于一个零输入。反馈回路被设计成使整个回路在与CUT的截止频率相同的频率处振荡。振荡的频率或周期组成CUT测试特性，最好使用芯片上计数器26来进行测量。可选地，可以使用外部数字ATE设备测量振荡频率。注意CUT可以是一个离散时间电路或一个连续时间电路。
图2显示了电路的一种可选构造10′，其中具有相同参考标号的元件执行与上面讨论的图1所示的那些元件类似的功能。在结构10′中，1位DAC 20的输出只是直接反馈到CUT 12来组成反馈回路。应该注意当实现这个结构时一定要提供一个正反馈，否则回路将变得不稳定。
任何线性电路中的振荡条件由Barkausen法则给出：
|HF|＝1                    (1)
HF＝2nπ                (2)
其中H是CUT的增益，F是反馈回路的增益，并且HF是回路的相位和。对于图1的方法，回路是非线性的，不能直接应用Barkausen法则。但是，由于对于∑-δ调制器，比较器用作采用回路增益的电压控制的增益电路以便使其在任何时候保持一致。虽然没有表示现有比较器的增益的理论，可以使用比较器增益的概念表示如下写出增益的Barkausen条件：
|HFGcomp|＝1                            (3)
其中Gcomp是比较器的与电压相关的增益。比较器(一个正弦函数)可以被看成一个方波再生电路。这意味着，在开路状态下，在CUT的输入端施加方波将导致其输出端的信号的失真，但是在比较器的输出端再生，并具有一个相位偏移。由于比较器再生输入方波，总是能满足增益条件。因此，回路的振荡只取决于相位的Barkausen条件。
假设F(z)恒定。为了满足相位的Barkausen法则，整个回路的相位和应该是-2π。由于1位DAC输出后的信号倒相引入-π相位的偏移，CUT需要减去-π相位。由于CUT的每个极减去最大值为-π/2的相位，振荡频率应该大于CUT的第二极，因此也大于CUT的截止频率。F(z)延迟线的作用是将更多的相位偏移加入回路以便将振荡频率调节到截止频率。由于回路在CUT转移函数的消弱区振荡，出现在其输入端的方波的奇次谐波就被滤出。这表示可以忽略非线形信号对相位的影响。相位的Barkausen条件可以被写作：
H(Wosc)-nTosc＝-π        (4)
其中HF是CUT的相转移函数，T是时钟频率，并且nT是延迟线上的延迟。这个等式的作用是在使回路在CUT的截止频率上振荡的延迟线上提取延迟单位数目n。对于大的离散滤波器，很难用这个等式来分析解决。使用CUT的简单性能建模的仿真允许调谐振荡频率。通常，需要使用不超过10个延迟单位来将振荡频率设置到想要的值。
该方法以下面的方式工作。调整延迟线直到产生一个预定振荡频率或者通过调谐反馈回路的相位延迟来达到对应于CUT的截止频率的振荡频率。在两种情况下都可以使用芯片上的计数器来确定振荡频率是否对应于CUT的截止频率。因此，在第二种情况下，延迟线上的相位延迟可以被调节直到反馈回路谐振，由此可以知道截止频率。第一种情况将被使用在希望CUT的一个预定频率特性的条件下，借此如果振荡频率和CUT频率特性之间的差异超过一个预定值时，则认为CUT不满足预定的频率特性。例如，一个特定的混合信号IC需要一个具有10Khz+/-5％的截止频率。如果振荡频率和CUT截止频率之间的差异被确定超过5％时，就不会接受该CUT。
前述方法与现有技术相比具有许多优势。显著地，其主要使用数字模块来实现反馈。并且基本不受处理和温度变化的影响。由于对于∑-δ回路，比较器输入的偏差不影响振荡频率。因此，比较器可以简单到一个CMOS转换器。此外，数字延迟线16可以包括一个n位长度的移位寄存器或n＝2p的计数器。
如上所讨论的，1位DAC 20限定CUT的输入电压以便使其不超过CUT的线性输入电压范围，因此消除了不希望的信号失真的产生。1位DAC 20可以包括一些开关和一个基准电压，这在大部分混合信号集成电路是可以得到的。可以使用开关电容器和开关电流电路来实现类似功能。
本发明的方法适用于一个通信电路阵列和其它使用滤波器元件的混合信号电路。该方法可以与连续和离散时间滤波器一起使用，其可以用在∑-δ数模滤波器中来检测噪声整形带宽。其还可以被使用在在许多通信应用中作为模拟前端的自动增益控制器(AGC)-均衡器对中。此时，可以对AGC进行较小的修改来实现1位DAC 20的功能。此外，该方法不限于低通滤波器。可以使用相同的方法来确定任何类型的滤波器中其它的极/零相关参数。
该方法与当前使用的确定滤波器截止频率的常规多谐振频率测试相比显著加快。在该方法下，可以通过使用测试访问端口(TAP)控制器来得到电路特性，其对于测试大部分集成电路是可以获得的。这消除了要求建立GPIB接口和外部AWG和数字转换器的时间，还减小了处理时间。
上述的对本发明的示范实施例的描述不是要将本发明完全限定到所公开的特定形式。虽然例如此处为了说明目的描述了特定实施例，但是如本领域的技术人员应当认识到，在本发明的范围内的各种等价的修改也是可以的。因此，不希望本发明的范围限于上述的描述，而是应该全部参照下面的权利要求书来确定。

Claims (19)

1.一种用于确定嵌入在集成电路中的滤波器电路的频率特性的方法，包括：
对应于反馈回路中的数字模块提供多个嵌入在所述集成电路中的多个数字元件；
将所述滤波器电路连接到嵌入在所述集成电路中的多个数字元件以便将所述滤波器电路插入到反馈回路中；
调节所述反馈回路的振荡频率直到反馈回路谐振；和
确定所述反馈回路谐振时的振荡频率，所述频率对应于滤波器电路的频率特性。
2.根据权利要求1的方法，还包括当所述反馈回路谐振时测量振荡频率，以产生滤波器电路的测试特征。
3.根据权利要求1的方法，其中所述多个数字元件包括：
一个比较器；
一个延迟元件，以及
一个信号限制元件。
4.根据权利要求3的方法，其中所述延迟元件包括一个n位长度的移位寄存器。
5.根据权利要求3的方法，其中所述延迟元件包括一个n＝2p的计数器。
6.根据权利要求3的方法，其中所述信号限制元件包括一个1位数模转换器。
7.根据权利要求3的方法，其中所述比较器包括一个CMOS反相器。
8.根据权利要求1的方法，其中使用嵌入在所述集成电路中的计数器测量所述反馈回路的频率。
9.根据权利要求1的方法，其中所述滤波器电路对应于低通滤波器并且频率特性是低通滤波器的截止频率。
10.一种用于确定嵌入在混合信号集成电路中的滤波器电路的截止频率的方法，包括：
将该滤波器电路插入到包括嵌入到集成电路中的一个比较器、一个延迟元件和一个1位数模转换器的反馈回路中；
通过调节所述延迟元件来控制所述反馈回路中的相位延迟以便调节该反馈回路的振荡频率；以及
确定该反馈回路谐振时的振荡频率，所述频率对应于滤波器电路的截止频率。
11.根据权利要求10的方法，其中所述延迟元件包括一个n位长度的移位寄存器。
12.根据权利要求10的方法，其中所述延迟元件包括一个n＝2p的计数器。
13.根据权利要求10的方法，其中使用嵌入在所述集成电路中的计数器测量所述反馈回路的频率。
14.根据权利要求10的方法，其中所述比较器包括一个CMOS反相器。
15.一种混合信号集成电路，包括：
被插入到一个反馈回路中具有一个输入端和一个输出端的滤波器电路，该反馈回路包括：
具有一个与所述滤波器电路的输出端相连的输入端和一个输出端的比较器；
具有一个与所述比较器的输出端相连的输入端和一个输出端的相位延迟元件；
具有一个与所述相位延迟元件的输出端相连的输入端和与所述滤波器电路的输入端相连的输出端以便组成反馈回路的1位数模转换器；以及
一个与所述输出比较器相连的计数器；
所述反馈回路使滤波器电路的频率特性可以通过集成电路内部的自检确定。
16.根据权利要求15的电路，其中所述相位延迟元件包括一个n位长度的移位寄存器。
17.根据权利要求15的电路，其中所述延迟元件包括一个n＝2p的计数器。
18.根据权利要求15的电路，其中所述比较器包括一个CMOS转换器。
19.根据权利要求15的电路，其中所述滤波器电路对应于低通滤波器并且所述频率特性是该低通滤波器的截止频率。
CN01816231.2A 2000-09-26 2001-09-25 测试低通滤波器截止频率的内部自测方法 Expired - Fee Related CN1252483C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/670,306 2000-09-26
US09/670,306 US6448754B1 (en) 2000-09-26 2000-09-26 BIST method for testing cut-off frequency of low-pass filters

Publications (2)

Publication Number Publication Date
CN1466688A CN1466688A (zh) 2004-01-07
CN1252483C true CN1252483C (zh) 2006-04-19

Family

ID=24689874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01816231.2A Expired - Fee Related CN1252483C (zh) 2000-09-26 2001-09-25 测试低通滤波器截止频率的内部自测方法

Country Status (9)

Country Link
US (1) US6448754B1 (zh)
EP (1) EP1330658B1 (zh)
CN (1) CN1252483C (zh)
AT (1) ATE313807T1 (zh)
AU (1) AU2001294761A1 (zh)
DE (1) DE60116134T2 (zh)
HK (1) HK1054791A1 (zh)
TW (1) TW515900B (zh)
WO (1) WO2002027336A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777921B2 (en) * 2002-01-30 2004-08-17 Intel Corporation Analog filter with built-in self test
US7409621B2 (en) 2002-12-26 2008-08-05 Intel Corporation On-chip jitter testing
EP1776094A2 (en) * 2004-08-06 2007-04-25 Grain Processing Corporation Tablet coating composition
US7378833B2 (en) * 2005-09-30 2008-05-27 Intel Corporation Supply voltage characteristic measurement
US7573326B2 (en) * 2005-12-30 2009-08-11 Intel Corporation Forwarded clock filtering
US20100121596A1 (en) * 2008-11-12 2010-05-13 Honeywell International Inc. Methods and systems for frequency estimation for accelerometers
CN104049142B (zh) * 2013-03-14 2018-11-09 爱德万测试公司 用于rf频率／功率测量的ate数字通道
US9297853B2 (en) 2013-06-18 2016-03-29 Globalfoundries Inc. In-line measurement of transistor device cut-off frequency
CN103529295B (zh) * 2013-10-25 2015-11-25 佟晓白 一种基于滤波和采样计算谐波幅值的采样频率确定方法
CN110401431B (zh) * 2019-07-18 2020-11-10 江苏康众数字医疗科技股份有限公司 一种频率跟随数字离散滤波器、实现方法及其应用

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3961255A (en) * 1974-08-15 1976-06-01 Hekimian Laboratories, Inc. Measurement bandwidth enhancement in phase lock loops
DE487874T1 (de) * 1990-11-30 1992-10-15 Yokogawa Electric Corp., Musashino, Tokio/Tokyo Signalgestalter.
US5475315A (en) * 1991-09-20 1995-12-12 Audio Precision, Inc. Method and apparatus for fast response and distortion measurement
US5625317A (en) * 1994-08-08 1997-04-29 Texas Instruments Incorporated Tuning method for integrated continuous-time filters
US5621408A (en) * 1995-02-24 1997-04-15 Lecroy Corporation Delta sigma analog-to-digital converter with temporally interleaved architecture
US5555452A (en) * 1995-05-12 1996-09-10 Callaway, Jr.; Edgar H. Peak and valley signal measuring circuit using single digital-to-analog converter
JP3114680B2 (ja) * 1997-12-15 2000-12-04 日本電気株式会社 アクティブフィルタ

Also Published As

Publication number Publication date
US6448754B1 (en) 2002-09-10
TW515900B (en) 2003-01-01
ATE313807T1 (de) 2006-01-15
DE60116134D1 (de) 2006-01-26
WO2002027336A2 (en) 2002-04-04
CN1466688A (zh) 2004-01-07
WO2002027336A3 (en) 2003-05-01
AU2001294761A1 (en) 2002-04-08
EP1330658B1 (en) 2005-12-21
HK1054791A1 (en) 2003-12-12
EP1330658A2 (en) 2003-07-30
DE60116134T2 (de) 2006-07-27

Similar Documents

Publication Publication Date Title
CN110798212B (zh) 一种时域交织波形合成时序失配校准装置及方法
CN1252483C (zh) 测试低通滤波器截止频率的内部自测方法
US7443322B2 (en) Device for testing an analog-to-digital converter
JP2004501554A (ja) タイミング不確定性を自動補償するためのタイミング制御手段
KR20070043843A (ko) 지터 인가 회로, 및 시험 장치
DE10331572A1 (de) Sigma-Delta-Wandleranordnung
US7268603B2 (en) Method and apparatus for reducing duty cycle distortion of an output signal
US20010045857A1 (en) Clock modulator
US20230184828A1 (en) Method and Apparatus for Analyzing Phase Noise in a Signal from an Electronic Device
US7859300B2 (en) Input and output circuit apparatus
US20030234683A1 (en) Frequency-tuning loop used in the transconductor-capacitor filter
KR20010091008A (ko) Ｐｌｌ 반도체 디바이스 및 그 테스트 방법과 장치
CN112383290B (zh) 时钟占空比校准电路及方法、正交相位校准电路及方法
US5455530A (en) Duty cycle control circuit and associated method
CN209201057U (zh) 宽带捷变频信号源模块
US20050036567A1 (en) Voltage controlled oscillator (VCO) suitable for use in frequency shift keying (FSK) system
US7454306B2 (en) Frequency margin testing
US3968354A (en) Transversal digital filter for delta coded signals
US7786718B2 (en) Time measurement of periodic signals
US20240171210A1 (en) Devices and methods controlling a radio frequency path
CN1180534C (zh) 调谐装置
KR101101050B1 (ko) 지연이 정밀하게 제어되는 지연-동기 루프
US7394328B2 (en) Oscillator circuit and test apparatus
CA2020119C (en) Digital word output high-pass filter apparatus
KR200346379Y1 (ko) 주파수 합성기

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060419

Termination date: 20100925