TW515900B - BIST method for testing cut-off frequency of low-pass filters - Google Patents

Description

1 五、發明説明（ 發明 定而ί月:般而言關於遽波器的量測電路特性，且更特 方案。。係關於量測低通遽波器的截止頻率之内建測試 外::=器用於許多應用中’其中-信號或雜訊的波段 例而tΓ，廷種大置用在電訊產業中的脈衝樣板。舉 數㈣％典型HDSL收發器尹的傳送器包含—sigma deita 數位S]矢員比調變哭， 法考。接者為一大型切換的電容雜訊成形濾 :°午多例子中’該濾波器的頻寬必須被量測來符合 ’反規格。&需要該m的截止頻率被量測出來。 測試混合信號IC已知為一困難及耗時的工作。—通常用. :測合IC裝置中濾波器之截止頻率之習用測試使用一 多重音調信號，其一個音調位在該截止頻率，其它音調則 位在截止頻率的每了側。在測試期間，該裝置的輪出信號 被數位化，並執行資料處理來拮取每個音調的增益。在畔 多情況下，為了保證符合不同的標準，這種IC的濾波器頻 寬為可程式化的。因此，當使用前述的習用測試方法時， 必須對每個頻寬設定執行一獨立的測試，造成一相當Z的 生產測丈時〜間及費用。此外，習用測試方案通常需要連接 該測試中電路（CUT)到複雜及昂貴:的混合信號自動化測試設 備。 χ -4 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 515900 A7 _____ B7 五、發明説明（2~) Γ 理想上Γ"其將需要提供一測試方案來量測一低通濾波器 的截止頻率，其同時為快速及簡單。此外，這種方案必須 實施在晶片上，使得僅需要一限量的自動化測試設備（ΑΊΈ) ’較佳地是僅需要數位ATE。 圖式簡簟說明 前述本發明的各方面及許多具有的好處將可在參考所附 圖面及以下的詳細說明，而可得到更佳的暸解，其中·· 圖1為本發明的範例實施之方塊架構圖；及 圖2為本發明的另一實施之方塊架構圖。 發明詳細說明 本發明包含實施二内建自我測試（BIST)的方法及電路， 用以決定低通濾波器的截止頻率。該方法包含插入一測試 中電路（CUT)到一反饋迴路，其看起來像是一 ygma delta調 變迴路，·並調整該反饋迴路，所以其在該濾波器的截止頻一 率振盪一。然後該振盪頻率可使用晶片上計數器或數位自動_ 化測試設備來簡易地量測。 1 一方塊圖10對應於這種反饋迴路的範例性實施係示於圖1 ’其包含一 CUT 12，一比較器14，其可簡化為像是一 CMOS反相器，一數，位延遲線16 ,其以對應於一 CLK信號18 產生的一時脈週期來延遲具有延遲單元的比較器輸出信號 ’及一 1位元數位到類比轉換器（DAC) 20，其限制該信號不 要超過該-CUT的輸入電壓範圍。來自1位元DAC 20的輸出在 一加總方塊22中被反饋到該迴路，其也接收一 χ(ζ)輸入信 號24，其較佳地是必須為〇 (即在1位元dac 20的兩個電壓 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐) 515900 A7 _____B7 五、發明説明（3 ) 位準之間韵中間範圍電壓）。請注意在圖2中，此輸入信號 被省略，其係等於-零輸入。該反饋迴路之設計使得該整 體迴路以與該CUT的截止頻率相同的頻率來振盈。該振盈 頻率或週期構成禕CUT測試簽章，其較佳地是使用一晶片 上。十數為26來置測。其可視需要，該振盪頻率可由外部數 位ΑΊΈ裝置來量測。請注意，該(31；1可為一離散時間電路， 以及一連續時間電路。 該電路的可選擇性架構10，係示於圖2 ,其中具有相同名 稱參考之成份執行那些示於圖丨及在上述討論的類似函數。 在架構10,中，i位元DAC 2〇的輸出係簡單地直接輸入到 CUT 12來形成該反饋迴路。其可注意到，在實施此架構 時必須小心而來提;1共一正向反饋，否則該迴路會成為不 穩定。 在任何線性電路的振盪情況可由Barkausen條件來決定： |hf|=i (1) 9HF=2n 7Γ (2) 1 其中Η為該CUT的增盈’ F為該反讀迴路的增益，而中 為該迴路的整體相位。對於圖1方案的情況中，該迴路為 非線I*生’且5亥Barkausen條件不在能夠直接地應用。彳曰是 ，藉由sigma delta調變，該比較器做為一電壓控制增益電 路’其可適應該迴路的增益，所以其可隨時維持為丨。雖 然不存备有-表示該比較器增益的良好建立的理論，該增 盈之Barkausen條件可使用該比辣器增益的觀念性表示來 寫入，如下所示： -6-

515900 、 A7 _____B7 五、發明説明~) — ~7 |HFGeGmp| = l (3) ”中G c。m p為遠比較器的電壓相關增益。該比較器（一正 弦幽數）可視為一方波再生電路。此代表在一開放迴路中 ，在泫CUT輸入處施加一方波，其將造成在其輸出的一 扭曲的信號，但在該比較器輸出再生具有一相位偏置的 信號。因為該比較，器再生該輸入方波，在該增益上的情 況將永遠滿足。因此，該迴路的振盪僅依據該相位上的 Barkausen條件。 假叹F(z)為一常數。為了滿足相位上的jgarkausen條件， 在整個迴路上的相位必須為_2疋。當在1位元dac 20的輸出 之後的信號倒轉加入-7Γ的相位偏置，該Cut需要貢獻-疋相 位。因為該CUT的每個電極即貢獻一最大-兀/2的相位，該 振盪頻率必須大於該CUT的第二電極，其依序大其截止頻 率。該F(z)延遲線的，角色係要加入更多的相位偏置到該迴路— 中，藉-以調整該振盪頻率到該截止頻率。當該迴路在該 CUT轉換函數的衰變區域中振盪時，出現在其輸入的該方 波之奇諧波即被過濾掉。此代表該相位上的信號非線性的 效應可被忽略。該相位上的Barkausen條件即可寫成： (PH(w0SC)-nT0SC = - 7Γ (4) 其中（Phf為該CUT的相位轉換函數，τ為該時脈頻率，而 nT為該延遲線中的延遲。此等式的角色係要拮取該延遲線 中延遲單-元η的數目，其將使得該迴路在該CUT的戴止頻率 下振盪。對於大型的分散濾波器，此等式很難解析地求解 。使用該CUT的簡單行為模型之模擬允許來調節該振盡頻 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 515900 A7 ----------- 五、發明説5 ) "~ -- 率 般而言，其採用不超過10個延遲單元來設定該振盪 頻率到所需要的數值。 垓方法係以下述的方式運作。該延遲線被調整直到必須 產生預定的振盪頻率，或是對應於該CUT的截止頻率的 振盪頻率可透過調諧該反饋迴路的相位延遲來達到。在這 兩種情況中，該晶片上計數器可用來決定該振盪頻率是否 不對應於該CUT的截止頻率。因此，在第二種情況中，該 延遲線上的該相位筵遲可被調整，直到該迴路被調諧，然 後即可得知該截止頻率。該第一種情況將被用於需要該 CUT的預疋頻率特性之狀況，藉此如果該振盪頻率及該 CUT頻率特性之間的差異超過一臨限值，該即視為不 能達到該預定的頻率特性。舉例而言，一特殊的混合信號 JC可需要具有一低通濾波器，其截止頻率為1〇 KHz +/_ 。如果該振盪頻率及該CUT頻率特性之間的差異被決定為 超過5❶A—，則該CUT將不符合接受的條件。 前述的方案提供了比先前技藝要佳的許多好處。請注意 ’其主要使用遠反饋貫施的數位方塊。其亦實質地防止製 程及溫度的變化。例如對於sigma delta迴路，在該比較器輸 入的偏移並不會影響該振盪頻率。因此，該比較器可以像 是CMOS反相器般簡單。此外，數位延遲線16可包含一 ^_長 度偏置暫存器或一 數器。 如上所-述，1位元DAC 20限制了該CUT之輸入電壓，藉以 不會超過其線性輸入電壓範圍，因而避免了不需要的信號 扭曲之產生。1位元^ DAC 20可包含一些開關及一電壓參考 -8 - ^紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公I) "---

裝 訂 515900 A7 --- —_ B7 五、發明説明（6 ) ’其可立即用於大f數的混合信號1C。類似的實施可配合 用於切換的電容及切換電流的電路。 本發明方法可應用到一通訊電路的陣列，以及使用濾波 杰兀件的其它混合信號電路。該方法可同時利用連續及分 政的時間濾波器。其可用於sigma-delta數位到類比濾波器 來檢查該雜訊成形頻寬。其也可應用到自動化增益控制器 (AGC)等化器配對，做為許多通訊應用中的類比前端。在此 例中，該AGC可設定使用一些微小的修正，藉以扮演i位元 DAC 20的角色。此/卜，該方法並不限於低通濾波器。其它 電極/令相關簽數可使用相同的方式來在任何形式的濾波器 中決定。

該方法大體上比目前用於決定濾波器的截止頻率之傳統 多重音調測試要快得多。在該方法之下，電路特性可使用 /貝J。式存取璋（TAP)控制裔來取得，其通常可用來測試大多— 數的1C—。此可減少設置GPIB介面，外部AWG及數位化器所-需要的時間，以及降低處理時間。 J 前述本發明的說明具體實施例並不是要完全列出或限制 本發明在所揭示的精確形式。而本發明的特定具體實施例 及範例在此處描述者為說明的目的，對於本技藝的專業人 士可以瞭解在本發明範圍内有可能有不同的同等修正了因 此，上面的描述並不會以任何方式來限制本發明的範圍， 而是完全-參考以；F的申請專利範圍來決定。 -9 * ^紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) ----------

Claims (1)

1. A8

   一種用识決定嵌入在一積體電路（IC)中 頻率特性的方法，其包含： 提供複數個嵌入在該1C上的數位元件 饋迴路中的數位區塊； 的濾波器電路之 ，其對應於一反 件 連接5亥;慮波電路到内建右兮 遷在該Ic上的該複數個數位元 ，使得泫濾波器電路插入到該反饋迴路； 調整該反饋迴路的振盪頻率 ;及 直到該反饋迴路被調節 當該迴路被調節時，決宕士女士艮、.县 戌疋邊振盪頻率，該頻率對應於 該遽波裔電路的该頻率特性。 2. 如申=專利範圍第！項之方法，進一步包含當該反饋迴路 破調節來產生該濾波器電路的一測試簽章時來量測該振 邊頻率。 3. 如申靖專利範圍第1項之方法，其中該複數個數位元件包 含： 一比較器； " 一延遲元件；及 一信號限制元件。 4·如申請專利範圍第3項之方法，其中該延遲元件包含—心 長度偏置暫存器。 5·如申請專利範圍第3項之方法，其中該延遲元件包含一 數器。 6.如申請寻利範圍第3項之方法，其中該信號限制元件包含 一 1位元數位到飒比轉換器（DAC)。 -10- 本紙張尺度適用中國國尽標準(CNS) A4規格(210 X 297公爱)

   裝 訂 線

   、申請專利範圍 其中該比較器包含一 如申請一專利範圍第3項之方法， CMOS反相器。 如^專利$(L圍第1項之方法’ I中該反饋迴路的頻率係 以嵌入在該1C中的計數器來量測σ 10. 如申請專利範圍ρ項之方法1中該反饋迴路的頻率使 用一測試存取埠（TAP)控制器來量測。 如申明專利粑圍第1項之方法’ &中該遽波器電路對應於 -低通—濾波器，而該頻率特性為該低通濾波器的該截止 11· 一種用以決定嵌入在一積體電路（IC)中的濾波器電路之 截止頻率的方法，其包含： 插入该濾波器電路到一反饋迴路，其包含内建在該 上的一比較器，一延遲元件，及一 1位元數位到類比轉換 器； ' 藉由調整該延遲元件來調節該反饋迴路的一振盪頻率 ，矿控制該反饋迴路中的一相位延遲；及 當該迴路被調，節時，決定該振盪頻率，該頻率對應於 該濾波器電路的截止頻率。 12.如申明專利範圍第丨丨項之方法，其中該延遲元件包含一 η·長度偏置暫存器。 13 ·如申#專利範圍第Π項之方法，其中該延遲元件包含一 數器。 14.如申咐專利範圍第丨丨項之方法，其中該反饋迴路的頻率 係以嵌入在該1C中的計數器來量測。 本紙張尺度適用中國國豕標準(CNS) Α4規格(210X 297公爱） 515900 、申請專利範圍 15.如申請-專利範圍第_之方法，其中該比較器包含一 CMOS反相器。 16· —種混合信號之積體電路（IC)，其包含： 具有一輸入及一輸出之濾波器電路被插入到一反饋迴 路，其包含·· 一具有一輸出，及一連接到該濾波器電路的該輸出之 輸入的比較器； 一具有一輸出，及一連接到該比較器的該輸出之輸入 的相位延遲元件； 一 1位元數位到類比轉換器（DAC)，其具有一連接到該 相位延遲兀件的該輸出之輸入·，及一連接到該濾波器電 路的該輸入之輸出，藉以形成該反饋迴路；及 一計數器，其連接到該比較器輸出； 該反饋迴路使得該濾波器電路的一頻率特性可由該ic 的内建自我測試來決定。 17 ·如申印專利範圍第丨6項之電路，其中該相位延遲元件包 含一 η-長度偏置暫存器。 1 1 8.如申巧專利範圍&第丨6項之電路，其中該相位延遲元件包 含一 數器。 19如申#專利範圍第16項之電路，其中該比較器包含一 CMOS反相器。 20·如申請專利範圍第16項之電路，其中該濾波器電路對應 於一低通濾波器，而該頻率特性為該低通濾波器的該截 止頻率。 : -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱）