KR200346379Y1

KR200346379Y1 - 주파수 합성기

Info

Publication number: KR200346379Y1
Application number: KR20-2003-0037489U
Authority: KR
Inventors: 박진태
Original assignee: (주)더블웨이브
Priority date: 2003-12-01
Filing date: 2003-12-01
Publication date: 2004-03-31

Abstract

본 고안은 광대역의 입력주파수에 대해 빠르면서도 미세한 주파수 천이 스텝을 갖도록 된 주파수 합성기에 관한 것이다.

본 고안에 따른 주파수 합성기는 전압제어발진기로부터 궤환되는 주파수와 DDS를 통해 미세한 스텝으로 천이되는 주파수를 합성하여 PLL모듈로 인가되도록 구성되고, PLL모듈 외부에 결합된 저항값을 조절하여 주파수천이상태에서는 PLL모듈과 루프필터의 주파수변환대역폭을 넓게 설정하여 미세한 스텝으로 주파수 천이가 가능하면서 주파수 천이시간을 단축시킬 수 있도록 구성된다. 또한 주파수천이가 완료된 후에는 PLL모듈의 주파수변환대역폭을 좁게 설정하여 주파수천이된 신호의 잡음을 최소화할 수 있게 된다.

Description

주파수 합성기{Frequency combiner}

주파수 합성기는 입력되는 신호의 주파수대역을 변환하기 위한 것으로, 도1에 도시된 바와 같이 구성된다.

도1에 도시된 바와 같이 주파수 합성기는 기준 클럭(REF_CLK)에 동기하여 이후에 설명할 전압제어발진기(23)로부터 궤환 입력되는 주파수의 위상차정보를 출력하는 위상검출기(Phase Lock Loop : 21, 이하 PLL이라 칭함)와, 이 PLL(21)로부터 인가되는 위상차정보에 대응되는 전압정보를 출력하는 루프필터(22) 및, 상기 루프필터(22)로부터 인가되는 전압레벨에 대응되는 주파수를 발생하여 출력단으로 출력함과 더불어 일정 레벨은 상기 PLL(21)로 궤환 입력하도록 된 전압제어발진기(VCO: 23)를 포함하여 구성된다.

즉, 상기 주파수 합성기는 그 출력단을 통해 항상 일정 레벨의 주파수를 출력하게 된다.

한편, 최근 광대역에 대한 주파수 합성이 요구되고 있으며, 이에 전압제어발진기(23)로부터 궤환되는 주파수를 분주기(도시되지 않음)를 통해 분주시킨 후 이를 PLL(21)로 입력함으로써, 광대역의 주파수신호에 대한 주파수합성이 가능하도록 된 주파수 합성기가 개발되어 이용되고 있다.

그런데, 주파수 합성기를 구성하는 상기 PLL(21)은 일반적으로 Digital PLL 이 이용되며, 이는 칩형태로 구성되어 양산시 설정된 알고리즘에 따라 고정된 주파수 천이 스텝을 갖게 된다. 따라서, 광대역으로 사용할 경우 위상잡음이 나쁘며, Spurious특성이 좋지 않고, 주파수 천이 속도가 수 ms로 매우 느리다는 단점이 있게 된다.

따라서, 광대역의 다채널 신호를 송수신하기 위한 장치에 상기한 주파수 합성기가 채용되는 경우 주파수 간격이 미세한 주파수 간격으로 형성되는 채널의 신호 송수신이 어렵게 되는 문제가 있게 된다.

이에 본 고안은 상기한 사정을 감안하여 안출된 것으로, 광대역의 입력주파수에 대해 주파수 천이 스텝이 미세하면서 주파수 천이도 고속으로 처리할 수 있도록 된 주파수 합성기를 제공함에 그 기술적 목적이 있다.

도1은 종래 주파수 합성기의 내부구성을 도시한 도면.

도2는 본 고안에 따른 주파수 합성기의 내부구성을 도시한 기능블록도.

도3은 도2에 도시된 PLL모듈(100)과 루프필터(200)의 상세구성을 도시한 도면.

도4는 도3에 도시된 루프필터(200)의 동작을 설명하기 위한 타이밍도.

도5는 도4에 도시된 루프필터(200)의 저항 변화에 따른 주파수변환대역폭 상태를 도시한 도면.

******* 도면의 주요부분에 대한 간단한 설명 *******

100 : PLL 모듈, 200 : 루프 필터,

300 : 전압제어발진기(VCO), 400 : 증폭기,

500 : 주파수변환부.

상기 목적을 달성하기 위한 본 고안에 따른 주파수 합성기는 입력되는 전압레벨에 대응되는 주파수를 발생시키는 전압제어발진기와, 상기 전압제어발진기로부터 궤환 입력되는 주파수를 가변 출력하는 주파수변환부, 상기 주파수변환부로부터 인가되는 주파수와 기준주파수를 비교하여 그 위상차 정보를 출력하는 PLL 모듈과 이 PLL 모듈의 외부에 결합되어 상기 주파수변환부에서 주파수가 천이되는 동안에는 PLL 모듈의 주파수변환대역폭을 넓게 설정하고, 주파수가 변환된 후에는 PLL 모듈의 주파수변환대역폭을 좁게 설정하기 위한 대역변환부가 구비되는 PLL 및, 상기 PLL로부터 인가되는 신호에 대응되는 전압을 생성하여 상기 전압제어발진기로 제공하되, 상기 주파수변환부에서 주파수가 천이되는 동안에는 주파수변환대역폭을 넓게 설정하고, 주파수가 천이된 후에는 주파수변환대역폭을 좁게 설정하도록 된 루프필터를 포함하여 구성되는 것을 특징으로 한다.

즉, 상기한 바에 의하면 광대역 입력주파수에 대해 미세한 주파수 천이 스텝을 가지면서 고속으로 주파수 천이가 가능하도록 된 주파수 합성기를 제공할 수 있게 된다.

이하 본 고안에 따른 실시예를 설명한다.

도2는 본 고안에 따른 주파수 합성기의 내부구성을 기능적으로 분리하여 나타낸 블록구성도이다.

도2에 도시된 바와 같이 주파수 합성기는 기준 클럭(REF_CLK)에 동기하여 입력 주파수의 위상차정보를 출력하는 PLL 모듈(100)과, 이 PLL 모듈(100)로부터 인가되는 위상차정보에 대응되는 전압정보를 출력하는 루프필터(200) 및, 상기 루프필터(200)로부터 인가되는 전압레벨에 대응되는 주파수를 발생하여 일정 레벨은 증폭부(400)를 통해 출력단으로 증폭출력하고, 일정 레벨은 주파수변환부(500)를 통해 주파수 천이시켜 상기 PLL 모듈(100)로 제공하는 전압제어발진기(300)를 포함하여 구성된다.

여기서, 상기 주파수변환부(500)는 제1 국부발진기(501)에서 발생되는 주파수를 DDS(Direct Digital Synthesize :502)로 제공하고, DDS(502)는 외부로부터 인가되는 데이터에 따라 상기 주파수를 일정 주파수 스텝 단위로 천이시켜 제21 필터(503)로 제공하며, 제21 필터(503)는 DDS(502)로부터 인가되는 주파수신호에서 일정 대역의 주파수신호만을 필터링하여 제21 믹서(504)로 제공하고, 제21 믹서(504)는 상기 제21 필터(503)로부터 인가되는 주파수와 제2 국부발진기(505)로부터 인가되는 주파수를 합성하여 제22 필터(506)로 제공한다. 제22 필터(506)는 입력되는 주파수신호 중 일정 범위내의 주파수신호만을 필터링하여 제22 믹서(507)로 제공하고, 제22 믹서(507)는 제22 필터(506)로부터 인가되는 주파수와 제3 국부발진기(508)로부터 인가되는 주파수를 합성하여 제23 필터(509)를 통해 특정 주파수대역만을 필터링한 후 제23 믹서(510)로 제공하게 된다. 제23 믹서(510)는 상기 전압제어발진기(300)로부터 인가되는 궤환 주파수와 상기 제23 필터(509)로부터 인가되는 주파수를 합성하여 제24 필터(511)를 통해 원하는 제2 주파수대역만을 필터링한 후 상기 PLL모듈(100)로 입력하도록 구성된다. 여기서, 상기 DDS(502)는 미세한 주파수 천이 스텝(수 Hz)과 낮은 위상잡음 특성을 갖는 반면 출력주파수가 낮다는 단점을 갖는다. 이에, 본 고안에서는 상술한 바와 같이 제21 믹서(504)와 제22 믹서(507)를 통해 DDS(502)로부터 출력되는 주파수대역을 높이도록 구성하였다.

즉, 상기 전압제어발진기(300)로부터 출력되는 궤환 신호는 주파수변환부(500)에 의해 수 Hz간격으로 주파수 천이되어 PLL모듈(100)의 입력으로 인가된다. 또한, 주파수변환부(500)는 제21 내지 제24 필터(503,506,509,511)를 통해 잡음 성분이 충분히 제거된 주파수를 PLL모듈(100)로 제공하여 주파수 합성기를 통해 항상 안정적인 주파수가 출력되도록 한다.

또한, 상기 주파수 합성기는 주파수 천이 시간을 빠르게 할 필요가 있게 된다. 이에 본 고안에서는 PLL모듈(100)과 루프필터(200)를 통해 주파수 천이시간을 빠르게 하면서 주파수 천이가 종료된 상태에서는 해당 주파수의 잡음을 최소화할 수 있도록 구성하였다.

먼저, 루프필터(200)는 도3에 도시된 바와 같이 PLL모듈(100)과 전압제어발진기(300)간의 경로상에 일단이 결합되면서 그 타단은 접지되도록 캐패시터(C1,C2,C3)가 각각 결합되고, 캐패시터(C2)와 캐패시터(C3) 사이의 신호경로상에는 저항(R)이 결합되어 구성된다. 그리고, 상기 캐패시터(C2)와 접지 사이에는 외부로부터 인가되는 스트로브(STROBE)신호에 동기되는 제1 타이머(T1)와, 이 제1 타이머(T1)로부터 인가되는 신호를 근거로 온/오프되는 제1 스위치(SW1)가 결합되어 구성된다. 이때, 상기 제2 캐패시터(C2)와 접지 사이에는 저항(R1)과 저항(R2)이 병렬 결합되고, 저항(R1)과 저항(R2) 사이에는 제1 스위치(SW1)가 결합되어 제1 스위치(SW1)의 온/오프 상태에 따라 제2 캐패시터(C2)와 결합되는 저항값이 달라지게 된다. 또한, 제1 타이머(T1)와 접지간에는 저항(R3)과 캐패시터(C4)가 병렬로 결합되어 저항(R3)과 캐패시터(C4)에 의해 설정되는 시정수에 따라 주기적으로 제1 스위치(SW1)를 온/오프하기 위한 신호, 예컨대 하이("1") 또는 로우("0")신호를 제공하게 된다. 즉, 제1 스위치(SW1)가 온(ON)상태인 경우에는 캐패시터(C2)와 접지사이에 저항(R1)과 저항(R2)가 병렬로 결합되게 되고, 제1 스위치(SW1)가 오프(OFF)상태인 경우에는 캐패시터(C2)와 접지사이에 저항(R1)이 결합된 형태가 되어 루프필터(200)의 필터링대역을 변경 설정하게 된다.

또한, 상기 PLL모듈(100)은 도3에 도시된 바와 같이 그 외부에 주파수 천이 대역폭을 변환하기 위한 대역변환수단(110)이 결합되어 구성된다. 이때, PLL모듈(100)의 주파수 천이 대역폭은 PLL모듈(100) 내에 형성되는 Charge Pump회로에 의해 설정되며, 본 고안에서는 이 Charge Pump회로의 입력저항을 변화시켜 Charge Pump 전류를 변화시킴으로써 주파수대역폭을 변환하도록 구성된다.

즉, 상기 대역변환수단(110)은 PLL모듈(100)내 Charge Pump회로와 접지간에 저항(R4)과 저항(R5)가 병렬결합되면서, 저항(R4)과 저항(R5) 사이에는 소정 제어신호에 따라 온/오프 되는 제2 스위치(SW2)가 결합되어 구성된다. 그리고, 외부로부터 인가되는 스트로브신호(STROBE)에 동기하여 소정 시간을 계수하는 제2 타이머(T2)가 결합되어 구성된다. 이때, 제2 타이머(T2)와 접지간에는 저항(R6)과 캐패시터(C5)가 병렬결합되어 구성되어 그 시정수에 대응되는 시간 주기로 상기 제2 스위치(SW2)를 온/오프 단락하기 위한 신호, 예컨대 하이("1") 또는 로우("0")신호를 상기 제2 스위치(SW2)로 인가하도록 구성된다. 여기서, 상기 제2 타이머(T2)와 제2 스위치(SW2)의 동작에 따른 저항(R4,R5)의 결합관계는 루프필터(200)와 동일하므로 그 상세한 설명은 생략한다.

도4는 상기 루프필터(200)의 동작을 설명하기 위한 타이밍도이다. 도4에서 전압제어발진기(VCO : 300)의 빗금친 부분은 주파수 천이 상태를 나타낸 것이다. 루프필터(200)는 외부로부터 인가되는 스트로브(STROBE)신호가 라이징에지인 때, 다시말해 주파수 천이가 시작된 시점에 제1 및 제2 타이머(T1, T2)가 동작상태로 된다. 제1 타이머(T1)는 저항(R3)과 캐패시터(C4)에 의해 설정되는 시정수에 대응되는 동안 하이레벨("1")신호를 제1 스위치(SW1)로 인가하게 되고, 제1 타이머(T1)로부터 하이레벨("1")신호가 인가되는 동안 제1 스위치(SW1)는 온("ON")상태를 유지하게 된다. 따라서, 제1 스위치(SW1)가 오프("OFF")상태로 되는 동안은 캐패시터(C2)와 접지사이에 저항(R1)만 결합된 상태가 되고, 제1 스위치(SW1)가 온("ON")상태로 되는 동안은 캐패시터(C2)와 접지간에 저항(R1)과 저항(R2)이 병렬로 결합된 상태로 되어 저항값이 낮아지게 된다. 그리고, 이러한 저항값의 변화는 도4에 도시된 바와 같이 루프필터(200)의 필터링 주파수 기울기를 변화시켜 루프필터(200)의 필터링 주파수대역폭이 W1에서 W2로 넓어지게 한다. 즉, 루프필터(200)의 특성상 주파수대역이 넓어지면 주파수천이 시간이 빨라지는 대신 고조파성분에 의한 잡음이 증가하게 되는 바, 주파수 천이가 끝난 다음에는 저항(R1)로 동작하여 필터링되는 주파수대역폭을 좁게 설정하여 주파수 천이 동안에 비해 해당 주파수에 대한 잡음을 감소시킨다.

한편, PLL모듈(100)에 결합된 대역변환수단(110)의 제2 타이머(T2)와 제2 스위치(SW2)는 상술한 루프필터(200)의 제1 타이머(T1) 및 제2 스위치(SW1)과 동일하게 동작하므로 그 상세한 설명은 생략한다. 즉, PLL모듈(100)에 있어서는 주파수 천이가 종료되어 제2 스위치(SW2)가 오프 상태로 됨으로써 대역변환수단(110)의 저항값이 커지게 되는 경우 주파수 천이 대역폭이 좁아져 주파수의 잡음이 감소하게 되고, 주파수 천이 동안에는 대역변환수단(110)의 저항값이 작아져 Charge Pump 전류가 많이 흐르게 됨으로써 주파수변환 대역폭이 넓어짐으로써 주파수 천이 시간이 빨라지게 된다.

예컨대 , 본 고안에 따른 주파수합성기는 Charge Pump 이득이 Ka이고, 주파수가 천이할 때 Charge Pump 이득이 Ka*, 주파수가 천이할 때 저항 = R1//R2 =이라 할 때, 표1과 같은 관계가 성립하게 된다.

	주파수 천이 종료 상태	주파수 천이 상태
M	Ka
저항	R2
주파수대역폭	Wc	M×Wc
락 잡는 시간	Lt

다시말해, 상기 주파수합성기는 주파수천이시간 동안에 PLL모듈(100)의 Charge Pump 전류가 4배 많아져(Ka=1 일때 Ka^*=4) M값이 "2"가 되면, 루프필터(200)에 저항이 감소되어 주파수변환대역폭이 2배가 됨으로써 락 잡는 시간이 2배 빨라지게 된다.

이어 상기한 구성으로 된 장치의 동작을 설명한다.

주파수 합성기는 DDS(502)를 통해 미세한 간격으로 주파수천이되어 출력되고, 제21 믹서(504) 및 제22 믹서(507)를 통해 주파수대역을 높인 후, 이를 다시 전압제어발진기(300)의 출력주파수와 합성하여 PLL모듈(100)로 입력하게 된다. 이때, 상기 제23 믹서(510)를 통해 전압제어발진기(300)로부터 PLL모듈(100)로 궤환입력되는 주파수를 낮춤으로써 주파수 합성기의 전체적인 위상잡음을 감소시키게 된다.

또한, 상기 주파수 합성기는 주파수 천이가 발생되는 동안은 상기 PLL모듈(100)의 외부에 결합되는 저항값을 조정하여 주파수변환대역폭을 넓게 설정하여 주파수 천이 시간을 단축시키도록 하고, 주파수 천이가 종료된 상태에서는 주파수 변환 대역폭을 좁게 설정하여 주파수의 잡음 성분이 감소되도록 한다.

또한, 상기 PLL모듈(100)로부터 출력되는 신호는 루프필터(200)를 통해 전압제어발진기(300)로 인가되는데, 상기 루프필터(200)도 저항값을 조정하여 주파수천이 상태에서는 필터링 주파수변환대역폭을 넓게 설정하여 주파수 천이 시간이 빨라지도록 하고, 주파수 천이가 종료된 상태에서는 필터링 주파수변환대역폭을 좁게 설정하여 주파수의 잡음성분이 감소되도록 한다.

즉, 상기 실시예에 의하면 전압제어발진기에서 궤환되는 주파수를 DDS를 통해 미세하게 주파수를 천이되는 주파수와 합성하여 PLL모듈로 제공하고, PLL모듈과 루프필터를 통해 주파수 천이 동안의 주파수대역을 변화시킴으로써, 광대역 주파수에 대해 미세한 주파수 천이 스텝을 가지면서 고속으로 주파수 천이를 수행할 수 있도록 된 주파수 합성기를 제공할 수 있게 된다.

한편, 본 고안은 상기 실시예에 한정되지 않고 본 고안의 기술적 사상을 벗어나지 않는 범위내에서 다양하게 변형 실시하는 것이 가능하다.

이상 설명한 바와 같이 본 고안에 의하면, 광대역 입력주파수에 대해 미세한 주파수 천이 스텝을 가지면서 고속으로 주파수 천이가 가능하도록 된 주파수 합성기를 제공할 수 있게 된다.

Claims

입력되는 전압레벨에 대응되는 주파수를 발생시키는 전압제어발진기와,

상기 전압제어발진기로부터 궤환 입력되는 주파수를 가변 출력하는 주파수변환부,

상기 주파수변환부로부터 인가되는 주파수와 기준주파수를 비교하여 그 위상차정보를 출력하는 PLL 모듈과 이 PLL 모듈의 외부에 결합되어 상기 주파수변환부에서 주파수가 천이되는 동안에는 PLL 모듈의 락 잡는 주파수변환대역폭을 넓게 설정하고, 주파수가 변환된 후에는 PLL 모듈의 락 잡는 주파수변환대역폭을 좁게 설정하기 위한 대역변환부가 구비되는 PLL 및,

상기 PLL로부터 인가되는 신호에 대응되는 전압을 생성하여 상기 전압제어발진기로 제공하되, 상기 주파수변환부에서 주파수가 천이되는 동안에는 주파수변환대역폭을 넓게 설정하고, 주파수가 천이된 후에는 주파수변환대역폭을 좁게 설정하도록 된 루프필터를 포함하여 구성되는 것을 특징으로 하는 주파수 합성기.
제1항에 있어서,

상기 대역변환부는 PLL모듈과 접지 사이에 저항(R4)과 저항(R5)이 병렬로 결합되되, 저항(R4)과 저항(R5) 사이에는 스위치(SW2)가 결합되어 저항(R5)이 선택적으로 저항(R4)와 결합되도록 구성되고,

상기 스위치(SW2)는 접지에 대해 병렬 결합되는 저항(R6)과 캐패시터(C5)에 의해 설정되는 시정수를 근거로 주기적으로 상기 스위치(SW2)를 온/오프하기 위한 신호를 송출하는 타이머(T2)에 의해 단속되는 것을 특징으로 하는 주파수 합성기.
제1항 또는 제2항에 있어서,

상기 루프필터는 PLL 모듈과 전압제어발진기 사이의 신호경로상에 일단이 결합되고 그 타단은 접지되도록 캐패시터(C1,C2,C3)가 각각 결합되고, 캐패시터(C2)와 캐패시터(C3) 사이에는 저항(R)이 결합되어 구성되면서,

상기 캐패시터(C2)와 접지 사이에는 저항(R1)과 저항(R2)이 병렬로 결합되되, 저항(R1)과 저항(R2) 사이에는 스위치(SW1)가 결합되어 저항(R2)이 선택적으로 저항(R1)와 결합되도록 구성되고,

상기 스위치(SW1)는 접지에 대해 병렬 결합되는 저항(R3)과 캐패시터(C4)에 의해 설정되는 시정수를 근거로 주기적으로 온/오프 신호를 출력하는 타이머(T1)에 의해 단속되는 것을 특징으로 하는 주파수 합성기.
제1항에 있어서,

상기 주파수변환부는 국부발진기로부터 인가되는 주파수를 일정 주기 단위로 천이시켜 출력하는 DDS와, DDS로부터 천이되는 주파수를 합성하여 주파수상향변환처리를 행하는 상향처리부, 상향처리된 주파수와 상기 전압제어발진기로부터 궤환되는 주파수를 믹싱하여 주파수하향변환처리를 행하는 믹서 및, 믹서로부터 출력되는 주파수를 필터링하여 상기 PLL 모듈로 제공하는 필터를 구비하여 구성되는 것을특징으로 하는 주파수 합성기.