JPS6059822A - 周波数変換回路 - Google Patents
周波数変換回路Info
- Publication number
- JPS6059822A JPS6059822A JP58168760A JP16876083A JPS6059822A JP S6059822 A JPS6059822 A JP S6059822A JP 58168760 A JP58168760 A JP 58168760A JP 16876083 A JP16876083 A JP 16876083A JP S6059822 A JPS6059822 A JP S6059822A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- noise
- output
- low
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 43
- 230000001360 synchronised effect Effects 0.000 claims abstract description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract description 17
- 239000013078 crystal Substances 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、伝送路又は電波により送信された信号を受信
して、これを位相同期回路（ＰＬＬ回路）を用いて周波
数変換する周波数変換回路に関する。
して、これを位相同期回路（ＰＬＬ回路）を用いて周波
数変換する周波数変換回路に関する。
（技術の背景〕
ＰＬＬ（フェーズ・ロックド・ループ ）回路は、第１
図に示すように、内部に位相比較器１１゜低減フィルタ
１２．必要に応じて設けられた誤差信号増幅器１３．電
圧制御発振器１４（以下ＶＣＯという）を有する一種の
帰還回路で、出力端子からは、入力信号に同期した同一
周波数の出力信号を発生ずる。Ｐ Ｌ Ｌ回路中に分周
回路を挿入すると、入力信号に対して任意の分周比の周
波数をもった出力信何を得ることができるので、この性
質を利用して入力信号の周波数変換を行うことができる
。
図に示すように、内部に位相比較器１１゜低減フィルタ
１２．必要に応じて設けられた誤差信号増幅器１３．電
圧制御発振器１４（以下ＶＣＯという）を有する一種の
帰還回路で、出力端子からは、入力信号に同期した同一
周波数の出力信号を発生ずる。Ｐ Ｌ Ｌ回路中に分周
回路を挿入すると、入力信号に対して任意の分周比の周
波数をもった出力信何を得ることができるので、この性
質を利用して入力信号の周波数変換を行うことができる
。
Ｐ Ｌ Ｌ回路を用いた周波数変換回路は２基準となる
入力信号に同期して、入力信号周波数のｍ ／ ｎ倍（
ｍ、ｎは正の整数）に当たる逓倍波又は分周波を比較的
簡単に作ることができるため。
入力信号に同期して、入力信号周波数のｍ ／ ｎ倍（
ｍ、ｎは正の整数）に当たる逓倍波又は分周波を比較的
簡単に作ることができるため。
基準信号に同期した多数の信号を必要とする通信装置を
はじめ２周波数シンセサイザ等各種装置に広く用いられ
ている。
はじめ２周波数シンセサイザ等各種装置に広く用いられ
ている。
第２図は、従来のＰＬＬ回路を用いた周波数変換回路を
示したものである。
示したものである。
送信元２１から周波数ｆｉの信号が伝送路２２又は電波
により受信側の周波数変換回路２ｏに送られる。周波数
変換回路２ｏは、受信された入力信号Ｓ’ｉを異なった
周波数に変換する２個の同じ構成からなる周波数変換回
路２０＋〜２０ｐを備えている。
により受信側の周波数変換回路２ｏに送られる。周波数
変換回路２ｏは、受信された入力信号Ｓ’ｉを異なった
周波数に変換する２個の同じ構成からなる周波数変換回
路２０＋〜２０ｐを備えている。
周波数変換回路２０１についてその動作を説明すると、
入力信号Ｓｉは第１分周器２３により１／ｎ ’（ｎは
正の整数）に分周されて位相比較器２４の一方に加えら
れる。位相比較器２４の他方にはＶＣＯ２６の出力を第
２分周器２７により１／ｍ（ｍは正の整数）に分周した
信号が加えられる。
入力信号Ｓｉは第１分周器２３により１／ｎ ’（ｎは
正の整数）に分周されて位相比較器２４の一方に加えら
れる。位相比較器２４の他方にはＶＣＯ２６の出力を第
２分周器２７により１／ｍ（ｍは正の整数）に分周した
信号が加えられる。
位相比較器２４は２両分周信号の位相を比較しその位相
差に比例した誤差電圧を出力する。この誤差電圧は低域
フィルタ２５で平滑されてＶｃ０２６の制御電圧となり
ＶＣＯ２６の出方周波数を制御する。そしてＶＣＯ２６
は誤差電圧が零となるようにその出力周波数を自動制御
される。そのときＶＣ０２６の出力周波数ｆｏ＋は、入
力信号Ｓｉの周波数ｆｉに対しくｍ／ｎ）ｆｉに周゛波
数変換されたものとなる。
差に比例した誤差電圧を出力する。この誤差電圧は低域
フィルタ２５で平滑されてＶｃ０２６の制御電圧となり
ＶＣＯ２６の出方周波数を制御する。そしてＶＣＯ２６
は誤差電圧が零となるようにその出力周波数を自動制御
される。そのときＶＣ０２６の出力周波数ｆｏ＋は、入
力信号Ｓｉの周波数ｆｉに対しくｍ／ｎ）ｆｉに周゛波
数変換されたものとなる。
他の周波数変換回路２０２〜２０ｐの構成及び動作は、
第１及び第２の分周器の分周比を異ならせて相異なる変
換周波数ｆｏ２〜ｆｏｐを発生させる点を除いて２周波
数変換回路ｊＯ＋の構成及び動作と同様である。
第１及び第２の分周器の分周比を異ならせて相異なる変
換周波数ｆｏ２〜ｆｏｐを発生させる点を除いて２周波
数変換回路ｊＯ＋の構成及び動作と同様である。
このようなＰＬＬ回路を用いた周波数変換回路において
は、出力に雑音が含まれるとそれが位相比較器からの誤
差電圧となって現れ出方周波数を変動させるため、出力
に含まれる雑音をできるだけ小さくすることが重要であ
る。
は、出力に雑音が含まれるとそれが位相比較器からの誤
差電圧となって現れ出方周波数を変動させるため、出力
に含まれる雑音をできるだけ小さくすることが重要であ
る。
出力に含まれる雑音は、第１及び第２分周器２３．２７
が発生する付加雑音２位相比較器２４の付加雑音、入力
信号Ｓｔに含まれる雑音、Ｖｃ０２６自身のもつ雑音等
からなる。したがって出力を低雑音にするためには、使
用部分の選定、パラメータの選定には十分注意すること
が必要である。
が発生する付加雑音２位相比較器２４の付加雑音、入力
信号Ｓｔに含まれる雑音、Ｖｃ０２６自身のもつ雑音等
からなる。したがって出力を低雑音にするためには、使
用部分の選定、パラメータの選定には十分注意すること
が必要である。
ところで、一般にＰＬＬ回路の伝達関数は、低域フィル
タ２５のカットオフ周波数ｆｃをカットオフ周波数とす
る低域通過形となるため、入力雑音、各分周器雑音９位
相比較器雑音等の雑音はそのｆｃ以下の低周波成分は減
衰せずに出力に現れ。
タ２５のカットオフ周波数ｆｃをカットオフ周波数とす
る低域通過形となるため、入力雑音、各分周器雑音９位
相比較器雑音等の雑音はそのｆｃ以下の低周波成分は減
衰せずに出力に現れ。
またＶＣＯ２６自身の雑音はｆｃ以上の高周波成分がそ
のまま出力に現れる。
のまま出力に現れる。
したがって、出力雑音を少なくするためには。
ＰＬＬ回路の雑音帯域を狭くすることすなわち低域フィ
ルタ２５のカットオフ周波数ｆｃを低くすることが効果
的であるが、一方ＰＬＬ回路の雑音帯域を狭くすると、
ＰＬＬ回路のキャプチャレンジすなわち同期できる周波
数の変動範囲が狭くなる傾向があり、ＰＬＬ動作の安定
性が損なわれるという問題が生じる。そこで雑音帯域を
狭くして雑音を低域することにも一定の限界があった。
ルタ２５のカットオフ周波数ｆｃを低くすることが効果
的であるが、一方ＰＬＬ回路の雑音帯域を狭くすると、
ＰＬＬ回路のキャプチャレンジすなわち同期できる周波
数の変動範囲が狭くなる傾向があり、ＰＬＬ動作の安定
性が損なわれるという問題が生じる。そこで雑音帯域を
狭くして雑音を低域することにも一定の限界があった。
さらに、入力信号が長い伝送路又は電波によって受信さ
れた場合、伝送路ジッター、空間域位相ゆらぎのため、
受信信号すなわち入力信号は送信元におけるよりはるか
に大きな雑音を含んでいる。
れた場合、伝送路ジッター、空間域位相ゆらぎのため、
受信信号すなわち入力信号は送信元におけるよりはるか
に大きな雑音を含んでいる。
またこの入力信号を受けて周波数変換する場合は前述の
ように分周器が不可欠のため９分周器の付加雑音が加わ
り雑音はさらに増大する。このためＶＣＯの出力信号の
雑音は著しく増大し、出力の短気周波数安定度が悪くな
り、システムの品質が損なわれることになる。
ように分周器が不可欠のため９分周器の付加雑音が加わ
り雑音はさらに増大する。このためＶＣＯの出力信号の
雑音は著しく増大し、出力の短気周波数安定度が悪くな
り、システムの品質が損なわれることになる。
従来は、このような不都合をな（すために。
ＶＣＯとして高品質の電圧制御水晶発振器を使用し、各
分周器や位相比較器にも低雑音のものを選定する等の方
法を使用することにより、出力信号を低￥ＩＬ音にして
いた。しかしながら、この方法は各部品が高価となり、
特に高品質の電圧制御水晶発振器は恒温槽を必要とする
ため装置を高価にするとともにその構成を複雑にすると
いう問題があった。
分周器や位相比較器にも低雑音のものを選定する等の方
法を使用することにより、出力信号を低￥ＩＬ音にして
いた。しかしながら、この方法は各部品が高価となり、
特に高品質の電圧制御水晶発振器は恒温槽を必要とする
ため装置を高価にするとともにその構成を複雑にすると
いう問題があった。
〔発明の目的］
本発明の目的は、低価格かつ簡単な構成で入力信号に大
きな雑音が含まれる場合でも出力雑音の小さい、ＰＬＬ
回路を用いた周波数変換回路を提供するにある。
きな雑音が含まれる場合でも出力雑音の小さい、ＰＬＬ
回路を用いた周波数変換回路を提供するにある。
この目的を達成するため２本発明の周波数変換回路では
、ＰＬＬ回路を用いた周波数変換回路において、電圧制
御発振器を備えた第１のＰＬＬ回路により、入力信号周
波数に同期した安定な低雑音信号を出力する基準信号発
生手段と、この基準信号発生手段の出力信号を用い、第
２のＰＬＬ回路により周波数変換を行なう周波数変換手
段を少なくとも一個備えたことを特徴とする。
、ＰＬＬ回路を用いた周波数変換回路において、電圧制
御発振器を備えた第１のＰＬＬ回路により、入力信号周
波数に同期した安定な低雑音信号を出力する基準信号発
生手段と、この基準信号発生手段の出力信号を用い、第
２のＰＬＬ回路により周波数変換を行なう周波数変換手
段を少なくとも一個備えたことを特徴とする。
本発明の一実施例を第３図に基づいて説明する。
図において１点線で囲まれた部分は、基準信号発生手段
３０及び複数個の周波数変換手段４０１〜４、０ ｐを
示す。基準信号発生手段３０において。
３０及び複数個の周波数変換手段４０１〜４、０ ｐを
示す。基準信号発生手段３０において。
点線のブロック３３は第１分周器、３４は位相比較器、
３５は低域フィルタ、３６は最高品質の低雑音電圧制御
水晶発振器（以下ｖｃｘｏという）。
３５は低域フィルタ、３６は最高品質の低雑音電圧制御
水晶発振器（以下ｖｃｘｏという）。
点線のブロック３７は第２分周器である。このうち第１
分周器３３及び第２分周器３７は本発明の他の実施例に
おいて用いられるもので１本実施例においては使用され
ない。３１は周波数ｆｉの送信元、３２ば伝送路又はで
電波伝播路である。
分周器３３及び第２分周器３７は本発明の他の実施例に
おいて用いられるもので１本実施例においては使用され
ない。３１は周波数ｆｉの送信元、３２ば伝送路又はで
電波伝播路である。
周波数変換手段４０１において、４１は第３分周器、４
２ば位相比較器、４３は低域フィルタ。
２ば位相比較器、４３は低域フィルタ。
４４ばＶＣＯ，Ａ５は第４分周器である。
他の周波数変換手段４０２〜４０ｐは、第３及び第４分
周器の分周比が異なるだけ、すなわちＶＣＯの出力周波
数が異なるだけで１周波数変換手段４０１と同じ構成の
ものである。
周器の分周比が異なるだけ、すなわちＶＣＯの出力周波
数が異なるだけで１周波数変換手段４０１と同じ構成の
ものである。
次に第３図の動作を、まず基準信号発生手段３０につい
て説明する。
て説明する。
位相比較器３４．低域フィルタ３５．ＶＣＸＯ３６はＰ
ＬＬ回路を構成しているので、ｖｃｘ。
ＬＬ回路を構成しているので、ｖｃｘ。
３６の出力周波数ｆＯは、送信元３１から伝送路又は電
波伝播路３２を経由して受信された入力信号Ｓｉの周波
数ｆｉに同期する。
波伝播路３２を経由して受信された入力信号Ｓｉの周波
数ｆｉに同期する。
ＶＣＸＯ３６は、最高級の低雑音電圧制御水晶発振器で
、かつその自走時の発信周波数が入力信号周波数ｆｒと
なるように選定し、低域フィルタ３５のカットオフ周波
数すなわちＰ Ｌ Ｌ回路のカットオフ周波数を低くす
ることにより、入力信号に含まれる雑音を抑圧してＶＣ
Ｘ’０３６の自走時の特性を最大限に利用し、長期的ド
リフトのみを入力信号と同期させるようにする。
、かつその自走時の発信周波数が入力信号周波数ｆｒと
なるように選定し、低域フィルタ３５のカットオフ周波
数すなわちＰ Ｌ Ｌ回路のカットオフ周波数を低くす
ることにより、入力信号に含まれる雑音を抑圧してＶＣ
Ｘ’０３６の自走時の特性を最大限に利用し、長期的ド
リフトのみを入力信号と同期させるようにする。
このように構成すると、ＶＣＸＯ３６の出力の短期安定
度は、その出力の雑音で決まるため自走時のＶＣＸＯ３
６の特性そのものとなり、極めて低雑音、高安定の出力
が得られる。またキャプチャレンジが狭くてすむことが
らＰＬＬ回路のカットオフ周波数を低くとることができ
るので１位相比較器４２で付加される雑音も殆ど影響し
ない。
度は、その出力の雑音で決まるため自走時のＶＣＸＯ３
６の特性そのものとなり、極めて低雑音、高安定の出力
が得られる。またキャプチャレンジが狭くてすむことが
らＰＬＬ回路のカットオフ周波数を低くとることができ
るので１位相比較器４２で付加される雑音も殆ど影響し
ない。
さらに本実施例では第１及び第２分周器３３．３７を用
いていないので、これからの付加雑音がない結果、出力
雑音は極めて低い値のものとなる。
いていないので、これからの付加雑音がない結果、出力
雑音は極めて低い値のものとなる。
なお９周囲温度変動による周波数変化１位相変化、長期
的ドリフ１へ等によるＶＣＸＯａ６の比較的ゆっくりし
た変動は入力信号に同期されて抑圧されるため問題とな
らない。
的ドリフ１へ等によるＶＣＸＯａ６の比較的ゆっくりし
た変動は入力信号に同期されて抑圧されるため問題とな
らない。
このようにして、基準信号発生手段３０からは。
伝送路ジッター又は空間波位相ゆらぎのために入力信号
Ｓｉに大きな雑音が含まれる場合でも、送信元３１の周
波数ｆｉに正しく同期し、かつ極めて低雑音の出力Ｓｏ
が送出される。
Ｓｉに大きな雑音が含まれる場合でも、送信元３１の周
波数ｆｉに正しく同期し、かつ極めて低雑音の出力Ｓｏ
が送出される。
次に２周波数変換手段の周波数変換動作を周波数変換手
段４０１について説明する。
段４０１について説明する。
周波数変換手段４０１の構成は、第２図の周波数変換回
路２０１〜２０ｐと同じである。すなわち１位相比較器
４２．低域フィルタ／１３．ＶＣＯ４４及び第４分周器
４５はＰ Ｌ Ｌ回路を構成している。したがって、第
３分周器４１及び第４分周器４５０分周比をそれぞれ１
／ｎ、１／ｍとすると、ＶＣ０４７１からは（ｎ／ｍ）
ｆｉに周波数変換された出力が送出される。
路２０１〜２０ｐと同じである。すなわち１位相比較器
４２．低域フィルタ／１３．ＶＣＯ４４及び第４分周器
４５はＰ Ｌ Ｌ回路を構成している。したがって、第
３分周器４１及び第４分周器４５０分周比をそれぞれ１
／ｎ、１／ｍとすると、ＶＣ０４７１からは（ｎ／ｍ）
ｆｉに周波数変換された出力が送出される。
周波数変換子１★４０１ （４０２〜４．０ ｐも同様
である）においては、ＶＣＯ４４として一般の低価格で
恒／、！！ｆｆｆを必要としない水晶発振器を用い。
である）においては、ＶＣＯ４４として一般の低価格で
恒／、！！ｆｆｆを必要としない水晶発振器を用い。
それに伴いキャプチャレンジを広くするため、ＰＬ Ｌ
回路のカットオフ周波数を高く （約Ｉ Ｋ ＨＺ程度
）設定する。
回路のカットオフ周波数を高く （約Ｉ Ｋ ＨＺ程度
）設定する。
このようにすると、ＶＣＯ４４の出力雑音は。
入力信号すなわち基準信号発生手段３０の出力ＳＯの雑
音と各分周器（４，１，４５）の雑音によって決まり、
ＶＣＯ４４の自走時の雑音には依らないようにすること
ができる。一方出力ＳＯの雑音は前述のように極めて低
いので、 各分周器（’４１．４５）さえ低雑音設計す
れば、 ＶＣＯ４４の出力雑音も極めて低い値のものに
することができる。
音と各分周器（４，１，４５）の雑音によって決まり、
ＶＣＯ４４の自走時の雑音には依らないようにすること
ができる。一方出力ＳＯの雑音は前述のように極めて低
いので、 各分周器（’４１．４５）さえ低雑音設計す
れば、 ＶＣＯ４４の出力雑音も極めて低い値のものに
することができる。
他の周波数変換手段４０２〜４０ｐは、第３及び第４分
周器の分周比を互いに異ならせて、相異なる変換周波数
の出力を発生する点を除いて周波数変換手段４０１と同
様の構成で、同様な周波数変換動作を行なう。
周器の分周比を互いに異ならせて、相異なる変換周波数
の出力を発生する点を除いて周波数変換手段４０１と同
様の構成で、同様な周波数変換動作を行なう。
本発明において、基準信号発生手段３０の発生ずる出力
が極めて低雑音であることは、主にｖＣＸ０３６が極め
て低雑音でかつ安定な電圧制御水晶発振器を用いたこと
、それに伴いキャプチャレンジが狭くてよいためＰＬＬ
回路の力・ノｌ−オフ周波数が低いことによるものであ
るから、第１及び第２分周器を十分に低雑音設計ずれは
、伝送路ジッターや空間波位相ゆらぎ等のために入力信
号Ｓｔに大きな雑音が含まれるようになっても、出力信
号Ｓｏの雑音を十分に低い値のものとすることができる
。
が極めて低雑音であることは、主にｖＣＸ０３６が極め
て低雑音でかつ安定な電圧制御水晶発振器を用いたこと
、それに伴いキャプチャレンジが狭くてよいためＰＬＬ
回路の力・ノｌ−オフ周波数が低いことによるものであ
るから、第１及び第２分周器を十分に低雑音設計ずれは
、伝送路ジッターや空間波位相ゆらぎ等のために入力信
号Ｓｔに大きな雑音が含まれるようになっても、出力信
号Ｓｏの雑音を十分に低い値のものとすることができる
。
そこで２本発明の他の実施例は、第３図の基準信号発生
手段３０として、内部に十分に低５′「音設計された第
１分周器３３及び第２分周器３７を設いるようにしたも
のである。第１及び第２の分周器３３．３７の分周比を
それぞれ１／Ｐ、１／Ｑとすると、基準信号発生手段３
０から、入力信号周波数置に同期した周波数（Ｑ／Ｐ）
ｒ ｉの、十分に低１ｉＩＬ’音の安定した出力信号が
発生される。
手段３０として、内部に十分に低５′「音設計された第
１分周器３３及び第２分周器３７を設いるようにしたも
のである。第１及び第２の分周器３３．３７の分周比を
それぞれ１／Ｐ、１／Ｑとすると、基準信号発生手段３
０から、入力信号周波数置に同期した周波数（Ｑ／Ｐ）
ｒ ｉの、十分に低１ｉＩＬ’音の安定した出力信号が
発生される。
出力信号ばＶＣＸＯ３６の出力側から取り出すことも、
第２分周器３７の出力側からも取り出すことができるが
、後者の場合の周波数（１／Ｐ）ｆｉとなる。各周波数
変換手段４０＋〜４０ｐは。
第２分周器３７の出力側からも取り出すことができるが
、後者の場合の周波数（１／Ｐ）ｆｉとなる。各周波数
変換手段４０＋〜４０ｐは。
基準信号発生手段３０の発生した出力信号（Ｑ／Ｐ）ｆ
ｉ又は（１／Ｐ）ｒｉをそれぞれ周波数変換して所望周
波数の出力を送出する。
ｉ又は（１／Ｐ）ｒｉをそれぞれ周波数変換して所望周
波数の出力を送出する。
なお、基準信号発生手段３０のＶＣＸＯ３６及び各周波
数変換手段４０１〜４０ｐのＶＣ○４４の前段に誤差信
号増幅器を設けてもよいことはもちろんである。
数変換手段４０１〜４０ｐのＶＣ○４４の前段に誤差信
号増幅器を設けてもよいことはもちろんである。
従来の周波数変換回路では２高品質の電圧制御水晶発振
器が周波数変換手段の数だけ必要となるのでに対し１本
発明の周波数変換回路では高品質の電圧側ｆａｔｌ水晶
発振器は基準信号発生手段における１台のみであり、他
の周波数変換手段は全て低価格で恒温槽を必要としない
一般水晶発振器で十分であるため、全体の装置の価格は
低くなりかつ構成も簡単ですむことになる。したがって
、入力信号周波数ｆｉに同期した多周波数を合成する場
合に本発明は特に有効である。さらに２本発明の方が各
周波数変換手段の発生する出力に含まれるＡ′１ｆｆｌ
音を、従来の方法によるものよりも小さくすることが可
能である。
器が周波数変換手段の数だけ必要となるのでに対し１本
発明の周波数変換回路では高品質の電圧側ｆａｔｌ水晶
発振器は基準信号発生手段における１台のみであり、他
の周波数変換手段は全て低価格で恒温槽を必要としない
一般水晶発振器で十分であるため、全体の装置の価格は
低くなりかつ構成も簡単ですむことになる。したがって
、入力信号周波数ｆｉに同期した多周波数を合成する場
合に本発明は特に有効である。さらに２本発明の方が各
周波数変換手段の発生する出力に含まれるＡ′１ｆｆｌ
音を、従来の方法によるものよりも小さくすることが可
能である。
第１図はＰＬＩ−回路の説明図、第２図は従来のＰ Ｌ
Ｌ回路を用いた周波数変換回路の説明図、第３図は本
発明のＰ Ｌ Ｌ回路を用いた周波数変換回路の説明図
である。 図中、１１は位相比較器、１２は低域フィルタ。 １３ば誤差信号増幅器、１４は電圧制御発振器。 ２０１〜２０ｐは周波数変換回路、２１は送信元。 ２２は伝送路、２３は第１分周器、２４は位相比較器、
２５は低域フィルタ、２６は電圧制御発振器、２７は第
２分周器、３０は基準信号発生手段。 ３１は送信元、３２は伝送路又は電波伝播路。 ３３は第１分周器、３４ば位相比較器、３５は低域フィ
ルタ、３６は高品質の低雑音電圧制御水晶発振器、３７
ば第２分周器、４０１〜４０ｐは周波数変換手段、４１
は第３分周器、４２は位相比較器、４３は低域フィルタ
、４４は電圧制御発振器、４５は第４分周器を示す。 特許出願人 富士通株式会社 代理人弁理士 山 谷 晧 榮
Ｌ回路を用いた周波数変換回路の説明図、第３図は本
発明のＰ Ｌ Ｌ回路を用いた周波数変換回路の説明図
である。 図中、１１は位相比較器、１２は低域フィルタ。 １３ば誤差信号増幅器、１４は電圧制御発振器。 ２０１〜２０ｐは周波数変換回路、２１は送信元。 ２２は伝送路、２３は第１分周器、２４は位相比較器、
２５は低域フィルタ、２６は電圧制御発振器、２７は第
２分周器、３０は基準信号発生手段。 ３１は送信元、３２は伝送路又は電波伝播路。 ３３は第１分周器、３４ば位相比較器、３５は低域フィ
ルタ、３６は高品質の低雑音電圧制御水晶発振器、３７
ば第２分周器、４０１〜４０ｐは周波数変換手段、４１
は第３分周器、４２は位相比較器、４３は低域フィルタ
、４４は電圧制御発振器、４５は第４分周器を示す。 特許出願人 富士通株式会社 代理人弁理士 山 谷 晧 榮
Claims (1)
- 【特許請求の範囲】 （］）ＰＬＬ回路を用いた周波数変換回路において、電
圧制御発振器を備えた第１のＰＬＬ回路により、入力信
号周波数に同期した安定な低雑音信号を出力する基準信
号発生手段と、この基準信号発生手段の出力信号を用い
、第２のＰＬＬ回路により周波数変換を行う周波数変換
手段を少なくとも一個備えたことを特徴とする周波数変
換回路。 （２）基準信号発生手段が入力信号周波数と間−周波数
の低雑音信号を再生するものであることを特徴とする第
１項記載の周波数変換回路。 （３）基準信号発生手段が入力信号周波数の分周周波数
または該分周周波数の整数倍にあたる低雑音信号を発生
するものであることを特徴とする第１項記載の周波数変
換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58168760A JPS6059822A (ja) | 1983-09-13 | 1983-09-13 | 周波数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58168760A JPS6059822A (ja) | 1983-09-13 | 1983-09-13 | 周波数変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6059822A true JPS6059822A (ja) | 1985-04-06 |
Family
ID=15873923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58168760A Pending JPS6059822A (ja) | 1983-09-13 | 1983-09-13 | 周波数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059822A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6413816A (en) * | 1987-06-26 | 1989-01-18 | Hewlett Packard Yokogawa | Signal generator |
| JP3000360U (ja) * | 1994-01-21 | 1994-08-09 | 株式会社船井電機研究所 | 通信機器用基準信号生成回路 |
| JP2016122890A (ja) * | 2014-12-24 | 2016-07-07 | アイコム株式会社 | 局部発振回路およびそれを用いるヘテロダイン受信機 |
| JP2016167759A (ja) * | 2015-03-10 | 2016-09-15 | 富士通株式会社 | 受信回路 |
| JP2016225779A (ja) * | 2015-05-29 | 2016-12-28 | セイコーエプソン株式会社 | 基準信号発生装置、電子機器、移動体、データ通信装置および地上デジタル通信網 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5254356A (en) * | 1975-10-30 | 1977-05-02 | Toshiba Corp | Pahse-synchronized variable frequency oscillator |
-
1983
- 1983-09-13 JP JP58168760A patent/JPS6059822A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5254356A (en) * | 1975-10-30 | 1977-05-02 | Toshiba Corp | Pahse-synchronized variable frequency oscillator |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6413816A (en) * | 1987-06-26 | 1989-01-18 | Hewlett Packard Yokogawa | Signal generator |
| JP3000360U (ja) * | 1994-01-21 | 1994-08-09 | 株式会社船井電機研究所 | 通信機器用基準信号生成回路 |
| JP2016122890A (ja) * | 2014-12-24 | 2016-07-07 | アイコム株式会社 | 局部発振回路およびそれを用いるヘテロダイン受信機 |
| JP2016167759A (ja) * | 2015-03-10 | 2016-09-15 | 富士通株式会社 | 受信回路 |
| JP2016225779A (ja) * | 2015-05-29 | 2016-12-28 | セイコーエプソン株式会社 | 基準信号発生装置、電子機器、移動体、データ通信装置および地上デジタル通信網 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5534822A (en) | Parallel phase-locked loop oscillator circuits with average frequency calculation of input stage loop | |
| JP3109100B2 (ja) | 直列再結合による多重アキュムレータのｎ分数合成 | |
| US5910753A (en) | Direct digital phase synthesis | |
| EP0800276B1 (en) | A frequency multiplying circuit having a first stage with greater multiplying ratio than subsequent stages | |
| US6642800B2 (en) | Spurious-free fractional-N frequency synthesizer with multi-phase network circuit | |
| JP2806059B2 (ja) | 位相同期ループシンセサイザ | |
| US5187722A (en) | Frequency synthesis using fractional frequency multiplication | |
| US6333678B1 (en) | Method and apparatus for agile phase noise filtering using phase locked loops | |
| AU639850B2 (en) | Parameter tolerant pll synthesizer | |
| JPS6059822A (ja) | 周波数変換回路 | |
| JPH098551A (ja) | 高安定発振回路 | |
| JPH03284083A (ja) | サンプリングクロック発生回路 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JP2002141797A (ja) | 周波数シンセサイザ | |
| JPS58168333A (ja) | 位相同期ル−プ回路の位相比較方式 | |
| JP3010961B2 (ja) | Ｐｌｌ回路 | |
| JP2007134833A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH04297150A (ja) | スペクトル拡散通信におけるディジタル変調方式 | |
| JPH0998084A (ja) | 位相同期発振回路 | |
| JP3248453B2 (ja) | 発振装置 | |
| WO2000008763A1 (en) | Method for generating a clock signal and a phase lock circuit | |
| JPS6157126A (ja) | 位相同期原子発振器 | |
| JP2001527313A (ja) | 位相同期ループ周波数発生源におけるロードプルを減少させる方法と装置 | |
| JPS6333739B2 (ja) | ||
| JPS6157125A (ja) | 位相同期原子発振器 |