JP2001527313A - 位相同期ループ周波数発生源におけるロードプルを減少させる方法と装置 - Google Patents

位相同期ループ周波数発生源におけるロードプルを減少させる方法と装置

Info

Publication number
JP2001527313A
JP2001527313A JP2000525976A JP2000525976A JP2001527313A JP 2001527313 A JP2001527313 A JP 2001527313A JP 2000525976 A JP2000525976 A JP 2000525976A JP 2000525976 A JP2000525976 A JP 2000525976A JP 2001527313 A JP2001527313 A JP 2001527313A
Authority
JP
Japan
Prior art keywords
frequency
source
output
locked loop
phase locked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000525976A
Other languages
English (en)
Other versions
JP2001527313A5 (ja
Inventor
フィーンヘイジ，ジョン・エフ
グランサム，デイビッド・エヌ
コブラー，マーク・エイ
Original Assignee
ハネウエル・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ハネウエル・インコーポレーテッド filed Critical ハネウエル・インコーポレーテッド
Publication of JP2001527313A publication Critical patent/JP2001527313A/ja
Publication of JP2001527313A5 publication Critical patent/JP2001527313A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/10—Indirect frequency synthesis using a frequency multiplier in the phase-locked loop or in the reference signal path

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transmitters (AREA)

Abstract

(57)【要約】 ロードプル感受性を大きく減少させた位相同期ループ周波数源が、出力周波数の高調波でもない、分周波でもない周波数の電圧制御発振器を用いることで達成できる。

Description

【発明の詳細な説明】
【０００１】 （発明の背景） １．発明の分野 本発明は周波数発生源に関し、さらに詳細には、非常に高い周波数でかつ高パ
ワーレベルを供給できる、位相が固定された周波数発生源に関する。
【０００２】 ２．従来技術の説明 無線送信機のような装置を固定された周波数で駆動するためには周波数が変化
しない周波数発生源を用いることが望ましい。その目的のために水晶発振器が用
いられるが、出力周波数が非常に高いと、そのような周波数の水晶発振器のコス
トは非常に高い。低周波数水晶発振器を用いた位相同期ループの電圧制御発振器
（ＶＣＯ）は非常に安定な高周波数を供給することができるが、出力パワーが大
きいと、出力信号がＶＣＯへ（放射又は／及び導電によって）戻り、出力周波数
を所望の値からずらす位相シフトが生じる。
【０００３】 （発明の要旨） 本発明は、所望の出力周波数と異なる周波数で発振し、かつ特に高調波又は分
周波のいずれによっても所望の周波数と整数関係を持たないＶＣＯを用いること
によって上述した従来技術の問題を解決するものである。
【０００４】 （好ましい実施形態の詳細な説明） 図１に、従来の一定の周波数発生源が比較的高周波数出力ｆ１を生成すること
ができるように動作する位相同期ループ周波数発生源１０として示している。こ
の回路における周波数ｆ１は例えば１５００ＭＨｚである。位相同期ループ１０
は、比較的低周波数ｆ２を生成する水晶発振器の基準周波数発生源１２を備えて
いる。この回路でのｆ２は例えば１０ＭＨｚである。水晶発振周波数の選択は所
望の出力周波数ｆ１から計算でき、かつ、所定の周波数を備えていて、所望のあ
る変数で周波数を変化できる標準水晶発振器が存在するということを理解すべき
である。水晶発振器１２の出力は「Ｒで割る」ボックス１４へ接続されているラ
イン１３に生成され、続いて位相検出器１８へのライン１６へ出力を送る。この
回路でのＲの値は２である。位相検出器２０はライン上のフィードバック信号を
も受信し、ライン２２へ位相誤差信号を生成するために二つの信号を比較する。
ライン２２の信号がループフィルタ２４でフィルターされ、ライン２６を介して
電圧制御発振器（ＶＣＯ）２８へ加えられる。ＶＣＯ２８は無線送信機３２のよ
うな負荷装置に供給する比較的高い周波数ｆ１をライン３０に生成する。ライン
３０の出力は計算された値Ａで信号を分周する「Ａで割る」回路３６へライン３
４を介してフィードバックされる。この回路のＡは３００である。ライン２０の
分周された信号は位相検出器１８へ与えられる。回路３６はライン２０にフィー
ドバック信号を生成する。通常の動作では、この信号はライン１６の信号と同じ
である。したがって、フィルター２２への入力は変化せず、出力周波数ｆ１も一
定に保たれる。もし、周波数ｆ１が変化し始めると、位相検出器１８へのフィー
ドバック信号が変化し、ＶＣ０２８への入力が変化して周波数をｆ１へ戻そうと
する。位相同期ループの計算式は、出力周波数ｆ１（１５００ＭＨｚ）割るＡ（
３００）は５ＭＨｚである、とみることができる。同様に、水晶発振器の周波数
（１０ＭＨｚ）割るＲ（２）は５ＭＨｚである。
【０００５】 図１の回路では、周波数ｆ１は一定に保たれるべきであるが、ここに含まれる
高い周波数では、及び必要な高パワー出力では出力からＶＣＯ２８へ戻る望まし
くない結合がある。この結合は、通常のＲＦ出力経路及び／又はＤＣ源と制御リ
ードを通る導電路によって生じ、及び／又は完全なシールドができないための放
射によって生じる。さらに、送信機３２からの送信パルスの周期と繰り返し間隔
は発振器の周波数が位相同期ループで実施できる通常のフィードバックで修正で
きない程度となることがある。ＶＣＯ出力周波数と送信機３２の周波数ｆ１が同
じであるので、出力周波数がＶＣＯ２８へ結合されると、発振器によるフィード
バックが増加するように見える。フィードバックの位相の変化がＶＣＯ２８を動
作させ、位相のずれをキャンセルするように出力周波数を動かす。位相のずれは
出力周波数の望ましくない動き（ロードプル）を引き起こす。すなわち、ＶＣＯ
は出力の周波数ｆ１と同じ周波数か整数関係にある周波数で動作し、望ましくな
く結合された信号がＶＣＯと位相が一致するので、ＶＣＯは結合された信号に非
常に敏感になる。
【０００６】 我々のこの問題への解決は、ＶＣＯ出力Ｆと出力信号ｆ１とをいかなる整数に
よる関係（整数倍や整数分の１）を無くし、位相の一致をなくすることである。
図２における位相同期ループ発振器１０とその構成部材は実質的に図１と同じで
あり、同じ参照符号を付している。しかし、図２で用いられる値は異なる。例え
ば、所望の出力周波数ｆ１はなお１５００ＭＨｚであるが、ＶＣＯ２８の出力は
１０００ＭＨｚ（１５００ＭＨｚと整数関係がない）に設定されると仮定する。
Ａで割る回路３６の値Ａは２００でよく、Ｒで割る回路１４の値Ｒは２でよく、
また水晶発振器１２の出力周波数は１０ＭＨｚでよい。図２における位相同期ル
ール回路の式は、出力周波数Ｆ（１０００ＭＨｚ）割るＡ（２００）は５ＭＨｚ
で水晶発振器周波数ｆ２（１０ＭＨｚ）割るＲ（２）は同様に５ＭＨｚである。
【０００７】 位相同期ルール回路の他に、図２は「Ｎで割る」回路２０が低いＶＣ０出力信
号Ｆを受信するように接続されており、それを低い整数（例えば２）で割って、
より低い周波数信号をライン５２に出力する。ライン５２の信号は「Ｍを乗算す
る」回路５４に与えられる。その回路では信号に低い整数Ｍ（例えば３）を掛け
、所望の出力周波数ｆ１、１５００ＭＨｚをライン５６に生成し、送信機３２に
供給する。ＶＣＯからのライン３０の出力信号は、３／２が掛けられ、ライン５
６の所望の出力周波数ｆ１に等しくされる。本実施形態においては、所望の出力
周波数は１５００ＭＨｚであり、したがって、Ｎ（２）とＭ（３）から、Ｆは１
０００ＭＨｚ（１０００ＭＨｚをＮ（２）で割り、Ｍ（３）を掛けると１５００
ＭＨｚ）でなければならない。出力周波数ｆ１はＶＣＯ周波数Ｆの非整数倍であ
り、出力信号への望ましくない結合に対するＶＣ０２８の感受性が大きく減少す
る。望ましくないフィードバックが周波数ずれを引き起こさず、ビート周波数で
の一定でない変動が小さくなる。これによって、ビート周波数によって搬送波か
ら分離される、ＶＣＯ出力の側帯波信号を小さくし、かつ、特にＮとＭが高ビー
ト周波数を生成するように選択されると、引き続くフィルタリングを容易に除く
ことができる。
【０００８】 ＶＣＯが出力信号の高調波でも分周波でもないので、出力信号ｆ１のＶＣＯの
入力への望ましくない結合がＶＣＯによるフィードバックにみられず、高いパワ
ーでロードプルに感受性がなく送信できる一定の高周波数発生源を提供できる。
ＶＣＯのフィードバックは位相変化が無く、かつ間違った位相変化を修正する必
要がないので、出力周波数が動くことがない。好ましい実施形態に用いられた装
置に対する多くの変形が当業者によれば可能である。例えば、周波数発生源は送
信機や採用している他の負荷にパワーを供給するために用いる必要はない。水晶
発振器は固定された低周波数の他の発振器に置き代えることができ、Ａ、Ｒ、Ｍ
、Ｎに対して用いる値は異なった応用では変えることができる。固定されている
がプログラム可能な周波数を生成する必要がある用途に本発明が用いられるよう
に、Ａ、Ｒ、Ｍ、Ｎはプログラム可能である。位相同期ループ周波数発生源以外
のタイプの周波数発生源を本発明に用いることができる。したがって、好ましい
実施形態において用いられた特定の部材によって限定されることはない。
【図面の簡単な説明】
【図１】 従来技術の位相同期ループ周波数発生源を表す図である。
【図２】 本発明表す図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＨＲ ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ， ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，Ｌ Ｖ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ， ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，Ｕ Ｚ，ＶＮ，ＹＵ，ＺＷ (72)発明者 グランサム，デイビッド・エヌ アメリカ合衆国・85037・アリゾナ州・フ ェニックス・ノース パロミラ コート・ 4823 (72)発明者 コブラー，マーク・エイ アメリカ合衆国・18966・ペンシルヴェニ ア州・チャーチヴィル・メリーデル ドラ イブ・134 Ｆターム(参考） 5J106 AA04 CC01 CC21 CC41 CC52 KK05 KK15

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 第１出力に一定の周波数（ｆ１）を生成する装置において、 入力と第２出力とを有する周波数（Ｆ）発生源であって、その第２出力を一定
    に保つために用いられるが、周波数（Ｆ）を変化させる、第１出力から入力への
    望ましくない結合による影響を受けるフィードバック信号を入力に受信する周波
    数（Ｆ）発生源と、 前記発生源に周波数（Ｆ）を受信するように接続され、周波数（ｆ１）を生成
    するように動作する周波数調整手段とを有し、周波数（Ｆ）と（ｆ１）とは周波
    数（Ｆ）が周波数（ｆ１）の高調波でも分周波でもなく、等しくもないことを特
    徴とする装置。
  2. 【請求項２】 周波数発生源は、周波数（Ｆ）を生成する電圧制御発振器を
    備えた位相同期ループである請求項１記載の装置。
  3. 【請求項３】 周波数調整手段は、周波数（Ｆ）に整数でない値を掛ける乗
    算器である請求項２記載の装置。
  4. 【請求項４】 乗算器は、Ｎの割り算とＭの乗算からなる請求項３記載の装
    置。
  5. 【請求項５】 Ｎ＝２でＭ＝３である請求項４記載の装置。
  6. 【請求項６】 一定周波数（ｆ１）の発生源であって、 周波数（ｆ１）とは異なる周波数（Ｆ）を生成する電圧制御発振器を含む位相
    同期ループ回路と、 周波数（Ｆ）を受信し、周波数（ｆ１）を出力する周波数変換手段とを有し、
    ｆ１が周波数（Ｆ）の非整数乗算であるようにＦが選ばれることを特徴とする発
    生源。
  7. 【請求項７】 周波数変換手段はＦを非整数値によってＦ１に増加させる乗
    算器と割り算器とからなる請求項６記載の発生源。
  8. 【請求項８】 乗算器と割り算器はＦの値を３／２増加させる請求項７記載
    の発生源。
  9. 【請求項９】 位相同期ループに接続され、基準周波数を供給する基準発振
    器をさらに含む請求項６記載の発生源。
  10. 【請求項１０】 基準発振器が所望の基準周波数を生成するための周波数変
    換手段を含む請求項９記載の発生源。
  11. 【請求項１１】 周波数変換手段は、Ｒで割る回路を備え、そのＲ基準発振
    器周波数を所望の基準周波数へ減少させる請求項１０記載の発生源。
  12. 【請求項１２】 基準発振器は水晶発振器である請求項９記載の発生源。
  13. 【請求項１３】 望ましくないフィードバックによる周波数変化に対する感
    受性が少ない周波数発生源で所望の一定の周波数を生成する方法において、 第１周波数源の周波数に所望の周波数を生成できる非整数値を乗算することを
    特徴とする方法。
  14. 【請求項１４】 第１周波数発生源の周波数を値Ｎで割り、値Ｍを掛ける請
    求項１３記載の方法。
  15. 【請求項１５】 Ｎが２で、Ｍが３である請求項１４記載の方法。
JP2000525976A 1997-12-22 1998-11-16 位相同期ループ周波数発生源におけるロードプルを減少させる方法と装置 Pending JP2001527313A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/995,761 1997-12-22
US08/995,761 US6157262A (en) 1997-12-22 1997-12-22 Phase locked loop frequency source having reduced load pull
PCT/US1998/024427 WO1999033178A1 (en) 1997-12-22 1998-11-16 Method and apparatus for reducing load pull in a phase locked loop frequency source

Publications (2)

Publication Number Publication Date
JP2001527313A true JP2001527313A (ja) 2001-12-25
JP2001527313A5 JP2001527313A5 (ja) 2006-01-19

Family

ID=25542180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000525976A Pending JP2001527313A (ja) 1997-12-22 1998-11-16 位相同期ループ周波数発生源におけるロードプルを減少させる方法と装置

Country Status (7)

Country Link
US (1) US6157262A (ja)
EP (1) EP1044504B1 (ja)
JP (1) JP2001527313A (ja)
KR (1) KR100576246B1 (ja)
AU (1) AU1460999A (ja)
DE (1) DE69821531T2 (ja)
WO (1) WO1999033178A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7492617B2 (en) * 2005-06-29 2009-02-17 Northern Power Systems, Inc. Frequency control and power balancing in disturbed power inverter system and method thereof
US7409192B2 (en) 2005-07-21 2008-08-05 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for frequency synthesis in direct-conversion transmitters

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2554994B1 (fr) * 1983-11-15 1989-05-26 Thomson Csf Dispositif de generation d'une frequence fractionnaire d'une frequence de reference
US4802009A (en) * 1987-07-13 1989-01-31 Rca Licensing Corporation Digitally controlled phase locked loop system
US4956797A (en) * 1988-07-14 1990-09-11 Siemens Transmission Systems, Inc. Frequency multiplier
US5144260A (en) * 1991-09-25 1992-09-01 Rose Communications, Inc. Method and apparatus for perturbation cancellation of a phase locked oscillator
EP0691746A1 (en) * 1993-03-18 1996-01-10 Kabushiki Kaisha Toshiba Frequency synthesizer
JPH06291697A (ja) * 1993-03-31 1994-10-18 Matsushita Electric Ind Co Ltd 送受信装置
SE502599C2 (sv) * 1993-09-09 1995-11-20 Ericsson Ge Mobile Communicat Sätt och anordning vid en homodynmottagare för att minimera läckage av störsignaler

Also Published As

Publication number Publication date
AU1460999A (en) 1999-07-12
US6157262A (en) 2000-12-05
KR100576246B1 (ko) 2006-05-03
DE69821531T2 (de) 2005-06-02
EP1044504B1 (en) 2004-02-04
DE69821531D1 (de) 2004-03-11
KR20010033519A (ko) 2001-04-25
WO1999033178A1 (en) 1999-07-01
EP1044504A1 (en) 2000-10-18

Similar Documents

Publication Publication Date Title
US20090274255A1 (en) Method and apparatus for stabilizing clock
US20040012423A1 (en) Phase locked loop circuit using fractional frequency divider
US5831481A (en) Phase lock loop circuit having a broad loop band and small step frequency
JPS6256689B2 (ja)
JP2000031820A (ja) 周波数合成器
JP2001527313A (ja) 位相同期ループ周波数発生源におけるロードプルを減少させる方法と装置
JP2877185B2 (ja) クロック発生器
EP1107458B1 (en) System for limiting IF variation in phase locked loops
JPS6059822A (ja) 周波数変換回路
JP3712141B2 (ja) 位相同期ループ装置
JP2757801B2 (ja) ダイレクト・デジタル・シンセサイザ位相同期発振回路
JP3053838B2 (ja) 映像中間周波回路
JP2002151960A (ja) Ｐｌｌ回路
JPS58168333A (ja) 位相同期ル−プ回路の位相比較方式
JP2000261318A (ja) シンセサイザ及び基準信号生成回路
US5459431A (en) Frequency/phase analog detector and its use in a phase-locked loop
JP3248453B2 (ja) 発振装置
JPS5811140B2 (ja) 原子発振器
JPH10163862A (ja) フェイズロックループ回路
JPH06326603A (ja) Ｐｌｌ周波数シンセサイザ回路
JPH0998084A (ja) 位相同期発振回路
JPH0529933A (ja) 位相同期発振装置
JP3163808B2 (ja) 二重ループ構造を持つｐｌｌ回路
JP2732625B2 (ja) 位相同期回路
JPH09246967A (ja) Ｐｌｌ周波数シンセサイザ回路

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080926