JP2002151960A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JP2002151960A JP2002151960A JP2000343081A JP2000343081A JP2002151960A JP 2002151960 A JP2002151960 A JP 2002151960A JP 2000343081 A JP2000343081 A JP 2000343081A JP 2000343081 A JP2000343081 A JP 2000343081A JP 2002151960 A JP2002151960 A JP 2002151960A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- pll circuit
- oscillation
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】ロックアップタイムが大幅に短縮したＰＬＬ回
路を提供する。 【解決手段】ＰＬＬ回路において、発振周波数を異にす
る基準周波数発振器１および２の発振出力の一方をスイ
ッチ回路３によって周波数シフト信号に基づいて選択的
に切り替えて基準発振周波数として送出し、周波数シフ
ト信号のレベルをレベル調整器９で調整して、レベル調
整器９の出力に基づいて電圧制御発振器８の発振出力に
ＦＭ変調をかける。このことにより、基準周波数発振器
１の発振出力と基準周波数発振器２の発振出力の切り替
えに基づくループフィルタ７の出力電圧の変動による電
圧制御発振器８の発振周波数の変動は周波数シフト信号
に基づくＦＭ変調によって打ち消されて、ロックアップ
タイムが大幅に短縮される。
路を提供する。 【解決手段】ＰＬＬ回路において、発振周波数を異にす
る基準周波数発振器１および２の発振出力の一方をスイ
ッチ回路３によって周波数シフト信号に基づいて選択的
に切り替えて基準発振周波数として送出し、周波数シフ
ト信号のレベルをレベル調整器９で調整して、レベル調
整器９の出力に基づいて電圧制御発振器８の発振出力に
ＦＭ変調をかける。このことにより、基準周波数発振器
１の発振出力と基準周波数発振器２の発振出力の切り替
えに基づくループフィルタ７の出力電圧の変動による電
圧制御発振器８の発振周波数の変動は周波数シフト信号
に基づくＦＭ変調によって打ち消されて、ロックアップ
タイムが大幅に短縮される。
Description
【０００１】
【発明の属する技術分野】本発明はロックアップタイム
を短縮したＰＬＬ回路に関する。
を短縮したＰＬＬ回路に関する。
【０００２】
【従来の技術】従来のＰＬＬ回路は図１１に示すよう
に、基準周波数発振器１からの発振出力を基準周波数分
周器４により基準分周データに基づいて分周し、基準周
波数分周器４によって分周された基準周波数発振器１の
発振出力と分周器５からの分周出力とを位相比較器６に
て位相比較し、位相比較器６からの位相比較出力をルー
プフィルタ７に供給して平滑化し、ループフィルタ７か
らの出力を発振周波数制御電圧として電圧制御発振器８
に供給して電圧制御発振器８の発振周波数を制御し、電
圧制御発振器８の発振出力を分周器５に供給して電圧制
御発振器８の発振周波数を図示しないＣＰＵから出力さ
れる分周データに基づいて分周し、位相比較器６に分周
出力として出力するように構成されている。
に、基準周波数発振器１からの発振出力を基準周波数分
周器４により基準分周データに基づいて分周し、基準周
波数分周器４によって分周された基準周波数発振器１の
発振出力と分周器５からの分周出力とを位相比較器６に
て位相比較し、位相比較器６からの位相比較出力をルー
プフィルタ７に供給して平滑化し、ループフィルタ７か
らの出力を発振周波数制御電圧として電圧制御発振器８
に供給して電圧制御発振器８の発振周波数を制御し、電
圧制御発振器８の発振出力を分周器５に供給して電圧制
御発振器８の発振周波数を図示しないＣＰＵから出力さ
れる分周データに基づいて分周し、位相比較器６に分周
出力として出力するように構成されている。
【０００３】なお、基準周波数分周器４は省略してもよ
い。また、基準周波数分周器４、分周器５および位相比
較器６が集積回路化されたＰＬＬ回路もある。
い。また、基準周波数分周器４、分周器５および位相比
較器６が集積回路化されたＰＬＬ回路もある。
【０００４】上記した従来のＰＬＬ回路で電圧制御発振
器の発振出力にＦＭ変調をかける場合、電圧制御発振器
の発振周波数がＰＬＬ動作によって引き込まれているた
め低域周波数の変調信号によるＦＭ変調はかけることが
できないが、高域周波数の変調信号によるＦＭ変調はか
けることができる。この場合、変調可能な周波数はルー
プフィルタの非制動固有周波数（以下、単に固有周波数
とも記す）ωｎによって決定される。逆に、基準発振器
の発振出力にはループフィルタの固有周波数ωｎ以上の
周波数の変調信号によるＦＭ変調をかけることはできな
い。そこで、低域から高域までフラットな変調特性を実
現させるためには基準発振器の発振出力と電圧制御発振
器の発振出力との両方にＦＭ変調をかけ、両方の変調特
性をクロスオーバーさせることが行われている。
器の発振出力にＦＭ変調をかける場合、電圧制御発振器
の発振周波数がＰＬＬ動作によって引き込まれているた
め低域周波数の変調信号によるＦＭ変調はかけることが
できないが、高域周波数の変調信号によるＦＭ変調はか
けることができる。この場合、変調可能な周波数はルー
プフィルタの非制動固有周波数（以下、単に固有周波数
とも記す）ωｎによって決定される。逆に、基準発振器
の発振出力にはループフィルタの固有周波数ωｎ以上の
周波数の変調信号によるＦＭ変調をかけることはできな
い。そこで、低域から高域までフラットな変調特性を実
現させるためには基準発振器の発振出力と電圧制御発振
器の発振出力との両方にＦＭ変調をかけ、両方の変調特
性をクロスオーバーさせることが行われている。
【０００５】上記したＰＬＬ回路において、ＰＬＬ回路
の出力周波数を変更する場合は、分周器５に供給する分
周データを変更することによってＰＬＬ回路の出力周波
数の変更行っている。例えば、ＰＬＬ回路の出力周波数
を周波数ｆ１から周波数ｆ２に変える場合のように、弱
制動化された２次遅れのシステムの入力に急激な変化を
与えると、電圧制御発振器はこの変化に追従しようとし
てしばらくの間、周波数ｆ２の近傍で振動し、やがて周
波数ｆ２に落ち着く。
の出力周波数を変更する場合は、分周器５に供給する分
周データを変更することによってＰＬＬ回路の出力周波
数の変更行っている。例えば、ＰＬＬ回路の出力周波数
を周波数ｆ１から周波数ｆ２に変える場合のように、弱
制動化された２次遅れのシステムの入力に急激な変化を
与えると、電圧制御発振器はこの変化に追従しようとし
てしばらくの間、周波数ｆ２の近傍で振動し、やがて周
波数ｆ２に落ち着く。
【０００６】このような従来のＰＬＬ回路のままで、高
速クロックアップをさせる方法としては、(ａ)ＰＬＬ回
路のロック状態に応じてループフィルタの時定数を加減
する方法、(ｂ)ロック電圧が大きく変化する場合にのみ
ループフィルタをスルー状態にする方法、(ｃ)ループフ
ィルタを使わず、Ｄ／Ａコンバータを使用する方法、
（ｄ）ダンピングファクタを大きくする方法、（ｅ）チ
ャージポンプの電流を切り替える方法、（ｆ）チャージ
ポンプの特性を切り替える方法、（ｇ）ロック電圧を予
測して予め目的のロック電圧近くの電圧を出力する方法
（電圧制御発振器内部の発振器を２つ用意して同じロッ
ク電圧で目的の発振周波数を発振するようにして電圧制
御発振器の切り替えによってロック電圧が大きく変化し
ないように工夫している）、（ｈ）周波数ステップを小
さくし位相比較周波数を高くする方法などが採用されて
いる。
速クロックアップをさせる方法としては、(ａ)ＰＬＬ回
路のロック状態に応じてループフィルタの時定数を加減
する方法、(ｂ)ロック電圧が大きく変化する場合にのみ
ループフィルタをスルー状態にする方法、(ｃ)ループフ
ィルタを使わず、Ｄ／Ａコンバータを使用する方法、
（ｄ）ダンピングファクタを大きくする方法、（ｅ）チ
ャージポンプの電流を切り替える方法、（ｆ）チャージ
ポンプの特性を切り替える方法、（ｇ）ロック電圧を予
測して予め目的のロック電圧近くの電圧を出力する方法
（電圧制御発振器内部の発振器を２つ用意して同じロッ
ク電圧で目的の発振周波数を発振するようにして電圧制
御発振器の切り替えによってロック電圧が大きく変化し
ないように工夫している）、（ｈ）周波数ステップを小
さくし位相比較周波数を高くする方法などが採用されて
いる。
【０００７】上記以外でも、単純に切り替え時間のみを
早くするのであれば、ＰＬＬ回路を２系統実装して切り
替えて使用する方法、周波数関係を考慮して切り替えて
も周波数変動の最小、あるいは周波数変動のない周波数
構成にする等の回路構成も採用されている。
早くするのであれば、ＰＬＬ回路を２系統実装して切り
替えて使用する方法、周波数関係を考慮して切り替えて
も周波数変動の最小、あるいは周波数変動のない周波数
構成にする等の回路構成も採用されている。
【０００８】
【発明が解決しようとする課題】しかしながら、上記し
た従来のＰＬＬ回路のままにおいてロックアップスピー
ドを速くした場合には、（ｉ）速くすればするほど電圧
制御発振器の出力信号のＳ／Ｎが低下する、（ｊ）速く
すればするほど電圧制御発振器の出力信号のＣ／Ｎが低
下する、（ｋ）速くすればするほど出力信号にスプリア
スが増大する、（ｌ）速くすればするほど電圧制御発振
器にＦＭ変調がかからなくなる、（ｍ）回路構成が大型
になり小型化することができない、（ｎ）回路規模の増
大にしたがってコストが増加する、（ｏ）消費電力が増
大し携帯型等の低消費電力の無線通信機に使いにくい、
というような問題点がある。
た従来のＰＬＬ回路のままにおいてロックアップスピー
ドを速くした場合には、（ｉ）速くすればするほど電圧
制御発振器の出力信号のＳ／Ｎが低下する、（ｊ）速く
すればするほど電圧制御発振器の出力信号のＣ／Ｎが低
下する、（ｋ）速くすればするほど出力信号にスプリア
スが増大する、（ｌ）速くすればするほど電圧制御発振
器にＦＭ変調がかからなくなる、（ｍ）回路構成が大型
になり小型化することができない、（ｎ）回路規模の増
大にしたがってコストが増加する、（ｏ）消費電力が増
大し携帯型等の低消費電力の無線通信機に使いにくい、
というような問題点がある。
【０００９】さらに、上記（ａ）、（ｂ）、（ｄ）から
（ｈ）に記した方法を採用した従来のＰＬＬ回路は位相
比較器からの位相比較出力をループフィルタに通して電
圧制御発振器の発振周波数を制御していることに変わり
はない。このため、ζをループフィルタのダンピングフ
ァクタとすれば、ＰＬＬ回路の出力周波数切り換え時に
はループフィルタの持つ制動固有周波数ωｄ｛ωｄ＝ω
ｎ（１−ζ２）０．５｝で表される出力周波数の電気的
な振動は避けられない。
（ｈ）に記した方法を採用した従来のＰＬＬ回路は位相
比較器からの位相比較出力をループフィルタに通して電
圧制御発振器の発振周波数を制御していることに変わり
はない。このため、ζをループフィルタのダンピングフ
ァクタとすれば、ＰＬＬ回路の出力周波数切り換え時に
はループフィルタの持つ制動固有周波数ωｄ｛ωｄ＝ω
ｎ（１−ζ２）０．５｝で表される出力周波数の電気的
な振動は避けられない。
【００１０】これら回路でロックアップの高速化を図っ
ても、通常は数ｍｓ〜数十ｍｓのロックアップ時間がか
かるほか、ある程度の性能悪化（Ｓ／Ｎ、Ｃ／Ｎ等の悪
化）が生じてしまう。このように、性能悪化をさせない
で、大幅なロックアップタイムの短縮は望めないという
問題点があった。
ても、通常は数ｍｓ〜数十ｍｓのロックアップ時間がか
かるほか、ある程度の性能悪化（Ｓ／Ｎ、Ｃ／Ｎ等の悪
化）が生じてしまう。このように、性能悪化をさせない
で、大幅なロックアップタイムの短縮は望めないという
問題点があった。
【００１１】また、ＰＬＬ回路を無線通信機に用いた場
合に、音声通信のみの無線通信機であれば、ＰＬＬ回路
のロックアップの高速化はさほど重要でないが、データ
通信に対応した無線通信機においては、ロックアップの
高速化は重要なファクタとなる。しかるにＰＬＬ回路の
ロックアップの高速化が困難なために、今までは送信回
路側にも中間周波段を設けてミキシング方式の周波数構
成にするか、あるいは複数のＰＬＬ回路を用いる回路構
成にするなどして対応しなければ、高速データ通信が実
現できないという問題点があった。
合に、音声通信のみの無線通信機であれば、ＰＬＬ回路
のロックアップの高速化はさほど重要でないが、データ
通信に対応した無線通信機においては、ロックアップの
高速化は重要なファクタとなる。しかるにＰＬＬ回路の
ロックアップの高速化が困難なために、今までは送信回
路側にも中間周波段を設けてミキシング方式の周波数構
成にするか、あるいは複数のＰＬＬ回路を用いる回路構
成にするなどして対応しなければ、高速データ通信が実
現できないという問題点があった。
【００１２】さらにまた、通常の１周波単信方式の無線
通信機は一つのＰＬＬ回路を搭載し、送信時には送信キ
ャリア発振器として動作させ、受信時にはヘテロダイン
方式の局部発振器として動作させているので、送信キャ
リア発振器と局部発振器の相互の切り替えスピードが重
要となるが、送信周波数と受信局部発振周波数との間に
中間周波数分の開きがあり、ＰＬＬ回路の周波数切り替
えに時間がかかるという問題点があった。
通信機は一つのＰＬＬ回路を搭載し、送信時には送信キ
ャリア発振器として動作させ、受信時にはヘテロダイン
方式の局部発振器として動作させているので、送信キャ
リア発振器と局部発振器の相互の切り替えスピードが重
要となるが、送信周波数と受信局部発振周波数との間に
中間周波数分の開きがあり、ＰＬＬ回路の周波数切り替
えに時間がかかるという問題点があった。
【００１３】本発明は、ロックアップタイムが大幅に改
善できて、高速データ通信にも対応可能にしたＰＬＬ回
路を提供することを目的とする。
善できて、高速データ通信にも対応可能にしたＰＬＬ回
路を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明の請求項１にかか
るＰＬＬ回路は、ＰＬＬ回路において、発振周波数を異
にする第１および第２の基準周波数発振器の発振出力の
一方を周波数シフト信号に基づいて選択的に切り替えて
基準発振周波数として送出する切替手段と、周波数シフ
ト信号のレベルを調整するレベル調整器とを備えて、レ
ベル調整器の出力に基づいて電圧制御発振器の発振出力
にＦＭ変調をかけることを特徴とする。
るＰＬＬ回路は、ＰＬＬ回路において、発振周波数を異
にする第１および第２の基準周波数発振器の発振出力の
一方を周波数シフト信号に基づいて選択的に切り替えて
基準発振周波数として送出する切替手段と、周波数シフ
ト信号のレベルを調整するレベル調整器とを備えて、レ
ベル調整器の出力に基づいて電圧制御発振器の発振出力
にＦＭ変調をかけることを特徴とする。
【００１５】本発明の請求項１にかかるＰＬＬ回路によ
れば、発振周波数を異にする第１および第２の基準周波
数発振器の発振出力の一方が周波数シフト信号に基づい
て選択的に切り替えられて基準発振周波数とされると共
に、レベル調整器にてレベル調整された周波数シフト信
号出力に基づいて電圧制御発振器の発振出力にＦＭ変調
がかけられて、第１の基準周波数発振器の発振出力と第
２の発振出力との切り替えによるループフィルの出力電
圧の変動による電圧制御発振器の発振周波数の変動は周
波数シフト信号に基づくＦＭ変調によって打ち消され
て、ＰＬＬ回路のロックアップタイムが大幅に短縮さ
れ、周波数シフト信号をデータ通信の情報とすることに
よって高速データ通信にも対応することができる。また
無線通信機において周波数シフト信号によって送信と受
信を相互に高速で切り換えることができる。
れば、発振周波数を異にする第１および第２の基準周波
数発振器の発振出力の一方が周波数シフト信号に基づい
て選択的に切り替えられて基準発振周波数とされると共
に、レベル調整器にてレベル調整された周波数シフト信
号出力に基づいて電圧制御発振器の発振出力にＦＭ変調
がかけられて、第１の基準周波数発振器の発振出力と第
２の発振出力との切り替えによるループフィルの出力電
圧の変動による電圧制御発振器の発振周波数の変動は周
波数シフト信号に基づくＦＭ変調によって打ち消され
て、ＰＬＬ回路のロックアップタイムが大幅に短縮さ
れ、周波数シフト信号をデータ通信の情報とすることに
よって高速データ通信にも対応することができる。また
無線通信機において周波数シフト信号によって送信と受
信を相互に高速で切り換えることができる。
【００１６】本発明の請求項２にかかるＰＬＬ回路は、
ＰＬＬ回路において、分周器へ出力される分周データの
変更に同期して立ち上がるステップ状信号のレベルを調
整するレベル調整器を備えて、レベル調整器の出力に基
づいて電圧制御発振器の発振出力にＦＭ変調をかけるこ
とを特徴とする。
ＰＬＬ回路において、分周器へ出力される分周データの
変更に同期して立ち上がるステップ状信号のレベルを調
整するレベル調整器を備えて、レベル調整器の出力に基
づいて電圧制御発振器の発振出力にＦＭ変調をかけるこ
とを特徴とする。
【００１７】本発明の請求項２にかかるＰＬＬ回路によ
れば、分周器へ出力される分周データの変更に基づく出
力周波数の切り換え時に立ち上がるステップ状信号が送
出され、レベル調整器にてレベル調整されたステップ状
信号出力に基づいて電圧制御発振器の発振出力にＦＭ変
調がかけられて、分周データの切り替えによるループフ
ィルの出力電圧の変動による電圧制御発振器の発振周波
数の変動はステップ状信号に基づくＦＭ変調によって打
ち消されて、ＰＬＬ回路のロックアップタイムが大幅に
短縮され、周波数シフト信号をデータ通信の情報とする
ことによって高速データ通信にも対応することができ
る。また無線通信機においては分周器へ出力される分周
データによって送信と受信を相互に高速で切り換えるこ
とができる。
れば、分周器へ出力される分周データの変更に基づく出
力周波数の切り換え時に立ち上がるステップ状信号が送
出され、レベル調整器にてレベル調整されたステップ状
信号出力に基づいて電圧制御発振器の発振出力にＦＭ変
調がかけられて、分周データの切り替えによるループフ
ィルの出力電圧の変動による電圧制御発振器の発振周波
数の変動はステップ状信号に基づくＦＭ変調によって打
ち消されて、ＰＬＬ回路のロックアップタイムが大幅に
短縮され、周波数シフト信号をデータ通信の情報とする
ことによって高速データ通信にも対応することができ
る。また無線通信機においては分周器へ出力される分周
データによって送信と受信を相互に高速で切り換えるこ
とができる。
【００１８】
【発明の実施の形態】以下、本発明にかかるＰＬＬ回路
を実施の一形態によって説明する。
を実施の一形態によって説明する。
【００１９】図１は本発明の実施の一形態にかかるＰＬ
Ｌ回路の構成を示すブロック図である。
Ｌ回路の構成を示すブロック図である。
【００２０】図１に示した本発明の実施の一形態にかか
るＰＬＬ回路３０において、図１１に示すＰＬＬ回路と
同一の構成要素には同一の符号を付して示し、重複を避
けるためにその説明は省略する。
るＰＬＬ回路３０において、図１１に示すＰＬＬ回路と
同一の構成要素には同一の符号を付して示し、重複を避
けるためにその説明は省略する。
【００２１】ＰＬＬ回路３０は、基準周波数発振器１の
発振出力と基準周波数発振器２との発振出力とを、周波
数シフト信号（Ｈレベル／Ｌレベル）により切り替え動
作をする切替手段であるスイッチ回路３によって選択的
に切り替え、スイッチ回路３から出力される基準発振出
力の周波数を基準周波数分周器４で分周し、基準周波数
分周器４で分周された周波数の基準発振出力を位相比較
器６に供給して分周器５から出力される分周出力と位相
比較し、位相比較出力をループフィルタ７に供給して平
滑化し周波数制御電圧として電圧制御発振器８に供給
し、電圧制御発振器８の発振周波数を分周器５に供給し
て分周データに基づく分周を行い、分周出力を位相比較
器６に送出している。
発振出力と基準周波数発振器２との発振出力とを、周波
数シフト信号（Ｈレベル／Ｌレベル）により切り替え動
作をする切替手段であるスイッチ回路３によって選択的
に切り替え、スイッチ回路３から出力される基準発振出
力の周波数を基準周波数分周器４で分周し、基準周波数
分周器４で分周された周波数の基準発振出力を位相比較
器６に供給して分周器５から出力される分周出力と位相
比較し、位相比較出力をループフィルタ７に供給して平
滑化し周波数制御電圧として電圧制御発振器８に供給
し、電圧制御発振器８の発振周波数を分周器５に供給し
て分周データに基づく分周を行い、分周出力を位相比較
器６に送出している。
【００２２】ここで、基準周波数分周器４にて分周され
た基準周波数発振器１の発振出力の周波数をｆ１とし、
基準周波数分周器４にて分周された基準周波数発振器２
の発振出力の周波数をｆ２とする。
た基準周波数発振器１の発振出力の周波数をｆ１とし、
基準周波数分周器４にて分周された基準周波数発振器２
の発振出力の周波数をｆ２とする。
【００２３】一方、周波数シフト信号はレベル調整器９
に供給して、スイッチ回路３による基準周波数の切り換
えに基づくループフィルタ７の出力変動による電圧制御
発振器８の発振出力変動を抑えるために必要なレベルに
周波数シフト信号を調整し、レベル調整器９の出力をレ
ベル調整器９の出力に含まれているノイズ除去のための
ローパスフィルタ１０に供給してノイズ除去を行い、ロ
ーパスフィルタ１０によりノイズ除去されたレベル調整
器９の出力を変調信号として電圧制御発振器８に供給し
て、電圧制御発振器８の発振周波数を周波数ｆ１とｆ２
に切り換えるように構成してある。
に供給して、スイッチ回路３による基準周波数の切り換
えに基づくループフィルタ７の出力変動による電圧制御
発振器８の発振出力変動を抑えるために必要なレベルに
周波数シフト信号を調整し、レベル調整器９の出力をレ
ベル調整器９の出力に含まれているノイズ除去のための
ローパスフィルタ１０に供給してノイズ除去を行い、ロ
ーパスフィルタ１０によりノイズ除去されたレベル調整
器９の出力を変調信号として電圧制御発振器８に供給し
て、電圧制御発振器８の発振周波数を周波数ｆ１とｆ２
に切り換えるように構成してある。
【００２４】ここで、分周器５に供給される分周データ
に基づく分周比は、基準周波数発振器１の発振出力が選
択された場合には電圧制御発振器８は発振周波数ｆ１´
でロックし、基準周波数発振器２の発振出力が選択され
た場合には電圧制御発振器８は発振周波数ｆ２´でロッ
クするように予め設定されている。電圧制御発振器８の
発振周波数をｆ１´、ｆ２´としたのは、電圧制御発振
器８の発振周波数が基準周波数分周器４で分周された基
準周波数発振器１、２の発振周波数ｆ１、ｆ２と通常は
一致しているわけでないためである。
に基づく分周比は、基準周波数発振器１の発振出力が選
択された場合には電圧制御発振器８は発振周波数ｆ１´
でロックし、基準周波数発振器２の発振出力が選択され
た場合には電圧制御発振器８は発振周波数ｆ２´でロッ
クするように予め設定されている。電圧制御発振器８の
発振周波数をｆ１´、ｆ２´としたのは、電圧制御発振
器８の発振周波数が基準周波数分周器４で分周された基
準周波数発振器１、２の発振周波数ｆ１、ｆ２と通常は
一致しているわけでないためである。
【００２５】なお、レベル調整器９の出力にノイズが含
まれていないときにはローパスフィルタ１０を省略する
ことができる。
まれていないときにはローパスフィルタ１０を省略する
ことができる。
【００２６】次にレベル調整器９の出力の極性について
説明する。（ａ）周波数シフト信号により切り換えられ
たスイッチ回路３からの基準周波数の変化により電圧制
御発振器８の発振周波数の変化が低い周波数から高い周
波数に変化し、かつ電圧制御発振器８の変調特性が正特
性（変調端子に印加される電圧が増加のとき電圧制御発
振器８の発振周波数が増加する特性）のとき、ローパス
フィルタ１０を通った周波数シフト信号の極性は電圧制
御発振器８の発振周波数が増加する極性に設定され、
（ｂ）周波数シフト信号により切り換えられたスイッチ
回路３からの基準周波数の変化により電圧制御発振器８
の発振周波数の変化が高い周波数から低い周波数に変化
し、かつ電圧制御発振器８の変調特性が正特性のとき、
ローパスフィルタ１０を通った周波数シフト信号の極性
は電圧制御発振器８の発振周波数が減少する極性に設定
される。
説明する。（ａ）周波数シフト信号により切り換えられ
たスイッチ回路３からの基準周波数の変化により電圧制
御発振器８の発振周波数の変化が低い周波数から高い周
波数に変化し、かつ電圧制御発振器８の変調特性が正特
性（変調端子に印加される電圧が増加のとき電圧制御発
振器８の発振周波数が増加する特性）のとき、ローパス
フィルタ１０を通った周波数シフト信号の極性は電圧制
御発振器８の発振周波数が増加する極性に設定され、
（ｂ）周波数シフト信号により切り換えられたスイッチ
回路３からの基準周波数の変化により電圧制御発振器８
の発振周波数の変化が高い周波数から低い周波数に変化
し、かつ電圧制御発振器８の変調特性が正特性のとき、
ローパスフィルタ１０を通った周波数シフト信号の極性
は電圧制御発振器８の発振周波数が減少する極性に設定
される。
【００２７】（ｃ）周波数シフト信号により切り換えら
れたスイッチ回路３からの基準周波数の変化により電圧
制御発振器８の発振周波数の変化が低い周波数から高い
周波数に変化し、かつ電圧制御発振器８の変調特性が負
特性（変調端子に印加される電圧が増加のとき電圧制御
発振器８の発振周波数が減少する特性）のとき、ローパ
スフィルタ１０を通った周波数シフト信号の極性は電圧
制御発振器８の発振周波数が減少する極性に設定され、
（ｄ）周波数シフト信号により切り換えられたスイッチ
回路３からの基準周波数の変化により電圧制御発振器８
の発振周波数の変化が高い周波数から低い周波数に変化
し、かつ電圧制御発振器８の変調特性が負特性のとき、
ローパスフィルタ１０を通った周波数シフト信号の極性
は電圧制御発振器８の発振周波数が増加する極性に設定
される。
れたスイッチ回路３からの基準周波数の変化により電圧
制御発振器８の発振周波数の変化が低い周波数から高い
周波数に変化し、かつ電圧制御発振器８の変調特性が負
特性（変調端子に印加される電圧が増加のとき電圧制御
発振器８の発振周波数が減少する特性）のとき、ローパ
スフィルタ１０を通った周波数シフト信号の極性は電圧
制御発振器８の発振周波数が減少する極性に設定され、
（ｄ）周波数シフト信号により切り換えられたスイッチ
回路３からの基準周波数の変化により電圧制御発振器８
の発振周波数の変化が高い周波数から低い周波数に変化
し、かつ電圧制御発振器８の変調特性が負特性のとき、
ローパスフィルタ１０を通った周波数シフト信号の極性
は電圧制御発振器８の発振周波数が増加する極性に設定
される。
【００２８】次に、ＰＬＬ回路２０による場合のロック
アップタイムの測定結果について説明する。
アップタイムの測定結果について説明する。
【００２９】分周器５に供給される分周データに基づく
分周比は、基準周波数発振器１の発振出力が選択された
場合には電圧制御発振器８は発振周波数ｆ１´でロック
し、基準周波数発振器２の発振出力が選択された場合に
は電圧制御発振器８は発振周波数ｆ２´でロックするよ
うに予め設定されている。この状態で、電圧制御発振器
８にＦＭ変調がかからないようにレベル調整器９の出力
を調整し（レベル調整器９の出力レベルがが零であるよ
うにレベル調整器９を調整し）て、周波数シフト信号に
よりスイッチ回路３を切り換えて基準周波数を切り換え
ると、電圧制御発振器８の発振周波数は図９（ａ）およ
び図１０（ａ）に示す如くに変化する。図９（ａ）は電
圧制御発振器８の発振周波数が低い周波数から高い周波
数に変化する場合を示し、図１０（ａ）は電圧制御発振
器８の発振周波数が高い周波数から低い周波数に変化す
る場合を示し、横軸は時間を示している。
分周比は、基準周波数発振器１の発振出力が選択された
場合には電圧制御発振器８は発振周波数ｆ１´でロック
し、基準周波数発振器２の発振出力が選択された場合に
は電圧制御発振器８は発振周波数ｆ２´でロックするよ
うに予め設定されている。この状態で、電圧制御発振器
８にＦＭ変調がかからないようにレベル調整器９の出力
を調整し（レベル調整器９の出力レベルがが零であるよ
うにレベル調整器９を調整し）て、周波数シフト信号に
よりスイッチ回路３を切り換えて基準周波数を切り換え
ると、電圧制御発振器８の発振周波数は図９（ａ）およ
び図１０（ａ）に示す如くに変化する。図９（ａ）は電
圧制御発振器８の発振周波数が低い周波数から高い周波
数に変化する場合を示し、図１０（ａ）は電圧制御発振
器８の発振周波数が高い周波数から低い周波数に変化す
る場合を示し、横軸は時間を示している。
【００３０】この場合、図９から明らかなように、電圧
制御発振器８の発振周波数が安定するまでの時間は約３
０ｍｓかかっている。これは、ループフィルタ７が制動
固有周波数を有するために、高域周波数成分が電圧制御
発振器８に印加されないために生ずる電圧制御発振器８
の発振周波数の変動である。
制御発振器８の発振周波数が安定するまでの時間は約３
０ｍｓかかっている。これは、ループフィルタ７が制動
固有周波数を有するために、高域周波数成分が電圧制御
発振器８に印加されないために生ずる電圧制御発振器８
の発振周波数の変動である。
【００３１】分周器５に供給される分周データに基づく
分周比は、基準周波数発振器１の発振出力が選択された
場合には電圧制御発振器８は発振周波数ｆ１′でロック
し、基準周波数発振器２の発振出力が選択された場合に
は電圧制御発振器８は発振周波数ｆ２′でロックするよ
うに予め設定されている。この状態で、電圧制御発振器
８の発振周波数をモジュレーションドメインアナライ
ザ、またはスペクトラムアナライザをタイムドメインに
して観測しつつ、周波数シフト信号で基準周波数を基準
周波数発振器１の発振出力と基準周波数発振器２の発振
出力とを交互に切り換えると基準周波数の切り換え時に
電圧制御発振器８の発振周波数に変動が見られる。次
に、この状態でレベル調整器９の出力レベルを徐々に上
げていく、すなわち電圧制御発振器８の変調端子に印加
する電圧のレベルを上げていくと、基準周波数の切り換
え時に生じる電圧制御発振器８の発振周波数の変動がな
くなる点が生じる。
分周比は、基準周波数発振器１の発振出力が選択された
場合には電圧制御発振器８は発振周波数ｆ１′でロック
し、基準周波数発振器２の発振出力が選択された場合に
は電圧制御発振器８は発振周波数ｆ２′でロックするよ
うに予め設定されている。この状態で、電圧制御発振器
８の発振周波数をモジュレーションドメインアナライ
ザ、またはスペクトラムアナライザをタイムドメインに
して観測しつつ、周波数シフト信号で基準周波数を基準
周波数発振器１の発振出力と基準周波数発振器２の発振
出力とを交互に切り換えると基準周波数の切り換え時に
電圧制御発振器８の発振周波数に変動が見られる。次
に、この状態でレベル調整器９の出力レベルを徐々に上
げていく、すなわち電圧制御発振器８の変調端子に印加
する電圧のレベルを上げていくと、基準周波数の切り換
え時に生じる電圧制御発振器８の発振周波数の変動がな
くなる点が生じる。
【００３２】すなわち、基準周波数の出力と電圧制御発
振器８の発振出力の両方に変調をかけ、両方の変調特性
がクロスオーバーされたために、ＰＬＬ回路３０の非制
動固有周波数ωｎが零となり、その結果、ループフィル
タ７の持つ制動固有周波数ωｄ｛ωｄ＝ωｎ（１−
ζ２）０．５｝が零、すなわち発振周波数の電気的振動
がなくなる。このポイントにレベル調整器９の出力レベ
ルを固定して、周波数シフト信号を高電位と低電位とに
交互に切り換えたときの電圧制御発振器８の発振周波数
の変動は図９（ｂ）および図１０（ｂ）に示す如くであ
る。
振器８の発振出力の両方に変調をかけ、両方の変調特性
がクロスオーバーされたために、ＰＬＬ回路３０の非制
動固有周波数ωｎが零となり、その結果、ループフィル
タ７の持つ制動固有周波数ωｄ｛ωｄ＝ωｎ（１−
ζ２）０．５｝が零、すなわち発振周波数の電気的振動
がなくなる。このポイントにレベル調整器９の出力レベ
ルを固定して、周波数シフト信号を高電位と低電位とに
交互に切り換えたときの電圧制御発振器８の発振周波数
の変動は図９（ｂ）および図１０（ｂ）に示す如くであ
る。
【００３３】図９（ｂ）は電圧制御発振器８の発振周波
数が低い周波数から高い周波数に変化する場合を示し、
図１０（ｂ）は電圧制御発振器８の発振周波数が高い周
波数から低い周波数に変化する場合を示している。この
ように基準周波数切り換え時に生じていた電圧制御発振
器８の発振周波数の変動はＰＬＬ回路３０では殆どなく
なり、電圧制御発振器８の発振周波数は短時間で収束さ
せることが可能となる。このときのロックアップタイム
は約３００μｓである。
数が低い周波数から高い周波数に変化する場合を示し、
図１０（ｂ）は電圧制御発振器８の発振周波数が高い周
波数から低い周波数に変化する場合を示している。この
ように基準周波数切り換え時に生じていた電圧制御発振
器８の発振周波数の変動はＰＬＬ回路３０では殆どなく
なり、電圧制御発振器８の発振周波数は短時間で収束さ
せることが可能となる。このときのロックアップタイム
は約３００μｓである。
【００３４】以上のように、ＰＬＬ回路によれば、基準
周波数のみを切り換えてもＰＬＬ回路がロックするまで
には電圧制御発振器８の発振周波数には低域周波数振動
が生じ、高速ロックアップはできないが、ＰＬＬ回路３
０のように電圧制御発振器８に周波数シフト信号のレベ
ルを調整した信号によってＦＭ変調をかけることによっ
て、基準周波数の切り換え時の周波数ステップに応じた
電圧制御発振器８の発振周波数の変動を短時間で収束さ
せることができて、高速ロックアップ動作が可能とな
る。
周波数のみを切り換えてもＰＬＬ回路がロックするまで
には電圧制御発振器８の発振周波数には低域周波数振動
が生じ、高速ロックアップはできないが、ＰＬＬ回路３
０のように電圧制御発振器８に周波数シフト信号のレベ
ルを調整した信号によってＦＭ変調をかけることによっ
て、基準周波数の切り換え時の周波数ステップに応じた
電圧制御発振器８の発振周波数の変動を短時間で収束さ
せることができて、高速ロックアップ動作が可能とな
る。
【００３５】次に本発明の実施の一形態にかかるＰＬＬ
回路の第１変形例について説明する。
回路の第１変形例について説明する。
【００３６】図２は本発明の実施の一形態にかかるＰＬ
Ｌ回路の第１変形例のブロック図である。
Ｌ回路の第１変形例のブロック図である。
【００３７】第１変形例のＰＬＬ回路３１は、ＰＬＬ回
路３０における基準周波数発振器２に代わってサブＰＬ
Ｌ回路１１を設けて、サブＰＬＬ回路１１の出力をＰＬ
Ｌ回路３０における基準周波数発振器２の発振基準周波
数に代わってスイッチ回路３に供給するようにした。そ
の他の構成はＰＬＬ回路３０の場合と同様である。した
がって、ＰＬＬ回路３１による場合もＰＬＬ回路３０と
同様の作用を行う。
路３０における基準周波数発振器２に代わってサブＰＬ
Ｌ回路１１を設けて、サブＰＬＬ回路１１の出力をＰＬ
Ｌ回路３０における基準周波数発振器２の発振基準周波
数に代わってスイッチ回路３に供給するようにした。そ
の他の構成はＰＬＬ回路３０の場合と同様である。した
がって、ＰＬＬ回路３１による場合もＰＬＬ回路３０と
同様の作用を行う。
【００３８】次に本発明の実施の一形態にかかるＰＬＬ
回路の第２変形例について説明する。
回路の第２変形例について説明する。
【００３９】図３は本発明の実施の一形態にかかるＰＬ
Ｌ回路の第２変形例のブロック図である。
Ｌ回路の第２変形例のブロック図である。
【００４０】第２変形例のＰＬＬ回路３２は、基準周波
数発振器１２と、基準周波数発振器１２の発振出力を入
力し、２つの周波数レジスタを有して、周波数シフト信
号に基づいて一方の周波数レジスタを選択して異なる２
つの基準周波数の出力を送出するためのダイレクトデジ
タル周波数シンセサイザ１３とを、ＰＬＬ回路３０にお
ける基準周波数発振器１および２とスイッチ回路３とに
代わって設け、周波数シフト信号に基づいて一方の周波
数レジスタを選択したときに生成されるダイレクトデジ
タル周波数シンセサイザ１３からの出力周波数を基準発
振周波数として、ＰＬＬ回路３０におけるスイッチ回路
３によって選択された基準周波数発振器１および２に基
づく基準周波数に代わって用いるようにした。その他の
構成はＰＬＬ回路３０と同様である。
数発振器１２と、基準周波数発振器１２の発振出力を入
力し、２つの周波数レジスタを有して、周波数シフト信
号に基づいて一方の周波数レジスタを選択して異なる２
つの基準周波数の出力を送出するためのダイレクトデジ
タル周波数シンセサイザ１３とを、ＰＬＬ回路３０にお
ける基準周波数発振器１および２とスイッチ回路３とに
代わって設け、周波数シフト信号に基づいて一方の周波
数レジスタを選択したときに生成されるダイレクトデジ
タル周波数シンセサイザ１３からの出力周波数を基準発
振周波数として、ＰＬＬ回路３０におけるスイッチ回路
３によって選択された基準周波数発振器１および２に基
づく基準周波数に代わって用いるようにした。その他の
構成はＰＬＬ回路３０と同様である。
【００４１】したがって、ＰＬＬ回路３２の場合もＰＬ
Ｌ回路３０と同様の動作を行う。
Ｌ回路３０と同様の動作を行う。
【００４２】次に本発明の実施の一形態にかかるＰＬＬ
回路の第３変形例について説明する。
回路の第３変形例について説明する。
【００４３】図４は本発明の実施の一形態にかかるＰＬ
Ｌ回路の第３変形例のブロック図である。
Ｌ回路の第３変形例のブロック図である。
【００４４】第３変形例のＰＬＬ回路３３は、ＰＬＬ回
路３０における基準周波数発振器１および２に代わっ
て、基準周波数発振器１２と、基準周波数発振器１２の
発振出力を入力して、異なる基準発振周波数の出力を生
成するダイレクトデジタル周波数シンセサイザ１４およ
び１５とを設け、ＰＬＬ回路３０における基準周波数発
振器１および２の出力に代わってダイレクトデジタル周
波数シンセサイザ１４および１５によって生成された基
準発振周波数の出力をスイッチ回路３に加える。
路３０における基準周波数発振器１および２に代わっ
て、基準周波数発振器１２と、基準周波数発振器１２の
発振出力を入力して、異なる基準発振周波数の出力を生
成するダイレクトデジタル周波数シンセサイザ１４およ
び１５とを設け、ＰＬＬ回路３０における基準周波数発
振器１および２の出力に代わってダイレクトデジタル周
波数シンセサイザ１４および１５によって生成された基
準発振周波数の出力をスイッチ回路３に加える。
【００４５】ＰＬＬ回路３３において、その他の構成は
ＰＬＬ回路３０と同様である。したがって、ＰＬＬ回路
３３の場合もＰＬＬ回路３０と同様の動作を行う。
ＰＬＬ回路３０と同様である。したがって、ＰＬＬ回路
３３の場合もＰＬＬ回路３０と同様の動作を行う。
【００４６】次に本発明の実施の一形態にかかるＰＬＬ
回路の第４変形例について説明する。
回路の第４変形例について説明する。
【００４７】図５は本発明の実施の一形態にかかるＰＬ
Ｌ回路の第４変形例のブロック図である。
Ｌ回路の第４変形例のブロック図である。
【００４８】第４変形例のＰＬＬ回路３４は、ＰＬＬ回
路３０における基準周波数発振器２に代わって、ＰＬＬ
回路３０における基準周波数発振器１の発振周波数を分
周する分周器１６を備え、ＰＬＬ回路３０における基準
周波数発振器２の発振出力に代わって分周器１６にて分
周された周波数の出力をスイッチ回路３供給する。
路３０における基準周波数発振器２に代わって、ＰＬＬ
回路３０における基準周波数発振器１の発振周波数を分
周する分周器１６を備え、ＰＬＬ回路３０における基準
周波数発振器２の発振出力に代わって分周器１６にて分
周された周波数の出力をスイッチ回路３供給する。
【００４９】ＰＬＬ回路３４において、その他の構成は
ＰＬＬ回路３０と同様である。したがって、ＰＬＬ回路
３４の場合もＰＬＬ回路３０と同様の動作を行う。
ＰＬＬ回路３０と同様である。したがって、ＰＬＬ回路
３４の場合もＰＬＬ回路３０と同様の動作を行う。
【００５０】次に本発明の実施の一形態にかかるＰＬＬ
回路の第５変形例について説明する。
回路の第５変形例について説明する。
【００５１】図６は本発明の実施の一形態にかかるＰＬ
Ｌ回路の第５変形例のブロック図である。
Ｌ回路の第５変形例のブロック図である。
【００５２】第５変形例のＰＬＬ回路３５は、ＰＬＬ回
路３０における基準周波数発振器１および２に代わっ
て、基準周波数発振器１２と、基準周波数発振器１２の
基準発振周波数を異なる分周データに基づいて分周する
分周器１７および１８を備え、ＰＬＬ回路３０における
基準周波数発振器１および２の出力に代わって、分周器
１７および１８によって分周された基準周波数発振器の
発振出力を用いる。
路３０における基準周波数発振器１および２に代わっ
て、基準周波数発振器１２と、基準周波数発振器１２の
基準発振周波数を異なる分周データに基づいて分周する
分周器１７および１８を備え、ＰＬＬ回路３０における
基準周波数発振器１および２の出力に代わって、分周器
１７および１８によって分周された基準周波数発振器の
発振出力を用いる。
【００５３】ＰＬＬ回路３５において、その他の構成は
ＰＬＬ回路３０と同様である。したがって、ＰＬＬ回路
３５の場合もＰＬＬ回路３０と同様の動作を行う。
ＰＬＬ回路３０と同様である。したがって、ＰＬＬ回路
３５の場合もＰＬＬ回路３０と同様の動作を行う。
【００５４】次に本発明の実施の一形態にかかるＰＬＬ
回路の第６変形例について説明する。
回路の第６変形例について説明する。
【００５５】図７は本発明の実施の一形態にかかるＰＬ
Ｌ回路の第６変形例のブロック図である。
Ｌ回路の第６変形例のブロック図である。
【００５６】第６変形例のＰＬＬ回路３６は、ＰＬＬ回
路３０における基準周波数発振器２に代わって、ＰＬＬ
回路３０における基準周波数発振器１の発振周波数を逓
倍する逓倍器１９を備え、ＰＬＬ回路３０における基準
周波数発振器２の発振出力に代わって逓倍器１９にて逓
倍された周波数の出力をスイッチ回路３供給する。
路３０における基準周波数発振器２に代わって、ＰＬＬ
回路３０における基準周波数発振器１の発振周波数を逓
倍する逓倍器１９を備え、ＰＬＬ回路３０における基準
周波数発振器２の発振出力に代わって逓倍器１９にて逓
倍された周波数の出力をスイッチ回路３供給する。
【００５７】ＰＬＬ回路３６において、その他の構成は
ＰＬＬ回路３０と同様である。したがって、ＰＬＬ回路
３６の場合もＰＬＬ回路３０と同様の動作を行う。
ＰＬＬ回路３０と同様である。したがって、ＰＬＬ回路
３６の場合もＰＬＬ回路３０と同様の動作を行う。
【００５８】図８は本発明の実施の一形態にかかるＰＬ
Ｌ回路の第７変形例のブロック図である。
Ｌ回路の第７変形例のブロック図である。
【００５９】第７変形例のＰＬＬ回路４０は、図１１に
示した従来のＰＬＬ回路を用いた例であり、従来のＰＬ
Ｌ回路において、分周器５へＣＰＵ２０から異なる分周
データを選択的に供給し、分周器５へ出力する分周デー
タの変更に同期して立ち上がるステップ状信号（単に、
ステップ状信号と記す）がＣＰＵ２０から送出される。
このステップ状信号を入力とするレベル調整器９とレベ
ル調整器９からの出力を入力とするローパスフィルタ１
０を備え、ローパスフィルタ１０の出力によって電圧制
御発振器８の発振周波数にＦＭ変調をかけるように構成
してある。ＰＬＬ回路４０のその他の構成は従来のＰＬ
Ｌ回路の構成と同様である。
示した従来のＰＬＬ回路を用いた例であり、従来のＰＬ
Ｌ回路において、分周器５へＣＰＵ２０から異なる分周
データを選択的に供給し、分周器５へ出力する分周デー
タの変更に同期して立ち上がるステップ状信号（単に、
ステップ状信号と記す）がＣＰＵ２０から送出される。
このステップ状信号を入力とするレベル調整器９とレベ
ル調整器９からの出力を入力とするローパスフィルタ１
０を備え、ローパスフィルタ１０の出力によって電圧制
御発振器８の発振周波数にＦＭ変調をかけるように構成
してある。ＰＬＬ回路４０のその他の構成は従来のＰＬ
Ｌ回路の構成と同様である。
【００６０】ＰＬＬ回路４０において、ステップ状信号
はＰＬＬ回路３０における周波数シフト信号が対応し、
ＰＬＬ回路４０の出力周波数を変更は、分周器５の分周
データの変更によってなされる。分周器５の分周データ
の変更時に同期してステップ状信号が送出され、ステッ
プ状信号のレベルはレベル調整器９によって調整され、
ローパスフィルタ１０においてレベル調整器９の出力中
のノイズが除去されて、電圧制御発振器８の変調端子に
印加され、レベル調整器９によってレベル調整されたス
テップ状信号に基づいてＦＭ変調される。
はＰＬＬ回路３０における周波数シフト信号が対応し、
ＰＬＬ回路４０の出力周波数を変更は、分周器５の分周
データの変更によってなされる。分周器５の分周データ
の変更時に同期してステップ状信号が送出され、ステッ
プ状信号のレベルはレベル調整器９によって調整され、
ローパスフィルタ１０においてレベル調整器９の出力中
のノイズが除去されて、電圧制御発振器８の変調端子に
印加され、レベル調整器９によってレベル調整されたス
テップ状信号に基づいてＦＭ変調される。
【００６１】したがって、ＰＬＬ回路４０によれば、レ
ベル調整器９にてレベル調整されたステップ状信号に基
づいて電圧制御発振器の発振出力にＦＭ変調がかけられ
て、分周データの変更に基づくループフィルタ７の出力
電圧の変動による電圧制御発振器８の発振周波数の変動
はステップ状信号に基づくＦＭ変調によって打ち消され
て、ＰＬＬ回路３０の場合と同様にＰＬＬ回路４０のロ
ックアップタイムが大幅に短縮される。
ベル調整器９にてレベル調整されたステップ状信号に基
づいて電圧制御発振器の発振出力にＦＭ変調がかけられ
て、分周データの変更に基づくループフィルタ７の出力
電圧の変動による電圧制御発振器８の発振周波数の変動
はステップ状信号に基づくＦＭ変調によって打ち消され
て、ＰＬＬ回路３０の場合と同様にＰＬＬ回路４０のロ
ックアップタイムが大幅に短縮される。
【００６２】次に第７変形例のＰＬＬ回路４０における
レベル調整器９の出力の極性について説明する。（ａ）
分周データの切替による分周出力の変化により電圧制御
発振器８の発振周波数の変化が低い周波数から高い周波
数に変化し、かつ電圧制御発振器８の変調特性が正特性
のとき、ローパスフィルタ１０を通ったステップ状信号
の極性は電圧制御発振器８の発振周波数が増加する極性
に設定され、（ｂ）分周データの切替による分周出力の
変化により電圧制御発振器８の発振周波数の変化が高い
周波数から低い周波数に変化し、かつ電圧制御発振器８
の変調特性が正特性のとき、ローパスフィルタ１０を通
ったステップ状信号の極性は電圧制御発振器８の発振周
波数が減少する極性に設定される。
レベル調整器９の出力の極性について説明する。（ａ）
分周データの切替による分周出力の変化により電圧制御
発振器８の発振周波数の変化が低い周波数から高い周波
数に変化し、かつ電圧制御発振器８の変調特性が正特性
のとき、ローパスフィルタ１０を通ったステップ状信号
の極性は電圧制御発振器８の発振周波数が増加する極性
に設定され、（ｂ）分周データの切替による分周出力の
変化により電圧制御発振器８の発振周波数の変化が高い
周波数から低い周波数に変化し、かつ電圧制御発振器８
の変調特性が正特性のとき、ローパスフィルタ１０を通
ったステップ状信号の極性は電圧制御発振器８の発振周
波数が減少する極性に設定される。
【００６３】（ｃ）分周データの切替による分周出力の
変化により電圧制御発振器８の発振周波数の変化が低い
周波数から高い周波数に変化し、かつ電圧制御発振器８
の変調特性が負特性のとき、ローパスフィルタ１０を通
ったステップ状信号の極性は電圧制御発振器８の発振周
波数が減少する極性に設定され、（ｄ）分周データの切
替による分周出力の変化により電圧制御発振器８の発振
周波数の変化が高い周波数から低い周波数に変化し、か
つ電圧制御発振器８の変調特性が負特性のとき、ローパ
スフィルタ１０を通ったステップ状信号の極性は電圧制
御発振器８の発振周波数が増加する極性に設定される。
変化により電圧制御発振器８の発振周波数の変化が低い
周波数から高い周波数に変化し、かつ電圧制御発振器８
の変調特性が負特性のとき、ローパスフィルタ１０を通
ったステップ状信号の極性は電圧制御発振器８の発振周
波数が減少する極性に設定され、（ｄ）分周データの切
替による分周出力の変化により電圧制御発振器８の発振
周波数の変化が高い周波数から低い周波数に変化し、か
つ電圧制御発振器８の変調特性が負特性のとき、ローパ
スフィルタ１０を通ったステップ状信号の極性は電圧制
御発振器８の発振周波数が増加する極性に設定される。
【００６４】
【発明の効果】以上説明したように本発明にかかるＰＬ
Ｌ回路によれば、出力周波数の変更時に同期して出力さ
れる周波数シフト信号およびステップ状信号に基づいて
電圧制御発振器の発振周波数にＦＭ変調がかけられて、
ロックアップタイムが大幅に短縮されるという効果が得
られる。
Ｌ回路によれば、出力周波数の変更時に同期して出力さ
れる周波数シフト信号およびステップ状信号に基づいて
電圧制御発振器の発振周波数にＦＭ変調がかけられて、
ロックアップタイムが大幅に短縮されるという効果が得
られる。
【００６５】また、ロックアップタイムが大幅に短縮す
るための本発明にかかるＰＬＬ回路の構成は簡単ですむ
という効果がある。
るための本発明にかかるＰＬＬ回路の構成は簡単ですむ
という効果がある。
【図１】本発明の実施の一形態にかかるＰＬＬ回路の構
成を示すブロック図である。
成を示すブロック図である。
【図２】本発明の実施の一形態にかかるＰＬＬ回路の第
１変形例の構成を示すブロック図である。
１変形例の構成を示すブロック図である。
【図３】本発明の実施の一形態にかかるＰＬＬ回路の第
２変形例の構成を示すブロック図である。
２変形例の構成を示すブロック図である。
【図４】本発明の実施の一形態にかかるＰＬＬ回路の第
３変形例の構成を示すブロック図である。
３変形例の構成を示すブロック図である。
【図５】本発明の実施の一形態にかかるＰＬＬ回路の第
４変形例の構成を示すブロック図である。
４変形例の構成を示すブロック図である。
【図６】本発明の実施の一形態にかかるＰＬＬ回路の第
５変形例の構成を示すブロック図である。
５変形例の構成を示すブロック図である。
【図７】本発明の実施の一形態にかかるＰＬＬ回路の第
６変形例の構成を示すブロック図である。
６変形例の構成を示すブロック図である。
【図８】本発明の実施の一形態にかかるＰＬＬ回路の第
７変形例の構成を示すブロック図である。
７変形例の構成を示すブロック図である。
【図９】本発明の実施の一形態にかかるＰＬＬ回路によ
る場合のロックアップタイムの測定結果についての説明
図である。
る場合のロックアップタイムの測定結果についての説明
図である。
【図１０】本発明の実施の一形態にかかるＰＬＬ回路に
よる場合のロックアップタイムの測定結果についての説
明図である。
よる場合のロックアップタイムの測定結果についての説
明図である。
【図１１】従来のＰＬＬ回路の構成を示すブロック図で
ある。
ある。
１、２および１２ 基準周波数発振器 ３ スイッチ回路 ５、１６、１７および１８ 分周器 ６ 位相比較器 ７ ループフィルタ ８ 電圧制御発振器 ９ レベル調整器 １０ ローパスフィルタ １１ サブＰＬＬ回路 １３、１４および１５ ダイレクトデジタル周波数シン
セサイザ ２０ ＣＰＵ １９ 逓倍器
セサイザ ２０ ＣＰＵ １９ 逓倍器
Claims (9)
- 【請求項１】ＰＬＬ回路において、発振周波数を異にす
る第１および第２の基準周波数発振器の発振出力の一方
を周波数シフト信号に基づいて選択的に切り替えて基準
発振周波数として送出する切替手段と、周波数シフト信
号のレベルを調整するレベル調整器とを備えて、レベル
調整器の出力に基づいて電圧制御発振器の発振出力にＦ
Ｍ変調をかけることを特徴とするＰＬＬ回路。 - 【請求項２】ＰＬＬ回路において、分周器へ出力される
分周データの変更に同期して立ち上がるステップ状信号
のレベルを調整するレベル調整器を備えて、レベル調整
器の出力に基づいて電圧制御発振器の発振出力にＦＭ変
調をかけることを特徴とするＰＬＬ回路。 - 【請求項３】請求項１または２記載のＰＬＬ回路におい
て、レベル調整器の出力を入力とするローパスフィルタ
を備え、ローパスフィルタの出力に基づいて電圧制御発
振器の発振出力にＦＭ変調をかけることを特徴とするＰ
ＬＬ回路。 - 【請求項４】請求項１記載のＰＬＬ回路において、第２
の基準周波数発振器をサブＰＬＬ回路としたことを特徴
とするＰＬＬ回路。 - 【請求項５】請求項１記載のＰＬＬ回路において、２つ
の周波数レジスタを有し、かつ周波数シフト信号に基づ
いて一方の周波数レジスタを選択して異なる２つの周波
数の出力を送出するダイレクトデジタル周波数シンセサ
イザを第１および第２の基準周波数発振器に代わって備
え、ダイレクトデジタル周波数シンセサイザからの出力
を第１および第２の基準周波数発振器の出力に代わって
用いることを特徴とするＰＬＬ回路。 - 【請求項６】請求項１記載のＰＬＬ回路において、第１
および第２の基準周波数発振器に代わって異なる周波数
の出力を送出する第１および第２のダイレクトデジタル
周波数シンセサイザを備え、第１および第２の基準周波
数発振器の出力に代わって第１および第２のダイレクト
デジタル周波数シンセサイザの出力を用いることを特徴
とするＰＬＬ回路。 - 【請求項７】請求項１記載のＰＬＬ回路において、第２
の基準周波数発振器に代わって、第１の基準周波数発振
器の発振周波数を分周する分周器を備え、第２の基準周
波数発振器の出力に代わって分周器の出力を用いること
を特徴とするＰＬＬ回路。 - 【請求項８】請求項１記載のＰＬＬ回路において、第１
および第２の基準周波数発振器に代わって基準周波数発
振器の発振周波数を異なる分周データに基づいて分周す
る第１および第２の分周器を備え、第１および第２の基
準周波数発振器の出力に代わって第１および第２の分周
器の出力を用いることを特徴とするＰＬＬ回路。 - 【請求項９】請求項１記載のＰＬＬ回路において、第２
の基準周波数発振器に代わって第１の基準周波数発振器
の発振周波数を逓倍する逓倍器を備え、第２の基準周波
数発振器の出力に代わって逓倍器の出力を用いることを
特徴とするＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000343081A JP2002151960A (ja) | 2000-11-10 | 2000-11-10 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000343081A JP2002151960A (ja) | 2000-11-10 | 2000-11-10 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002151960A true JP2002151960A (ja) | 2002-05-24 |
Family
ID=18817508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000343081A Pending JP2002151960A (ja) | 2000-11-10 | 2000-11-10 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002151960A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005136483A (ja) * | 2003-10-28 | 2005-05-26 | Kyocera Corp | シンセサイザ回路 |
| WO2005053161A1 (ja) * | 2003-11-26 | 2005-06-09 | Niigata Seimitsu Co., Ltd. | Ａｍ／ｆｍラジオ受信機およびこれに用いる局部発振回路 |
| JP2012050099A (ja) * | 2002-08-28 | 2012-03-08 | Qualcomm Inc | フェーズロックドループの方法及び装置 |
| JP2013541869A (ja) * | 2010-08-22 | 2013-11-14 | クローネ メステヒニーク ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 広帯域の周波数ランプを形成する高周波出力信号を発生させるための回路装置 |
-
2000
- 2000-11-10 JP JP2000343081A patent/JP2002151960A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012050099A (ja) * | 2002-08-28 | 2012-03-08 | Qualcomm Inc | フェーズロックドループの方法及び装置 |
| JP2005136483A (ja) * | 2003-10-28 | 2005-05-26 | Kyocera Corp | シンセサイザ回路 |
| WO2005053161A1 (ja) * | 2003-11-26 | 2005-06-09 | Niigata Seimitsu Co., Ltd. | Ａｍ／ｆｍラジオ受信機およびこれに用いる局部発振回路 |
| US7551906B2 (en) | 2003-11-26 | 2009-06-23 | Niigata Seimitsu Co., Ltd. | AM/FM radio receiver and local oscillator circuit used therein |
| JP2013541869A (ja) * | 2010-08-22 | 2013-11-14 | クローネ メステヒニーク ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 広帯域の周波数ランプを形成する高周波出力信号を発生させるための回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6553089B2 (en) | Fractional-N frequency synthesizer with fractional compensation method | |
| JP3000673B2 (ja) | 自動周波数制御装置 | |
| US8154329B2 (en) | Device and method for phase compensation | |
| JP2002280901A (ja) | 発振器の調整方法、および調整可能な発振器 | |
| EP0664617B1 (en) | PLL synthesizer | |
| US5422604A (en) | Local oscillation frequency synthesizer for vibration suppression in the vicinity of a frequency converging value | |
| US5936565A (en) | Digitally controlled duty cycle integration | |
| JPH0715371A (ja) | スーパーへテロダイン方式の送受信方法と送受信機 | |
| JPH0923158A (ja) | 周波数シンセサイザ | |
| JP2002151960A (ja) | Ｐｌｌ回路 | |
| US7349672B2 (en) | Digital signal transceiver | |
| JP2002076889A (ja) | 周波数シンセサイザ | |
| JP3203119B2 (ja) | 周波数シンセサイザ回路 | |
| JP2002141797A (ja) | 周波数シンセサイザ | |
| JP2010109831A (ja) | Ｐｌｌ過渡応答制御システムおよびｐｌｌ過渡応答制御方法 | |
| JP3248453B2 (ja) | 発振装置 | |
| RU30043U1 (ru) | Цифровой синтезатор частот с частотной модуляцией | |
| JPH0946227A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP3053838B2 (ja) | 映像中間周波回路 | |
| JPH09284132A (ja) | Ｐｌｌ回路 | |
| JPH08102659A (ja) | 可変周波数発生器 | |
| JP2001527313A (ja) | 位相同期ループ周波数発生源におけるロードプルを減少させる方法と装置 | |
| JP2000022533A (ja) | 周波数シンセサイザ | |
| JPH06244719A (ja) | 周波数シンセサイザ | |
| GB2383205A (en) | Low noise synthesiser |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20040820 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060410 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070105 |