JP2732625B2 - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JP2732625B2 JP2732625B2 JP30271988A JP30271988A JP2732625B2 JP 2732625 B2 JP2732625 B2 JP 2732625B2 JP 30271988 A JP30271988 A JP 30271988A JP 30271988 A JP30271988 A JP 30271988A JP 2732625 B2 JP2732625 B2 JP 2732625B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- frequency signal
- frequency
- prescaler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Superheterodyne Receivers (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、例えば自動車電話装置に使用される位相同
期回路に関する。
期回路に関する。
（従来の技術） 近年、高精度が要求される発振回路には、PLL（Phase
Locked Loop;位相同期）回路が使用されることが多
く、IV（以下、PLL ICと呼ぶ。）として汎用化されてい
る。
Locked Loop;位相同期）回路が使用されることが多
く、IV（以下、PLL ICと呼ぶ。）として汎用化されてい
る。
ところで、このように汎用化されているPLL ICを、例
えば自動車電話装置のように通常より極めて高い周波数
帯域に適用させようとした場合、PLL ICにフィードバッ
ク入力される出力周波数信号を分周する必要がある。
えば自動車電話装置のように通常より極めて高い周波数
帯域に適用させようとした場合、PLL ICにフィードバッ
ク入力される出力周波数信号を分周する必要がある。
第４図はこのようなPLL回路の構成を示す図である。
同図において、１は上述したPLL ICであり、発振器２
からの一定の周波数信号と後述するように分周された出
力周波数信号との位相差を比較し、その差分電流を出力
する。VCO（Voltage Controlled Oscillator;電圧制御
発振器）３は、この差分電流に基づいて所定の周波数の
出力周波数信号F0を発振する。この出力周波数信号F
0は、プリスケーラ４により1/m（ｍは整数）に分周さ
れ、その周波数の信号F1がPLL IC1にフィードバック入
力される。
からの一定の周波数信号と後述するように分周された出
力周波数信号との位相差を比較し、その差分電流を出力
する。VCO（Voltage Controlled Oscillator;電圧制御
発振器）３は、この差分電流に基づいて所定の周波数の
出力周波数信号F0を発振する。この出力周波数信号F
0は、プリスケーラ４により1/m（ｍは整数）に分周さ
れ、その周波数の信号F1がPLL IC1にフィードバック入
力される。
ところが、このような従来のPLL回路では、プリスケ
ーラ４の出力端子S1において、分周した周波数の信号F1
に対する不要輻射成分Fn（ｎ≧２）が高いレベルで発生
している。このため、例えばこのような従来のPLL回路
を自動車電話装置等の無線機に使用すると、以下のよう
な不具合を生ずる虞れがある。
ーラ４の出力端子S1において、分周した周波数の信号F1
に対する不要輻射成分Fn（ｎ≧２）が高いレベルで発生
している。このため、例えばこのような従来のPLL回路
を自動車電話装置等の無線機に使用すると、以下のよう
な不具合を生ずる虞れがある。
即ち、無線機において、前記不要輻射成分Fnと無線機
内のシンセサイザの周波数の信号FSとを合成した信号の
周波数が受信周波数帯域内に入った場合、合成周波数の
信号が受信周波数に対する干渉波となり、感度抑圧等の
不具合が発生するのである。
内のシンセサイザの周波数の信号FSとを合成した信号の
周波数が受信周波数帯域内に入った場合、合成周波数の
信号が受信周波数に対する干渉波となり、感度抑圧等の
不具合が発生するのである。
このような不具合を解決すべく、第５図に示すよう
に、受信回路部に悪影響を及ぼす虞れのある不要輻射成
分Fnを除去するためのローパスフィルタ５を、ウリスケ
ーラ４とPLL IC1との間に挿入することが考えられる。
に、受信回路部に悪影響を及ぼす虞れのある不要輻射成
分Fnを除去するためのローパスフィルタ５を、ウリスケ
ーラ４とPLL IC1との間に挿入することが考えられる。
しかしながら、このような構成によれば、PLL IC1の
入力端子S2における不要輻射成分は除去することができ
るが、プリスケーラ４の出力端子S1での不要輻射成分は
以前として発生している。このため、受信回路部への干
渉の虞れを完全に除去することはできないという問題が
残る。
入力端子S2における不要輻射成分は除去することができ
るが、プリスケーラ４の出力端子S1での不要輻射成分は
以前として発生している。このため、受信回路部への干
渉の虞れを完全に除去することはできないという問題が
残る。
（発明が解決しようとする課題） このように従来の無線機に使用されるPLL回路におい
ては、プリスケーラより発生する不要輻射成分を完全に
は除去することができず、受信回路部へ悪影響を及ぼす
虞れがあった。
ては、プリスケーラより発生する不要輻射成分を完全に
は除去することができず、受信回路部へ悪影響を及ぼす
虞れがあった。
本発明は、このような課題を解決するために成された
もので、プリスケーラより発生する不要輻射成分を完全
に除去せしめる位相同期回路を提供することを目的とす
るものである。
もので、プリスケーラより発生する不要輻射成分を完全
に除去せしめる位相同期回路を提供することを目的とす
るものである。
［発明の構成］ （課題を解決するための手段） 本発明の位相同期回路は、一定の周波数信号を発振す
る発振器と、この発振器により発振された一定の周波数
信号と分周のなされた出力周波数信号との位相差を比較
し、その差分電流を出力する位相同期回路用のICと、こ
のICにより出力される差分電流に基づいて所定の周波数
の前記出力周波数信号を発振する電圧制御発振器と、こ
の電圧制御発振器により発振された出力周波数信号に対
し前記分周を行うプリスケーラとを具備し、所定の周波
数の信号を受信する受信回路を少なくとも備えた装置に
使用される位相同期回路において、前記分周のなされた
出力周波数信号が出力される前記プリスケーラの出力端
子と前記分周のなされた出力周波数信号が入力される前
記位相同期回路用のICの入力端子との間に、前記プリス
ケーラの出力端子より出力される不要輻射成分の減衰さ
せるための直並列共振回路が介挿したことにより、上述
した課題を解決している。
る発振器と、この発振器により発振された一定の周波数
信号と分周のなされた出力周波数信号との位相差を比較
し、その差分電流を出力する位相同期回路用のICと、こ
のICにより出力される差分電流に基づいて所定の周波数
の前記出力周波数信号を発振する電圧制御発振器と、こ
の電圧制御発振器により発振された出力周波数信号に対
し前記分周を行うプリスケーラとを具備し、所定の周波
数の信号を受信する受信回路を少なくとも備えた装置に
使用される位相同期回路において、前記分周のなされた
出力周波数信号が出力される前記プリスケーラの出力端
子と前記分周のなされた出力周波数信号が入力される前
記位相同期回路用のICの入力端子との間に、前記プリス
ケーラの出力端子より出力される不要輻射成分の減衰さ
せるための直並列共振回路が介挿したことにより、上述
した課題を解決している。
（作用） 本発明では、プリスケーラの出力端子より出力される
不要輻射成分は、直並列共振回路を構成する要素のうち
直列共振回路と直列共振状態となり、減衰される。一
方、プリスケーラの出力端子より出力される分周のなさ
れた出力周波数信号は、直並列共振回路を構成する要素
のうち並列共振回路と並列共振状態となり、減衰される
ことなく位相同期回路用のICの入力端子に入力される。
不要輻射成分は、直並列共振回路を構成する要素のうち
直列共振回路と直列共振状態となり、減衰される。一
方、プリスケーラの出力端子より出力される分周のなさ
れた出力周波数信号は、直並列共振回路を構成する要素
のうち並列共振回路と並列共振状態となり、減衰される
ことなく位相同期回路用のICの入力端子に入力される。
このように本発明では、直並列共振回路により、不要
輻射成分は減衰され、分周のなされた出力周波数信号は
減衰されることなく位相同期回路用のICに入力されるの
で、プリスケーラより発生する不要輻射成分を完全に除
去せしめることができる。
輻射成分は減衰され、分周のなされた出力周波数信号は
減衰されることなく位相同期回路用のICに入力されるの
で、プリスケーラより発生する不要輻射成分を完全に除
去せしめることができる。
（実施例） 以下、本発明の実施例を図面に基づいて説明する。
第１図は本発明の一実施例を説明するための図であ
る。
る。
この実施例に係る回路は、第４図に示したPLL回路に
おいて、第１図に示すように、分周のなされた出力周波
数信号が出力されるプリスケー４の出力端子S1と、この
出力端子S1からの分周のなされた出力周波数信号が入力
されるPLL IC1の入力端子S2との間に、直並列共振回路
６を介挿して成るものである。尚、C1、C2はカップリン
グコンデンサを示している。
おいて、第１図に示すように、分周のなされた出力周波
数信号が出力されるプリスケー４の出力端子S1と、この
出力端子S1からの分周のなされた出力周波数信号が入力
されるPLL IC1の入力端子S2との間に、直並列共振回路
６を介挿して成るものである。尚、C1、C2はカップリン
グコンデンサを示している。
直並列共振回路６は、出力端子S1と入力端子S2との間
の線路７を、コイルL1とコンデンサC3の直列接続を介し
て接地するとともに、コイルL2を介して接地することに
より構成される。即ち、この直並列共振回路６では、コ
イルL1とコンデンサC3により直列共振回路が形成され、
コイルL2とコンデンサC3により並列共振回路が形成され
るのである。そして、直列共振回路においては、その共
振帯域が不要輻射成分の周波数帯域となるよう、その時
定数をコイルL1及びコンデンサC3により設定する。ま
た、並列共振回路においては、その共振帯域が分周のな
された出力周波数信号の周波数帯域となるよう、その時
定数をコイルL2及びコンデンサC3により設定する。
の線路７を、コイルL1とコンデンサC3の直列接続を介し
て接地するとともに、コイルL2を介して接地することに
より構成される。即ち、この直並列共振回路６では、コ
イルL1とコンデンサC3により直列共振回路が形成され、
コイルL2とコンデンサC3により並列共振回路が形成され
るのである。そして、直列共振回路においては、その共
振帯域が不要輻射成分の周波数帯域となるよう、その時
定数をコイルL1及びコンデンサC3により設定する。ま
た、並列共振回路においては、その共振帯域が分周のな
された出力周波数信号の周波数帯域となるよう、その時
定数をコイルL2及びコンデンサC3により設定する。
次に、このように構成された回路の動作を説明する。
プリスケーラ４の出力端子S1からは、分周のなされた
出力周波数信号F1の他に、それに附随するように不要輻
射成分Fnが出力される。
出力周波数信号F1の他に、それに附随するように不要輻
射成分Fnが出力される。
プリスケーラ４の出力端子S1より出力される不要輻射
成分Fnは、コイルL1とコンデンサC3により形成される直
列共振回路と直列共振状態となる。即ち、この場合、線
路７とグランド間がショート状態なるので、不要輻射成
分Fnは、減衰され、PLL IC1の入力端子S2には殆んど入
力されない。
成分Fnは、コイルL1とコンデンサC3により形成される直
列共振回路と直列共振状態となる。即ち、この場合、線
路７とグランド間がショート状態なるので、不要輻射成
分Fnは、減衰され、PLL IC1の入力端子S2には殆んど入
力されない。
一方、プリスケーラ４の出力端子S1より出力される分
周のなされた出力周波数信号F1は、コイルL2及びコンデ
ンサC3により形成される並列共振回路と並列共振状態と
なる。即ち、この場合、線路７とグランド間がオープン
状態なるので、分周のなされた出力周波数信号F1は、減
衰れることなく、PLL IC1の入力端子S2に入力される。
周のなされた出力周波数信号F1は、コイルL2及びコンデ
ンサC3により形成される並列共振回路と並列共振状態と
なる。即ち、この場合、線路７とグランド間がオープン
状態なるので、分周のなされた出力周波数信号F1は、減
衰れることなく、PLL IC1の入力端子S2に入力される。
第２図は第４図に示した従来の回路における入出力端
子での信号の様子、第３図はこの実施例における入出力
端子での信号の様子をそれぞれ示している。
子での信号の様子、第３図はこの実施例における入出力
端子での信号の様子をそれぞれ示している。
これら図からも明らかなように、この実施例の回路で
は、プリスケーラ４より発生する不要輻射成分をほぼ完
全に除去することができる。したがって、受信回路部へ
悪影響を及ぼす虞れはなくなる。
は、プリスケーラ４より発生する不要輻射成分をほぼ完
全に除去することができる。したがって、受信回路部へ
悪影響を及ぼす虞れはなくなる。
［発明の効果］ 以上説明したように本発明の位相同期回路では、回路
は、分周のなされた出力周波数信号が出力されるプリス
ケーラの出力端子と分周のなされた出力周波数信号が入
力される位相同期回路用のICの入力端子との間に、プリ
スケーラの出力端子より出力される不要輻射成分を減衰
させるための直並列共振回路を介挿したので、直並列共
振回路により、不要輻射成分は減衰され、分周のなされ
た出力周波数信号は減衰されることなく位相同期回路用
のICに入力される。このため、プリスケーラより発生す
る不要輻射成分を完全に除去せしめることができる。
は、分周のなされた出力周波数信号が出力されるプリス
ケーラの出力端子と分周のなされた出力周波数信号が入
力される位相同期回路用のICの入力端子との間に、プリ
スケーラの出力端子より出力される不要輻射成分を減衰
させるための直並列共振回路を介挿したので、直並列共
振回路により、不要輻射成分は減衰され、分周のなされ
た出力周波数信号は減衰されることなく位相同期回路用
のICに入力される。このため、プリスケーラより発生す
る不要輻射成分を完全に除去せしめることができる。
第１図は本発明の一実施例の構成を示す回路図、第２図
及び第３図はこの実施例の効果を説明するための図、第
４図は従来のPLL回路の構成を示す回路図、第５図は従
来の不要輻射成分を除去する手段を示す回路図である。 １……PLL IC、２……発振器、３……電圧制御発振器、
４……プリスケーラ、６……直並列共振回路。
及び第３図はこの実施例の効果を説明するための図、第
４図は従来のPLL回路の構成を示す回路図、第５図は従
来の不要輻射成分を除去する手段を示す回路図である。 １……PLL IC、２……発振器、３……電圧制御発振器、
４……プリスケーラ、６……直並列共振回路。
Claims (1)
- 【請求項１】一定の周波数信号を発振する発振器と、 この発振器により発振された一定の周波数信号と分周の
なされた出力周波数信号との位相差を比較し、その差分
電流を出力する位相同期回路用のICと、 このICにより出力される差分電流に基づいて所定の周波
数の前記出力周波数信号を発振する電圧制御発振器と、 この電圧制御発振器により発振された出力周波数信号に
対し前記分周を行うプリスケーラと を具備し、 所定の周波数の信号を受信する受信回路を少なくとも備
えた装置に使用される位相同期回路において、 前記分周のなされた出力周波数信号が出力される前記プ
リスケーラの出力端子と前記分周のなされた出力周波数
信号が入力される前記位相同期回路用のICの入力端子と
の間に、前記プリスケーラの出力端子より出力される不
要輻射成分の減衰させるための直並列共振回路が介挿さ
れていることを特徴とする位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30271988A JP2732625B2 (ja) | 1988-11-30 | 1988-11-30 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30271988A JP2732625B2 (ja) | 1988-11-30 | 1988-11-30 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02149030A JPH02149030A (ja) | 1990-06-07 |
| JP2732625B2 true JP2732625B2 (ja) | 1998-03-30 |
Family
ID=17912346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30271988A Expired - Fee Related JP2732625B2 (ja) | 1988-11-30 | 1988-11-30 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2732625B2 (ja) |
-
1988
- 1988-11-30 JP JP30271988A patent/JP2732625B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02149030A (ja) | 1990-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0500516A2 (en) | Broad band frequency synthesizer for quick frequency retuning | |
| JPH027718A (ja) | 高速位相同期電流低下及びクランプ回路を具備する位相同期ループ回路 | |
| JP2875472B2 (ja) | Ｐｌｌシンセサイザ及びその制御方法 | |
| JP3317837B2 (ja) | Ｐｌｌ回路 | |
| JP2732625B2 (ja) | 位相同期回路 | |
| GB2250877A (en) | Shifting spurious frequencies away from signal frequency | |
| JPH0993125A (ja) | Ｐｌｌシンセサイザ回路 | |
| US4249138A (en) | Citizens band transceiver frequency synthesizer with single offset and reference oscillator | |
| JP2877185B2 (ja) | クロック発生器 | |
| JPH09270706A (ja) | Ｐｌｌ回路 | |
| JP3567779B2 (ja) | シンセサイザ及び基準信号生成回路 | |
| EP1107458B1 (en) | System for limiting IF variation in phase locked loops | |
| JPH06338793A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| GB2567463A (en) | Phase locked loop circuit | |
| JP3230501B2 (ja) | 周波数シンセサイザ | |
| JP3441049B2 (ja) | 高周波モジュール | |
| JPS601926A (ja) | 超高周波帯送受信機 | |
| JP3248453B2 (ja) | 発振装置 | |
| JPH08330956A (ja) | Ｐｌｌ回路 | |
| JPH0459808B2 (ja) | ||
| US20020044023A1 (en) | Phase-locked loop circuit as well as a voltage-controlled oscillator as used in a phase-locked loop circuit | |
| JPH05227052A (ja) | シンセサイザ受信機 | |
| JPH06326603A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPS61135227A (ja) | フエイズロツクドル−プ発振器 | |
| GB2331643A (en) | Local oscillator arrangement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |