JPH098551A - 高安定発振回路 - Google Patents
高安定発振回路Info
- Publication number
- JPH098551A JPH098551A JP15283595A JP15283595A JPH098551A JP H098551 A JPH098551 A JP H098551A JP 15283595 A JP15283595 A JP 15283595A JP 15283595 A JP15283595 A JP 15283595A JP H098551 A JPH098551 A JP H098551A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- oscillator
- phase data
- aging time
- oscillation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 例えば、測定器の周波数基準や放送用機器な
どに使用する高安定発振回路に関し、温度変化やエージ
ング時間の経過で発生する周波数変化が設定された許容
範囲内に入っている様にすることを目的とする。 【構成】 周波数 fs の信号をシステム・クロックとし
て送出する発振器と、該システム・クロックの周波数 f
s と入力した位相データを用いて周波数 fG の出力信号
を送出するダイレクト・ディジタル・シンセサイザを備
えた高安定発振回路において、温度変化、またはエージ
ング時間に対応して生ずる周波数 fs の変化を補償する
位相データを生成して、該ダイレクト・ディジタル・シ
ンセサイザに送出する周波数補償手段を設けるように構
成する。
どに使用する高安定発振回路に関し、温度変化やエージ
ング時間の経過で発生する周波数変化が設定された許容
範囲内に入っている様にすることを目的とする。 【構成】 周波数 fs の信号をシステム・クロックとし
て送出する発振器と、該システム・クロックの周波数 f
s と入力した位相データを用いて周波数 fG の出力信号
を送出するダイレクト・ディジタル・シンセサイザを備
えた高安定発振回路において、温度変化、またはエージ
ング時間に対応して生ずる周波数 fs の変化を補償する
位相データを生成して、該ダイレクト・ディジタル・シ
ンセサイザに送出する周波数補償手段を設けるように構
成する。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、測定器の周波
数基準や放送・通信用機器などに使用する高安定発振回
路に関するものである。
数基準や放送・通信用機器などに使用する高安定発振回
路に関するものである。
【０００２】放送・通信などに使用できる周波数帯は限
られており、この限られた周波数帯域内で干渉すること
なく円滑に放送・通信を行う為、温度変化やエージング
時間の経過で発生する周波数変化が設定された許容範囲
内に入っていることが必要である。
られており、この限られた周波数帯域内で干渉すること
なく円滑に放送・通信を行う為、温度変化やエージング
時間の経過で発生する周波数変化が設定された許容範囲
内に入っていることが必要である。
【０００３】
【従来の技術】水晶発振器、電圧制御型水晶発振器、温
度補償水晶発振器や恒温槽付き水晶発振器などの、あら
ゆる発振回路は周囲温度の変化やエージング時間の経過
により出力周波数が変化する。
度補償水晶発振器や恒温槽付き水晶発振器などの、あら
ゆる発振回路は周囲温度の変化やエージング時間の経過
により出力周波数が変化する。
【０００４】水晶発振器、電圧制御型水晶発振器の周囲
温度による出力周波数の変化は、水晶振動子の温度特性
や発振回路を構成している部品の温度特性に依存してい
る。温度補償水晶発振器や恒温槽付き水晶発振器は、そ
れぞれ温度補償回路を内蔵することや、恒温槽内に発振
回路を収容することにより、上記の電圧制御型水晶発振
器よりも周囲温度の変化による出力周波数の安定度は優
れているが、温度補償回路や恒温槽制御回路の温度特性
により周波数変化が生ずる。
温度による出力周波数の変化は、水晶振動子の温度特性
や発振回路を構成している部品の温度特性に依存してい
る。温度補償水晶発振器や恒温槽付き水晶発振器は、そ
れぞれ温度補償回路を内蔵することや、恒温槽内に発振
回路を収容することにより、上記の電圧制御型水晶発振
器よりも周囲温度の変化による出力周波数の安定度は優
れているが、温度補償回路や恒温槽制御回路の温度特性
により周波数変化が生ずる。
【０００５】一方、エージング時間の経過による出力周
波数の変化も、上記温度特性を支配する個所、即ち、水
晶発振回路では水晶振動子や発振部分の部品の経時変化
が主要因となって引き起こされている。
波数の変化も、上記温度特性を支配する個所、即ち、水
晶発振回路では水晶振動子や発振部分の部品の経時変化
が主要因となって引き起こされている。
【０００６】
【発明が解決しようとする課題】上記の様に、周囲温度
の変化やエージング時間の経過による出力周波数変化が
発生し、許容範囲から外れる可能性がある。
の変化やエージング時間の経過による出力周波数変化が
発生し、許容範囲から外れる可能性がある。
【０００７】そこで、温度変化やエージング時間の経過
で発生する周波数変化が設定された許容範囲内に入って
いる様にすることを目的とする。
で発生する周波数変化が設定された許容範囲内に入って
いる様にすることを目的とする。
【０００８】
【課題を解決するための手段】第１の本発明は、温度変
化、またはエージング時間の経過に対応して発生する周
波数 fs の変化を補償する位相データを生成して、該ダ
イレクト・ディジタル・シンセサイザに送出する周波数
補償手段を設ける様にした。
化、またはエージング時間の経過に対応して発生する周
波数 fs の変化を補償する位相データを生成して、該ダ
イレクト・ディジタル・シンセサイザに送出する周波数
補償手段を設ける様にした。
【０００９】第２の本発明は、上記周波数補償手段を、
周囲温度を検出する温度検出部と、該温度検出部の検出
結果を用いて、周波数 fs の温度変化を補償する位相デ
ータΔφT を生成する位相データ生成部で構成した。
周囲温度を検出する温度検出部と、該温度検出部の検出
結果を用いて、周波数 fs の温度変化を補償する位相デ
ータΔφT を生成する位相データ生成部で構成した。
【００１０】第３の本発明は、上記第２の出力周波数補
償手段を、エージング時間に対応して生ずる周波数 fs
の変化を補償する位相データΔφt が格納され、印加し
たエージング時間に対応する位相データが読み出される
テーブル部と、上記周波数 f G の出力信号のカウント値
をエージング時間として該テーブル部に送出するカウン
ト部で構成した。
償手段を、エージング時間に対応して生ずる周波数 fs
の変化を補償する位相データΔφt が格納され、印加し
たエージング時間に対応する位相データが読み出される
テーブル部と、上記周波数 f G の出力信号のカウント値
をエージング時間として該テーブル部に送出するカウン
ト部で構成した。
【００１１】第４の本発明は、上記カウント部を、エー
ジング時間測定用クロック源と、送出したエージング時
間測定用クロックをカウントし、カウント値をエージン
グ時間として送出するカウンタで構成した。
ジング時間測定用クロック源と、送出したエージング時
間測定用クロックをカウントし、カウント値をエージン
グ時間として送出するカウンタで構成した。
【００１２】第５の本発明は、上記請求項２の周波数補
償手段の出力と請求項３の周波数補償手段の出力を加算
した位相データを上記ダイレクト・ディジタル・シンセ
サイザに送出する加算部を設ける。
償手段の出力と請求項３の周波数補償手段の出力を加算
した位相データを上記ダイレクト・ディジタル・シンセ
サイザに送出する加算部を設ける。
【００１３】そして、、温度変化及びエージング時間の
経過によって生ずる周波数 fs の変化を補償する構成に
した。第６の本発明は、上記発振器として電圧制御発振
器を用いる様にした。
経過によって生ずる周波数 fs の変化を補償する構成に
した。第６の本発明は、上記発振器として電圧制御発振
器を用いる様にした。
【００１４】第７の本発明は、上記電圧制御発振器を用
いて位相同期発振器を構成した。
いて位相同期発振器を構成した。
【００１５】
【作用】ダイレクト・ディジタル・シンセサイザの出力
周波数 fG とダイレクト・ディジタル・シンセサイザに
入力するシステム・クロックの周波数 fs 及び位相デー
タΔφの関係は公知の様に下記の式で示される。
周波数 fG とダイレクト・ディジタル・シンセサイザに
入力するシステム・クロックの周波数 fs 及び位相デー
タΔφの関係は公知の様に下記の式で示される。
【００１６】fG =( fs ×Δφ)/ 2N ・・・・(1) なお、N は出力周波数設定データのビット数である。一
方、システム・クロックの周波数 fs は周囲温度の変化
やエージング時間の経過に対応して変化する。
方、システム・クロックの周波数 fs は周囲温度の変化
やエージング時間の経過に対応して変化する。
【００１７】そこで、本発明は上記システム・クロック
の周波数変化を補償する様に値が変化する位相データΔ
φを、ダイレクト・ディジタル・シンセサイザに送出す
る様にした。
の周波数変化を補償する様に値が変化する位相データΔ
φを、ダイレクト・ディジタル・シンセサイザに送出す
る様にした。
【００１８】つまり、周囲温度の変化に対する発振器の
周波数 fs の変化と、エージング時間の経過による高安
定発振回路の出力周波数 fG の変化を予め把握し、これ
らの変化を補償する様な位相データの値をメモリに格納
しておく。
周波数 fs の変化と、エージング時間の経過による高安
定発振回路の出力周波数 fG の変化を予め把握し、これ
らの変化を補償する様な位相データの値をメモリに格納
しておく。
【００１９】これにより、周囲温度やエージング時間の
経過を検出すれば、これらによる周波数変化が設定され
た許容範囲内に入っている様にすることが可能となる。
経過を検出すれば、これらによる周波数変化が設定され
た許容範囲内に入っている様にすることが可能となる。
【００２０】
【実施例】図１は第１、第２の本発明の実施例の構成
図、図２は図１の動作説明図で、(a) は発振器の温度特
性図、(b) は電圧変換回路の温度特性図、(c) は高安定
発振回路の温度特性図、図３は第１、第３の本発明の実
施例の説明図で、(a) は構成図、(b) は発振器の温度特
性図、(c) は高安定発振回路の温度特性図である。
図、図２は図１の動作説明図で、(a) は発振器の温度特
性図、(b) は電圧変換回路の温度特性図、(c) は高安定
発振回路の温度特性図、図３は第１、第３の本発明の実
施例の説明図で、(a) は構成図、(b) は発振器の温度特
性図、(c) は高安定発振回路の温度特性図である。
【００２１】図４は第３の本発明の別の実施例の構成
図、図５は第４の本発明の実施例の構成図、図６は第５
の本発明の実施例の構成図、図７は第６の本発明の実施
例の構成図である。
図、図５は第４の本発明の実施例の構成図、図６は第５
の本発明の実施例の構成図、図７は第６の本発明の実施
例の構成図である。
【００２２】ここで、全図を通じて同一符号は同一対象
物である。また、図１、図３(a) 中の点線で囲った部分
が、請求項２の周波数補償手段、請求項３の周波数補償
手段に対応する。
物である。また、図１、図３(a) 中の点線で囲った部分
が、請求項２の周波数補償手段、請求項３の周波数補償
手段に対応する。
【００２３】以下、図１〜図７の説明を行う。図１は周
囲温度の変化に対して周波数を安定化する構成を示した
ものである。図１中の発振器11は、周波数 fs の信号を
システム・クロックとしてダイレクト・ディジタル・シ
ンセサイザ( 以下、DDS と省略する) 12に送出する。
囲温度の変化に対して周波数を安定化する構成を示した
ものである。図１中の発振器11は、周波数 fs の信号を
システム・クロックとしてダイレクト・ディジタル・シ
ンセサイザ( 以下、DDS と省略する) 12に送出する。
【００２４】なお、発振器11の周囲温度：出力周波数偏
差の関係は図２(a) に示す様に、周囲温度25度における
周波数を基準として、25度よりも高くなると出力周波数
が低下し、25度よりも低くなると高くなる特性を持って
いる。
差の関係は図２(a) に示す様に、周囲温度25度における
周波数を基準として、25度よりも高くなると出力周波数
が低下し、25度よりも低くなると高くなる特性を持って
いる。
【００２５】一方、温度検出回路22は、温度検出素子21
が送出した発振器11の周囲温度を検出し、対応する検出
出力を電圧変換回路23に送出する。電圧変換回路23は図
２(b) に示す様に、図２(a) に示す発振器の温度特性変
化を補償する様な周囲温度：電圧変換回路出力特性のテ
ーブル( 図示せず) を内蔵しているので、このテーブル
を利用にして入力した温度検出回路22の出力を対応する
アナログ電圧に変換し、アナログ/ ディジタル(A/D) 変
換器24に送出する。
が送出した発振器11の周囲温度を検出し、対応する検出
出力を電圧変換回路23に送出する。電圧変換回路23は図
２(b) に示す様に、図２(a) に示す発振器の温度特性変
化を補償する様な周囲温度：電圧変換回路出力特性のテ
ーブル( 図示せず) を内蔵しているので、このテーブル
を利用にして入力した温度検出回路22の出力を対応する
アナログ電圧に変換し、アナログ/ ディジタル(A/D) 変
換器24に送出する。
【００２６】そこで、A/D 変換器24は対応するディジタ
ルデータに変換して位相データΔφ T としてDDS 12に送
出する。DDS 12は離散サイン波をD/A 変換器13に出力す
るので、ここでアナログ信号に変換され、低域通過フィ
ルタ14で高調波成分を抑圧して、図２(c) に示す様に温
度変化の影響が抑圧された出力周波数 fG の信号が取り
出される。
ルデータに変換して位相データΔφ T としてDDS 12に送
出する。DDS 12は離散サイン波をD/A 変換器13に出力す
るので、ここでアナログ信号に変換され、低域通過フィ
ルタ14で高調波成分を抑圧して、図２(c) に示す様に温
度変化の影響が抑圧された出力周波数 fG の信号が取り
出される。
【００２７】図３はエージング時間の経過による周波数
の変化を抑圧する構成を示したものである。図中の発振
器11は上記と同様に、周波数 fs の出力信号をシステム
・クロックとしてDDS 12に送出する。
の変化を抑圧する構成を示したものである。図中の発振
器11は上記と同様に、周波数 fs の出力信号をシステム
・クロックとしてDDS 12に送出する。
【００２８】DDS 12は、入力したシステム・クロックの
周波数 fs とメモリテーブル31から読み出された位相デ
ータΔφt とを用いて、上記(1) 式の離散サイン波を生
成するが、この波はD/A 変換器13、低域通過フィルタ14
を通って出力周波数 fG の出力信号として送出される。
周波数 fs とメモリテーブル31から読み出された位相デ
ータΔφt とを用いて、上記(1) 式の離散サイン波を生
成するが、この波はD/A 変換器13、低域通過フィルタ14
を通って出力周波数 fG の出力信号として送出される。
【００２９】ここで、メモリテーブル31には図３(b) に
示す様に、発振器11のエージング時間の経過に対応した
周波数 fs の変化( 実線部分) を補償する様な、位相デ
ータΔφt ( 点線部分) を格納しておく。
示す様に、発振器11のエージング時間の経過に対応した
周波数 fs の変化( 実線部分) を補償する様な、位相デ
ータΔφt ( 点線部分) を格納しておく。
【００３０】また、カウンタ32は低域通過フィルタ14の
出力をカウントして動作開始時点からのエージング時間
をカウントするが、例えば、オール"1" で送出するキャ
リーを読出クロックとしてメモリテーブル31に送出す
る。
出力をカウントして動作開始時点からのエージング時間
をカウントするが、例えば、オール"1" で送出するキャ
リーを読出クロックとしてメモリテーブル31に送出す
る。
【００３１】これにより、動作開始からt0, 2t0, 3t0・
・と t0 時間間隔で周波数 fs の変化( 実線部分) を補
償する位相データΔφt がDDS 12に送られる。つまり、
動作開始時点からエージング時間の経過に対応して発振
器11の周波数fs が変化しても、この変化を補償する位
相データΔφt がメモリテーブル31より読み出されてDD
S 12に加えられるので、低域通過型フィルタ14から送出
される出力信号の周波数 fG は図３(c) に示す様にほぼ
一定となる。
・と t0 時間間隔で周波数 fs の変化( 実線部分) を補
償する位相データΔφt がDDS 12に送られる。つまり、
動作開始時点からエージング時間の経過に対応して発振
器11の周波数fs が変化しても、この変化を補償する位
相データΔφt がメモリテーブル31より読み出されてDD
S 12に加えられるので、低域通過型フィルタ14から送出
される出力信号の周波数 fG は図３(c) に示す様にほぼ
一定となる。
【００３２】図４は低域通過型フィルタ14から送出され
る出力信号の周波数が高い場合、カウンタ32がカウント
動作可能な範囲まで分周器33を用いて周波数を下げる様
にしたものである。
る出力信号の周波数が高い場合、カウンタ32がカウント
動作可能な範囲まで分周器33を用いて周波数を下げる様
にしたものである。
【００３３】図５は低域通過型フィルタ14の出力を使用
せず、別個にエージング時間測定用のクロック源34の出
力を用いる様にしたものである。図６は図１と図３に示
す構成を組み合わせて温度特性とエージング特性の両方
を同時に安定化する様にしたものである。
せず、別個にエージング時間測定用のクロック源34の出
力を用いる様にしたものである。図６は図１と図３に示
す構成を組み合わせて温度特性とエージング特性の両方
を同時に安定化する様にしたものである。
【００３４】即ち、温度変化による周波数変化を補正す
る位相データΔφT と、エージング時間の経過による周
波数の変化を補正する位相データΔφt を加算部４で加
算し、加算位相データΔφ0 をDDS 12に送出する。そこ
で、DDS は温度変化及びエージング時間の経過の何れに
対しても安定な周波数 fG の出力信号が得られることに
なる。
る位相データΔφT と、エージング時間の経過による周
波数の変化を補正する位相データΔφt を加算部４で加
算し、加算位相データΔφ0 をDDS 12に送出する。そこ
で、DDS は温度変化及びエージング時間の経過の何れに
対しても安定な周波数 fG の出力信号が得られることに
なる。
【００３５】また、上記の回路を構成する発振器に電圧
制御発振器( 以下、VCO と省略する) を用いれば、温度
特性、エージング特性の良好なVCO が構成できる。この
VCOを用いた位相同期発振器(PLO) の応用例について図
７を用いて説明する。
制御発振器( 以下、VCO と省略する) を用いれば、温度
特性、エージング特性の良好なVCO が構成できる。この
VCOを用いた位相同期発振器(PLO) の応用例について図
７を用いて説明する。
【００３６】一般に、PLO を構成するVCO の温度特性や
エージング時間の経過による周波数の変化は、これらが
変化する前と比べるとPLO の引込み周波数範囲を狭くす
る大きな要因となっている。
エージング時間の経過による周波数の変化は、これらが
変化する前と比べるとPLO の引込み周波数範囲を狭くす
る大きな要因となっている。
【００３７】本回路構成によれば、温度変化、エージン
グ時間の経過に対してVCO の出力周波数が一定になって
いるので、引込み周波数範囲が変化せず安定なPLO を構
成することができる。
グ時間の経過に対してVCO の出力周波数が一定になって
いるので、引込み周波数範囲が変化せず安定なPLO を構
成することができる。
【００３８】なお、図７中の点線部分は図６の構成と同
じであり、点線以外の部分はDDS の出力信号を分周器51
で分周し、位相比較器52で基準信号と分周器の出力の位
相を比較して位相差信号を取り出し、低域通過型フィル
タ53を介してVCO 制御信号(VF)を生成して、分周器の出
力が基準信号に同期する様にVCO の発振周波数を制御す
る為のループ部分である。
じであり、点線以外の部分はDDS の出力信号を分周器51
で分周し、位相比較器52で基準信号と分周器の出力の位
相を比較して位相差信号を取り出し、低域通過型フィル
タ53を介してVCO 制御信号(VF)を生成して、分周器の出
力が基準信号に同期する様にVCO の発振周波数を制御す
る為のループ部分である。
【００３９】
【発明の効果】以上詳細に説明した様に本発明によれ
ば、温度変化やエージングで発生する周波数変化を設定
された許容範囲から外れる可能性がより少なくなると云
う効果がある。
ば、温度変化やエージングで発生する周波数変化を設定
された許容範囲から外れる可能性がより少なくなると云
う効果がある。
【図１】第１、第２の本発明の実施例の構成図である。
【図２】図１の動作説明図で、(a) は発振器の温度特性
図、(b) は電圧変換回路の温度特性図、(c) は高安定発
振回路の温度特性図である。
図、(b) は電圧変換回路の温度特性図、(c) は高安定発
振回路の温度特性図である。
【図３】第１、第３の本発明の実施例の説明図で、(a)
は構成図、(b) は発振器の温度特性図、(c) は高安定発
振回路の温度特性図である。
は構成図、(b) は発振器の温度特性図、(c) は高安定発
振回路の温度特性図である。
【図４】第３の本発明の別の実施例の構成図である。
【図５】第４の本発明の実施例の構成図である。
【図６】第５の本発明の実施例の構成図である。
【図７】第６の本発明の実施例の構成図である。
11 発振器 12 DDS 13 D/A 変換器 14 低域通過型フ
ィルタ 21 温度検出素子 22 温度検出回路 23 電圧変換回路 24 A/D 変換器 31 メモリテーブル 32 カウンタ
ィルタ 21 温度検出素子 22 温度検出回路 23 電圧変換回路 24 A/D 変換器 31 メモリテーブル 32 カウンタ
Claims (7)
- 【請求項１】 周波数 fs の信号をシステム・クロック
として送出する発振器と、該システム・クロックの周波
数 fs と入力した位相データを用いて周波数fG の出力
信号を送出するダイレクト・ディジタル・シンセサイザ
を備えた高安定発振回路において、 温度変化、またはエージング時間の経過に対応して発生
する周波数 fs の変化を補償する位相データを生成し
て、該ダイレクト・ディジタル・シンセサイザに送出す
る周波数補償手段を設けたことを特徴とする高安定発振
回路。 - 【請求項２】 上記周波数補償手段を、 周囲温度を検出する温度検出部と、該温度検出部の検出
結果を用いて、周波数fs の温度変化を補償する位相デ
ータΔφT を生成する位相データ生成部で構成したこと
を特徴とする請求項１記載の高安定発振回路。 - 【請求項３】 上記出力周波数補償手段を、 エージング時間に対応して生ずる周波数 fs の変化を補
償する位相データΔφ t が格納され、印加したエージン
グ時間に対応する位相データが読み出されるテーブル部
と、上記周波数 fG の出力信号のカウント値をエージン
グ時間として該テーブル部に送出するカウント部で構成
したことを特徴とする請求項１記載の高安定発振回路。 - 【請求項４】 上記カウント部を、エージング時間測定
用クロック源と、送出したエージング時間測定用クロッ
クをカウントし、カウント値をエージング時間として送
出するカウンタで構成したことを特徴とする請求項３記
載の高安定発振回路。 - 【請求項５】 上記請求項２の周波数補償手段の出力と
請求項３の周波数補償手段の出力を加算した位相データ
を上記ダイレクト・ディジタル・シンセサイザに送出す
る加算部を設け、 温度変化及びエージング時間の経過によって生ずる周波
数 fs の変化を補償する構成にしたことを特徴とする請
求項１の高安定発振回路。 - 【請求項６】 上記発振器が、電圧制御発振器を用いる
様にしたことを特徴とする請求項１記載の高安定発振回
路。 - 【請求項７】 上記電圧制御発振器を用いて位相同期発
振器を構成したことを特徴とする請求項６の高安定発振
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15283595A JPH098551A (ja) | 1995-06-20 | 1995-06-20 | 高安定発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15283595A JPH098551A (ja) | 1995-06-20 | 1995-06-20 | 高安定発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098551A true JPH098551A (ja) | 1997-01-10 |
Family
ID=15549177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15283595A Pending JPH098551A (ja) | 1995-06-20 | 1995-06-20 | 高安定発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098551A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002271197A (ja) * | 2001-03-08 | 2002-09-20 | Fujitsu Ltd | ルビジウム原子発振器 |
| JP2007518351A (ja) * | 2004-01-09 | 2007-07-05 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | 周波数および／または位相補償された微細電気機械発振器 |
| JP2010190836A (ja) * | 2009-02-20 | 2010-09-02 | Epson Toyocom Corp | 周波数測定装置及び検査システム |
| CN101924552A (zh) * | 2009-06-12 | 2010-12-22 | 日本电波工业株式会社 | Pll电路 |
| JP2013051676A (ja) * | 2011-08-01 | 2013-03-14 | Nippon Dempa Kogyo Co Ltd | 水晶発振器 |
| JP2017046271A (ja) * | 2015-08-28 | 2017-03-02 | セイコーエプソン株式会社 | 発振回路、電子機器及び移動体 |
| JP2017118192A (ja) * | 2015-12-21 | 2017-06-29 | セイコーエプソン株式会社 | タイミング信号生成装置、電子機器および移動体 |
| JP2021526320A (ja) * | 2018-06-11 | 2021-09-30 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | 時間同期装置、電子機器、時間同期システム及び時間同期方法 |
-
1995
- 1995-06-20 JP JP15283595A patent/JPH098551A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4520061B2 (ja) * | 2001-03-08 | 2010-08-04 | 富士通オプティカルコンポーネンツ株式会社 | ルビジウム原子発振器 |
| JP2002271197A (ja) * | 2001-03-08 | 2002-09-20 | Fujitsu Ltd | ルビジウム原子発振器 |
| US7907027B2 (en) | 2004-01-09 | 2011-03-15 | Robert Bosch Gmbh | Frequency and/or phase compensated microelectromechanical oscillator |
| JP2007518351A (ja) * | 2004-01-09 | 2007-07-05 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | 周波数および／または位相補償された微細電気機械発振器 |
| JP2010190836A (ja) * | 2009-02-20 | 2010-09-02 | Epson Toyocom Corp | 周波数測定装置及び検査システム |
| JP2011019208A (ja) * | 2009-06-12 | 2011-01-27 | Nippon Dempa Kogyo Co Ltd | Ｐｌｌ回路 |
| CN101924552A (zh) * | 2009-06-12 | 2010-12-22 | 日本电波工业株式会社 | Pll电路 |
| US8446192B2 (en) | 2009-06-12 | 2013-05-21 | Nihon Dempa Kogyo Co., Ltd | PLL circuit |
| JP2013051676A (ja) * | 2011-08-01 | 2013-03-14 | Nippon Dempa Kogyo Co Ltd | 水晶発振器 |
| JP2017046271A (ja) * | 2015-08-28 | 2017-03-02 | セイコーエプソン株式会社 | 発振回路、電子機器及び移動体 |
| JP2017118192A (ja) * | 2015-12-21 | 2017-06-29 | セイコーエプソン株式会社 | タイミング信号生成装置、電子機器および移動体 |
| CN107037723A (zh) * | 2015-12-21 | 2017-08-11 | 精工爱普生株式会社 | 定时信号生成装置、电子设备以及移动体 |
| US10312924B2 (en) | 2015-12-21 | 2019-06-04 | Seiko Epson Corporation | Timing signal generation device, electronic device, and moving object |
| JP2021526320A (ja) * | 2018-06-11 | 2021-09-30 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | 時間同期装置、電子機器、時間同期システム及び時間同期方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5604468A (en) | Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same | |
| US5473274A (en) | Local clock generator | |
| US8791734B1 (en) | Cascaded PLL for reducing low-frequency drift in holdover mode | |
| JPS61245629A (ja) | Ｎ分数型周波数シンセサイザ | |
| US5349310A (en) | Digitally controlled fractional frequency synthesizer | |
| KR101035827B1 (ko) | 전압 제어형 발진기 사전 설정 회로 및 사전 설정 방법 | |
| US6150887A (en) | PLL Circuit in which output oscillation signal frequency can be controlled based on bias signal | |
| US6137368A (en) | Frequency synthesizer with constant loop characteristics | |
| US6091281A (en) | High precision reference voltage generator | |
| US6078224A (en) | Frequency standard generator | |
| US4459560A (en) | Plural phase locked loop frequency synthesizer | |
| JPH098551A (ja) | 高安定発振回路 | |
| JPS6247212A (ja) | シンセサイザ装置 | |
| JPS6059822A (ja) | 周波数変換回路 | |
| US4518929A (en) | Frequency synthesizer having overtone crystal oscillator | |
| JPH08340254A (ja) | 周波数シンセサイザ | |
| US20060034409A1 (en) | Digital vco and pll circuit using the digital vco | |
| JPS58168333A (ja) | 位相同期ル−プ回路の位相比較方式 | |
| JP2000323987A (ja) | Ｐｌｌ回路 | |
| JPH02262717A (ja) | 周波数シンセサイザ | |
| JPH04368020A (ja) | 周波数シンセサイザ | |
| JP2000241524A (ja) | デジタルプロセッシングｐｌｌ | |
| JPS6363139B2 (ja) | ||
| JPS6157126A (ja) | 位相同期原子発振器 | |
| KR950002440B1 (ko) | 전압제어발진기의 발진주파수 보상방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030624 |