JPS61245629A - Ｎ分数型周波数シンセサイザ - Google Patents

Ｎ分数型周波数シンセサイザ

Info

Publication number
JPS61245629A
JPS61245629A JP61024917A JP2491786A JPS61245629A JP S61245629 A JPS61245629 A JP S61245629A JP 61024917 A JP61024917 A JP 61024917A JP 2491786 A JP2491786 A JP 2491786A JP S61245629 A JPS61245629 A JP S61245629A
Authority
JP
Japan
Prior art keywords
signal
output
frequency
phase
synthesizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61024917A
Other languages
English (en)
Inventor
コリン　アツテンボロウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plessey Overseas Ltd
Original Assignee
Plessey Overseas Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plessey Overseas Ltd filed Critical Plessey Overseas Ltd
Publication of JPS61245629A publication Critical patent/JPS61245629A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はＮ分数型シンセサイザの改善に関し、特にＮ分
数モードで作動する際にこのようなシンセサイザに生じ
るリップル信号の補償方法及びその装置の改善に関する
。
［従来技術とその問題点］ 通常周波数シンセサイザは２位相固定ループとして構成
された。出力信号を生じる電圧制御発振器（ＶＣＯ）か
ら成っている。シンセサイザの出力信号の周波数を調整
するために電圧制御発振器の出ツｊ信号は可変分周器を
介して位相検出器へ送られ、この位相検出器は基準ソー
スからの基準信号と分周器の出力信号との間に位相差が
ある場合電圧制御発振器へ制御信号を与える。しかしな
がら、このようなシンセサイザの出力周波数は基準信号
周波数の倍数としてしか変動することができず、通常は
出力周波数を比較的小さな増分において変動させること
が望まれる。充分小さな増分を生じるために基準信号周
波数を低減すると、シンセサイザの設定時間は多くの応
用に実施できない程増大することがある。そのため、Ｎ
分数モードで作動可能とする付加回路をシンセサイザに
設番プることが提案されており、このようなシンセサイ
ザは一般的にＮ分数シンセサイザとして知られている。
Ｎ分数シンセサイザでは、可変分周器の分周比ＮはＮの
倍数として制御され、基準信号の多くの周波数について
のＮ平均と呼ばれる分周比の平均値は、分周比Ｎの所望
の分数である。
しかしながら、後述するようにシンセサイザのＮ分数モ
ード動作により通常出力信号にリップル信号が生じ、そ
れによりシンセサイザの位相固定ループの構成が原因と
なって電圧制御発振器の出力信号の周波数に変調が生じ
、出力信号のスペク１−ル純度が劣化する。
リップル信号を補償するために、可変分周器と位相固定
ループの位相検出器との間に位相変調器を設けることが
提案されている。位相変調器はリップル信号を補償する
目的で駆動信号によって駆動される。しかしながら、リ
ップル信号の正確な補償は、位相変調器に与えられる駆
動信号の値を正確に設定することに著しく依存する。帰
還制御により駆動信号の値を修正してリップル信号の最
適補償を行う従来の試みは、電圧制御発振器に与えられ
る制御信号からリップル速度信号（ｒｉｐｐｌｅｒａｔ
ｅ　ｓｉｇｎ’ａｌ’）を抽出することに依存していた
。
しかしながら、後述するようにリップル信号の振幅は電
圧制御発振器の制御信号の振幅に較べて小さく、それ故
に位相変調器に与えられる駆動信号の値を正確に制御す
るのは困難であった。
本発明は、リップル信号の消去が最大となるように位相
変調器に与えられる駆動信号の値を正確に制御すること
かできる装置と方法を提供することを目的とする。
［問題点を解決するための手段とその作用］本発明によ
って提供されるＮ分数型周波数シンセサイザは、出力信
号を生じる主電圧制御発振器を有し、前記出力信号は主
分周器を介して位相検出器へ送られ、基準ソースからの
基準信号と主分周器から与えられる信号との間に位相差
が存在する場合に主電圧制御発振器に制御信号を与え、
その分周比はＮ分数モードで変動して基準信号の周波数
よりも小さい周波数ステップで出ノｊ信号の周波数を変
動させ、その結果発生した、出力信号の周波数変調の原
因となるリップル信号は、主分周器と位相検出器とを接
続し駆動信号を受信するようにされた位相変調器によっ
て補償され、ざらに当該シンセサイザは、位相変調器か
ら位相検出器へ与えられる信号に依存するリップル信号
の増強表示を与えるようにされた補助位相固定ループと
、前記リップル信号の増強表示に依存して位相変調器に
駆動信号を与えるようにされたデジタル・アナログ変換
器とを有している。
好ましくは、補助位相固定ループは主電圧制御発振器よ
りも低感度の補助電圧制御発振器と、補助分周器と、補
助位相固定ループのための基準信号として、位相変調器
から位相検出器へ与えられる信号に依存する信号を受信
するようにされた補助位相検出器を有している。
ざらに、前記シンセサイザはりツプル信号の増強表示に
応答する。駆動信号の値の任意エラーの意味（ｓｅｎｓ
ｅ　）を示ず信号を位相変調器へ与えるセンス検出回路
を含むこともできる。
このシンセサイザは、また、主分周器の平均分周比の逆
数に依存する信号を与えるようにされた電圧発生器回路
を含み、デジタル・アナログ変換器は電圧発生器回路か
ら与えられる信号の組合せに依存するＭ単信号どセンス
検出回路から与えられる信号とを受信するようにされた
乗算デジタル・アナログ変換器から成り、与えられた基
準信号に従って位相変調器に駆動信号を与えるようにさ
れている。
さらに、基準ソースからの信号とＮ分数において変動可
能な分周比Ｎを有する主分周器を介した主電圧制御発振
器からの出力信号とを受信する位相固定ループ内に配置
された位相検出器と、分周器と位相検出器とを接続し供
給される駆動信号に応答してリップル信号を補償する位
相変調器とを有し、Ｎ分数型シンセサイザ内の出力信号
の周波数変調の原因となるリップル信号を補償する方法
も提供され、この方法は、位相変調器から位相検出器へ
与えられる信号に従って補助位相固定ループへ信号を与
えリップル信号の増強表示を出力し、リップル信号の増
強表示に従ってデジタル・アナログ変換器を介して位相
変調器に駆動信号を与える工程を有している。
好ましくは、当該方法は位相変調器の駆動信号の値の任
意エラーの意味（５ｅｎｓｅ）を決定する工程も有して
いる。
位相変調器への駆動信号の値の任意エラーの意味（ｓｅ
ｎｓｅ　）は、補助位相固定ループから与えられるリッ
プル信号の増強表示をリミッタを介して排他的ＯＲゲー
トの第１の入力に与え、デジタル・アナログ変換器の出
力信号に従う信号を排他的ＯＲゲートのもう一つの入力
に与え、これにより位相変調器の駆動信号の値のエラー
の意味を示す信号を排他的ＯＲゲートの出力に生じさせ
るようにして決定するのが有利である。
デジタル・アナログ変換器は基準信号入力を有する乗算
デジタル・アナログ変換器とすることができ、前記方法
はさらに主分周器の平均分周比に依存する信号を与え、
この分周比に依存する信号をリップル信号の増強表示に
依存する信号と結合することにより乗算デジタル・アナ
ログ変換器の基準信号入力への入力信号を与える工程を
有している。
［実施例］ 第１図に間接周波数シンセサイザ２を示す。シンセサイ
ザ２は出力周波数Ｆ。、１が分周比Ｎを有する可変分周
器６を介して位相検出器８へ送出される電圧制御発振器
（ＶＣＯ）４を有している。
位相検出器８は、また１図示せぬ基準ソースから基準周
波数［二、。１を有する基準信号を受信し、２つの入力
信号間に位相差が存在する場合にループ１０に沿って発
振器４へ制御信号を与える。位相検出器８から発振器４
への制御信号の意味（ｓｅｎｓｅ）は、位相検出器８の
入力信号間の任意の位相差が最小限とされ、従ってこれ
ら２つの入力信号の周波数の任意の差がゼロへ低減され
るようになっている。このようにして、定常状態におい
てシンセサイザの出力周波数は Ｆ　　　＝Ｆ、ｏｆｘＮ　　　　　　　　　　　ｆｉ）
ｕｔ となる。
（１）式から分周比Ｎを１だけ増減分して得られる出ノ
ｊ周波数の最小変化はＦｒｅｆとなることが判る。
このようにして、第１図に示すシンセサイザに小さな周
波数出力ステップが必要とされる場合、これは基準周波
数Ｆ、８．を低減してのみ達成される。
しかしながら前述したように、Ｆｒｅｆが比較的低い値
であるとシステムの出力周波数変化要求に対する応答か
にふくなる。
（１）式からＮの分数を利用できる装置を設ければ、迅
速な応答時間で小さな周波数出力ステップが得られるこ
とは明白である。このようなシンセサイザはＮ分数シン
セサイザとして知られており、一実施例を第２図に示づ
−０ 第２図に示すシンセサイザにおいて、代表的に１００Ｋ
Ｉ−１ｚの比較的高い基準周波数Ｆ、。１が利用されて
いる。基準周波数Ｆ、。ｆの数サイクルにわたってＮと
Ｎ士整数値の間で可変分周器６の分周比を選択的に制御
することにより、小さな出力周波数ステップが得られる
。例えばＮ及びＮ＋１分周比の指示パターンにより、 Ｆ　　　””Ｆｒｅｆ×Ｎ平均 ｕｔ の出力周波数とするようなＮ平均と呼ぶＮの平均値が与
えられることが判る。
第２図に示すシンセサイザにおいて、可変分周器６の分
周比は算術ユニット１２及び加算器１４により制御され
る。算術ユニット１２は線１６に沿って基準周波数Ｆ、
。ｆを受信し、データバス１８に沿ってＦ、。ｆよりも
小さな出力周波数ステップを示すデータを受信するよう
にされている。算術ユニット１２の出力は線２０により
加算器１４へ接続され、加算器１４はデータバス２２に
沿ってＦ、。「よりも大きいかもしくは等しい出力周波
数ステップを示すデータを受信するようにされている。
選定出力周波数に対して必要なＮ平均を発生するのに適
した所望のＮ／Ｎ＋１パターンが１０個１組の各１０進
Ｎに対する図示せぬＤ型フリップ７０ツブと組合せたＢ
ＣＤ加算器を有する算術ユニットにより得ることができ
る。例えば、０．７８９等のＮの小数部を得るには、３
つの１０個１組が必要である。このような構成は所望に
より多くの１０個１組に拡張することができ、任意の１
０個１組のキャリーアウト信号が次上位１０個１組のキ
ャリーイン信号を与え、最上位１０個１組のキャリーア
ウト信号が算術ユニット１２から線２０に沿って加算器
１４へゝ’　＋　１　″入力命令を与える。
算術ユニット１２に送出されるデータ語はＦｏｕｔの最
小ステップ　　　　　　　　Ｆｒｅｆである。
第１項は算術ユニット１２の容量を定義し第２項はｄで
示す小数オフセットである。例えば、Ｆｒ８ｆ＝１００
ＫＨｚ、最小ステップ１００　ＨＺでシンセサイザの出
力周波数Ｆ。ｕｌが４５．６７８９ＭＨｚに設定された
システムについて考える。
可変分周器の分周比Ｎの値は となる。
これはＦｒｅｆの倍数から７８．９ＫＨｚのオフセット
を生じ、従って算術ユニツ１〜１２に送出されるデータ
語は となる。
従って、算術ユニット１２の所要容量は１０００となり
３つの１０個１組が必要となる。
連続的に変動する分周比は可変分周器６から位相検出器
８の入ノコに到達するパルスが図示せぬ基準ソースから
位相検出器８の他方の入力に到達するものに対して変動
する時間に到達することを意味するため、この種のシス
テムは出力信号のスペクトル純度が劣るという欠点があ
る。従って、位相検出器８の出力は基準周波数Ｆ、。、
の整数倍からの出力周波数’ｏｕｔのオフセラ１−と関
連した周波数の一般的にリップル信号と呼ばれる交流分
を含んでいる。リップル信号はループ周りに送出されて
発振器４の周波数変調を生じスペクトル純度を劣化する
。
第３図に出力信号Ｆ。ｕｔのスペクトル純度を向上でき
る補償型Ｎ分数シンセサイザを示す。算術ユニット１２
内の　図示せぬ　Ｄ型フリップフロップの出力データは
、発振器４の出力のスペクトルが劣化している場合に位
相検出器８の入力信号間に存在する位相差を表わす。従
って　、算術ユニッ１−１２の出力データはデジタル・
アナログ（Ｏ／Ａ）変換器２４及び位相検出器のいずれ
かの入力の位相変調器２６等の電圧制御遅延素子の制御
に使用されるアナログ信号によりアナログ形状に変換す
ることができる。Ｄ／Ａ変換器２４がら位相変調器２６
への駆動信号が正しい値であれば、位相検出器は可変分
周器６の分周比の変動によるリップル信号により生じる
位相福江を感知しない。
従って発振器４の出力信号のスプリアス周波数変調はな
い。
消去のために必要な遅延を与える位相変調器２６の駆動
信号の値は次のにうにして決定することができる。
Ｎ分数シンセリ−イ疹１が次のような出力周波数を右す
るものどする。
Ｆｏｕｔ　”’　（Ｎ十ｄ）Ｅｒｅｆ ここに、分周比Ｎは整数であり、分数オフヒラ［・はＯ
＜ｄ＜ｉであり旧つ出力信号「。ｕｌはスペクトルが純
正である、すなわち可変分周器６の出力信号の縁は規則
正しく配列されている。
分周比がＮであると、可変分周器の出力信号の縁間の時
間間隔は となり、ここに”ｒｅｔ’は基準信号の周期である。
この時間は丁ｒｅｆに等しくないため、基準信号内のパ
ルスの縁と可変分周器６の出力パルスの縁間の周期は変
動する。ある時点において、基準信号パルスの縁と可変
分局器６の出力信号パルスの縁が正確に一致すると、次
の可変分周器出力信号縁は次の基準信号縁よりもＤＴの
時間差だけ選考し、ここに 基準ンースからの基準信号Ｆｒｅｆと分周器６からの出
力信号との間のこの偏差は、次の各線が最初の縁よりも
２倍だけ離され、その次は３倍離されるというように増
大し、（Ｎ＋１）の分局比が可変分周器６に入力される
まで継続する。
算術ユニット１２に使用されるノリツブフロップの出力
端子のデータは位相検出器８の入力間の偏差と同じパタ
ーンで増大する。これらのパラメータ間の同じパターン
は、フリップフロップの出力端子のデータを使用してシ
ンセサイザ内のリツプル信号を補償できることを意味す
る。位相検出器８が出力信号Ｅ。ｕｔ”こスプリアス周
波数変調が生じない場合には、そのいずれかの入力を適
切な舟だけ遅延させることができる。しかしながら、ス
プリアス周波数変調からの解放は加える補償の精度に依
存し、広範な温度範囲にわたって出力１８号をＦ。ｕｔ
に関して一４０ｄＢ以下の側波帯値を得るのは困難であ
る。これは出力周波数Ｆ：。、１が基準周波数Ｆｒｅｆ
の整数倍から僅かしか違わない場合特に正しい。通常ル
ープ１０は　図示ゼぬループフィルタを含１ｖではいる
が、これらの状態により生じる低周波福江はループフィ
ルタによっては減衰されずに発振器４へ加えられ、出力
信号Ｆｏｕｔの周波数変調を生じ・させる。
従って、出力信号Ｆ。ｕｔの周波数変調を最少限にする
ために、リップル信号補償にある秤の帰還を行うことが
望ましい。この最少化を行うために、発振器４のループ
１０の同調電圧を調べて周波数変調を検出する装置が提
案されている。しかしながら、このような装置は、大ぎ
な可変直流オフセット電圧に重畳された小さな交流分で
作動しな【′ｊればならない。例えば、電圧制御発振器
４が、１５Ｖの同調電圧撮動（２ＭＨｚ／Ｖの感度）に
対して４０から７０　Ｍ　ｌ−Ｉ　Ｚに同調すると、出
ノ〕信号Ｆｏｕｔの２００Ｈｚのピークスプリアス偏差
には１００μＶのリップル信号が付随する。出力信号Ｆ
ｏｕｔの偏差を下限値まで制御する場合には対応する低
リツプル信号を処理しなければならず、これは発振器４
を同調させるのに要する可変直流電圧ペデスタルの観点
から困難である。
第４図において、シンセサイザ２には、ｐＪ変分周器６
と位相検出器８との間に位相変調器２６が設けられてい
る。第４図のシンセサイザにおいて、リップル信号が完
全に補償されてシステムがロックされていると、位相変
調器２６を介して位相検出器８に到達する信号の速度は
一定となり基準信号Ｆ、。ｆの速瓜に等しくなる。補助
位相固定ループ２８が設【プられており、それは補助電
圧制御発振器３０と補助分周器３２と補助位相検出器３
４からなっている。補助位相固定ループ２８は主ル一プ
内の位相変調器２６の出力を使用して補助位相検出器３
４の基準信号を与えるように構成されている。
主ループ内のりツプル信号により生じる出力信号Ｆ。、
１のＤＦ　　Ｈ２のスプリアスＦＭに偏差により、補助
位相固定ルー１２８の出力にの偏差が生じ、ここにＮ１
は主ループ内の可変分周器６の分周比であり、Ｎ２は補
助分周器３２の分周比である。
補助位相固定ループ２８内のこの偏差には補助電圧制御
発振器３０の同調電圧の変動が付随する。
補助位相固定ループ２８内のこの同調電圧は主ループ内
のりツプル信号と同じ波形を有し、従って発振器４の出
力信号Ｆ。ｕｔの周波数変調の尺度として使用すること
ができる。補助分周器３２は定分周比を有し、従って補
助位相固定ループの基準周波数はリップル信号によって
定まる限定範囲内でしか変動できないため、補助位相固
定ループ２８の出力周波数の範囲も限定される。従って
、補助電圧制御発振器３０は広範な同調範囲を必要とし
ない（ＩＩ熱感度１−１ｚ／Ｖ）を有するように構成す
ることができる。補助電圧制御発振器３０の感度が低い
程、発振器４の出力信号Ｆ。ｕｌのリップル信号に呼応
してその周波数が変動するため、その同調電圧振動は大
きくなる。このようにして、補助位相固定ループ２８は
位相変調器２６から位相検出器８へ与えられる信号に従
って出力信号Ｆｏｕｔの周波数変調を生じるリップル信
号の増強表示を与えることができる。
補助電圧制御発振器３０は電圧同調水晶発振器（ＶＣＸ
Ｏ）を有することができ、それはこのような発振器が、
高安定度と１代表的な１０ＭＨｚの出力周波数において
１００Ｈｚ／Ｖの充分に低い感度とも有するためである
。
このような補助位相固定ループを使用して得られる利点
は次の例から明白である。
出力周波数Ｆ。、１に２００Ｈｚのピーク偏差を有する
先の引用例において、発振器４の線１０に１００μＶの
ピーク信号が生じるものとする。補助電圧制御発振器３
０が１０　Ｍ　Ｈｚの同調周波数を有し２発振器４が７
０ＭＨｚの同調周波数を有する場合、主ループ内の２０
０　Ｈｚの変動により補助位相固定ループ２８内に２０
０／７Ｈｚの変動が生じる。補助電圧制御発振器３０の
感度が１００Ｈ２／Ｖであれば、 １００Ｈｚ／Ｖ　　　’″′　　７ の同調電圧振動が生じる。
従って、１００μＶピークリツプル信号は０゜２８　の
ピークを有する信号で表わされる。補助電圧制御発振器
３０の同調電圧の変動の存在は、主ループ内の発振器４
が周波数変調を受番ノることを示しているが、位相変調
器２６の駆動信号の値のエラーセンス、すなわち位相変
調器の駆動信号の値がリップル信号の過剰補償を行うか
、不足補償を行うかを示していない。駆動信号値のエラ
ーセンス情報は第５図のセンス検出回路により得ること
ができる。センス検出回路は、低域濾波器３８を介して
第４図のＤ／Ａ変換器２４からの出力信号を受信するよ
うにされた第１のリミッタ３６と、補助位相固定ルーフ
２８が出力したリップル信号の増強表示に依存する信号
を受信するもう一つのリミッタ４０とを有している。リ
ミッタ３６及び４ｏの出力は排他的ＯＲグーｉ〜４２の
入力となる。低域濾波器３８を含めることは、１００に
＋−（Ｚの基準周波数Ｆｒｅｆと４５　、６２５１　Ｍ
　ｌ−１ｚに設定された出力周波数Ｆ。ｕｔを有するシ
ステムを考えれば理解できることと思う。
算術ユニット１２に送出されるデータ語は２５１であり
、従って算術ユニットの所要容量は１゜０００である。
Ｄ／Ａ変換器２４の出力は、２つの主周波数成分を含み
、その一つは２５　Ｋ　Ｉ−１ｚ成分であり、それは１
．０００の容量を有する算術ユニット１２内のアキュム
レータが４Ｘ２５１１０００により１００Ｋ）ｌｚ基準
周波数の４ザイクルごとにオーバフローするためであり
、−すう一つは１００　ｆ−１’　ｚ成分であり、それ
は算術ユニツ１〜１２を初期状態に戻すのに基準周波数
の１０００サイクルを必要どするためである。２　り　
Ｋ　ｌ−１ｚ成分は出力信号Ｆ。ｕｔのスペクトル純度
にとって特にやっかいなわ（プではないが、リミッタ３
６及びセンス検出回路内の排他的ＯＲゲーＩ〜４２の各
動作と干渉することがあるため、濾波器３８により除去
される。
１００　ＨＺ成分は出力信号Ｆ。ｕｌのスペクトル純度
と干渉するが、ｆ：！ンス検出回路の帯域幅内に入る。
従って、出）〕信号に対する効果は位相変調器２６に与
える駆動信号の値内に補償される。
センス検出回路の動作は次の通りである。
Ｄ／Ａ変換器２４の濾波出力を第５ａ図に示ず。
第５ａ図において、波形４４はリップル信号の不足補償
に対するＤ／Ａ瀘波川力用示し、波形４６はリップル信
号の過剰補償に対応している。不足及び過剰補償に対す
るリミッタ３６の出力をそれぞれ第５ｂ図の波形４８及
び５０に示ず。リップル信号の不足及び過剰補償に対す
る補助位相固定ルー１２８からのリップル信号の増強表
示をそれぞれ第５Ｃ図の波形５２及び５４に示す。リミ
ツタ４０は波形５２及び５４に応答して、それぞれ第５
ｄ図の波形５６及び５８を生じる。
第５ｂ図及び第５ｄ図に示ず波形を排他的ＯＲゲート４
２へ入力として加えると、第５ｅ図から、リップル信号
の不足補償の場合にはゼロ電圧波形６０で示ずように排
他的ＯＲゲートは出力×１を与えないが、リップル信号
の過剰補償の場合には波形６２で示ずような出力×１を
与える。従って、排他的ＯＲゲートの出力信号×１は位
相変調器２６の駆動信号の値の」ニラ−センスを示す信
号を与える。
便宜上、位相変調器２６の駆動信号はＤ／Ａ変調器２４
の代わりに乗算Ｄ／Ａ変調器を使用して電圧依存性とす
ることができる。
前前したように、位相変調器の駆動信号は主分周器６の
平均分周比の逆数、すなわち１　／”Ｎ　十ｄに比例し
な【プればならない。
位相変調器２６の駆動信号の斯かる制御は、第６図の回
路構成により達成される。電圧発生器回路６４が設けら
れ、１／Ｎ十ｄに比例する電圧値−２５〜 を右する可変直流信号を出ノＪする。補助位相固定ルー
プ２８から生じるリップル信号の増強表示を受信するバ
ッファ増幅器６６が設りられている。
これらの信号は結合され、もう一つのバッファ増幅器６
８を介して乗幹Ｄ／Ａ変換器７２の基準入力端子７０へ
供給される。乗算Ｄ／Ａ変換器７２は、またデータバス
７４を介して緯術ユニット１２からのデータを受信する
。乗算１〕／Ａ変換器７２はこれらの２人力の積である
出力を生じ、この出力信号は位相変調器２６の駆動信号
として使用される。一定数の入力パルスに等しい幅を有
Ｊ−る補助出力信号を可変分周器にＪｊえる等の公知の
技術により、１　／　Ｎ　＋　ｄ比例信号を発生するこ
とができる。固定シンセサイザの場合、この補助用ツノ
信号を低域浦波すると１／Ｎ十ｄに比例した平均値が得
られる。
特定の実施例について本発明を説明してきたが、発明の
範囲内で修正を行うことができることは勿論である。例
えば、両方の位相固定ループはルー。
プフィルタを含むことができ、位相検出器３４の基準入
力は２位相変調器２６の出力から主位相固定ループ内の
位相検出器８へ直接与えなくともよい。補助ループの基
準入力が位相検出器８に与えられる信号に依存しさえす
ればよい。
［発明の効果］ 以上のｄ１明で明らかなように本発明によれば。
シンセサイザの出力信号に生じるリップル信号を。
位相変調器を設は且つこの位相変調器に与えられる駆動
信号の値を正確に制御することによって。
有効に除去することができる。
【図面の簡単な説明】
第１図は位相固定ループ間接周波数シンセサイザのブロ
ック図、第２図はＮ分数シンセサイザのブロック図、第
３図は補償されたＮ分数シンセサイザのブロック図、第
４図は補助位相固定ループを有する周波数シンセサイザ
のブロック図、第５図及び第５ａ図から第５ｅ図はシン
セサイザの出力信号の周波数変調の原因となるリップル
信号のセンスを検出するセンス検出回路の略ブロック図
及びセンス検出回路に関する入出力波形図、第６図は第
４図の周波数シンセサイザの位相変調器に補償駆動信号
を与える好ましい装置のブロック図である。 「符号の説明１ ２・・・間接周波数シンセサイザ ４・・・発振器 ６・・・可変分周器 ８・・・位相検出器 １２・・・棹術ユニット １４・・・加算器 ２４・・・Ｄ／Ａ変換器 ２６・・・位相変調器 ３０・・・補助電圧制御発振器 ３２・・・補助分周器 ３４・・・補助位相検出器 ３６．４０・・・リミッタ ３８・・・低域濾波器

Claims (7)

    【特許請求の範囲】
  1. （１）出力信号を生じ主分周器を介して位相検出器へ与
    え基準ソースからの基準信号と主分周器から与えられる
    信号との間に位相差が存在する時に主電圧制御発振器の
    制御信号を与える主電圧制御発振器を有し、その分周比
    はＮ分数モードで変動して基準信号の周波数よりも小さ
    い周波数ステップで出力信号の周波数を変え、その結果
    生じて出力信号の周波数変調の原因となるリップル信号
    は主分周器と位相検出器を接続して駆動信号を受信する
    ようにされた位相変調器により補償されるＮ分数型周波
    数シンセサイザにおいて、該シンセサイザはさらに前記
    位相変調器から位相検出器へ与えられる信号に従つてリ
    ップル信号の増強表示を与えるようにされた補助位相固
    定ループと、リップル信号の増強表示に従つて位相変調
    器の駆動信号を与えるようにされたデジタル・アナログ
    変換器を有することを特徴とするＮ分数型周波数シンセ
    サイザ。
  2. （２）特許請求の範囲第（１）項記載のシンセサイザに
    おいて、前記補助位相固定ループは主電圧制御発振器よ
    りも低感度の補助電圧制御発振器と、補助分周器と、補
    助位相固定ループの基準信号として位相変調器から位相
    検出器へ与えられる信号に依存する信号を受信するよう
    にされた補助位相検出器を有することを特徴とするＮ分
    数型周波数シンセサイザ。
  3. （３）特許請求の範囲第（２）項記載のシンセサイザに
    おいて、前記補助電圧制御発振器は電圧同調水晶発振器
    を有することを特徴とするＮ分数型周波数シンセサイザ
    。
  4. （４）特許請求の範囲第（１）項、第（２）項もしくは
    第（３）項のいずれかに記載のシンセサイザにおいて、
    リップル信号の増強表示に応答して位相変調器の駆動信
    号値のエラーセンスを示す信号を与えるセンス検出回路
    を特徴とするＮ分数型周波数シンセサイザ。
  5. （５）特許請求の範囲第（４）項記載のシンセサイザに
    おいて、主分周器の平均分周比に依存する信号を出力す
    る電圧発生器回路を有し、前記デジタル・アナログ変換
    器は前記電圧発生器回路から出力される信号と前記セン
    ス検出回路から出力される信号の組合せに依存する基準
    信号を受信するようにされた乗算デジタル・アナログ変
    換器を有し、前記デジタル・アナログ変換器は与えられ
    る基準信号に従つて位相変調器の駆動信号を出力するよ
    うに構成されていることを特徴とするＮ分数型周波数シ
    ンセサイザ。
  6. （６）特許請求の範囲第（４）項もしくは第（５）項記
    載のシンセサイザにおいて、前記センス検出回路は前記
    デジタル・アナログ変換器の出力信号に依存する信号を
    受信してそこから限定出力信号を出力するようにされた
    第１のリミッタと、前記補助位相固定ループが出力する
    リップル信号の増強表示に依存する信号を受信してそこ
    から限定出力信号を出力するようにされたもう一つのリ
    ミッタと、前記第１及びもう一つのリミッタの出力信号
    を受信してそこからリップル信号のセンスを示す信号を
    出力する排他的ＯＲゲートを有することを特徴とするＮ
    分数型周波数シンセサイザ。
  7. （７）特許請求の範囲第（６）項記載のシンセサイザに
    おいて、前記センス検出回路は前記デジタル・アナログ
    変換器の出力信号に依存する信号を濾波する低域濾波器
    を有することを特徴とするＮ分数型周波数シンセサイザ
    。
JP61024917A 1985-02-06 1986-02-06 Ｎ分数型周波数シンセサイザ Pending JPS61245629A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8503013 1985-02-06
GB08503013A GB2173659B (en) 1985-02-06 1985-02-06 Frequency synthesisers

Publications (1)

Publication Number Publication Date
JPS61245629A true JPS61245629A (ja) 1986-10-31

Family

ID=10574043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61024917A Pending JPS61245629A (ja) 1985-02-06 1986-02-06 Ｎ分数型周波数シンセサイザ

Country Status (5)

Country Link
US (1) US4686488A (ja)
EP (1) EP0193273A3 (ja)
JP (1) JPS61245629A (ja)
AU (1) AU579249B2 (ja)
GB (1) GB2173659B (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU617455B2 (en) * 1988-05-06 1991-11-28 Alcatel N.V. A digital frequency synthesizer
BE1001969A6 (nl) * 1988-05-06 1990-04-24 Bell Telephone Mfg Company N V Numerieke modulator.
US4994768A (en) * 1989-03-27 1991-02-19 Motorola, Inc. Frequency synthesizer with FM modulation
US5045813A (en) * 1989-10-19 1991-09-03 Nihon Musen Kabushiki Kaisha Slip phase control PLL
SE465398B (sv) * 1990-01-15 1991-09-02 Ericsson Telefon Ab L M Foerfarande och anordning foer frekvenssyntes
US5021754A (en) * 1990-07-16 1991-06-04 Motorola, Inc. Fractional-N synthesizer having modulation spur compensation
FR2748872B1 (fr) * 1990-08-21 1998-11-27 Thomson Trt Defense Synthetiseur de frequence a boucle a verrouillage de phase a division fractionnaire multiple
US5216374A (en) * 1991-07-03 1993-06-01 General Instrument Corporation Frequency synthesizer utilizing pulse-width modulation of digital VCO control signal
US5224132A (en) * 1992-01-17 1993-06-29 Sciteq Electronics, Inc. Programmable fractional-n frequency synthesizer
US5424688A (en) * 1993-07-02 1995-06-13 Rockwell International Corp. Frequency synthesizer apparatus incorporating phase modulation tracking means
US5495206A (en) * 1993-10-29 1996-02-27 Motorola, Inc. Fractional N frequency synthesis with residual error correction and method thereof
US5889436A (en) * 1996-11-01 1999-03-30 National Semiconductor Corporation Phase locked loop fractional pulse swallowing frequency synthesizer
US7221921B2 (en) * 1998-05-29 2007-05-22 Silicon Laboratories Partitioning of radio-frequency apparatus
US6233441B1 (en) 1998-05-29 2001-05-15 Silicon Laboratories, Inc. Method and apparatus for generating a discretely variable capacitance for synthesizing high-frequency signals for wireless communications
US6167245A (en) * 1998-05-29 2000-12-26 Silicon Laboratories, Inc. Method and apparatus for operating a PLL with a phase detector/sample hold circuit for synthesizing high-frequency signals for wireless communications
US6137372A (en) 1998-05-29 2000-10-24 Silicon Laboratories Inc. Method and apparatus for providing coarse and fine tuning control for synthesizing high-frequency signals for wireless communications
US6327463B1 (en) 1998-05-29 2001-12-04 Silicon Laboratories, Inc. Method and apparatus for generating a variable capacitance for synthesizing high-frequency signals for wireless communications
US6308055B1 (en) 1998-05-29 2001-10-23 Silicon Laboratories, Inc. Method and apparatus for operating a PLL for synthesizing high-frequency signals for wireless communications
US6993314B2 (en) 1998-05-29 2006-01-31 Silicon Laboratories Inc. Apparatus for generating multiple radio frequencies in communication circuitry and associated methods
US7035607B2 (en) * 1998-05-29 2006-04-25 Silicon Laboratories Inc. Systems and methods for providing an adjustable reference signal to RF circuitry
US6150891A (en) * 1998-05-29 2000-11-21 Silicon Laboratories, Inc. PLL synthesizer having phase shifted control signals
US7092675B2 (en) * 1998-05-29 2006-08-15 Silicon Laboratories Apparatus and methods for generating radio frequencies in communication circuitry using multiple control signals
US6226506B1 (en) 1998-05-29 2001-05-01 Silicon Laboratories, Inc. Method and apparatus for eliminating floating voltage nodes within a discreetly variable capacitance used for synthesizing high-frequency signals for wireless communications
US6304146B1 (en) 1998-05-29 2001-10-16 Silicon Laboratories, Inc. Method and apparatus for synthesizing dual band high-frequency signals for wireless communications
US6311050B1 (en) 1998-05-29 2001-10-30 Silicon Laboratories, Inc. Single integrated circuit phase locked loop for synthesizing high-frequency signals for wireless communications and method for operating same
US6147567A (en) * 1998-05-29 2000-11-14 Silicon Laboratories Inc. Method and apparatus for providing analog and digitally controlled capacitances for synthesizing high-frequency signals for wireless communications
US7242912B2 (en) * 1998-05-29 2007-07-10 Silicon Laboratories Inc. Partitioning of radio-frequency apparatus
US6574288B1 (en) 1998-05-29 2003-06-03 Silicon Laboratories Inc. Method and apparatus for adjusting a digital control word to tune synthesized high-frequency signals for wireless communications
US6064272A (en) * 1998-07-01 2000-05-16 Conexant Systems, Inc. Phase interpolated fractional-N frequency synthesizer with on-chip tuning
JP4198833B2 (ja) * 1999-07-23 2008-12-17 日本テキサス・インスツルメンツ株式会社 周波数シンセサイザ、リップルを補償する方法
DE60112632T2 (de) * 2000-03-10 2006-06-14 Koninkl Philips Electronics Nv Phasenverriegelungsschleife
US6323735B1 (en) 2000-05-25 2001-11-27 Silicon Laboratories, Inc. Method and apparatus for synthesizing high-frequency signals utilizing on-package oscillator circuit inductors
US20030043950A1 (en) * 2001-09-04 2003-03-06 Hansen Eric J. Phase-locked loop frequency synthesizer with two-point modulation
US6710951B1 (en) 2001-10-31 2004-03-23 Western Digital Technologies, Inc. Phase locked loop employing a fractional frequency synthesizer as a variable oscillator
US8559587B1 (en) 2012-03-21 2013-10-15 Integrated Device Technology, Inc Fractional-N dividers having divider modulation circuits therein with segmented accumulators
WO2014078311A2 (en) * 2012-11-14 2014-05-22 Adeptence, Llc Frequency synthesis using a phase locked loop
US9236873B1 (en) 2014-12-17 2016-01-12 Integrated Device Technology, Inc. Fractional divider based phase locked loops with digital noise cancellation
WO2018018441A1 (en) 2016-07-27 2018-02-01 Credo Technology Group Ltd. Enhanced inductors suitable for integrated multi-channel receivers
US10723190B2 (en) * 2016-11-29 2020-07-28 Zhejiang CFMOTO Power Co., Ltd. Rear swing arm suspension
US10483910B2 (en) 2017-02-02 2019-11-19 Credo Technology Group Limited Multiport inductors for enhanced signal distribution
WO2018187899A1 (en) 2017-04-10 2018-10-18 Credo Technology Group Ltd. Cage‐shielded interposer inductances
US10313105B2 (en) 2017-09-12 2019-06-04 Credo Technology Group Limited Fractional-N PLL based clock recovery for SerDes
US10778236B2 (en) 2019-01-04 2020-09-15 Credo Technology Group Limited PLL with wide frequency coverage
US11038602B1 (en) 2020-02-05 2021-06-15 Credo Technology Group Limited On-chip jitter evaluation for SerDes
US10992501B1 (en) 2020-03-31 2021-04-27 Credo Technology Group Limited Eye monitor for parallelized digital equalizers
US10892763B1 (en) * 2020-05-14 2021-01-12 Credo Technology Group Limited Second-order clock recovery using three feedback paths

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4864862A (ja) * 1971-12-08 1973-09-07
US3959737A (en) * 1974-11-18 1976-05-25 Engelmann Microwave Co. Frequency synthesizer having fractional frequency divider in phase-locked loop
GB2097206B (en) * 1981-04-21 1985-03-13 Marconi Co Ltd Frequency synthesisers
DE3214748A1 (de) * 1982-04-21 1983-10-27 Robert Bosch Gmbh, 7000 Stuttgart Oszillatorschaltung
GB2140232B (en) * 1983-05-17 1986-10-29 Marconi Instruments Ltd Frequency synthesisers

Also Published As

Publication number Publication date
AU5852086A (en) 1987-12-17
EP0193273A2 (en) 1986-09-03
US4686488A (en) 1987-08-11
GB2173659B (en) 1988-06-08
GB8503013D0 (en) 1985-03-06
EP0193273A3 (en) 1988-08-31
AU579249B2 (en) 1988-11-17
GB2173659A (en) 1986-10-15

Similar Documents

Publication Publication Date Title
JPS61245629A (ja) Ｎ分数型周波数シンセサイザ
EP0897616B1 (en) Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same
CA1294013C (en) Frequency modulation in phase-locked loops
US4313209A (en) Phase-locked loop frequency synthesizer including compensated phase and frequency modulation
KR100352681B1 (ko) 클린업pll을갖는직접디지털합성기구동pll주파수합성기및주파수합성밥법
JP2650492B2 (ja) 変調スプリアス補償を有する分数ｎシンセサイザ
US5259007A (en) Phase locked loop frequency synthesizer
JP4496322B2 (ja) ジッター補償されたｎ分周周波数シンセサイザー
EP0492588B1 (en) Method of tracking a carrier frequency.
US5576666A (en) Fractional-N frequency synthesizer with temperature compensation
CA2125443C (en) Digitally controlled fractional frequency synthesizer
US4835491A (en) Clock signal generation
US4024464A (en) Frequency synthesizer of the phase lock loop type
EP0153868A3 (en) Fm calibration in a phase-locked loop
JPS6256689B2 (ja)
US4464638A (en) Universal digital frequency synthesizer using single side band techniques
US5148122A (en) Atomic beam frequency standard having RF chain with higher frequency oscillator
US7196587B2 (en) Waveform lineariser
EP0497801B1 (en) A phase locked loop for producing a reference carrier for a coherent detector
JPH098551A (ja) 高安定発振回路
JPS6347164B2 (ja)
JPS62146020A (ja) Ｐｌｌ周波数シンセサイザ
JPH021619A (ja) ディジタルｐｌｌ装置
JP2794707B2 (ja) 周波数シフトキーイング式変調器
JPH0998084A (ja) 位相同期発振回路