BE1001969A6 - Numerieke modulator. - Google Patents
Numerieke modulator. Download PDFInfo
- Publication number
- BE1001969A6 BE1001969A6 BE8800516A BE8800516A BE1001969A6 BE 1001969 A6 BE1001969 A6 BE 1001969A6 BE 8800516 A BE8800516 A BE 8800516A BE 8800516 A BE8800516 A BE 8800516A BE 1001969 A6 BE1001969 A6 BE 1001969A6
- Authority
- BE
- Belgium
- Prior art keywords
- frequency
- numerical
- value
- fractional
- equal
- Prior art date
Links
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 18
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 18
- 102100023882 Endoribonuclease ZC3H12A Human genes 0.000 description 3
- 101710112715 Endoribonuclease ZC3H12A Proteins 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 3
- QGVYYLZOAMMKAH-UHFFFAOYSA-N pegnivacogin Chemical compound COCCOC(=O)NCCCCC(NC(=O)OCCOC)C(=O)NCCCCCCOP(=O)(O)O QGVYYLZOAMMKAH-UHFFFAOYSA-N 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 108700012361 REG2 Proteins 0.000 description 2
- 101150108637 REG2 gene Proteins 0.000 description 2
- 101100120298 Rattus norvegicus Flot1 gene Proteins 0.000 description 2
- 101100412403 Rattus norvegicus Reg3b gene Proteins 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0975—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation in the phase locked loop at components other than the divider, the voltage controlled oscillator or the reference clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
- H03L7/1978—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider using a cycle or pulse removing circuit
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Numerieke modulator welke een numerieke frekwentiesyntheseketen omvat van het type die een fractionele vermenigvuldiging van een klokfrekwentie (f2) verwezenlijkt, waarbij de uitgangsfrekwentie (f) gelijk is aan het product van de klokfrekwentie (f2) en een factor gelijk aan de som (N + F + M) van een geheel getal (N) en een term (F + M). Deze term is gelijk aan de algebraïsche som van twee fractionele gedeelten (F, M) van de eenheid waarvan het eerste (F) samen met (N) een draaggolffrekwentie bepaalt en het tweede (M) een modulerende numerieke frekwentiewaarde is.
Description
<Desc/Clms Page number 1> NUMERIEKE MODULATOR De onderhavige uitvinding heeft betrekking op een numerieke modulator welke een numerieke frekwentiesyntheseketen omvat, die een gemoduleerd uitgangssignaal voortbrengt waarvan de uitgangsfrekwentie een functie is van de klokfrekwentie van een kloksignaal en van een numerieke frekwentiewaarde van een modulerend ingangssignaal. Een dergelijke modulator is reeds bekend uit het artikel "New Universal All-Digital CPM Modulator" door A. Kopta en anderen, gepubliceerd in IEEE Transactions on Communications, Vol. COM-35, No 4, april 1987, blz 458-462. In deze bekende numerieke modulator is de numerieke frekwentiesyntheseketen een zogenaamde getalgestuurde oscillator, die door de hierboven vermelde frekwentiewaarde bestuurd wordt en een gemoduleerd uitgangssignaal verschaft waarvan de frekwentie gelijk is aan de klokfrekwentie vermenigvuldigd met een factor die kleiner is dan een half. Omdat de tegenwoordig beschikbare getalgestuurde oscillatoren op een klokfrekwentie van bijvoorbeeld 30 MHz werken, is de bekende modulator niet geschikt om gebuikt te worden in een systeem dat op een merkelijk hogere frekwentie werkt, zoals een cellulair mobiel radiosysteem dat een frekwentiebereik van bijvoorbeeld 890, 2 MHz tot 914, 8 MHz heeft. Indien men deze bekende modulator toch zou willen gebruiken om een uitgangssignaal te verschaffen waarvan de <Desc/Clms Page number 2> frekwentie veel hoger is dan de klokfrekwentie, door dewelke hij wordt bestuurd, zou het mogelijk zijn om het uitgangssignaal van deze modulator in een frekwentiemengketen te mengen met een draaggolf van een hogere frekwentie en vervolgens alle ongewenste frekwentiesignalen door middel van geschikte filtermiddelen te verwijderen. Indien het uitgangssignaal een selekteerbare draaggolffrekwentie dient te hebben, zoals in een cellulair mobiel radiasysteem, zou het noodzakelijk zijn om gebruik te maken van een frekwentiesyntheseketen die in staat is om een bepaald bereik van dergelijke draaggolven voort te brengen. In dit geval dienen de filtermiddelen echter verschillend te zijn voor elk van de geselekteerde draaggolffrekwenties en dienen ze zeer selektief te zijn gezien ze ongewenste frekwenties dienen uit te filteren, die tot het frekwentiebereik behoren welke door de frekwentiesyntheseketen wordt voorgebracht. Deze mogelijke oplossing is daarom onaanvaardbaar. Een doelstelling van de onderhavige uitvinding bestaat erin een numerieke modulator van het hierboven beschreven type te verschaffen. maar die in staat is om een gemoduleerd uitgangssignaal te verschaffen dat een selekteerbare frekwentie heeft gelijk aan een fractioneel veelvoud, groter dan 1. van de klokfrekwentie en die het gebruik vereist noch van een frekwentiemengketen noch van filtermiddelen die funktie zijn van de geselekteerde frekwentie. Volgens de uitvinding wordt deze doelstelling bereikt doordat deze numerieke frekwentiesyntheseketen van het type is die een fractionele vermenigvuldiging van deze klokfrekwentie verwezenlijkt, waarbij deze uitgangsfrekwentie gelijk is aan het produkt van deze klokfrekwentie en een faktor gelijk aan de som van een gehele getalwaarde en een term gevormd door de som van een eerste fractioneel gedeelte van de eenheid en een tweede <Desc/Clms Page number 3> fractioneel gedeelte van de eenheid die deze numerieke frekwentiewaarde is. Op deze wijze verwerkt de frekwentiesyntheseketen met fractionele vermenigvuldiging het tweede fractioneel gedeelte van de eenheid of de numerieke frekwentiewaarde op dezelfde wijze als het eerste fractioneel gedeelte van de eenheid, dat normaliter gebruikt wordt om een fractionele vermenigvuldiging te verwezenlijken, en verschaft daarom een uitgangssignaal dat door deze numerieke frekwentiewaarde wordt gemoduleerd. Met andere woorden, de uitvinding is gesteund op het inzicht dat een numerieke frekwentiesyntheseketen met fractionele vermenigvuldiging gebruikt kan worden als een modulator, door het modulerend ingangssignaal op dezelfde wijze te verwerken als het eerste fractioneel gedeelte van de eenheid waarmee normaliter de klokfrekwentie wordt vermenigvuldigd. Er dient opgemerkt dat een numerieke frekwentiesyntheseketen met fractionele vermenigvuldiging in de techniek welbekend is, bv. uit het boek "Frequency Synthesizers Theory and Design" door V. Manassewitsch, Tweede Uitgave, John Wiley and Sons en meer in het bijzonder uit blz 43-48 daarvan, alsook uit het boek "Phase-Locked Loops Theory, Design and Applications" door EMI3.1 R. F. Best, McGraw Hill, 1984 en meer in het bijzonder uit blz. 222-229 daarvan. Geen enkele van deze bekende frekwentiesyntheseketens wordt echter als een modulator gebruikt. De hierboven vermelde en andere doeleinden en kenmerken van de uitvinding zullen duidelijker worden en de uitvinding zelf zal het best begrepen worden aan de hand van de hiernavolgende beschrijving van een uitvoeringsvoorbeeld en van de bijbehorende tekening welke een numerieke modulator volgens de uitvinding toont. Deze numerieke modulator omvat een numerieke frekwentiesyntheseketen met fractionele vermenigvuldiging <Desc/Clms Page number 4> van hetzelfde type als diegene die in het laatst vermelde boek is getoond en beschreven. Inderdaad, hij heeft een klokingang CLI en een signaaluitgang SO en omvat een fazevergrendelingslus, een accumulator ACC, een numeriek-naar-analoog omvormer DAC en registers REG1 en REG2. De fazevergrendelingslus bestaat uit een voorwaarts pad welke de cascadeschakeling tussen CLI en SO omvat van een fazedetector PD. een optelketen S, een laagdoorlaatfilter LF en een spanningsgestuurde oscillator VCO. Het terugkoppelpad van deze lus omvat de cascadeschakeling, tussen SO en een ingang van de fazedetektor PD, van een cycluswegneemketen CRC en van een delerketen DIV waarmee de uitgang DIV van het register REG1 is verbonden. De accumulator ACC heeft een uitgang verbonden met een ingang van de optelketen S via de omvormer DAC, alsook vier ingangen die elk. uitgenomen de eerste, in werkelijkheid bestaan uit een stel in parallel verbonden klemmen : een eerste verbonden met de klokingang CLI, een tweede verbonden met de accumulatoroverdrachtuitgang, een derde verbonden met de uitgang F van het register REG2, en een vierde SI waaraan een modulerend ingangssignaal wordt gelegd dat een fractioneel gedeelte M van de eenheid is en een positieve of negatieve waarde heeft. De accumulator ACC heeft ook een aantal besturingsuitgangen SI tot S3 die met de cycluswegneemketen CRC verbonden zijn. De hierboven beschreven modulator is bijvoorbeeld geschikt om gebruikt te worden in een cellulair mobiel radiosysteem voor de frekwentiemodulatie van een draaggolf, die een van de frekwenties heeft welke op 200 kHz van elkaar gelegen zijn en bepaald worden door fl = 890, 2 + O, 2 (p-l) MHz (1) met l < = p < = 124. (2) Dit frekwentiebereik wordt gebruikt voor overdracht van een mobiele eenheid naar de basiseenheid, terwijl voor <Desc/Clms Page number 5> overdracht in de andere zin het frekwentiebereik 935, 2 MHz tot 959, 8 MHz bedraagt. Hierbij wordt Gaussiaans Minimum Shift Keying gebruikt. Een kloksignaal met een frekwentie van 3, 25 MHz wordt aan de klokingang CLI gelegd, terwijl modulerende numerieke frekwentiemonsters aan de signaalingang SI worden toegevoerd. Elk van deze monsters of numerieke frekwentiewaarden M is gecodeerd in een 6-bits code waarvan een bit het teken en de 5 andere bits de grootte voorstellen, die tussen 0 en 200 kHz begrepen is. Dit betekent dat de grootte van de algebraYsche waarde M uitgedrukt is in eenheden die een frekwentiewaarde hebben gelijk aan EMI5.1 Er dient opgemerkt dat de modulerende numerieke frekwentiemonsters bijvoorbeeld verkregen worden uit een ingangsbitstroom, op een manier die gelijkaardig is aan diegene die in het hierboven vermeld artikel is beschreven. Dit gebeurt door elk stel van laatste drie bits van deze bitstroom te gebruiken als een adres voor een van 8 mogelijke frekwentiepaden opgeslagen in een geheugen waaruit alleen kan worden gelezen (ROM) en door vervolgens 12 opgeslagen numerieke monsters van het aldus geselekteerde frekwentiepad uit te lezen. Als de hierboven vermelde draaggolffrekwentie fl uitgedrukt wordt als een fractioneel veelvoud van de klokfrekwentie f2, d. w. z. als het produkt van f2 en een factor gelijk aan de som van een geheel getal N en een instelbaar fractioneel gedeelte F van de eenheid, kan de volgende betrekking geschreven worden als F wordt uitgedrukt in dezelfde eenheden, gelijk aan 6, 25 kHz, als de hierboven vermelde algebraYsche grootte M : fl = f2 (N + F) (4) <Desc/Clms Page number 6> EMI6.1 f met F = 520 519 en f veranderend tussen 0 en 520 f2 = 3, 25 MHz = 520 x 6, 25 kHz (6) Bijvoorbeeld kunnen de draaggolffrekwenties fl = 890, 8 MHz en fl = 897 MHz als volgt geschreven worden : EMI6.2 Omdat ook het modulerend ingangssignaal M in eenheden van 6, 25 kHz wordt uitgedrukt is het gelijk aan EMI6.3 EMI6.4 met m veranderend tussen 0 and + 31 of (m) veranderd tussen 0 en 31. Bijgevolg is M in staat te veranderen over een bereik, dat een fractie is van het bereik over hetwelk F kan veranderen. Zoals beschreven in het laatst vermelde boek, wanneer een gehele getalwaarde N en een fractioneel gedeelte F van de eenheid respektievelijk aan de ingangen DIV en F van de frekwentiesyntheseketen worden gelegd, verschaft deze aan zijn uitgang SO een draaggolf, die een frekwentie fl heeft waarvan de gemiddelde waarde door de betrekking (4) gegeven wordt. Hierbij bestuurt de accumulator ACC de cycluswegneemketen CRC, via een besturingssignaal afhankelijk van de gehele getalwaarde van de daarin geaccumuleerde rekenkundige som, op zodanige wijze dat deze een cyclus wegneemt telkens deze getalwaarde gelijk is aan een. De accumulator legt dan ook de overdrachtwaarde aan zijn eerste ingang. De hier gebruikte accumulator ACC verschilt van de bekende doordat hij een bijkomende ingang SI heeft, die <Desc/Clms Page number 7> volkomen gelijkwaardig is aan de ingang F, maar waaraan het algebra sche fractionele gedeelte M van de eenheid wordt gelegd en doordat hij in staat is om de algebra sche som F+M te accumuleren en om onderscheiden besturingssignalen S1/3 te verschaffen, elk voor een verschillende gehele getalwaarde van deze som. Omdat de accumulator ACC de term F+M op dezelfde wijze als de waarde F behandelt in de bekende syntheseketen, heeft het gemoduleerde uitgangssignaal, dat aan de uitgang SO van de syntheseketen wordt verschaft, een EMI7.1 frekwentie waarvan de gemiddelde waarde gegeven wordt door f = f2 (N+F+M) (10) Dit betekent dat de draaggolffrekwentie fl = f2 (N+F) door het signaal f2. wordt. Met de hierboven gegeven fractionele waarden van F en M is de gehele getalwaarde van algebra sche som, die in de accumulator ACC geaccumuleerd wordt, begrepen tussen-l and +2. Inderdaad, als bijvoorbeeld : - de vorige geaccumuleerde waarde EMI7.2 519 AI 520 EMI7.3 EMI7.4 dan is de nieuwe geaccumuleerde waarde EMI7.5 EMI7.6 0 535 - als Al =--en F + M =--dan 520 520 EMI7.7 EMI7.8 0 31 - als Al =--en F + M =---dan 520 520 EMI7.9 <Desc/Clms Page number 8> EMI8.1 bi - als Al =--"en M =---dan 520 520 EMI8.2 Opdat de frekwentiesyntheseketen juist zou werken moet hij een deling door N-1, N, N+l en N+2 verwezenlijken als de gehele getalwaarde van de geaccumuleerde algebra sche som respektievelijk gelijk is aan-l, Op l en 2. Volgens een mogelijke oplossing zou de accumulator ACC de keten CRC op zodanige wijze kunnen besturen dat deze : - Ot l of 2 cyclussen van het uitgangssignaal van de VCO wegneemt als de gehele getalwaarde respektievelijk gelijk is aan 0, 1 en 2 ; - 1 cyclus toevoegt als deze gehele getalwaarde gelijk is aan-l. Maar een dergelijke keten CRC moet dan echter in staat zijn niet enkel om een (N+l) of twee (N+2) cyclussen weg te nemen, maar ook om een cyclus (N-l) toe te voegen. Omdat dit niet mogelijk is wordt de delerketen DIV bestuurd door de in het register REG1 opgeslagen waarde N-l in plaats van N. Om dan de hierboven vermelde deling door N-lut N, N+l of N+2 te verwezenlijken dienen een overeenkomstig aantal van 0, l, ? en 3 cyclussen of pulsen te worden verwijderd. Met dit doel worden de besturingsignalen SI, S2 en 53, die door ACC worden voortgebracht om aan te duiden dat de gehele getalwaarde van de geaccumuleerde algebraYsche som gelijk is aan 0, 1 of 2 gebruikt om de cycluswegneemketen CRC zodanig te besturen dat deze een overeenkomstig aantal van 1, 2 of 3 cyclussen of pulsen verwijdert. Algemeen, als de gehele getalwaarde van de in ACC geaccumuleerde som een van de waarden-q tot n kan aannemen dan verwezenlijkt de delerketen DIV een deling door N-q en verschaft de accumulator ACC besturingssignalen die aanduiden dat 1 tot q+n cyclussen uit het VCO <Desc/Clms Page number 9> uitgangssignaal verwijderd moeten worden. Hoewel de principes van de uitvinding hierboven zijn beschreven aan de hand van bepaalde uitvoeringsvormen en wijzigingen daarvan, is het duidelijk dat de beschrijving slechts bij wijze van voorbeeld is gegeven en de uitvinding niet daartoe is beperkt.
Claims (6)
- CONCLUSIES 1. Numerieke modulator welke een numerieke frekwentiesyntheseketen omvat, die een gemoduleerd uitgangssignaal voortbrengt waarvan de uitgangsfrekwentie (f) een functie is van de klokfrekwentie (f2) van een kloksignaal (CLI) en van een numerieke frekwentiewaarde (M) van een modulerend ingangssignaal, met het kenmerk, dat deze numerieke frekwentiesyntheseketen van het type is die een fractionele vermenigvuldiging van deze klokfrekwentie (f2) verwezenlijkt, waarbij deze uitgangsfrekwentie (f) gelijk is aan het produkt van deze klokfrekwentie (f2) en een faktor gelijk aan de som CN+F+M) van een gehele getalwaarde (N) en een term (F+M) gevormd door de som van een eerste fractioneel gedeelte van de eenheid (F) en een tweede fractioneel gedeelte van de eenheid (M) die deze numerieke frekwentiewaarde (M) is.
- 2. Numerieke modulator volgens conclusie 1. met het kenmerk dat dit eerste fractioneel gedeelte (F) en de absolute waarde van dit tweede fractioneel gedeelte (M) elk groter dan of gelijk zijn aan nul en kleiner zijn dan 1.
- 3. Numerieke modulator volgens conclusie 2. met het kenmerk dat dit tweede fractioneel gedeelte (M) een veranderingsbereik heeft dat een gedeelte is van dit van het tweede fractioneel gedeelte (F).
- 4. Numerieke modulator volgens conclusie l, met het kenmerk dat deze numerieke frekwentiesyntheseketen omvat : een accumulator (ACC) die door dit kloksignaal (CLI) wordt <Desc/Clms Page number 11> bestuurd, de geaccumuleerde algebraïsche waarde van deze term (F+M) berekent en minstens een eerste besturingsignaal (S1/3) voortbrengt welke functie is van het geheel gedeelte (0, 1, 2) van deze geaccumuleerde waarde, alsook een fazevergrendelingslus waarvan het voorwaarts pad (PD, S, LF, VCO) door dit kloksignaal (CLI) bestuurd wordt en de cascadeverbinding omvat van minstens een fazedetector (PD) een een bestuurde oscillator (VCO) die dit uitgangssignaal (SO) verschaft en waarvan het terugkoppelpad (CRC, DIV) de cascadeverbinding omvat van minstens een cycluswegneemketen (CRC),die in staat is cyclussen van dit uitgangssignaal weg te nemen, en een delerketen (DIV), waarbij deze cycluswegneemketen (CRC) door dit eerste besturingssignaal (S1/3) bestuurd wordt en deze delerketen (DIV) bestuurd wordt door een tweede besturingssignaal dat een functie (N-l) is van deze gehele getalwaarde (N).
- 5. Numerieke modulator volgens conclusie 4, met het kenmerk dat als deze gehele getalwaarde van deze geaccumuleerde algebraïsche waarde (F+M) begrepen is tussen - q en n verandert, deze accumulator (ACC) een overeenkomstig eerste besturingssignaal (S1/3) opwekt welke deze cycluswegneemketen (CRC) zodanig stuurt dat hij respektievelijk tussen 1 en q+n cyclussen wegneemt, waarbij dit tweede besturingssignaal dan gelijk aan N-q en N deze gehele getalwaarde is.
- 6. Numerieke modulator volgens conclusies 2 en 4, met het kenmerk dat deze accumulator (ACC) eerste (F) en tweede (SI) ingangen voor deze eerste (F) en tweede (M) fractionele gedeelten heeft en voorzien is van een aantal uitgangen (S1/3) die voor onderscheidene waarden van het gehele getalgedeelte van deze geaccumuleerde algebraïsche waarde bekrachtigd worden.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
BE8800516A BE1001969A6 (nl) | 1988-05-06 | 1988-05-06 | Numerieke modulator. |
AU33298/89A AU617455B2 (en) | 1988-05-06 | 1989-04-24 | A digital frequency synthesizer |
AU33297/89A AU616506B2 (en) | 1988-05-06 | 1989-04-24 | Digital modulator |
EP89201120A EP0340870A3 (en) | 1988-05-06 | 1989-05-01 | Digital frequency synthesizer and digital modulator using same |
FI892082A FI892082A (fi) | 1988-05-06 | 1989-05-02 | Digitalisk modulator. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
BE8800516A BE1001969A6 (nl) | 1988-05-06 | 1988-05-06 | Numerieke modulator. |
Publications (1)
Publication Number | Publication Date |
---|---|
BE1001969A6 true BE1001969A6 (nl) | 1990-04-24 |
Family
ID=3883400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
BE8800516A BE1001969A6 (nl) | 1988-05-06 | 1988-05-06 | Numerieke modulator. |
Country Status (3)
Country | Link |
---|---|
AU (1) | AU616506B2 (nl) |
BE (1) | BE1001969A6 (nl) |
FI (1) | FI892082A (nl) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5495505A (en) * | 1990-12-20 | 1996-02-27 | Motorola, Inc. | Increased frequency resolution in a synthesizer |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1560233A (en) * | 1977-02-02 | 1980-01-30 | Marconi Co Ltd | Frequency synthesisers |
FR2511564A1 (fr) * | 1981-08-17 | 1983-02-18 | Thomson Csf | Synthetiseur de frequences a division fractionnaire, utilise pour une modulation angulaire numerique |
GB2173659B (en) * | 1985-02-06 | 1988-06-08 | Plessey Co Plc | Frequency synthesisers |
-
1988
- 1988-05-06 BE BE8800516A patent/BE1001969A6/nl not_active IP Right Cessation
-
1989
- 1989-04-24 AU AU33297/89A patent/AU616506B2/en not_active Ceased
- 1989-05-02 FI FI892082A patent/FI892082A/fi not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
FI892082A0 (fi) | 1989-05-02 |
FI892082A (fi) | 1989-11-07 |
AU616506B2 (en) | 1991-10-31 |
AU3329789A (en) | 1989-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920702570A (ko) | 분수 n 음성 합성 장치와 이를 사용한 무선 전송기 및 음성 신호 합성 방법 | |
AU620110B2 (en) | Frequency synthesizer with spur compensation | |
EP0538903B1 (en) | Frequency synthesis using frequency controlled carrier modulated with PLL feedback signal | |
US6483388B2 (en) | Direct digital frequency synthesizer and a hybrid frequency synthesizer combining a direct digital frequency synthesizer and a phase locked loop | |
US6917317B2 (en) | Signal processing device, signal processing method, delta-sigma modulation type fractional division PLL frequency synthesizer, radio communication device, delta-sigma modulation type D/A converter | |
US4573176A (en) | Fractional frequency divider | |
KR920702571A (ko) | 감소된 나머지 에러를 갖는 래치형 누산기 분수 n 음성 합성 장치 | |
EP0347085A3 (en) | Integrated circuit | |
US6690215B2 (en) | Sigma-delta-based frequency synthesis | |
NL9001360A (nl) | Zender bevattende een elektronische inrichting voor het opwekken van een gemoduleerd draaggolfsignaal. | |
WO1991016759A1 (en) | Fractional-division synthesizer for a voice/data communications system | |
KR920001870A (ko) | 변조 캐리어 신호 수신용 전자 수신기 | |
US3895311A (en) | Direct programmed differential synthesizers | |
EP2009797A1 (en) | Frequency synthesizer, wireless communication system, and semiconductor device | |
US5481230A (en) | Phase modulator having individually placed edges | |
JP4900753B2 (ja) | 周波数シンセサイザおよび低雑音周波数合成方法 | |
AU617455B2 (en) | A digital frequency synthesizer | |
BE1001969A6 (nl) | Numerieke modulator. | |
EP1916768A1 (en) | Device and method for generating a signal with predefined transient at start-up | |
US6700945B2 (en) | Phase lock loop circuit | |
CN210201813U (zh) | 数字调制器以及频率合成器 | |
NL193039C (nl) | Inrichting voor digitale modulatie onder gebruikmaking van samenwerkende pulsoptelling en -aftrekking. | |
EP0948138B1 (en) | Frequency synthesiser | |
JP3344790B2 (ja) | 周波数シンセサイザ | |
KR970055570A (ko) | 혼합형 주파수 합성기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RE20 | Patent expired |
Owner name: BELL TELEPHONE MANUFACTURING CY N.V. Effective date: 19940506 |