JP3344790B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JP3344790B2 JP3344790B2 JP27068493A JP27068493A JP3344790B2 JP 3344790 B2 JP3344790 B2 JP 3344790B2 JP 27068493 A JP27068493 A JP 27068493A JP 27068493 A JP27068493 A JP 27068493A JP 3344790 B2 JP3344790 B2 JP 3344790B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- dds
- switching signal
- output frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、位相比較器，ループフ
ィルタ，該ループフィルタの出力電圧に基づいた出力周
波数を発振する電圧制御発振器，出力周波数とＤＤＳ出
力周波数切り換え信号とに基づいて生成したアドレスで
メモリーをアクセスしてＤＤＳ周波数を出力するＤＤＳ
（Direct Digital Synthesizer）とを備えて所望の出力
周波数を生成するＰＬＬ回路を用いた周波数シンセサイ
ザに関するものである。
ィルタ，該ループフィルタの出力電圧に基づいた出力周
波数を発振する電圧制御発振器，出力周波数とＤＤＳ出
力周波数切り換え信号とに基づいて生成したアドレスで
メモリーをアクセスしてＤＤＳ周波数を出力するＤＤＳ
（Direct Digital Synthesizer）とを備えて所望の出力
周波数を生成するＰＬＬ回路を用いた周波数シンセサイ
ザに関するものである。
【０００２】なお、本明細書においては、ＤＤＳ（Dire
ct Digital Synthesiser）を単にＤＤＳと表記する。
ct Digital Synthesiser）を単にＤＤＳと表記する。
【０００３】
【従来の技術】従来のＤＤＳを用いたＰＬＬ回路として
は、特公平３−３８７７８号公報に開示されている周波
数シンセサイザがある。これは、位相比較器，ループフ
ィルタ，電圧制御発振器，および分周器を用いたＰＬＬ
回路において、電圧制御発振器の出力周波数と外部から
指定されるＤＤＳ出力周波数切り換え信号とに基づいて
生成したアドレス信号で、波形データを記憶させたメモ
リーをアクセスして、得られたデジタルデータをＤ／Ａ
変換器とローパスフィルタを通して所望の周波数として
出力する、いわゆるＤＤＳを、前記分周器に置き代えて
ＰＬＬ回路を構成したものである。即ち、電圧制御発振
器の出力周波数は、分周器の代わりにＤＤＳで低い周波
数に変えられて、前記位相比較器に入力されるのであ
る。
は、特公平３−３８７７８号公報に開示されている周波
数シンセサイザがある。これは、位相比較器，ループフ
ィルタ，電圧制御発振器，および分周器を用いたＰＬＬ
回路において、電圧制御発振器の出力周波数と外部から
指定されるＤＤＳ出力周波数切り換え信号とに基づいて
生成したアドレス信号で、波形データを記憶させたメモ
リーをアクセスして、得られたデジタルデータをＤ／Ａ
変換器とローパスフィルタを通して所望の周波数として
出力する、いわゆるＤＤＳを、前記分周器に置き代えて
ＰＬＬ回路を構成したものである。即ち、電圧制御発振
器の出力周波数は、分周器の代わりにＤＤＳで低い周波
数に変えられて、前記位相比較器に入力されるのであ
る。
【０００４】この周波数シンセサイザによれば、波形デ
ータを記憶させたメモリーをアクセスするアドレス信号
をＤＤＳ出力周波数切り換え信号によって設定すること
により、基準周波数で設定された周波数ピッチ以下の周
波数ピッチの出力が得られるとともに、ＰＬＬ回路のロ
ックアップタイムを高速化できるという効果が得られ
る。
ータを記憶させたメモリーをアクセスするアドレス信号
をＤＤＳ出力周波数切り換え信号によって設定すること
により、基準周波数で設定された周波数ピッチ以下の周
波数ピッチの出力が得られるとともに、ＰＬＬ回路のロ
ックアップタイムを高速化できるという効果が得られ
る。
【０００５】
【発明が解決しようとする課題】ところが、上述したよ
うな従来の周波数シンセサイザにおいては、ＤＤＳをＰ
ＬＬ回路のループの中に入れたために、後述するように
スプリアス成分が発生し、このような不要波成分によっ
て、生成した出力周波数の信号純度が低下するという問
題があった。
うな従来の周波数シンセサイザにおいては、ＤＤＳをＰ
ＬＬ回路のループの中に入れたために、後述するように
スプリアス成分が発生し、このような不要波成分によっ
て、生成した出力周波数の信号純度が低下するという問
題があった。
【０００６】確かに、ＤＤＳのローパスフィルタにおい
ては、カットオフ周波数より高い通過帯域外の周波数成
分は振幅制限をかけることができるが、通過帯域内に存
在する不要波成分は振幅制限をかけることができなかっ
た。特に、所望の周波数に極めて近い周波数の成分や、
所望の周波数より低い周波数のノイズ成分は通過してい
た。
ては、カットオフ周波数より高い通過帯域外の周波数成
分は振幅制限をかけることができるが、通過帯域内に存
在する不要波成分は振幅制限をかけることができなかっ
た。特に、所望の周波数に極めて近い周波数の成分や、
所望の周波数より低い周波数のノイズ成分は通過してい
た。
【０００７】これらの不要波成分を排除するために、特
開平２−１４３７１６号公報に開示されているように出
力周波数に応じてトラッキングする急峻な特性のバンド
パスフィルタを使用しても、近接する不要波成分は充分
には減衰させることができないとともに、回路構成が複
雑になるので、近年の高機能の通信装置には適用困難で
ある。
開平２−１４３７１６号公報に開示されているように出
力周波数に応じてトラッキングする急峻な特性のバンド
パスフィルタを使用しても、近接する不要波成分は充分
には減衰させることができないとともに、回路構成が複
雑になるので、近年の高機能の通信装置には適用困難で
ある。
【０００８】また、不要波成分を低減するためにＤ／Ａ
コンバータの量子化率を増やせば、コストが上昇すると
ともに動作スピードが低下するという問題がある。
コンバータの量子化率を増やせば、コストが上昇すると
ともに動作スピードが低下するという問題がある。
【０００９】以下に、ＤＤＳをＰＬＬ回路のループの中
に入れた時のスプリアス発生の原理を説明する。ＤＤＳ
の波形データを記憶したメモリーアドレスのビット数Ｎ
を４０とし、ＤＤＳ出力周波数切り換え信号をＫとし、
電圧制御発振器から入力される周波数（これは当該ＰＬ
Ｌ回路の出力周波数となる。）をＦout とし、ＤＤＳの
出力周波数をＦdds と、プリスケーラ分周数をＰとする
と、 Ｆdds ＝Ｋ／２40×Ｆout ／Ｐ ・・・・・・・ と表される。
に入れた時のスプリアス発生の原理を説明する。ＤＤＳ
の波形データを記憶したメモリーアドレスのビット数Ｎ
を４０とし、ＤＤＳ出力周波数切り換え信号をＫとし、
電圧制御発振器から入力される周波数（これは当該ＰＬ
Ｌ回路の出力周波数となる。）をＦout とし、ＤＤＳの
出力周波数をＦdds と、プリスケーラ分周数をＰとする
と、 Ｆdds ＝Ｋ／２40×Ｆout ／Ｐ ・・・・・・・ と表される。
【００１０】即ち、 ２40／Ｋ＝Ｆout ／（Ｐ×Ｆdds ） ・・・・・・ 波形データを記憶したメモリーの全アドレス（＝２40）
を上記ＤＤＳ出力周波数切り換え信号Ｋピッチで繰り返
しアクセスして波形データを読み出すとき、Ｋが２40の
約数でないと、一巡目のアクセスでは２40番目のアドレ
スをアクセスできない。即ち、何巡目かのアクセスでは
じめて２40番目のアドレスをアクセスできる。この巡回
数が結果的にＦＭ変調となっている。
を上記ＤＤＳ出力周波数切り換え信号Ｋピッチで繰り返
しアクセスして波形データを読み出すとき、Ｋが２40の
約数でないと、一巡目のアクセスでは２40番目のアドレ
スをアクセスできない。即ち、何巡目かのアクセスでは
じめて２40番目のアドレスをアクセスできる。この巡回
数が結果的にＦＭ変調となっている。
【００１１】例えば、上記式において、Ｆdds ＝４Ｍ
Ｈｚ，Ｐ＝４，Ｆout ＝65ＭＨｚとすると、 ２40／Ｋ＝65／（４×４） ＝65／16 ＝4.0625 となるので、ＤＤＳ出力周波数の１周期に対して同一の
アドレスをたどらないことになる。
Ｈｚ，Ｐ＝４，Ｆout ＝65ＭＨｚとすると、 ２40／Ｋ＝65／（４×４） ＝65／16 ＝4.0625 となるので、ＤＤＳ出力周波数の１周期に対して同一の
アドレスをたどらないことになる。
【００１２】そして、ＤＤＳ出力周波数の１周期（＝25
0 ｎＳ＝１／４ＭＨｚ）に対する繰り返し周波数は、 １／（１／4.0625×250×10 -9 ）＝16.25 （ＭＨｚ） となり、一定周期で同一のアドレスをたどる繰り返し周
波数（＝16ＭＨｚ）との差に、同一のアドレスをたどる
周期（＝１）を掛けた周波数 （16.25×１０ 6 −16×１０ 6 ）×１ ＝0.250×１０ 6 ＝250（ｋＨｚ） だけ、出力周波数から離れたポイントに第１の不要波成
分が発生するのである。
0 ｎＳ＝１／４ＭＨｚ）に対する繰り返し周波数は、 １／（１／4.0625×250×10 -9 ）＝16.25 （ＭＨｚ） となり、一定周期で同一のアドレスをたどる繰り返し周
波数（＝16ＭＨｚ）との差に、同一のアドレスをたどる
周期（＝１）を掛けた周波数 （16.25×１０ 6 −16×１０ 6 ）×１ ＝0.250×１０ 6 ＝250（ｋＨｚ） だけ、出力周波数から離れたポイントに第１の不要波成
分が発生するのである。
【００１３】しかし、使用する周波数帯域幅を20ｋＨｚ
とすると、250 ｋＨｚの不要波成分は出力周波数に影響
を与えない。また、この場合、上述したようにＤＤＳ出
力周波数の１周期に対して同一のアドレスをたどらない
が、4.0625を整数にする回数、即ち、16（＝1/0.0625）
巡目に同じアドレスをたどる。
とすると、250 ｋＨｚの不要波成分は出力周波数に影響
を与えない。また、この場合、上述したようにＤＤＳ出
力周波数の１周期に対して同一のアドレスをたどらない
が、4.0625を整数にする回数、即ち、16（＝1/0.0625）
巡目に同じアドレスをたどる。
【００１４】このときの、同一のアドレスをたどる繰り
返し周波数は、 １／（1/0.0625×250 ）＝250 （ｋＨｚ） となる。この場合、ＤＤＳ出力周波数Ｆdds の16周期毎
に、同一のアドレスをたどるから、この繰り返し周波数
（＝250 ｋＨｚ）に不要波成分が発生する。
返し周波数は、 １／（1/0.0625×250 ）＝250 （ｋＨｚ） となる。この場合、ＤＤＳ出力周波数Ｆdds の16周期毎
に、同一のアドレスをたどるから、この繰り返し周波数
（＝250 ｋＨｚ）に不要波成分が発生する。
【００１５】しかし、これは使用する周波数帯域外であ
るために、出力周波数に影響を与えないとともに、一定
の周期で同一のアドレスをたどる前記第１の不要波成分
と一致して、その差が０であるため、出力周波数に影響
を与えない。また、出力周波数Ｆout ＝65.0005 ＭＨｚ
においては、上記式より、65.0005 ／16＝4.06253125
となり、ＤＤＳ出力周波数の１周期に対して同一のアド
レスをたどらないことになる。
るために、出力周波数に影響を与えないとともに、一定
の周期で同一のアドレスをたどる前記第１の不要波成分
と一致して、その差が０であるため、出力周波数に影響
を与えない。また、出力周波数Ｆout ＝65.0005 ＭＨｚ
においては、上記式より、65.0005 ／16＝4.06253125
となり、ＤＤＳ出力周波数の１周期に対して同一のアド
レスをたどらないことになる。
【００１６】この場合、まず、第１の不要波成分は使用
する周波数帯域外であって影響はない。次に、ＤＤＳ出
力周波数の１周期（＝250 ｎＳ＝１／４ＭＨｚ）に対す
る繰り返し周波数は、 １／（１／06253125×250 ）＝250.125 （ｋＨｚ） となり、16周期で同一のアドレスをたどる繰り返し周波
数（＝250 ｋＨｚ）との差に、同一のアドレスをたどる
周期（＝16）を掛けた周波数 （250.125 −250 ）×16＝２ｋＨｚ だけ、出力周波数から離れたポイント（＝65.002ＭＨ
ｚ）に第２の不要波成分が発生するのである。
する周波数帯域外であって影響はない。次に、ＤＤＳ出
力周波数の１周期（＝250 ｎＳ＝１／４ＭＨｚ）に対す
る繰り返し周波数は、 １／（１／06253125×250 ）＝250.125 （ｋＨｚ） となり、16周期で同一のアドレスをたどる繰り返し周波
数（＝250 ｋＨｚ）との差に、同一のアドレスをたどる
周期（＝16）を掛けた周波数 （250.125 −250 ）×16＝２ｋＨｚ だけ、出力周波数から離れたポイント（＝65.002ＭＨ
ｚ）に第２の不要波成分が発生するのである。
【００１７】これは、使用する周波数帯域内であるの
で、出力周波数に影響を与える。
で、出力周波数に影響を与える。
【００１８】また、出力周波数Ｆout ＝65.000001 ＭＨ
ｚにおいては、65.000001 ／16＝4.062500063 となり、
第１の不要波成分は使用する周波数帯域外となるが、第
２の不要波成分は、250.00025 ｋＨｚとなり、（250.00
025 −250 ）×16＝４Ｈｚのビートとなり、65.000004
ＭＨｚに第２の不要波成分が発生する。これは、20ｋＨ
ｚの周波数帯域内であるので、出力周波数に影響を与え
る。
ｚにおいては、65.000001 ／16＝4.062500063 となり、
第１の不要波成分は使用する周波数帯域外となるが、第
２の不要波成分は、250.00025 ｋＨｚとなり、（250.00
025 −250 ）×16＝４Ｈｚのビートとなり、65.000004
ＭＨｚに第２の不要波成分が発生する。これは、20ｋＨ
ｚの周波数帯域内であるので、出力周波数に影響を与え
る。
【００１９】当然、出力周波数Ｆout ＝64.0005 ＭＨｚ
の場合には第１の不要波成分が使用する周波数帯域内に
入り影響を与える。一般的に、種々の出力周波数の中
で、ＤＤＳ周波数Ｆdds の一定周期毎に同一のアドレス
を繰り返すような条件は希であって、殆どの出力周波数
の場合には同一のアドレスをたどることがない。
の場合には第１の不要波成分が使用する周波数帯域内に
入り影響を与える。一般的に、種々の出力周波数の中
で、ＤＤＳ周波数Ｆdds の一定周期毎に同一のアドレス
を繰り返すような条件は希であって、殆どの出力周波数
の場合には同一のアドレスをたどることがない。
【００２０】また、出力周波数のピッチが細かくするこ
とが要求されるが、前述したように、出力周波数のピッ
チを細かくすればする程、不要波成分は、出力周波数の
近くに発生するようになる。しかも、このような不要波
成分は、使用する周波数帯域内に存在するので、フィル
タ等で除去することはできなかったのである。
とが要求されるが、前述したように、出力周波数のピッ
チを細かくすればする程、不要波成分は、出力周波数の
近くに発生するようになる。しかも、このような不要波
成分は、使用する周波数帯域内に存在するので、フィル
タ等で除去することはできなかったのである。
【００２１】このようにして、65ＭＨｚから，0.5 ｋＨ
ｚ，１ｋＨｚ，1.5 ｋＨｚ，２ｋＨｚ離れた周波数にお
ける状態を、下記の表に示した。 なお、上記表の〔差〕は、〔周期〕の周波数と、一定周
期で同一のアドレスをたどる繰り返し周波数（＝250 ｋ
Ｈｚ）との差であり、上記表の〔スプリアス〕は、その
差に同一のアドレスをたどる周期（＝16）を掛けた周波
数であり、一定周期で同一のアドレスをたどる繰り返し
周波数（＝250 ｋＨｚ）との差の存在によって発生する
ビートである。
ｚ，１ｋＨｚ，1.5 ｋＨｚ，２ｋＨｚ離れた周波数にお
ける状態を、下記の表に示した。 なお、上記表の〔差〕は、〔周期〕の周波数と、一定周
期で同一のアドレスをたどる繰り返し周波数（＝250 ｋ
Ｈｚ）との差であり、上記表の〔スプリアス〕は、その
差に同一のアドレスをたどる周期（＝16）を掛けた周波
数であり、一定周期で同一のアドレスをたどる繰り返し
周波数（＝250 ｋＨｚ）との差の存在によって発生する
ビートである。
【００２２】本発明は、ＤＤＳを用いたＰＬＬ回路によ
って希望周波数発生能力と周波数の高速切り換え能力を
実現するとともに、ＤＤＳを用いることによって発生す
る不要波成分をフィルタの通過帯域外へ追い出して高い
信号純度の出力周波数を得ることのできる周波数シンセ
サイザを提供することを目的として、なされたものであ
る。
って希望周波数発生能力と周波数の高速切り換え能力を
実現するとともに、ＤＤＳを用いることによって発生す
る不要波成分をフィルタの通過帯域外へ追い出して高い
信号純度の出力周波数を得ることのできる周波数シンセ
サイザを提供することを目的として、なされたものであ
る。
【００２３】
【課題を解決するための手段】本発明にかかる周波数シ
ンセサイザにおいては、位相比較器、ループフィルタ、
電圧制御発振器、および、該電圧制御発振器の出力周波
数と後述するＤＤＳ出力周波数切り換え信号とに基づい
て生成したアドレスでメモリーをアクセスしてＤＤＳ周
波数を出力するＤＤＳを備え、前記位相比較器には、前
記ＤＤＳから出力されるＤＤＳ周波数と、後述する基準
周波数出力回路から出力される基準周波数とが入力され
るように構成されたＰＬＬ回路と、与えられた周波数切
り換え指令に応じて、ＤＤＳ周波数のスプリアス成分を
前記ループフィルタの通過領域外に存在せしめるＤＤＳ
出力周波数切り換え信号と基準周波数切り換え信号との
組み合わせを決定して出力する切り換え信号出力回路
と、前記基準周波数切り換え信号に従って異なる周波数
を前記位相比較器への基準周波数として出力する基準周
波数出力回路とを備えるという手段を講じた。
ンセサイザにおいては、位相比較器、ループフィルタ、
電圧制御発振器、および、該電圧制御発振器の出力周波
数と後述するＤＤＳ出力周波数切り換え信号とに基づい
て生成したアドレスでメモリーをアクセスしてＤＤＳ周
波数を出力するＤＤＳを備え、前記位相比較器には、前
記ＤＤＳから出力されるＤＤＳ周波数と、後述する基準
周波数出力回路から出力される基準周波数とが入力され
るように構成されたＰＬＬ回路と、与えられた周波数切
り換え指令に応じて、ＤＤＳ周波数のスプリアス成分を
前記ループフィルタの通過領域外に存在せしめるＤＤＳ
出力周波数切り換え信号と基準周波数切り換え信号との
組み合わせを決定して出力する切り換え信号出力回路
と、前記基準周波数切り換え信号に従って異なる周波数
を前記位相比較器への基準周波数として出力する基準周
波数出力回路とを備えるという手段を講じた。
【００２４】
【作用】本発明は、上記手段を講じたので、まず、切り
換え信号出力回路に、所定の出力周波数を得るための周
波数切り換え指令が外部から与えられると、ＤＤＳ周波
数のスプリアス成分を前記ループフィルタの通過領域か
ら排除せしめるＤＤＳ出力周波数切り換え信号と基準周
波数切り換え信号との組み合わせを決定して出力する。
換え信号出力回路に、所定の出力周波数を得るための周
波数切り換え指令が外部から与えられると、ＤＤＳ周波
数のスプリアス成分を前記ループフィルタの通過領域か
ら排除せしめるＤＤＳ出力周波数切り換え信号と基準周
波数切り換え信号との組み合わせを決定して出力する。
【００２５】基準周波数出力回路は、前記基準周波数切
り換え信号によって決定された基準周波数を出力する。
ＤＤＳは、電圧制御発振器の出力周波数と前記ＤＤＳ出
力周波数切り換え信号とに基づいて生成したアドレスで
メモリーをアクセスしてＤＤＳ周波数を出力する。
り換え信号によって決定された基準周波数を出力する。
ＤＤＳは、電圧制御発振器の出力周波数と前記ＤＤＳ出
力周波数切り換え信号とに基づいて生成したアドレスで
メモリーをアクセスしてＤＤＳ周波数を出力する。
【００２６】そして、前記基準周波数とＤＤＳ周波数と
が位相比較器に入力されて、ＰＬＬ回路はロックする。
前記ＤＤＳにおいて発生した不要波成分は、ループフィ
ルタの通過帯域外に追いやられて、ＤＤＳ周波数とは大
きく離れているので、ループフィルタによって充分に減
衰されるのである。
が位相比較器に入力されて、ＰＬＬ回路はロックする。
前記ＤＤＳにおいて発生した不要波成分は、ループフィ
ルタの通過帯域外に追いやられて、ＤＤＳ周波数とは大
きく離れているので、ループフィルタによって充分に減
衰されるのである。
【００２７】なお、出力周波数によっては、発生する不
要波成分が影響を与えない周波数で発生する場合もある
という点と、どの出力周波数のときに、どの周波数に不
要波成分が発生するかは、従来の技術の説明の項におい
て説明したように、総て把握することができるという点
から、希望する出力周波数別に、ＤＤＳ出力周波数切り
換え信号と基準周波数切り換え信号との組み合わせを予
め得ておくことができる。この組み合わせを前記切り換
え信号出力回路から出力すればよいのである。この組み
合わせは、予め得ておいてもよいが、マイクロコンピュ
ータ等の演算手段によって、その都度算出することも可
能である。
要波成分が影響を与えない周波数で発生する場合もある
という点と、どの出力周波数のときに、どの周波数に不
要波成分が発生するかは、従来の技術の説明の項におい
て説明したように、総て把握することができるという点
から、希望する出力周波数別に、ＤＤＳ出力周波数切り
換え信号と基準周波数切り換え信号との組み合わせを予
め得ておくことができる。この組み合わせを前記切り換
え信号出力回路から出力すればよいのである。この組み
合わせは、予め得ておいてもよいが、マイクロコンピュ
ータ等の演算手段によって、その都度算出することも可
能である。
【００２８】例えば、出力周波数Ｆout ＝65.0005 ＭＨ
ｚにおいては、65.0005 ／16＝4.06253125となり、第１
の不要波成分は使用する周波数帯域外で影響を与えな
い。第２の不要波成分がビートを生じないためには、１
６周期毎に同一のアドレスをたどれば良い。そのとき、
出力周波数はＦout ＝65.0005 ＭＨｚのままで、繰り返
し周波数を250 ｋＨｚになるように、基準周波数Ｆref
（＝ＤＤＳ周波数Ｆdds ）を制御すればよい。
ｚにおいては、65.0005 ／16＝4.06253125となり、第１
の不要波成分は使用する周波数帯域外で影響を与えな
い。第２の不要波成分がビートを生じないためには、１
６周期毎に同一のアドレスをたどれば良い。そのとき、
出力周波数はＦout ＝65.0005 ＭＨｚのままで、繰り返
し周波数を250 ｋＨｚになるように、基準周波数Ｆref
（＝ＤＤＳ周波数Ｆdds ）を制御すればよい。
【００２９】即ち、従来の技術の説明の項における式
において、２40は一定であるので、Ｐも一定とすると、
出力周波数Ｆout はＦref ／Ｋに比例する。（Ｆout ∝
Ｆref ／Ｋ）よって、Ｆref とＫの比が変化しないよう
に両方を同時に変化させれば、希望の出力周波数を得る
ことができる。このとき、基準周波数Ｆref （＝ＤＤＳ
周波数Ｆdds ）が、4.0628125 ＭＨｚとなるようにＤＤ
Ｓ出力周波数切り換え信号Ｋの値を制御すれば、発生す
る不要波成分がビートを生じないので、出力周波数に影
響を与えなくなるのである。
において、２40は一定であるので、Ｐも一定とすると、
出力周波数Ｆout はＦref ／Ｋに比例する。（Ｆout ∝
Ｆref ／Ｋ）よって、Ｆref とＫの比が変化しないよう
に両方を同時に変化させれば、希望の出力周波数を得る
ことができる。このとき、基準周波数Ｆref （＝ＤＤＳ
周波数Ｆdds ）が、4.0628125 ＭＨｚとなるようにＤＤ
Ｓ出力周波数切り換え信号Ｋの値を制御すれば、発生す
る不要波成分がビートを生じないので、出力周波数に影
響を与えなくなるのである。
【００３０】また、この場合に、基準周波数Ｆref （＝
ＤＤＳ周波数Ｆdds ）を少なくとも300 Ｈｚ変更し、3.
9997ＭＨｚとすると、式より、 ２40／Ｋ＝Ｆout ／（Ｐ×Ｆdds ） ＝65.0005 ／（４×3.9997）＝4.062535963 となり、第１の不要波成分は使用する周波数帯域外であ
り影響はない。
ＤＤＳ周波数Ｆdds ）を少なくとも300 Ｈｚ変更し、3.
9997ＭＨｚとすると、式より、 ２40／Ｋ＝Ｆout ／（Ｐ×Ｆdds ） ＝65.0005 ／（４×3.9997）＝4.062535963 となり、第１の不要波成分は使用する周波数帯域外であ
り影響はない。
【００３１】第２の不要波成分（１６周期）に対する繰
り返し周波数は、 １／（１／0.062835963 ×250 ｎＳ）＝251.343 ｋＨｚ となり、 （251.343 −250 ）×16＝21.488ｋＨｚ となり、第２の不要波成分は21.488ｋＨｚに発生する。
り返し周波数は、 １／（１／0.062835963 ×250 ｎＳ）＝251.343 ｋＨｚ となり、 （251.343 −250 ）×16＝21.488ｋＨｚ となり、第２の不要波成分は21.488ｋＨｚに発生する。
【００３２】これは、使用周波数帯域（＝20ｋＨｚ）外
であるので影響は与えない。
であるので影響は与えない。
【００３３】
【実施例】以下に、本発明にかかる周波数シンセサイザ
を、その実施例を示した図面に基づいて詳細に説明す
る。
を、その実施例を示した図面に基づいて詳細に説明す
る。
【００３４】図１において、１は位相比較器、２はルー
プフィルタ、３は電圧制御発振器、４はＤＤＳ、５は基
準周波数出力回路、６は切り換え信号出力回路である。
前記位相比較器１には基準周波数出力回路５からの基準
周波数Ｆref と、ＤＤＳ４からのＤＤＳ周波数Ｆdds と
が入力され、それらの位相差に応じてパルス状の位相差
信号を出力する。
プフィルタ、３は電圧制御発振器、４はＤＤＳ、５は基
準周波数出力回路、６は切り換え信号出力回路である。
前記位相比較器１には基準周波数出力回路５からの基準
周波数Ｆref と、ＤＤＳ４からのＤＤＳ周波数Ｆdds と
が入力され、それらの位相差に応じてパルス状の位相差
信号を出力する。
【００３５】前記ループフィルタ２はパルス状の位相差
信号を積分して前記電圧制御発振器３の制御電圧として
出力する。前記電圧制御発振器３はループフィルタ２か
らの制御電圧に応じた周波数を発振して出力周波数Ｆou
t として出力する。
信号を積分して前記電圧制御発振器３の制御電圧として
出力する。前記電圧制御発振器３はループフィルタ２か
らの制御電圧に応じた周波数を発振して出力周波数Ｆou
t として出力する。
【００３６】前記ＤＤＳ４においては、出力周波数Ｆou
t とＤＤＳ出力周波数切り換え信号Ｋとに基づいたアド
レス信号をアドレス生成回路４１にて生成し、メモリー
４２をアクセスして波形データを得て、Ｄ／Ａコンバー
タ４３でアナログ信号に変換し、ローパスフィルタ４４
でクロック信号に基づく周波数成分等の不要な成分を減
衰させてＤＤＳ周波数Ｆdds として出力する。前記アド
レス生成回路４１は入力された出力周波数Ｆout を分周
比Ｐで分周するプリスケーラを内蔵している。
t とＤＤＳ出力周波数切り換え信号Ｋとに基づいたアド
レス信号をアドレス生成回路４１にて生成し、メモリー
４２をアクセスして波形データを得て、Ｄ／Ａコンバー
タ４３でアナログ信号に変換し、ローパスフィルタ４４
でクロック信号に基づく周波数成分等の不要な成分を減
衰させてＤＤＳ周波数Ｆdds として出力する。前記アド
レス生成回路４１は入力された出力周波数Ｆout を分周
比Ｐで分周するプリスケーラを内蔵している。
【００３７】前記基準周波数出力回路５は、基準発振器
５１と可変分周器５２とから構成されている。前記可変
分周器５２の分周比は前記基準周波数切り換え信号Ｊに
よって指定される。前記周波数切り換え回路６は、外部
から入力される周波数切り換え指令Ｌに応じてＤＤＳ出
力周波数切り換え信号Ｋと基準周波数切り換え信号Ｊを
出力する。
５１と可変分周器５２とから構成されている。前記可変
分周器５２の分周比は前記基準周波数切り換え信号Ｊに
よって指定される。前記周波数切り換え回路６は、外部
から入力される周波数切り換え指令Ｌに応じてＤＤＳ出
力周波数切り換え信号Ｋと基準周波数切り換え信号Ｊを
出力する。
【００３８】周波数切り換え指令と基準周波数切り換え
信号と基準周波数とＤＤＳ周波数切り換え信号とＤＤＳ
周波数と出力周波数との関係は、以下の表に示す通りで
ある。
信号と基準周波数とＤＤＳ周波数切り換え信号とＤＤＳ
周波数と出力周波数との関係は、以下の表に示す通りで
ある。
【００３９】
【００４０】前記メモリー４２は、正弦波の波形をサン
プリングしてデジタル化した波形データを４０ビット
（Ｎ＝４０）のメモリーアドレスに記憶している。前記
アドレス生成回路４１は、出力周波数Ｆout とＤＤＳ出
力周波数切り換え信号Ｋとに基づいて循環するアドレス
信号を生成し、前記メモリー４２をアクセスする。
プリングしてデジタル化した波形データを４０ビット
（Ｎ＝４０）のメモリーアドレスに記憶している。前記
アドレス生成回路４１は、出力周波数Ｆout とＤＤＳ出
力周波数切り換え信号Ｋとに基づいて循環するアドレス
信号を生成し、前記メモリー４２をアクセスする。
【００４１】以下の式に表されるように、ＤＤＳ４
は、出力周波数Ｆout に基づいてＤＤＳ出力周波数切り
換え信号Ｋで設定されたＤＤＳ周波数Ｆdds を出力す
る。 Ｆdds ＝Ｆout ×Ｋ／（２40×Ｐ） ・・・・・・
は、出力周波数Ｆout に基づいてＤＤＳ出力周波数切り
換え信号Ｋで設定されたＤＤＳ周波数Ｆdds を出力す
る。 Ｆdds ＝Ｆout ×Ｋ／（２40×Ｐ） ・・・・・・
【００４２】図１の構成の周波数シンセサイザは、基準
周波数切り換え信号Ｊによって指定される基準周波数Ｆ
ref とＤＤＳ出力周波数切り換え信号Ｋとに基づいて、
以下の式で示される出力周波数Ｆout を出力する。 Ｆout ＝Ｆref ×２40／Ｋ×Ｐ ・・・・・・・
周波数切り換え信号Ｊによって指定される基準周波数Ｆ
ref とＤＤＳ出力周波数切り換え信号Ｋとに基づいて、
以下の式で示される出力周波数Ｆout を出力する。 Ｆout ＝Ｆref ×２40／Ｋ×Ｐ ・・・・・・・
【００４３】式に基づけば、同一の出力周波数Ｆout
を得るための基準周波数Ｆref とＤＤＳ出力周波数切り
換え信号Ｋとの組み合わせは複数存在することになる。
即ち、両者の比Ｆref ／Ｋを一定とするような複数の異
なる組み合わせによって、特定の出力周波数Ｆout を得
ることができるのである。そこで、周波数切り換え指令
Ｌによって決定される各出力周波数Ｆout ごとに、最も
高い信号純度が得られる基準周波数切り換え信号ＪとＤ
ＤＳ出力周波数切り換え信号Ｋとの組み合わせをデータ
テーブルとしてメモリー６１に記憶させておく。
を得るための基準周波数Ｆref とＤＤＳ出力周波数切り
換え信号Ｋとの組み合わせは複数存在することになる。
即ち、両者の比Ｆref ／Ｋを一定とするような複数の異
なる組み合わせによって、特定の出力周波数Ｆout を得
ることができるのである。そこで、周波数切り換え指令
Ｌによって決定される各出力周波数Ｆout ごとに、最も
高い信号純度が得られる基準周波数切り換え信号ＪとＤ
ＤＳ出力周波数切り換え信号Ｋとの組み合わせをデータ
テーブルとしてメモリー６１に記憶させておく。
【００４４】最も高い信号純度が得られる基準周波数Ｆ
ref とＤＤＳ出力周波数切り換え信号Ｋとの組み合わせ
とは、不要波成分が、ＤＤＳ周波数とは大きく異なる周
波数となって、ローパスフィルタの通過帯域内には存在
しないような組み合わせである。上記メモリー６１に記
憶されているデータテーブルは、下記に示すように、周
波数切り換え指令Ｌと基準周波数切り換え信号ＪとＤＤ
Ｓ出力周波数切り換え信号Ｋとを対応させて構成されて
いる。
ref とＤＤＳ出力周波数切り換え信号Ｋとの組み合わせ
とは、不要波成分が、ＤＤＳ周波数とは大きく異なる周
波数となって、ローパスフィルタの通過帯域内には存在
しないような組み合わせである。上記メモリー６１に記
憶されているデータテーブルは、下記に示すように、周
波数切り換え指令Ｌと基準周波数切り換え信号ＪとＤＤ
Ｓ出力周波数切り換え信号Ｋとを対応させて構成されて
いる。
【００４５】
【００４６】以上の構成の周波数シンセサイザにおい
て、所望の出力周波数Ｆout （１）を得たいときには、
外部から周波数切り換え指令Ｌ（１）が入力されるの
で、周波数切り換え回路６においては、前記メモリー６
１のデータテーブルを参照して、基準周波数切り換え信
号Ｊ（１）とＤＤＳ出力周波数切り換え信号Ｋ（１）と
を得て、それを基準周波数出力回路５とＤＤＳ４に出力
する。
て、所望の出力周波数Ｆout （１）を得たいときには、
外部から周波数切り換え指令Ｌ（１）が入力されるの
で、周波数切り換え回路６においては、前記メモリー６
１のデータテーブルを参照して、基準周波数切り換え信
号Ｊ（１）とＤＤＳ出力周波数切り換え信号Ｋ（１）と
を得て、それを基準周波数出力回路５とＤＤＳ４に出力
する。
【００４７】従って、基準周波数出力回路５からは基準
周波数Ｆref （１）が出力され、ＤＤＳ４からはＦdds
（１）が出力されて、ＰＬＬ回路はロックする。このと
きの不要波成分は、ローパスフィルタの通過帯域内に存
在しないので、高い信号純度が得られる。
周波数Ｆref （１）が出力され、ＤＤＳ４からはＦdds
（１）が出力されて、ＰＬＬ回路はロックする。このと
きの不要波成分は、ローパスフィルタの通過帯域内に存
在しないので、高い信号純度が得られる。
【００４８】出力周波数Ｆout を別の出力周波数Ｆout
（２）に変えるには、前記メモリー６１のデータテーブ
ルを参照して、基準周波数切り換え信号Ｊ（２）とＤＤ
Ｓ出力周波数切り換え信号Ｋ（２）とを得て、それを基
準周波数出力回路５とＤＤＳ４に出力すると、基準周波
数出力回路５からは基準周波数Ｆref （２）が出力さ
れ、ＤＤＳ４からはＦdds （２）が出力されて、ＰＬＬ
回路はロックする。
（２）に変えるには、前記メモリー６１のデータテーブ
ルを参照して、基準周波数切り換え信号Ｊ（２）とＤＤ
Ｓ出力周波数切り換え信号Ｋ（２）とを得て、それを基
準周波数出力回路５とＤＤＳ４に出力すると、基準周波
数出力回路５からは基準周波数Ｆref （２）が出力さ
れ、ＤＤＳ４からはＦdds （２）が出力されて、ＰＬＬ
回路はロックする。
【００４９】このようにして、所望の出力周波数Ｆout
（１），Ｆout （２），・・・Ｆout （ｎ）が得られ、
出力周波数Ｆout の信号純度は高いものが得られ、無線
通信機に用いると高いＣ／Ｎ比が得られるのである。
（１），Ｆout （２），・・・Ｆout （ｎ）が得られ、
出力周波数Ｆout の信号純度は高いものが得られ、無線
通信機に用いると高いＣ／Ｎ比が得られるのである。
【００５０】なお、前記切り換え信号出力回路は、同一
のアドレスをたどらない特定の出力周波数についての
み、ＤＤＳ周波数のスプリアス成分が前記ループフィル
タの通過領域外に存在するようなＤＤＳ出力周波数切り
換え信号と基準周波数切り換え信号との組み合わせを、
予め求めて記憶しておき、周波数切り換え指令によって
指定された出力周波数が該当する場合には、記憶した組
み合わせを出力するようにしてもよい。
のアドレスをたどらない特定の出力周波数についての
み、ＤＤＳ周波数のスプリアス成分が前記ループフィル
タの通過領域外に存在するようなＤＤＳ出力周波数切り
換え信号と基準周波数切り換え信号との組み合わせを、
予め求めて記憶しておき、周波数切り換え指令によって
指定された出力周波数が該当する場合には、記憶した組
み合わせを出力するようにしてもよい。
【００５１】なお、ＤＤＳ周波数のスプリアス成分を前
記ループフィルタの通過領域外に存在させるためには、
ＤＤＳのメモリーをアクセスするアドレスデータが一定
の周期で同一のアドレスをたどるように制御してもよ
く、または、スプリアス成分の周波数が前記通過帯域外
に存在するように制御してもよいのである。また、前記
切り換え信号出力回路のデータテーブルに代えて、周波
数切り換え指令が入力される都度、その出力周波数ごと
にマイクロコンピュータによって算出するようにしても
よい。
記ループフィルタの通過領域外に存在させるためには、
ＤＤＳのメモリーをアクセスするアドレスデータが一定
の周期で同一のアドレスをたどるように制御してもよ
く、または、スプリアス成分の周波数が前記通過帯域外
に存在するように制御してもよいのである。また、前記
切り換え信号出力回路のデータテーブルに代えて、周波
数切り換え指令が入力される都度、その出力周波数ごと
にマイクロコンピュータによって算出するようにしても
よい。
【００５２】なお、基準周波数出力回路の構成は、図１
の構成に限定されるものではない。基準発振器の出力を
分周もしくは逓倍して異なる周波数を得てもよい。ま
た、図２に示したように、異なる周波数を出力する複数
の基準発振器51A,51B,51C ・・・を備え、選択回路52A
によって選択して基準周波数として出力するように構成
してもよい。
の構成に限定されるものではない。基準発振器の出力を
分周もしくは逓倍して異なる周波数を得てもよい。ま
た、図２に示したように、異なる周波数を出力する複数
の基準発振器51A,51B,51C ・・・を備え、選択回路52A
によって選択して基準周波数として出力するように構成
してもよい。
【００５３】また、図３に示したように、一つの基準発
振器53に分周器54Ａ，54Ｂ，54Ｃ，・・・を多段接続
し、選択回路55によって選択して基準周波数として出力
するように構成してもよい。これらの基準発振器は、水
晶発振器等の安定度の高い発振器であればよい。
振器53に分周器54Ａ，54Ｂ，54Ｃ，・・・を多段接続
し、選択回路55によって選択して基準周波数として出力
するように構成してもよい。これらの基準発振器は、水
晶発振器等の安定度の高い発振器であればよい。
【００５４】
【発明の効果】このようにして、本発明の周波数シンセ
サイザによれば、出力すべき各出力周波数ごとに、最適
な基準周波数切り換え信号とＤＤＳ出力周波数切り換え
信号との組み合わせを決定しておく。この最適な基準周
波数切り換え信号とＤＤＳ出力周波数切り換え信号との
組み合わせとは、不要波成分が、ＤＤＳ周波数とは大き
く異なる周波数であって、ローパスフィルタの通過帯域
内に存在しない条件を満たす信号の組み合わせである。
サイザによれば、出力すべき各出力周波数ごとに、最適
な基準周波数切り換え信号とＤＤＳ出力周波数切り換え
信号との組み合わせを決定しておく。この最適な基準周
波数切り換え信号とＤＤＳ出力周波数切り換え信号との
組み合わせとは、不要波成分が、ＤＤＳ周波数とは大き
く異なる周波数であって、ローパスフィルタの通過帯域
内に存在しない条件を満たす信号の組み合わせである。
【００５５】そして、所望の出力周波数を得たいときに
は、その出力周波数を得るための最適な基準周波数切り
換え信号とＤＤＳ出力周波数切り換え信号との組み合わ
せを得て、それを基準周波数出力回路とＤＤＳに出力す
るので、不要波成分はローパスフィルタによって減衰さ
れる。よって、出力周波数の信号純度は優れたものとな
るのである。
は、その出力周波数を得るための最適な基準周波数切り
換え信号とＤＤＳ出力周波数切り換え信号との組み合わ
せを得て、それを基準周波数出力回路とＤＤＳに出力す
るので、不要波成分はローパスフィルタによって減衰さ
れる。よって、出力周波数の信号純度は優れたものとな
るのである。
【００５６】このようにして、本発明によれば、ＤＤＳ
を用いたＰＬＬ回路によって希望周波数発生能力と周波
数の高速切り換え能力を実現するとともに、不要波成分
をフィルタの通過帯域外へ追い出して高い信号純度の出
力周波数を得ることのできるという優れた特性の周波数
シンセサイザを提供することができるのである。
を用いたＰＬＬ回路によって希望周波数発生能力と周波
数の高速切り換え能力を実現するとともに、不要波成分
をフィルタの通過帯域外へ追い出して高い信号純度の出
力周波数を得ることのできるという優れた特性の周波数
シンセサイザを提供することができるのである。
【図１】本発明にかかる周波数シンセサイザの実施例の
構成図である。
構成図である。
【図２】別実施例の基準周波数出力回路の構成図であ
る。
る。
【図３】別実施例の基準周波数出力回路の構成図であ
る。
る。
１ 位相比較器 ２ ループフィルタ ３ 電圧制御発振器 ４ ＤＤＳ ５ 基準周波数出力回路 ６ 切り換え信号出力回路 Ｆref 基準周波数 Ｆdds ＤＤＳ周波数 Ｆout 出力周波数 Ｌ 周波数切り換え指令 Ｋ ＤＤＳ出力周波数切り換え信号 Ｊ 基準周波数切り換え信号
Claims (1)
- 【請求項１】位相比較器、ループフィルタ、電圧制御発
振器、および、該電圧制御発振器の出力周波数と後述す
るＤＤＳ出力周波数切り換え信号とに基づいて生成した
アドレスでメモリーをアクセスしてＤＤＳ周波数を出力
するＤＤＳ（Direct DigitalSynthesizer）を備え、前
記位相比較器には、前記ＤＤＳから出力されるＤＤＳ周
波数と、後述する基準周波数出力回路から出力される基
準周波数とが入力されるように構成されたＰＬＬ回路
と、 与えられた周波数切り換え指令に応じて、ＤＤＳ周波数
のスプリアス成分を前記ループフィルタの通過領域外に
存在せしめるＤＤＳ出力周波数切り換え信号と基準周波
数切り換え信号との組み合わせを決定して出力する切り
換え信号出力回路と、 前記基準周波数切り換え信号に従って異なる周波数を前
記位相比較器への基準周波数として出力する基準周波数
出力回路とを備えたことを特徴とする周波数シンセサイ
ザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27068493A JP3344790B2 (ja) | 1993-10-28 | 1993-10-28 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27068493A JP3344790B2 (ja) | 1993-10-28 | 1993-10-28 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07131343A JPH07131343A (ja) | 1995-05-19 |
| JP3344790B2 true JP3344790B2 (ja) | 2002-11-18 |
Family
ID=17489513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27068493A Expired - Fee Related JP3344790B2 (ja) | 1993-10-28 | 1993-10-28 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3344790B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19619408C2 (de) * | 1996-05-14 | 2002-06-27 | Plath Naut Elektron Tech | Frequenzsyntheseschaltung mit verkürzten Umschaltzeiten |
| DE19954696A1 (de) * | 1999-11-13 | 2001-05-17 | Philips Corp Intellectual Pty | Telekommunikationsgerät mit einer Taktgenerierungseinheit |
| JP4520061B2 (ja) | 2001-03-08 | 2010-08-04 | 富士通オプティカルコンポーネンツ株式会社 | ルビジウム原子発振器 |
| JP2007221689A (ja) * | 2006-02-20 | 2007-08-30 | Yagi Antenna Co Ltd | 広帯域高周波発振回路 |
| JP2009100131A (ja) * | 2007-10-15 | 2009-05-07 | Yokogawa Electric Corp | 任意波形発生装置 |
| US8121569B2 (en) * | 2008-09-30 | 2012-02-21 | Intel Corporation | Frequency generation techniques |
| JP4850959B2 (ja) * | 2009-06-12 | 2012-01-11 | 日本電波工業株式会社 | Ｐｌｌ回路 |
| JP4933635B2 (ja) | 2010-02-19 | 2012-05-16 | 日本電波工業株式会社 | Ｐｌｌ回路 |
| JP5624571B2 (ja) * | 2012-02-22 | 2014-11-12 | アンリツ株式会社 | 移動体通信機器試験用信号発生装置およびその周波数制御方法 |
-
1993
- 1993-10-28 JP JP27068493A patent/JP3344790B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07131343A (ja) | 1995-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2650492B2 (ja) | 変調スプリアス補償を有する分数ｎシンセサイザ | |
| KR0138484B1 (ko) | 고속 록업과 고안정 발진을 얻을 수 있는 pll 주파수 합성기 및 pll 주파수 합성방법 | |
| JP3388527B2 (ja) | 分数ｎ分周器およびこれを用いた分数ｎ周波数シンセサイザ | |
| JP3082860B2 (ja) | 音声／データ通信システム用分数分周合成器 | |
| EP0538903B1 (en) | Frequency synthesis using frequency controlled carrier modulated with PLL feedback signal | |
| US7015733B2 (en) | Spread-spectrum clock generator using processing in the bitstream domain | |
| US5831481A (en) | Phase lock loop circuit having a broad loop band and small step frequency | |
| JP3344790B2 (ja) | 周波数シンセサイザ | |
| US5731743A (en) | Frequency synthesizer having phase error feedback for waveform selection | |
| KR960036338A (ko) | 가변 분주비를 설정하는 장치 및 방법과 이를 활용한 장치 | |
| JPH0923158A (ja) | 周波数シンセサイザ | |
| US5673007A (en) | Frequency synthesizer having PLL receiving filtered output of DDS | |
| JP2004236141A (ja) | 位相同期ループ回路及び雑音成分除去方法 | |
| JP2000332539A (ja) | 周波数シンセサイザ | |
| JP2877185B2 (ja) | クロック発生器 | |
| JP2001237700A (ja) | 位相同期ループ回路 | |
| JPH0548453A (ja) | 周波数シンセサイザ | |
| JP2002280897A (ja) | フルディジタルｐｌｌ回路 | |
| RU2273952C2 (ru) | Синтезатор частоты | |
| JPH07170180A (ja) | Ｄｄｓ回路およびそれを用いた周波数シンセサイザ | |
| JP3019434B2 (ja) | 周波数シンセサイザ | |
| JP2556032B2 (ja) | バイナリ−トランスバ−サルフイルタ | |
| JPS6333739B2 (ja) | ||
| JPH06209216A (ja) | 信号発生装置 | |
| JPH11330962A (ja) | Ｐｌｌシンセサイザ発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100830 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110830 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110830 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110830 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120830 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120830 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120830 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130830 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130830 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |