JPH07131343A - 周波数シンセサイザ - Google Patents

周波数シンセサイザ

Info

Publication number
JPH07131343A
JPH07131343A JP5270684A JP27068493A JPH07131343A JP H07131343 A JPH07131343 A JP H07131343A JP 5270684 A JP5270684 A JP 5270684A JP 27068493 A JP27068493 A JP 27068493A JP H07131343 A JPH07131343 A JP H07131343A
Authority
JP
Japan
Prior art keywords
frequency
output
dds
switching signal
frequency switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5270684A
Other languages
English (en)
Other versions
JP3344790B2 (ja
Inventor
Shigeru Kato
茂 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Icom Inc
Original Assignee
Icom Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Icom Inc filed Critical Icom Inc
Priority to JP27068493A priority Critical patent/JP3344790B2/ja
Publication of JPH07131343A publication Critical patent/JPH07131343A/ja
Application granted granted Critical
Publication of JP3344790B2 publication Critical patent/JP3344790B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【目的】 DDSを用いたPLL回路によって希望周波
数発生能力と周波数の高速切り換え能力を実現するとと
もに、不要波成分をフィルタの通過帯域外へ追い出して
高い信号純度の出力周波数を得ること。 【構成】 切り換え信号出力回路6のメモリー61に
は、周波数切り換え指令Lによって決定される各出力周
波数Fout ごとに、最も高い信号純度が得られる基準周
波数切り換え信号JとDDS出力周波数切り換え信号K
との組み合わせがデータテーブルとして記憶されてい
る。これらの切り換え信号J,Kに基づいて基準周波数
Fref とDDS周波数Fdds とが出力されて、出力周波
数Fout でPLL回路がロックしたときには、DDSに
おいて発生する不要波成分は、ループフィルタの通過帯
域外に追いやられているので、ループフィルタによって
減衰される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、位相比較器,ループフ
ィルタ,該ループフィルタの出力電圧に基づいた出力周
波数を発振する電圧制御発振器,出力周波数とDDS出
力周波数切り換え信号とに基づいて生成したアドレスで
メモリーをアクセスしてDDS周波数を出力するDDS
(Direct Digital Synthesizer)とを備えて所望の出力
周波数を生成するPLL回路を用いた周波数シンセサイ
ザに関するものである。
【0002】なお、本明細書においては、DDS(Dire
ct Digital Synthesiser)を単にDDSと表記する。
【0003】
【従来の技術】従来のDDSを用いたPLL回路として
は、特公平3−38778号公報に開示されている周波
数シンセサイザがある。これは、位相比較器,ループフ
ィルタ,電圧制御発振器,および分周器を用いたPLL
回路において、電圧制御発振器の出力周波数と外部から
指定されるDDS出力周波数切り換え信号とに基づいて
生成したアドレス信号で、波形データを記憶させたメモ
リーをアクセスして、得られたデジタルデータをD/A
変換器とローパスフィルタを通して所望の周波数として
出力する、いわゆるDDSを、前記分周器に置き代えて
PLL回路を構成したものである。即ち、電圧制御発振
器の出力周波数は、分周器の代わりにDDSで低い周波
数に変えられて、前記位相比較器に入力されるのであ
る。
【0004】この周波数シンセサイザによれば、波形デ
ータを記憶させたメモリーをアクセスするアドレス信号
をDDS出力周波数切り換え信号によって設定すること
により、基準周波数で設定された周波数ピッチ以下の周
波数ピッチの出力が得られるとともに、PLL回路のロ
ックアップタイムを高速化できるという効果が得られ
る。
【0005】
【発明が解決しようとする課題】ところが、上述したよ
うな従来の周波数シンセサイザにおいては、DDSをP
LL回路のループの中に入れたために、後述するように
スプリアス成分が発生し、このような不要波成分によっ
て、生成した出力周波数の信号純度が低下するという問
題があった。
【0006】確かに、DDSのローパスフィルタにおい
ては、カットオフ周波数より高い通過帯域外の周波数成
分は振幅制限をかけることができるが、通過帯域内に存
在する不要波成分は振幅制限をかけることができなかっ
た。特に、所望の周波数に極めて近い周波数の成分や、
所望の周波数より低い周波数のノイズ成分は通過してい
た。
【0007】これらの不要波成分を排除するために、特
開平2−143716号公報に開示されているように出
力周波数に応じてトラッキングする急峻な特性のバンド
パスフィルタを使用しても、近接する不要波成分は充分
には減衰させることができないとともに、回路構成が複
雑になるので、近年の高機能の通信装置には適用困難で
ある。
【0008】また、不要波成分を低減するためにD/A
コンバータの量子化率を増やせば、コストが上昇すると
ともに動作スピードが低下するという問題がある。
【0009】以下に、DDSをPLL回路のループの中
に入れた時のスプリアス発生の原理を説明する。DDS
の波形データを記憶したメモリーアドレスのビット数N
を40とし、DDS出力周波数切り換え信号をKとし、
電圧制御発振器から入力される周波数(これは当該PL
L回路の出力周波数となる。)をFout とし、DDSの
出力周波数をFdds と、プリスケーラ分周数をPとする
と、 Fdds =K/240×Fout /P ・・・・・・・ と表される。
【0010】即ち、 240/K=Fout /(P×Fdds ) ・・・・・・ 波形データを記憶したメモリーの全アドレス(=240
を上記DDS出力周波数切り換え信号Kピッチで繰り返
しアクセスして波形データを読み出すとき、Kが240
約数でないと、一巡目のアクセスでは240番目のアドレ
スをアクセスできない。即ち、何巡目かのアクセスでは
じめて240番目のアドレスをアクセスできる。この巡回
数が結果的にFM変調となっている。
【0011】例えば、上記式において、Fdds =4M
Hz,P=4,Fout =65MHzとすると、 240/K=65/(4×4) =65/16 =4.0625 となるので、DDS出力周波数の1周期に対して同一の
アドレスをたどらないことになる。
【0012】そして、DDS出力周波数の1周期(=25
0 nS=1/4MHz)に対する繰り返し周波数は、 1/(1/4.0625×250 )=16.25 (MHz) となり、一定周期で同一のアドレスをたどる繰り返し周
波数(=16MHz)との差に、同一のアドレスをたどる
周期(=1)を掛けた周波数 (16.25 −16)×1=250 kHz だけ、出力周波数から離れたポイントに第1の不要波成
分が発生するのである。
【0013】しかし、使用する周波数帯域幅を20kHz
とすると、250 kHzの不要波成分は出力周波数に影響
を与えない。また、この場合、上述したようにDDS出
力周波数の1周期に対して同一のアドレスをたどらない
が、4.0625を整数にする回数、即ち、16(=1/0.0625)
巡目に同じアドレスをたどる。
【0014】このときの、同一のアドレスをたどる繰り
返し周波数は、 1/(1/0.0625×250 )=250 (kHz) となる。この場合、DDS出力周波数Fdds の16周期毎
に、同一のアドレスをたどるから、この繰り返し周波数
(=250 kHz)に不要波成分が発生する。
【0015】しかし、これは使用する周波数帯域外であ
るために、出力周波数に影響を与えないとともに、一定
の周期で同一のアドレスをたどる前記第1の不要波成分
と一致して、その差が0であるため、出力周波数に影響
を与えない。また、出力周波数Fout =65.0005 MHz
においては、上記式より、65.0005 /16=4.06253125
となり、DDS出力周波数の1周期に対して同一のアド
レスをたどらないことになる。
【0016】この場合、まず、第1の不要波成分は使用
する周波数帯域外であって影響はない。次に、DDS出
力周波数の1周期(=250 nS=1/4MHz)に対す
る繰り返し周波数は、 1/(1/06253125×250 )=250.125 (kHz) となり、16周期で同一のアドレスをたどる繰り返し周波
数(=250 kHz)との差に、同一のアドレスをたどる
周期(=16)を掛けた周波数 (250.125 −250 )×16=2kHz だけ、出力周波数から離れたポイント(=65.002MH
z)に第2の不要波成分が発生するのである。
【0017】これは、使用する周波数帯域内であるの
で、出力周波数に影響を与える。
【0018】また、出力周波数Fout =65.000001 MH
zにおいては、65.000001 /16=4.062500063 となり、
第1の不要波成分は使用する周波数帯域外となるが、第
2の不要波成分は、250.00025 kHzとなり、(250.00
025 −250 )×16=4Hzのビートとなり、65.000004
MHzに第2の不要波成分が発生する。これは、20kH
zの周波数帯域内であるので、出力周波数に影響を与え
る。
【0019】当然、出力周波数Fout =64.0005 MHz
の場合には第1の不要波成分が使用する周波数帯域内に
入り影響を与える。一般的に、種々の出力周波数の中
で、DDS周波数Fdds の一定周期毎に同一のアドレス
を繰り返すような条件は希であって、殆どの出力周波数
の場合には同一のアドレスをたどることがない。
【0020】また、出力周波数のピッチが細かくするこ
とが要求されるが、前述したように、出力周波数のピッ
チを細かくすればする程、不要波成分は、出力周波数の
近くに発生するようになる。しかも、このような不要波
成分は、使用する周波数帯域内に存在するので、フィル
タ等で除去することはできなかったのである。
【0021】このようにして、65MHzから,0.5 kH
z,1kHz,1.5 kHz,2kHz離れた周波数にお
ける状態を、下記の表に示した。 なお、上記表の〔差〕は、〔周期〕の周波数と、一定周
期で同一のアドレスをたどる繰り返し周波数(=250 k
Hz)との差であり、上記表の〔スプリアス〕は、その
差に同一のアドレスをたどる周期(=16)を掛けた周波
数であり、一定周期で同一のアドレスをたどる繰り返し
周波数(=250 kHz)との差の存在によって発生する
ビートである。
【0022】本発明は、DDSを用いたPLL回路によ
って希望周波数発生能力と周波数の高速切り換え能力を
実現するとともに、DDSを用いることによって発生す
る不要波成分をフィルタの通過帯域外へ追い出して高い
信号純度の出力周波数を得ることのできる周波数シンセ
サイザを提供することを目的として、なされたものであ
る。
【0023】
【課題を解決するための手段】本発明にかかる周波数シ
ンセサイザにおいては、位相比較器、ループフィルタ、
電圧制御発振器、および、該電圧制御発振器の出力周波
数と後述するDDS出力周波数切り換え信号とに基づい
て生成したアドレスでメモリーをアクセスしてDDS周
波数を出力するDDSを備えたPLL回路と、与えられ
た周波数切り換え指令に応じて、DDS周波数のスプリ
アス成分を前記ループフィルタの通過領域外に存在せし
めるDDS出力周波数切り換え信号と基準周波数切り換
え信号との組み合わせを決定して出力する切り換え信号
出力回路と、前記基準周波数切り換え信号に従って異な
る周波数を前記位相比較器への基準周波数として出力す
る基準周波数出力回路とを備えるという手段を講じた。
【0024】
【作用】本発明は、上記手段を講じたので、まず、切り
換え信号出力回路に、所定の出力周波数を得るための周
波数切り換え指令が外部から与えられると、DDS周波
数のスプリアス成分を前記ループフィルタの通過領域か
ら排除せしめるDDS出力周波数切り換え信号と基準周
波数切り換え信号との組み合わせを決定して出力する。
【0025】基準周波数出力回路は、前記基準周波数切
り換え信号によって決定された基準周波数を出力する。
DDSは、電圧制御発振器の出力周波数と前記DDS出
力周波数切り換え信号とに基づいて生成したアドレスで
メモリーをアクセスしてDDS周波数を出力する。
【0026】そして、前記基準周波数とDDS周波数と
が位相比較器に入力されて、PLL回路はロックする。
前記DDSにおいて発生した不要波成分は、ループフィ
ルタの通過帯域外に追いやられて、DDS周波数とは大
きく離れているので、ループフィルタによって充分に減
衰されるのである。
【0027】なお、出力周波数によっては、発生する不
要波成分が影響を与えない周波数で発生する場合もある
という点と、どの出力周波数のときに、どの周波数に不
要波成分が発生するかは、従来の技術の説明の項におい
て説明したように、総て把握することができるという点
から、希望する出力周波数別に、DDS出力周波数切り
換え信号と基準周波数切り換え信号との組み合わせを予
め得ておくことができる。この組み合わせを前記切り換
え信号出力回路から出力すればよいのである。この組み
合わせは、予め得ておいてもよいが、マイクロコンピュ
ータ等の演算手段によって、その都度算出することも可
能である。
【0028】例えば、出力周波数Fout =65.0005 MH
zにおいては、65.0005 /16=4.06253125となり、第1
の不要波成分は使用する周波数帯域外で影響を与えな
い。第2の不要波成分がビートを生じないためには、1
6周期毎に同一のアドレスをたどれば良い。そのとき、
出力周波数はFout =65.0005 MHzのままで、繰り返
し周波数を250 kHzになるように、基準周波数Fref
(=DDS周波数Fdds )を制御すればよい。
【0029】即ち、従来の技術の説明の項における式
において、240は一定であるので、Pも一定とすると、
出力周波数Fout はFref /Kに比例する。(Fout ∝
Fref /K)よって、Fref とKの比が変化しないよう
に両方を同時に変化させれば、希望の出力周波数を得る
ことができる。このとき、基準周波数Fref (=DDS
周波数Fdds )が、4.0628125 MHzとなるようにDD
S出力周波数切り換え信号Kの値を制御すれば、発生す
る不要波成分がビートを生じないので、出力周波数に影
響を与えなくなるのである。
【0030】また、この場合に、基準周波数Fref (=
DDS周波数Fdds )を少なくとも300 Hz変更し、3.
9997MHzとすると、式より、 240/K=Fout /(P×Fdds ) =65.0005 /(4×3.9997)=4.062535963 となり、第1の不要波成分は使用する周波数帯域外であ
り影響はない。
【0031】第2の不要波成分(16周期)に対する繰
り返し周波数は、 1/(1/0.062835963 ×250 nS)=251.343 kHz となり、 (251.343 −250 )×16=21.488kHz となり、第2の不要波成分は21.488kHzに発生する。
【0032】これは、使用周波数帯域(=20kHz)外
であるので影響は与えない。
【0033】
【実施例】以下に、本発明にかかる周波数シンセサイザ
を、その実施例を示した図面に基づいて詳細に説明す
る。
【0034】図1において、1は位相比較器、2はルー
プフィルタ、3は電圧制御発振器、4はDDS、5は基
準周波数出力回路、6は切り換え信号出力回路である。
前記位相比較器1には基準周波数出力回路5からの基準
周波数Fref と、DDS4からのDDS周波数Fdds と
が入力され、それらの位相差に応じてパルス状の位相差
信号を出力する。
【0035】前記ループフィルタ2はパルス状の位相差
信号を積分して前記電圧制御発振器3の制御電圧として
出力する。前記電圧制御発振器3はループフィルタ2か
らの制御電圧に応じた周波数を発振して出力周波数Fou
t として出力する。
【0036】前記DDS4においては、出力周波数Fou
t とDDS出力周波数切り換え信号Kとに基づいたアド
レス信号をアドレス生成回路41にて生成し、メモリー
42をアクセスして波形データを得て、D/Aコンバー
タ43でアナログ信号に変換し、ローパスフィルタ44
でクロック信号に基づく周波数成分等の不要な成分を減
衰させてDDS周波数Fdds として出力する。前記アド
レス生成回路41は入力された出力周波数Fout を分周
比Pで分周するプリスケーラを内蔵している。
【0037】前記基準周波数出力回路5は、基準発振器
51と可変分周器52とから構成されている。前記可変
分周器52の分周比は前記基準周波数切り換え信号Jに
よって指定される。前記周波数切り換え回路6は、外部
から入力される周波数切り換え指令Lに応じてDDS出
力周波数切り換え信号Kと基準周波数切り換え信号Jを
出力する。
【0038】周波数切り換え指令と基準周波数切り換え
信号と基準周波数とDDS周波数切り換え信号とDDS
周波数と出力周波数との関係は、以下の表に示す通りで
ある。
【0039】
【0040】前記メモリー42は、正弦波の波形をサン
プリングしてデジタル化した波形データを40ビット
(N=40)のメモリーアドレスに記憶している。前記
アドレス生成回路41は、出力周波数Fout とDDS出
力周波数切り換え信号Kとに基づいて循環するアドレス
信号を生成し、前記メモリー42をアクセスする。
【0041】以下の式に表されるように、DDS4
は、出力周波数Fout に基づいてDDS出力周波数切り
換え信号Kで設定されたDDS周波数Fdds を出力す
る。 Fdds =Fout ×K/(240×P) ・・・・・・
【0042】図1の構成の周波数シンセサイザは、基準
周波数切り換え信号Jによって指定される基準周波数F
ref とDDS出力周波数切り換え信号Kとに基づいて、
以下の式で示される出力周波数Fout を出力する。 Fout =Fref ×240/K×P ・・・・・・・
【0043】式に基づけば、同一の出力周波数Fout
を得るための基準周波数Fref とDDS出力周波数切り
換え信号Kとの組み合わせは複数存在することになる。
即ち、両者の比Fref /Kを一定とするような複数の異
なる組み合わせによって、特定の出力周波数Fout を得
ることができるのである。そこで、周波数切り換え指令
Lによって決定される各出力周波数Fout ごとに、最も
高い信号純度が得られる基準周波数切り換え信号JとD
DS出力周波数切り換え信号Kとの組み合わせをデータ
テーブルとしてメモリー61に記憶させておく。
【0044】最も高い信号純度が得られる基準周波数F
ref とDDS出力周波数切り換え信号Kとの組み合わせ
とは、不要波成分が、DDS周波数とは大きく異なる周
波数となって、ローパスフィルタの通過帯域内には存在
しないような組み合わせである。上記メモリー61に記
憶されているデータテーブルは、下記に示すように、周
波数切り換え指令Lと基準周波数切り換え信号JとDD
S出力周波数切り換え信号Kとを対応させて構成されて
いる。
【0045】
【0046】以上の構成の周波数シンセサイザにおい
て、所望の出力周波数Fout (1)を得たいときには、
外部から周波数切り換え指令L(1)が入力されるの
で、周波数切り換え回路6においては、前記メモリー6
1のデータテーブルを参照して、基準周波数切り換え信
号J(1)とDDS出力周波数切り換え信号K(1)と
を得て、それを基準周波数出力回路5とDDS4に出力
する。
【0047】従って、基準周波数出力回路5からは基準
周波数Fref (1)が出力され、DDS4からはFdds
(1)が出力されて、PLL回路はロックする。このと
きの不要波成分は、ローパスフィルタの通過帯域内に存
在しないので、高い信号純度が得られる。
【0048】出力周波数Fout を別の出力周波数Fout
(2)に変えるには、前記メモリー61のデータテーブ
ルを参照して、基準周波数切り換え信号J(2)とDD
S出力周波数切り換え信号K(2)とを得て、それを基
準周波数出力回路5とDDS4に出力すると、基準周波
数出力回路5からは基準周波数Fref (2)が出力さ
れ、DDS4からはFdds (2)が出力されて、PLL
回路はロックする。
【0049】このようにして、所望の出力周波数Fout
(1),Fout (2),・・・Fout (n)が得られ、
出力周波数Fout の信号純度は高いものが得られ、無線
通信機に用いると高いC/N比が得られるのである。
【0050】なお、前記切り換え信号出力回路は、同一
のアドレスをたどらない特定の出力周波数についての
み、DDS周波数のスプリアス成分が前記ループフィル
タの通過領域外に存在するようなDDS出力周波数切り
換え信号と基準周波数切り換え信号との組み合わせを、
予め求めて記憶しておき、周波数切り換え指令によって
指定された出力周波数が該当する場合には、記憶した組
み合わせを出力するようにしてもよい。
【0051】なお、DDS周波数のスプリアス成分を前
記ループフィルタの通過領域外に存在させるためには、
DDSのメモリーをアクセスするアドレスデータが一定
の周期で同一のアドレスをたどるように制御してもよ
く、または、スプリアス成分の周波数が前記通過帯域外
に存在するように制御してもよいのである。また、前記
切り換え信号出力回路のデータテーブルに代えて、周波
数切り換え指令が入力される都度、その出力周波数ごと
にマイクロコンピュータによって算出するようにしても
よい。
【0052】なお、基準周波数出力回路の構成は、図1
の構成に限定されるものではない。基準発振器の出力を
分周もしくは逓倍して異なる周波数を得てもよい。ま
た、図2に示したように、異なる周波数を出力する複数
の基準発振器51A,51B,51C ・・・を備え、選択回路52A
によって選択して基準周波数として出力するように構成
してもよい。
【0053】また、図3に示したように、一つの基準発
振器53に分周器54A,54B,54C,・・・を多段接続
し、選択回路55によって選択して基準周波数として出力
するように構成してもよい。これらの基準発振器は、水
晶発振器等の安定度の高い発振器であればよい。
【0054】
【発明の効果】このようにして、本発明の周波数シンセ
サイザによれば、出力すべき各出力周波数ごとに、最適
な基準周波数切り換え信号とDDS出力周波数切り換え
信号との組み合わせを決定しておく。この最適な基準周
波数切り換え信号とDDS出力周波数切り換え信号との
組み合わせとは、不要波成分が、DDS周波数とは大き
く異なる周波数であって、ローパスフィルタの通過帯域
内に存在しない条件を満たす信号の組み合わせである。
【0055】そして、所望の出力周波数を得たいときに
は、その出力周波数を得るための最適な基準周波数切り
換え信号とDDS出力周波数切り換え信号との組み合わ
せを得て、それを基準周波数出力回路とDDSに出力す
るので、不要波成分はローパスフィルタによって減衰さ
れる。よって、出力周波数の信号純度は優れたものとな
るのである。
【0056】このようにして、本発明によれば、DDS
を用いたPLL回路によって希望周波数発生能力と周波
数の高速切り換え能力を実現するとともに、不要波成分
をフィルタの通過帯域外へ追い出して高い信号純度の出
力周波数を得ることのできるという優れた特性の周波数
シンセサイザを提供することができるのである。
【図面の簡単な説明】
【図1】本発明にかかる周波数シンセサイザの実施例の
構成図である。
【図2】別実施例の基準周波数出力回路の構成図であ
る。
【図3】別実施例の基準周波数出力回路の構成図であ
る。
【符号の説明】
1 位相比較器 2 ループフィルタ 3 電圧制御発振器 4 DDS 5 基準周波数出力回路 6 切り換え信号出力回路 Fref 基準周波数 Fdds DDS周波数 Fout 出力周波数 L 周波数切り換え指令 K DDS出力周波数切り換え信号 J 基準周波数切り換え信号

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】位相比較器、ループフィルタ、電圧制御発
    振器、および、該電圧制御発振器の出力周波数と後述す
    るDDS出力周波数切り換え信号とに基づいて生成した
    アドレスでメモリーをアクセスしてDDS周波数を出力
    するDDS(Direct DigitalSynthesizer)を備えたP
    LL回路と、 与えられた周波数切り換え指令に応じて、DDS周波数
    のスプリアス成分を前記ループフィルタの通過領域外に
    存在せしめるDDS出力周波数切り換え信号と基準周波
    数切り換え信号との組み合わせを決定して出力する切り
    換え信号出力回路と、 前記基準周波数切り換え信号に従って異なる周波数を前
    記位相比較器への基準周波数として出力する基準周波数
    出力回路とを備えたことを特徴とする周波数シンセサイ
    ザ。
JP27068493A 1993-10-28 1993-10-28 周波数シンセサイザ Expired - Fee Related JP3344790B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27068493A JP3344790B2 (ja) 1993-10-28 1993-10-28 周波数シンセサイザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27068493A JP3344790B2 (ja) 1993-10-28 1993-10-28 周波数シンセサイザ

Publications (2)

Publication Number Publication Date
JPH07131343A true JPH07131343A (ja) 1995-05-19
JP3344790B2 JP3344790B2 (ja) 2002-11-18

Family

ID=17489513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27068493A Expired - Fee Related JP3344790B2 (ja) 1993-10-28 1993-10-28 周波数シンセサイザ

Country Status (1)

Country Link
JP (1) JP3344790B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19619408A1 (de) * 1996-05-14 1997-11-20 Plath Naut Elektron Tech Frequenzsyntheseschaltung mit verkürzten Umschaltzeiten
JP2001177396A (ja) * 1999-11-13 2001-06-29 Koninkl Philips Electronics Nv クロック発生ユニットを含む電気通信装置
US6570455B2 (en) 2001-03-08 2003-05-27 Fujitsu Limited Rubidium atom oscillator generating a stable frequency
JP2007221689A (ja) * 2006-02-20 2007-08-30 Yagi Antenna Co Ltd 広帯域高周波発振回路
JP2009100131A (ja) * 2007-10-15 2009-05-07 Yokogawa Electric Corp 任意波形発生装置
CN101924552A (zh) * 2009-06-12 2010-12-22 日本电波工业株式会社 Pll电路
EP2329598A2 (en) * 2008-09-30 2011-06-08 Intel Corporation Frequency generation techniques
US8125255B2 (en) 2010-02-19 2012-02-28 Nihon Dempa Kogyo Co., Ltd PLL circuit
JP2013170976A (ja) * 2012-02-22 2013-09-02 Anritsu Corp 移動体通信機器試験用信号発生装置およびその周波数制御方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19619408A1 (de) * 1996-05-14 1997-11-20 Plath Naut Elektron Tech Frequenzsyntheseschaltung mit verkürzten Umschaltzeiten
DE19619408C2 (de) * 1996-05-14 2002-06-27 Plath Naut Elektron Tech Frequenzsyntheseschaltung mit verkürzten Umschaltzeiten
JP2001177396A (ja) * 1999-11-13 2001-06-29 Koninkl Philips Electronics Nv クロック発生ユニットを含む電気通信装置
US6570455B2 (en) 2001-03-08 2003-05-27 Fujitsu Limited Rubidium atom oscillator generating a stable frequency
JP2007221689A (ja) * 2006-02-20 2007-08-30 Yagi Antenna Co Ltd 広帯域高周波発振回路
JP2009100131A (ja) * 2007-10-15 2009-05-07 Yokogawa Electric Corp 任意波形発生装置
JP2012503956A (ja) * 2008-09-30 2012-02-09 インテル コーポレイション 周波数発生技術
EP2329598A2 (en) * 2008-09-30 2011-06-08 Intel Corporation Frequency generation techniques
EP2329598A4 (en) * 2008-09-30 2014-03-05 Intel Corp FREQUENCY PRODUCTION PROCESS
JP2011019208A (ja) * 2009-06-12 2011-01-27 Nippon Dempa Kogyo Co Ltd Pll回路
CN101924552A (zh) * 2009-06-12 2010-12-22 日本电波工业株式会社 Pll电路
US8446192B2 (en) 2009-06-12 2013-05-21 Nihon Dempa Kogyo Co., Ltd PLL circuit
US8125255B2 (en) 2010-02-19 2012-02-28 Nihon Dempa Kogyo Co., Ltd PLL circuit
JP2013170976A (ja) * 2012-02-22 2013-09-02 Anritsu Corp 移動体通信機器試験用信号発生装置およびその周波数制御方法

Also Published As

Publication number Publication date
JP3344790B2 (ja) 2002-11-18

Similar Documents

Publication Publication Date Title
JP2650492B2 (ja) 変調スプリアス補償を有する分数nシンセサイザ
CA2079320C (en) Direct digital synthesizer driven phase lock loop frequency synthesizer with hard limiter
US4965533A (en) Direct digital synthesizer driven phase lock loop frequency synthesizer
US6914464B2 (en) Phase locked loop circuit using fractional frequency divider
JPH04507183A (ja) 分数n/mの合成
US5140284A (en) Broad band frequency synthesizer for quick frequency retuning
US5831481A (en) Phase lock loop circuit having a broad loop band and small step frequency
JPH08242165A (ja) 分数n分周器およびこれを用いた分数n周波数シンセサイザ
JPH04507180A (ja) 音声/データ通信システム用分数分周合成器
JP3344790B2 (ja) 周波数シンセサイザ
JP2004236141A (ja) 位相同期ループ回路及び雑音成分除去方法
JPH0923158A (ja) 周波数シンセサイザ
JPH08288844A (ja) 周波数シンセサイザ
JP3096636B2 (ja) Pll回路
US9225350B1 (en) Low noise frequency source
JPH08256058A (ja) 信号発生装置
JP2877185B2 (ja) クロック発生器
KR101874104B1 (ko) 소형 하이브리드 주파수 합성기
JP2001237700A (ja) 位相同期ループ回路
JPH0548453A (ja) 周波数シンセサイザ
JPH07170180A (ja) Dds回路およびそれを用いた周波数シンセサイザ
JP2002280897A (ja) フルディジタルpll回路
RU2273952C2 (ru) Синтезатор частоты
JP3019434B2 (ja) 周波数シンセサイザ
JPS6333739B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080830

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090830

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090830

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100830

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110830

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110830

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110830

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120830

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120830

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120830

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130830

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130830

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees