KR101874104B1 - 소형 하이브리드 주파수 합성기 - Google Patents

소형 하이브리드 주파수 합성기 Download PDF

Info

Publication number
KR101874104B1
KR101874104B1 KR1020170107769A KR20170107769A KR101874104B1 KR 101874104 B1 KR101874104 B1 KR 101874104B1 KR 1020170107769 A KR1020170107769 A KR 1020170107769A KR 20170107769 A KR20170107769 A KR 20170107769A KR 101874104 B1 KR101874104 B1 KR 101874104B1
Authority
KR
South Korea
Prior art keywords
reference signal
switching unit
unit
signal
switch
Prior art date
Application number
KR1020170107769A
Other languages
English (en)
Inventor
김태영
Original Assignee
한화시스템(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한화시스템(주) filed Critical 한화시스템(주)
Priority to KR1020170107769A priority Critical patent/KR101874104B1/ko
Application granted granted Critical
Publication of KR101874104B1 publication Critical patent/KR101874104B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/022—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 소형 하이브리드 주파수 합성기에 관한 것으로, 더욱 상세하게는 PLL 구조의 주파수 합성기가 가지는 위상잡음 및 분해능 문제와 상기 DDS 방식의 주파수 합성기가 가지는 협대역 및 불요파 문제를 해결할 수 있는 소형 하이브리드 주파수 합성기에 관한 것으로서, 제1기준신호를 제공하는 제1기준신호원 및 상기 제1기준신호에 비해 높은 주파수를 갖는 제2기준신호를 제공하는 제2기준신호원으로 구성되는 기준신호부; 상기 제1기준신호와 상기 제2기준신호 중 어느 하나를 스위칭하는 제1스위칭부; 상기 제1스위칭부를 통해 스위칭 된 상기 제1기준신호와 상기 제2기준신호 중 어느 하나를 직접 디지털 합성하는 직접디지털합성부; 상기 직접디지털합성부를 거친 제1기준신호와 제2기준신호 중 어느 하나를 스위칭하는 제2스위칭부; 상기 제2스위칭부를 통해 스위칭 된 상기 제1기준신호와 제2기준신호 중 어느 하나의 불요파를 제거하는 저대역필터뱅크부; 상기 저대역필터뱅크부를 거친 상기 제1기준신호와 제2기준신호 또는 상기 제1스위칭부를 통해 입력된 제1기준신호와 상기 제2기준신호 중 어느 하나를 스위칭하여 위상고정루프로 입력하는 제3스위칭부; 상기 제1기준신호 또는 상기 제2기준신호로부터 생성되는 고주파대역신호를 출력하는 전압제어발진부; 상기 전압제어발진부에서 출력되는 상기 고주파대역신호의 위상을 고정시키는 위상고정루프; 및 상기 전압제어발진부에서 출력되는 상기 고주파대역신호의 출력 주파수의 크기 및 사용목적에 따라 상기 제1스위칭부 및 제2스위칭부 및 제3스위칭부의 스위칭을 제어하는 제어부를 포함하여 구성된다.

Description

소형 하이브리드 주파수 합성기{Hybrid Frequency Synthesizer with compact size}
본 발명은 소형 하이브리드 주파수 합성기에 관한 것으로, 더욱 상세하게는 주파수 합성에서 안정적인 위상잡음 특성 및 고속 스위칭 및 고분해능 특성을 얻을 수 있는 소형 하이브리드 주파수 합성기에 관한 것이다.
일반적으로 주파수 합성기는 저 위상잡음 특성과 안정된 출력 주파수를 얻기 위해 위상고정루프(Phase Locked Loop; 이하, PLL)를 구비하며, PLL에 의해 전압제어발진기(Voltage Controlled Oscillator; 이하, VCO)는 안정적으로 고정된 주파수(또는 위상)의 신호를 발진할 수 있다. 특히, 고주파용 주파수 합성에서는 단일루프 구조로 체배기를 사용하여 고주파대역신호를 발진하거나 이중루프 또는 다중루프 구조인 업-믹싱(Up-Mixing) 혹은 다운-믹싱(Down-Mixing) 방식의 주파수 합성기를 사용한다. 하지만 단일루프 구조로 체배기를 사용하는 고주파용 주파수 합성기는 고주파 대역에서는 위상잡음 특성이 불량해지는 문제점이 있고, 반면에 위상잡음 특성은 우수한 이중루프 또는 다중루프 구조의 주파수 합성기는 구조가 복잡하여 주파수 합성기를 소형화 하는데 문제점을 가지고 있으며 단일 또는 다중루프 구조의 주파수 합성기 모두 분해능에 있어서는 한계를 가지는 문제점이 있었다.
최근에는 직접 디지털 합성기(Direct Digital Synthesis; 이하, DDS)를 이용하여 상기 PLL구조의 주파수 합성기가 가지는 문제점을 해결하려는 추세이다. 하지만 DDS 방식의 주파수 합성기 경우에도 좁은 대역폭과 헤테로다인 구조인 RF 송수신기의 국부발진기로 사용 시 불필요한 불요파가 발생할 수 있는 문제점이 있어 이를 해결할 방안이 필요한 상황이다.
공개특허 10-2011-0069660, 공개일자 2011년 06월 23일, “주파수 합성 장치 및 방법” 공개특허 10-2010-0053835, 공개일자 2010년 05월 24일, “주파수 합성 장치 및 방법”
본 발명은 이와 같은 문제점을 해결하기 위해 창출된 것으로 본 발명의 목적은 PLL 구조의 주파수 합성기가 가지는 위상잡음 및 분해능 문제와 상기 DDS 방식의 주파수 합성기가 가지는 협대역 및 불요파 문제를 해소할 수 있는 소형 하이브리드 주파수 합성기를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 관점에 따른 소형 하이브리드 주파수 합성기는 제1기준신호를 제공하는 제1기준신호원 및 상기 제1기준신호에 비해 높은 주파수를 갖는 제2기준신호를 제공하는 제2기준신호원으로 구성되는 기준신호부; 상기 제1기준신호와 상기 제2기준신호 중 어느 하나를 스위칭하는 제1스위칭부; 상기 제1스위칭부를 통해 스위칭 된 상기 제1기준신호와 상기 제2기준신호 중 어느 하나를 직접 디지털 합성하는 직접디지털합성부; 상기 직접디지털합성부를 거친 신호를 스위칭을 통해 분배하는 제2스위칭부; 상기 제2스위칭부를 통해 분배된 신호의 불요파를 제거하는 저대역필터뱅크부; 상기 저대역필터뱅크부를 거친 신호와 상기 제1스위칭부를 통해 입력된 제1기준신호와 상기 제2기준신호 중 어느 하나를 스위칭하여 위상고정루프로 입력하는 제3스위칭부; 상기 제3스위칭부를 통해 입력된 신호를 제1분주부가 기준 카운터인 R 카운터로 분주한 신호와 제2분주부가 디바이더로부터 피드백을 통해 들어오는 신호를 분주비 N으로 분주한 신호를 위상검출부를 통해 위상을 비교하고 상기 피드백을 통해 들어오는 신호가 상기 제3스위칭부를 통해 입력된 신호와 일치할 때까지 위상을 고정하는 위상고정루프; 상기 위상고정루프를 거친 신호를 출력하는 전압제어발진부; 및 상기 전압제어발진부에서 출력되는 상기 주파수 신호의 출력 주파수의 크기 또는 주파수 합성기의 사용목적에 따라 상기 제1스위칭부 및 제2스위칭부 및 제3스위칭부의 스위칭을 제어하는 제어부를 포함하되, 상기 저대역필터뱅크부는, 상기 제어부가 상기 직접디지털합성부를 거친 신호가 제1기준신호일 경우 상기 제2스위칭부를 통해 분배한 신호의 불요파를 제거하는 제1저대역필터; 및 상기 제어부가 상기 직접디지털합성부를 거친 신호가 제2기준신호일 경우 상기 제2스위칭부를 통해 분배한 신호의 불요파를 제거하는 제2저대역필터를 포함하되, 상기 제어부는, 사용목적이 고주파수 대역에서 안정적인 위상잡음 특성을 얻기 위한 것일 경우 상기 제1스위칭부에 입력되는 상기 제1기준신호와 제2기준신호 중 어느 하나를 상기 제3스위칭부로 입력되도록 상기 제1스위칭부를 제어하고, 사용목적이 고속 스위칭 및 고분해능 특성을 얻기 위한 것일 경우 상기 제1스위칭부에 입력되는 상기 제1기준신호와 제2기준신호 중 어느 하나를 상기 직접디지털합성부로 입력되도록 상기 제1스위칭부를 제어하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 상기 제1스위칭부는, 상기 제1기준신호를 사용목적에 따라 상기 제3스위칭부 또는 제3스위치로 입력하는 제1스위치; 상기 제2기준신호를 사용목적에 따라 상기 제3스위칭부 또는 제3스위치로 입력하는 제2스위치; 및 상기 제1스위치 및 제2스위치로부터 입력되는 상기 제1기준신호와 상기 제2기준신호 중 어느 하나를 상기 직접디지털합성부로 입력하는 제3스위치를 포함하는 것을 특징으로 한다.
삭제
삭제
본 발명의 바람직한 실시예에 따르면, 상기 제어부는, 상기 제1기준신호가 사용목적에 따라 상기 제3스위칭부 또는 제3스위치로 입력되도록 제1스위치를 온(ON) 시킴에 따라 상기 제2스위치를 오프(OFF)시키거나, 상기 제2기준신호가 사용목적에 따라 상기 제3스위칭부 또는 제3스위치로 입력되도록 제2스위치를 온(ON) 시킴에 따라 상기 제1스위치(21)를 오프(OFF)시키도록 제어하는 것을 특징으로 한다.
삭제
삭제
본 발명의 바람직한 실시예에 따르면, 상기 제어부는, 상기 전압제어발진부에서 출력되는 상기 주파수 신호의 출력 주파수의 크기가 미리 정해진 기준 값 이상인 경우에, 상기 제1스위칭부의 제1스위치를 오프(OFF)시키고 제2스위치를 온(ON) 되게 상기 제1스위칭부를 제어하는 것을 특징으로 한다.
본 발명에서 제시하는 소형 하이브리드 주파수 합성기는 주파수 합성에서 안정적인 위상잡음 특성 및 고속 스위칭 및 고분해능 특성을 얻을 수 있는 효과가 있다.
도 1은 종래의 단일루프 구조를 이용한 주파수 합성기 블록도
도 2a는 종래의 다운 믹싱 방식의 주파수 합성기 블록도
도 2b는 종래의 업 믹싱 방식의 주파수 합성기 블록도
도 3은 종래의 직접디지털주파수 합성기의 블록도
도 4은 본 발명에 따른 소형 하이브리드 주파수 합성기의 블록도
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구성될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 “연결”되어 있다고 할 때, 이는 “직접적으로 연결”되어 있는 경우만이 아니라, 다른 부분을 통해 “간접적으로 연결”되는 경우도 포함하며 어떤 부분이 구성요소를 “포함”한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함 할 수 있는 것을 의미한다.
이하, 본 발명의 바람직한 실시 예를 도면을 참조하여 설명하면 다음과 같다.
먼저 도 1은 종래의 단일루프 구조를 이용한 주파수 합성기 블록도이다. 도 1에 도시된 바와 같이 주파수 합성기를 구성할 경우 구조가 단일 PLL을 이용하므로 주파수 합성기의 소형화가 가능하고 주파수 발진이 용이한 장점이 있지만 도시된 바와 같이 고주파수 대역(X-Band 이상)의 주파수를 발진하기 위해서는 체배기를 사용하는데 체배기를 사용할 경우 고주파수 발진이 가능하지만 위상잡음이 불량해지는 단점이 있다. 위상잡음 특성이 불량해지는 이유는 체배기를 이용하여 고주파수 발진을 하게 되면 분주비 N값이 커지게 되기 때문이다.
도 2a는 종래의 다운 믹싱 방식의 주파수 합성기 블록도이며, 도 2b는 종래의 업 믹싱 방식의 주파수 합성기 블록도이다. 도 2a와 도 2b에 도시된 바와 같이 주파수 합성기를 구성할 경우 상대적으로 분주비 N값이 작아 고주파수 대역에서 우수한 위상잡음 특성을 갖는 장점이 있지만 구조가 다중 PLL을 이용하므로 복잡해져 주파수 합성기의 소형화가 어려운 단점이 있다. 또한 단일 또는 다중 주파수 합성기 모두 PLL IC 타입을 Integer-N 혹은 Fractional-N을 사용하기 때문에 주파수 분해능에 있어서 한계를 가질 수 밖에 없는 문제점이 있다.
도 3은 종래의 직접 디지털 주파수 합성기의 블록도이다. 도 3에 도시된 바와 같이 종래의 직접 디지털 주파수 합성기의 동작은 먼저 위상 누적기(Phase Accumulaor)로 주파수 제어워드가 들어가서 0에서 N까지의 단위 스텝으로 카운팅 하여 디지털 램프 파형으로 재생하는 단계와 카운터에 의해 생성된 각각의 카운터 값은 사인파형의 샘플에 대응하는 값을 ROM으로부터 얻는데 이용하는 단계와 ROM의 이산적인 출력값을 DAC(Digital to Analog Converter)를 거쳐 아날로그 형태로 변환하는 단계와 고차주파수 성분을 억압하기 위해 필터링하는 단계를 거쳐 진행된다. 상기와 같이 동작할 경우 주파수 고속 스위칭 및 고분해능 특성을 얻을 수 있다는 장점이 있지만 좁은 대역폭과 헤테로다인 구조인 RF 송수신기의 국부발진기로 사용 시 불필요한 불요파가 발생할 수 있는 문제점이 있다.
이하에서는 상기한 종래의 단일 또는 다종루프 주파수 합성기와 직접 디지털 주파수 합성기가 가지는 문제점을 해소할 수 있는 본 발명에 따른 소형 하이브리드 주파수 합성기에 대해 설명하고자 한다. 도 4는 본 발명에 따른 소형 하이브리드 주파수 합성기의 블록도이다. 도 4에 도시된 바와 같이 본 발명에 따른 소형 하이브리드 주파수 합성기는 기준신호부(10), 제1스위칭부(20), 직접디지털합성부(30), 제2스위칭부(40), 저대역필터뱅크부(50), 제3스위칭부(60), 위상고정루프(70), 루프 필터(80), 전압제어발진부(90), 디바이더(100) 및 제어부(200)를 포함하여 구성된다.
기준신호부(10)는 기준신호를 제공하는 구성으로 전압제어발진부(90)에서 출력되는 주파수 신호의 출력 주파수 변화에 따라 서로 다른 주파수를 갖는 기준신호를 제공한다. 이를 위해 기준신호부(10)는 제1기준신호(REF1)를 제공하는 제1기준신호원(11)과 제1기준신호 보다 높은 주파수를 가지는 제2기준신호(REF2)를 제공하는 제2기준신호원(12)을 포함하여 구성된다. 상기 제1기준신호는 일 예로써 수십 MHz가 될 수 있으며 상기 제2기준신호는 수백 MHz가 될 수 있고, 바람직하게는 상기 제1기준신호는 10MHz가 될 수 있으며 상기 제2기준신호는 100MHz가 될 수 있다.
제1스위칭부(20)는 상기 제1기준신호를 사용목적에 따라 상기 제3스위칭부(60) 또는 상기 제3스위치(23)로 입력하는 제1스위치(21)와 상기 제2기준신호를 사용목적에 따라 상기 제3스위칭부(60) 또는 상기 제3스위치(23)로 입력하는 제2스위치(22) 및 상기 제1스위치(21) 및 제2스위치(22)로부터 입력되는 상기 제1기준신호와 상기 제2기준신호 중 어느 하나를 상기 직접디지털합성부(30)로 입력하는 제3스위치(23)를 포함하여 구성된다. 상기 제어부(200)는 상기 제1스위칭부(20)를 상기 제1기준신호가 사용목적에 따라 상기 제3스위칭부(60) 또는 상기 제3스위치(23)로 입력되도록 상기 제1스위치(21)를 온(ON) 시킴에 따라 상기 제2스위치(22)를 오프(OFF)시키거나, 상기 제2기준신호가 사용목적에 따라 상기 제3스위칭부(60) 또는 상기 제3스위치(23)로 입력되도록 상기 제2스위치(22)를 온(ON) 시킴에 따라 상기 제1스위치(21)가 오프(OFF)되도록 상기 제1스위칭부(20)를 제어한다. 또한 상기 제1스위치(21)와 제2스위치(22)의 오프단(OFF-END)에는 저항 R을 구비하여 제1스위치(21) 또는 제2스위치(22)가 오프 시 상기 오프단으로 스위칭 하여 각각의 기준주파수 간의 간섭을 최소화하도록 제어한다. 상기 저항 R은 일 예로써 50옴일 수 있다.
본 발명에 따른 소형 하이브리드 주파수 합성기는 사용목적에 따라 상기 제어부(200)를 통해 상기 제1스위칭부(20), 제2스위칭부(40) 및 제3스위칭부(60)를 제어함으로써 종래의 단일 또는 다종루프 주파수 합성기와 직접 디지털 주파수 합성기가 가지는 문제점을 해소할 수 있는데 사용목적은 두 가지로 먼저 고주파수 대역에서 안정적인 위상잡음 특성을 얻기 위한 것일 경우와 두번째로 고속 스위칭 및 고분해능 특성을 얻기 위한 것인 경우가 있다.
먼저 사용목적이 고주파수 대역에서 안정적인 위상잡음 특성을 얻기 위한 것일 경우 상기 제어부(200)는 상기 제1스위칭부(20)에 입력되는 상기 제1기준신호와 제2기준신호 중 어느 하나를 상기 제3스위칭부(60)로 입력되도록 상기 제1스위칭부(20)를 제어한다. 상기 제3스위칭부(60)로 입력된 상기 제1기준신호 또는 제2기준신호는 상기 위상고정루프(70)로 입력되어 루프필터(80)를 거치게 되고 다음으로 전압제어발진부(90)를 통해서 제1기준신호 또는 제2기준신호로부터 생성된 고주파대역 신호가 출력된다. 이 때 상기 제어부(200)는 상기 전압제어발진부(90)에서 출력되는 상기 고주파대역신호의 출력 주파수의 크기가 미리 정해진 기준 값 이상인 경우에, 상기 제1스위칭부(20)의 제1스위치(21)를 오프(OFF)시키고 제2스위치(22)를 온(ON) 되게 상기 제1스위칭부(20)를 제어하거나 반대로 상기 고주파대역신호의 출력 주파수의 크기가 미리 정해진 기준 값 이하일 경우에, 상기 제1스위칭부(20)의 제2스위치(22)를 오프(OFF)시키고 제1스위치(21)를 온(ON) 되게 상기 제1스위칭부(20)를 제어한다. 상기 전압제어발진부(90)에서 출력된 고주파대역신호는 디바이더(100)를 통해 분배되어 출력된다. 이 때 상기 디바이더(100)의 일 출력단은 주파수 합성기에서 증폭과 필터링을 거치는 최종 출력단에 연결되며, 타 출력단은 상기 위상고정루프(70)로의 피드백(300)에 연결된다. 따라서 디바이더(100)에 의해 분배된 고주파대역신호는 피드백(300)을 통해 위상고정루프(70)의 제2분주부(73)로 입력된다. 상기 제2분주부(73)는 입력된 고주파대역신호를 소정 분주비(N)에 따라 분주하고 제2분주부(73)에서 분주 된 신호는 상기 제1기준신호 또는 제2기준신호와 함께 위상검출부(72)에 입력된다. 상기 위상검출부(72)는 제1분주부(71)에서 기준 카운터인 R 카운터로 상기 제1기준신호 또는 제2기준신호를 분주한 신호와 제2분주부(73)에서 분주비 N으로 상기 고주파대역신호를 분주한 신호의 위상을 비교한다. 상기 위상고정루프(70)는 피드백 되는 상기 고주파대역신호가 상기 제1기준신호 또는 제2기준신호와 일치할 때까지 반복적인 위상 비교를 통해 위상을 고정시키는 과정을 수행한다.
따라서 상기 제어부(200)가 제1스위칭부(20) 및 제3스위칭부(30)를 상기한 것처럼 제어할 경우 서로 다른 주파수를 갖는 다중 기준신호의 사용과 위상잡음 특성에 지대한 영향을 주는 분주비 N값을 전압제어발진부(90)의 출력 주파수에 반비례한 1/N 값으로 위상 검출부(72)에 제공함으로써 고주파수 대역에서 저 위상잡음 특성을 갖는 효과를 얻을 수 있다.
다음으로 사용목적이 고속 스위칭 및 고분해능 특성을 얻기 위한 것일 경우 상기 제어부(200)는 상기 제1스위칭부(20)에 입력되는 상기 제1기준신호와 제2기준신호 중 어느 하나를 상기 직접디지털합성부(30)로 입력되도록 상기 제1스위칭부(20)를 제어한다. 상기 직접디지털합성부(30)로 상기 제1기준신호 또는 제2기준신호가 입력되면 직접 디지털 합성을 진행하고 상기 직접디지털합성부(30)를 거친 제1기준신호 또는 제2기준신호는 상기 제2스위칭부(30)로 입력된다. 이 때 제1기준신호 또는 제2기준신호에는 불요파가 생성될 가능성이 있고, 이를 제거하기 위해 상기 제어부(200)는 상기 제2스위칭부(30)를 상기 직접디지털합성부(30)를 거친 신호가 제1기준신호일 경우에는 상기 저대역필터뱅크부(50)의 제1저대역필터(51)로 스위칭하고, 상기 직접디지털합성부(30)를 거친 신호가 제2기준신호일 경우에는 제2저대역필터(52)로 스위칭 하도록 제어한다. 상기와 같이 스위칭을 하는 이유는 상기 제1기준신호와 제2기준신호의 경우 서로 주파수 대역이 다르므로 필터 역시 서로 다른 필터를 사용해야 불요파를 제거할 수 있기 때문이다. 상기 저대역필터뱅크(50)를 거친 제1기준신호 또는 제2기준신호는 위상고정루프(70)로 입력되고 루프필터(80)를 거치면서 불요파를 다시 한 번 더 제거하는데 이유는 상기 저대역필터뱅크(50)를 통해서 불요파가 모두 제거되지 않을 수 도 있기 때문이다. 이 후 동작은 상기 사용목적이 고주파수 대역에서 안정적인 위상잡음 특성을 얻기 위한 경우의 동작과 동일하다. 따라서 상기 제어부(200)가 상기와 같이 제1스위칭부(20), 제2스위칭부(40) 및 제3스위칭부(60)를 제어할 경우 상기 직접디지털합성부(30)를 통해서 고속 스위칭 및 고분해능 특성을 얻을 수 있고 서로 다른 주파수를 갖는 다중 기준신호의 사용을 통해 협대역 문제를 개선할 수 있으며 직접 디지털 합성 과정 중 발생할 수 있는 불요파를 상기 저대역필터뱅크(50) 및 루프필터(80)를 통해서 제거할 수 있는 효과를 얻을 수 있다.
본 발명에 따른 소형 하이브리드 주파수 합성기는 상기한 것처럼 사용목적에 따라 제어부(200)를 통해 제1스위칭부(20), 제2스위칭부(40) 및 제3스위칭부(60)를 제어함으로써 직접디지털합성부(30)를 통해서 고속 스위칭 및 고분해능 특성을 얻을 수 있고 서로 다른 주파수를 갖는 다중 기준신호의 사용을 통해 협대역 문제를 개선할 수 있으며 직접 디지털 합성 과정 중 발생할 수 있는 불요파를 상기 저대역필터뱅크(50) 및 루프필터(80)를 통해서 제거할 수 있다.
또한 서로 다른 주파수를 갖는 다중 기준신호의 사용과 위상잡음 특성에 지대한 영향을 주는 분주비 N값을 전압제어발진부(90)의 출력 주파수에 반비례한 1/N 값으로 위상 검출부(72)에 제공함으로써 고주파수 대역에서 저 위상잡음 특성을 가질 수 있는 효과를 얻을 수 있고 소형화가 용이하여 종래의 단일 또는 다종루프 주파수 합성기와 직접 디지털 주파수 합성기가 가지는 문제점을 해소할 수 있다.
본 발명은 도면에 도시된 실시 예(들)를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형이 이루어질 수 있으며, 상기 설명된 실시 예(들)의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10 : 기준신호부
11 : 제1기준신호원
12 : 제2기준신호원
20 : 제1스위칭부
21 : 제1스위치
22 : 제2스위치
23 : 제3스위치
30 : 직접디지털합성부
40 : 제2스위칭부
50 : 저대역필터뱅크부
51 : 제1저대역필터
52 : 제2저대역필터
60 : 제3스위칭부
70 : 위상고정루프
71 : 제1분주부
72 : 위상검출부
73 : 제2분주부
80 : 루프필터
90 : 전압제어발진부
100 : 디바이더
200 : 제어부
300 : 피드백

Claims (6)

  1. 제1기준신호를 제공하는 제1기준신호원(11) 및 상기 제1기준신호에 비해 높은 주파수를 갖는 제2기준신호를 제공하는 제2기준신호원(12)으로 구성되는 기준신호부(10);
    상기 제1기준신호와 상기 제2기준신호 중 어느 하나를 스위칭하는 제1스위칭부(20);
    상기 제1스위칭부(20)를 통해 스위칭 된 상기 제1기준신호와 상기 제2기준신호 중 어느 하나를 직접 디지털 합성하는 직접디지털합성부(30);
    상기 직접디지털합성부(30)를 거친 신호를 스위칭을 통해 분배하는 제2스위칭부(40);
    상기 제2스위칭부(40)를 통해 분배된 신호의 불요파를 제거하는 저대역필터뱅크부(50);
    상기 저대역필터뱅크부(50)를 거친 신호와 상기 제1스위칭부(20)를 통해 입력된 제1기준신호와 상기 제2기준신호 중 어느 하나를 스위칭하여 위상고정루프(70)로 입력하는 제3스위칭부(60);
    상기 제3스위칭부(60)를 통해 입력된 신호를 제1분주부(71)가 기준 카운터인 R 카운터로 분주한 신호와 제2분주부(73)가 디바이더(100)로부터 피드백(300)을 통해 들어오는 신호를 분주비 N으로 분주한 신호를 위상검출부(72)를 통해 위상을 비교하고 상기 분주비 N으로 분주한 신호가 상기 R 카운터로 분주한 신호와 일치할 때까지 위상을 고정하는 위상고정루프(70);
    상기 위상고정루프(70)를 거친 신호를 출력하는 전압제어발진부(90); 및
    상기 전압제어발진부(90)에서 출력되는 주파수 신호의 출력 주파수의 크기 또는 주파수 합성기의 사용목적에 따라 상기 제1스위칭부(20) 및 제2스위칭부(40) 및 제3스위칭부(60)의 스위칭을 제어하는 제어부(200);
    를 포함하되,
    상기 저대역필터뱅크부(50)는,
    상기 제어부(200)가 상기 직접디지털합성부(30)를 거친 신호가 제1기준신호일 경우 상기 제2스위칭부(40)를 통해 분배한 신호의 불요파를 제거하는 제1저대역필터(51); 및
    상기 제어부(200)가 상기 직접디지털합성부(30)를 거친 신호가 제2기준신호일 경우 상기 제2스위칭부(40)를 통해 분배한 신호의 불요파를 제거하는 제2저대역필터(52);
    를 포함하되,
    상기 제어부(200)는,
    사용목적이 고주파수 대역에서 안정적인 위상잡음 특성을 얻기 위한 것일 경우 상기 제1스위칭부(20)에 입력되는 상기 제1기준신호와 제2기준신호 중 어느 하나를 상기 제3스위칭부(60)로 입력되도록 상기 제1스위칭부(20)를 제어하고,
    사용목적이 고속 스위칭 및 고분해능 특성을 얻기 위한 것일 경우 상기 제1스위칭부(20)에 입력되는 상기 제1기준신호와 제2기준신호 중 어느 하나를 상기 직접디지털합성부(30)로 입력되도록 상기 제1스위칭부(20)를 제어하는 것을 특징으로 하는 소형 하이브리드 주파수 합성기.
  2. 제 1항에 있어서,
    상기 제1스위칭부(20)는,
    상기 제1기준신호를 사용목적에 따라 상기 제3스위칭부(60) 또는 제3스위치(23)로 입력하는 제1스위치(21);
    상기 제2기준신호를 사용목적에 따라 상기 제3스위칭부(60) 또는 제3스위치(23)로 입력하는 제2스위치(22); 및
    상기 제1스위치(21) 및 제2스위치(22)로부터 입력되는 상기 제1기준신호와 상기 제2기준신호 중 어느 하나를 상기 직접디지털합성부(30)로 입력하는 제3스위치(23);
    를 포함하는 것을 특징으로 하는 소형 하이브리드 주파수 합성기.
  3. 삭제
  4. 제 1항에 있어서,
    상기 제어부(200)는,
    상기 제1기준신호가 사용목적에 따라 상기 제3스위칭부(60) 또는 제3스위치(23)로 입력되도록 제1스위치(21)를 온(ON) 시킴에 따라 제2스위치(22)를 오프(OFF)시키거나,
    상기 제2기준신호가 사용목적에 따라 상기 제3스위칭부(60) 또는 제3스위치(23)로 입력되도록 제2스위치(22)를 온(ON) 시킴에 따라 상기 제1스위치(21)를 오프(OFF)시키도록 제어하는 것을 특징으로 하는 소형 하이브리드 주파수 합성기.
  5. 삭제
  6. 제 1항에 있어서,
    상기 제어부(200)는,
    상기 전압제어발진부(90)에서 출력되는 상기 주파수 신호의 출력 주파수의 크기가 미리 정해진 기준 값 이상인 경우에, 상기 제1스위칭부(20)의 제1스위치(21)를 오프(OFF)시키고 제2스위치(22)를 온(ON) 되게 상기 제1스위칭부(20)를 제어하는 것을 특징으로 하는 소형 하이브리드 주파수 합성기.
KR1020170107769A 2017-08-25 2017-08-25 소형 하이브리드 주파수 합성기 KR101874104B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170107769A KR101874104B1 (ko) 2017-08-25 2017-08-25 소형 하이브리드 주파수 합성기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170107769A KR101874104B1 (ko) 2017-08-25 2017-08-25 소형 하이브리드 주파수 합성기

Publications (1)

Publication Number Publication Date
KR101874104B1 true KR101874104B1 (ko) 2018-07-03

Family

ID=62918082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170107769A KR101874104B1 (ko) 2017-08-25 2017-08-25 소형 하이브리드 주파수 합성기

Country Status (1)

Country Link
KR (1) KR101874104B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102305220B1 (ko) * 2020-10-19 2021-09-27 엘아이지넥스원 주식회사 휴대용 sdr 무전기의 스마트 주파수 합성장치 및 그 제어방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101228867B1 (ko) * 2012-03-30 2013-02-01 삼성탈레스 주식회사 저 위상잡음 특성을 갖는 주파수 합성기

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101228867B1 (ko) * 2012-03-30 2013-02-01 삼성탈레스 주식회사 저 위상잡음 특성을 갖는 주파수 합성기

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
L. Yang 외, "An Ultra-broadband, High Resolution Frequency Synthesizer," 2012 International conference on microwave and millimeter wqave technology (ICMMT), 2012. 05.*

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102305220B1 (ko) * 2020-10-19 2021-09-27 엘아이지넥스원 주식회사 휴대용 sdr 무전기의 스마트 주파수 합성장치 및 그 제어방법

Similar Documents

Publication Publication Date Title
JP3871727B2 (ja) 周波数合成装置
EP2873152B1 (en) Ultra low phase noise signal source
US5128623A (en) Direct digital synthesizer/direct analog synthesizer hybrid frequency synthesizer
US20070205836A1 (en) Phase locking on aliased frequencies
US5831481A (en) Phase lock loop circuit having a broad loop band and small step frequency
US4763083A (en) Low phase noise RF synthesizer
US8044725B2 (en) Signal generator with directly-extractable DDS signal source
WO2009014535A1 (en) Phase locking on aliased frequencies
KR101874104B1 (ko) 소형 하이브리드 주파수 합성기
JP6366523B2 (ja) 周波数シンセサイザ
US20200186153A1 (en) Signal source
KR101874105B1 (ko) 다대역 하이브리드 주파수 합성기
US7315214B2 (en) Phase locked loop
JP4933635B2 (ja) Ｐｌｌ回路
JP4833340B2 (ja) 寄生低周波生成の除去をした広帯域周波数シンセサイザ
JPH08256058A (ja) 信号発生装置
US9225350B1 (en) Low noise frequency source
US20060141966A1 (en) Method and apparatus for generating a phase-locked output signal
JP3985191B2 (ja) 位相ロックドループ回路
US7005925B2 (en) Low noise synthesizer and method employing first tunable source and first and second reference sources
JPH0832350A (ja) 周波数シンセサイザ
KR101004792B1 (ko) 스펙트럼분석기의 인밴드 스프리어스 회피장치
JP3479279B2 (ja) 周波数発生回路
KR100738334B1 (ko) 가변 밴드폭을 출력시키기 위한 루프 필터 및 그를 이용한위상 동기 루프 주파수 합성기
JPH10200403A (ja) 周波数合成器

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant