JP2013170976A

JP2013170976A - 移動体通信機器試験用信号発生装置およびその周波数制御方法

Info

Publication number: JP2013170976A
Application number: JP2012036160A
Authority: JP
Inventors: Hiroshi Yamashita; 紘司山下; Yuji Sekine; 祐司関根; Takashi Sugimoto; 杉本　　隆
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 2012-02-22
Filing date: 2012-02-22
Publication date: 2013-09-02
Anticipated expiration: 2032-02-22
Also published as: JP5624571B2

Abstract

【課題】スプリアスの低減と高速周波数切換とを両立させる。
【解決手段】ＶＣＯ１２１、ＤＤＳ１２３、ＬＰＦ１２４、基準信号発生器１２６、位相比較器１２５、ループフィルタ１２７を含むローカル信号発生部２１に対して、周波数制御部２５は、周波数変換部１３から出力される試験用信号Ｓの周波数Ｆｂが、出力周波数指定手段１４で指定された値となるために必要なＤＤＳ１２３の位相変化幅ΔΦおよび基準信号周波数Ｆｒの設定値の組合せのうち、ＤＤＳ１２３に入力されるクロックＢの周波数がＤＤＳ１２３の出力信号Ｄの周波数の３以上の整数（Ｐ）倍に等しくなる組合せを選択してＤＤＳ１２３および基準信号発生器１２６に設定する。
【選択図】図１

Description

本発明は、携帯端末や基地局装置等の移動体通信機器の試験を行うための信号発生装置に関し、特に、微細な周波数ステップで広帯域に信号周波数を可変できるように、ＤＤＳをフィードバックループに挿入したＰＬＬ構成の信号発生装置のスプリアスの低減と、高速な周波数切換とを両立させるための技術に関する。

移動体通信で使用される周波数帯は各種通信規格によって異なるが、大まかに８００〜２０００ＭＨｚの範囲が用いられており、それらの周波数帯を用いる端末や基地局装置等の試験を行うために、同等の周波数範囲をカバーし、且つ微細な周波数ステップで周波数可変が可能な信号発生装置が必要となる。

このような広帯域で微細な周波数ステップの試験信号を生成するために、図５に示すように、中間周波信号発生部１１から固定周波数Ｆａで出力される中間周波信号（一般的にデジタル変調波）Ｍと、ＰＬＬ（位相同期ループ制御）方式を用いたローカル信号発生部１２から出力される周波数（Ｆｃ）可変のローカル信号Ｌとを、周波数変換部１３に入力して内部のミキサで混合し、所望周波数に周波数変換する構成が採用されている。また、周波数変換部１３から出力される試験信号Ｓの周波数Ｆｂは、出力周波数指定手段１４によって指定され、その指定された出力周波数Ｆｂの情報を受けた周波数制御部１５によってローカル信号発生部１２が出力するローカル信号Ｌの周波数を可変制御する。

ここで、ローカル信号発生部１２は、出力周波数指定手段１４によって指定された出力周波数Ｆｂと中間周波信号Ｍの周波数Ｆａとの和（または差）に等しい周波数Ｆｃのローカル信号Ｌを出力する必要があり、例えば、Ｆａを４０００ＭＨｚ、Ｆｂを８００〜２０００ＭＨｚとすれば、Ｆｃの範囲は４８００〜６０００ＭＨｚとなる。

上記のように、広い周波数範囲のローカル信号Ｌを、例えば１００ｋＨｚのような微細な周波数ステップで正確に且つ安定に出力させるための構成として、図に示しているように、ＰＬＬ方式のフィードバックループにＤＤＳ（ダイレクトデジタルシンセサイザ）を用いたものが知られている。

この構成のローカル信号発生器１２は、ＶＣＯ１２１が制御信号Ｖｃに応じた周波数Ｆｃで出力する信号Ｌを、ＤＤＳ１２３が扱える周波数帯になるように、分周器１２２によってＮ分周してＤＤＳ１２３に入力する。

ＤＤＳ１２３は、図６のように、設定される位相変化幅ΔΦを、クロック信号Ｂ（この場合、分周器１２２の出力）の周期で累積加算し、その累積加算結果をｎビットで出力する累積加算器１２３ａと、１周期分のサイン波形データがｎビットで指定されるアドレス領域にアドレス順に予め記憶されていて、累積加算器１２３ａの出力値が示すアドレスのデータを出力する波形メモリ１２３ｂと、波形メモリ１２３ｂから出力された波形データをアナログ信号に順次変換するＤ／Ａ変換器１２３ｃとで構成されている。

したがって、Ｄ／Ａ変換器１２３ｃから出力される信号Ｄの周波数Ｆｚは、クロック信号Ｂの周波数をＦｘ（＝Ｆｃ／Ｎ）とすれば、
Ｆｚ＝Ｆｘ・ΔΦ／２^ｎ
＝Ｆｃ・ΔΦ／（Ｎ・２^ｎ）
となり、ＶＣＯ１２１の出力周波数Ｆｃに対して、比例係数ΔΦ／（Ｎ・２^ｎ）を乗じた周波数Ｆｚの信号Ｄが得られる。

このＤＤＳ１２３の出力信号Ｄは、ＬＰＦ（ローパスフィルタ）１２４に入力され、高調波成分が除去されて位相比較器１２５に入力される。位相比較器１２５は、ＬＰＦ１２４の出力信号Ｄ′と、基準信号発生器１２６から出力される周波数Ｆｒの基準信号Ｒとの位相・周波数の比較を行い、その周波数差・位相差に応じた誤差信号Ｅをループフィルタ１２７に出力する。ループフィルタ１２７は、位相比較器１２５に入力される信号Ｄ′が基準信号Ｒに周波数同期および位相同期させる方向の制御信号Ｖｃを生成してＶＣＯ１２１に与える。

上記ループ制御により、
Ｆｒ＝Ｆｚ＝Ｆｃ・ΔΦ／（Ｎ・２^ｎ）
となり、ＶＣＯ１２１の出力信号Ｌの周波数Ｆｃは、
Ｆｃ＝Ｆｒ・（Ｎ・２^ｎ）／ΔΦ
にロックされる。

したがって、（Ｎ・２^ｎ）を固定値とすれば、周波数Ｆｃが例えば４８００〜６０００ＭＨの範囲の所望値となるように、周波数制御部１５によって、Ｆｒ（＝Ｆｚ）、ΔΦの値を設定すれば、所望周波数の試験信号を出力させるための安定なローカル信号Ｌを得ることができる。

なお、このように、フィードバックループにＤＤＳを挿入したＰＬＬ構成の信号発生器は、例えば次の特許文献１に開示されている。

特開平７−１３１３４３号公報

上記のようにＤＤＳを用いたＰＬＬ構成の信号発生器では、ＤＤＳによる微細なステップの周波数可変が可能であるが、ＤＤＳの内部でデジタルの離散値データからアナログ信号に変換するＤ／Ａ変換処理に起因してスプリアスが発生する。

以下、このスプリアスの発生原理を説明する。
前記したように、ＤＤＳ１２３のクロック周波数をＦｘとすると、ＤＤＳ内部のＤ／Ａ変換器のサンプリング周波数はＦｘである。また、ＤＤＳ１２３の出力信号Ｄについての高調波成分の周波数は、２Ｆｚ、３Ｆｚ、…、ｍＦｚ（ｍは２以上の整数）となる。

このとき、サンプリング定理により、サンプリング周波数Ｆｘの１／２の周波数でエイリアシング（折り返し）が発生し、例えば図７のように、Ｆｘ／２とＦｘの間にある高調波成分３Ｆｚ〜５ＦｚをＦｘ／２で折り返した折り返し成分Ｆｚ（３）〜Ｆｚ（５）が発生する。

前記したように、ＤＤＳ１２３の出力側にはその高調波成分を除去するためのＬＰＦ１２４が設けられるが、その特性はカットオフ周波数Ｆｅが、Ｆｚと２Ｆｚの間になるように設定されるから、図のようにＦｚより周波数が低い折り返し成分Ｆｚ（５）を除去することができない。

また、周波数Ｆｚが可変されることを考えると、その可変分を見越してカットオフ周波数Ｆｅを高めにとる必要があり、より低次の折り返し成分（例えばＦｚ（４））がＬＰＦ１２４を通過する場合もある。

このようにしてＬＰＦ１２４を通過した折り返し成分は、周波数Ｆｚの基本波成分とともに位相比較器１２５に入力されて周波数Ｆｒ（＝Ｆｚ）の基準信号と位相比較され、その位相差に応じた信号がループフィルタ１２７に入力される。ここで、折り返し成分と基準信号との周波数差｜Ｆｚ−Ｆｚ（５）｜が、ループフィルタ１２７の通過帯域の外にあれば、その折り返し成分による影響は除外されるが、ループフィルタ１２７の通過帯域内にあれば、その折り返し成分によって位相変調雑音（スプリアス）が生じ、出力信号の純度を低下させる。

これを防ぐために、ループフィルタ１２７の通過帯域を狭くすることが考えられるが、ループフィルタ１２７の通過帯域を狭くすればループの応答速度が低下してしまい、周波数を高速に変化させることができなくなり、例えばＧＳＭ（登録商標）のように、周波数ホッピングによるスペクトラム拡散方式を用いた機器の試験が行えなくなってしまう。

具体的な数値例で示すと、Ｆｚ＝１６．６７Ｍｚ、Ｆｘ＝１００ＭＨｚ、ループフィルタ１２７のカットオフ周波数Ｆｇ＝１００ｋＨｚとすると、５Ｆｚ＝８３．３５ＭＨｚ、折り返し成分Ｆｚ（５）＝１６．６５ＭＨｚ＜Ｆｚとなり、この折り返し成分がＬＰＦ１２４を通過し、それによって生じる位相誤差成分は、｜Ｆｚ−Ｆｚ（５）｜＝２０ｋＨｚ＜Ｆｇとなって、ループフィルタ１２７を通過してしまい、２０ｋＨｚで位相変調された雑音成分（スプリアス）が発生して出力信号の純度を低下させてしまう。

なお、前記特許文献１においては、ＤＤＳによって生じるスプリアスがループフィルタの通過帯域内に入らないようなパラメータの組合せを出力周波数毎に予め求めておき、指定された出力周波数に対応するパラメータの組合せを選択して設定することで、スプリアスの発生を抑圧しているが、スプリアスがループフィルタの通過帯域内に入らないようにするためには、前記したように可能な限りループフィルタの通過帯域を狭くしなければならず、前記した高速な周波数切替を犠牲にしなければならない。また、スプリアスがループフィルタの通過帯域外にあっても、ループフィルタの減衰特性に対してスプリアスの信号強度が大きい場合は、スプリアスを十分に抑圧できない。

本発明はこれを解決し、スプリアスの低減と高速周波数切換とを両立させた移動体通信機器試験用信号発生装置およびその周波数制御方法を提供することを目的としている。

前記目的を達成するために、本発明の請求項１の移動体通信機器試験用信号発生装置は、
移動体通信機器試験のために変調された所定周波数の中間周波信号を出力する中間周波信号発生部（１１）と、
設定情報に応じた周波数のローカル信号を生成出力するローカル信号発生部（２１）と、
前記中間周波信号と前記ローカル信号とを混合して、試験用信号を出力する周波数変換部（１３）と、
前記周波数変換部が出力する試験用信号の出力周波数を所定範囲で任意に指定するための出力周波数指定手段（１４）と、
前記出力周波数指定手段によって指定された出力周波数の試験信号が前記周波数変換部から出力されるために必要な設定情報を前記ローカル信号発生部に与える周波数制御部（２５）とを有し、
前記ローカル信号発生部が、
制御信号に応じた周波数の信号を出力するＶＣＯ（１２１）と、
正弦波の波形データをメモリに予め記憶し、前記ＶＣＯの出力信号またはこれを分周した信号をクロックとして受けて、該クロックの周期で、前記周波数制御部によって設定された位相変化幅を累積加算し、該累積加算結果で指定されるアドレスの波形データを前記メモリから読出してＤ／Ａ変換するＤＤＳ（１２３）と、
前記ＤＤＳの出力信号から高調波成分を除去するためのＬＰＦ（１２４）と、
前記周波数制御部によって設定された周波数の基準信号を出力する基準信号発生器（１２６）と、
前記ＬＰＦの出力と前記基準信号の位相・周波数比較を行う位相比較器（１２５）と、
前記位相比較器の出力を平滑して、前記ＬＰＦの出力信号を前記基準信号に同期させるための制御信号を生成して前記ＶＣＯに与えるループフィルタ（１２７）とを含む構成を有している移動体通信機器試験用信号発生装置において、
前記周波数制御部は、
前記周波数変換部から出力される試験用信号の周波数が、前記出力周波数指定手段で指定された値となるために必要な前記位相変化幅および前記基準信号の周波数の設定値の組合せのうち、前記ＤＤＳに入力されるクロックの周波数が該ＤＤＳの出力信号の周波数の３以上の整数倍に等しくなる組合せを選択して前記ＤＤＳおよび前記基準信号発生器に設定することを特徴とする。

また、本発明の請求項２の移動体通信機器試験用信号発生装置の周波数制御方法は、

移動体通信機器試験のために変調された所定周波数の中間周波信号を出力する中間周波信号発生部（１１）と、
設定情報に応じた周波数のローカル信号を生成出力するローカル信号発生部（２１）と、
前記中間周波信号と前記ローカル信号とを混合して、試験用信号を出力する周波数変換部（１３）と、
前記周波数変換部が出力する試験用信号の出力周波数を所定範囲で任意に指定するための出力周波数指定手段（１４）と、
前記出力周波数指定手段によって指定された出力周波数の試験信号が前記周波数変換部から出力されるために必要な設定情報を前記ローカル信号発生部に与える周波数制御部（２５）とを有し、
前記ローカル信号発生部が、
制御信号に応じた周波数の信号を出力するＶＣＯ（１２１）と、
正弦波の波形データをメモリに予め記憶し、前記ＶＣＯの出力信号またはこれを分周した信号をクロックとして受けて、該クロックの周期で、前記周波数制御部によって設定された位相変化幅を累積加算し、該累積加算結果で指定されるアドレスの波形データを前記メモリから読出してＤ／Ａ変換するＤＤＳ（１２３）と、
前記ＤＤＳの出力信号から高調波成分を除去するためのＬＰＦ（１２４）と、
前記周波数制御部によって設定された周波数の基準信号を出力する基準信号発生器（１２６）と、
前記ＬＰＦの出力と前記基準信号の位相・周波数比較を行う位相比較器（１２５）と、
前記位相比較器の出力を平滑して、前記ＬＰＦの出力信号を前記基準信号に同期させるための制御信号を生成して前記ＶＣＯに与えるループフィルタ（１２７）とを含む構成を有している移動体通信機器試験用信号発生装置における前記周波数制御部の周波数制御方法であって、
前記周波数変換部から出力される試験用信号の周波数が、前記出力周波数指定手段によって指定された値となるために必要な前記位相変化幅および前記基準信号の周波数の設定値の組合せのうち、前記ＤＤＳに入力されるクロックの周波数が該ＤＤＳの出力信号の周波数の３以上の整数倍に等しくなる組合せを選択して前記ＤＤＳおよび前記基準信号発生器に設定することを特徴とする。

このように、本発明は、ＤＤＳに入力されるクロックの周波数が、ＤＤＳの出力信号の周波数の３以上の整数倍に等しくなるように位相変化幅、基準信号の周波数を設定しているから、ＤＤＳ内部のＤ／Ａ変換処理で折り返される成分の周波数が基本波及び高調波成分と一致し、高調波成分をＬＰＦで除去することで折り返し成分の影響を除去することができる。このため、ループフィルタの帯域を狭くすることなく試験用信号のスプリアスを抑圧でき、周波数ホッピング等の高速な周波数切換が可能となる。

本発明の実施形態の構成図ＤＤＳの出力信号成分を説明するための図周波数設定情報のテーブル例を示す図出力周波数を複数の範囲に分けて周波数制御を行う場合の説明図従来装置の構成図ＤＤＳの基本構成図ＤＤＳの出力信号成分を説明するための図

以下、図面に基づいて本発明の実施の形態を説明する。
図１は、本発明を適用した移動体通信機器試験用信号発生装置（以下、単に信号発生装置という）２０の構成を示している。なお、前記構成と同一要素には同一符号を付している。

この信号発生装置２０は、前記同様に、中間周波信号発生部１１によって移動体通信機器の試験のためにデジタル変調された周波数固定（例えばＦａ＝４０００ＭＨｚ）の中間周波信号Ｍを生成し、この中間周波信号Ｍと、ＰＬＬ方式を用いたローカル信号発生部２１から出力される周波数可変のローカル信号Ｌとを、周波数変換部１３に入力して内部のミキサで混合し、所望周波数に周波数変換する構成が採用されている。

出力周波数指定手段１４は、図示しない操作部等の操作によって試験用信号の出力周波数Ｆｂを所定範囲(例えば８００〜２０００ＧＨｚ)で任意に指定させ、周波数制御部１５は、周波数変換部１３から出力される試験信号Ｓの周波数が、指定された出力周波数Ｆｂとなるために必要な周波数Ｆｃ′のローカル信号Ｌを出力させる設定情報をローカル信号発生部２１に設定する。

ローカル信号発生部２１は、前記したローカル信号発生部１２の出力部に逓倍器１２８を加えた構成を有している。

即ち、ＶＣＯ１２１が制御信号Ｖｃに応じた周波数Ｆｃの信号Ａを出力し、その出力信号Ａを分周器１２２がＮ分周してＤＤＳ１２３にクロックＢとして入力する。

ＤＤＳ１２３は、前記図６に示した構成を有しており、累積加算器１２３ａが、周波数制御部２５から設定された位相変化幅ΔΦをクロックの周期で累積加算し、累積加算結果で波形メモリ１２３ｂのアドレスを指定して、波形メモリ１２３ｂに記憶されている正弦波の波形データを読出し、これをＤ／Ａ変換器１２３ｃによってアナログの信号Ｄに変換する。

ＤＤＳ１２３の出力信号ＤはＬＰＦ１２４に入力されて高調波成分が除去され、そのＬＰＦ１２４の出力Ｄ′と基準信号発生器１２６から出力される基準信号Ｒとが位相比較器１２５に入力されて両者の位相差、周波数差が検出される。なお、この基準信号Ｒの周波数Ｆｒは、周波数制御部２５によって設定される。

位相比較器１２５の出力Ｅはループフィルタ１２７に入力されて平滑され、ＬＰＦ１２４の出力を基準信号Ｒに周波数同期および位相同期させるための制御信号Ｖｃが生成されてＶＣＯ１２１に与えられる。

また、ＶＣＯ１２１の出力Ａは、逓倍器１２８によってＫ倍（例えば４倍）に周波数逓倍され、その逓倍出力がローカル信号Ｌとして周波数変換部１３に入力される。

このローカル信号発生部２１においても、前記したループ制御により、
Ｆｒ＝Ｆｚ＝Ｆｃ・ΔΦ／（Ｎ・２^ｎ）
となり、ＶＣＯ１２１の出力信号Ａの周波数Ｆｃは、
Ｆｃ＝Ｆｒ・（Ｎ・２^ｎ）／ΔΦ
にロックされ、ローカル信号Ｌの周波数Ｆｃ′は、
Ｆｃ′＝Ｋ・Ｆｃ＝Ｆｒ・Ｋ・（Ｎ・２^ｎ）／ΔΦ
となる。

したがって、周波数制御部２５により、Ｋ・（Ｎ・２^ｎ）を固定値とし、周波数Ｆｃ′が、例えば中間周波信号Ｍと出力周波数指定手段１４で指定された出力周波数Ｆｂとの和に等しくなるようなＦｒ（＝Ｆｚ）、ΔΦの値を設定情報として求めてローカル信号発生部２１に設定すれば、指定出力周波数Ｆｂの試験信号を出力させることができる。

ただし、前記したようにＤＤＳ１２３を用いたことによるスプリアス発生という問題がある。この問題を解決するために、実施形態の周波数制御部２５は、周波数変換部１３から出力される試験用信号Ｓの周波数Ｆｂが、出力周波数指定手段１４によって指定された値となるためのローカル信号を出力させる位相変化幅ΔΦおよび基準信号周波数Ｆｒの設定値の組合せのうち、ＤＤＳ１２３に入力されるクロックＢの周波数ＦｘがＤＤＳ１２３の出力信号Ｄの周波数Ｆｚの３以上の整数（Ｐ）倍に等しくなる組合せを選択して設定しており、これによってＤＤＳ１２３を用いたことによるスプリアス発生という問題を解決している。

即ち、前記した図７から明らかなように、Ｆｘ／２〜Ｆｘの間にあるｍ次高調波の折り返し成分の周波数Ｆｚ（ｍ）は、
Ｆｚ（ｍ）＝（Ｆｘ／２）−［ｍ・Ｆｚ−（Ｆｘ／２）］＝Ｆｘ−ｍ・Ｆｚ
になる。

ここで、３以上の整数Ｐについて、
Ｆｘ＝Ｐ・Ｆｚ
であれば、
Ｆｚ（ｍ）＝Ｐ・Ｆｚ−ｍ・Ｆｚ＝（Ｐ−ｍ）Ｆｚ
となる。

（Ｐ−ｍ）はＰ＞ｍの条件で整数であるから折り返し成分の周波数はＦｚの整数倍に一致する。さらに、Ｐをスプリアス上の問題となる高調波の次数（原理上３以上）より大きな値（例えばＰ＝６）に設定すれば、Ｆｘ／２（＝Ｐ・Ｆｚ／２＝３Ｆｚ）より周波数が高い次数ｍ＝４、ｍ＝５についての折り返し成分の周波数は、
Ｆｚ（４）＝（６−４）Ｆｚ＝２Ｆｚ
Ｆｚ（５）＝（６−５）Ｆｚ＝Ｆｚ
となり、図２のように、４次高調波の折り返し成分が２次高調波と重なり、５次高調波の折り返し成分が基本波と重なる。

したがって、２次高調波の周波数成分はＬＰＦ１２４で除去され、基本波成分のみがＬＰＦ１２４を通過して位相比較器１２５に入力されることになり、折り返し成分によるスプリアス発生は抑制される。

なお、ＦｘがＦｚ（＝Ｆｒ）のＰ倍とすれば、Ｆｘ＝Ｆｃ／Ｎであるから
Ｆｚ＝Ｆｘ／Ｐ＝Ｆｃ／（Ｎ・Ｐ） ……（１）
となる。一方、前記式で、
Ｆｚ＝Ｆｃ・ΔΦ／（Ｎ・２^ｎ） ……（２）
であるから、式（１）、（２）の右辺同士を等しいとして整理すれば、
ΔΦ＝２^ｎ／Ｐ ……（３）
となる。

つまり、３以上の整数Ｐに対して、位相変化幅ΔΦを式（３）で表される値に設定し、基準周波数Ｆｒ（＝Ｆｚ）を式（１）で表される値に設定することで、折り返し成分によるスプリアスの無い指定出力周波数Ｆｂの試験信号Ｓを出力させることができる。

以下、具体的な数値例を用いて説明する。
前記同様に、中間周波信号周波数Ｆａ＝４０００ＭＨｚ、出力周波数Ｆｂ＝２０００ＭＨｚ、分周比Ｎ＝２、ＤＤＳのアドレスビット数ｎ＝４８、逓倍数Ｋ＝４とすると、ＶＣＯ１２１が出力すべき周波数Ｆｃは、
Ｆｃ＝Ｆｃ′／４＝（２０００＋４０００）／４＝１５００ＭＨｚ
となる。

前式（２）から、
Ｆｚ＝Ｆｃ・ΔΦ／（Ｎ・２^４８）
＝（１５００／２）ΔΦ／２^４８
＝７５０（ΔΦ／２^４８）
となり、変形して、
ΔΦ＝２^４８・（Ｆｚ／７５０）
が得られる。

ここで、前式（３）を満たすΔΦを設定することで、ＤＤＳ１２３の出力周波数Ｆｚが決定されるので、数Ｐについて、
Ｆｚ／７５０＝１／Ｐ
となるＰを決定する。

この数Ｐがとり得る値は一義的に特定できないが、Ｆｚが、Ｆｘ／２未満で、且つＤＤＳ１２３、基準信号発生器１２６の出力可能な周波数範囲で、位相比較器１２５の動作周波数範囲に入る条件を満たす値とする。

上記条件を満たす数Ｐを例えば１０とすれば、Ｆｚ＝７５ＭＨｚとなり、ΔΦは、
ΔΦ＝２^４８／１０
となる。これを丸め処理で計算して１桁当たり４ビットの１６進表示（ＨＥＸ）すると、
ΔΦ≒1999 9999 9999(HEX)
となる。なお、この場合、基準信号周波数ＦｒはＦｚと等しい７５ＭＨｚに設定する。

これによって、周波数６０００ＭＨｚのローカル信号Ｌが周波数変換部１３に出力され、４０００ＭＨｚの中間周波信号Ｍと混合されて指定出力周波数２０００ＭＨｚの試験用信号Ｓが出力される。

上記の位相変化幅ΔΦおよび基準信号周波数Ｆｒの設定処理は周波数制御部２５が行うが、出力周波数指定手段１４によって指定された出力周波数Ｆｂに対応する位相変化幅ΔΦおよび基準信号周波数Ｆｒを、その都度上記演算処理で求めてローカル信号発生部２１に設定する方法の他に、出力周波数Ｆｂ毎に、上記関係を満たす位相変化幅ΔΦおよび基準信号周波数Ｆｒを予め算出して、例えば図３の（ａ）、（ｂ）のようなメモリテーブルに記憶しておき、指定された出力周波数Ｆｂに対応する位相変化幅ΔΦおよび基準信号周波数Ｆｒを読み出してローカル信号発生部２１に設定する方法を採用してもよい。

なお、図３に示した二つのテーブルでは、同一出力周波数レンジを、異なるＰの値（＝１０、６）で実現している設定例を示しているが、周波数可変ステップ（この例では１００ｋＨｚステップ）毎にＰの値を変更してもよく、それに応じて位相変化幅ΔΦも順次変更してもよい。

また、一般的にＰＬＬの性能を高く維持するためには、基準周波数の可変範囲を拡げないことが要求される。これを実現するためには、例えば図４に示すように、出力周波数Ｆｂの全範囲を複数の帯域に分け、帯域Ｆｂｂ１、Ｆｂｂ２、…毎に、基準周波数Ｆｒを所定範囲内で単調変化させるとともに、数Ｐを帯域が高くなるにつれて段階的に大きくしていけば、基準周波数Ｆｒの可変範囲を拡げることなく、広帯域な試験用信号を出力させることができる。なお、前記式（３）から明らかなように、数Ｐの変化に対して位相変化幅ΔΦは、帯域が高くなるにつれて段階的に小さくなる。

また、前記実施形態では、ＶＣＯ１２１の出力を分周器１２２でＮ分周してＤＤＳ１２３に与えていたが、この分周器１２２を省略してＶＣＯ１２１の出力をＤＤＳ１２３にクロックとして与える構成であってもよい。この場合、前記した各式でＮ＝１とすればよい。

また、同様に逓倍器１２８を省略して、ＶＣＯ１２１の出力をローカル信号Ｌとして用いることもできる。この場合、この場合、前記した各式でＫ＝１とすればよい。

１１……中間周波信号発生部、１３……周波数変換部、１４……出力周波数指定手段、２０……移動体通信機器試験用信号発生装置、２１……ローカル信号発生部、１２１……ＶＣＯ、１２２……分周器、１２３……ＤＤＳ、１２４……ＬＰＦ、１２５……位相比較器、１２６……基準信号発生器、１２７……ループフィルタ、１２８……逓倍器、２５……周波数制御部

Claims

移動体通信機器試験のために変調された所定周波数の中間周波信号を出力する中間周波信号発生部（１１）と、
設定情報に応じた周波数のローカル信号を生成出力するローカル信号発生部（２１）と、
前記中間周波信号と前記ローカル信号とを混合して、試験用信号を出力する周波数変換部（１３）と、
前記周波数変換部が出力する試験用信号の出力周波数を所定範囲で任意に指定するための出力周波数指定手段（１４）と、
前記出力周波数指定手段によって指定された出力周波数の試験信号が前記周波数変換部から出力されるために必要な設定情報を前記ローカル信号発生部に与える周波数制御部（２５）とを有し、
前記ローカル信号発生部が、
制御信号に応じた周波数の信号を出力するＶＣＯ（１２１）と、
正弦波の波形データをメモリに予め記憶し、前記ＶＣＯの出力信号またはこれを分周した信号をクロックとして受けて、該クロックの周期で、前記周波数制御部によって設定された位相変化幅を累積加算し、該累積加算結果で指定されるアドレスの波形データを前記メモリから読出してＤ／Ａ変換するＤＤＳ（１２３）と、
前記ＤＤＳの出力信号から高調波成分を除去するためのＬＰＦ（１２４）と、
前記周波数制御部によって設定された周波数の基準信号を出力する基準信号発生器（１２６）と、
前記ＬＰＦの出力と前記基準信号の位相・周波数比較を行う位相比較器（１２５）と、
前記位相比較器の出力を平滑して、前記ＬＰＦの出力信号を前記基準信号に同期させるための制御信号を生成して前記ＶＣＯに与えるループフィルタ（１２７）とを含む構成を有している移動体通信機器試験用信号発生装置において、
前記周波数制御部は、
前記周波数変換部から出力される試験用信号の周波数が、前記出力周波数指定手段で指定された値となるために必要な前記位相変化幅および前記基準信号の周波数の設定値の組合せのうち、前記ＤＤＳに入力されるクロックの周波数が該ＤＤＳの出力信号の周波数の３以上の整数倍に等しくなる組合せを選択して前記ＤＤＳおよび前記基準信号発生器に設定することを特徴とする移動体通信機器試験用信号発生装置。
移動体通信機器試験のために変調された所定周波数の中間周波信号を出力する中間周波信号発生部（１１）と、
設定情報に応じた周波数のローカル信号を生成出力するローカル信号発生部（２１）と、
前記中間周波信号と前記ローカル信号とを混合して、試験用信号を出力する周波数変換部（１３）と、
前記周波数変換部が出力する試験用信号の出力周波数を所定範囲で任意に指定するための出力周波数指定手段（１４）と、
前記出力周波数指定手段によって指定された出力周波数の試験信号が前記周波数変換部から出力されるために必要な設定情報を前記ローカル信号発生部に与える周波数制御部（２５）とを有し、
前記ローカル信号発生部が、
制御信号に応じた周波数の信号を出力するＶＣＯ（１２１）と、
正弦波の波形データをメモリに予め記憶し、前記ＶＣＯの出力信号またはこれを分周した信号をクロックとして受けて、該クロックの周期で、前記周波数制御部によって設定された位相変化幅を累積加算し、該累積加算結果で指定されるアドレスの波形データを前記メモリから読出してＤ／Ａ変換するＤＤＳ（１２３）と、
前記ＤＤＳの出力信号から高調波成分を除去するためのＬＰＦ（１２４）と、
前記周波数制御部によって設定された周波数の基準信号を出力する基準信号発生器（１２６）と、
前記ＬＰＦの出力と前記基準信号の位相・周波数比較を行う位相比較器（１２５）と、
前記位相比較器の出力を平滑して、前記ＬＰＦの出力信号を前記基準信号に同期させるための制御信号を生成して前記ＶＣＯに与えるループフィルタ（１２７）とを含む構成を有している移動体通信機器試験用信号発生装置における前記周波数制御部の周波数制御方法であって、
前記周波数変換部から出力される試験用信号の周波数が、前記出力周波数指定手段によって指定された値となるために必要な前記位相変化幅および前記基準信号の周波数の設定値の組合せのうち、前記ＤＤＳに入力されるクロックの周波数が該ＤＤＳの出力信号の周波数の３以上の整数倍に等しくなる組合せを選択して前記ＤＤＳおよび前記基準信号発生器に設定することを特徴とする移動体通信機器試験用信号発生装置の周波数制御方法。