JP2004519917A - 改善されたノイズとスパー性能をもつσ−δn分周周波数分周器 - Google Patents
改善されたノイズとスパー性能をもつσ−δn分周周波数分周器 Download PDFInfo
- Publication number
- JP2004519917A JP2004519917A JP2002570409A JP2002570409A JP2004519917A JP 2004519917 A JP2004519917 A JP 2004519917A JP 2002570409 A JP2002570409 A JP 2002570409A JP 2002570409 A JP2002570409 A JP 2002570409A JP 2004519917 A JP2004519917 A JP 2004519917A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- divisor
- output
- fractional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/68—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a base which is a non-integer
Abstract
周波数シンセサイザ(200)は、合成された周波数の半サイクル分周を許容する。従来のΣ−ΔN分周周波数シンセサイザにおいて、制御可能な分周器は、整数因子NまたはN+1により、合成された周波数の分周を許容する。Σ−Δ演算器(160)は、半サイクル分周器(250)を制御し、合成周波数を整数因子Nまたは(N+1/2)により選択的に分周する。より高次のΣ−Δ演算器(160)がS出力シンボルを供給するならば、半サイクル分周器(250)は、(N+s/2)の分周因子を選択する制御される。ただし、sはSシンボルの組合せにより選択可能である。
【選択図】図2
【選択図】図2
Description
【0001】
【発明の属する技術分野】
本発明は、信号処理の分野に関し、特に、半クロック周期のステップサイズの分解能をもつΣ−ΔN分周器に関する。
【0002】
【従来の技術】
Σ−ΔN分周周波数シンセサイザにおいて、分数分割値は、Σ−Δシーケンスと名づけられた期間を平均化することにより実現され、その分周比はΣ−Δ変調器により生成される。所望の分周値が整数N,N+1の間であるならば、入力信号は、ある期間でNにより分周され、他の期間でN+1により分周される。クロックがN+1で分周される期間に対する、クロックがNで分周される相対期間により、出力信号の平均周波数が決定される。例えば、入力信号がN、次にN+1、次にNで交互に分周されるならば、平均分周出力周波数は、入力信号を(N+0.5)で分周した周波数になる。もし入力信号がN+1より頻繁にNで分周されるならば、分周比は(N+0.5)以下になる。もし入力信号が(N+1)でより頻繁に分周されるならば、分周比は(N+0.5)より大きくなる。
【0003】
高次のΣ−ΔN分周周波数シンセサイザが公知であるが、整数分割値の選択はNとN+1の間の選択に限定されない。高次のΣ−ΔN分周周波数シンセサイザにおいて、整数分割値は、sを整数として、整数N+sの組合せから選択されうる。例えば、2次(22個の選択)のΣ−Δ装置の場合、−1から+2の範囲であり、3次(23個の選択)の場合、−3から+4の範囲である。2次のΣ−Δ演算器の一例が図3に示されている。1次(21選択)のΣ−ΔN分周周波数シンセサイザは、本発明の理解を容易にするためのパラダイムとして示される。
【0004】
図1は位相ロックドループ構成の従来のN分周周波数シンセサイザ100のブロック図の一例を示している。位相比較器110は、基準入力信号とN分周器からの帰還信号との差分を検出する。この差分はループフィルタ100によりフィルタされ、フィルタされた差分は、電圧制御発振器130の出力周波数を制御する。発振器130の出力信号は、上述したように、整数分周器150を介してN分周器140に帰還され、NまたはN+1により分周される。整数分周器150がNとN+1のどちらで分周するかの制御は、後述するように、Σ−Δ演算器160で与えられる。シンセサイザ100の位相ロックトループは、入力基準信号とN分周器140の周波数分周出力信号との間の位相差を最小化するために設計される。分周比が正確にNであるならば、電圧制御型発振器130からの出力周波数は入力基準周波数のN倍になる。もし分周比Nが3期間で、次にN+1が1期間、次にNが3期間のように交互に繰り返されるならば、出力周波数は入力基準周波数の(N+0.25)倍になり、(N+0.25)の期間は、4つの繰返し期間(3*N+1*(N+1))/4の平均になる。
【0005】
Σ−Δ演算器160は、整数分周器150がN分周演算を行うか、(N+1)分周演算を行うかを制御する。周波数分周出力の各周期で、分周比に対応する定数値Kは中間の和に加えられ、桁上がり(キャリー)項がこの加算から生成されるときにいつでも出力パルスが生成される。この出力パルスは、(N+1)による分周を実効化する。もし出力パルスがアサートされないならば、分周器150はNで分周する。0.1のように、分数部分が小さいならば、桁上がりはめったに起きない。この実施形態では、10サイクルに1回だけである。分周器は、(N+1)で1回分周するたびに、Nで9回分周する。これにより、(N+0.1)の分周比を生成できる。一方、0.9のように分数部分が大きいならば、桁上がりが頻繁に生成される。この例では、10クロックサイクルのうち、9回ごとに(N+1)で分周され、1回ごとにNで分周される。これにより、(N+0.9)の平均分周比が生成される。
【0006】
異なる分周比をもつ一連の整数分割値を介して、分数分割値を与える過程で、系統的な位相シフトは、分数分割値を実効化するために用いられる一連の整数分割値により導入される。分周比Nが9回で、次に1回の分周比(N+1)が続く場合には、分周比Nに対して、周波数分周出力信号は、基準信号に次第に近づく。また、分周比(N+1)に対して、周波数分周出力信号は、余分のクロックサイクルだけ遅延する。これにより、基準信号はキャッチアップされる。選択的に、Σ−Δ演算器160は、2つの間の点線で示すように、ループフィルタ120を介して、この系統的な位相シフトを補償する。上述した中間の和は、従来共通の技術を使用してこの分数分割値を補償するために、周波数分周出力信号の進み量または遅れ量を通知するものであり、ループフィルタ120または位相検出器110に供給される。
【0007】
系統的な位相シフトの校正は、基準信号入力と周波数分周器の出力との差分に相当する帰還信号の精度のよい生成と同様に、位相差と位相差の校正に対応する校正電圧との間のマッピングを与えるのに用いられる部品の線形性に高く依存する。回路が非線形であると、非線形効果は一般に、比較的短い期間の値をもつ入力信号よりも、長い期間の値をもつ入力信号に対してより明白になる。なぜなら、非線形効果は、短い期間では、区分的にほとんど線形であるためである。このように、広範囲の期間での位相差は、いくらか非線形特性を示す従来の装置に対して処理されるとき、倍数的に悪い効果を示す可能性がある。
【0008】
公知のように、同じ出力周波数では、基準クロック周波数が高いほど、応答時間がより高速になるだけでなく、ノイズやスパー性能がよりよくなる。周波数領域において、上述した周期的なキャッチアップは、意図した出力周波数の各側におけるスパーに対応し、出力周波数からのスパー距離は、周期的なキャッチアップの周波数により決定される。基準クロック周波数が高いほど、周波数分周出力信号の周波数がより高くなる。周波数分周出力信号の周波数が高くなるほど、上述した中間カウンタのインクリメントがより頻繁に行われ、これにより、累積の位相シフトが実効的により小さくなる。例えば、もし基準クロック周波数が2倍になるならば、総期間のうち10:9の割合でN分周期間があるときは、20:18の期間になる。ところが、20:18シーケンスの間、1番目の(n+1)分周の期間は、9回のN分周の期間の後に起こる。すなわち、Σ−Δ演算器160は、同一の全体期間中で(N+1)分周のコマンドの2倍だけアサートし、蓄積された系統的な位相エラーにキャッチアップする周波数は2倍になる。事実上、蓄積された系統的な位相エラーは半分に減らされる。位相ロックドループ100の構成によるが、系統的な位相エラーが半分になると、ノイズとスパー性能を累積的に削減できる。系統的な位相エラーの大きさを削減し、これにより、シンセサイザは従来の部品の上述した非線形効果にあまり敏感でなくなり、より高いキャッチアップ周波数がスパーと所望の出力周波数成分との間により大きな乖離を与える。これにより、所望の出力周波数成分からスパーをフィルタリングする処理を容易にする。より高周波の基準クロックを与えることで、分数分周器の達成可能な分解能を上げることもできる。1サイクル当たり10〜20の基準サイクルの上述した増加により、例えば、固有の分解能は0.1(1/10)から0.05(1/20)に改善する。
【0009】
ところが、基準クロックの基準周波数をより高くすると、しばしば実現性がなくなる。同じ応用分野では、EMI(電磁妨害)やRF(無線周波数)分離制限は、高周波を除外する。他の応用分野では、高周波クロックシステムのより高い電力消費は、実装可能な周波数への実用的な上限を与える。
【0010】
【課題を解決するための手段】
本発明の目的は、改良されたノイズとスパー特性をもつΣ−ΔN分周周波数シンセサイザを提供することにある。また、本発明の目的は、基準クロック信号の周波数を上げることなく、ノイズとスパー特性を改善するΣ−ΔN分周周波数シンセサイザを提供することにある。さらに、本発明の目的は、改良されたノイズ及びスパー特性と、削減された電力消費とをもつΣ−ΔN分周周波数シンセサイザを提供することにある。また、本発明の目的は、改良された分解能をもつΣ−ΔN分周周波数シンセサイザを提供することにある。
【0011】
これらの目的は、周波数シンセサイザを提供することにより達成され、合成周波数の直接的な分数分割値を許容する。特に、周波数シンセサイザは、合成周波数の半サイクル分割を許容する。従来のΣ−ΔN分周周波数シンセサイザにおいて、制御可能な分周器は、Nの整数因子またはN+1の整数因子による合成周波数の分割を許容する。本発明のΣ−Δ演算器は、Nの整数因子または(N+1/2)の分数因子による合成周波数を選択的に分割するように半サイクル分周器を制御する。より高次のΣ−Δ演算器がS出力シンボルを与えるように実装されるとき、半サイクル分周器は、(N+s/2)の分周因子を選択するようい制御される。ただし、sはSシンボルの組合せから選択可能である。
【0012】
【発明の実施の形態】
本発明の一実施形態が、添付図面を参照して、より詳細に説明される。図面では、同様の参照番号は同様のまたは対応する特徴や機能を示している。
【0013】
図2は本発明によるΣ−ΔN分周周波数シンセサイザ200のブロック図の一例を示す図である。1次のΣ−Δ演算器の一例を利用して、本発明のN分周器240は、0.5未満の分数部分用のNまたはN+1、あるいは0.5より大きい分数部分のN+1/2またはN+1で、電圧制御型発振器130の出力を選択的に分周する。すなわち、従来のN分周器140では、除数は、付加的な(+1)クロックサイクルを含むか含まない。本発明のN分周器240では、除数は、付加的な半分の(+1/2)クロックサイクルを含むか、含まない。除数間で選択する従来のステップサイズの半分を利用することにより、系統的な位相エラーの大きさは半分に減らされる。周期的なキャッチアップサイクルの周波数やスパーは2倍になる。この周波数を2倍にする効果は、Σ−Δ演算器160に供給された分数定数Kを2倍にし、これにより、演算器160において、中間の和からのキャリー信号の上述した発生率を2倍にする(従来は、奇数の分数定数は、偶数の分数定数と比較して、繰返しを減らすことにより、よりよいスパー性能を一般に提供する)。好適な実施形態において、2*K+/−1の分数定数は、奇数の分数定数を与えるために、2*Kの代わりに用いられる。2*Kの定数は、理解を容易にするために図示されている)。
【0014】
半サイクルの分周器250を実現するために、分周器250の周波数分周出力の生成は、電圧制御型発振器130からの入力信号の正のエッジまたは負のエッジにより選択的に制御される。高次のΣ−Δ演算器を利用するのに特によく適した半サイクルの分周器の好適な実施形態は、下記に示すように、図4に示される。
【0015】
9回のN分周期間に引き続き、(N+1)分周期間が与えられる、上述した(N+0.1)分周の例では、本発明の周波数シンセサイザ200は、4つのN分周の後に、1つの(N+1/2)分周が続く。必要に応じて、平均周波数は、(4*N+1*(N+0.5))/5またはN+1である。ところが、本例における系統的な位相エラーは、シンセサイザ100では10期間ごとにゼロに戻るが、シンセサイザ200では5期間ごとにゼロに戻る(上述したようにキャッチアップ期間)。
【0016】
同様に、例えば、3回の(N+1)分周期間と1回のN分周期間で従来与えられる、(N+0.75)分周は、必要に応じて、(1*(N+1)+1*(N+1/2))/2またはN+0.75の平均周波数に対して、1回の(N+1)期間と、それに続く1回の(N+1/2)期間とで与えられる。ところが、本例における系統的な位相エラーは、シンセサイザ100の4期間ごとと比較して、シンセサイザ200の各2期間ごとにゼロに戻る。
【0017】
同様に、(N+0.5)分周は、本発明のシンセサイザ200の半サイクル分周器250により直接実効化される。これにより、従来のシンセサイザ100と比較して、系統的な位相エラーを導入しない。従来のシンセサイザ100は、2期間ごとにゼロに戻る系統的な位相エラーを持っており、N分周とN+1分周を選択的に行うことにより、(N+0.5)分周を実効化する。選択的に述べられたが、本発明のシンセサイザ200は従来のシンセサイザ100の固有の分解能の2倍をもち、分数平均化による高精細分解能を評価することによるエラーが実質的に削減され、ある場合には除去される。
【0018】
同一の出力周波数と基準クロックとに対して、本発明の周波数シンセサイザ200の系統的位相エラーをゼロにすることによる周期的な削減量は、従来の周波数シンセサイザ100の系統的位相エラーの周期的な削減量の2倍になる。すなわち、シンセサイザ200のスパー周波数は、従来の周波数シンセサイザ100のスパー周波数の2倍であり、シンセサイザ200の系統的位相エラーの大きさは、従来の周波数シンセサイザ100のエラーの半分である。上述したように、系統的な位相エラーの大きさの削減は、実際の回路部品の特性上の非線形性の存在のために、累積的な効果を提供する。上述したように、ますます増大するスパー周波数は、所望の出力周波数からスパーを引き離し、これにより、所望の出力からスパーをフィルタリングする困難性を削減する。これらの利点は、本明細書の当業者に明らかである。
【0019】
上述したように、高次のΣ−Δ演算器は、従来のシンセサイザで一般に用いられる。図3は従来の2次のΣ−Δ演算器を図示し、図4は本発明によるN分周器での使用に特に適した半サイクル分周器の好適な実施形態を示す図である。わかりやすくするために、2次のΣ−Δ演算器は参照符号160でラベルされ、図2のΣ−Δ演算器160として用いられることを示している。ただし、従来共通の多くの異なる構成のいずれかが選択的に配置可能である。例えば、Σ−Δ演算器160は1次、3次、4次または高次などの演算器でありうる。同様に、半サイクルの分周器は、参照符号250でラベルされ、図2の半サイクル分周器250として用いられる。ただし、多くの異なる構成のいずれかが直接的な分周比を実効化するために選択的に配置されうる。これは、本明細書が対象としている当業者に対して明らかである。
【0020】
図3の従来の2次のΣ−Δ演算器は、2つの蓄積器310,320を有する。これら蓄積器はそれぞれ、出力シンボルSを生成するのに用いられる桁上がり信号を供給する。出力シンボルSは、図1の分周器150のようなN+S分周器で一般に用いられる。遅延ブロック330,340で示されるように、各サイクルで、蓄積器310,320の以前の出力は、次のサイクルの入力を形成するためにそれぞれ帰還される。このように、蓄積器310,320は、第1の蓄積器310への入力である分数部分Kに基づいて、中間和を蓄積し続ける。Kの値と累積和のサイズは、周波数分周出力と意図された分数出力との間の蓄積された360度の位相シフトに対応する。これにより、上述したキャッチアップ期間を与えるために、異なる分割値の生成を可能にする。加算装置350は、4つの値(−1,0,+1,+2)の1つでありうる出力を供給する。従来の周波数シンセサイザにおいて、この出力はN+S分周器に供給される。この結果、電圧制御型発振器からの入力信号は、それぞれ選択的にN−1,N,N+1,N+2により分周される。より高次のΣ−Δ演算器のそれぞれは、カスケード接続された付加的な蓄積器の遅延段を有する。
【0021】
図4の半サイクル分周器250は、互いに位相がずれて動作される2分周の一対の部品410,420を有する。2分周の部品420の一つの反転出力は、2分周の他の部品410に入力として供給される。その結果、図5のタイミング図でA,Bと補数A−,B−として同定される線で示されるように、各部品410,420からの周期的なクロック信号を生成する。半サイクルのインクリメントで、直接的な分数分割値を実効化するために、マルチプレクサ450は、一般的なN分周カウンタへの入力として、部品410,420の出力(A,A−,B,B−)の一つを選択する。信号Aの正の立ち上りエッジ501を基準として用いて、信号Aの次の立ち上がりエッジ502への期間はVCO出力信号のNサイクルとして図示されている。図示されるように、信号Bの次の立ち上りエッジ503は、信号Aの立ち上りエッジから半サイクルだけ遅れる。半サイクル期間が要求されることを演算器160が示すとき、マルチプレクサ450は、信号Aから半サイクル分のオフセットである信号B,B−を選択する。期間の整数部分の決定は、適切な期間を決定するために、選択された信号B,B−と組み合わせて使用される。すなわち、例えば、N+0.5の期間は、Nの整数期間と0.5の半サイクル遅延を用いて、あるいはN+1の整数期間と0.5(N+1−0.5)の半サイクルの進みを用いて実施されうる。図5は連続的なN+0.5サイクルのシーケンスを示している。図5において、マルチプレクサ450による出力の選択は、A,B,A−,B−の順番である。整数期間が要求されるならば、マルチプレクサ450は以前の出力信号の選択を保持する。
【0022】
図6はマルチプレクサ450による信号A,A−,B,B−の選択を制御するのに用いられる状態図の一例である。どの時点でも、システムは、信号A,B,A−,B−のいずれかの現在の選択に対応して、状態00,01,11または10のいずれかである。演算器がフルの整数期間を示すとき、システムは現在の状態に留まる。整数値は適切な整数にセットされる。演算器160が期間内の半サイクル分数部分を示すとき、システムは次の状態に変わり、これにより、要求された期間を与えるために、フルサイクルの期間の適切な整数と組み合わされる半サイクル期間を与える。演算器160が半サイクル部分の期間を要求するたびに、システムは次の状態に進み、演算器が半サイクル部分を持たない期間を要求するたびに、システムは現在の状態に留まる。
【0023】
以上は単に本発明の原理を示している。明確には記述されておらず、図示されていなくても、本発明の原理を備え、本発明の精神と範囲内で、当業者が種々の変形例を考案できることは評価されうる。例えば、本発明は周波数シンセサイザに関するが、間接的な分数分周を実現するために、異なる除数をもつ整数分周の組合せを一般に利用する他の装置も、1未満の選択的な除数間のインクリメントされるステップサイズと、分周されるべき信号の半サイクルに対応するインクリメントされるステップサイズとを提供する。この種の応用及び/または選択的な構成は、以下のクレームの精神と範囲内にある。
【図面の簡単な説明】
【図1】
従来のΣ−ΔN分周周波数シンセサイザのブロック図の一例を示す図。
【図2】
本発明によるΣ−Δ分周周波数シンセサイザのブロック図の一例を示す図。
【図3】
従来の2次のΣ−Δ演算器のブロック図の一例を示す図。
【図4】
本発明による2次のΣ−Δ演算器で利用される半サイクル分周器のブロック図の一例を示す図。
【図5】
本発明による半サイクル分周器のタイミング図の一例を示す図。
【図6】
本発明による半サイクル分解能を実現する中間クロック信号を選択する状態図の一例を示す図。
【発明の属する技術分野】
本発明は、信号処理の分野に関し、特に、半クロック周期のステップサイズの分解能をもつΣ−ΔN分周器に関する。
【0002】
【従来の技術】
Σ−ΔN分周周波数シンセサイザにおいて、分数分割値は、Σ−Δシーケンスと名づけられた期間を平均化することにより実現され、その分周比はΣ−Δ変調器により生成される。所望の分周値が整数N,N+1の間であるならば、入力信号は、ある期間でNにより分周され、他の期間でN+1により分周される。クロックがN+1で分周される期間に対する、クロックがNで分周される相対期間により、出力信号の平均周波数が決定される。例えば、入力信号がN、次にN+1、次にNで交互に分周されるならば、平均分周出力周波数は、入力信号を(N+0.5)で分周した周波数になる。もし入力信号がN+1より頻繁にNで分周されるならば、分周比は(N+0.5)以下になる。もし入力信号が(N+1)でより頻繁に分周されるならば、分周比は(N+0.5)より大きくなる。
【0003】
高次のΣ−ΔN分周周波数シンセサイザが公知であるが、整数分割値の選択はNとN+1の間の選択に限定されない。高次のΣ−ΔN分周周波数シンセサイザにおいて、整数分割値は、sを整数として、整数N+sの組合せから選択されうる。例えば、2次(22個の選択)のΣ−Δ装置の場合、−1から+2の範囲であり、3次(23個の選択)の場合、−3から+4の範囲である。2次のΣ−Δ演算器の一例が図3に示されている。1次(21選択)のΣ−ΔN分周周波数シンセサイザは、本発明の理解を容易にするためのパラダイムとして示される。
【0004】
図1は位相ロックドループ構成の従来のN分周周波数シンセサイザ100のブロック図の一例を示している。位相比較器110は、基準入力信号とN分周器からの帰還信号との差分を検出する。この差分はループフィルタ100によりフィルタされ、フィルタされた差分は、電圧制御発振器130の出力周波数を制御する。発振器130の出力信号は、上述したように、整数分周器150を介してN分周器140に帰還され、NまたはN+1により分周される。整数分周器150がNとN+1のどちらで分周するかの制御は、後述するように、Σ−Δ演算器160で与えられる。シンセサイザ100の位相ロックトループは、入力基準信号とN分周器140の周波数分周出力信号との間の位相差を最小化するために設計される。分周比が正確にNであるならば、電圧制御型発振器130からの出力周波数は入力基準周波数のN倍になる。もし分周比Nが3期間で、次にN+1が1期間、次にNが3期間のように交互に繰り返されるならば、出力周波数は入力基準周波数の(N+0.25)倍になり、(N+0.25)の期間は、4つの繰返し期間(3*N+1*(N+1))/4の平均になる。
【0005】
Σ−Δ演算器160は、整数分周器150がN分周演算を行うか、(N+1)分周演算を行うかを制御する。周波数分周出力の各周期で、分周比に対応する定数値Kは中間の和に加えられ、桁上がり(キャリー)項がこの加算から生成されるときにいつでも出力パルスが生成される。この出力パルスは、(N+1)による分周を実効化する。もし出力パルスがアサートされないならば、分周器150はNで分周する。0.1のように、分数部分が小さいならば、桁上がりはめったに起きない。この実施形態では、10サイクルに1回だけである。分周器は、(N+1)で1回分周するたびに、Nで9回分周する。これにより、(N+0.1)の分周比を生成できる。一方、0.9のように分数部分が大きいならば、桁上がりが頻繁に生成される。この例では、10クロックサイクルのうち、9回ごとに(N+1)で分周され、1回ごとにNで分周される。これにより、(N+0.9)の平均分周比が生成される。
【0006】
異なる分周比をもつ一連の整数分割値を介して、分数分割値を与える過程で、系統的な位相シフトは、分数分割値を実効化するために用いられる一連の整数分割値により導入される。分周比Nが9回で、次に1回の分周比(N+1)が続く場合には、分周比Nに対して、周波数分周出力信号は、基準信号に次第に近づく。また、分周比(N+1)に対して、周波数分周出力信号は、余分のクロックサイクルだけ遅延する。これにより、基準信号はキャッチアップされる。選択的に、Σ−Δ演算器160は、2つの間の点線で示すように、ループフィルタ120を介して、この系統的な位相シフトを補償する。上述した中間の和は、従来共通の技術を使用してこの分数分割値を補償するために、周波数分周出力信号の進み量または遅れ量を通知するものであり、ループフィルタ120または位相検出器110に供給される。
【0007】
系統的な位相シフトの校正は、基準信号入力と周波数分周器の出力との差分に相当する帰還信号の精度のよい生成と同様に、位相差と位相差の校正に対応する校正電圧との間のマッピングを与えるのに用いられる部品の線形性に高く依存する。回路が非線形であると、非線形効果は一般に、比較的短い期間の値をもつ入力信号よりも、長い期間の値をもつ入力信号に対してより明白になる。なぜなら、非線形効果は、短い期間では、区分的にほとんど線形であるためである。このように、広範囲の期間での位相差は、いくらか非線形特性を示す従来の装置に対して処理されるとき、倍数的に悪い効果を示す可能性がある。
【0008】
公知のように、同じ出力周波数では、基準クロック周波数が高いほど、応答時間がより高速になるだけでなく、ノイズやスパー性能がよりよくなる。周波数領域において、上述した周期的なキャッチアップは、意図した出力周波数の各側におけるスパーに対応し、出力周波数からのスパー距離は、周期的なキャッチアップの周波数により決定される。基準クロック周波数が高いほど、周波数分周出力信号の周波数がより高くなる。周波数分周出力信号の周波数が高くなるほど、上述した中間カウンタのインクリメントがより頻繁に行われ、これにより、累積の位相シフトが実効的により小さくなる。例えば、もし基準クロック周波数が2倍になるならば、総期間のうち10:9の割合でN分周期間があるときは、20:18の期間になる。ところが、20:18シーケンスの間、1番目の(n+1)分周の期間は、9回のN分周の期間の後に起こる。すなわち、Σ−Δ演算器160は、同一の全体期間中で(N+1)分周のコマンドの2倍だけアサートし、蓄積された系統的な位相エラーにキャッチアップする周波数は2倍になる。事実上、蓄積された系統的な位相エラーは半分に減らされる。位相ロックドループ100の構成によるが、系統的な位相エラーが半分になると、ノイズとスパー性能を累積的に削減できる。系統的な位相エラーの大きさを削減し、これにより、シンセサイザは従来の部品の上述した非線形効果にあまり敏感でなくなり、より高いキャッチアップ周波数がスパーと所望の出力周波数成分との間により大きな乖離を与える。これにより、所望の出力周波数成分からスパーをフィルタリングする処理を容易にする。より高周波の基準クロックを与えることで、分数分周器の達成可能な分解能を上げることもできる。1サイクル当たり10〜20の基準サイクルの上述した増加により、例えば、固有の分解能は0.1(1/10)から0.05(1/20)に改善する。
【0009】
ところが、基準クロックの基準周波数をより高くすると、しばしば実現性がなくなる。同じ応用分野では、EMI(電磁妨害)やRF(無線周波数)分離制限は、高周波を除外する。他の応用分野では、高周波クロックシステムのより高い電力消費は、実装可能な周波数への実用的な上限を与える。
【0010】
【課題を解決するための手段】
本発明の目的は、改良されたノイズとスパー特性をもつΣ−ΔN分周周波数シンセサイザを提供することにある。また、本発明の目的は、基準クロック信号の周波数を上げることなく、ノイズとスパー特性を改善するΣ−ΔN分周周波数シンセサイザを提供することにある。さらに、本発明の目的は、改良されたノイズ及びスパー特性と、削減された電力消費とをもつΣ−ΔN分周周波数シンセサイザを提供することにある。また、本発明の目的は、改良された分解能をもつΣ−ΔN分周周波数シンセサイザを提供することにある。
【0011】
これらの目的は、周波数シンセサイザを提供することにより達成され、合成周波数の直接的な分数分割値を許容する。特に、周波数シンセサイザは、合成周波数の半サイクル分割を許容する。従来のΣ−ΔN分周周波数シンセサイザにおいて、制御可能な分周器は、Nの整数因子またはN+1の整数因子による合成周波数の分割を許容する。本発明のΣ−Δ演算器は、Nの整数因子または(N+1/2)の分数因子による合成周波数を選択的に分割するように半サイクル分周器を制御する。より高次のΣ−Δ演算器がS出力シンボルを与えるように実装されるとき、半サイクル分周器は、(N+s/2)の分周因子を選択するようい制御される。ただし、sはSシンボルの組合せから選択可能である。
【0012】
【発明の実施の形態】
本発明の一実施形態が、添付図面を参照して、より詳細に説明される。図面では、同様の参照番号は同様のまたは対応する特徴や機能を示している。
【0013】
図2は本発明によるΣ−ΔN分周周波数シンセサイザ200のブロック図の一例を示す図である。1次のΣ−Δ演算器の一例を利用して、本発明のN分周器240は、0.5未満の分数部分用のNまたはN+1、あるいは0.5より大きい分数部分のN+1/2またはN+1で、電圧制御型発振器130の出力を選択的に分周する。すなわち、従来のN分周器140では、除数は、付加的な(+1)クロックサイクルを含むか含まない。本発明のN分周器240では、除数は、付加的な半分の(+1/2)クロックサイクルを含むか、含まない。除数間で選択する従来のステップサイズの半分を利用することにより、系統的な位相エラーの大きさは半分に減らされる。周期的なキャッチアップサイクルの周波数やスパーは2倍になる。この周波数を2倍にする効果は、Σ−Δ演算器160に供給された分数定数Kを2倍にし、これにより、演算器160において、中間の和からのキャリー信号の上述した発生率を2倍にする(従来は、奇数の分数定数は、偶数の分数定数と比較して、繰返しを減らすことにより、よりよいスパー性能を一般に提供する)。好適な実施形態において、2*K+/−1の分数定数は、奇数の分数定数を与えるために、2*Kの代わりに用いられる。2*Kの定数は、理解を容易にするために図示されている)。
【0014】
半サイクルの分周器250を実現するために、分周器250の周波数分周出力の生成は、電圧制御型発振器130からの入力信号の正のエッジまたは負のエッジにより選択的に制御される。高次のΣ−Δ演算器を利用するのに特によく適した半サイクルの分周器の好適な実施形態は、下記に示すように、図4に示される。
【0015】
9回のN分周期間に引き続き、(N+1)分周期間が与えられる、上述した(N+0.1)分周の例では、本発明の周波数シンセサイザ200は、4つのN分周の後に、1つの(N+1/2)分周が続く。必要に応じて、平均周波数は、(4*N+1*(N+0.5))/5またはN+1である。ところが、本例における系統的な位相エラーは、シンセサイザ100では10期間ごとにゼロに戻るが、シンセサイザ200では5期間ごとにゼロに戻る(上述したようにキャッチアップ期間)。
【0016】
同様に、例えば、3回の(N+1)分周期間と1回のN分周期間で従来与えられる、(N+0.75)分周は、必要に応じて、(1*(N+1)+1*(N+1/2))/2またはN+0.75の平均周波数に対して、1回の(N+1)期間と、それに続く1回の(N+1/2)期間とで与えられる。ところが、本例における系統的な位相エラーは、シンセサイザ100の4期間ごとと比較して、シンセサイザ200の各2期間ごとにゼロに戻る。
【0017】
同様に、(N+0.5)分周は、本発明のシンセサイザ200の半サイクル分周器250により直接実効化される。これにより、従来のシンセサイザ100と比較して、系統的な位相エラーを導入しない。従来のシンセサイザ100は、2期間ごとにゼロに戻る系統的な位相エラーを持っており、N分周とN+1分周を選択的に行うことにより、(N+0.5)分周を実効化する。選択的に述べられたが、本発明のシンセサイザ200は従来のシンセサイザ100の固有の分解能の2倍をもち、分数平均化による高精細分解能を評価することによるエラーが実質的に削減され、ある場合には除去される。
【0018】
同一の出力周波数と基準クロックとに対して、本発明の周波数シンセサイザ200の系統的位相エラーをゼロにすることによる周期的な削減量は、従来の周波数シンセサイザ100の系統的位相エラーの周期的な削減量の2倍になる。すなわち、シンセサイザ200のスパー周波数は、従来の周波数シンセサイザ100のスパー周波数の2倍であり、シンセサイザ200の系統的位相エラーの大きさは、従来の周波数シンセサイザ100のエラーの半分である。上述したように、系統的な位相エラーの大きさの削減は、実際の回路部品の特性上の非線形性の存在のために、累積的な効果を提供する。上述したように、ますます増大するスパー周波数は、所望の出力周波数からスパーを引き離し、これにより、所望の出力からスパーをフィルタリングする困難性を削減する。これらの利点は、本明細書の当業者に明らかである。
【0019】
上述したように、高次のΣ−Δ演算器は、従来のシンセサイザで一般に用いられる。図3は従来の2次のΣ−Δ演算器を図示し、図4は本発明によるN分周器での使用に特に適した半サイクル分周器の好適な実施形態を示す図である。わかりやすくするために、2次のΣ−Δ演算器は参照符号160でラベルされ、図2のΣ−Δ演算器160として用いられることを示している。ただし、従来共通の多くの異なる構成のいずれかが選択的に配置可能である。例えば、Σ−Δ演算器160は1次、3次、4次または高次などの演算器でありうる。同様に、半サイクルの分周器は、参照符号250でラベルされ、図2の半サイクル分周器250として用いられる。ただし、多くの異なる構成のいずれかが直接的な分周比を実効化するために選択的に配置されうる。これは、本明細書が対象としている当業者に対して明らかである。
【0020】
図3の従来の2次のΣ−Δ演算器は、2つの蓄積器310,320を有する。これら蓄積器はそれぞれ、出力シンボルSを生成するのに用いられる桁上がり信号を供給する。出力シンボルSは、図1の分周器150のようなN+S分周器で一般に用いられる。遅延ブロック330,340で示されるように、各サイクルで、蓄積器310,320の以前の出力は、次のサイクルの入力を形成するためにそれぞれ帰還される。このように、蓄積器310,320は、第1の蓄積器310への入力である分数部分Kに基づいて、中間和を蓄積し続ける。Kの値と累積和のサイズは、周波数分周出力と意図された分数出力との間の蓄積された360度の位相シフトに対応する。これにより、上述したキャッチアップ期間を与えるために、異なる分割値の生成を可能にする。加算装置350は、4つの値(−1,0,+1,+2)の1つでありうる出力を供給する。従来の周波数シンセサイザにおいて、この出力はN+S分周器に供給される。この結果、電圧制御型発振器からの入力信号は、それぞれ選択的にN−1,N,N+1,N+2により分周される。より高次のΣ−Δ演算器のそれぞれは、カスケード接続された付加的な蓄積器の遅延段を有する。
【0021】
図4の半サイクル分周器250は、互いに位相がずれて動作される2分周の一対の部品410,420を有する。2分周の部品420の一つの反転出力は、2分周の他の部品410に入力として供給される。その結果、図5のタイミング図でA,Bと補数A−,B−として同定される線で示されるように、各部品410,420からの周期的なクロック信号を生成する。半サイクルのインクリメントで、直接的な分数分割値を実効化するために、マルチプレクサ450は、一般的なN分周カウンタへの入力として、部品410,420の出力(A,A−,B,B−)の一つを選択する。信号Aの正の立ち上りエッジ501を基準として用いて、信号Aの次の立ち上がりエッジ502への期間はVCO出力信号のNサイクルとして図示されている。図示されるように、信号Bの次の立ち上りエッジ503は、信号Aの立ち上りエッジから半サイクルだけ遅れる。半サイクル期間が要求されることを演算器160が示すとき、マルチプレクサ450は、信号Aから半サイクル分のオフセットである信号B,B−を選択する。期間の整数部分の決定は、適切な期間を決定するために、選択された信号B,B−と組み合わせて使用される。すなわち、例えば、N+0.5の期間は、Nの整数期間と0.5の半サイクル遅延を用いて、あるいはN+1の整数期間と0.5(N+1−0.5)の半サイクルの進みを用いて実施されうる。図5は連続的なN+0.5サイクルのシーケンスを示している。図5において、マルチプレクサ450による出力の選択は、A,B,A−,B−の順番である。整数期間が要求されるならば、マルチプレクサ450は以前の出力信号の選択を保持する。
【0022】
図6はマルチプレクサ450による信号A,A−,B,B−の選択を制御するのに用いられる状態図の一例である。どの時点でも、システムは、信号A,B,A−,B−のいずれかの現在の選択に対応して、状態00,01,11または10のいずれかである。演算器がフルの整数期間を示すとき、システムは現在の状態に留まる。整数値は適切な整数にセットされる。演算器160が期間内の半サイクル分数部分を示すとき、システムは次の状態に変わり、これにより、要求された期間を与えるために、フルサイクルの期間の適切な整数と組み合わされる半サイクル期間を与える。演算器160が半サイクル部分の期間を要求するたびに、システムは次の状態に進み、演算器が半サイクル部分を持たない期間を要求するたびに、システムは現在の状態に留まる。
【0023】
以上は単に本発明の原理を示している。明確には記述されておらず、図示されていなくても、本発明の原理を備え、本発明の精神と範囲内で、当業者が種々の変形例を考案できることは評価されうる。例えば、本発明は周波数シンセサイザに関するが、間接的な分数分周を実現するために、異なる除数をもつ整数分周の組合せを一般に利用する他の装置も、1未満の選択的な除数間のインクリメントされるステップサイズと、分周されるべき信号の半サイクルに対応するインクリメントされるステップサイズとを提供する。この種の応用及び/または選択的な構成は、以下のクレームの精神と範囲内にある。
【図面の簡単な説明】
【図1】
従来のΣ−ΔN分周周波数シンセサイザのブロック図の一例を示す図。
【図2】
本発明によるΣ−Δ分周周波数シンセサイザのブロック図の一例を示す図。
【図3】
従来の2次のΣ−Δ演算器のブロック図の一例を示す図。
【図4】
本発明による2次のΣ−Δ演算器で利用される半サイクル分周器のブロック図の一例を示す図。
【図5】
本発明による半サイクル分周器のタイミング図の一例を示す図。
【図6】
本発明による半サイクル分解能を実現する中間クロック信号を選択する状態図の一例を示す図。
Claims (17)
- 第1の信号を第2の信号と比較して差分信号を供給する比較器と、
前記比較器に接続され、前記差分信号に基づいて、第3の信号を供給する信号発生器と、
前記信号発生器及び前記比較器に接続され、前記第3の信号を周波数分周して前記第2の信号を生成する分周器と、を備える周波数シンセサイザであって、
前記分周器は、前記第3の信号の分数分割値に基づいて前記第2の信号を供給することを特徴とする周波数シンセサイザ。 - 前記分数分割値は、半サイクルの分割に相当することを特徴とする請求項1に記載の周波数シンセサイザ。
- 前記分周器は、複数の中間信号からの選択により前記分数分割値を行い、前記複数の中間信号のそれぞれは前記第3の信号に関連する位相差をもつことを特徴とする請求項1に記載の周波数シンセサイザ。
- 前記分周器は、
除数を選択するための制御信号を供給するΣ−Δ演算器と、
除数とともに前記第3の信号の周波数分周に対応する前記制御信号に基づいて、前記複数の中間信号からの選択により、前記分数分割値を行う分数分周器と、を有することを特徴とする請求項1に記載の周波数シンセサイザ。 - 除数の選択は、0.5の分数部分をもつ少なくとも一つの除数を含む複数の除数の中から行うことを特徴とする請求項4に記載の周波数シンセサイザ。
- 前記分数分周器は、
前記第3の信号の第1位相に基づいて前記第3の信号を分周して第1の出力を生成する第1の2分周装置と、
前記第3の信号の第2位相に基づいて前記第3の信号を分周して第2の出力を生成する第2の2分周装置と、
少なくとも前記第1及び第2の出力の中から選択出力を選択するセレクタと、
前記セレクタに接続され、前記選択出力の整数分割値により、分数分割値を実効化する整数分周器と、を有することを特徴とする請求項4に記載の周波数シンセサイザ。 - 前記第1及び第2の2分周装置は、第1及び第2の補完出力をそれぞれ供給し、
前記セレクタは、少なくとも前記第1及び第2の補完出力から前記選択出力を選択することを特徴とする請求項6に記載の周波数シンセサイザ。 - 前記Σ−Δ演算器は、2次のΣ−Δ演算器と3次のΣ−Δ演算器との少なくとも一方に対応することを特徴とする請求項7に記載の周波数シンセサイザ。
- 前記比較器と前記信号発生器との間に接続され、前記差分信号をフィルタリングして、フィルタリングされた出力を前記信号発生器に供給するループフィルタを備えることを特徴とする請求項1に記載の周波数シンセサイザ。
- それぞれが前記入力信号に対して異なる位相に基づいている複数の出力を供給する複数の分周装置と、
前記複数の分周装置に接続され、前記入力信号の選択分数分割値を実効化するために前記複数の出力の選択出力を供給するセレクタと、を備えることを特徴とする周波数分周器。 - 前記複数の出力のうち少なくとも一つの出力は、整数である第1の分周器に相当し、
前記複数の出力のうち少なくとも一つの他の出力は、0.5の分数部分をもつ第2の除数に相当することを特徴とする請求項10に記載の周波数分周器。 - 前記セレクタに接続され、前記選択出力の整数分割値により前記入力信号の選択された分数分割値を実効化する整数分周器をさらに備えることを特徴とする請求項10に記載の周波数分周器。
- 入力信号を周波数分周する方法であって、
前記入力信号に関連する異なる位相をもつ複数の中間信号を生成し、
除数の分数部分に基づいて、前記複数の中間信号から選択信号を選択し、
除数の整数部分に基づいて、整数部分により前記選択信号を分割し、前記入力信号の周波数分周に対応する出力信号を前記除数により生成することを特徴とする方法。 - 前記複数の中間信号の少なくとも一つは、0.5である除数の分数部分に対応することを特徴とする請求項13に記載の方法。
- 入力信号の入力周波数の分数の倍数である出力周波数をもつ出力信号を合成する方法であって、
一組の除数から第1の除数を決定し、
前記一組の除数から第2の除数を決定し、
前記分数の倍数に基づいて、前記第1または第2の除数に対応する選択除数により、前記出力信号を選択的に周波数分周して、周波数分周信号を生成し、
前記周波数分周信号を前記入力信号と比較して、差分信号を生成し、
前記差分信号に基づいて前記出力信号を生成し、
前記除数の組合せは、少なくとも一つの非整数除数であることを特徴とする方法。 - 前記非整数除数の少なくとも一つは、0.5の分数部分であることを特徴とする請求項15に記載の方法。
- 出力信号を周波数分周し、
出力信号に関連のある位相差をもつ前記複数の中間信号を生成し、
前記選択された除数の分数部分に基づいて、前記複数の中間信号の中から選択信号を選択し、
前記選択された除数の整数部分に基づいて、選択信号を整数部分により分割し、前記周波数分周信号を生成することを特徴とする請求項15に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/800,118 US6456164B1 (en) | 2001-03-05 | 2001-03-05 | Sigma delta fractional-N frequency divider with improved noise and spur performance |
PCT/US2002/006678 WO2002071614A1 (en) | 2001-03-05 | 2002-03-04 | Sigma delta fractional-n frequency divider with improved noise and spur performance |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004519917A true JP2004519917A (ja) | 2004-07-02 |
Family
ID=25177528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002570409A Withdrawn JP2004519917A (ja) | 2001-03-05 | 2002-03-04 | 改善されたノイズとスパー性能をもつσ−δn分周周波数分周器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6456164B1 (ja) |
EP (1) | EP1368896A1 (ja) |
JP (1) | JP2004519917A (ja) |
CN (1) | CN1462509A (ja) |
WO (1) | WO2002071614A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016040869A (ja) * | 2014-08-12 | 2016-03-24 | ルネサスエレクトロニクス株式会社 | スペクトラム拡散クロック生成回路 |
JP2021516883A (ja) * | 2018-03-23 | 2021-07-08 | ノースロップ グラマン システムズ コーポレーション | 複合位相ロックループを使用する、高分解能、広帯域幅および低位相ノイズを有する信号位相追跡 |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1193876A1 (fr) * | 2000-09-29 | 2002-04-03 | Koninklijke Philips Electronics N.V. | Synthétiseur de fréquence et procédé de synthèse de fréquence à faible bruit |
FI109384B (fi) * | 2000-11-22 | 2002-07-15 | Tellabs Oy | Menetelmä ja järjestelmä delta-sigma-muuntimen ja/tai switched capacitor -suodattimen askelluskellon digitaaliseksi säätämiseksi |
FR2829322B1 (fr) * | 2001-09-03 | 2003-12-05 | St Microelectronics Sa | Circuit de generation d'un signal module en largeur d'impulsion de type sigma delta |
WO2003039002A2 (en) * | 2001-10-31 | 2003-05-08 | Sirf Technologies, Inc. | Fractional-r- frequency synthesizer |
US7231196B2 (en) * | 2001-12-12 | 2007-06-12 | Broadcom Corporation | Method and apparatus for fractional-N synthesis |
US6946884B2 (en) | 2002-04-25 | 2005-09-20 | Agere Systems Inc. | Fractional-N baseband frequency synthesizer in bluetooth applications |
US6856184B2 (en) * | 2003-01-15 | 2005-02-15 | Agilent Technologies, Inc | Clock divider circuit |
US6928127B2 (en) * | 2003-03-11 | 2005-08-09 | Atheros Communications, Inc. | Frequency synthesizer with prescaler |
US7295077B2 (en) * | 2003-05-02 | 2007-11-13 | Silicon Laboratories Inc. | Multi-frequency clock synthesizer |
US7064617B2 (en) * | 2003-05-02 | 2006-06-20 | Silicon Laboratories Inc. | Method and apparatus for temperature compensation |
US7288998B2 (en) * | 2003-05-02 | 2007-10-30 | Silicon Laboratories Inc. | Voltage controlled clock synthesizer |
US20050068118A1 (en) * | 2003-09-30 | 2005-03-31 | Silicon Laboratories, Inc. | Reconfigurable terminal |
US7436227B2 (en) * | 2003-05-02 | 2008-10-14 | Silicon Laboratories Inc. | Dual loop architecture useful for a programmable clock source and clock multiplier applications |
US7187241B2 (en) * | 2003-05-02 | 2007-03-06 | Silicon Laboratories Inc. | Calibration of oscillator devices |
US7126436B1 (en) | 2003-09-25 | 2006-10-24 | Cypress Semiconductor Corp. | Frequency synthesizer having a more versatile and efficient fractional-N control circuit and method |
US7119630B1 (en) | 2003-09-25 | 2006-10-10 | Cypress Semiconductor Corp. | Frequency synthesizer having a more versatile and efficient fractional-N control circuit and method using vector values |
CN100382430C (zh) * | 2004-01-05 | 2008-04-16 | 华为技术有限公司 | 时钟的小数分频方法 |
DE102004006995B4 (de) * | 2004-02-12 | 2007-05-31 | Infineon Technologies Ag | Digitaler Phasenregelkreis für Sub-µ-Technologien |
DE102004009116B3 (de) * | 2004-02-25 | 2005-04-28 | Infineon Technologies Ag | Delta-Sigma-Frequenzdiskriminator |
US7068110B2 (en) * | 2004-06-28 | 2006-06-27 | Silicon Laboratories Inc. | Phase error cancellation |
DE602005012562D1 (de) * | 2004-08-06 | 2009-03-19 | St Microelectronics Sa | Frequenzsynthetiser Architektur |
US7948327B1 (en) | 2005-06-30 | 2011-05-24 | Cypress Semiconductor Corporation | Simplified phase lock loop control model system and method |
US8072277B1 (en) | 2005-06-30 | 2011-12-06 | Cypress Semiconductor Corporation | Spread spectrum frequency synthesizer |
US8174326B1 (en) | 2005-06-30 | 2012-05-08 | Cypress Semiconductor Corporation | Phase lock loop control error selection system and method |
US7701297B1 (en) | 2005-06-30 | 2010-04-20 | Cypress Semiconductor Corporation | Spread spectrum frequency synthesizer with improved frequency shape by adjusting the length of a standard curve used for spread spectrum modulation |
US7912109B1 (en) | 2005-06-30 | 2011-03-22 | Cypress Semiconductor Corporation | Spread spectrum frequency synthesizer with first order accumulation for frequency profile generation |
US7741918B1 (en) | 2005-06-30 | 2010-06-22 | Cypress Semiconductor Corporation | System and method for an enhanced noise shaping for spread spectrum modulation |
US7813411B1 (en) | 2005-06-30 | 2010-10-12 | Cypress Semiconductor Corporation | Spread spectrum frequency synthesizer with high order accumulation for frequency profile generation |
US7961059B1 (en) | 2005-06-30 | 2011-06-14 | Cypress Semiconductor Corporation | Phase lock loop control system and method with non-consecutive feedback divide values |
US7932787B1 (en) | 2005-06-30 | 2011-04-26 | Cypress Semiconductor Corporation | Phase lock loop control system and method |
US7680227B2 (en) * | 2006-03-02 | 2010-03-16 | Broadcom Corporation | Method and system for filter calibration using fractional-N frequency synthesized signals |
KR100859226B1 (ko) * | 2006-05-12 | 2008-09-18 | 주식회사 하이닉스반도체 | 선정된 순서의 카운팅 값을 가지는 카운팅 신호를 출력하는 카운터 |
US7714666B2 (en) * | 2006-06-15 | 2010-05-11 | Mediatek Inc. | Phase locked loop frequency synthesizer and method for modulating the same |
JP5244320B2 (ja) * | 2007-01-16 | 2013-07-24 | 株式会社東芝 | クロック生成装置及び方法 |
FR2918820B1 (fr) * | 2007-07-12 | 2009-11-27 | St Microelectronics Sa | Dispositif de fourniture d'un signal alternatif. |
WO2010070830A1 (ja) * | 2008-12-17 | 2010-06-24 | 日本電気株式会社 | クロック分周回路、及びクロック分周方法 |
US8575976B2 (en) * | 2009-11-23 | 2013-11-05 | Samsung Electronics Co., Ltd. | Frequency divider systems and methods thereof |
US8278982B2 (en) * | 2009-12-29 | 2012-10-02 | Analog Devices, Inc. | Low noise fractional divider using a multiphase oscillator |
US8862648B2 (en) | 2011-05-24 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fast filter calibration apparatus |
EP2613442B1 (en) * | 2012-01-06 | 2015-05-13 | u-blox AG | A method for determining an offset term for a fractional-N PLL synthesizer signal, a synthesizer for carrying out the method, a signal processing device and a GNSS receiver |
US8994420B2 (en) * | 2012-05-11 | 2015-03-31 | Silicon Laboratories Inc. | Higher-order phase noise modulator to reduce spurs and quantization noise |
US8922260B2 (en) * | 2013-05-02 | 2014-12-30 | Mstar Semiconductor, Inc. | Method and apparatus for a programmable frequency divider |
US9024680B2 (en) | 2013-06-24 | 2015-05-05 | Sandisk Technologies Inc. | Efficiency for charge pumps with low supply voltages |
US9048847B2 (en) * | 2013-09-24 | 2015-06-02 | Analog Devices Global | Apparatus and methods for synchronizing phase-locked loops |
US8723568B1 (en) * | 2013-12-20 | 2014-05-13 | Qualcomm Incorporated | Local oscillator signal generation using delay locked loops |
US9673847B1 (en) | 2015-11-25 | 2017-06-06 | Analog Devices, Inc. | Apparatus and methods for transceiver calibration |
US9979408B2 (en) | 2016-05-05 | 2018-05-22 | Analog Devices, Inc. | Apparatus and methods for phase synchronization of phase-locked loops |
US9992049B1 (en) * | 2016-06-17 | 2018-06-05 | Xilinx, Inc. | Numerically controlled oscillator for fractional burst clock data recovery applications |
CN106650877B (zh) * | 2016-11-25 | 2019-08-23 | 华东师范大学 | 最大化输出循环长度的输出反馈型增量总和调制器 |
US11082051B2 (en) | 2018-05-11 | 2021-08-03 | Analog Devices Global Unlimited Company | Apparatus and methods for timing offset compensation in frequency synthesizers |
CN109257043B (zh) * | 2018-10-25 | 2021-03-30 | 电子科技大学 | 一种应用于锁相环频率综合器的高速宽带除法链 |
US11212072B1 (en) | 2020-12-22 | 2021-12-28 | Xilinx, Inc. | Circuit for and method of processing a data stream |
CN113381752B (zh) * | 2021-06-24 | 2023-02-28 | 成都纳能微电子有限公司 | 半分频电路及方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5055802A (en) | 1990-04-30 | 1991-10-08 | Motorola, Inc. | Multiaccumulator sigma-delta fractional-n synthesis |
US5070310A (en) | 1990-08-31 | 1991-12-03 | Motorola, Inc. | Multiple latched accumulator fractional N synthesis |
US5604468A (en) | 1996-04-22 | 1997-02-18 | Motorola, Inc. | Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same |
US5889436A (en) * | 1996-11-01 | 1999-03-30 | National Semiconductor Corporation | Phase locked loop fractional pulse swallowing frequency synthesizer |
US5920233A (en) | 1996-11-18 | 1999-07-06 | Peregrine Semiconductor Corp. | Phase locked loop including a sampling circuit for reducing spurious side bands |
US6157694A (en) * | 1998-12-09 | 2000-12-05 | Lucent Technologies, Inc. | Fractional frequency divider |
US6310498B1 (en) * | 1998-12-09 | 2001-10-30 | Agere Systems Guardian Corp. | Digital phase selection circuitry and method for reducing jitter |
US6329850B1 (en) * | 1999-12-27 | 2001-12-11 | Texas Instruments Incorporated | Precision frequency and phase synthesis |
-
2001
- 2001-03-05 US US09/800,118 patent/US6456164B1/en not_active Expired - Fee Related
-
2002
- 2002-03-04 EP EP02725076A patent/EP1368896A1/en not_active Withdrawn
- 2002-03-04 JP JP2002570409A patent/JP2004519917A/ja not_active Withdrawn
- 2002-03-04 WO PCT/US2002/006678 patent/WO2002071614A1/en not_active Application Discontinuation
- 2002-03-04 CN CN02801526.6A patent/CN1462509A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016040869A (ja) * | 2014-08-12 | 2016-03-24 | ルネサスエレクトロニクス株式会社 | スペクトラム拡散クロック生成回路 |
JP2021516883A (ja) * | 2018-03-23 | 2021-07-08 | ノースロップ グラマン システムズ コーポレーション | 複合位相ロックループを使用する、高分解能、広帯域幅および低位相ノイズを有する信号位相追跡 |
JP7394772B2 (ja) | 2018-03-23 | 2023-12-08 | ノースロップ グラマン システムズ コーポレーション | 複合位相ロックループを使用する、高分解能、広帯域幅および低位相ノイズを有する信号位相追跡 |
Also Published As
Publication number | Publication date |
---|---|
US6456164B1 (en) | 2002-09-24 |
EP1368896A1 (en) | 2003-12-10 |
US20020121938A1 (en) | 2002-09-05 |
CN1462509A (zh) | 2003-12-17 |
WO2002071614A1 (en) | 2002-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004519917A (ja) | 改善されたノイズとスパー性能をもつσ−δn分周周波数分周器 | |
US10396808B2 (en) | Fractional-N phase lock loop apparatus and method using multi-element fractional dividers | |
EP1514354B1 (en) | Digital delta-sigma modulator in a fractional-n frequency synthesizer | |
JP2844389B2 (ja) | 多段ラッチドアキュムレータ分数nの合成 | |
JP2750639B2 (ja) | 残留誤り低減を備えたラッチドアキュムレータ分数n合成 | |
JP4620931B2 (ja) | ノイズシェーピング・デジタル周波数合成 | |
US5166642A (en) | Multiple accumulator fractional N synthesis with series recombination | |
US7764134B2 (en) | Fractional divider | |
KR100237539B1 (ko) | 주파수 합성기 | |
US6693468B2 (en) | Fractional-N synthesizer with improved noise performance | |
US5808493A (en) | Rational frequency division device and frequency synthesizer using the same | |
US6642800B2 (en) | Spurious-free fractional-N frequency synthesizer with multi-phase network circuit | |
JP4275502B2 (ja) | フラクショナルn周波数シンセサイザ及びフラクショナルn周波数シンセサイズ方法 | |
JP3611589B2 (ja) | フラクショナルn分周器 | |
JPH11234129A (ja) | 周波数シンセサイザ及びその方法 | |
US7728634B2 (en) | Flexible waveform generator with extended range capability | |
JP3179527B2 (ja) | デジタル信号合成方法及び装置 | |
US6941330B2 (en) | Feed forward sigma delta interpolator for use in a fractional-N synthesizer | |
JPH05506338A (ja) | 周波数シンセサイザ | |
US5945881A (en) | PLL frequency synthesizer with K multiplication in addition to division for subtraction of phase noise | |
JP2007515813A (ja) | シグマデルタ変調器を有する可変周波数シンセサイザ | |
JP2004080404A (ja) | 半導体装置 | |
TW201340616A (zh) | 頻率合成器 | |
JP2004056634A (ja) | 信号処理装置及び非整数分周器並びにこれを用いたフラクショナルn−pllシンセサイザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050302 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20051215 |